[go: up one dir, main page]

JP2023054667A - 電子制御装置、及び電力供給方法 - Google Patents

電子制御装置、及び電力供給方法 Download PDF

Info

Publication number
JP2023054667A
JP2023054667A JP2021163651A JP2021163651A JP2023054667A JP 2023054667 A JP2023054667 A JP 2023054667A JP 2021163651 A JP2021163651 A JP 2021163651A JP 2021163651 A JP2021163651 A JP 2021163651A JP 2023054667 A JP2023054667 A JP 2023054667A
Authority
JP
Japan
Prior art keywords
voltage
power supply
control
soc
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021163651A
Other languages
English (en)
Other versions
JP7632217B2 (ja
Inventor
圭 真田
Kei Sanada
慧 高千穂
Satoshi Takachiho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021163651A priority Critical patent/JP7632217B2/ja
Publication of JP2023054667A publication Critical patent/JP2023054667A/ja
Application granted granted Critical
Publication of JP7632217B2 publication Critical patent/JP7632217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Figure 2023054667000001
【課題】装置規模を増大させることなく、システムオンチップを安定して駆動する技術を提供する。
【解決手段】システムオンチップ(以下、SoC)7は、起動するとアプリケーション制御を開始する前に、アプリケーション制御より負荷が大きい自己診断制御(以下、BIST)を実行する。第2電源部3は、第1電圧V1で供給される電力を、指定電圧に降圧してSoC7に供給するように構成される。コントローラ6は、アプリケーション制御の実行に適合させた通常電圧Vrを、指定電圧のデフォルト値として設定し、SoC7にてBISTが実行されている間、指定電圧を、通常電圧Vrより高いBIST電圧Vbに設定する。
【選択図】図1

Description

本開示は、システムオンチップを搭載する電子制御装置に関する。
車両に搭載される電子制御ユニットにおいて、高い処理性能が要求されるユニットでは、従来のマイクロコントローラユニット(以下、MCU)に代わって、より処理能力の高いシステムオンチップ(以下、SoC)が採用されている。高い処理性能が要求されるユニットとしては、例えば、車両制御機能が集約された機能統合ユニット、自動運転ユニット、ヒューマンマシンインタフェース(以下、HMI)ユニット等が挙げられる。
SoCは、ある目的のために必要な全ての要素(例えば、CPUや周辺回路等)を含み、単体でシステムとして機能するよう設計された半導体集積回路である。
SoCは、MCUと比較して処理性能が高いだけでなく、微細プロセスが採用されており、動作電圧が低い(例えば1V程度)ことから、SoCを駆動する電源には、低電圧で、大電流(例えば、10~20A)を供給できることが要求される。
SoCは、起動時にビルトインセルフテスト(以下、BIST)と呼ばれる自己診断制御を実行した後に、立ち上げ制御(Boot)を実行する。BISTやBootは、その後の通常制御と比較して高負荷となる。特に、BISTでは、SoC内の機能を短期間で網羅的に診断するために、SoCに属するCPUがフル稼働し、大きな負荷変動が生じるため、SoCの電源電圧に変動を生じさせる要因となる。
特許文献1には、演算装置のリセット解除後、演算装置が通常制御を開始するまでの所定期間、電源電圧を高く設定して電流供給能力を高くすることで、演算装置起動時の電圧変動を抑制する技術が記載されている。
特開2018-121413号公報
しかしながら、発明者の詳細な検討の結果、従来技術をSoCに適用した場合、以下の課題を有することが見出された。
すなわち、SoCに適用した場合、アプリケーション制御時には、1.5~6A程度の電流変動が生じるのに対して、BIST動作時には、0~12A程度の電流変動が生じる。このため、負荷電流の変動によって生じる電源電圧の変動が正常範囲内に収まるように、するには、より高い電圧(以下、起動時電圧)に設定する必要がある。しかし、通常制御の開始後に、起動時電圧から通常時電圧に切り替わると、通常制御時はBIST時と比較して軽負荷となるため、大きなオーバーシュートが発生する。このオーバーシュートが、過電圧として検出され、異常ありと判定される可能性があるという問題があった。
なお、BIST動作中の負荷変動に基づく電圧降下に耐え得る大容量の平滑コンデンサを設けることで、起動時電圧を低く抑えつつ、オーバーシュートを抑制することも考えられる。しかし、この場合、BISTに適合した平滑コンデンサの容量は、アプリケーション制御に適合した平滑コンデンサの容量の2倍程度となる。つまり、大量の平滑コンデンサを搭載するスペースが必要となるだけでなく、平滑コンデンサの数だけ電源ループが形成されることにより、最適な電源ループを形成することが困難となり、ノイズ耐性が劣化するという問題もあった。
本開示の1つの局面は、装置規模を増大させることなく、システムオンチップを安定して駆動する技術を提供する。
本開示の一態様は、電子制御装置であって、システムオンチップ(7)と、電源部(3,3a)と、制御部(6,33)と、を備える。システムオンチップは、起動するとアプリケーション制御を開始する前に、アプリケーション制御より負荷が大きい自己診断制御を実行するように構成される。電源部は、第1電圧で供給される電力を、指定電圧に降圧してシステムオンチップに供給するように構成される。制御部は、アプリケーション制御の実行に適合させた第2電圧を、指定電圧のデフォルト値として設定し、システムオンチップにて自己診断制御が実行されている間、指定電圧を、第2電圧より高い第3電圧に設定するように構成される。
このような構成によれば、システムオンチップは、自己診断制御の実行中は、給電電圧が第3電圧に設定され、アプリケーション制御開始前までに第2電圧に戻される。
その結果、自己診断制御の実行中は、負荷変動に基づく給電電圧の変動を抑制できるだけでなく、低負荷から高負荷に遷移するときに生じる電圧ドロップの許容量を大きくできる。つまり、平滑コンデンサ容量を増加させることなく、負荷変動によって発生する給電電圧波形のオーバーシュートやアンダーシュート、特に、自己診断制御の開始時に生じる大きなアンダーシュートが異常電圧として検出されることを抑制できる。
本開示の一態様は、起動すると通常制御を開始する前に、自己診断制御を実行するように構成されたシステムオンチップ(7)に対して、第1電圧で供給される電力を、指定電圧に降圧して供給する電源部(3,3a)を用いた電力供給方法である。本開示の電力供給方法では、通常制御の実行に適合された第2電圧を、指定電圧のデフォルト値として設定し、システムオンチップにて自己診断制御が実行されている間、指定電圧を、第2電圧より高い第3電圧に設定する。
このような電力供給方法によれば、上述の電子制御装置で得られる効果と同様の効果を得ることができる。
第1実施形態の電子制御装置においてシステムオンチップに関わる構成を示すブロック図である。 コントローラが実行する電源処理のフローチャートである。 第2電源部に関わる動作を示すタイミング図である。 実施例の動作を従来技術と対比して示すタイミング図である。 第2実施形態の電子制御装置においてシステムオンチップに関わる構成を示すブロック図である。
以下、図面を参照しながら、本開示の実施形態を説明する。
[1.第1実施形態]
[1-1.構成]
図1に示す電子制御装置(以下、ECU)1は、車両に搭載され、コントローラエリアネットワーク(以下、CAN)及びイーサネットによって構築された車載ネットワークを介して他のECUや車載機器との通信を行うことによって、種々の機能を実現する。CAN及びイーサネットは、いずれも登録商標である。
ECU1は、第1電源部2と、第2電源部3と、コントローラ電源4と、トランシーバ5と、コントローラ6と、システムオンチップ(以下、SoC)7と、メモリ群8と、通信ドライバ群9とを備える。
ECU1は、全ての機能を実行可能なウェイクアップ状態と、機能が制限されたスリープ状態とを有する。ウェイクアップ状態では、ECU1を構成する各部2~8がいずれも作動し、スリープ状態では、トランシーバ5だけが作動可能な状態に維持される。
SoC7は、ある目的のために必要な全ての構成要素を含み、単体でシステムとして機能するよう設計された半導体集積回路である。SoC7は、高い処理能力が必要なECUにおいて、従来使用されているマイクロコントローラユニット(以下、MCU)に代わって用いられる。高い処理能力が必要なECUには、例えば、複数の車両制御機能が集約された機能統合ユニット、自動運転ユニット、ヒューマンマシンインタフェース(以下、HMI)ユニット等が含まれる。
SoC7は、自動運転ユニットとしての機能を実現する場合、車載ネットワークを介して他の車載装置からデータを取得して蓄積する機能、蓄積されたデータに基づき車両状態を分析する機能、分析結果に従って運転制御を司る機能等を実現してもよい。
SoC7は、CPU群71と、不揮発性メモリ72と、メモリコントローラ73と、通信インタフェース(以下、通信IF)74とを備える。SoC7を構成する各部71~74は、それぞれ異なる系統の給電線DL1~DLmを介して電力が供給される。また、CPU群71は、複数のグループに分類され、グループ毎に異なる給電線DLを介して電力が供給されてもよい。
不揮発性メモリ72は、SoC7に割り当てられた機能を実現するためのアプリケーションプログラム、アプリケーションプログラムの実行に必要なオペレーティングシステム(以下、OS)、及びファームウェアなどを記憶する。ファームウェアには、ビルトインセルフテスト(以下、BIST)と呼ばれる自己診断制御のためのプログラム、Bootと呼ばれる初期化処理のためのプログラム、及びシャットダウンプログラム等が含まれてもよい。
メモリコントローラ73は、SoC7の外部に設けられ得たメモリ群8に対するリードライトを制御する。メモリ群8には、DRAM及びフラッシュメモリ等が含まれてもよい。メモリ群8は、SoC7の機能により収集及び分析されたデータを少なくとも記憶する。
通信IF74は、通信ドライバ群9を制御することによって、他のECUとの通信を行う。通信ドライバ群9には、CANトランシーバ及びイーサネットの物理層等が含まれてもよい。
CPU群71は、n個のCPUを備え、不揮発性メモリ72に記憶されたプログラムを実行することで種々の機能を実現する。
CPU群71は、起動時には、図3のSoC処理に示すように、最初にBISTを実行し、続けてOSの起動等を含むBootを実行し、その後、アプリケーション制御を実行する。アプリケーション制御は、OS上でアプリケーションプログラムを実行するための制御である。CPU群71は、SoC7の機能を停止するときには、シャットダウンプログラムを実行する。また、CPU群71は、第2電源部3及びコントローラ6に対して、監視信号を出力するように構成される。監視信号には、BISTの完了時に出力するBIST完了信号、及びシャットダウンの完了時に出力するシャットダウン完了信号が含まれる。
第1電源部2は、車両に搭載されたバッテリから供給されるバッテリ電圧B(例えば、12V)の直流電力を、所定の第1電圧V1(例えば、5V)に降圧して、第2電源部3及びコントローラ電源4に供給する。第1電源部2は、第1イネーブル信号EN1がアクティブレベルのときに作動する。第1イネーブル信号EN1はハイアクティブである。
第2電源部3は、回路部31と、異常監視部32とを備える。
回路部31は、第2イネーブル信号EN2がアクティブレベルのときに作動する。第2イネーブル信号EN2はハイアクティブである。回路部31は、降圧回路311と、電圧設定レジスタ312とを備える。
降圧回路311は、第1電源部2から供給される第1電圧V1の直流電力を降圧し、降圧された直流電力を、給電線DL1~DLmを介してSoC7に供給する。mは2以上の整数であり、SoC7において、個別に給電を行う必要のあるブロックの数と同じである。降圧後の電圧は、給電線DL1~DLm毎に電圧設定レジスタ312を用いて設定され、例えば、0.9~1.2Vの範囲で設定される。ここでは、CPU群71以外への給電には、予め設定された固定電圧が用いられる。CPU群71への給電には、2種類の指定電圧が用いられる。指定電圧は、通常電圧VrとBIST電圧Vbとがある。
通常電圧Vrは、アプリケーション制御に適合するように設定される。具体的には、通常電圧Vrは、CPU群71への電力供給を行う給電線電圧(以下、CPU給電電圧)Vcpuが、アプリケーション制御時に生じるCPU群71の負荷変動によって、予め設定され許容電圧範囲を超えることがない大きさに設定される。許容電圧範囲の下限電圧VL及び上限値VHは、SoC7の仕様により決まる。また、下限電圧VLは、低電圧検出閾値として使用され、上限電圧VHは、過電圧検出閾値として使用される。
BIST電圧Vbは、BISTの実行時に想定されるSoC7の負荷変動、すなわち、消費電流の変動によって、CPU給電電圧Vcpuが許容電圧範囲VL~VHを超えて変動することがない大きさに設定される。特に、BISTの開始時等に、無負荷から最大負荷に変化したときに生じるCPU給電電圧Vcpuのアンダーシュートが下限電圧VLを下回ることがないように設定される。
なお、BIST時の負荷変動は、アプリケーション制御時の負荷変動より大きいため、Vr<Vbとなるように設定される。また、Boot時の負荷変動は、BIST時とアプリケーション制御時での高負荷状態と同程度の大きさとなる。
CPU給電電圧Vcpuの設定に用いる電圧設定レジスタ312は、第2電源部3の起動時には、デフォルト値として通常電圧Vrを発生させる値が設定され、コントローラ6からの指示に従って任意に書き換えられる。
異常監視部32は、CPU給電電圧Vcpuを監視して、SoC7の許容電圧範囲VL~VHを超える異常電圧を検出する機能、SoCリセット信号RSを設定する機能を有する。SoCリセット信号RSはローアクティブである。
異常監視部32は、第2電源部3の起動後、コントローラ6からの指示に従って、電圧設定レジスタ312の書き換えが行われると、SoCリセット信号RSを非アクティブレベルに切り替えることでリセット状態を解除する。異常監視部32は、コントローラ6を介してECU終了通知を受信した場合、及びCPU給電電圧Vcpuの異常電圧を検出した場合、SoCリセット信号RSをアクティブレベルに設定することでSoC7をリセット状態にする。
コントローラ電源4は、第1電源部2から供給される第1電圧V1の電力を、コントローラ電圧VCに降圧してコントローラ6に供給する。コントローラ電圧VCは、例えば、1.8~2V程度に設定される。
トランシーバ5は、ECU1がウェイクアップ状態であるかスリープ状態であるかに関わらず常時作動する。トランシーバ5は、ECU1がウェイクアップ状態のときには、CANトランシーバとして作動し、CANを介したコントローラ6と他のECU等との通信を実現する。
トランシーバ5は、ECU1がスリープ状態のときに、CANを介して、ECU起動通知を受信すると、第1イネーブル信号EN1を非アクティブレベルからアクティブレベルに変化させる。具体的には、トランシーバ5は、第1イネーブル信号EN1を供給する信号線とバッテリからの給電線とを接続することで、第1イネーブル信号EN1をアクティブレベルに変化させる。これにより、第1電源部2からECU1の各部3~4,6~9への電力供給が開始されることで、ECU1はウェイクアップ状態に遷移する。
トランシーバ5は、ECU1がウェイクアップ状態のときに、コントローラ6からスリープ指示を受けると、第1イネーブル信号EN1をアクティブレベルから非アクティブレベルに変化させる。これにより、第1電源部2からECU1の各部3~4,6~9への電力供給が停止することで、ECU1はスリープ状態に遷移する。
コントローラ6は、コントローラ電源4から電力の供給を受けて作動する。コントローラ6は、CPU61、メモリ62、通信IF63を備えたワンチップコントローラである。通信IF路63は、トランシーバ5を用いて他のECUとの通信を実現する機能の他、第2電源部3を制御するために設けられたインタフェースにアクセスするための通信機能を有する。コントローラ6は、トランシーバ5を介して取得するECU終了通知、SoC7から出力される監視信号、第2電源部3から出力されるSoCリセット信号RS等に従って、第2電源部3の動作等を制御する電源処理を少なくとも実行する。
[1-2.処理]
次に、コントローラ6が実行する電源処理について、図2のフローチャート、及び図3のタイミング図を用いて説明する。
電源処理は、コントローラ電源4を介してコントローラ6への電力供給が行われることでコントローラ6が起動すると開始される。すなわち、ECU1がウェイクアップ状態にあるときに実行される。なお、コントローラ6の起動時には、SoCリセット信号RSは、アクティブレベルにあり、SoC7がリセットされた状態に保持される。
S110では、コントローラ6は、第2イネーブル信号EN2を非アクティブレベルからアクティブレベルに切り替える。
これにより、第2電源部3が起動し、降圧回路311によるSoC7への給電が開始される。第2電源部3の起動時に、電圧設定レジスタ312は、デフォルト値である通常電圧Vrに設定されるため、CPU給電電圧Vcpuは、通常電圧Vrになるまで上昇する。また、異常監視部32は、第2イネーブル信号EN2がアクティブレベルに変化してからの経過時間が所定時間Txに達すると、SoCリセット信号RSをアクティブレベルから非アクティブレベルに変化させて、SoC7のリセット状態を解除する。所定時間Txは、CPU給電電圧Vcpuが、第2イネーブル信号EN2がアクティブレベルになってから(すなわち、第2電源部3が起動してから)BIST電圧Vbに到達するまでに要する時間より長く設定される。
続くS120では、コントローラ6は、CPU給電電圧Vcpuが通常電圧Vrに達するのに十分な第1待機時間T1が経過するまで待機した後、電圧設定レジスタ312の設定をBIST電圧Vbに変更する。これにより、CPU給電電圧Vcpuは、BIST電圧Vbにまで上昇する。
続くS130では、コントローラ6は、SoC7にてBISTが完了したか否かを判定する。具体的には、SoCリセットが解除されてからの経過時間を計測し、経過時間が第2待機時間T2に達したか否かで判定してもよい。第2待機時間T2は、例えば、SoCリセット解除後からBISTが終了するまでに要する標準的な時間にマージンを加えた時間に設定され、かつ、Boot処理が完了する前に経過時間が第2待機時間T2に達するように設定される。なお、コントローラ6は、SoC7からBIST完了通知を受信した場合に、BISTが完了したと判定してもよい。
コントローラ6は、BISTが完了していないと判定した場合は、同ステップを繰り返すことで待機し、BISTが完了したと判定した場合は、処理をS140に進める。
S140では、コントローラ6は、電圧設定レジスタ312の設定を通常電圧Vrに変更する。これにより、CPU給電電圧Vcpuは、通常電圧Vrにまで下降する。
以後、SoC7は、通常電圧Vrでの電力供給を受けた状態で、Bootを実行し、その後、アプリケーション制御を実行する。
続くS150では、コントローラ6は、トランシーバ5を介して、ECU終了通知を受信したか否かを判定し、ECU終了通知を受信していなければ、同ステップを繰り返すことで待機し、ECU終了通知を受信していれば処理をS160に進める。
S160では、コントローラ6は、第2電源部3に対してリセット指示を通知する。第2電源部3は、リセット指示の通知を受けると、異常監視部32が、SoCリセット信号RSをアクティブレベルに変化させる。これにより、SoC7は、シャットダウン処理を開始し、シャットダウン処理が終了すると、シャットダウン完了通知を出力する。
続くS170では、コントローラ6は、SoC7のシャットダウンが完了したか否かを判定し、シャットダウンが完了していなければ同ステップを繰り返すことで待機し、シャットダウンが完了していれば処理をS180に進める。
シャットダウンが完了したか否かは、シャットダウン完了通知がSoC7から出力されたか否かによって判定してもよいし、SoCリセット信号RSがアクティブレベルに変化してからの経過時間が第3待機時間T3に達したか否かによって判定してもよい。なお、第3待機時間T3は、例えば、シャットダウンに要する標準的な時間に十分なマージンを加えた長さに設定してもよい。
S180では、コントローラ6は、第2イネーブル信号EN2を非アクティブレベルに変化させる。これにより、第2電源部3による電力供給が停止する。
続くS190では、コントローラ6は、トランシーバ5にスリープ指示を出力して、処理を終了する。
トランシーバ5は、スリープ指示を受けると、第1イネーブル信号EN1を非アクティブレベルに変化させる。これにより、第1電源部2による電力供給が停止することにより、ECU1はスリープ状態に遷移する。
[1-3.動作]
図3に示すように、ECU1がスリープ状態にあるときに、トランシーバ5にてECU起動通知が受信されると、トランシーバ5が、第1イネーブル信号EN1をアクティブレベルに変化させる。これにより第1電源部2が起動し、第2電源部3及びコントローラ電源4への電力供給を開始する。
第1電源部2からの電力供給によって起動したコントローラ電源4は、コントローラ6への電力供給を開始する。コントローラ電源4からの電力供給によって起動したコントローラ6は、第2イネーブル信号EN2をアクティブレベルに変化させることで、第2電源部3を起動する。起動した第2電源部3は、SoCリセット信号RSをアクティブレベルに保持したまま、SoC7への電力供給を開始する。このとき、CPU給電電圧Vcpuは、徐々に増大し、デフォルト値である通常電圧Vrに達する。
第2イネーブル信号EN2がアクティブレベルに変化してから(すなわち、第2電源部3の起動後)の経過時間が、第1待機時間T1に達すると、コントローラ6は、電圧設定レジスタ312を書き換えることで、CPU給電電圧Vcpuを、BIST電圧Vbに設定する。
その後、異常監視部32が、SoCリセット信号RSを非アクティブレベルに変化させることで、Socリセットが解除されると、SoC7が起動して、SoC処理が開始される。
SoC処理では、最初に高負荷なBISTが実行される。BISTの開始時には無負荷状態からいきなり高負荷状態に変化することにより、CPU給電電圧Vcpuの波形にはアンダーシュートが発生する。その後、BISTからBootに切り替わるタイミングでは、BISTよりBootの負荷が軽いため、CPU給電電圧Vcpuの波形にオーバーシュートが発生する。なお、SoC7は、BISTの完了時にBIST完了通知を送信してもよい。
コントローラ6は、SoC7でのBISTの完了を確認すると電圧設定レジスタ312を書き換えることで、CPU給電電圧Vcpuを、通常電圧Vrに設定する。BISTの完了は、SoCリセットが解除されてからの経過時間が、第2待機時間T2に達することで確認してもよいし、SoC7からのBIST完了通知を受信することで確認してもよい。
BISTの終了後、すなわち、Bootの実行中に、BIST電圧Vbから通常電圧Vrへ切り替わる。BootはBISTより負荷が小さいがアプリケーション制御の高負荷時と同程度の負荷状態となる。
その後、SoC処理がBootからアプリケーション制御に切り替わるタイミング、及びアプリケーション制御中で低負荷と高負荷との間で負荷状態が切り替わるタイミングで、CPU給電電圧Vcpuの波形に、オーバーシュート及びアンダーシュートが発生する。なお、図3に示すSoC処理のアプリケーション制御においてハッチングで示した区間は、低負荷状態と高負荷状態とが適宜切り替わっていることを示す。
ECU1がウェイクアップ状態にあるときに、トランシーバ5を介してコントローラ6がECU終了通知を受信した場合、コントローラ6は、第2電源部3にリセット指示を出力する。異常監視部32は、第2電源部3からのリセット指示に従って、SoCリセット信号RSをアクティブレベルに変化させることで、SoC7をリセットする。
SoC7は、SoCリセット信号RSがアクティブレベルになると、シャットダウン処理を実行し、シャットダウン処理が完了するとシャットダウン完了通知を出力する。
コントローラ6は、SoC7からのシャットダウン終了通知の受信、又はSoCリセット開始からの経過時間が、第3待機時間T3に達することによってSoC7のシャットダウンを確認すると、トランシーバ5にスリープ指示を出力する。トランシーバ5は、スリープ指示を受けると第1イネーブル信号EN1を非アクティブレベルに変化させて、第1電源部2による電力供給を停止させる。これにより、ECU1はスリープ状態に遷移する。
[1-4.対応]
本実施形態において、第2電源部3が電源部に相当し、コントローラ6が制御部に相当し、コントローラ電源4が制御用電源部に相当する。通常電圧が第2電圧に相当し、BIST電圧が第3電圧に相当し、コントローラ電圧VCが制御用電圧に相当する。アプリケーション制御が通常制御に相当する。
[1-5.効果]
以上詳述した第1実施形態によれば、以下の効果を奏する。
(1a)ECU1では、BIST時のCPU給電電圧Vcpuを通常電圧Vrより高いBIST電圧Vbに設定しているため、BIST時の急激な負荷変動で、CPU給電電圧Vcpuの電圧波形に現れるアンダーシュートの大きさを抑制できる。その結果、CPU群71への給電に用いる給電線DLに、平滑コンデンサ増設することなく、このアンダーシュートが、許容電圧範囲の下限電圧VLを下回って異常電圧として検出されること抑制できる。
(1b)ECU1では、BISTの負荷とアプリケーション制御の負荷との中間的な負荷の大きさとなるBoot中に、BIST電圧Vbから通常電圧Vrに切り替わる。従って、SoC処理がBISTやBootより低負荷のアプリケーション制御に切り替わるときに発生するオーバーシュートの大きさを抑制できる。その結果、正常動作をしているにも関わらず、このオーバーシュートが、許容電圧範囲の上限電圧VHを上回って異常電圧として検出されること抑制できる。
つまり、図4に示すように、CPU給電電圧Vcpuが、BIST電圧Vbの時にアプリケーション制御に切り替わると、BIST電圧Vbにオーバーシュート分が加わるため、上限電圧VHを上回り易くなる。これに対して、CPU給電電圧Vcpuが通常電圧Vrのときにアプリケーション制御に切り替わると、通常電圧Vrにオーバーシュート分が加わるため、上限電圧VHまでのマージンが大きくなり、上限電圧VHを上回ることが抑制される。
(1c)ECU1では、コントローラ6が第2電源部3とは別体に設けられているため、SoC7を搭載するECUにおいて、既存の第2電源部3を置き換えることなく、コントローラ電源4及びコントローラ6を追加することで、上述の効果を得ることができる。
[2.第2実施形態]
[2-1.第1実施形態との相違点]
第2実施形態は、基本的な構成は第1実施形態と同様であるため、相違点について以下に説明する。なお、第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
上述した第1実施形態では、コントローラ6が第2電源部3とは別体に設けられている。これに対し、第2実施形態では、コントローラ6に相当する構成が第2電源部3aと一体に設けられている点で、第1実施形態と相違する。
図5に示すように、第2実施形態のECU1aは、ECU1と比較して、コントローラ電源4及びコントローラ6が省略され、第2電源部3の代わりに第2電源部3aを備える。
第2電源部3aは、回路部31と、異常監視部32と、電圧制御部33とを備える。つまり、第2電源部3と比較して、電圧制御部33が追加されている。
電圧制御部33は、コントローラ6と同様の機能を備える。
[2-2.動作]
ECU1aでは、図3に示すコントローラ電源4、及び第2イネーブル信号EN2の動作が省略される。すなわち、ECU1aがスリープ状態にあるときに、トランシーバ5にてECU起動通知が受信されると、トランシーバ5が、第1イネーブル信号EN1をアクティブレベルに変化させる。これにより第1電源部2が起動し、第2電源部3aへの電力供給を開始する。
第1電源部2からの電力供給によって起動した第2電源部3aは、SoCリセット信号RSをアクティブレベルに保持したまま、SoC7への電力供給を開始する。以下、ECU終了通知を受信するまでの動作は、コントローラ6の動作を電圧制御部33が行う以外は第1実施形態の場合と同様である。
ECU1がウェイクアップ状態にあるときに、トランシーバ5を介して電圧制御部33がECU終了通知を受信した場合、電圧制御部33は、異常監視部32にリセット指示を出力する。異常監視部32は、電圧制御部33からのリセット指示に従って、SoCリセット信号RSをアクティブレベルに変化させることで、SoC7をリセットする。
SoC7は、SoCリセット信号RSがアクティブレベルになると、シャットダウン処理を実行し、シャットダウン処理が完了するとシャットダウン完了通知を出力する。
電圧制御部33は、SoC7からのシャットダウン終了通知の受信、又はSoCリセット開始からの経過時間が第3待機時間T3に達することによってSoC7のシャットダウンを確認すると、トランシーバ5にスリープ指示を出力する。トランシーバ5は、スリープ指示を受けると第1イネーブル信号EN1を非アクティブレベルに変化させて、第1電源部2による各部への電力供給を停止させる。これにより、ECU1はスリープ状態に遷移する。
[2-3.対応]
本実施形態において、電圧制御部33を除いた第2電源部3aが電源部に相当し、電圧制御部33が制御部に相当する。
[2-4.効果]
以上詳述した第2実施形態によれば、上述した第1実施形態の効果(1a)(1b)を奏し、さらに、以下の効果を奏する。
(2a)ECU1aでは、第1実施形態のECU1におけるコントローラ6の機能が第2電源部3aに組み込まれているため、装置構成を簡略化できる。
[3.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
(3a)本開示では、トランシーバ5と、通信ドライバ群9に属するCANドライバとが別体に設けられているが、トランシーバ5が通信ドライバ群9に属するCANドライバを兼ねるように構成されてもよい。
(3b)本開示に記載のコントローラ6及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載のコントローラ6及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載のコントローラ6及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されてもよい。コントローラ6に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されてもよい。
(3c)上記実施形態における1つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、1つの構成要素が有する1つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、1つの構成要素によって実現したり、複数の構成要素によって実現される1つの機能を、1つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。
(3d)上述した電子制御装置の他、当該電子制御装置を構成要素とするシステム、当該電子制御装置としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実体的記録媒体、システムオンチップに対する給電電圧の制御方法など、種々の形態で本開示を実現することもできる。
1,1a…電子制御装置/ECU、2…第1電源部、3,3a…第2電源部、4…コントローラ電源、5…トランシーバ、6…コントローラ、7…システムオンチップ/SoC、8…メモリ群、9…通信ドライバ群、31…回路部、32…異常監視部、33…電圧制御部、311…降圧回路、312…電圧設定レジスタ。

Claims (7)

  1. 起動するとアプリケーション制御を開始する前に、前記アプリケーション制御より負荷が大きい自己診断制御を実行するように構成されたシステムオンチップ(7)と、
    第1電圧で供給される電力を、指定電圧に降圧して前記システムオンチップに供給するように構成された電源部(3,3a)と、
    前記アプリケーション制御の実行に適合させた第2電圧を、前記指定電圧のデフォルト値として設定し、前記システムオンチップにて前記自己診断制御が実行されている間、前記指定電圧を、前記第2電圧より高い第3電圧に設定するように構成された制御部(6,33)と、
    を備える電子制御装置。
  2. 請求項1に記載の電子制御装置であって、
    前記制御部は、前記第3電圧に設定された前記指定電圧を、前記アプリケーション制御が開始される前に、前記第2電圧に切り替えるように構成された
    電子制御装置。
  3. 請求項1又は請求項2に記載の電子制御装置であって、
    前記制御部は、前記システムオンチップのリセット状態が解除された後、前記自己診断制御に要する標準的な時間に従って設定される待機時間の経過後に、前記第3電圧に設定された前記指定電圧を、前記第2電圧に切り替えるように構成された
    電子制御装置。
  4. 請求項1から請求項3までのいずれか1項に記載の電子制御装置であって、
    前記制御部は、前記システムオンチップにて前記自己診断制御が開始される前に前記第2電圧から前記第3電圧に切り替えるように構成された
    電子制御装置。
  5. 請求項1から請求項4までのいずれか1項に記載の電子制御装置であって、
    前記第1電圧で供給される電力を、制御用電圧に降圧して前記制御部に供給するように構成された制御用電源部(4)を更に備え、
    前記制御部は、前記電源部との通信機能を有するワンチップコントローラとして構成された
    電子制御装置。
  6. 請求項1から請求項4までのいずれか1項に記載の電子制御装置であって、
    前記制御部(33)は、前記電源部(3a)と一体に構成された
    電子制御装置。
  7. 起動すると通常制御を開始する前に、自己診断制御を実行するように構成されたシステムオンチップ(7)に対して、第1電圧で供給される電力を、指定電圧に降圧して供給する電源部(3,3a)を用いた電力供給方法であって、
    前記通常制御の実行に適合された第2電圧を、前記指定電圧のデフォルト値として設定し、前記システムオンチップにて前記自己診断制御が実行されている間、前記指定電圧を、前記第2電圧より高い第3電圧に設定する
    電力供給方法。
JP2021163651A 2021-10-04 2021-10-04 電子制御装置、及び電力供給方法 Active JP7632217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021163651A JP7632217B2 (ja) 2021-10-04 2021-10-04 電子制御装置、及び電力供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021163651A JP7632217B2 (ja) 2021-10-04 2021-10-04 電子制御装置、及び電力供給方法

Publications (2)

Publication Number Publication Date
JP2023054667A true JP2023054667A (ja) 2023-04-14
JP7632217B2 JP7632217B2 (ja) 2025-02-19

Family

ID=85874049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021163651A Active JP7632217B2 (ja) 2021-10-04 2021-10-04 電子制御装置、及び電力供給方法

Country Status (1)

Country Link
JP (1) JP7632217B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039836A (ja) 2009-08-12 2011-02-24 Nec Corp 携帯機器に搭載されるプロセッサ、および消費電流低減方法
JP2013239023A (ja) 2012-05-15 2013-11-28 Renesas Electronics Corp 半導体集積回路およびその制御方法
JP2018071992A (ja) 2016-10-24 2018-05-10 株式会社デンソーテン マイコン、システム、電子制御装置、及びマイコンの機能試験方法
JP6834523B2 (ja) 2017-01-24 2021-02-24 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
JP7632217B2 (ja) 2025-02-19

Similar Documents

Publication Publication Date Title
JP5382084B2 (ja) 車両用装置
US8046615B2 (en) Microcomputer system with reduced power consumption
WO2012121816A1 (en) Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (sata)-based storage devices
CN114365064B (zh) 电子控制装置
DE112015002522T5 (de) System-on-a-chip mit always-on-prozessor, der das SOC rekonfiguriert und Nur-Speicher-Kommunikationsmodus unterstützt
CN107210057A (zh) 具有自刷新节电模式的固态驱动器
US8258766B1 (en) Power management system with digital low drop out regulator and DC/DC converter
JP2016170786A (ja) セーフティクリティカルなエラーを処理するための方法と装置
CN110764964B (zh) 存储装置及其控制方法
DE102014115359A1 (de) Spannungsregler, Speichercontroller und Spannungsversorgungsverfahren dafür
CN115139937B (zh) 车载控制器上下电时序控制方法及车载控制器
JP5636677B2 (ja) 電子機器、その省電力制御方法、およびプログラム
CN113791738A (zh) 基于固态硬盘的归一化低功耗处理方法、装置及计算机设备
CN115631779A (zh) 数据保护电路、方法、装置、电子设备及存储介质
CN103365392A (zh) 内存管理系统及方法
JP2023054667A (ja) 電子制御装置、及び電力供給方法
JP2013151288A (ja) 制御装置
TWI438402B (zh) 車輛導航裝置
JP2014004858A (ja) 車両制御装置
JP5660010B2 (ja) 情報処理装置、データ復帰方法
CN112579005A (zh) 降低ssd平均功耗的方法、装置、计算机设备及存储介质
JP7378445B2 (ja) 電子制御ユニット、情報処理方法、およびプログラム
KR102225748B1 (ko) 교통 정체 상황을 고려한 지능형 isg 제어를 위한 전자 장치 및 그의 동작 방법
US20140122799A1 (en) Storage device and power saving method thereof
US20150049571A1 (en) Memory control device, control method of memory control device, information processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250120

R150 Certificate of patent or registration of utility model

Ref document number: 7632217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150