JP2023054667A - 電子制御装置、及び電力供給方法 - Google Patents
電子制御装置、及び電力供給方法 Download PDFInfo
- Publication number
- JP2023054667A JP2023054667A JP2021163651A JP2021163651A JP2023054667A JP 2023054667 A JP2023054667 A JP 2023054667A JP 2021163651 A JP2021163651 A JP 2021163651A JP 2021163651 A JP2021163651 A JP 2021163651A JP 2023054667 A JP2023054667 A JP 2023054667A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- control
- soc
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
SoCは、MCUと比較して処理性能が高いだけでなく、微細プロセスが採用されており、動作電圧が低い(例えば1V程度)ことから、SoCを駆動する電源には、低電圧で、大電流(例えば、10~20A)を供給できることが要求される。
すなわち、SoCに適用した場合、アプリケーション制御時には、1.5~6A程度の電流変動が生じるのに対して、BIST動作時には、0~12A程度の電流変動が生じる。このため、負荷電流の変動によって生じる電源電圧の変動が正常範囲内に収まるように、するには、より高い電圧(以下、起動時電圧)に設定する必要がある。しかし、通常制御の開始後に、起動時電圧から通常時電圧に切り替わると、通常制御時はBIST時と比較して軽負荷となるため、大きなオーバーシュートが発生する。このオーバーシュートが、過電圧として検出され、異常ありと判定される可能性があるという問題があった。
その結果、自己診断制御の実行中は、負荷変動に基づく給電電圧の変動を抑制できるだけでなく、低負荷から高負荷に遷移するときに生じる電圧ドロップの許容量を大きくできる。つまり、平滑コンデンサ容量を増加させることなく、負荷変動によって発生する給電電圧波形のオーバーシュートやアンダーシュート、特に、自己診断制御の開始時に生じる大きなアンダーシュートが異常電圧として検出されることを抑制できる。
このような電力供給方法によれば、上述の電子制御装置で得られる効果と同様の効果を得ることができる。
[1.第1実施形態]
[1-1.構成]
図1に示す電子制御装置(以下、ECU)1は、車両に搭載され、コントローラエリアネットワーク(以下、CAN)及びイーサネットによって構築された車載ネットワークを介して他のECUや車載機器との通信を行うことによって、種々の機能を実現する。CAN及びイーサネットは、いずれも登録商標である。
CPU群71は、起動時には、図3のSoC処理に示すように、最初にBISTを実行し、続けてOSの起動等を含むBootを実行し、その後、アプリケーション制御を実行する。アプリケーション制御は、OS上でアプリケーションプログラムを実行するための制御である。CPU群71は、SoC7の機能を停止するときには、シャットダウンプログラムを実行する。また、CPU群71は、第2電源部3及びコントローラ6に対して、監視信号を出力するように構成される。監視信号には、BISTの完了時に出力するBIST完了信号、及びシャットダウンの完了時に出力するシャットダウン完了信号が含まれる。
回路部31は、第2イネーブル信号EN2がアクティブレベルのときに作動する。第2イネーブル信号EN2はハイアクティブである。回路部31は、降圧回路311と、電圧設定レジスタ312とを備える。
次に、コントローラ6が実行する電源処理について、図2のフローチャート、及び図3のタイミング図を用いて説明する。
これにより、第2電源部3が起動し、降圧回路311によるSoC7への給電が開始される。第2電源部3の起動時に、電圧設定レジスタ312は、デフォルト値である通常電圧Vrに設定されるため、CPU給電電圧Vcpuは、通常電圧Vrになるまで上昇する。また、異常監視部32は、第2イネーブル信号EN2がアクティブレベルに変化してからの経過時間が所定時間Txに達すると、SoCリセット信号RSをアクティブレベルから非アクティブレベルに変化させて、SoC7のリセット状態を解除する。所定時間Txは、CPU給電電圧Vcpuが、第2イネーブル信号EN2がアクティブレベルになってから(すなわち、第2電源部3が起動してから)BIST電圧Vbに到達するまでに要する時間より長く設定される。
S140では、コントローラ6は、電圧設定レジスタ312の設定を通常電圧Vrに変更する。これにより、CPU給電電圧Vcpuは、通常電圧Vrにまで下降する。
続くS150では、コントローラ6は、トランシーバ5を介して、ECU終了通知を受信したか否かを判定し、ECU終了通知を受信していなければ、同ステップを繰り返すことで待機し、ECU終了通知を受信していれば処理をS160に進める。
続くS190では、コントローラ6は、トランシーバ5にスリープ指示を出力して、処理を終了する。
図3に示すように、ECU1がスリープ状態にあるときに、トランシーバ5にてECU起動通知が受信されると、トランシーバ5が、第1イネーブル信号EN1をアクティブレベルに変化させる。これにより第1電源部2が起動し、第2電源部3及びコントローラ電源4への電力供給を開始する。
コントローラ6は、SoC7からのシャットダウン終了通知の受信、又はSoCリセット開始からの経過時間が、第3待機時間T3に達することによってSoC7のシャットダウンを確認すると、トランシーバ5にスリープ指示を出力する。トランシーバ5は、スリープ指示を受けると第1イネーブル信号EN1を非アクティブレベルに変化させて、第1電源部2による電力供給を停止させる。これにより、ECU1はスリープ状態に遷移する。
本実施形態において、第2電源部3が電源部に相当し、コントローラ6が制御部に相当し、コントローラ電源4が制御用電源部に相当する。通常電圧が第2電圧に相当し、BIST電圧が第3電圧に相当し、コントローラ電圧VCが制御用電圧に相当する。アプリケーション制御が通常制御に相当する。
以上詳述した第1実施形態によれば、以下の効果を奏する。
(1a)ECU1では、BIST時のCPU給電電圧Vcpuを通常電圧Vrより高いBIST電圧Vbに設定しているため、BIST時の急激な負荷変動で、CPU給電電圧Vcpuの電圧波形に現れるアンダーシュートの大きさを抑制できる。その結果、CPU群71への給電に用いる給電線DLに、平滑コンデンサ増設することなく、このアンダーシュートが、許容電圧範囲の下限電圧VLを下回って異常電圧として検出されること抑制できる。
[2-1.第1実施形態との相違点]
第2実施形態は、基本的な構成は第1実施形態と同様であるため、相違点について以下に説明する。なお、第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
第2電源部3aは、回路部31と、異常監視部32と、電圧制御部33とを備える。つまり、第2電源部3と比較して、電圧制御部33が追加されている。
[2-2.動作]
ECU1aでは、図3に示すコントローラ電源4、及び第2イネーブル信号EN2の動作が省略される。すなわち、ECU1aがスリープ状態にあるときに、トランシーバ5にてECU起動通知が受信されると、トランシーバ5が、第1イネーブル信号EN1をアクティブレベルに変化させる。これにより第1電源部2が起動し、第2電源部3aへの電力供給を開始する。
電圧制御部33は、SoC7からのシャットダウン終了通知の受信、又はSoCリセット開始からの経過時間が第3待機時間T3に達することによってSoC7のシャットダウンを確認すると、トランシーバ5にスリープ指示を出力する。トランシーバ5は、スリープ指示を受けると第1イネーブル信号EN1を非アクティブレベルに変化させて、第1電源部2による各部への電力供給を停止させる。これにより、ECU1はスリープ状態に遷移する。
本実施形態において、電圧制御部33を除いた第2電源部3aが電源部に相当し、電圧制御部33が制御部に相当する。
以上詳述した第2実施形態によれば、上述した第1実施形態の効果(1a)(1b)を奏し、さらに、以下の効果を奏する。
[3.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
Claims (7)
- 起動するとアプリケーション制御を開始する前に、前記アプリケーション制御より負荷が大きい自己診断制御を実行するように構成されたシステムオンチップ(7)と、
第1電圧で供給される電力を、指定電圧に降圧して前記システムオンチップに供給するように構成された電源部(3,3a)と、
前記アプリケーション制御の実行に適合させた第2電圧を、前記指定電圧のデフォルト値として設定し、前記システムオンチップにて前記自己診断制御が実行されている間、前記指定電圧を、前記第2電圧より高い第3電圧に設定するように構成された制御部(6,33)と、
を備える電子制御装置。 - 請求項1に記載の電子制御装置であって、
前記制御部は、前記第3電圧に設定された前記指定電圧を、前記アプリケーション制御が開始される前に、前記第2電圧に切り替えるように構成された
電子制御装置。 - 請求項1又は請求項2に記載の電子制御装置であって、
前記制御部は、前記システムオンチップのリセット状態が解除された後、前記自己診断制御に要する標準的な時間に従って設定される待機時間の経過後に、前記第3電圧に設定された前記指定電圧を、前記第2電圧に切り替えるように構成された
電子制御装置。 - 請求項1から請求項3までのいずれか1項に記載の電子制御装置であって、
前記制御部は、前記システムオンチップにて前記自己診断制御が開始される前に前記第2電圧から前記第3電圧に切り替えるように構成された
電子制御装置。 - 請求項1から請求項4までのいずれか1項に記載の電子制御装置であって、
前記第1電圧で供給される電力を、制御用電圧に降圧して前記制御部に供給するように構成された制御用電源部(4)を更に備え、
前記制御部は、前記電源部との通信機能を有するワンチップコントローラとして構成された
電子制御装置。 - 請求項1から請求項4までのいずれか1項に記載の電子制御装置であって、
前記制御部(33)は、前記電源部(3a)と一体に構成された
電子制御装置。 - 起動すると通常制御を開始する前に、自己診断制御を実行するように構成されたシステムオンチップ(7)に対して、第1電圧で供給される電力を、指定電圧に降圧して供給する電源部(3,3a)を用いた電力供給方法であって、
前記通常制御の実行に適合された第2電圧を、前記指定電圧のデフォルト値として設定し、前記システムオンチップにて前記自己診断制御が実行されている間、前記指定電圧を、前記第2電圧より高い第3電圧に設定する
電力供給方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021163651A JP7632217B2 (ja) | 2021-10-04 | 2021-10-04 | 電子制御装置、及び電力供給方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021163651A JP7632217B2 (ja) | 2021-10-04 | 2021-10-04 | 電子制御装置、及び電力供給方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023054667A true JP2023054667A (ja) | 2023-04-14 |
JP7632217B2 JP7632217B2 (ja) | 2025-02-19 |
Family
ID=85874049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021163651A Active JP7632217B2 (ja) | 2021-10-04 | 2021-10-04 | 電子制御装置、及び電力供給方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7632217B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011039836A (ja) | 2009-08-12 | 2011-02-24 | Nec Corp | 携帯機器に搭載されるプロセッサ、および消費電流低減方法 |
JP2013239023A (ja) | 2012-05-15 | 2013-11-28 | Renesas Electronics Corp | 半導体集積回路およびその制御方法 |
JP2018071992A (ja) | 2016-10-24 | 2018-05-10 | 株式会社デンソーテン | マイコン、システム、電子制御装置、及びマイコンの機能試験方法 |
JP6834523B2 (ja) | 2017-01-24 | 2021-02-24 | 株式会社デンソー | 電子制御装置 |
-
2021
- 2021-10-04 JP JP2021163651A patent/JP7632217B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP7632217B2 (ja) | 2025-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5382084B2 (ja) | 車両用装置 | |
US8046615B2 (en) | Microcomputer system with reduced power consumption | |
WO2012121816A1 (en) | Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (sata)-based storage devices | |
CN114365064B (zh) | 电子控制装置 | |
DE112015002522T5 (de) | System-on-a-chip mit always-on-prozessor, der das SOC rekonfiguriert und Nur-Speicher-Kommunikationsmodus unterstützt | |
CN107210057A (zh) | 具有自刷新节电模式的固态驱动器 | |
US8258766B1 (en) | Power management system with digital low drop out regulator and DC/DC converter | |
JP2016170786A (ja) | セーフティクリティカルなエラーを処理するための方法と装置 | |
CN110764964B (zh) | 存储装置及其控制方法 | |
DE102014115359A1 (de) | Spannungsregler, Speichercontroller und Spannungsversorgungsverfahren dafür | |
CN115139937B (zh) | 车载控制器上下电时序控制方法及车载控制器 | |
JP5636677B2 (ja) | 電子機器、その省電力制御方法、およびプログラム | |
CN113791738A (zh) | 基于固态硬盘的归一化低功耗处理方法、装置及计算机设备 | |
CN115631779A (zh) | 数据保护电路、方法、装置、电子设备及存储介质 | |
CN103365392A (zh) | 内存管理系统及方法 | |
JP2023054667A (ja) | 電子制御装置、及び電力供給方法 | |
JP2013151288A (ja) | 制御装置 | |
TWI438402B (zh) | 車輛導航裝置 | |
JP2014004858A (ja) | 車両制御装置 | |
JP5660010B2 (ja) | 情報処理装置、データ復帰方法 | |
CN112579005A (zh) | 降低ssd平均功耗的方法、装置、计算机设备及存储介质 | |
JP7378445B2 (ja) | 電子制御ユニット、情報処理方法、およびプログラム | |
KR102225748B1 (ko) | 교통 정체 상황을 고려한 지능형 isg 제어를 위한 전자 장치 및 그의 동작 방법 | |
US20140122799A1 (en) | Storage device and power saving method thereof | |
US20150049571A1 (en) | Memory control device, control method of memory control device, information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7632217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |