JP2022534548A - ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置 - Google Patents

Abstract

本発明の実施形態によって提供されるピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置であって、ピクセル補償回路は、発光デバイスの第１の電極への駆動電流入力を生成するように構成された駆動回路と、第１の発光制御信号に応答して発光デバイスの第２の電極に第１の電力信号を提供し、第２の発光制御信号に応答して発光デバイスの第２の電極に第２の電力信号を提供するように構成される発光制御回路とを含み、ここで、第１の電力信号と第２の電力信号のレベルは反対である。

Description

本発明は、通信技術分野に関し、特にピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置に関する。

有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）ディスプレイパネルは、エネルギー消費量が少なく、自己発光するという利点があり、フラットパネルディスプレイパネルの研究分野のホットスポットの１つである。ＯＬＥＤは電流によって駆動されるため、発光を制御するには安定した電流が必要である。一般に、ＯＬＥＤディスプレイパネルは、ピクセル補償回路を使用して駆動電流を生成し、ＯＬＥＤを駆動して発光させる。

本発明の実施形態によって提供されるピクセル補償回路は、
発光デバイスと、
前記発光デバイスの第１の電極へ入力するための駆動電流を生成するように構成された駆動回路と、
第１の発光制御信号に応答して前記発光デバイスの第２の電極に第１の電力信号を提供し、第２の発光制御信号に応答して前記発光デバイスの第２の電極に第２の電力信号を提供するように構成された発光制御回路と
を含み、
ここで、前記第１の電力信号および前記第２の電力信号は反対のレベルを有する。

任意選択で、本発明の実施形態において、前記駆動回路および前記発光デバイスは、ディスプレイパネルのディスプレイ領域に構成され、前記発光制御回路は、ディスプレイパネルの非ディスプレイ領域に構成される。

任意選択で、本発明の実施形態において、前記発光制御回路は、第１のトランジスタと、第２のトランジスタとを含み、
前記第１のトランジスタのゲートは、第１の発光制御信号を受信するように構成され、前記第１のトランジスタの第１の電極は、前記第１の電力信号を受信するように構成され、前記第１のトランジスタの第２の電極は、前記発光デバイスの第２の電極と結合され、
前記第２のトランジスタのゲートは、第２の発光制御信号を受信するように構成され、前記第２のトランジスタの第１の電極は、前記第２の電力信号を受信するように構成され、前記第２のトランジスタの第２の電極は、前記発光デバイスの第２の電極と結合される。

任意選択で、本発明の実施形態において、前記第１の発光制御信号および前記第２の発光制御信号は同じ信号であり、前記第１のトランジスタおよび前記第２のトランジスタのトランジスタタイプは異なる。

任意選択で、本発明の実施形態において、前記第１の発光制御信号は、前記第２の発光制御信号とは異なり、前記第１のトランジスタ和および前記第２のトランジスタのトランジスタタイプは同じである。

任意選択で、本発明の実施形態において、前記駆動回路は、駆動トランジスタと、第３のトランジスタと、第４のトランジスタと、第１のコンデンサと、第２のコンデンサとを含み、
前記駆動トランジスタのゲートは、前記第１のコンデンサの第１の端子に結合され、前記駆動トランジスタの第１の電極は、前記第１の電力信号を受信するように構成され、前記駆動トランジスタの第２の電極は前記発光デバイスの第１の電極に結合され、
前記第３のトランジスタのゲートはスキャン信号端子に結合され、前記第３のトランジスタの第１の電極はデータ信号端子に結合され、前記第３のトランジスタの第２の電極は前記駆動トランジスタのゲートに結合され、
前記第４のトランジスタのゲートはリセット信号端子に結合され、前記第４のトランジスタの第１の電極は初期化信号端子に結合され、前記第４のトランジスタの第２の電極は前記発光デバイスの第１の電極に結合され、
前記第１のコンデンサの第２の端子は、前記発光デバイスの第１の電極に結合され、
前記第２のコンデンサの第１の端子は、前記第１の電力信号を受信するように構成され、前記第２のコンデンサの第２の端子は、前記発光デバイスの第１の電極に結合される。

同様に、本発明の実施形態によって提供あれるディスプレイパネルは、ベース基板と、複数の前記ピクセル補償回路とを含み、ここで、前記ベース基板は、ディスプレイ領域および前記ディスプレイ領域を取り囲む非ディスプレイ領域を含み、
各前記ピクセル補償回路の駆動回路と発光デバイスは、前記ベース基板のディスプレイ領域に配置されている。

任意選択で、本発明の実施形態において、前記発光制御回路は、前記非ディスプレイ領域内に配置されている。

任意選択で、本発明の実施形態において、前記ディスプレイパネルは、さらに、駆動チップ、フレキシブル回路基板、およびプリント回路基板のうちの少なくとも１つを含み、
前記発光制御回路は、前記駆動チップ、前記フレキシブル回路基板、前記プリント回路基板のうちの少なくとも１つに配置されている。

任意選択で、本発明の実施形態において、前記ディスプレイ領域は、複数のサブディスプレイ領域を含み、各前記サブディスプレイ領域内のすべての発光デバイスは、同じ発光制御回路に結合されている。

任意選択で、本発明の実施形態において、前記サブディスプレイ領域のそれぞれは、前記発光制御回路に一対一に対応し、前記発光制御回路は、前記ベース基板上の対応するサブディスプレイ領域に配置される。

任意選択で、本発明の実施形態において、前記サブディスプレイ領域のそれぞれは、第１の方向に沿って延在し、前記サブディスプレイ領域のそれぞれは、第２の方向に沿って配列され、前記第１の向は、前記第２の方向と交差する。

任意選択で、本発明の実施形態において、前記サブディスプレイ領域のそれぞれは、マトリックス配列で分布されている。

任意選択で、本発明の実施形態において、すべての前記ピクセル補償回路は、１つの発光制御回路を共有する。

任意選択で、本発明の実施形態において、前記ディスプレイパネルは、複数のゲートライン、ゲート駆動回路、および各前記ゲートラインに１対１で対応するゲート制御回路をさらに含み、
各前記ゲートラインは、対応するゲート制御回路を介して、前記ゲート駆動回路の１つの信号出力端子にそれぞれ結合され、
前記ゲート制御回路は、第１のレベルを有する伝導制御信号に応答して、固定電圧信号端子を対応する前記ゲートラインに接続させ、および第２のレベルを有する伝導制御信号に応答して、接続された前記信号出力端子を対応する前記ゲートラインに接続させる。

任意選択で、本発明の実施形態において、前記ゲート制御回路のそれぞれによって受信される伝導制御信号は、同じ信号である。

同様に、本発明の実施形態はまた、上記のディスプレイパネルを含むディスプレイ装置を提供する。

それに対応して、本発明の実施形態はまた、ディスプレイパネルの上記の駆動方法を提供し、ここで、１つのフレーム時間は、
前記発光制御回路の少なくとも一部が、第１の発光制御信号に応答して、前記発光デバイスの第２の電極に第１の電力信号を提供する非発光フェーズと、
前記発光制御回路の少なくとも一部が、第２の発光制御信号に応答して、発光デバイスの第２の電極に第２の電力信号を提供し、すべての前記駆動回路が前記発光デバイスの第１の電極へ入力するための駆動電流を生成し、前記発光デバイスを駆動して発光させる、発光フェーズと、
を含む。

任意選択で、本発明の実施形態において、前記非発光フェーズは、
スキャン信号端子の信号に応答して第３のトランジスタがすべて同時にオンになり、データ信号端子の基準電圧信号を駆動トランジスタのゲートに提供し、リセット信号端子の信号に応答して第４のトランジスタがすべて同時にオンになり、初期化信号端子の信号を前記発光デバイスの第１の電極に提供するリセットフェーズと、
スキャン信号端子の信号に応答して第３のトランジスタがすべて同時にオンになり、前記データ信号端子の前記基準電圧信号を前記駆動トランジスタのゲートに提供し、すべての前記駆動トランジスタが同時にオンになり、前記駆動トランジスタの閾値電圧を前記駆動トランジスタの第２の電極に書き込む閾値補償フェーズと、
スキャン信号端子の信号に応答して前記第３のトランジスタが行ごとにオンになり、前記データ信号端子のデータ信号を前記駆動トランジスタのゲートに提供し、前記第１のコンデンサと前記第２のコンデンサにより、前記データ信号の電圧を前記駆動トランジスタの第２の電極に書き込むデータ書き込みフェーズとを含む。

本発明の実施形態によって提供されるピクセル補償回路の概略構造図である。 本発明の実施形態によって提供されるピクセル補償回路の特定の構造概略図の１つである。 本発明の実施形態によって提供される信号タイミング図の１つである。 本発明の実施形態によって提供されるピクセル補償回路の特定の構造の第２の概略図である。 本発明の実施形態によって提供される第２の信号タイミング図である。 本発明の実施形態によって提供されるピクセル補償回路の特定の構造の第３の概略図である。 本発明の実施形態によって提供される第３の信号タイミング図である。 本発明の実施形態によって提供されるピクセル補償回路の特定の構造の第４の概略図である。 本発明の実施形態によって提供される第４の信号タイミング図である。 本発明の実施形態によって提供されるディスプレイパネルの概略構造図の１つである。 本発明の実施形態によって提供されるディスプレイパネルの構造の第２の概略図である。 本発明の実施形態によって提供されるディスプレイパネルの構造の第３の概略図である。 本発明の実施形態によって提供されるスキャン信号の概略図である。 本発明の実施形態によって提供される第５の信号タイミング図である。 本発明の実施形態によって提供されるディスプレイパネルの構造の第４の概略図である。 本発明の実施形態によって提供されるディスプレイパネルの構造の第５の概略図である。 本発明の実施形態によって提供されるディスプレイパネルの駆動方法のフローチャートである。 本発明の実施形態によって提供されるディスプレイ装置の概略構造図である。

本発明の目的、技術的解決策および利点をより明確にするために、本発明の実施形態によって提供されるピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置の特定の実装を、添付の図面を参照して以下に詳細に説明する。以下に記載される好ましい実施形態は、本発明を例示および説明するように構成されているだけであり、本発明を限定するように構成されていないことを理解されたい。そして、矛盾がない場合、本発明の実施形態および実施形態の特徴は、互いに組み合わせることができる。図面中の各図のサイズおよび形状は、真の比率を反映しておらず、本発明を説明することのみを目的としていることに留意されたい。また、同じまたは類似の参照番号は、同じまたは類似の要素または同じまたは類似の機能を持つ要素を示す。

一般に、駆動電流は、ピクセル補償回路内の駆動トランジスタによって生成され、駆動電流は、ＯＬＥＤを駆動して発光させるためにＯＬＥＤに提供される。ただし、プロセスやデバイスの経年劣化により、駆動トランジスタの閾値電圧Ｖ_thが不均一になり、駆動電流が変化して表示輝度が不均一になり、画像全体の表示効果に影響を及ぼす。駆動電流の安定性を向上させるために、閾値電圧Ｖ_thを補償することができるピクセル補償回路を使用して、駆動電流を生成することができる。ただし、閾値電圧Ｖ_thが補償されたときの表示へのピクセル補償回路の影響を回避するために、非発光フェーズが１フレーム時間内に設定され、非発光フェーズの閾値電圧Ｖ_thが補償される。ただし、非発光フェーズを実現するためには、ピクセル補償回路に多数のトランジスタを搭載する必要がある。これにより、プロセスがより困難になり、製造コストが増加し、ピクセル補償回路がより広い領域を占めるようになる。これは、ディスプレイパネルが高解像度を実現するのに役立たない。

これを考慮して、本発明の実施形態は、単純な構造を有するピクセル補償回路を提供し、これは、プロセスの困難さを低減し、製造コストを低減し、ピクセル補償回路によって占有される領域を低減し、それにより、ディスプレイパネルが高解像度を達成するのを容易にする。

図１に示されるように、本発明の実施形態によって提供されるいくつかのピクセル補償回路は、発光デバイスＬ、駆動回路１０、および発光制御回路２０を含み得る。ここで、駆動回路１０は、発光デバイスＬの第１の電極に入力される駆動電流を生成するように構成される。発光制御回路２０は、第１の発光制御信号ＥＭ１に応答して発光デバイスＬの第２の電極に第１の電力信号ＥＬＶＡＤを提供し、および第２の発光制御信号ＥＭ２に応答して発光デバイスＬの第２の電極に第２の電力信号ＥＬＶＳＳを提供するように構成される。第１の電力信号ＥＬＶＤＤと第２の電力信号ＥＬＶＳＳのレベルは反対である。

本発明の実施形態によって提供されるピクセル補償回路において、非発光フェーズにおいて、発光制御回路は、第１の発光制御信号に応答して、発光デバイスの第２の電極に第１の電力信号を提供し、発光しないように発光デバイスを制御する。発光フェーズでは、発光デバイスの第１電極に入力された駆動電流が駆動回路によって生成され、第２の電力信号が、第２の発光制御信号に応答して、発光制御回路を介して発光デバイスの第２の電極に供給され、駆動電流が発光デバイスを駆動して発光させる。したがって、単純な構造を使用して、発光デバイスが発光するかどうかを制御できるため、プロセスの困難さを低減し、製造コストを低減し、ピクセル補償回路が占める領域を削減し、ディスプレイパネルの高解像度を実現できる。

一般に、発光デバイスはターンオン電圧を有し、発光デバイスの第１の電極と第２の電極との間の電圧差がターンオン電圧以上であるときに発光する。特定の実施において、発光デバイスの第１の電極は、駆動回路と電気的に接続され、発光デバイスの第２の電極は、発光制御回路と電気的に接続される。本発明の実施形態において、発光デバイスは、エレクトロルミネセントダイオードを含み得る。ここで、エレクトロルミネセントダイオードのアノードは、発光デバイスの第１の電極として使用され、エレクトロルミネセントダイオードのカソードは、発光デバイスの第２の電極として使用される。具体的には、エレクトロルミネセントダイオードには、ＯＬＥＤ、または量子ドット発光ダイオード（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ，ＱＬＥＤ）が含まれ得る。

特定の実施において、本発明の実施形態において、駆動回路および発光デバイスは、ディスプレイパネルがスクリーンディスプレイを実現するように、ディスプレイパネルのディスプレイ領域に構成され得る。

特定の実施において、本発明の実施形態において、発光制御回路は、ディスプレイパネルの非ディスプレイ領域に構成することができ、これは、ディスプレイ領域によって占有されるスペースを減らすことができる。ここで、発光制御回路は、ディスプレイパネルのベース基板のディスプレイ領域の周囲に配置された非ディスプレイ領域に配置することができる。あるいは、発光制御回路はまた、ディスプレイパネル内の駆動チップ、フレキシブル回路基板、およびプリント回路基板のうちの少なくとも１つであり得る。

特定の実施において、本発明の実施形態において、第１の電力信号ＥＬＶＡＤは、高レベルの電圧信号であり得る、例えば、第１の電力信号ＥＬＶＡＤの電圧Ｖ_ddは、一般に正の値である。第２の電力信号ＥＬＶＳＳは、低レベルの電圧信号であり得る。例えば、第２の電力信号ＥＬＶＳＳの電圧Ｖ_ssは、一般に、接地電圧または負の値である。実際のアプリケーションでは、上記の電圧は、ここに限定されない実際のアプリケーション環境に従って設計および決定する必要がある。

特定の実施において、本発明の実施形態において、図２に示されるように、駆動回路１０は、駆動トランジスタＭ０、第３のトランジスタＭ３、第４のトランジスタＭ４、第１のコンデンサＣ１、および第２のコンデンサＣ２を含み得る。

駆動トランジスタＭ０のゲートＧは、第１のコンデンサＣ１の第１の端子に結合され、駆動トランジスタＭ０の第１の電極Ｄは、第１の電力信号ＥＬＶＡＤを受信するように構成され、駆動トランジスタＭ０の第２の電極Ｓは、発光デバイスＬの第１の電極結合に結合される。

第３のトランジスタＭ３のゲートはスキャン信号端子ＧＡに結合され、第３のトランジスタＭ３の第１の電極はデータ信号端子ＤＡに結合され、第３のトランジスタＭ３の第２の電極は駆動トランジスタＭ０のゲートＧに結合される。

第４のトランジスタＭ４のゲートはリセット信号端子ＲＥＳに結合され、第４のトランジスタＭ４の第１の電極は初期化信号端子ＶＩＮＩＴに結合され、第４のトランジスタＭ４の第２の電極は発光デバイスＬの第１の電極に結合される。

第１のコンデンサＣ１の第２の端子は、発光デバイスＬの第１の電極に結合されている。

第２のコンデンサＣ２の第１の端子は、第１の電力信号ＥＬＶＡＤを受信するように構成され、第２のコンデンサＣ２の第２の端子は、発光デバイスＬの第１の電極に結合される。

具体的な実施において、本発明の実施形態では、図２に示されるように、駆動トランジスタＭ０は、Ｎ型トランジスタとして構成することができ、ここで、駆動トランジスタＭ０の第１の電極Ｓは、そのドレインとして使用され、駆動トランジスタＭ０の第２の電極Ｄは、そのソースである。そして、当該駆動トランジスタＭ０が飽和状態にあるときの電流は、駆動トランジスタＭ０のドレインからそのソースに流れる。さらに、発光デバイスＬは、一般に、駆動トランジスタＭ０が飽和状態にあるとき、電流の作用下で発光を達成する。もちろん、本発明の実施形態では、説明のための例として、駆動トランジスタがＮ型トランジスタである例のみを挙げた。駆動トランジスタがＰ型トランジスタの場合、設計原理は本発明と同じであり、本発明の保護範囲にも含まれる。

一般に、活性層として低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ，ＬＴＰＳ）材料を使用するトランジスタは、移動度が高く、薄く、小さくすることができ、消費電力が少なくなる。特定の実施において、駆動トランジスタの活性層材料は、低温ポリシリコン材料を含み得る。

具体的な実施において、本発明の実施形態において、第３のトランジスタＭ３は、スキャン信号端子ＧＡの信号の制御下でオン状態にあるとき、データ信号端子ＤＡの信号を駆動トランジスタＭ０のゲートに提供することができる。第４のトランジスタＭ４がリセット信号端子ＲＥＳの信号の制御下でオン状態にあるとき、それは、初期化信号端子ＶＩＮＩＴの信号を発光デバイスＬの第１の電極に提供することができる。第１コンデンサＣ１は、第１の端子およびその第２の端子に入力された信号を記憶することができ、第１コンデンサＣ１の第２端子が浮動状態にあるとき、駆動トランジスタのゲートに入力された信号を第１コンデンサＣ１の第２の端子に結合することができる。第２のコンデンサＣ２は、第１の端子およびその第２の端子に入力された信号を記憶し、第１のコンデンサＣ１の第２の端子に結合された信号の第１のコンデンサＣ１の電圧を分割することができる。

一般に、金属酸化物半導体材料を活性層として使用するトランジスタのリーク電流は比較的小さい。駆動トランジスタＭ０のゲートＧのリーク電流を低減するために、特定の実施において、本発明の実施形態において、第３のトランジスタＭ３は、活性層の材料は、金属酸化物半導体材料として設定することができる。たとえば、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）の場合がある。もちろん、活性層の材料はまた、本明細書に限定されない、本発明の解決を実現することができる他の材料であり得る。

第１のコンデンサＣ１の第２の端子のリーク電流を低減するために、特定の実施中に、本発明の実施形態において、第４のトランジスタＭ４の活性層の材料を金属酸化物半導体材料に設定することができる。たとえば、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）の場合がある。もちろん、活性層の材料はまた、本明細書に限定されない、本発明の解決を実現することができる他の材料であり得る。

特定の実施において、本発明の実施形態において、図２に示されるように、発光制御回路２０は、第１のトランジスタＭ１および第２のトランジスタＭ２を含み得る。

第１のトランジスタＭ１のゲートは、第１の発光制御信号ＥＭ１を受信するように構成され、第１のトランジスタＭ１の第１の電極は、第１の電力信号ＥＬＶＡＤを受信するように構成され、第１のトランジスタＭ１の第２の電極は、第１の発光デバイスＬの第２の電極に結合される。

第２のトランジスタＭ２のゲートは、第２の発光制御信号ＥＭ２を受信するように構成され、第２のトランジスタＭ２の第１の電極は、第２の電力信号ＥＬＶＳＳを受信するように構成され、第２のトランジスタＭ２の第２の電極は、発光デバイスＬの第１の電極に結合される。

特定の実施において、本発明の実施形態において、第１のトランジスタＭ１が第１の発光制御信号ＥＭ１の制御下でオン状態にあるとき、第１の電力信号ＥＬＶＡＤを発光デバイスＬの第２の電極に提供することができる。発光デバイスＬは発光しないようになっている。第２のトランジスタＭ２が第２の発光制御信号ＥＭ２の制御下でオン状態にあるとき、第２の電力信号ＥＬＶＳＳを発光デバイスＬの第２の電極に提供することができ、その結果、発光デバイスＬは低レベル電圧を受け取り、正常に発光する。

特定の実施において、本発明の実施形態では、図２に示すように、第１の発光制御信号ＥＭ１は、第２の発光制御信号ＥＭ２とは異なり、第１のトランジスタＭ１および第２のトランジスタＭ２のトランジスタタイプは同じである。例えば、図２に示すように、第１のトランジスタＭ１および第２のトランジスタＭ２は両方ともＮ型トランジスタであり、第１の発光制御信号ＥＭ１および第２の発光制御信号ＥＭ２は図３に示す通りである。

製造プロセスを単純化するために、特定の実施中に、本発明の実施形態において、図２に示されるように、第１のトランジスタから第４のトランジスタＭ１からＭ４はすべてＮ型トランジスタであり得る。

特定の実施において、第１のトランジスタＭ１の活性層の材料は、本明細書に限定されず、低温ポリシリコン材料または金属酸化物半導体材料を含み得る。

特定の実施において、第２のトランジスタＭ２の活性層の材料は、本明細書に限定されない、低温ポリシリコン材料または金属酸化物半導体材料を含み得る。

上記のトランジスタは、ボトムゲートトランジスタまたはトップゲートトランジスタであり得、これらは、ここに限定されない実際の適用環境に従って設計および決定される必要があることに留意されたい。

特定の実施において、上記トランジスタの第１の電極をそのソースとして使用し、第２の電極をそのドレインとして使用することができ、あるいは、第１の電極をそのドレインとして使用し、第２の電極をそのソースとして使用することができ、ここでは特に区別しない。

さらに、特定の実施において、Ｎ型トランジスタは、高レベル信号の作用下でオンになり、低レベル信号の作用下でオフになる。Ｐ型トランジスタは、高レベル信号の作用下で遮断され、低レベル信号の作用下でオンになる。

上記は、本発明の実施形態によって提供されるピクセル補償回路の特定の構造を説明するための単なる例であり、特定の実施において、上記の駆動回路および発光制御回路の特定の構造は、本発明の実施形態によって提供される上記の構造に限定されず、当技術分野においても技術的であり得る。当業者に知られている他の構造はここに限定されない。

図２に示されるピクセル補償回路を例として取り上げて、本発明の実施形態によって提供されるピクセル補償回路の動作プロセスを、図３に示される信号タイミング図と併せて以下に説明する。以下の説明において、１は高レベル信号を表し、０は低レベル信号を表す。１および０は論理レベルであり、本発明の実施形態の特定の作業プロセスをよりよく説明するためにのみ使用されることに留意されたい。実装時に各トランジスタのゲートに印加される電圧ではない。

１フレーム時間は、非発光フェーズＴ１０および発光フェーズＴ２０を含み得る。非発光フェーズＴ１０は、リセットフェーズＴ１１、閾値補償フェーズＴ１２、およびデータ書き込みフェーズＴ１３を含み得る。

非発光フェーズＴ１０では、ＥＭ１＝１であるため、第１トランジスタＭ１が常にオンになり、発光デバイスＬの第２電極に第１電力信号ＥＬＶＡＤを提供し、発光デバイスＬの第２電極の電圧は、Ｖ_ddであるため、発光デバイスＬは負のバイアス状態にあり、発光しません。ＥＭ２＝０であるため、２番目のトランジスタＭ２は常にオフになっている。

リセットフェーズＴ１１では、ＲＥＳ＝１およびＧＡ＝１である。

ＧＡ＝１であるため、第３のトランジスタＭ３がオンになり、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧに基準電圧信号入力が提供され、駆動トランジスタＭ０のゲートＧの電圧が基準電圧信号の電圧Ｖ_refになる。ＲＥＳ＝１であるため、第４のトランジスタＭ４がオンになり、初期化信号端子ＶＩＮＩＴから発光デバイスＬの第１の電極に初期化信号入力が提供され、初発光デバイスＬの第１の電極の電圧が初期化信号の電圧Ｖ_initになる。したがって、第１のコンデンサＣ１の両端の電圧差はＶ_ref－Ｖ_initである。第２のコンデンサＣ２の両端の電圧差はＶ_dd－Ｖ_initである。さらに、しきい値補償フェーズで駆動トランジスタＭ０を確実にオンにできるようにするために、Ｖ_refとＶ_initを次の関係を満たすようにすることができる：Ｖ_ref＞Ｖ_init＋Ｖ_th。ここで、Ｖ_thは駆動トランジスタＭ０の閾値電圧を表す。さらに、発光デバイスＬが発光するのを防ぐために、Ｖ_initとＶ_ddを次の関係を満たすようにすることができる：Ｖ_init＜Ｖ_dd。

閾値補償フェーズＴ１２では、ＲＥＳ＝０およびＧＡ＝１である。

ＧＡ＝１であるため、第３のトランジスタＭ３がオンになり、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧに基準電圧信号入力が提供され、駆動トランジスタＭ０のゲートＧの電圧が引き続き基準電圧信号の電圧Ｖ_refになる。ＲＥＳ＝０なので、第４のトランジスタＭ４はオフになる。第４のトランジスタＭ４がオフになった瞬間、最初のコンデンサＣ１は、Ｖ_ref－Ｖ_initでコンデンサＣ１の両端間の電圧差を維持できる。Ｖ_ref＞Ｖ_init＋Ｖ_thであるため、駆動トランジスタＭ０をオンにして、第１の電極Ｄから第２の電極Ｓに流れる電流を発生させ、第１コンデンサＣ１と第２コンデンサＣ２を当該電流で充電して、コンデンサＣ１の第２の端子および第２コンデンサＣ２の第２の端子の電圧（すなわち、点ＮＢの電圧）は徐々に上昇する。点ＮＢの電圧ＶＮＢ１がＶ_ref－Ｖ_thに上昇すると、駆動トランジスタＭ０がオフになる。第１のコンデンサＣ１の両端の電圧差はＶ_thである。また、点ＮＢの電圧がＶ_ref－Ｖ_thに上昇すると、点ＮＢの電荷Ｑ_NBT12は次の式を満たすことができる。

；ここで、ｃ１は第１のコンデンサＣ１の容量値を表し、ｃ２は第２のコンデンサＣ１の容量値を表し、ｃＬは、発光デバイスＬの第１の電極と第２の電極の間の容量値を表す。さらに、発光デバイスＬが発光するのを防ぐために、Ｖ_ref－Ｖ_th＜Ｖ_ddを設定することができる。

データ書き込みフェーズＴ１３では、ＲＥＳ＝０、ＧＡ＝１である。

ＲＥＳ＝０なので、第４のトランジスタＭ４はオフになる。ＧＡ＝１であるため、第３のトランジスタＭ３がオンになり、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧにデータ信号入力を提供し、第１のコンデンサＣ１と第２のコンデンサＣ２を充電する。バランスをとった後、駆動トランジスタＭ０のゲートＧの電圧はデータ信号の電圧Ｖ_DAであり、点ＮＢの電圧はＶ_NB2である。このとき、点ＮＢの電荷Ｑ_NBT13は次の式を満たすことができる。

データ信号入力の過程では、点ＮＢへの充電も点ＮＢからの充電も行われないため、Ｑ_NBT13＝Ｑ_NBT12となる。したがって、

発光フェーズＴ２０では、ＥＭ１＝０であるため、第１のトランジスタＭ１は常にオフになっている。ＲＥＳ＝０なので、第４のトランジスタＭ４はオフになる。ＧＡ＝０なので、第３のトランジスタＭ３はオフになる。ＥＭ２＝１であるため、第２のコトランジスタＭ２は常にオンになり、第２の電力信号ＥＬＶＳＳを発光デバイスＬの第２の電極に提供する。その結果、発光デバイスＬの第２の電極の電圧はＶ_ssになり、発光デバイスＬは正のバイアス状態になる。駆動トランジスタＭ０は、第２の電極Ｓの電圧Ｖ_NB2とゲートＧの電圧Ｖ_DAの制御下で駆動電流Ｉ_Lを生成する。

；ここで、

，μ_nは駆動トランジスタＭ０の移動度を表し、Ｃ_oxは単位面積あたりのゲート酸化物容量である。

は駆動トランジスタＭ０のアスペクト比である。これらの値は同じ構造で比較的安定しており、定数と見なすことができる。このようにして、発光デバイスＬは、駆動電流Ｉ_Lによって発光するように駆動されることができる。

プロセスとデバイスの経年劣化により、駆動トランジスタの閾値電圧Ｖ_thがドリフトする。これにより、各発光デバイスを流れる駆動電流がＶ_thドリフトと変化の影響を受け、ディスプレイの輝度が不均一になり、画像の表示効果全体に影響を及ぼす。駆動電流Ｉ_Lが満たす式によれば、駆動電流Ｉ_Lは、データ信号端子ＤＡから入力されたデータ信号の電圧Ｖ_dataおよび基準電圧信号の電圧Ｖ_refにのみ関係し、駆動トランジスタＭ０の閾値電圧Ｖ_thとは関係がない。トランジスタＭ０のプロセスおよび長期動作によって引き起こされる閾値電圧Ｖ_thドリフトからの駆動電流Ｉ_Lへの影響を解決し、その結果、発光デバイスＬの駆動電流Ｉ_Lが安定に保たれ、それにより、発光デバイスＬの正常な動作が保証される。

また、閾値補償フェーズＴ１２とデータ書き込みフェーズＴ１３との間にバッファリングフェーズを設けることもできるので、第１コンデンサＣ１の両端の電圧差が安定した後、Ｖ_dataを書き込むことができ、回路安定性がさらに向上する。

上記の実施形態から、本発明は、ピクセル補償回路の単純な構造を通じて、閾値補償フェーズおよびデータ書き込みフェーズ中に発光デバイスが発光するのを防ぎ、それによって画像保持を回避できることが分かる。

本発明の実施形態は、図２に示される実施から変更された、図４に示されるような他のピクセル補償回路を提供する。以下は、この実施形態と図２に示されるピクセル補償回路の実施形態との間の違いを説明するだけであり、類似性はここでは繰り返されない。

特定の実施において、本発明の実施形態では、図４に示すように、第１の発光制御信号ＥＭ１は、第２の発光制御信号ＥＭ２とは異なり、第１のトランジスタＭ１および第２のトランジスタＭ２のトランジスタタイプは同じである。例えば、第１のトランジスタＭ１および第２のトランジスタＭ２が両方ともＰ型トランジスタである場合、第１の発光制御信号ＥＭ１および第２の発光制御信号ＥＭ２は、図５に示される通りである。さらに、製造プロセスを単純化するために、第１から第４のトランジスタＭ１からＭ４はまた、本明細書に限定されないＰ型トランジスタであり得る。

以下、図４に示すピクセル補償回路を例として、本発明の実施形態により提供される上記のピクセル補償回路の動作過程を、図５に示す信号タイミング図と併せて説明する。以下の説明において、１は高レベル信号を表し、０は低レベル信号を表す。１および０は論理レベルであり、本発明の実施形態の特定の作業プロセスをよりよく説明するためにのみ使用されることに留意されたい。実装時に各トランジスタのゲートに印加される電圧ではない。

１フレーム時間は、非発光フェーズＴ１０および発光フェーズＴ２０を含み得る。非発光フェーズＴ１０は、リセットフェーズＴ１１、閾値補償フェーズＴ１２、およびデータ書き込みフェーズＴ１３を含み得る。

非発光ステージＴ１０では、ＥＭ１＝０であるため、第１トランジスタＭ１が常にオンになり、発光デバイスＬの第２電極に第１電力信号ＥＬＶＡＤを提供し、その結果、発光デバイスＬの第２の電極の電圧はＶ_ddになる。ＥＭ２＝１であるため、第２のコトランジスタＭ２は常にオフになっている。

リセットフェーズＴ１１では、ＧＡ＝０であるため、第３のトランジスタＭ３がオンになる。また、ＲＥＳ＝０なので、第４のトランジスタＭ４がオンになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態におけるリセットフェーズＴ１１を参照され、詳細はここでは説明されない。

閾値補償フェーズＴ１２では、ＧＡ＝０であるため、第３のトランジスタＭ３がオンになる。また、ＲＥＳ＝１であるため、第４のトランジスタＭ４がオフになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態における閾値補償フェーズＴ１２を参照され、詳細はここでは繰り返されない。

データ書き込みフェーズＴ１３では、ＲＥＳ＝１であるため、第４のトランジスタＭ４がオフになる。ＧＡ＝０なので、第３のトランジスタＭ３がオンになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態におけるデータ書き込みフェーズＴ１３を参照され、詳細はここでは繰り返されない。

発光フェーズＴ２０では、ＥＭ１＝１であるため、第１のトランジスタＭ１は常にオフになっている。ＲＥＳ＝１なので、第４のトランジスタＭ４はオフになる。ＧＡ＝１なので、第３のトランジスタＭ３はオフになる。ＥＭ２＝０であるため、第２のコトランジスタＭ２は常にオンになり、第２の電力信号ＥＬＶＳＳを発光デバイスＬの第２の電極に提供する。したがって、発光デバイスＬの第２の電極の電圧はＶ_ssになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態における発光フェーズＴ２０を参照され、詳細はここでは繰り返されない。

本発明の実施形態は、図２に示される実施形態から変更された、図６に示されるようなさらなるピクセル補償回路を提供する。以下は、この実施形態と図２に示されるピクセル補償回路の実施形態との間の違いを説明するだけであり、類似性はここでは繰り返されない。

特定の実施において、本発明の実施形態では、図６に示すように、第１の発光制御信号および第２の発光制御信号は同じ信号であり、第１のトランジスタＭ１および第２のトランジスタＭ２のトランジスタタイプは異なる。例えば、図６に示すように、第１のトランジスタＭ１はＮ型トランジスタであり、第２のトランジスタＭ２はＰ型トランジスタであり、第１のトランジスタＭ１のゲートおよび第２のトランジスタＭ２のゲートは両方とも第１の発光制御信号ＥＭ１を受信する。第１のトランジスタＭ１および第２のトランジスタＭ２のゲートは、第１の発光制御信号ＥＭ１によって同時に制御される。さらに、第１の発光制御信号ＥＭ１が図７に示されている。もちろん、第１のトランジスタＭ１のゲートおよび第２のトランジスタＭ２のゲートの両方に、第２の発光制御信号ＥＭ２を受信させることも可能であり、ここで限定されない。

以下、図６に示すピクセル補償回路を例として、本発明の実施形態により提供される上記のピクセル補償回路の動作過程を、図７に示す信号タイミング図と併せて説明する。以下の説明において、１は高レベル信号を表し、０は低レベル信号を表す。１および０は論理レベルであり、本発明の実施形態の特定の作業プロセスをよりよく説明するためにのみ使用されることに留意されたい。実装時に各トランジスタのゲートに印加される電圧ではない。

１フレーム時間は、非発光フェーズＴ１０および発光フェーズＴ２０を含み得る。非発光フェーズＴ１０は、リセットフェーズＴ１１、閾値補償フェーズＴ１２、およびデータ書き込みフェーズＴ１３を含み得る。

非発光フェーズＴ１０では、ＥＭ１＝１であるため、第１のトランジスタＭ１は常にオンであり、第２のトランジスタＭ２は常にオフである。

リセットフェーズＴ１１では、ＧＡ＝１であるため、第３のトランジスタＭ３がオンになる。また、ＲＥＳ＝１なので、第４のトランジスタＭ４がオンになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態におけるリセットフェーズＴ１１を参照され、詳細はここでは説明されない。

閾値補償フェーズＴ１２では、ＧＡ＝１であるため、第３のトランジスタＭ３がオンになる。また、ＲＥＳ＝０なので、第４のトランジスタＭ４がオフになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態における閾値補償フェーズＴ１２を参照され、詳細はここでは繰り返されない。

データ書き込みフェーズＴ１３では、ＲＥＳ＝０であるため、第４のトランジスタＭ４がオフになる。ＧＡ＝１なので、第３のトランジスタＭ３がオンになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態におけるデータ書き込みフェーズＴ１３を参照され、詳細はここでは繰り返されない。

発光フェーズＴ２０では、ＥＭ１＝０であるため、第１のトランジスタＭ１は常にオフであり、第２のトランジスタＭ２は常にオンである。ＲＥＳ＝０なので、第４のトランジスタＭ４はオフになる。ＧＡ＝０なので、第３のトランジスタＭ３はオフになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態における発光フェーズＴ２０を参照され、詳細はここでは繰り返されない。

本発明の実施形態は、図２に示される実施形態から改変された、図８に示されるようなさらなるピクセル補償回路を提供する。以下は、この実施形態と図２に示されるピクセル補償回路の実施形態との間の違いを説明するだけであり、類似性はここでは繰り返されない。

特定の実施において、本発明の実施形態では、図８に示すように、第１の発光制御信号および第２の発光制御信号は同じ信号であり、第１のトランジスタＭ１および第２のトランジスタＭ２のトランジスタタイプは異なる。例えば、図８に示すように、第１のトランジスタＭ１はＰ型トランジスタであり、第２のトランジスタＭ２はＮ型トランジスタであり、第１のトランジスタＭ１のゲートおよび第２のトランジスタＭ２のゲートは両方とも第１の発光制御信号ＥＭ１を受信する。第１のトランジスタＭ１および第２のトランジスタＭ２のゲートは、第１の発光制御信号ＥＭ１によって同時に制御される。さらに、第１の発光制御信号ＥＭ１が図９に示されている。もちろん、第１のトランジスタＭ１のゲートおよび第２のトランジスタＭ２のゲートの両方に、第２の発光制御信号ＥＭ２を受信させることも可能であり、ここで限定されない。

図８に示すピクセル補償回路を例として取り上げて、本発明の実施形態によって提供される上記のピクセル補償回路の動作プロセスを、図９に示す信号タイミング図と併せて以下に説明する。以下の説明において、１は高レベル信号を表し、０は低レベル信号を表す。１および０は論理レベルであり、本発明の実施形態の特定の作業プロセスをよりよく説明するためにのみ使用されることに留意されたい。実装時に各トランジスタのゲートに印加される電圧ではない。

１フレーム時間は、非発光フェーズＴ１０および発光フェーズＴ２０を含み得る。非発光フェーズＴ１０は、リセットフェーズＴ１１、閾値補償フェーズＴ１２、およびデータ書き込みフェーズＴ１３を含み得る。

非発光フェーズＴ１０では、ＥＭ１＝０であるため、第１のトランジスタＭ１は常にオンであり、第２のトランジスタＭ２は常にオフである。

リセットフェーズＴ１１では、ＧＡ＝１であるため、第３のトランジスタＭ３がオンになる。また、ＲＥＳ＝１なので、第４のトランジスタＭ４がオンになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態におけるリセットフェーズＴ１１を参照され、詳細はここでは説明されない。

閾値補償フェーズＴ１２では、ＧＡ＝１であるため、第３のトランジスタＭ３がオンになる。また、ＲＥＳ＝０なので、第４のトランジスタＭ４がオフになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態における閾値補償フェーズＴ１２を参照され、詳細はここでは繰り返されない。

データ書き込みフェーズＴ１３では、ＲＥＳ＝０であるため、第４のトランジスタＭ４がオフになる。ＧＡ＝１なので、第３のトランジスタＭ３がオンになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態におけるデータ書き込みフェーズＴ１３を参照され、詳細はここでは繰り返されない。

発光フェーズＴ２０では、ＥＭ０＝０であるため、第１のトランジスタＭ１は常にオフであり、第２のトランジスタＭ２は常にオンである。ＲＥＳ＝０なので、第４のトランジスタＭ４はオフになる。ＧＡ＝０なので、第３のトランジスタＭ３はオフになる。このフェーズでの特定のプロセスについては、図２に示されるピクセル補償回路の実施形態における発光フェーズＴ２０を参照され、詳細はここでは繰り返されない。

同じ本発明の概念に基づいて、本発明の実施形態は、図１０に示されるように、ベース基板１００および本発明の実施形態によって提供される前述のピクセル補償回路のいずれかを含み得るディスプレイパネルをさらに提供する。ベース基板１００は、ディスプレイ領域ＡＡと、ディスプレイ領域ＡＡを取り囲む非ディスプレイ領域とを含む。各ピクセル補償回路の駆動回路１０および発光デバイスＬは、ベース基板１００のディスプレイ領域ＡＡに配置されている。本発明の実施形態によって提供されるディスプレイパネルは、上記のピクセル補償回路を採用し、その結果、ディスプレイパネルは、閾値補償フェーズおよびデータ書き込みフェーズ中に発光せず、それにより、画像保持を回避する。

一般に、ディスプレイパネルのディスプレイ領域には複数のピクセルユニットが含まれる場合があり、各ピクセルユニットには複数のサブピクセルが含まれる場合がある。例えば、ピクセル単位は、赤のサブピクセル、緑のサブピクセル、および青のサブピクセルを含み得る。このように、ディスプレイパネルは、画像を表示するために赤、緑、および青を混合する原理を採用することができる。もちろん、実際のアプリケーションでは、ピクセル単位のサブピクセルは、実際のアプリケーション環境に従って設計および決定でき、ここに限定されない。

特定の実施において、図１０に示されるように、各サブピクセルｕｐｘは、駆動回路１０および発光デバイスＬを備えており、その結果、ディスプレイ領域はほとんど変化しないか、またはディスプレイ領域さえも変化しない。本発明の実施形態では、すべてのピクセル補償回路は、１つの発光制御回路２０を共有することができる。すなわち、ディスプレイパネルに１つの発光制御回路２０のみが設けられ、ディスプレイ領域ＡＡ内のすべての発光デバイスＬの第２の電極が同じ発光制御回路２０に電気的に接続されていることに相当する。例えば、図１０に示すように、発光制御回路２０、サブピクセルｕｐｘ内の発光デバイスＬ、および駆動回路１０は、ピクセル補償回路を形成することができる。発光制御回路２０、別のサブピクセルｕｐｘ内の発光デバイスＬおよび駆動回路１０は、別のピクセル補償回路を構成し得る。残りは類推によって推測できるので、ここでは繰り返しません。これにより、トランジスタと信号ラインの配置を減らすことができ、ピクセルの配線に役立ち、解像度が向上する。

特定の実施において、本発明の実施形態において、図１０に示されるように、ディスプレイパネルは、複数のゲートライン３１０、複数のデータライン３２０、およびリセット信号ライン３３０をさらに含み得る。ここで、１行のピクセル単位の行のサブピクセルは、１つのゲートライン３１０に対応し、１列のサブピクセルは、１つのデータライン３２０に対応する。図２および図１０に示すように、ゲートライン３１０は、対応するピクセルユニット内の駆動回路１０の第３のトランジスタＭ３のゲートに電気的に接続され、対応するタイミングの信号をゲートライン３１０を介してスキャン信号端子ＧＡに送信する。データライン３２０は、対応するピクセルユニット内の駆動回路１０の第３のトランジスタＭ３の第１の電極に電気的に接続され、データライン３２０を介して対応する信号をデータ信号端子ＤＡに送信する。さらに、駆動回路１０の第４のトランジスタＭ４のゲートは、リセット信号ライン３３０に電気的に接続されている。さらに、ディスプレイ領域ＡＡ内のすべての駆動回路１０の第４トランジスタＭ４のゲートは、同じリセット信号ライン３３０に電気的に接続され、すなわち、リセット信号端子ＲＥＳに電気的に接続されるディスプレイ領域ＡＡ内のすべての第４トランジスタＭ４のゲートへの信号は同じである。もちろん、ディスプレイ領域には、第１の電力信号ラインおよび初期化信号ラインも含まれ得る。具体的には、第１電力信号ラインはグリッド構造であり、各駆動回路１０の駆動トランジスタＭ０の第１の電極Ｄは、第１電力信号ラインに電気的に接続され、第１電力信号ラインを介して第１の電力信号ＥＬＶＤＤを伝達する。各駆動回路１０の第４のトランジスタＭ４の第１の電極は、初期化信号ラインに電気的に接続され、電圧Ｖ_initの初期化信号を初期化信号ラインを介して送信する。

一般に、ベース基板は、ディスプレイ領域を取り囲む非ディスプレイ領域を有する。本発明の一実施形態では、図１０に示すように、非ディスプレイ領域ＢＢをディスプレイ領域ＡＡの周囲に配置し、発光制御回路２０をベース基板１００の非ディスプレイ領域に配置することができる。ここで、非ディスプレイ領域は、ベース基板１００のディスプレイ領域ＡＡを除いた領域である。このようにして、発光制御回路２０内のトランジスタとディスプレイ領域ＡＡ内のトランジスタを同時に作製することができ、工程作製の難易度を低減することができる。

一般に、ディスプレイ領域ＡＡに信号を提供するために、特定の実施において、ディスプレイパネルは、駆動チップ、フレキシブル回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ，ＦＰＣ）およびプリント回路ボード（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ，ＰＣＢ）のうちの少なくとも１つをさらに含み得る。ここで、駆動チップは、駆動集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＩＣ）であり得る。発光制御回路は、駆動チップ、フレキシブル回路基板、およびプリント回路基板のうちの少なくとも１つに配置することができる。例えば、図１１に示すように、発光制御回路２０をプリント回路基板２００に設けることができる。なお、図１１は、プリント回路基板２００に発光制御回路２０を設けた場合のみを示しているが、駆動チップに発光制御回路２０を設け、フレキシブル回路基板に発光制御回路２０を設ける場合も、図１１に示す設定方法を参照することもできるが、ここでは詳しく説明しない。

特定の実施において、本発明の実施形態において、図１２に示されるように、ディスプレイパネルは、ゲート駆動回路４１０および各ゲートライン３１０に１対１の方法で対応するゲート制御回路４２０をさらに含み得る。ここで、各ゲートライン３１０は、対応するゲート制御回路４２０を介して、ゲート駆動回路４１０の信号出力端子ＯＵＴにそれぞれ結合されている。ゲート制御回路４２０は、第１のレベルを有する伝導制御信号ＳＥＬに応答して、固定電圧信号端子ＶＧＨを対応するゲートライン３１０に接続するように構成される。および第２のレベルを有する伝導制御信号ＳＥＬに応答して、接続された信号出力端子ＯＵＴを対応するゲートライン３１０に接続する。具体的には、第１のレベルは高レベルであり得、第２のレベルは低レベルであり得る。あるいは、第１のレベルは低レベルであり得、第２のレベルは高レベルであり得るが、これはここで限定されない。

特定の実施において、本発明の実施形態において、ゲート駆動回路４１０は、入力フレームトリガ信号ＳＴＶおよびクロック信号ＣＬＫ＿１～ＣＬＫ＿Ｍ（Ｍはクロック信号の総数であり、Ｍの値は実際のアプリケーション環境に従って設計され得る）の制御下で、スキャン信号は行ごとにゲートラインに出力される。例えば、図１３に示すように、第１行～第３行のピクセルユニットに対応するゲートライン３１０のみを例として、ゲート駆動回路４１０は、第１の行のピクセルユニットに対応するゲートライン３１０にスキャン信号ｇａ＿１を出力することができる。スキャン信号ｇａ＿２は第２の行のピクセルユニットに対応するゲートライン３１０に出力され、スキャン信号ｇａ＿３は第３の行のピクセルユニットに対応するゲートライン３１０に出力され、残りは類推によって推定されるが、ここでは繰り返さない。

特定の実施において、本発明の実施形態において、ゲート駆動回路およびゲート制御回路の構造および動作原理は、基本的に関連技術のものと同じであり得るため、ここでは繰り返さない。

特定の実施において、各ゲート制御回路によって受信される伝導制御信号は、同じ信号であり得る。図１２に示すように、このようにして、すべてのゲート制御回路４２０を同じ伝導制御信号ライン３４０に電気的に接続して、伝導制御信号ＳＥＬを伝導制御信号ライン３４０を介して各ゲート制御回路４２０に送信することができる。

特定の実施において、図１２に示されるように、各ゲート制御回路４２０は、固定電圧信号ライン３５０を介して各ゲート制御回路４２０に固定電圧信号ＶＧＨを送信するように、同じ導電性固定電圧信号ライン３５０に電気的に接続され得る。

特定の実装では、フレームトリガー信号ＳＴＶ、クロック信号ＣＬＫ＿１～ＣＬＫ＿Ｍ、固定電圧信号ＶＧＨ、伝導制御信号ＳＥＬ、リセット信号ＲＥ、第１の電源信号ＥＬＶＤＤ、初期化信号は、ＰＣＢに設定された他の回路または駆動ＩＣによって提供されることができ、ここに限定されない。

図１４に示す信号タイミング図と併せて、図６、図１０、図１２、および第１行のピクセルユニットから第３行のピクセルユニットに対応するゲートライン３１０を、図１４に示す信号タイミング図と併せて、本発明によって提供されるディスプレイパネルの作業プロセスとする。説明してください。ただし、読者は、特定のプロセスがこれに限定されないことを知っておく必要がある。

１フレーム時間は、非発光フェーズＴ１０および発光フェーズＴ２０を含み得る。非発光フェーズＴ１０は、リセットフェーズＴ１１、閾値補償フェーズＴ１２、およびデータ書き込みフェーズＴ１３を含み得る。

非発光フェーズＴ１０では、ＥＭ１＝１であるため、第１トランジスタＭ１が常にオンになり、各発光デバイスＬの第２電極に第１電力信号ＥＬＶＡＤを提供し、各発光デバイスＬの第２電極が電極の電圧はＶ_ddである。さらに、ＥＭ１＝１であるため、第２のコトランジスタＭ２は常にオフになっている。

リセットフェーズＴ１１では、ＳＥＬ＝１であるため、ゲート駆動回路４１０の信号出力端子ＯＵＴがゲートライン３１０から切り離され、固定電圧信号端子ＶＧＨが各ゲートライン３１０に接続され、各ゲートライン３１０上の信号は高レベル信号である。例えば、第１行のゲートライン３１０からスキャン信号端子ＧＡへの信号ＧＡ＿１、第２行のゲートライン３１０からスキャン信号端子ＧＡへの信号ＧＡ＿２、第３行のゲートライン３１０からスキャン信号端子ＧＡへのＧＡ＿３は高レベル信号である。ＧＡ＿１＝１～ＧＡ＿３＝１であるため、ディスプレイ領域ＡＡの第３のトランジスタＭ３をすべて同時にオンにして、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧに基準電圧信号入力を提供することができる。駆動トランジスタＭ０のゲートＧの電圧は、基準電圧信号の電圧Ｖ_refである。ＲＥＳ＝１であるため、ディスプレイ領域ＡＡの第４のトランジスタＭ４がすべてオンになり、初期化信号端子ＶＩＮＩＴから発光デバイスＬの第１の電極に初期化信号入力が供給され、各発光デバイスＬの第１の電極電圧は、初期化信号の電圧Ｖ_initである。

閾値補償フェーズＴ１２では、ＲＥＳ＝０であるため、ディスプレイ領域ＡＡの第４のトランジスタＭ４がすべてオフになっている。ＳＥＬ＝１であるため、固定電圧信号端子ＶＧＨが各ゲートライン３１０に接続され、各ゲートライン３１０上の信号は、高レベル信号、例えば、第１行のゲートライン３１０によってスキャン信号端子ＧＡに送信される信号ＧＡ＿１、第２行のゲートライン３１０によってスキャン信号端子ＧＡに送信される信号ＧＡ＿２、第３行のゲートライン３１０によってスキャン信号端子ＧＡに送信される信号ＧＡ＿３は、高レベル信号である。ＧＡ＿１＝１～ＧＡ＿３＝１であるため、ディスプレイ領域ＡＡの第３のトランジスタＭ３をすべて同時にオンにして、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧに基準電圧信号入力を提供することができる。駆動トランジスタＭ０のゲートＧの電圧は、基準電圧信号の電圧Ｖ_refである。第４のトランジスタＭ４がオフになった瞬間、第１の各コンデンサＣ１は、Ｖ_ref－Ｖ_initで両端間の電圧差を維持できる。Ｖ_ref＞Ｖ_init＋Ｖ_thであるため、各駆動トランジスタＭ０をオンにして、第１の電極Ｄから第２の電極Ｓに流れる電流を発生させ、第１コンデンサＣ１と第２コンデンサＣ２を当該電流で充電して、コンデンサＣ１の第２の端子および第２コンデンサＣ２の第２の端子の電圧（すなわち、点ＮＢの電圧）は徐々に上昇する。点ＮＢの電圧ＶＮＢ１がＶ_ref－Ｖ_thに上昇すると、各駆動トランジスタＭ０がオフになる。また、各点ＮＢの電荷ＱＮＢＴ１２は、次の式を満たすことができる。

データ書き込みフェーズＴ１３では、ＲＥＳ＝０であるため、ディスプレイ領域ＡＡの第４のトランジスタＭ４がすべてオフになる。ＳＥＬ＝０であるため、固定電圧信号端子ＶＧＨを各ゲートライン３１０から切り離し、ゲート駆動回路４１０の信号出力端子ＯＵＴをゲートライン３１０に接続し、ゲート駆動回路４１０がスキャン信号をゲートラインに出力する。第１行のゲートライン３１０からスキャン信号端子ＧＡへ信号ＧＡ＿１が伝送され、第２行のゲートライン３１０からスキャン信号端子ＧＡへ信号ＧＡ＿２が伝送され、第３行のゲートライン３１０からスキャン信号端子ＧＡへ信号ＧＡ＿３が伝送される。これにより、第３のトランジスタは、行ごとにオンになるように制御される。

具体的には、ＧＡ＿１＝１であるため、第１行の各サブピクセルの第３のトランジスタＭ３がオンになり、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧにデータ信号入力を提供し、第１のコンデンサＣ１と第２のコンデンサＣ２を充電する。バランスをとった後、駆動トランジスタＭ０のゲートＧの電圧はデータ信号の電圧Ｖ_DAであり、点ＮＢの電圧はＶ_NB2である。このとき、点ＮＢの電荷Ｑ_NBT13は次の式を満たすことができる。

データ信号入力の過程では、点ＮＢへの充電も点ＮＢからの充電も行われないため、Ｔ１３フェーズでは、点ＮＢの電荷Ｑ_NBT13＝Ｑ_NBT12である。したがって、

ＧＡ＿２＝０なので、第２の各サブピクセルの第３のトランジスタＭ３がオフになる。ＧＡ＿３＝０なので、第３の各サブピクセルの第３のトランジスタＭ３はオフになる。残りは類推によって推測できるので、ここでは繰り返しさない。

その後、ＧＡ＿２＝１であるため、第２の各サブピクセルの第３のトランジスタＭ３がオンになり、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧにデータ信号入力を提供し、第１のコンデンサＣ１と第２のコンデンサＣ２を充電する。バランスをとった後、駆動トランジスタＭ０のゲートＧの電圧はデータ信号の電圧Ｖ_DAである。点ＮＢの電圧はＶ_NB2である。このとき、点ＮＢの電荷Ｑ_NBT13は次の式を満たすことができる。

データ信号入力の過程では、点ＮＢへの充電も点ＮＢからの充電も行われないため、Ｔ１３フェーズでは、点ＮＢの電荷Ｑ_NBT13＝Ｑ_NBT12である。したがって、

ＧＡ＿１＝０なので、第１の行の各サブピクセルの第３のトランジスタＭ３はオフになる。ＧＡ＿３＝０なので、第３の行の各サブピクセルの第３のトランジスタＭ３はオフになる。残りは類推によって推測できるので、ここでは繰り返さない。

その後、ＧＡ＿３＝１であるため、第３の行の各サブピクセルの第３のトランジスタＭ３がオンになり、データ信号端子ＤＡから駆動トランジスタＭ０のゲートＧにデータ信号入力を提供し、第１のコンデンサＣ１と第２のコンデンサＣ２を充電する。バランスをとった後、駆動トランジスタＭ０のゲートＧの電圧はデータ信号の電圧Ｖ_DAであり、点ＮＢの電圧はＶ_NB2であるこのとき、点ＮＢの電荷Ｑ_NBT13は次の式を満たすことができる。

データ信号入力の過程では、点ＮＢへの充電も点ＮＢからの充電も行われないため、Ｔ１３フェーズでは、点ＮＢの電荷Ｑ_NBT13＝Ｑ_NBT12である。したがって、

ＧＡ＿１＝０なので、第１の行の各サブピクセルの第３のトランジスタＭ３はオフになる。ＧＡ＿２＝０なので、第２の行の各サブピクセルの第３のトランジスタＭ３がオフになる。残りは類推によって推測できるので、ここでは繰り返さない。

発光フェーズＴ２０では、ＳＥＬ＝０であるため、ゲート駆動回路４１０の信号出力端子ＯＵＴがゲートライン３１０に接続され、ゲート駆動回路４１０がスキャン信号をゲートラインに出力し、第１行のゲートライン３１０ｋらスキャン信号端子ＧＡへ信号ＧＡ＿１が送信される。第２行のゲートライン３１０からスキャン信号端子ＧＡへ信号ＧＡ＿２が送信される。第３行のゲートライン３１０からスキャン信号端子ＧＡへ信号ＧＡ＿３が送信される。このようにして、各第３トランジスタがオフになるように制御する。ＥＭ１＝０なので、第１のトランジスタＭ１は常にオフで、第２のコトランジスタＭ２は常にオンである。ＲＥＳ＝０なので、第４のトランジスタＭ４はオフになる。オンにされた第２のトランジスタＭ２は、各発光デバイスＬの第２の電極の電圧がＶ_ssになるるように、第２の電力信号ＥＬＶＳＳを各発光デバイスＬの第２の電極に提供する。各駆動トランジスタＭ０は、第２の電極Ｓの電圧Ｖ_NB2およびゲートＧの電圧Ｖ_DAの制御下で駆動電流Ｉ_Lを生成し、

、駆動電流Ｉ_Lを介して発光デバイスＬを駆動して発光させるようにする。

前述の実施形態から、本発明の実施形態によって提供されるディスプレイパネルは、第１のトランジスタＭ１を介して非ディスプレイフェーズＴ１０にあるようにディスプレイパネルを制御し、第２のトランジスタＭ２を介してディスプレイフェーズＴ２０にあるようにディスプレイパネルを制御するので、単純なピクセル補償。回路の構造を使用することでディスプレイパネルが完全に非ディスプレイフェーズにあるようになっているため、非ディスプレイフェーズでの残像を回避し、表示効果を向上させることができる。

また、リセットフェーズＴ１１では、ディスプレイパネルの第３のトランジスタＭ３を同時にオンにすることにより、各駆動トランジスタＭ０のゲートＧに同時にＶ_refを書き込むことができる。また、ディスプレイパネルの第４トランジスタＭ４を同時にオンにすることにより、各駆動トランジスタＭ０の第２電極Ｓに同時にＶ_initを書き込むことができ、同時に発光デバイスＬの第１電極をリセットすることができる。これにより、ゲートラインの数を減らすことができる。

また、現在、閾値補償は一般的にＶ_thを１行ずつ書き込むことで行われているため、Ｖ_thを補償する時間は、１行のピクセルがオンになる時間のみであり、Ｖ_thを補償する時間が短くなり、充電率が低くなる。本発明の実施形態によって提供されるディスプレイパネルにおいて、閾値補償フェーズＴ１２において、ディスプレイパネル内の各第３のトランジスタＭ３が同時にオンになり、その結果、各駆動トランジスタＭ０のＶ_thが同時にそのゲートＧに書き込まれる。データ書き込みフェーズＴ１３では、データ信号が各駆動トランジスタＭ０に行ごとに書き込まれる。このように、Ｖ_thを１行ずつ書き込む場合に比べて、Ｖ_thを書き込む時間を十分に長くすることができ、Ｖ_thを書き込む充電率を上げることができるため、高いリフレッシュレートでのＶ_thの書き込み不足の問題を解決できる。また、基準電圧信号とデータ信号の両方を送信するためにデータラインのみを使用できるため、信号ラインの数を減らすことができる。

さらに、データ書き込みフェーズＴ１３の維持期間ｔ₁₃は、次の条件を満たすことができる。

ここで、ｔ_Fは１フレーム時間の維持期間を表し、ｔ₁₁は１フレーム時間内のリセットフェーズＴ１１の維持期間を表し、ｔ₁₂は１フレーム時間内の閾値補償フェーズを表す。ｔ₂₀は、１フレーム時間内の発光フェーズＴ２０の維持期間を表す。１行のピクセルユニットのスキャン時間はｔ₁₃／Ｋである。ここで、Ｋはゲートラインの総数を表す。さらに、ｔ₁₃は、ｔ₁₃／Ｋのｋ倍であり得る。ここで、ｋは、正の整数であり得る、例えば、ｋは、１から５０までの値である。また、発光デバイスの輝度もｔ₂₀／ｔ_Fで設定できる。もちろん、実際のアプリケーションでは、Ｋの特定の値と上記の維持期間は、実際のアプリケーション環境に応じて設計および決定することができ、ここに限定されない。

本発明の実施形態は、図１０に示される実施形態から改変された、図１５および１６に示されるような他のディスプレイパネルを提供する。以下は、この実施形態と図１０に示されるディスプレイパネルの実施形態との間の違いを説明するだけであり、類似性はここでは繰り返されない。

特定の実施において、本発明の実施形態において、図１５および図１６に示されるように、ディスプレイ領域ＡＡは、以下を含み得る：複数のサブディスプレイ領域ａａ＿ｙ（ｙは、１より大きくＹ以下の整数であり、Ｙは、サブディスプレイ領域である。図１５は例としてＹ＝２を取り、図１６は例としてＹ＝４を取る）。各サブディスプレイ領域ａａ＿ｙ内のすべての発光デバイスＬは、同じ発光制御回路２０に結合されて、局所制御を実行することができる。これにより、発光制御回路２０を駆動する困難さを提言する可能性がある。

特定の実施において、本発明の実施形態において、各サブディスプレイ領域は、複数のピクセルユニットを含み得る。あるいは、各サブディスプレイ領域には、１つのサブピクセルのみを含めることもできる。実際のアプリケーションでは、サブディスプレイ領域の特定の実装は、ここに限定されない実際のアプリケーション環境に従って設計および決定できる。

特定の実施において、本発明の実施形態において、図１５および図１６に示されるように、各サブディスプレイ領域ａａ＿ｙは、１つの発光制御回路２０に１つずつ対応し、発光制御回路２０は、ベース基板１００上の対応するサブディスプレイ領域ａａ＿ｙに配置されることができる。このようにして、発光制御回路を対応する発光デバイスＬに近づけることができる。あるいは、発光制御回路２０を非ディスプレイ領域に配置することもできる。例えば、発光制御回路２０は、ディスプレイ領域ＡＡを取り囲むベース基板１００の非ディスプレイ領域に配置されている。または、発光制御回路２０は、駆動チップ、フレキシブル回路基板およびプリント回路基板のうちの少なくとも１つに配置されている。もちろん、これは実際のアプリケーション環境に応じて設計および決定できるが、ここではこれに限定されない。

特定の実施において、本発明の実施形態において、各サブディスプレイ領域は、第１の方向に沿って延在することができ、各サブディスプレイ領域は、第２の方向に沿って配列することができ、第１の方向は、第２の方向と交差する。具体的には、図１５に示すように、第１の方向はピクセルユニットの行方向であり得、第２の方向はピクセルユニットの列方向であり得る。各サブディスプレイ領域ａａ＿ｙはピクセルユニットの行方向に沿って延在し、各サブディスプレイ領域ａａ＿ｙはピクセルユニットの列方向に沿って配列する。または、第１方向をピクセルユニットの列方向、第２方向をピクセルユニットの行方向にすることもできる。各サブディスプレイ領域はピクセルユニットの列方向に沿って延在し、各サブディスプレイ領域はピクセルユニットの行方向に沿って配列される。もちろん、これは実際のアプリケーション環境に応じて設計および決定できるが、ここではこれに限定されない。

特定の実施中、本発明の実施形態では、図１６に示されるように、サブディスプレイ領域ａａ＿ｙはまた、マトリックス配置で分布され得る。

同じ発明の概念に基づいて、本発明の実施形態はまた、ディスプレイパネルの上記の駆動方法を提供し、図１７に示されるように、１つのフレーム時間は、以下を含む。

Ｓ１００：非発光フェーズでは、発光制御回路の少なくとも一部が、第１の発光制御信号に応答して、発光デバイスの第２の電極に第１の電力信号を提供する。具体的には、すべての発光制御回路を第１の発光制御信号に応答させて、第１の電力信号を発光デバイスの第２の電極に提供することができる。あるいは、発光制御回路の一部を、第１の発光制御信号に応答させて、発光デバイスの第２の電極に第１の電力信号を提供するようにすることもできる。もちろん、これは実際のアプリケーション環境に応じて設計および決定できるが、ここではこれに限定されない。

Ｓ２００：発光フェーズでは、発光制御回路の少なくとも一部が第２の発光制御信号に応答して、発光デバイスの第２の電極に第２の電力信号を提供する。駆動回路は、発光デバイスの第１の電極に駆動電流入力を生成して、発光デバイスを駆動する。具体的には、すべての発光制御回路を第２の発光制御信号に応答させて、第２の電力信号を発光デバイスの第２の電極に提供することができる。すべての駆動回路は、発光デバイスの第１の電極に入力される駆動電流を生成して、発光デバイスを駆動する。あるいは、発光制御回路の一部を第２の発光制御信号に応答させて、発光デバイスの第２の電極に第２の電力信号を提供することも可能である。発光制御回路に対応する駆動回路は、発光デバイスの第１の電極へ入力する駆動電流を生成する。当該駆動電流により発光デバイスを駆動し、発光させる。もちろん、これは実際のアプリケーション環境に応じて設計および決定できるが、ここではこれに限定されない。

特定の実施において、本発明の実施形態において、非発光フェーズは、以下を含み得る：
◎リセットフェーズでは、スキャン信号端子の信号に応答して第３のトランジスタがすべて同時にオンになり、データ信号端子の基準電圧信号を駆動トランジスタのゲートに提供し、リセット信号端子の信号に応答して第４のトランジスタがすべて同時にオンになり、初期化信号端子の信号を発光デバイスの第１の電極に提供する。

◎閾値補償フェーズでは、スキャン信号端子の信号に応答して第３のトランジスタがすべて同時にオンになり、データ信号端子の基準電圧信号を駆動トランジスタのゲートに提供し、すべての駆動トランジスタが同時にオンになり、駆動トランジスタの閾値電圧が駆動トランジスタの第２の電極に書き込まれる。

◎データ書き込みフェーズでは、スキャン信号端子からの信号に応答して、第３のトランジスタが１行ずつオンになり、データ信号端子のデータ信号を駆動トランジスタのゲートに供給し、第１のコンデンサと第２のココンデンサを介してデータ信号の電圧を駆動トランジスタの第２の電極に書き込む。

ここで、当該ディスプレイパネルの駆動方法の駆動原理及び具体的な実施方法は、前述実施形態のディスプレイパネルの原理及び実施方法と同一である。したがって、当該ディスプレイパネルの駆動方法は、前記実施形態におけるディスプレイパネルの特定の実施を参照して実施することができ、ここでは繰り返さない。

同じ発明の概念に基づいて、本発明の実施形態はまた、本発明の実施形態によって提供される上記のディスプレイパネルを含むディスプレイ装置を提供する。当該ディスプレイ装置の問題解決原理は、前述のディスプレイパネルと同様であるため、当該ディスプレイ装置の実装は、前述のディスプレイパネルの実装を参照することができ、ここでは繰り返さない。

特定の実施において、本発明の実施形態によって提供されるディスプレイ装置は、図１８に示されるような携帯電話であり得る。もちろん、本発明の実施形態によって提供されるディスプレイデバイスはまた、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルフォトフレーム、およびナビゲーターなどの、ディスプレイ機能を備えた任意の製品または構成要素であり得る。当該ディスプレイ装置の他の不可欠な構成要素は、当技術分野の通常の技術者によって理解されており、ここで繰り返されることはなく、また、それらが本発明の限定として使用されるべきではない。

本発明の実施形態によって提供されるピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置において、非発光フェーズにおいて、発光制御回路は、第１の発光制御信号に応答して、第１の電力信号を発光デバイスの第２の電極に提供することにより、発光しないように発光デバイスを制御する。発光フェーズでは、発光デバイスの第１電極に入力される駆動電流が駆動回路によって生成され、第２の電力信号が、第２の発光制御信号に応答して、発光制御回路を介して発光デバイスの第２の電極に供給され、駆動電流が発光デバイスを駆動して発光させる。したがって、単純な構造を使用して、発光デバイスが発光するかどうかを制御できるため、プロセスの困難さを低減し、製造コストを低減し、ピクセル補償回路が占める領域を削減し、ディスプレイパネルの高解像度を実現できる。

明らかに、当技術分野の当業者は、本発明の実施形態の精神および範囲から逸脱することなく、本発明の実施形態に様々な変更および修正を加えることができる。このように、本発明の実施形態のこれらの修正および変形が本発明および同等の技術の特許請求の範囲内にある場合、本発明はまた、これらの修正および変形を含むことを意図する。

Claims (19)

1. 発光デバイスと、
   前記発光デバイスの第１の電極へ入力するための駆動電流を生成するように構成された駆動回路と、
   第１の発光制御信号に応答して前記発光デバイスの第２の電極に第１の電力信号を提供し、第２の発光制御信号に応答して前記発光デバイスの第２の電極に第２の電力信号を提供するように構成された発光制御回路と
   を含み、
   前記第１の電力信号および前記第２の電力信号は反対のレベルを有することを特徴とするピクセル補償回路。
2. 前記駆動回路および前記発光デバイスは、ディスプレイパネルのディスプレイ領域に構成され、前記発光制御回路は、ディスプレイパネルの非ディスプレイ領域に構成されることを特徴とする請求項１に記載のピクセル補償回路。
3. 前記発光制御回路は、第１のトランジスタと、第２のトランジスタとを含み、
   前記第１のトランジスタのゲートは、第１の発光制御信号を受信するように構成され、前記第１のトランジスタの第１の電極は、前記第１の電力信号を受信するように構成され、前記第１のトランジスタの第２の電極は、前記発光デバイスの第２の電極と結合され、
   前記第２のトランジスタのゲートは、第２の発光制御信号を受信するように構成され、前記第２のトランジスタの第１の電極は、前記第２の電力信号を受信するように構成され、前記第２のトランジスタの第２の電極は、前記発光デバイスの第２の電極と結合されることを特徴とする請求項１または２に記載のピクセル補償回路。
4. 前記第１の発光制御信号および前記第２の発光制御信号は同じ信号であり、前記第１のトランジスタおよび前記第２のトランジスタのトランジスタタイプは異なることを特徴とする請求項２に記載のピクセル補償回路。
5. 前記第１の発光制御信号は、前記第２の発光制御信号とは異なり、前記第１のトランジスタ和および前記第２のトランジスタのトランジスタタイプは同じであることを特徴とする請求項２に記載のピクセル補償回路。
6. 前記駆動回路は、駆動トランジスタと、第３のトランジスタと、第４のトランジスタと、第１のコンデンサと、第２のコンデンサとを含み、
   前記駆動トランジスタのゲートは、前記第１のコンデンサの第１の端子に結合され、前記駆動トランジスタの第１の電極は、前記第１の電力信号を受信するように構成され、前記駆動トランジスタの第２の電極は前記発光デバイスの第１の電極に結合され、
   前記第３のトランジスタのゲートはスキャン信号端子に結合され、前記第３のトランジスタの第１の電極はデータ信号端子に結合され、前記第３のトランジスタの第２の電極は前記駆動トランジスタのゲートに結合され、
   前記第４のトランジスタのゲートはリセット信号端子に結合され、前記第４のトランジスタの第１の電極は初期化信号端子に結合され、前記第４のトランジスタの第２の電極は前記発光デバイスの第１の電極に結合され、
   前記第１のコンデンサの第２の端子は、前記発光デバイスの第１の電極に結合され、
   前記第２のコンデンサの第１の端子は、前記第１の電力信号を受信するように構成され、前記第２のコンデンサの第２の端子は、前記発光デバイスの第１の電極に結合されることを特徴とする請求項１または２に記載のピクセル補償回路。
7. ベース基板と、
   複数の請求項１に記載のピクセル補償回路とを含み、
   前記ベース基板は、ディスプレイ領域および前記ディスプレイ領域を取り囲む非ディスプレイ領域を含み、
   各前記ピクセル補償回路の駆動回路と発光デバイスは、前記ベース基板のディスプレイ領域に配置されていることを特徴とするディスプレイパネル。
8. 前記発光制御回路は、前記非ディスプレイ領域に配置されることを特徴とする請求項７に記載のディスプレイパネル。
9. 前記ディスプレイパネルは、さらに、駆動チップ、フレキシブル回路基板、およびプリント回路基板のうちの少なくとも１つを含み、
   前記発光制御回路は、前記駆動チップ、前記フレキシブル回路基板、前記プリント回路基板のうちの少なくとも１つに配置されていることを特徴とする請求項７に記載のディスプレイパネル。
10. 前記ディスプレイ領域は、複数のサブディスプレイ領域を含み、各前記サブディスプレイ領域内のすべての発光デバイスは、同じ発光制御回路に結合されていることを特徴とする請求項７に記載のディスプレイパネル。
11. 前記サブディスプレイ領域のそれぞれは、前記発光制御回路に一対一に対応し、前記発光制御回路は、前記ベース基板上の対応するサブディスプレイ領域に配置されることを特徴とする請求項１０に記載のディスプレイパネル。
12. 前記サブディスプレイ領域のそれぞれは、第１の方向に沿って延在し、前記サブディスプレイ領域のそれぞれは、第２の方向に沿って配列され、前記第１の向は、前記第２の方向と交差する、ことを特徴とする請求項１０または１１に記載のディスプレイパネル。
13. 前記サブディスプレイ領域のそれぞれは、マトリックス配列で分布されていることを特徴とする請求項１０または請求項１１に記載のディスプレイパネル。
14. すべての前記ピクセル補償回路は、１つの発光制御回路を共有する、ことを特徴とする請求項７ないし請求項９のいずれか１つに記載のディスプレイパネル。
15. 前記ディスプレイパネルは、複数のゲートライン、ゲート駆動回路、および各前記ゲートラインに１対１で対応するゲート制御回路をさらに含み、
    各前記ゲートラインは、対応するゲート制御回路を介して、前記ゲート駆動回路の１つの信号出力端子にそれぞれ結合され、
    前記ゲート制御回路は、第１のレベルを有する伝導制御信号に応答して、固定電圧信号端子を対応する前記ゲートラインに接続させ、および第２のレベルを有する伝導制御信号に応答して、接続された前記信号出力端子を対応する前記ゲートラインに接続させる、ことを特徴とする請求項７ないし請求項１４のいずれか１つに記載のディスプレイパネル。
16. 前記ゲート制御回路のそれぞれによって受信される伝導制御信号は、同じ信号である、ことを特徴とする請求項１５に記載のディスプレイパネル。
17. 請求項７ないし請求項１６のいずれか１つに記載のディスプレイパネルディスプレイパネルを含むことを特徴とするディスプレイ装置。
18. １つのフレーム時間は、
    前記発光制御回路の少なくとも一部が、第１の発光制御信号に応答して、前記発光デバイスの第２の電極に第１の電力信号を提供する非発光フェーズと、
    前記発光制御回路の少なくとも一部は、第２の発光制御信号に応答して、発光デバイスの第２の電極に第２の電力信号を提供し、前記駆動回路が前記発光デバイスの第１の電極へ入力するための駆動電流を生成し、前記発光デバイスを駆動して発光させる発光フェーズと
    を含むことを特徴とする請求項７ないし１６のいずれか１つに記載のディスプレイパネルの駆動方法。
19. 前記非発光フェーズは、
    スキャン信号端子の信号に応答して第３のトランジスタがすべて同時にオンになり、データ信号端子の基準電圧信号を駆動トランジスタのゲートに提供し、リセット信号端子の信号に応答して第４のトランジスタがすべて同時にオンになり、初期化信号端子の信号を前記発光デバイスの第１の電極に提供するリセットフェーズと、
    スキャン信号端子の信号に応答して第３のトランジスタがすべて同時にオンになり、前記データ信号端子の前記基準電圧信号を前記駆動トランジスタのゲートに提供し、すべての前記駆動トランジスタが同時にオンになり、前記駆動トランジスタの閾値電圧を前記駆動トランジスタの第２の電極に書き込む閾値補償フェーズと、
    スキャン信号端子の信号に応答して前記第３のトランジスタが行ごとにオンになり、前記データ信号端子のデータ信号を前記駆動トランジスタのゲートに提供し、前記第１のコンデンサと前記第２のコンデンサにより、前記データ信号の電圧を前記駆動トランジスタの第２の電極に書き込むデータ書き込みフェーズと
    を含むことを特徴とする請求項１８に記載の駆動方法。

Images