[go: up one dir, main page]

JP2022125625A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2022125625A
JP2022125625A JP2021023317A JP2021023317A JP2022125625A JP 2022125625 A JP2022125625 A JP 2022125625A JP 2021023317 A JP2021023317 A JP 2021023317A JP 2021023317 A JP2021023317 A JP 2021023317A JP 2022125625 A JP2022125625 A JP 2022125625A
Authority
JP
Japan
Prior art keywords
layer
single crystal
crystal silicon
oxygen
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021023317A
Other languages
English (en)
Inventor
克佳 鈴木
Katsuyoshi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2021023317A priority Critical patent/JP2022125625A/ja
Publication of JP2022125625A publication Critical patent/JP2022125625A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を形成できるエピタキシャルウェーハの製造方法を提供する。【解決手段】単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、(1)単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、(2)自然酸化膜を除去した単結晶シリコンウェーハの表面に酸素原子層を形成する工程、(3)酸素原子層を形成した単結晶シリコンウェーハの表面上にプラズマCVDによりアモルファスシリコン層を成膜する工程、及び(4)アモルファスシリコン層を熱処理により単結晶化して単結晶シリコン層を形成する工程を含み、かつ、酸素原子層の酸素の平面濃度を1×1015atoms/cm2以下とするエピタキシャルウェーハの製造方法。【選択図】図1

Description

本発明は、エピタキシャルウェーハの製造方法に関する技術である。
固体撮像素子やその他のトランジスタをはじめとした半導体素子を形成するシリコン基板には、重金属をはじめとした素子特性を狂わせる元素をゲッタリングする機能を持つことが求められる。ゲッタリングにはシリコン基板裏面に多結晶シリコン(Poly-Si)層を持たせたり、ブラスト加工によりダメージを持たせた層を形成する方法や、高濃度ボロンのシリコン基板を利用したり、析出物を形成させたりとさまざまな手法が提案、実用化されている。酸素析出によるゲッタリングは電気陰性度が大きい酸素に対して、イオン化傾向が大きい(電気陰性度が小さい)金属を取り込むことでゲッタリングする。
また素子の活性領域近傍にゲッタリング層を形成する、いわゆる近接ゲッタリングも提案されている。例えば、炭素をイオン注入した基板の上にシリコンをエピタキシャル成長させた基板などがある。ゲッタリングは、ゲッタリングサイト(金属が単元素で存在するよりもサイトで結合やクラスタリングすることで系全体のエネルギーが低下する)まで元素が拡散する必要がある。シリコン中に含まれる金属元素の拡散係数は元素により異なり、また近年のプロセス低温化によりゲッタリングサイトまで金属が拡散することが出来なくなることを考慮して近接ゲッタリングの手法が提案されている。
近接ゲッタリングに酸素を用いることが出来れば、非常に有力なゲッタリング層をもったシリコン基板となると考えられる。特に、エピタキシャル層の途中に酸素原子層を有するエピタキシャルウェーハであれば、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができる。
以上、金属不純物をゲッタリングすることを中心に述べてきたが、例えば、酸素の効果としては、CVD酸化膜を裏面に形成することでエピタキシャル成長時のオートドープを防ぐ効果が知られている。
先行技術について言及する。特許文献1は、構造としてはシリコンの上に酸素の薄い層を形成しさらにシリコンを成長させる方法である。この方法は、ALD(「Atomic layer deposition」、「原子層堆積法」)をベースとした技術である。ALDは対象原子を含む分子を吸着させ、その後分子中の不要な原子(分子)を解離・脱離させる方法であり、表面結合を利用し、非常に精度よく、また、反応制御性が良好であり、幅広く用いられている。
特許文献2には、真空加熱などにより形成したシリコン清浄表面上に、自然酸化膜を形成してから酸化膜もしくは別の物質を吸着、堆積させる方法が記載されている。特許文献3、4は、シリコン基板に酸素原子層を複数導入することで、デバイス特性の改善(移動度向上)が可能になることを示している。特許文献5は、厚さが5nm以下である原子層の上にSiHガスを用いてエピタキシャル層を形成する方法を示している。また、酸素原子層を酸素ガスにより形成する方法を示している。
特許文献6、7には、半導体基板の表面を酸化性気体や酸化性溶液に接触させて酸化膜を形成した後に単結晶シリコンをエピタキシャル成長させる方法が記載されている。特許文献6の方法では、酸化性ガスを流した後にシリコンの成膜ガスを流す方法が記載されている。特許文献8は、アモルファスシリコンを熱処理により単結晶化させる方法が記載されている。
非特許文献1は、HFによる自然酸化膜除去後に大気中で酸化して酸素原子層を形成してから減圧CVDによりアモルファスシリコンを成膜し、その後結晶化熱処理により単結晶シリコンを形成する方法を示している。
特開2014-165494号公報 特開平05-243266号公報 米国特許第7,153,763号明細書 米国特許第7,265,002号明細書 特開2019-004050号公報 特開2008-263025号公報 特開2009-016637号公報 特開平05-326411号公報
I.Mizushima et al., Jpn. J. Appl. Phys. 39(2000)2147.
上記のように、ウェーハ内に酸素の層を形成することで金属不純物をゲッタリングする方法は従来から用いられてきた。しかし、従来の技術では、精度よく酸素の薄い層を得られる一方で装置の構成が複雑であったり、工程数が多くなったりという問題があった。
例えば、特許文献1に記載の技術では、ALD装置では単結晶シリコンをエピタキシャル成長させることができないため、ALD装置とCVD装置を連結させた特殊な装置が必要になるという問題があった。また、特許文献5に記載の技術では、SiHと酸素が反応して爆発するのを防ぐため、排気系統を分けた2つのチャンバーを用意する必要があるという問題があった。また、特許文献6に記載の技術では、酸化性のガスとシリコンの成膜ガスが反応して爆発するのを防ぐため、安全性に配慮した特別な装置が必要であるという問題があった。
また、従来の技術では、酸素の層を安定的に導入するための知見や、良質な単結晶シリコンのエピタキシャル層を形成するための具体的な知見がないという問題があった。
例えば、特許文献2では、転位および積層欠陥を発生させることなくウェーハ表面に単結晶シリコンのエピタキシャル層を形成する方法については何ら記載されていない。また、特許文献3、4では、酸素原子層を複数導入したシリコンウェーハの具体的な成長方法については言及していない。また、特許文献7では、酸化性気体や酸化性溶液に接触させる前の自然酸化膜の除去方法は記載されていない。また、特許文献8では、酸素原子層を形成する具体的な方法については記載されていない。また、非特許文献1では、成膜ガスの運動エネルギーがプラズマCVD装置の場合よりも低い減圧CVDを用いるため、酸素原子層の酸素のマイグレーションが起こりにくく欠陥が発生しやすいという問題があった。
上述のように、従来の技術では、精度よく酸素の原子層を得られる一方で、装置の構成が複雑であったり、酸素の層の導入が安定的ではなかったり、良質な単結晶シリコンのエピタキシャル層を得られなかったりといった問題があった。そのため、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるエピタキシャルウェーハの製造方法が必要である。
本発明は、上記従来技術の問題点に鑑みてなされたものであって、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を形成できるエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、
単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、
(1)前記単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、
(2)前記自然酸化膜を除去した前記単結晶シリコンウェーハの表面に酸素原子層を形成する工程、
(3)前記酸素原子層を形成した前記単結晶シリコンウェーハの表面上にプラズマCVDによりアモルファスシリコン層を成膜する工程、及び
(4)前記アモルファスシリコン層を熱処理により単結晶化して前記単結晶シリコン層を形成する工程を含み、かつ、
前記酸素原子層の酸素の平面濃度を1×1015atoms/cm以下とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法とすることで、酸素原子層を残した状態で酸素原子層上に転位および積層欠陥を形成することなく単結晶シリコン層を成長できる。
また、前記工程(1)において、前記自然酸化膜の除去を、フッ酸洗浄またはフッ酸蒸気により行うことが好ましい。
このようにフッ酸洗浄またはフッ酸蒸気を用いることで、短時間で自然酸化膜を除去することができる。
また、前記工程(1)において、前記自然酸化膜の除去を、水素を含む雰囲気で熱処理することにより行うことが好ましい。
このように水素を含む雰囲気中で熱処理することにより、自然酸化膜を確実に除去することができる。
また、前記工程(1)において、前記自然酸化膜の除去を、水素原子を含むガスまたは不活性ガスを用いたプラズマにより行うことが好ましい。
このように水素原子を含むガスまたは不活性ガスを用いたプラズマを用いることにより、低温で確実に自然酸化膜を除去することができる。
また、前記工程(2)において、酸化性のガスを含む雰囲気中で前記単結晶シリコンウェーハを放置して前記酸素原子層を形成することが好ましい。
酸素原子層を形成する工程において、このような環境にすることで、特殊な設備を準備することなく簡単にウェーハに酸素原子層を形成することができる。
また、前記工程(2)において、前記単結晶シリコンウェーハを純水によりリンスして前記酸素原子層を形成することが好ましい。
酸素原子層を形成する工程において、このような処理をすることで、特殊な設備を準備することなく簡単にウェーハに酸素原子層を形成することができる。
また、前記工程(2)において、酸素原子を含むプラズマを用いて前記酸素原子層を形成することが好ましい。
酸素原子層を形成する工程において、このような処理をすることで、短時間でウェーハに酸素原子層を形成することができる。
また、前記工程(3)において、前記アモルファスシリコン層の成膜ガスとして、モノシランまたはジシランを用いることが好ましい。
このようにモノシランまたはジシランを用いることにより、より効果的にアモルファスシリコン層を成膜できる。
また、前記工程(4)において、前記熱処理を500℃以上かつ900℃以下の温度で行うことが好ましい。
熱処理工程において、500℃以上であれば、十分な速度でアモルファスシリコン層を固相成長して単結晶シリコン層にすることができる。また、900℃以下であれば酸素原子層から酸素が拡散して、酸素原子層がなくなることを防ぐことができる。
また、前記工程(2)、(3)、及び(4)を複数回繰り返すことができる。
また、前記工程(2)と前記工程(3)を複数回繰り返してから、前記工程(4)を行うこともできる。
このように酸素の層を複数層設けることで、単層の場合よりもゲッタリング効果を高めることができる。
以上のように、本発明によれば、先端デバイスで採用されるシリコンエピタキシャルウェーハにおいて、酸素原子層をエピタキシャル層に安定的に導入する方法を提供することができる。また、酸素原子層による近接ゲッタリング効果を有する近接ゲッタリング基板を製造することが可能となる。
本発明のエピタキシャルウェーハの製造方法のフローを示す図である。 本発明に係るエピタキシャルウェーハの製造方法で得られるエピタキシャルウェーハの一例を示した図である。 本発明に係るエピタキシャルウェーハの製造方法で得られるエピタキシャルウェーハの他の例を示した図である。 実施例1、2と比較例1におけるシリコン基板の断面の透過電子顕微鏡像である。 比較例2におけるシリコン基板の断面の透過電子顕微鏡像である。
上述のように、特殊な装置が必要なく、また、酸素原子層をエピタキシャル層に安定的に導入できるとともに、良質な単結晶シリコンのエピタキシャル層を形成できるエピタキシャルウェーハの製造方法が求められていた。
本発明者は、上記課題について鋭意検討を重ねた結果、単結晶シリコンウェーハ(基板)上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、自然酸化膜を除去する工程、自然酸化膜除去後に酸素原子層を形成する工程、酸素原子層を形成した後にプラズマCVDでアモルファスシリコン層を成膜する工程、成膜後に熱処理によりアモルファスシリコン層を単結晶化する工程を含み、基板とエピタキシャル層の界面に酸素の平面濃度が1×1015atoms/cm以下の酸素原子層が含まれるようにすることを特徴とするエピタキシャルウェーハの製造方法により、酸素原子層上に転位および積層欠陥を形成することなく、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することが可能となることを見出し、本発明を完成した。
即ち、本発明は、
単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、
(1)前記単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、
(2)前記自然酸化膜を除去した前記単結晶シリコンウェーハの表面に酸素原子層を形成する工程、
(3)前記酸素原子層を形成した前記単結晶シリコンウェーハの表面上にプラズマCVDによりアモルファスシリコン層を成膜する工程、及び
(4)前記アモルファスシリコン層を熱処理により単結晶化して前記単結晶シリコン層を形成する工程を含み、かつ、
前記酸素原子層の酸素の平面濃度を1×1015atoms/cm以下とするエピタキシャルウェーハの製造方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。以下、図面を参照して説明する。
<単結晶シリコンウェーハ>
図1に、本発明に係るエピタキシャルウェーハの製造方法のフローを示す。図1のS11の工程は、単結晶シリコンウェーハ(基板)を準備する工程である。
ここで、基板の製造方法は特に限定されない。チョクラルスキー法(Czochralski Method:以下CZ法という)により製造された基板を用いても良いし、フローティングゾーン法(Floating Zone Method:以下FZ法という)により製造された基板を用いても良い。また、CZ法及びFZ法により製造された単結晶シリコン基板上に単結晶シリコンをエピタキシャル成長させた基板を用いても良い。
<エピタキシャルウェーハ>
図2は、本発明のエピタキシャルウェーハの製造方法により得られるエピタキシャルウェーハを示した図である。本発明に係るエピタキシャルウェーハ10Aは、単結晶シリコンウェーハ1上に単結晶シリコン層3を有し、単結晶シリコン層3と単結晶シリコンウェーハ1との間に酸素原子層2を有している。
また、図3は、単結晶シリコンウェーハ上に酸素原子層と単結晶シリコン層を交互に複数層積層させたエピタキシャルウェーハ10Bを示した図である。図3に示すように、本発明のエピタキシャルウェーハの製造方法により、単結晶シリコンウェーハ1上に酸素原子層2と単結晶シリコン層3を交互に繰り返し積層させたエピタキシャルウェーハを得ることができる。このときの最上面は単結晶シリコン層である。
<工程(1)>
図1の工程(1)は単結晶シリコンウェーハ表面の自然酸化膜を除去する工程である。
工程(1)では、自然酸化膜の除去をフッ酸洗浄により行うことができる。フッ酸洗浄としては、例えば、ウェーハをフッ酸に浸漬することができる。フッ酸としてバッファードフッ酸を用いてもよい。フッ酸の濃度は自然酸化膜を除去できればよく、0.001%以上かつ60%以下とすることができる。
フッ酸の温度は10℃以上かつ50℃以下とすることができる。温度を10℃以上とすれば、フッ酸処理後のウェーハに結露が生じることをより効果的に抑制できる。また、温度を50℃以下とすれば、揮発するフッ酸の量が適度になるため安全性を高くできる。
フッ酸洗浄の時間は撥水性が確認できるまでとすることができるが、例えば、1秒以上かつ1時間以下とすることができる。1秒以上であれば自然酸化膜を確実に除去することができる。また、1時間以下とすることで時間が掛かりすぎるのを防止することができる。
フッ酸洗浄はバッチ式の洗浄装置を用いても良いし、枚葉式の洗浄装置を用いても良い。
また、フッ酸の蒸気に曝して自然酸化膜を除去してもよい。フッ酸蒸気に曝す方法としては特に限定されず、公知の方法を用いることができる。
工程(1)では、ウェーハを水素を含む雰囲気で熱処理(加熱)することで自然酸化膜を除去してもよい。このとき、ウェーハを800℃以上かつ1250℃以下の温度に加熱し、この範囲の温度を1秒以上5分以下の間保持することにより自然酸化膜を除去することができる。これにより、安定的に自然酸化膜を除去することができる。
工程(1)では、ウェーハを水素原子を含むガスまたは不活性ガスを用いたプラズマに曝すことにより自然酸化膜を除去してもよい。このようなガスとしては、例えば、水素分子、アンモニア、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノンを用いることができる。これらのガスは混合して用いてもよい。水素原子を含むガスである水素分子およびアンモニアの場合は、プラズマにより生成された水素ラジカルにより自然酸化膜を除去することができる。不活性ガスの窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノンの場合は、プラズマにより生成された高エネルギーの粒子により自然酸化膜をスパッタリングすることで除去することができる。
なお、プラズマを用いて自然酸化膜を除去する場合には、室温で自然酸化膜の除去を行っても良いし、加熱して自然酸化膜の除去を行っても良い。ウェーハをプラズマに曝す時間は、プラズマ密度やイオンエネルギーなどに依存するが、例えば1秒以上かつ30分以下とすることで、安定的に自然酸化膜を除去することができる。
<工程(2)>
図1の工程(2)は自然酸化膜を除去した単結晶シリコンウェーハの表面に酸素原子層を形成する工程である。
単結晶シリコン中で酸素原子はシリコン原子と最近接のシリコン原子の間のボンドセンター位置で安定となるため、酸素が1原子層存在する場合には、酸素の平面濃度は1.36×1015atoms/cmとなる。酸素の平面濃度が1×1015atoms/cmの場合は0.74原子層に相当する。
工程(2)では、自然酸化膜の除去後のウェーハを酸化性のガスを含む雰囲気中に放置することで酸素原子層の形成を行うことができる。酸化性のガスとしては、例えば、酸素分子、オゾン、一酸化窒素、亜酸化窒素、二酸化窒素を用いることができる。これらのガスは単独で使用しても良いし、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノンなどの不活性ガスで希釈したガスを用いても良い。また、ウェーハの酸化は室温で行っても良いし、加熱して行っても良い。
工程(2)では、自然酸化膜の除去後のウェーハを純水でリンスすることにより酸素原子層の形成を行うことができる。純水を用いることで短時間に酸素原子層を形成することができる。
純水の温度は10℃以上かつ100℃以下とすることができる。温度を10℃以上とすれば、純水リンス後のウェーハに結露が生じることをより効果的に抑制できる。また、温度は水の沸点の100℃以下とすることができる。
リンスする時間は1秒以上かつ1時間以下とすることができる。1秒以上であればより確実に酸素原子層を形成することができる。また、1時間以下とすることで時間が掛かりすぎるのを防止することができる。
純水リンスはバッチ式の洗浄装置を用いても良いし、枚葉式の洗浄装置を用いても良い。
リンス後の乾燥は大気中で実施してもよいし、不活性雰囲気で実施してもよい。本発明者の検討によれば、大気中の有機物の量を十分に減らすことで単結晶シリコン層がエピタキシャル成長できなくなることをより確実に防ぐことができる。
工程(2)では、酸素原子を含むプラズマを用いて自然酸化膜の除去後のウェーハの表面に酸素原子層の形成を行うことができる。チャンバーに酸素原子を含むガスを導入しながらプラズマを生成すると酸素ラジカルが生成され、これにより酸素原子層を形成することができる。
酸素原子を含むガスとしては、例えば、酸素分子、オゾン、窒素酸化物、二酸化炭素、一酸化炭素、テトラエトキシシランがある。これらのガスは単独で使用しても良いし、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノンなどの不活性ガスと混合して使用しても良い。また、ウェーハの酸化は室温で行っても良いし、加熱して行っても良い。
<工程(3)>
図1の工程(3)は酸素原子層を形成した単結晶シリコンウェーハの表面上にプラズマCVD(Chemical Vapor Deposition)によりアモルファスシリコン層を成膜する工程である。
アモルファスシリコン層の成膜に使うガスとして、モノシランまたはジシランを用いることができる。また、成膜ガスは水素やアルゴン、ネオンなどの希ガスと混合して用いても良い。また、ボロン、リン、砒素、アンチモンを含むガスを添加して、アモルファスシリコン層にドーピングを行っても良い。
工程(3)で用いるプラズマCVD装置や成膜条件としては、特に限定はされない。チャンバー内の圧力は、例えば、0.1Pa以上かつ300Pa以下とすることができる。また、プラズマCVD成膜時のウェーハの温度は10℃以上かつ400℃以下とすることができる。10℃以上とすれば、ウェーハを冷却する冷却水が凍結することがないので好ましい。また、400℃以下とすることで、ウェーハをヒーターにより加熱する汎用の装置を用いることができる。
プラズマの生成方法に特に制限はない。例えば、容量結合プラズマ、誘導結合プラズマ、ECR(Electron Cyclotron Resonance)プラズマ、ヘリコン波プラズマを用いることができる。また、成膜時間はアモルファスシリコン層の膜厚に応じて調整すればよい。
プラズマCVDでアモルファスシリコン層を成膜する際に、運動エネルギーの高い成膜ガスの作用により酸素原子層の酸素のマイグレーションが起こりやすくなると考えられる。これにより、後述の工程(4)の熱処理による単結晶化において欠陥が発生しにくくなる。一方、プラズマCVDではなく、減圧CVD(熱CVD)でアモルファスシリコン層を成膜した場合には、該アモルファスシリコン層から形成される単結晶シリコン層は欠陥を多く含むものになるか、もしくは多結晶シリコン層になる。
<工程(4)>
図1の工程(4)はアモルファスシリコン層を熱処理により単結晶化して単結晶シリコン層を形成する工程である。
熱処理の装置としては、例えば、縦型炉やRTA(Rapid Thermal Annealing)を用いることができる。熱処理炉は枚葉式を用いても良いし、バッチ式を用いても良い。
熱処理温度は、500℃以上かつ900℃以下とすることができる。500℃以上とすれば、アモルファスシリコン層が単結晶シリコン層となる固相成長の速度が十分となる。また900℃以下とすれば、温度が高すぎて固相成長中に酸素原子層から酸素が拡散してしまうおそれがない。
固相成長は雰囲気に依存しないため、熱処理における雰囲気は特に制限されない。例えば、窒素、酸素、アルゴン、水素を用いることができる。熱処理の時間はアモルファスシリコン層の厚さに応じて調整すれば良いが、例えば、1秒以上かつ24時間以下とすることができる。このような時間範囲であれば、安定的にアモルファスシリコン層を単結晶シリコン層にすることができる。
上記酸素原子層の酸素の平面濃度を1×1015atoms/cm以下とすることで、熱処理によって下地のシリコン単結晶基板が種結晶となって固相成長し、欠陥がない単結晶シリコン層を形成することができる。これは、酸化量が少ない場合には下地のシリコン単結晶基板の結晶性が保たれるためである。このため、酸素の平面濃度の下限値はなく、0よりも大きければよい。なお、ゲッタリング能力を安定して得るためには、1×1013atoms/cm以上であることが好ましい。酸化量が多い場合には単結晶シリコン層が欠陥を含むものとなるか、アモルファスシリコン層が単結晶シリコン層とならずに多結晶シリコン層となる。
ここで、酸素の平面濃度はSIMS(Secondary Ion Mass Spectrometry)により測定することができる。酸素原子層を含むシリコンウェーハをSIMSで測定した場合には、酸素原子層が形成された深さにピークが形成される。ピーク付近において1回のスパッタリングによる体積濃度と深さの積を積算することで平面濃度を求めることができる。
また本発明では、酸素原子層の形成とアモルファスシリコン層の成膜と単結晶化(工程(2)~(4))を複数回繰り返すことができる。このように酸素原子層を複数層設けることで、単層の場合よりもゲッタリング効果を高めることができる。
また本発明では、酸素原子層の形成とアモルファスシリコン層の成膜(工程(2)、(3))を複数回繰り返してから単結晶化(工程(4))を行ってもよい。このように酸素原子層を複数層設けることで、単層の場合よりもゲッタリング効果を高めることができる。
また、このような工程であれば、プラズマCVD装置内で酸素原子層の形成とアモルファスシリコン層の成膜を連続して行うことができるため効率的である。また、プラズマCVD装置は大気圧よりも低い圧力で使用するため、同一チャンバーにモノシランやジシランと酸素を流すことができる。このため、使用するガスによって排気系統を分ける必要がない。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例1、2、比較例1]
準備した単結晶シリコン基板の導電型、直径、結晶面方位は以下の通りである。
導電型:p型
直径:200mm
結晶面方位:(100)
次に、準備した単結晶シリコン基板の自然酸化膜を除去するためにバッチ式の装置でフッ酸洗浄後、純水でリンスした。その後、清浄度クラス1000の大気中に1~5時間放置した。具体的には、実施例1では1時間、実施例2では3時間、比較例1では5時間の放置時間とした。次に、プラズマCVD装置でアモルファスシリコン層の成膜を行った。成膜温度は250℃とし、成膜ガスにはモノシランと水素とアルゴンの混合ガスを用いた。その後、縦型炉で熱処理を行った。熱処理温度は700℃、熱処理時間は1時間とした。
さらに、酸素原子層における酸素の平面濃度をSIMSにより測定し、結晶性を評価するために断面TEM(Transmission Electron Microscopy)観察を行った。
SIMS測定の結果、酸素原子層の酸素の平面濃度は実施例1では2×1014atoms/cm、実施例2では1×1015atoms/cm、比較例1では2×1015atoms/cmであった。
図4にTEM観察結果を示す。酸素の平面濃度が1×1015atoms/cm以下の実施例1、2では酸素原子層上に転位及び積層欠陥が形成されることなく単結晶シリコン層が形成できていることがわかる。酸素の平面濃度が2×1015atoms/cmの比較例1では、成膜層は単結晶シリコン層となっているが、積層欠陥が形成されている。
[比較例2]
実施例1、2及び比較例1と同じ単結晶シリコン基板を準備した。次に、準備した単結晶シリコン基板の自然酸化膜を除去するためにバッチ式の装置でフッ酸洗浄後、純水でリンスした。その後、清浄度クラス1000の大気中に3時間放置した。次に、減圧CVD装置でアモルファスシリコン層の成膜を行った。成膜温度は550℃とし、成膜ガスにはモノシランを用いた。その後、縦型炉で熱処理を行った。熱処理温度は700℃、熱処理時間は1時間とした。
さらに、酸素原子層における酸素の平面濃度をSIMSにより測定した結果、酸素原子層の酸素の平面濃度は1×1015atoms/cmであった。また、結晶性を評価するために断面TEM観察を行った。図5にTEM観察結果を示す。成膜層は単結晶シリコン層ではなくポリシリコン層になっていることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…単結晶シリコンウェーハ、 2…酸素原子層、 3…単結晶シリコン層、
10A、10B…エピタキシャルウェーハ。

Claims (11)

  1. 単結晶シリコンウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、
    (1)前記単結晶シリコンウェーハ表面の自然酸化膜を除去する工程、
    (2)前記自然酸化膜を除去した前記単結晶シリコンウェーハの表面に酸素原子層を形成する工程、
    (3)前記酸素原子層を形成した前記単結晶シリコンウェーハの表面上にプラズマCVDによりアモルファスシリコン層を成膜する工程、及び
    (4)前記アモルファスシリコン層を熱処理により単結晶化して前記単結晶シリコン層を形成する工程を含み、かつ、
    前記酸素原子層の酸素の平面濃度を1×1015atoms/cm以下とすることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記工程(1)において、前記自然酸化膜の除去を、フッ酸洗浄またはフッ酸蒸気により行うことを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記工程(1)において、前記自然酸化膜の除去を、水素を含む雰囲気で熱処理することにより行うことを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  4. 前記工程(1)において、前記自然酸化膜の除去を、水素原子を含むガスまたは不活性ガスを用いたプラズマにより行うことを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  5. 前記工程(2)において、酸化性のガスを含む雰囲気中で前記単結晶シリコンウェーハを放置して前記酸素原子層を形成することを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  6. 前記工程(2)において、前記単結晶シリコンウェーハを純水によりリンスして前記酸素原子層を形成することを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  7. 前記工程(2)において、酸素原子を含むプラズマを用いて前記酸素原子層を形成することを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  8. 前記工程(3)において、前記アモルファスシリコン層の成膜ガスとして、モノシランまたはジシランを用いることを特徴とする請求項1から請求項7のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  9. 前記工程(4)において、前記熱処理を500℃以上かつ900℃以下の温度で行うことを特徴とする請求項1から請求項8のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  10. 前記工程(2)、(3)、及び(4)を複数回繰り返すことを特徴とする請求項1から請求項9のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  11. 前記工程(2)と前記工程(3)を複数回繰り返してから、前記工程(4)を行うことを特徴とする請求項1から請求項9のいずれか一項に記載のエピタキシャルウェーハの製造方法。
JP2021023317A 2021-02-17 2021-02-17 エピタキシャルウェーハの製造方法 Pending JP2022125625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021023317A JP2022125625A (ja) 2021-02-17 2021-02-17 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021023317A JP2022125625A (ja) 2021-02-17 2021-02-17 エピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2022125625A true JP2022125625A (ja) 2022-08-29

Family

ID=83058308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021023317A Pending JP2022125625A (ja) 2021-02-17 2021-02-17 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2022125625A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009705A1 (ja) * 2022-07-06 2024-01-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2025041531A1 (ja) * 2023-08-21 2025-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267281A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 酸化シリコン層の形成方法
JP2000323689A (ja) * 1999-05-14 2000-11-24 Toshiba Corp 半導体エピタキシャル基板及びその製造方法
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2014165494A (ja) * 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) * 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267281A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 酸化シリコン層の形成方法
JP2000323689A (ja) * 1999-05-14 2000-11-24 Toshiba Corp 半導体エピタキシャル基板及びその製造方法
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2014165494A (ja) * 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) * 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009705A1 (ja) * 2022-07-06 2024-01-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2025041531A1 (ja) * 2023-08-21 2025-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP7247902B2 (ja) エピタキシャルウェーハの製造方法
TW201604304A (zh) 半導體處理方法
JP2008538161A (ja) 基板から酸化物を除去する方法及びシステム
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
JP2022125625A (ja) エピタキシャルウェーハの製造方法
JP4655495B2 (ja) 成膜方法
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
WO2025066523A1 (zh) p型晶硅薄膜及其制备方法、半导体器件
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
CN110998789A (zh) 单晶硅的半导体晶片和制造半导体晶片的方法
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
US7947552B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US6661075B2 (en) Abrupt pn junction diode formed using chemical vapor deposition processing
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
JP2019149471A (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP2701793B2 (ja) 半導体装置の製造方法
JP2024007890A (ja) エピタキシャルウェーハの製造方法
JP2025029308A (ja) エピタキシャルウェーハの製造方法
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件
TW202521783A (zh) 磊晶晶圓的製造方法
El-Kareh et al. Unit Processes and Process Integration
JP2025029932A (ja) エピタキシャルウェーハの製造方法
JP2011060908A (ja) 半導体装置の製造方法および製造装置
KR20000018992A (ko) 에피택셜 층 성장을 위한 저온 세정 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240924