[go: up one dir, main page]

JP2021180295A - Susceptor, manufacturing method of nitride semiconductor device, and nitride semiconductor device - Google Patents

Susceptor, manufacturing method of nitride semiconductor device, and nitride semiconductor device Download PDF

Info

Publication number
JP2021180295A
JP2021180295A JP2020086224A JP2020086224A JP2021180295A JP 2021180295 A JP2021180295 A JP 2021180295A JP 2020086224 A JP2020086224 A JP 2020086224A JP 2020086224 A JP2020086224 A JP 2020086224A JP 2021180295 A JP2021180295 A JP 2021180295A
Authority
JP
Japan
Prior art keywords
layer
susceptor
semiconductor device
base material
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020086224A
Other languages
Japanese (ja)
Other versions
JP7173094B2 (en
Inventor
哲生 成田
Tetsuo Narita
一義 冨田
Kazuyoshi Tomita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2020086224A priority Critical patent/JP7173094B2/en
Publication of JP2021180295A publication Critical patent/JP2021180295A/en
Application granted granted Critical
Publication of JP7173094B2 publication Critical patent/JP7173094B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】サセプタのグラファイトに含まれる遷移金属が、半導体装置に取り込まれることを抑制する技術を提供する。【解決手段】サセプタは、窒化物半導体装置の成膜装置に用いられる。サセプタは、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素を主成分とする第1層と、前記第1層の表面を覆っており、窒化アルミニウムを主成分とする第2層と、を備えていてもよい。【選択図】図2PROBLEM TO BE SOLVED: To provide a technique for suppressing a transition metal contained in graphite of a susceptor from being incorporated into a semiconductor device. SOLUTION: A susceptor is used in a film forming apparatus of a nitride semiconductor apparatus. The susceptor covers the surface of the base material containing graphite as a main component and the surface of the base material, covers the surface of the first layer containing silicon carbide as a main component, and the surface of the first layer, and mainly contains aluminum nitride. A second layer as a component may be provided. [Selection diagram] Fig. 2

Description

本明細書に開示する技術は、サセプタ、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。 The techniques disclosed herein relate to susceptors, methods of manufacturing nitride semiconductor devices and nitride semiconductor devices.

特許文献1に、グラファイト、炭化ケイ素等により構成される表面を有するサセプタが開示されている。 Patent Document 1 discloses a susceptor having a surface composed of graphite, silicon carbide and the like.

特開2018−70405号公報Japanese Unexamined Patent Publication No. 2018-070405

サセプタに使用されるグラファイトには、例えばFe、Ni、Cr等の遷移金属が含有されている。サセプタを使用した半導体装置の成膜工程において、遷移金属がグラファイトから半導体装置内に取り込まれると、半導体装置の性能が低下する場合がある。本明細書では、サセプタのグラファイトに含まれる遷移金属が、半導体装置に取り込まれることを抑制する技術を提供する。 Graphite used in the susceptor contains transition metals such as Fe, Ni, and Cr. In the film forming process of a semiconductor device using a susceptor, if a transition metal is incorporated into the semiconductor device from graphite, the performance of the semiconductor device may deteriorate. The present specification provides a technique for suppressing the incorporation of a transition metal contained in graphite of a susceptor into a semiconductor device.

本明細書に開示される1つのサセプタは、窒化物半導体装置の成膜装置に用いられる。サセプタは、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素を主成分とする第1層と、前記第1層の表面を覆っており、窒化アルミニウムを主成分とする第2層と、を備えていてもよい。 One susceptor disclosed herein is used in a film forming apparatus for a nitride semiconductor apparatus. The susceptor covers the surface of the base material containing graphite as a main component and the surface of the base material, covers the surface of the first layer containing silicon carbide as a main component, and the surface of the first layer, and mainly contains aluminum nitride. A second layer as a component may be provided.

上記の構成では、グラファイトを主成分とする基材は、炭化ケイ素を主成分とする第1層によって覆われている。このため、グラファイトに含有される遷移金属が半導体装置に取り込まれる事態が抑制される。一方で、炭化ケイ素の第1層は、成膜装置でアンモニア等の還元性雰囲気ガスが利用される場合、還元性雰囲気ガスに晒されると、欠損が発生し易くなる。上記の構成によれば、第1層は、窒化アルミニウムを主成分とする第2層で覆われている。これにより、第1層が還元性雰囲気に晒されることを抑制することができる。このため、第1層の欠損から基材のグラファイトが露出する事態を回避することができる。この結果、グラファイトに含有される遷移金属がサセプタから半導体装置に取り込まれる事態を抑制することができる。 In the above configuration, the graphite-based substrate is covered with a first layer containing silicon carbide as the main component. Therefore, the situation where the transition metal contained in graphite is incorporated into the semiconductor device is suppressed. On the other hand, when the first layer of silicon carbide uses a reducing atmosphere gas such as ammonia in the film forming apparatus, the first layer is liable to be damaged when exposed to the reducing atmosphere gas. According to the above configuration, the first layer is covered with the second layer containing aluminum nitride as a main component. This makes it possible to prevent the first layer from being exposed to the reducing atmosphere. Therefore, it is possible to avoid the situation where the graphite of the base material is exposed from the defect of the first layer. As a result, it is possible to suppress the situation where the transition metal contained in graphite is taken into the semiconductor device from the susceptor.

前記第1層は、前記第2層よりも厚くてもよい。この構成によれば、基材の粗い表面に炭化ケイ素の第1層を比較的に厚く配置することによって、第1層の表面を基材と比較して滑らかにすることができる。これにより、炭化ケイ素と比較して成膜に時間を要する窒化アルミニウムの厚さを厚くせずとも、第2層に欠陥が生じることを抑制することができる。 The first layer may be thicker than the second layer. According to this configuration, by arranging the first layer of silicon carbide relatively thickly on the rough surface of the base material, the surface of the first layer can be made smooth as compared with the base material. As a result, it is possible to suppress the occurrence of defects in the second layer without increasing the thickness of the aluminum nitride, which takes a long time to form a film as compared with silicon carbide.

前記第1層は、前記第2層の厚さのおよそ1000倍の厚さを有していてもよい。この構成によれば、第2層の成膜時間が短くすることができる。 The first layer may have a thickness of approximately 1000 times the thickness of the second layer. According to this configuration, the film formation time of the second layer can be shortened.

本明細書に開示される他の1つのサセプタは、窒化物半導体装置の成膜装置に用いられる。サセプタは、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素を主成分とする被覆層と、前記被覆層に配置される空孔に被覆されており、窒化アルミニウムを主成分とする被覆部材と、を備えていてもよい。 Another susceptor disclosed herein is used in a film forming apparatus for a nitride semiconductor apparatus. The susceptor covers the surface of the base material containing graphite as a main component, the coating layer containing silicon carbide as a main component, and the pores arranged in the coating layer, and is nitrided. A covering member containing aluminum as a main component may be provided.

上記の構成では、グラファイトを主成分とする基材は、炭化ケイ素を主成分とする被覆層によって覆われている。このため、グラファイトに含有される遷移金属が半導体装置に取り込まれる事態が抑制される。また、被覆層の空孔は、窒化アルミニウムの被覆部材で被覆されている。これにより、被覆層の空孔から基材のグラファイトが露出する事態を回避することができる。この結果、グラファイトに含有される遷移金属がサセプタから半導体装置に取り込まれる事態を抑制することができる。 In the above configuration, the base material containing graphite as a main component is covered with a coating layer containing silicon carbide as a main component. Therefore, the situation where the transition metal contained in graphite is incorporated into the semiconductor device is suppressed. Further, the pores of the coating layer are covered with a coating member of aluminum nitride. This makes it possible to avoid the situation where the graphite of the base material is exposed from the pores of the coating layer. As a result, it is possible to suppress the situation where the transition metal contained in graphite is taken into the semiconductor device from the susceptor.

本明細書に開示される窒化物半導体装置の製造方法は、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素で作製される被覆層と、を備えるサセプタ中間材の表面に窒化アルミニウムを主成分とする部材を供給して、前記サセプタ中間材が配置される成膜装置内でサセプタを作製する作製工程と、前記作製工程に続いて、前記サセプタ上に配置される基板を前記成膜装置に導入する導入工程と、前記成膜装置内の前記基板に、還元性雰囲気ガスを用いて窒化物半導体層を成膜する成膜工程と、を備えていてもよい。 The method for manufacturing a nitride semiconductor device disclosed in the present specification is a susceptor intermediate including a base material containing graphite as a main component and a coating layer covering the surface of the base material and made of silicon carbide. A manufacturing step of supplying a member containing aluminum nitride as a main component to the surface of the material to manufacture a susceptor in a film forming apparatus in which the susceptor intermediate material is arranged, and an arrangement on the susceptor following the manufacturing step. Even if it is provided with an introduction step of introducing the substrate to be formed into the film forming apparatus and a film forming step of forming a nitride semiconductor layer on the substrate in the film forming apparatus by using a reducing atmosphere gas. good.

上記の構成では、還元性雰囲気ガスを用いた成膜工程に先立って、サセプタ中間材に窒化アルミニウムを主成分とする部材を供給して、サセプタを作製する。なお、サセプタ中間材は、基材と被覆層とを有しており、窒化アルミニウムを主成分とする部材を有していないものであってもよいし、繰り返し成膜によってサセプタの被覆層の炭化ケイ素に空孔が発生しているものであってもよい。この構成では、成膜工程の前工程で、窒化アルミニウムが供給される。これにより、サセプタのグラファイトが、外部に露出することが抑制された状態で、成膜工程を実行することができる。これにより、グラファイトに含有される遷移金属がサセプタから半導体装置に取り込まれる事態を抑制することができる。 In the above configuration, a member containing aluminum nitride as a main component is supplied to the susceptor intermediate material to prepare the susceptor prior to the film forming step using the reducing atmosphere gas. The susceptor intermediate material may have a base material and a coating layer and may not have a member containing aluminum nitride as a main component, or the coating layer of the susceptor may be carbonized by repeated film formation. It may be one in which pores are generated in silicon. In this configuration, aluminum nitride is supplied in the pre-process of the film forming process. Thereby, the film forming step can be executed in a state where the graphite of the susceptor is suppressed from being exposed to the outside. As a result, it is possible to suppress the situation where the transition metal contained in graphite is taken into the semiconductor device from the susceptor.

本明細書に開示される窒化物半導体装置は、p型導電層と、前記p型導電層と界面を介して接触しており、平均Fe濃度が2.0×1014cm−3以下であるn型導電層を備えていてもよい。 The nitride semiconductor device disclosed in the present specification is in contact with the p-type conductive layer via an interface, and has an average Fe concentration of 2.0 × 10 14 cm -3 or less. It may be provided with an n-type conductive layer.

上記したサセプタを用いて作製された窒化物半導体装置では、n型導電層のFe濃度を低く抑えることができる。これにより、Feによる半導体装置の性能低下を抑制することができる。 In the nitride semiconductor device manufactured by using the above-mentioned susceptor, the Fe concentration of the n-type conductive layer can be suppressed to a low level. This makes it possible to suppress deterioration in the performance of the semiconductor device due to Fe.

第1実施例の成膜装置の概略断面図である。It is the schematic sectional drawing of the film forming apparatus of 1st Example. 第1実施例のサセプタの表面近傍の拡大断面図である。It is an enlarged sectional view near the surface of the susceptor of 1st Example. 第1実施例の半導体装置の概略断面図である。It is the schematic sectional drawing of the semiconductor device of 1st Example. 第1実施例の半導体装置の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of the semiconductor device of 1st Example. 第1実施例の半導体装置のn型GaN層のFe濃度の測定結果のグラフである。It is a graph of the measurement result of the Fe concentration of the n-type GaN layer of the semiconductor device of 1st Example. 比較例の半導体装置のn型GaN層のFe濃度の測定結果のグラフである。It is a graph of the measurement result of the Fe concentration of the n-type GaN layer of the semiconductor device of the comparative example. 第1実施例の半導体装置の不純物濃度の測定結果のグラフである。It is a graph of the measurement result of the impurity concentration of the semiconductor device of 1st Example. 第2実施例のサセプタの表面近傍の拡大断面図である。It is an enlarged sectional view near the surface of the susceptor of the 2nd Example.

(第1実施例)
(成膜装置の構成)
図1に、本実施例に係る成膜装置2の断面概略図を示す。成膜装置2は、例えば、GaN等の窒化物半導体装置を生成するために用いられる。成膜装置2は、有機金属気相成長(以下「MOVPE」と呼ぶ)法を用いて、基板101上に、n型導電層及びp型導電層を生成する。成膜装置2は、容器4と、反応ガス供給部6と、ヒータ8と、サセプタ10と、を備える。
(First Example)
(Structure of film forming equipment)
FIG. 1 shows a schematic cross-sectional view of the film forming apparatus 2 according to the present embodiment. The film forming apparatus 2 is used to generate a nitride semiconductor apparatus such as GaN. The film forming apparatus 2 forms an n-type conductive layer and a p-type conductive layer on the substrate 101 by using an organic metal vapor phase growth (hereinafter referred to as “MOVPE”) method. The film forming apparatus 2 includes a container 4, a reaction gas supply unit 6, a heater 8, and a susceptor 10.

容器4は、ヒータ8とサセプタ10とを収容する。容器4には、外部から延びる反応ガス供給部6が貫通している。反応ガス供給部6は、反応ガスを容器4外から容器4内に導入する配管を有する。ヒータ8は、サセプタ10上に載置される基板101の温度を調整する。 The container 4 houses the heater 8 and the susceptor 10. A reaction gas supply unit 6 extending from the outside penetrates the container 4. The reaction gas supply unit 6 has a pipe for introducing the reaction gas from the outside of the container 4 into the container 4. The heater 8 adjusts the temperature of the substrate 101 mounted on the susceptor 10.

(サセプタの構成)
次いで、図2を参照して、サセプタ10の構成を説明する。サセプタ10は、円板形状を有する。サセプタ10は、円板形状の中心軸を中心に、容器4に回転可能に配置されている。サセプタ10は、基材12と、被覆層14と、保護層16と、を備える。基材12は、グラファイトを主成分とする材料で作製されている。基材12の材料は、グラファイトの他に、グラファイトと比較して微量のFe、Ni、Cr等の遷移金属を含有する。基材12は、被覆層14で覆われている。被覆層14は、基材12の表面全体を覆っている。被覆層14は、炭化ケイ素を主成分とする材料で作製されている。被覆層14は、純度が高い炭化ケイ素で作製されており、炭化ケイ素に含まれる不純物の割合は、グラファイトと比較して微量である。
(Structure of susceptor)
Next, the configuration of the susceptor 10 will be described with reference to FIG. The susceptor 10 has a disk shape. The susceptor 10 is rotatably arranged in the container 4 about a disk-shaped central axis. The susceptor 10 includes a base material 12, a coating layer 14, and a protective layer 16. The base material 12 is made of a material containing graphite as a main component. In addition to graphite, the material of the base material 12 contains a trace amount of transition metals such as Fe, Ni, and Cr as compared with graphite. The base material 12 is covered with a coating layer 14. The coating layer 14 covers the entire surface of the base material 12. The coating layer 14 is made of a material containing silicon carbide as a main component. The coating layer 14 is made of high-purity silicon carbide, and the proportion of impurities contained in the silicon carbide is very small as compared with graphite.

被覆層14は、100μmの厚さを有する。なお、被覆層14の厚さは、製造誤差分だけ、100μmからずれる場合がある。被覆層14は、保護層16によって覆われている。保護層16は、被覆層14の全面を覆っている。保護層16は、窒化アルミニウムを主成分とする材料で作製されている。保護層16は、純度が高い窒化アルミニウムで作製されている。保護層16は、0.1μmの厚さを有する。なお、保護層16の厚さは、製造誤差分だけ、0.1μmからずれる場合がある。被覆層14の厚さは、保護層16の厚さのおよそ1000倍である。「およそ」1000倍とは、被覆層14と保護層16とが設計値通りに作製された場合には1000倍であるが、製造誤差によって、1000倍からずれる場合を含むことを意味している。 The coating layer 14 has a thickness of 100 μm. The thickness of the coating layer 14 may deviate from 100 μm by a manufacturing error. The covering layer 14 is covered with a protective layer 16. The protective layer 16 covers the entire surface of the covering layer 14. The protective layer 16 is made of a material containing aluminum nitride as a main component. The protective layer 16 is made of high-purity aluminum nitride. The protective layer 16 has a thickness of 0.1 μm. The thickness of the protective layer 16 may deviate from 0.1 μm due to a manufacturing error. The thickness of the covering layer 14 is approximately 1000 times the thickness of the protective layer 16. "Approximately" 1000 times means that the coating layer 14 and the protective layer 16 are 1000 times when manufactured according to the design value, but include a case where the coating layer 14 and the protective layer 16 deviate from 1000 times due to a manufacturing error. ..

サセプタ10では、保護層16が容器4内に露出しており、基材12と被覆層14とは、保護層16で被覆されて容器4内に露出していない。 In the susceptor 10, the protective layer 16 is exposed in the container 4, and the base material 12 and the coating layer 14 are covered with the protective layer 16 and are not exposed in the container 4.

(半導体装置の構成)
次いで、図3を参照して、半導体装置100の構成を説明する。半導体装置100は、PN接合のダイオードである。半導体装置100は、基板101と、n型のGaN層102と、p型のGaN層104と、p型のGaN層106と、電極110、112とを備える。基板101は、n型のGaN層を有する。半導体装置100は、基板101の表面に、n型のGaN層102、p型のGaN層104と、p型のGaN層106が順に積層された構造を有する。半導体装置100の表面には電極112が配置され、半導体装置100の表面には電極110が配置される。
(Semiconductor device configuration)
Next, the configuration of the semiconductor device 100 will be described with reference to FIG. The semiconductor device 100 is a PN junction diode. The semiconductor device 100 includes a substrate 101, an n-type GaN layer 102, a p-type GaN layer 104, a p-type GaN layer 106, and electrodes 110 and 112. The substrate 101 has an n-type GaN layer. The semiconductor device 100 has a structure in which an n-type GaN layer 102, a p-type GaN layer 104, and a p-type GaN layer 106 are sequentially laminated on the surface of the substrate 101. The electrode 112 is arranged on the surface of the semiconductor device 100, and the electrode 110 is arranged on the surface of the semiconductor device 100.

(半導体装置の製造方法)
次いで、図4を参照して、半導体装置100の製造方法を説明する。半導体装置100を製造する際、基板101を成膜装置2に収容するが、その前に、サセプタ10を完成させるために、まずS12の処理を実行する。S12では、成膜装置2内にサセプタ10の中間材を配置する。中間材は、図2に示されるように、基材12と被覆層14とを備える。以下では、サセプタ10の中間材を、中間材(12、14)と呼ぶ。
(Manufacturing method of semiconductor device)
Next, a method of manufacturing the semiconductor device 100 will be described with reference to FIG. When manufacturing the semiconductor device 100, the substrate 101 is housed in the film forming apparatus 2, but before that, in order to complete the susceptor 10, the process of S12 is first executed. In S12, the intermediate material of the susceptor 10 is arranged in the film forming apparatus 2. As shown in FIG. 2, the intermediate material includes a base material 12 and a coating layer 14. Hereinafter, the intermediate material of the susceptor 10 is referred to as an intermediate material (12, 14).

S12では、中間材(12、14)の表面に、保護層16である窒化アルミニウム層を生成する。具体的には、成膜装置2において、MOVPE法を用いて、保護層16を生成する。なお、S12の処理は、保護層16の経時劣化を回避するために、既に保護層16を有するサセプタ10にも用いられてもよい。なお、この場合、中間材は、基材12と被覆層14と保護層16とを備えていてもよい。また、S12の処理は、毎回実行されなくてもよく、例えば、所定の期間、または所定の回数の利用毎に実行されてもよい。次いで、S14において、基板101をS12で作製されたサセプタ10上に載置する。次いで、S16において、基板101の表面に、n型のGaN層102を生成する。具体的には、Gaの原料としてトリメチルガリウム、窒素の原料としてアンモニアガス、n型不純物シリコンの原料としてモノメチルシランガス、キャリアガスとして水素を用いて、MOVPE法でn型のGaN層102を生成する。成膜温度は、950℃で維持される。S16では、例えば、Si濃度が2.8×1016cm−3、炭素濃度が2×1015cm−3、膜厚が3.2μmのn型のGaN層102が生成される。 In S12, an aluminum nitride layer, which is a protective layer 16, is formed on the surface of the intermediate material (12, 14). Specifically, in the film forming apparatus 2, the protective layer 16 is generated by using the MOVPE method. The treatment of S12 may also be used for the susceptor 10 that already has the protective layer 16 in order to avoid deterioration of the protective layer 16 over time. In this case, the intermediate material may include the base material 12, the coating layer 14, and the protective layer 16. Further, the process of S12 may not be executed every time, and may be executed, for example, for a predetermined period or every use for a predetermined number of times. Next, in S14, the substrate 101 is placed on the susceptor 10 made in S12. Next, in S16, an n-type GaN layer 102 is generated on the surface of the substrate 101. Specifically, trimethylgallium is used as a raw material for Ga, ammonia gas is used as a raw material for nitrogen, monomethylsilane gas is used as a raw material for n-type impurity silicon, and hydrogen is used as a carrier gas to generate an n-type GaN layer 102 by the MOVPE method. The film formation temperature is maintained at 950 ° C. In S16, for example, an n-type GaN layer 102 having a Si concentration of 2.8 × 10 16 cm -3 , a carbon concentration of 2 × 10 15 cm -3 , and a film thickness of 3.2 μm is generated.

次いで、S18において、n型のGaN層102の表面に、p型のGaN層104を生成する。具体的には、p型不純物マグネシウムの原料としてビス(シクロペンタジエニル)マグネシウムを用いて、その他はn型のGaN層102と同様のガスと温度で、p型のGaN層104を生成する。S18では、例えば、Mg濃度が1.4×1019cm−3、膜厚が0.5μmのp型のGaN層104が生成される。 Next, in S18, a p-type GaN layer 104 is generated on the surface of the n-type GaN layer 102. Specifically, bis (cyclopentadienyl) magnesium is used as a raw material for the p-type impurity magnesium, and the p-type GaN layer 104 is generated at the same gas and temperature as the n-type GaN layer 102. In S18, for example, a p-type GaN layer 104 having a Mg concentration of 1.4 × 10 19 cm -3 and a film thickness of 0.5 μm is generated.

次いで、S20において、p型のGaN層104の表面に、p型のGaN層106を生成する。S20の処理では、S18の処理と同様に、p型不純物マグネシウムの原料としてビス(シクロペンタジエニル)マグネシウムを用いて、その他はn型のGaN層102と同様のガスと温度で、p型のGaN層106を生成する。なお、S20の処理では、S18の処理と比較して、p型不純物の濃度が高くなるように、ビス(シクロペンタジエニル)マグネシウムが調整されている。S20では、例えば、Mg濃度が9×1019cm−3、膜厚が0.1μmのp型のGaN層106が生成される。 Next, in S20, the p-type GaN layer 106 is generated on the surface of the p-type GaN layer 104. In the treatment of S20, as in the treatment of S18, bis (cyclopentadienyl) magnesium is used as a raw material for the p-type impurity magnesium, and the other parts are p-type at the same gas and temperature as the n-type GaN layer 102. Generate the GaN layer 106. In the treatment of S20, bis (cyclopentadienyl) magnesium is adjusted so that the concentration of p-type impurities is higher than that of the treatment of S18. In S20, for example, a p-type GaN layer 106 having a Mg concentration of 9 × 10 19 cm -3 and a film thickness of 0.1 μm is generated.

次いで、S22において、S20で生成された積層体に対して、熱処理を実行する。熱処理では、S20で生成された積層体が、窒素雰囲気において、850℃で5分間加熱される。これにより、S20で生成された積層体に含有される水素が離脱される。次いで、S24において、S22で熱処理後の積層体に、ドライエッチングによるエッチングを実行して、p型のGaN層104、106を貫通するメサ構造を形成する。次いで、S26において、電極110、112を生成する。具体的には、GaN層106の表面にNi/Auオーミック電極である電極112を生成し、基板101の裏面にTi/Alオーミック電極である電極110を生成して、半導体装置100が生成される。S26では、酸素雰囲気において、525℃で5分間維持される。 Next, in S22, heat treatment is performed on the laminate produced in S20. In the heat treatment, the laminate produced in S20 is heated at 850 ° C. for 5 minutes in a nitrogen atmosphere. As a result, the hydrogen contained in the laminate produced in S20 is released. Next, in S24, etching by dry etching is performed on the laminate after heat treatment in S22 to form a mesa structure penetrating the p-type GaN layers 104 and 106. Next, in S26, electrodes 110 and 112 are generated. Specifically, the electrode 112 which is a Ni / Au ohmic electrode is generated on the front surface of the GaN layer 106, and the electrode 110 which is a Ti / Al ohmic electrode is generated on the back surface of the substrate 101 to generate the semiconductor device 100. .. In S26, it is maintained at 525 ° C. for 5 minutes in an oxygen atmosphere.

なお、必要に応じて、ダイシングによって半導体装置100を分割してもよいし、メサ構造の終端部近傍での電界集中を回避するためにイオン注入処理を追加してもよい。また、表面からのリーク電流を抑制するために、エッチング後の表面に、ポリイミド又は絶縁膜を形成する形成処理を追加してもよい。 If necessary, the semiconductor device 100 may be divided by dicing, or an ion implantation process may be added in order to avoid electric field concentration in the vicinity of the terminal portion of the mesa structure. Further, in order to suppress the leakage current from the surface, a forming treatment for forming a polyimide or an insulating film may be added to the surface after etching.

(半導体装置の分析結果)
次いで、図5から図7を参照して上記の製造方法で作製された半導体装置100の二次イオン質量分析(SIMS)法による測定結果を説明する。図5は、半導体装置100の基板101とn型のGaN層102におけるFe濃度の分析結果を示す。図6は、比較例として、成膜装置2のサセプタ10を、基材12と被覆層14とを備える一方、保護層16が配置されていないサセプタを用いて、上記の製造方法で作製された比較例の半導体装置を用いた、基板とn型のGaN層におけるFe濃度の分析結果を示す。図5及び図6の横軸は、n型のGaN層102の表面からの距離を示し、縦軸はFe濃度を示す。
(Analysis results of semiconductor devices)
Next, the measurement results by the secondary ion mass spectrometry (SIMS) method of the semiconductor device 100 manufactured by the above manufacturing method will be described with reference to FIGS. 5 to 7. FIG. 5 shows the analysis results of the Fe concentration in the substrate 101 of the semiconductor device 100 and the n-type GaN layer 102. FIG. 6 shows, as a comparative example, the susceptor 10 of the film forming apparatus 2 produced by the above-mentioned manufacturing method using a susceptor provided with a base material 12 and a coating layer 14 but not provided with a protective layer 16. The analysis result of the Fe concentration in the substrate and the n-type GaN layer using the semiconductor device of the comparative example is shown. The horizontal axis of FIGS. 5 and 6 indicates the distance from the surface of the n-type GaN layer 102, and the vertical axis indicates the Fe concentration.

図5では、3か所のSIMS分析点において、分析された結果が重ねて示されている。図6では、1か所の分析点において、分析された結果が示されている。なお、本分析では、Fe濃度が検出の下限値が1.0×1014cm−3である。このため、図5及び図6では、Fe濃度が1.0×1014cm−3以下の場合、Fe濃度が1.0×1014cm−3として示されている。サセプタ10を用いて作製された本実施例の半導体装置100では、Fe不純物の偏析は見られず、平均的にFe濃度が2.0×1014cm−3以下であった。なお、個別のデータポイントでは最大5.0×1014cm−3の値を示しているが、前後の深さ位置の測定値は低く、SIMS分析法の測定ノイズが原因である。また、GaN基板よりも深い位置で検出されるFeは、MOVPEの成膜に由来するものではなく、入手したGaN基板に元々含まれる不純物によるものである。図5と図6とを比較すると明らかなように、比較例の半導体装置では、n型のGaN層の表面から基板とn型のGaN層との界面に近づくのに従って、Fe濃度が高くなり、基板とn型のGaN層との界面では、Fe不純物が偏析されている。さらに、容量電圧測定(即ちCV測定)によって、n型のGaN層102の電子の濃度を分析した結果、n型のGaN層102の電子の濃度は、n型のGaN層102のSiドナー濃度と炭素アクセプタ濃度との差とほぼ一致していた。これにより、Feがn型のGaN層102に混入することによる電子濃度の低下は確認されなかった。 In FIG. 5, the analysis results are superimposed and shown at the three SIMS analysis points. In FIG. 6, the analysis result is shown at one analysis point. In this analysis, the lower limit of detection of Fe concentration is 1.0 × 10 14 cm -3 . Therefore, in FIGS. 5 and 6, when the Fe concentration is 1.0 × 10 14 cm -3 or less, the Fe concentration is shown as 1.0 × 10 14 cm -3. In the semiconductor device 100 of this example manufactured by using the susceptor 10, segregation of Fe impurities was not observed, and the Fe concentration was 2.0 × 10 14 cm -3 or less on average. The individual data points show a maximum value of 5.0 × 10 14 cm -3 , but the measured values at the front and back depth positions are low, which is caused by the measurement noise of the SIMS analysis method. Further, Fe detected at a position deeper than the GaN substrate is not derived from the film formation of MOVPE, but is due to impurities originally contained in the obtained GaN substrate. As is clear from comparing FIGS. 5 and 6, in the semiconductor device of the comparative example, the Fe concentration increases as the surface of the n-type GaN layer approaches the interface between the substrate and the n-type GaN layer. Fe impurities are segregated at the interface between the substrate and the n-type GaN layer. Furthermore, as a result of analyzing the electron concentration of the n-type GaN layer 102 by capacitive voltage measurement (that is, CV measurement), the electron concentration of the n-type GaN layer 102 is the Si donor concentration of the n-type GaN layer 102. It was almost the same as the difference from the carbon acceptor concentration. As a result, it was not confirmed that Fe was mixed in the n-type GaN layer 102 to reduce the electron concentration.

図7は、半導体装置100のn型のGaN層102とp型のGaN層104、106における不純物濃度のSIMS分析結果を示す。図7の横軸は、p型のGaN層106の表面からの距離を示し、縦軸は不純物濃度を示す。本分析では、不純物として、Mg、Si、炭素、及び酸素の濃度を分析した。図7では、結果R1がMgの濃度、結果R2がSiの濃度、結果R3が酸素の濃度、結果R4が炭素の濃度を、それぞれ示している。図7に示すように、電子濃度と正孔濃度を決めるSi濃度とMg濃度は、それぞれn型のGaN層102とp型のGaN層104との界面とその他の領域で均一である。半導体装置100では、平均的にFe濃度が2.0×1014cm−3以下であり、Si及びMg濃度の1/100以下の値であった。従って、Fe濃度がn型層及びp型層に混入することによる電子、及び、正孔濃度の低下は確認されなかった。なお、不純物濃度が「均一である」状態は、不純物濃度が一致している状態以外に、不純物濃度は一致していないが、n型のGaN層102とp型のGaN層104との界面の不純物濃度が、その他の領域の不純物濃度よりも低い場合もあれば、高い場合もあり、他の領域の不純物濃度と比較して高い値を有していない状態を含む。 FIG. 7 shows the SIMS analysis results of the impurity concentrations in the n-type GaN layer 102 and the p-type GaN layers 104 and 106 of the semiconductor device 100. The horizontal axis of FIG. 7 shows the distance from the surface of the p-type GaN layer 106, and the vertical axis shows the impurity concentration. In this analysis, the concentrations of Mg, Si, carbon, and oxygen as impurities were analyzed. In FIG. 7, the result R1 shows the concentration of Mg, the result R2 shows the concentration of Si, the result R3 shows the concentration of oxygen, and the result R4 shows the concentration of carbon. As shown in FIG. 7, the Si concentration and the Mg concentration that determine the electron concentration and the hole concentration are uniform at the interface between the n-type GaN layer 102 and the p-type GaN layer 104 and other regions, respectively. In the semiconductor device 100, the Fe concentration was 2.0 × 10 14 cm -3 or less on average, which was 1/100 or less of the Si and Mg concentrations. Therefore, it was not confirmed that the electron and hole concentrations were lowered due to the Fe concentration being mixed in the n-type layer and the p-type layer. In the state where the impurity concentration is "uniform", except for the state where the impurity concentration is the same, the impurity concentration is not the same, but the interface between the n-type GaN layer 102 and the p-type GaN layer 104. The impurity concentration may be lower or higher than the impurity concentration in the other region, and includes a state in which the impurity concentration does not have a high value as compared with the impurity concentration in the other region.

(効果)
サセプタ10では、基材12が炭化ケイ素を主成分とする被覆層14によって覆われている。このため、基材12のグラファイトに含有される遷移金属が半導体装置100に取り込まれる事態が抑制される。また、サセプタ10では、被覆層14が、窒化アルミニウムを主成分とする保護層16で覆われている。これにより、被覆層14が還元性雰囲気に晒されることを抑制することができる。この結果、被覆層14が還元性雰囲気ガスに晒されることによって、被覆層14に欠損が発生することを抑制することができる。この構成によれば、内部のFe濃度が低く、Feの偏析が抑制された半導体装置100を作製することができる。
(effect)
In the susceptor 10, the base material 12 is covered with a coating layer 14 containing silicon carbide as a main component. Therefore, the situation where the transition metal contained in the graphite of the base material 12 is taken into the semiconductor device 100 is suppressed. Further, in the susceptor 10, the coating layer 14 is covered with the protective layer 16 containing aluminum nitride as a main component. This makes it possible to prevent the coating layer 14 from being exposed to the reducing atmosphere. As a result, it is possible to suppress the occurrence of defects in the coating layer 14 due to the exposure of the coating layer 14 to the reducing atmosphere gas. According to this configuration, it is possible to manufacture the semiconductor device 100 in which the Fe concentration inside is low and the segregation of Fe is suppressed.

サセプタでは、基材として、グラファイトに換えてSiCを用いることによって、半導体装置へのFeの混入が抑制され得る。しかしながら、SiCの基材は、工業用のグラファイトと比較して非常に高価である。本実施例のサセプタ10では、比較的に安価なグラファイトの基材12に被覆層14及び保護層16を配置することによって、比較的に高価なSiCの基材を用いることなく、内部のFe濃度が低く、Feの偏析が抑制された半導体装置100を作製することを実現することができる。これにより、半導体装置100の製造コストを低減することができる。 In the susceptor, by using SiC instead of graphite as the base material, the mixing of Fe into the semiconductor device can be suppressed. However, SiC substrates are very expensive compared to industrial graphite. In the susceptor 10 of this embodiment, by arranging the coating layer 14 and the protective layer 16 on the relatively inexpensive graphite base material 12, the internal Fe concentration can be achieved without using the relatively expensive SiC base material. It is possible to realize the semiconductor device 100 in which the segregation of Fe is suppressed. This makes it possible to reduce the manufacturing cost of the semiconductor device 100.

サセプタ10では、基材12と保護層16との間に、被覆層14が配置されている。基材12はグラファイトで作製されているため、基材12の表面には、凹凸が多い。このため、基材12の表面に直接的に保護層16を配置しようとすると、保護層16を、基材12の表面の凹凸を覆うだけの厚さで作製しなければならない。しかしながら、窒化アルミニウムの成膜速度には、炭化ケイ素の成膜速度と比較して遅い。このため、基材12の表面に直接的に保護層16を配置しようとすると、保護層16の成膜に長時間を要する。一方、基材12の凹凸を覆うために、比較的に厚い被覆層14を配置することによって、保護層16を薄くすることができる。これにより、保護層16の生成期間を短縮することができる。 In the susceptor 10, the coating layer 14 is arranged between the base material 12 and the protective layer 16. Since the base material 12 is made of graphite, the surface of the base material 12 has many irregularities. Therefore, when the protective layer 16 is to be arranged directly on the surface of the base material 12, the protective layer 16 must be manufactured with a thickness sufficient to cover the unevenness of the surface of the base material 12. However, the film forming speed of aluminum nitride is slower than the film forming rate of silicon carbide. Therefore, if the protective layer 16 is to be arranged directly on the surface of the base material 12, it takes a long time to form the protective layer 16. On the other hand, the protective layer 16 can be made thinner by arranging a relatively thick covering layer 14 in order to cover the unevenness of the base material 12. Thereby, the generation period of the protective layer 16 can be shortened.

上記の製造方法では、半導体装置100の成膜に先立って、サセプタ10の中間材(12、14)に、保護層16を生成して、サセプタ10を作製する処理が実行される。これにより、被覆層14及び保護層16の劣化によって、基材12が露出することを抑制し、グラファイトに含有される遷移金属がサセプタ10から半導体装置100に取り込まれる事態を抑制することができる。 In the above manufacturing method, prior to the film formation of the semiconductor device 100, a process of forming a protective layer 16 on the intermediate material (12, 14) of the susceptor 10 to produce the susceptor 10 is executed. As a result, it is possible to suppress the exposure of the base material 12 due to the deterioration of the coating layer 14 and the protective layer 16, and to prevent the transition metal contained in graphite from being taken into the semiconductor device 100 from the susceptor 10.

(第2実施例)
図8を参照して、第2実施例のサセプタ200について、第1実施例のサセプタ10と異なる点を説明する。サセプタ200は、基材12と被覆層14とを備える一方、保護層16を備えていない。サセプタ200は、被覆層14の空孔14aに被覆される被覆部材116を備える。空孔14aは、被覆層14が還元性雰囲気に晒されることによって形成される欠陥である。被覆部材116は、被覆層14の表面も覆っている。被覆部材116は、保護層16と同様の材料、即ち、窒化アルミニウムを主成分とする材料で作製されている。
(Second Example)
The difference between the susceptor 200 of the second embodiment and the susceptor 10 of the first embodiment will be described with reference to FIG. The susceptor 200 includes a base material 12 and a coating layer 14, but does not include a protective layer 16. The susceptor 200 includes a covering member 116 that is covered with the pores 14a of the covering layer 14. The pores 14a are defects formed by exposing the coating layer 14 to a reducing atmosphere. The covering member 116 also covers the surface of the covering layer 14. The covering member 116 is made of the same material as the protective layer 16, that is, a material containing aluminum nitride as a main component.

この構成によれば、被覆層14の欠陥である空孔14aが、被覆部材116で被覆されている。これにより、基材12が容器4内に露出されることを抑制することができる。 According to this configuration, the pores 14a, which are defects of the covering layer 14, are covered with the covering member 116. As a result, it is possible to prevent the base material 12 from being exposed in the container 4.

なお、変形例では、サセプタ200は、サセプタ10と同様の保護層16を備えていてもよい。 In the modified example, the susceptor 200 may include the same protective layer 16 as the susceptor 10.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples exemplified above.

(変形例)
サセプタ10の被覆層14及び保護層16の厚さは、実施例の厚さに限られない。また、サセプタ10は、被覆層14及び保護層16以外の層を有していてもよい。
(Modification example)
The thickness of the covering layer 14 and the protective layer 16 of the susceptor 10 is not limited to the thickness of the embodiment. Further, the susceptor 10 may have a layer other than the covering layer 14 and the protective layer 16.

半導体装置100は、ダイオード以外に、MOSFET等の異なる種類の半導体装置であってもよい。 The semiconductor device 100 may be a different type of semiconductor device such as a MOSFET, in addition to the diode.

半導体装置100を構成するIII族窒化物半導体はGaNに限定されるものではなく、例えばAlN(窒化アルミニウム)、InN(窒化インジウム)、または、その混晶等であってもよい。 The group III nitride semiconductor constituting the semiconductor device 100 is not limited to GaN, and may be, for example, AlN (aluminum nitride), InN (indium nitride), or a mixed crystal thereof.

また、成膜装置2は、例えば、上方から押圧ガスを供給し、側方から反応ガスを供給する成膜装置等、他の構成を有していてもよい。 Further, the film forming apparatus 2 may have another configuration such as, for example, a film forming apparatus that supplies a pressing gas from above and a reaction gas from the side.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes itself has technical usefulness.

2:成膜装置、10:サセプタ、12:基材、14:被覆層、16:保護層、100:半導体装置、101:基板、102:n型GaN層、104、106:p型GaN層、110、112:電極、116:被覆部材 2: Film forming device, 10: susceptor, 12: base material, 14: coating layer, 16: protective layer, 100: semiconductor device, 101: substrate, 102: n-type GaN layer, 104, 106: p-type GaN layer, 110, 112: Electrode, 116: Coating member

Claims (6)

窒化物半導体装置の成膜装置に用いられるサセプタであって、
グラファイトを主成分とする基材と、
前記基材の表面を覆っており、炭化ケイ素を主成分とする第1層と、
前記第1層の表面を覆っており、窒化アルミニウムを主成分とする第2層と、を備える、サセプタ。
It is a susceptor used for film formation equipment of nitride semiconductor equipment.
A base material containing graphite as the main component and
The first layer, which covers the surface of the base material and contains silicon carbide as a main component, and
A susceptor that covers the surface of the first layer and includes a second layer containing aluminum nitride as a main component.
前記第1層は、前記第2層よりも厚い、請求項1に記載のサセプタ。 The susceptor according to claim 1, wherein the first layer is thicker than the second layer. 前記第1層は、前記第2層の厚さのおよそ1000倍の厚さを有する、請求項2に記載のサセプタ。 The susceptor according to claim 2, wherein the first layer has a thickness of about 1000 times the thickness of the second layer. 窒化物半導体装置の成膜装置に用いられるサセプタであって、
グラファイトを主成分とする基材と、
前記基材の表面を覆っており、炭化ケイ素を主成分とする被覆層と、
前記被覆層に配置される空孔に被覆されており、窒化アルミニウムを主成分とする被覆部材、を備えるサセプタ。
It is a susceptor used for film formation equipment of nitride semiconductor equipment.
A base material containing graphite as the main component and
A coating layer containing silicon carbide as a main component, which covers the surface of the base material,
A susceptor provided with a coating member, which is covered with pores arranged in the coating layer and contains aluminum nitride as a main component.
窒化物半導体装置の製造方法であって、
グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素で作製される被覆層と、を備えるサセプタ中間材の表面に窒化アルミニウムを主成分とする部材を供給して、前記サセプタ中間材が配置される成膜装置内でサセプタを作製する作製工程と、
前記作製工程に続いて、前記サセプタ上に配置される基板を前記成膜装置に導入する導入工程と、
前記成膜装置内の前記基板に、還元性雰囲気ガスを用いて窒化物半導体層を成膜する成膜工程と、を備える、窒化物半導体装置の製造方法。
It is a manufacturing method of nitride semiconductor equipment.
A member containing aluminum nitride as a main component is supplied to the surface of a susceptor intermediate material comprising a base material containing graphite as a main component and a coating layer covering the surface of the base material and made of silicon carbide. , The manufacturing process of manufacturing the susceptor in the film forming apparatus on which the susceptor intermediate material is arranged,
Following the manufacturing step, an introduction step of introducing a substrate arranged on the susceptor into the film forming apparatus, and an introduction step.
A method for manufacturing a nitride semiconductor device, comprising a film forming step of forming a nitride semiconductor layer on the substrate in the film forming apparatus using a reducing atmosphere gas.
p型導電層と、
前記p型導電層と界面を介して接触しており、平均Fe濃度が2.0×1014cm−3以下であるn型導電層を備える、窒化物半導体装置。
With the p-type conductive layer,
A nitride semiconductor device comprising an n-type conductive layer that is in contact with the p-type conductive layer via an interface and has an average Fe concentration of 2.0 × 10 14 cm -3 or less.
JP2020086224A 2020-05-15 2020-05-15 Susceptor Active JP7173094B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020086224A JP7173094B2 (en) 2020-05-15 2020-05-15 Susceptor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020086224A JP7173094B2 (en) 2020-05-15 2020-05-15 Susceptor

Publications (2)

Publication Number Publication Date
JP2021180295A true JP2021180295A (en) 2021-11-18
JP7173094B2 JP7173094B2 (en) 2022-11-16

Family

ID=78510510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020086224A Active JP7173094B2 (en) 2020-05-15 2020-05-15 Susceptor

Country Status (1)

Country Link
JP (1) JP7173094B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284425A (en) * 1997-04-10 1998-10-23 Rohm Co Ltd Manufacture of semiconductor device
JP2001345268A (en) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2006237499A (en) * 2005-02-28 2006-09-07 Toyo Tanso Kk Susceptor
JP2007153664A (en) * 2005-12-05 2007-06-21 Hitachi Cable Ltd Nitride-based semiconductor substrate and semiconductor device
JP2008243948A (en) * 2007-03-26 2008-10-09 Sumitomo Electric Ind Ltd Epitaxial substrate manufacturing method
JP2009007205A (en) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Method for making a substrate product
JP2016040830A (en) * 2011-08-17 2016-03-24 住友化学株式会社 Nitride semiconductor template
JP2018145042A (en) * 2017-03-03 2018-09-20 株式会社サイオクス Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284425A (en) * 1997-04-10 1998-10-23 Rohm Co Ltd Manufacture of semiconductor device
JP2001345268A (en) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2006237499A (en) * 2005-02-28 2006-09-07 Toyo Tanso Kk Susceptor
JP2007153664A (en) * 2005-12-05 2007-06-21 Hitachi Cable Ltd Nitride-based semiconductor substrate and semiconductor device
JP2008243948A (en) * 2007-03-26 2008-10-09 Sumitomo Electric Ind Ltd Epitaxial substrate manufacturing method
JP2009007205A (en) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Method for making a substrate product
JP2016040830A (en) * 2011-08-17 2016-03-24 住友化学株式会社 Nitride semiconductor template
JP2018145042A (en) * 2017-03-03 2018-09-20 株式会社サイオクス Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate

Also Published As

Publication number Publication date
JP7173094B2 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
JP5099008B2 (en) Compound semiconductor device using SiC substrate and manufacturing method thereof
US10312330B2 (en) Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
JP5141227B2 (en) Manufacturing method of semiconductor device
JP4858325B2 (en) SiC epitaxial film forming apparatus and method of manufacturing SiC semiconductor device using this epitaxial film forming apparatus
CN110731002B (en) Nitride semiconductor laminate, semiconductor device, method for producing nitride semiconductor laminate, method for producing nitride semiconductor self-supporting substrate, and method for producing semiconductor device
CN1788335A (en) Silicon carbide semiconductor device and process for producing the same
WO2011016392A1 (en) Method for manufacturing silicon carbide semiconductor device
JP6019129B2 (en) III-nitride substrate processing method and epitaxial substrate manufacturing method
JP6011620B2 (en) Method for manufacturing transistor
JP6330407B2 (en) Group III nitride semiconductor device, group III nitride semiconductor epitaxial substrate, and method of manufacturing group III nitride semiconductor device
US20120199848A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2015065316A (en) Method for manufacturing silicon carbide semiconductor device
JP2019067982A (en) Silicon carbide semiconductor device
JP2018092985A (en) Manufacturing method of semiconductor substrate
KR102098297B1 (en) Epitaxial wafer
JP7173094B2 (en) Susceptor
JP6784861B1 (en) Nitride semiconductor substrate
JP2011023431A (en) Method of fabricating silicon carbide semiconductor device
JP7671444B2 (en) Substrate with conductive AlN epitaxial film and manufacturing method thereof
JP4868002B2 (en) Method for growing gallium nitride based semiconductor film and method for fabricating group III nitride semiconductor electronic device
JP7181321B2 (en) nitride semiconductor laminate
CN108699726B (en) Semiconductor substrate composed of silicon carbide and method for producing the same
US20230054259A1 (en) Semiconductor device with silicon nitride passivation film
JP2012004444A (en) Method of manufacturing semiconductor device
JP4635444B2 (en) Epitaxial wafer for field effect transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7173094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150