[go: up one dir, main page]

JP2021163800A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2021163800A
JP2021163800A JP2020061816A JP2020061816A JP2021163800A JP 2021163800 A JP2021163800 A JP 2021163800A JP 2020061816 A JP2020061816 A JP 2020061816A JP 2020061816 A JP2020061816 A JP 2020061816A JP 2021163800 A JP2021163800 A JP 2021163800A
Authority
JP
Japan
Prior art keywords
diffusion layer
drain
concentration
conductive type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020061816A
Other languages
English (en)
Other versions
JP7500247B2 (ja
Inventor
雅宏 畠中
Masahiro Hatanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2020061816A priority Critical patent/JP7500247B2/ja
Priority to CN202110302505.3A priority patent/CN113471286A/zh
Priority to US17/209,200 priority patent/US11569379B2/en
Priority to KR1020210037116A priority patent/KR20210122117A/ko
Priority to TW110110774A priority patent/TWI868334B/zh
Publication of JP2021163800A publication Critical patent/JP2021163800A/ja
Priority to JP2024011832A priority patent/JP7630669B2/ja
Application granted granted Critical
Publication of JP7500247B2 publication Critical patent/JP7500247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＥＳＤ保護素子の劣化を抑制し、所望の耐圧を容易に実現するとともに十分なＥＳＤ耐性を有する半導体装置およびその製造方法を提供する。【解決手段】半導体装置において、ＥＳＤ保護素子のドレイン拡散層１０６Ｂの周りに高濃度拡散層１０３と低濃度拡散層１０２を配置する。高濃度拡散層１０３はゲート電極１０５から離間し、離間した隙間に中濃度のＬＤＤ拡散層１０７Ｂを配置する。高濃度拡散層１０３および中濃度拡散層１０７に対する熱処理を少なくすることで特性のばらつきを抑制する。【選択図】 図１

Description

本発明は半導体装置に関し、特に耐圧が強化された半導体装置の構造およびその製造方法に関する。
半導体集積回路には、静電気放電（ＥＳＤ）を代表とする様々なサージや電源電圧の変動によるノイズから内部素子を保護する為にＥＳＤ保護素子が設けられている。特に、ゲートが常時オフするように配置されるオフトランジスタのようなＥＳＤ保護素子の動作範囲は、半導体集積回路の最大動作電圧よりも高く、半導体集積回路の内部で用いられる内部素子の耐圧よりも低く設定する必要がある。しかし、微細化によりＥＳＤ保護素子に要求される動作範囲は狭くなり、所望の特性を実現することが難しくなっている。
一方、保護素子の機能として、高いＥＳＤ耐性を備えること、すなわち、抵抗が低く多量の電流を流しても破壊しないことも必要である。
改善策として、トランジスタの耐圧を決めるドレイン側のＰ／Ｎ接合付近の不純物濃度を低くし、不純物濃度が高いドレイン拡散層付近の不純物濃度を高くするために、ドレイン拡散層を含むドレイン領域の周りに二重の拡散層を配置することで耐圧を向上し、かつ、低オン抵抗になるように工夫している（例えば、特許文献１参照）。
特開２００７−２６６４７３号公報
一般的に濃い拡散層をゲート電極近傍に配置すると電界が大きくなり耐圧が落ちるため、耐圧の強化のためには濃い拡散層をゲート電極から離して配置する必要がある。また保護素子は過電圧印加によりバイポーラ動作に入り、ドレイン拡散層の境界での電界集中による熱破壊が起こりやすい。この現象を抑制するためにはゲート電極からドレイン拡散層までの途中の領域を濃く形成する必要がある。
つまり、ドレイン耐圧を確保し、保護素子の劣化を抑制するためには、ゲート電極から高濃度のドレイン拡散層を離すとともに、その途中の領域全体は極力濃度を高くする必要がある。
一方、耐圧確保のために、ドレイン領域内においてドレイン拡散層へ至る領域の濃度勾配が緩やかになるように、多重の拡散構造を形成したトランジスタは、所望の耐圧範囲に収まるように拡散層の構造を調整する必要がある。しかし、構造やプロセスの変化に対して耐圧が変動してしまうためにマージンを持って内部素子を守ることができる素子を作るのが難しかった。
そこで、本発明は、ＥＳＤ保護素子の劣化を抑制し、所望の耐圧を容易に実現するとともに十分なＥＳＤ耐性を有する半導体装置を提供することを課題とする。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
即ち、半導体基板と、前記半導体基板に設けられた第２導電型の低濃度拡散層と、前記第２導電型の低濃度拡散層の表面にゲート酸化膜を介して設けられたゲート電極と、前記ゲート電極の一方に位置する前記半導体基板の表面に設けられた第１導電型のソース拡散層および前記ゲート電極の他方に位置する前記半導体基板の表面に、前記ゲート電極から離間して設けられた第１導電型のドレイン拡散層と、前記ドレイン拡散層と前記ゲート電極の前記ドレイン拡散層側の端部の直下との間の前記半導体基板の表面に設けられた第１導電型のドレインＬＤＤ拡散層と、前記ドレインＬＤＤ拡散層の前記ソース拡散層側の端部よりも前記ドレイン拡散層に近い位置から前記ドレイン拡散層を含むように設けられた、ドレインＬＤＤ拡散層よりも不純物濃度が高く、かつ前記ドレイン拡散層よりも不純物濃度が低い、第１導電型の高濃度拡散層と、前記ゲート電極の下方となる前記半導体基板の表面から、前記ドレインＬＤＤ拡散層、前記高濃度拡散層、および前記ドレイン拡散層を内部に含んで設けられた、前記ドレインＬＤＤ拡散層よりも不純物濃度が低い、第１導電型の低濃度拡散層と、を有する半導体装置とした。
上記手段を用いることにより、ゲート電極近傍の電界を緩和させて耐圧の強化を図るとともに、ドレイン拡散層付近の高濃度化により抵抗を下げて高いＥＳＤ耐性を実現することができる。
また、高濃度拡散層をゲート電極から離しドレインＬＤＤ拡散層を設けることで、高濃度拡散層のばらつきを抑えられると伴にドレインＬＤＤ拡散層により耐圧を容易に調整することが可能である。
本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタを示す模式的断面図である。 第１の実施形態に係る半導体装置の製造工程を示す模式的断面図である。 第１の実施形態に係る半導体装置の製造工程を示す模式的断面図である。 第１の実施形態に係る半導体装置の製造工程を示す模式的断面図である。 第１の実施形態に係る半導体装置の製造工程を示す模式的断面図である。 第１の実施形態に係る半導体装置の製造工程を示す模式的断面図である。 第１の実施形態に係る半導体装置の製造工程を示す模式的断面図である。 本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタの第１の変形例を示す模式的断面図である。 本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタの第２の変形例を示す模式的断面図である。 本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタの第３の変形例を示す模式的断面図である。 本発明の半導体装置の第２の実施形態に係るＮ型ＭＯＳトラジスタを示す模式的断面図である。 本発明の半導体装置の第３の実施形態に係るＰ型ＭＯＳトランジスタを示す模式的断面図である。 本発明の半導体装置の第３の実施形態に係るＰ型ＭＯＳトランジスタの変形例を示す模式的断面図である。 本発明の第４の実施形態に係るＮ型ＭＯＳトランジスタを示す模式的断面図である。
以下では図面を用いて発明を実施するための形態を説明する。また、以下において、単にドレインと記した場合、ドレイン拡散層を含む、ドレイン拡散層と同じ導電型の不純物層からなる構造を指し、単にソースと記した場合、ソース拡散層を含む、ソース拡散層と同じ導電型の不純物層からなる構造を指すものとする。
＜第１の実施形態＞
図１は、本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタ１０を示す模式的断面図である。
Ｎ型ＭＯＳトランジスタ１０は、半導体基板１００と、半導体基板１００の表面から内部にかけて配置された第２導電型（本実施形態ではＰ型）の低濃度拡散層１０１と、半導体基板１００の表面にゲート酸化膜１０４を介し配置されたゲート電極１０５と、ゲート電極１０５の一方の半導体基板１００の表面に配置された第１導電型（本実施形態ではＮ型）のソース拡散層１０６Ａおよびゲート電極１０５の他方の半導体基板１００の表面にゲート電極１０５から離間して配置された第１導電型のドレイン拡散層１０６Ｂと、ゲート電極１０５の一端であるドレイン拡散層１０６Ｂ側の端部の直下からドレイン拡散層１０６Ｂとの間に配置した第１導電型のドレインＬＤＤ拡散層１０７Ｂと、ゲート電極１０５に対してドレインＬＤＤ拡散層１０７Ｂのソース側の端部よりもドレイン側に離れた位置からドレイン拡散層１０６Ｂを内部に含んで設けられ、垂直方向には半導体基板１００の表面からドレイン拡散層１０６Ｂの底部よりも深い位置まで設けられた第１導電型の高濃度拡散層１０３と、ゲート電極１０５の下方となる半導体基板１００の表面から、ドレインＬＤＤ拡散層１０７Ｂ、高濃度拡散層１０３、ドレイン拡散層１０６Ｂを内部に含んで設けられた第１導電型の低濃度拡散層１０２とで構成されている。ドレインＬＤＤ拡散層１０７Ｂの不純物濃度は、第１導電型の低濃度拡散層１０２の不純物濃度よりも高く、第１導電型の高濃度拡散層１０３の不純物濃度よりも低いので、中濃度ということも可能である。
さらに、Ｎ型ＭＯＳトランジスタ１０においては、ゲート電極１０５の他端であるソース拡散層側の端部の直下からソース拡散層１０６Ａとの間にはソースＬＤＤ拡散層１０７Ａが配置されている。このために、ソース拡散層１０６Ａはゲート電極１０５の他端から離間して配置されている。ソースＬＤＤ拡散層１０７ＡとドレインＬＤＤ拡散層１０７Ｂの間であって、ゲート電極１０５の下方となる第２導電型の低濃度拡散層１０１の半導体基板の表面近傍の領域にチャネルが誘起されることになる。なお、このソース拡散層１０６Ａに接しているソースＬＤＤ拡散層１０７Ａを配置しないことも可能であり、配置しない場合については変形例として後述する。
半導体基板１００と低濃度拡散層１０１とが同じ導電型を有する場合は、両者を同一視することが可能である。即ち、半導体基板１００自体を、低濃度拡散層１０１とみなせる場合である。
図中に用いられている、Ｎ−−、Ｎ−、Ｎ＋、Ｎ＋＋およびＰ−−、Ｐ−、Ｐ＋、Ｐ＋＋の記号はある領域に拡散されている不純物の相対的な濃度の大小を表している。即ち、Ｎ型の不純物の濃度は、Ｎ−−、Ｎ−、Ｎ＋、Ｎ＋＋の順で高くなり、Ｐ型の不純物の濃度は、Ｐ−−、Ｐ−、Ｐ＋、Ｐ＋＋の順で高くなる。
上記構造とすることにより、チャネルからドレイン拡散層に向かって段階的に濃度勾配をつけることが可能であるため、従来技術よりチャネル付近の不純物濃度を薄く、ドレイン拡散層付近の不純物濃度を濃くすることができる。従って、チャネル付近の電界を緩和させて耐圧を強化し、かつホットキャリアによる劣化を抑制し、更にドレイン拡散層付近の抵抗を下げて高いＥＳＤ耐性を実現することができる。
次に、図１に示したＮ型ＭＯＳトランジスタ１０の製造方法について説明する。図２から図７はＮ型ＭＯＳトランジスタ１０の作製工程を示す模式的断面図である。
まず、図２に示すように、半導体基板１００上にＰ型不純物をイオン注入してＰ型領域１０１を形成する。Ｐ型領域１０１はエピタキシャル成長により形成することも可能である。
続いて、図３に示すようにレジスト膜１０９Ａをつけ、それをマスクにしてＮ型不純物をイオン注入し、レジスト膜１０９Ａの剥離後に熱拡散することによりＮ型低濃度拡散層１０２を形成する。
続いて、図４に示すように、Ｎ型低濃度拡散層１０２の内側となる領域が開口するようにレジスト膜１０９Ｂをつけ、それをマスクにしてＮ型不純物をイオン注入してＮ型高濃度拡散層１０３を形成する。
Ｐ型低濃度拡散層１０１、Ｎ型低濃度拡散層１０２は主にウェルとして利用することが多いため、含まれる不純物を広範囲に拡散して濃度も薄くなっている。それに対してＮ型高濃度拡散層１０３はウェルの拡散のための高温、長時間の熱処理を加えないため、均一、かつ、熱処理によるばらつきを少なく拡散層を形成することが可能である。これにより、図１で示したように、このＮ型高濃度拡散層１０３とチャネルとの距離およびＮ型高濃度拡散層１０３の端からドレイン拡散層１０６Ｂにあるコンタクトまでの距離によってＭＯＳトランジスタの耐圧を大きく変化させることができるので、構造のばらつきが少ないＮ型高濃度拡散層１０３を用いることは内部素子との耐圧のマージンの少ない場合に使用できるオフトランジスタを作製する際に特に有効である。
続いて、図５に示すようにゲート酸化膜１０４を形成した後、図６に示すようにゲート電極１０５を形成する。ゲート電極１０５は多結晶シリコンを一般に主成分としている。
続いて、図７に示すように、必要な部分が開口されたレジスト膜１０９Ｃを用いて、Ｎ型不純物をイオン注入することにより、Ｎ型のソース拡散層１０６Ａおよびドレイン拡散層１０６Ｂを形成する。
そして、図１に戻り、そこに示されるように、ゲート電極１０５をマスクとして、Ｎ型不純物をイオン注入してＮ型のソースＬＤＤ拡散層１０７ＡおよびドレインＬＤＤ拡散層１０７Ｂを形成する。ソースＬＤＤ拡散層１０７ＡおよびドレインＬＤＤ拡散層１０７Ｂはゲート電極１０５両方の端部からソース拡散層１０６Ａおよびドレイン拡散層１０６Ｂの表面に至るまで連続して形成しても良い。これは、ソースＬＤＤ拡散層１０７ＡおよびドレインＬＤＤ拡散層１０７Ｂの不純物濃度が、Ｎ型低濃度拡散層１０２の不純物濃度よりは高いが、Ｎ型高濃度拡散層１０３とＮ型のソース拡散層１０６Ａおよびドレイン拡散層１０６Ｂのそれぞれの不純部濃度よりも低いからである。Ｎ型のソースＬＤＤ拡散層１０７ＡおよびドレインＬＤＤ拡散層１０７Ｂの形成は、ウェハー製造工程の終わりに近い段階なので、加えられる熱処理は少なく、熱拡散に伴い発生する特性のばらつきが少ない。そのため、この両者が有する不純物の濃度により、素子耐圧を容易に調整することが可能となる。
以下、図示は省略するが、ゲート電極１０５、ソース拡散層１０６Ａ、およびドレイン拡散層１０６Ｂの上に設けられた層間絶縁膜を貫通してコンタクトを形成し、メタル配線、パッシベーション膜を形成することで半導体装置が完成する。
図８は、本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタ１０の第１の変形例であるＮ型ＭＯＳトランジスタ２０を示す模式的断面図である。Ｎ型ＭＯＳトランジスタ２０においては、ソース拡散層１０６ＡおよびソースＬＤＤ拡散層１０７Ａを覆って、ゲート電極１０５の下のチャネルに至るＰ型中濃度領域１０８が設けられている点が、Ｎ型ＭＯＳトランジスタ１０とは異なっている。
Ｐ型中濃度領域１０８を設けることにより、ソース拡散層１０６ＡおよびソースＬＤＤ拡散層１０７Ａと接するＰ型の領域の不純物濃度をＰ型低濃度拡散層１０１よりも高くすることで、ソース拡散層１０６ＡおよびソースＬＤＤ拡散層１０７Ａへ流れ込むリーク電流を削減することが可能となる。さらに、Ｐ型中濃度領域１０８はソース側のみに設けられているので、ドレイン側の不純物分布は変化しない。そのため、Ｎ型ＭＯＳトランジスタ２０は第１の実施形態に係るＮ型ＭＯＳトランジスタ１０と同等のＥＳＤ耐圧を保持することができる。
図９は、本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタ１０の第２の変形例であるＮ型ＭＯＳトランジスタ３０を示す模式的断面図である。Ｎ型ＭＯＳトランジスタ１０において、ソース拡散層１０６Ａからゲート電極１０５の直下に至る領域に設けられていたソースＬＤＤ拡散層１０７Ａは、Ｎ型ＭＯＳトランジスタ３０においては設けられていない。さらに、ソース拡散層１０６Ａはゲート電極１０５の端部の直下に接して設けられている。ソース拡散層１０６Ａの近傍では、電界強度が著しく大きくなることがない場合、このようにソースＬＤＤ拡散層１０７Ａを省き、ソース拡散層１０６Ａをゲート電極１０５の端部の直下に配置することができる。このようにすることで、Ｎ型ＭＯＳトランジスタ３０のチャネルに沿った方向のサイズを縮めることを可能とする。
図１０は、本発明の半導体装置の第１の実施形態に係るＮ型ＭＯＳトランジスタ１０の第３の変形例であるＮ型ＭＯＳトランジスタ４０を示す模式的断面図である。Ｎ型ＭＯＳトランジスタ４０においては、ソース拡散層１０６Ａからゲート電極１０５の直下に至る領域に設けられていたソースＬＤＤ拡散層１０７Ａがない点、およびソース拡散層１０６Ａを覆って、ゲート電極１０５の下のチャネルに至るＰ型中濃度領域１０８が設けられている点が、Ｎ型ＭＯＳトランジスタ１０とは異なっている。
Ｎ型ＭＯＳトランジスタ４０においては、Ｐ型中濃度領域１０８が設けられていることにより、第１の変形例であるＮ型ＭＯＳトランジスタ２０と同様にソース拡散層１０６Ａへ流れ込むリーク電流を削減することが可能となる。さらに、ソースＬＤＤ拡散層１０７Ａがないので、ソース拡散層１０６Ａをゲート電極１０５の端部の直下に配置することができ、Ｎ型ＭＯＳトランジスタ４０のチャネルに沿った方向のサイズを縮めることが可能となる。
＜第２の実施形態＞
図１１は、本発明の半導体装置の第２の実施形態に係るＮ型ＭＯＳトランジスタ５０を示す模式的断面図である。
Ｎ型ＭＯＳトランジスタ５０は、ドレインとソースの構造が同一であり、対称になっている。即ち、第１の実施形態に係るＮ型ＭＯＳトランジスタ１０においては、ソースとドレインの構造は同一でなく、非対称であったが、ソース拡散層１０６Ａを取り囲むソースの構造をドレインの構造と等しくすることにより、Ｎ型ＭＯＳトランジスタ５０は、構成される。
具体的には、Ｎ型ＭＯＳトランジスタ５０は、半導体基板１００と、半導体基板１００の表面から内部にかけて配置された第２導電型（本実施形態ではＰ型）の低濃度拡散層１０１と、半導体基板１００の表面にゲート酸化膜１０４を介し配置されたゲート電極１０５と、ゲート電極１０５の一方の半導体基板１００の表面にゲート電極１０５から離間して配置された第１導電型（本実施形態ではＮ型）のソース拡散層１０６Ａおよびゲート電極１０５の他方の半導体基板１００の表面にゲート電極１０５から離間して配置された第１導電型のドレイン拡散層１０６Ｂと、ゲート電極１０５の一端であるドレイン拡散層１０６Ｂ側の端部の直下からドレイン拡散層１０６Ｂとの間に配置した第１導電型のドレインＬＤＤ拡散層１０７Ｂおよびゲート電極１０５の他端であるソース拡散層１０６Ａ側の端部の直下からソース拡散層１０６Ａとの間に配置した第１導電型のソースＬＤＤ拡散層１０７Ａと、ゲート電極１０５に対してドレインＬＤＤ拡散層１０７Ｂよりもドレイン側に離れた位置からドレイン拡散層１０６Ｂまで設けられ、垂直方向には半導体基板１００の表面からドレイン拡散層１０６Ｂの底部よりも深い位置まで設けられた第１導電型の高濃度拡散層１０３Ｂおよびゲート電極１０５に対してソースＬＤＤ拡散層１０７Ａよりもソース側に離れた位置からソース拡散層１０６Ａまで設けられ、垂直方向には半導体基板１００の表面からソース拡散層１０６Ａの底部よりも深い位置まで設けられた第１導電型の高濃度拡散層１０３Ａと、ゲート電極１０５の下方となる半導体基板１００の表面から、ドレインＬＤＤ拡散層１０７Ｂ、高濃度拡散層１０３Ｂ、ドレイン拡散層１０６Ｂを内部に含んで設けられた第１導電型の低濃度拡散層１０２Ｂおよびゲート電極１０５の下方となる半導体基板１００の表面から、ソースＬＤＤ拡散層１０７Ａ、高濃度拡散層１０３Ａ、ソース拡散層１０６Ａを内部に含んで設けられた第１導電型の低濃度拡散層１０２Ａとで構成されている。
Ｎ型ＭＯＳトランジスタ５０は、ドレインとソースの構造が同一であり、対称になっているので、ソースとドレインを入れ替えても使用することが可能である。
＜第３の実施形態＞
図１２は、本発明の半導体装置の第３の実施形態に係るＰ型ＭＯＳトランジスタ６０を示す模式的断面図である。Ｐ型ＭＯＳトランジスタ６０は、第１の実施形態に係るＮ型ＭＯＳトランジスタ１０において、すべての領域の導電型を反対の導電型に入れ替えたものである。即ち、Ｎ型ＭＯＳトランジスタ１０において、Ｐ型の領域をＮ型の領域とし、Ｎ型の領域をＰ型の領域としたものである。
Ｐ型ＭＯＳトランジスタ６０は、半導体基板１００と、半導体基板１００の表面から内部にかけて配置された第２導電型（本実施形態ではＮ型）の低濃度拡散層２０１と、半導体基板１００の表面にゲート酸化膜１０４を介し配置されたゲート電極１０５と、ゲート電極１０５の一方の半導体基板１００の表面に配置された第１導電型（本実施形態ではＰ型）のソース拡散層２０６Ａおよびゲート電極１０５の他方の半導体基板１００の表面にゲート電極１０５から離間して配置された第１導電型のドレイン拡散層２０６Ｂと、ゲート電極１０５の一端であるドレイン拡散層２０６Ｂ側の端部の直下からドレイン拡散層２０６Ｂとの間に配置した第１導電型のドレインＬＤＤ拡散層２０７Ｂと、ゲート電極１０５に対してドレインＬＤＤ拡散層２０７Ｂよりもソース側に離れた位置からドレイン拡散層２０６Ｂまで設けられ、垂直方向には半導体基板１００の表面からドレイン拡散層２０６Ｂの底部よりも深い位置まで設けられた第１導電型の高濃度拡散層２０３と、ゲート電極１０５の下方となる半導体基板１００の表面から、ドレインＬＤＤ拡散層２０７Ｂ、高濃度拡散層２０３、ドレイン拡散層２０６Ｂを内部に含んで設けられた第１導電型の低濃度拡散層２０２とで構成されている。さらに、ゲート電極１０５の他端であるソース拡散層側の端部の直下からソース拡散層２０６Ａとの間にはソースＬＤＤ拡散層２０７Ａが配置されている。
Ｐ型ＭＯＳトランジスタ６０は、ＶＤＤなどのように、電源電圧の高い側をソースに印加される電圧として、Ｎ型ＭＯＳトランジスタ１０などとともに、組み合わせて使用することが容易である。
図１３は、本発明の半導体装置の第３の実施形態に係るＰ型ＭＯＳトランジスタ６０の変形例であるＰ型ＭＯＳトランジスタ７０を示す模式的断面図である。Ｐ型ＭＯＳトランジスタ７０においては、ソース拡散層２０６ＡおよびソースＬＤＤ拡散層２０７Ａを覆って、ゲート電極１０５の下のチャネルに至るＰ型中濃度領域２０８がさらに設けられている点が、Ｐ型ＭＯＳトランジスタ６０とは異なっている。
Ｐ型ＭＯＳトランジスタ７０の図１２に示したＰ型ＭＯＳトランジスタ６０に対する特徴は、Ｎ型ＭＯＳトランジスタ２０の図１に示したＮ型ＭＯＳトランジスタ１０に対する特徴と同様であり、ＥＳＤ耐圧を保持したままリーク電流の削減が可能となる。
＜第４の実施形態＞
図１４は、本発明の半導体装置の第４の実施形態に係るＮ型ＭＯＳトランジスタ８０を示す模式的断面図である。
Ｎ型ＭＯＳトランジスタ８０は、チャネルの途中からドレイン拡散層１０６Ｂに至る半導体基板１００の表面にゲート酸化膜１０４よりも厚いフィールド酸化膜１１０を有する点が、第１の実施形態の第１の変形例として説明したＮ型ＭＯＳトランジスタ２０と異なっている。一方、第１導電型（ここではＮ型）のソース拡散層１０６Ａの周囲に設けられている第１導電型のソースＬＤＤ拡散層１０７Ａおよび第２導電型（ここではＰ型）の中濃度領域１０８、ドレイン拡散層１０６Ｂの周囲に設けられている第１導電型の低濃度拡散層１０２、第１導電型の高濃度拡散層１０３、および第１導電型のドレインＬＤＤ拡散層１０７Ｂに関しては本質的に同一である。
ゲート電極１０５はゲート酸化膜１０４の上だけでなく、フィールド酸化膜１１０の上にまで、延伸して設けられている。これにより、ゲート電極１０５のドレイン拡散層側の端部とドレインＬＤＤ拡散層１０７Ｂのソース拡散層側の端部は、半導体基板の表面に垂直な方向からの平面視において接している必要はない。また、第１導電型の低濃度拡散層１０２に関しては、半導体基板の表面におけるソース拡散層側の境界面がフィールド酸化膜１１０の下に位置することもあれば、ゲート酸化膜１０４の下に位置することもある。
Ｎ型ＭＯＳトランジスタ８０の構造においては、ゲート電極１０５とドレイン拡散層１０６Ｂの周囲に設けられた複数の第１導電型の拡散層との間にフィールド酸化膜１１０が存在するので、ゲートとドレインの間の耐圧を向上させることができ、特にＮ型ＭＯＳトランジスタ８０がオフしているときの耐圧を向上させる。
Ｎ型ＭＯＳトランジスタ８０は、ソースＬＤＤ拡散層１０７Ａおよび第２導電型の中濃度領域１０８を有しているが、これらのいずれか、あるいはこれら両者を有していない構造も上記第１の実施形態において説明したのと同様に、容易に実施が可能である。
また、Ｎ型ＭＯＳトランジスタ８０に対して、不純物を含む拡散層の導電型をすべて入れ替えたＰ型ＭＯＳトランジスタを構成することも容易である。
１００ 半導体基板
１０１ Ｐ型低濃度拡散層
１０２、１０２Ａ、１０２Ｂ Ｎ型低濃度拡散層
１０３、１０３Ａ、１０３Ｂ Ｎ型高濃度拡散層
１０４ ゲート酸化膜
１０５ ゲート電極
１０６Ａ Ｎ型ソース拡散層
１０６Ｂ Ｎ型ドレイン拡散層
１０７Ａ、１０７Ｂ Ｎ型ＬＤＤ拡散層
１０８ Ｐ型中濃度領域
１０９Ａ、１０９Ｂ、１０９Ｃ レジスト膜
２０１ Ｎ型低濃度拡散層
２０２ Ｐ型低濃度拡散層
２０３ Ｐ型高濃度拡散層
２０６Ａ Ｐ型ソース拡散層
２０６Ｂ Ｐ型ドレイン拡散層
２０７Ａ、２０７Ｂ Ｐ型ＬＤＤ拡散層
２０８ Ｎ型中濃度領域

Claims (9)

  1. 半導体基板と、
    前記半導体基板に設けられた第２導電型の低濃度拡散層と、
    前記第２導電型の低濃度拡散層の表面にゲート酸化膜を介して設けられたゲート電極と、
    前記ゲート電極の一方に位置する前記半導体基板の表面に設けられた第１導電型のソース拡散層および前記ゲート電極の他方に位置する前記半導体基板の表面に、前記ゲート電極から離間して設けられた第１導電型のドレイン拡散層と、
    前記ドレイン拡散層と前記ゲート電極の前記ドレイン拡散層側の端部の直下との間の前記半導体基板の表面に設けられた第１導電型のドレインＬＤＤ拡散層と、
    前記ドレインＬＤＤ拡散層の前記ソース拡散層側の端部よりも前記ドレイン拡散層に近い位置から前記ドレイン拡散層を含むように設けられた、ドレインＬＤＤ拡散層よりも不純物濃度が高く、かつ前記ドレイン拡散層よりも不純物濃度が低い、第１導電型の高濃度拡散層と、
    前記ゲート電極の下方となる前記半導体基板の表面から、前記ドレインＬＤＤ拡散層、前記高濃度拡散層、および前記ドレイン拡散層を内部に含んで設けられた、前記ドレインＬＤＤ拡散層よりも不純物濃度が低い、第１導電型の低濃度拡散層と、
    を有する半導体装置。
  2. 前記ソース拡散層を覆い、前記ゲート電極の下のチャネルに至る第２導電型の中濃度領域をさらに備えた請求項１に記載の半導体装置。
  3. 前記ソース拡散層とチャネルとの間の前記半導体基板の表面に設けられた第１導電型のソースＬＤＤ拡散層をさらに備えた請求項１に記載の半導体装置。
  4. 前記ソース拡散層および前記ソースＬＤＤ拡散層を覆い、前記ゲート電極の下のチャネルに至る第２導電型の中濃度領域をさらに備えた請求項３に記載の半導体装置。
  5. 半導体基板と、
    前記半導体基板の表面から内部にかけて設けられた第２導電型の低濃度拡散層と、
    前記第２導電型の低濃度拡散層の内側となる前記半導体基板の表面に、間隔を置いて設けられた第１導電型のソース拡散層および第１導電型のドレイン拡散層と、
    前記ソース拡散層および前記ドレイン拡散層の間の地点から前記ドレイン拡散層の端部まで設けられたフィールド酸化膜と、
    前記第２導電型の低濃度拡散層の表面に、前記フィールド酸化膜の前記ソース側の端部から前記ソース拡散層の端部まで設けられたゲート酸化膜と、
    前記ゲート酸化膜と前記フィールド酸化膜の一部を覆って設けられたゲート電極と、
    前記フィールド酸化膜の下の前記半導体基板の表面に設けられた第１導電型のドレインＬＤＤ拡散層と、
    前記ドレインＬＤＤ拡散層の前記ソース拡散層側の端部よりも前記ドレイン拡散層に近い位置から前記ドレイン拡散層を含むように設けられた、ドレインＬＤＤ拡散層よりも不純物濃度が高く、かつ、前記ドレイン拡散層よりも不純物濃度が低い、第１導電型の高濃度拡散層と、
    前記ゲート電極の下方となる前記半導体基板の表面から、前記ドレインＬＤＤ拡散層、前記高濃度拡散層、および前記ドレイン拡散層を内部に含んで設けられた、前記ドレインＬＤＤ拡散層よりも不純物濃度が低い、第１導電型の低濃度拡散層と、
    を有する半導体装置。
  6. 前記ソース拡散層を覆い、前記ゲート電極の下のチャネルに至る第２導電型の中濃度領域をさらに備えた請求項５に記載の半導体装置。
  7. 前記ソース拡散層とチャネルとの間の前記半導体基板の表面に設けられた第１導電型のソースＬＤＤ拡散層をさらに備えた請求項５に記載の半導体装置。
  8. 前記ソース拡散層および前記ソースＬＤＤ拡散層を覆い、前記ゲート電極の下のチャネルに至る第２導電型の中濃度領域をさらに備えた請求項７に記載の半導体装置。
  9. 半導体基板上に第２導電型の不純物をイオン注入する工程と、
    第１導電型の不純物をイオン注入し、熱拡散により低濃度拡散層を形成する工程と、
    第１導電型の不純物をイオン注入し、高濃度拡散層を形成する工程と、
    ゲート酸化膜を形成する工程と、
    ゲート電極を形成する工程と、
    第１導電型の不純物をイオン注入し、ソース拡散層およびドレイン拡散層を形成する工程と、
    第１導電型の不純物をイオン注入し、中濃度拡散層であるＬＤＤ拡散層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
JP2020061816A 2020-03-31 2020-03-31 半導体装置 Active JP7500247B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020061816A JP7500247B2 (ja) 2020-03-31 2020-03-31 半導体装置
CN202110302505.3A CN113471286A (zh) 2020-03-31 2021-03-22 半导体装置及半导体装置的制造方法
US17/209,200 US11569379B2 (en) 2020-03-31 2021-03-22 Semiconductor device and semiconductor device manufacturing method
KR1020210037116A KR20210122117A (ko) 2020-03-31 2021-03-23 반도체 장치 및 반도체 장치의 제조 방법
TW110110774A TWI868334B (zh) 2020-03-31 2021-03-25 半導體裝置及半導體裝置的製造方法
JP2024011832A JP7630669B2 (ja) 2020-03-31 2024-01-30 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020061816A JP7500247B2 (ja) 2020-03-31 2020-03-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024011832A Division JP7630669B2 (ja) 2020-03-31 2024-01-30 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021163800A true JP2021163800A (ja) 2021-10-11
JP7500247B2 JP7500247B2 (ja) 2024-06-17

Family

ID=77856472

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020061816A Active JP7500247B2 (ja) 2020-03-31 2020-03-31 半導体装置
JP2024011832A Active JP7630669B2 (ja) 2020-03-31 2024-01-30 半導体装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024011832A Active JP7630669B2 (ja) 2020-03-31 2024-01-30 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11569379B2 (ja)
JP (2) JP7500247B2 (ja)
KR (1) KR20210122117A (ja)
CN (1) CN113471286A (ja)
TW (1) TWI868334B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202427797A (zh) * 2022-12-28 2024-07-01 聯華電子股份有限公司 高壓電晶體、電位升高轉換電路以及半導體裝置
CN115954355B (zh) * 2023-03-06 2023-06-09 合肥晶合集成电路股份有限公司 半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
JP2001185724A (ja) 1999-12-24 2001-07-06 Seiko Epson Corp Ｄｍｏｓ型トランジスタの製造方法
JP4030269B2 (ja) 2001-03-06 2008-01-09 三洋電機株式会社 半導体装置とその製造方法
JP2005294584A (ja) 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
JP2007266473A (ja) 2006-03-29 2007-10-11 Mitsumi Electric Co Ltd 半導体装置
US20100032753A1 (en) * 2008-05-13 2010-02-11 Micrel, Inc. MOS Transistor Including Extended NLDD Source-Drain Regions For Improved Ruggedness
JP5386916B2 (ja) 2008-09-30 2014-01-15 ソニー株式会社 トランジスタ型保護素子、半導体集積回路およびその製造方法
JP2011249721A (ja) 2010-05-31 2011-12-08 Renesas Electronics Corp 半導体装置
US9887288B2 (en) 2015-12-02 2018-02-06 Texas Instruments Incorporated LDMOS device with body diffusion self-aligned to gate
JP6723775B2 (ja) 2016-03-16 2020-07-15 エイブリック株式会社 半導体装置および半導体装置の製造方法
JP6688653B2 (ja) * 2016-03-30 2020-04-28 エイブリック株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2024042049A (ja) 2024-03-27
TW202205442A (zh) 2022-02-01
KR20210122117A (ko) 2021-10-08
CN113471286A (zh) 2021-10-01
US20210305425A1 (en) 2021-09-30
JP7500247B2 (ja) 2024-06-17
TWI868334B (zh) 2025-01-01
JP7630669B2 (ja) 2025-02-17
US11569379B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
US7964915B2 (en) Semiconductor device having a DMOS structure
CN100454544C (zh) 半导体装置
CN100514646C (zh) 半导体装置及其制造方法
JP7630669B2 (ja) 半導体装置および半導体装置の製造方法
US8241985B2 (en) Semiconductor device having gate electrode with lower impurity concentration at edge portions than above channel and method of manufacturing the same
JP5426112B2 (ja) 半導体装置およびその製造方法
US20100207197A1 (en) Semiconductor device and method of manufacturing the same
KR100813390B1 (ko) 반도체 장치 및 그 제조 방법
CN100474614C (zh) 半导体装置及其制造方法
KR102255545B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5399650B2 (ja) 半導体装置
JP2009152442A (ja) 半導体装置及びその製造方法
JP4952042B2 (ja) 半導体装置
JP4610865B2 (ja) 半導体装置及びその製造方法
JP6723775B2 (ja) 半導体装置および半導体装置の製造方法
JPH04273165A (ja) 横形二重拡散ｍｏｓｆｅｔの製造方法
JP6858091B2 (ja) 半導体装置およびその製造方法
CN109952633B (zh) 半导体装置及其制造方法
JP4150704B2 (ja) 横型短チャネルｄｍｏｓ
JPS6359258B2 (ja)
KR100293270B1 (ko) 씨모스 트랜지스터 제조방법
JP2007180244A (ja) 半導体装置及びその製造方法
JP2007184360A (ja) 半導体装置およびその製造方法
JPS6369271A (ja) 半導体装置及びその製造方法
JP2009164651A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240605

R150 Certificate of patent or registration of utility model

Ref document number: 7500247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150