JP2021035016A - 増幅回路 - Google Patents

Abstract

【課題】非線形歪が小さくかつ挿入損失の抑制に優れた増幅回路を提供すること。【解決手段】増幅回路１は、増幅器１０を含む増幅経路３と、少なくとも増幅器１０をバイパスするバイパス経路２と、を備え、バイパス経路２は、バイパス経路２上に直列に接続されたスイッチ１２と、バイパス経路２とグランドとの間に直列に接続されたスイッチ１３と、を含み、増幅経路３は、増幅器１０の出力側に接続されたインダクタ３２と、インダクタ３２と増幅器１０との間において、インダクタ１０とグランドとの間に接続されたスイッチ１７と、をさらに含む。【選択図】図１

Description

本発明は増幅回路に関し、特には増幅経路とバイパス経路とを備える増幅回路に関する。

従来、増幅器を含む増幅経路と、少なくとも前記増幅器をバイパスするバイパス経路と、を備える増幅回路が知られている（例えば、特許文献１の図５Ｄ）。当該増幅回路において、バイパス経路には、バイパス信号を導通させるか否かを切り替えるバイパススイッチと、バイパス経路とグランドとの間に接続されたシャントスイッチと、が設けられている。当該増幅回路では、シャントスイッチを設けることにより、バイパス経路のアイソレーション特性を向上している。

米国特許出願公開第２０１８／０２４８５２６号明細書

上記増幅回路では、増幅器の非線形性に起因する高調波歪や相互変調歪を含む非線形歪が出力されやすい構成となっている。

また、バイパス経路を介して信号をバイパスさせるバイパスモードにおいて、バイパススイッチをオン状態として、シャントスイッチをオフ状態とする。このとき、シャントスイッチにオフ容量が生じ、当該オフ容量がバイパス経路に対してシャントに接続される結果、増幅回路の出力ノードにおけるインピーダンス整合が悪化してしまうことがある。

さらに、増幅経路を介して信号を増幅する増幅モードにおいて、バイパス経路では、バイパススイッチはオフ状態とし、シャントスイッチはオン状態とする。このとき、バイパススイッチにオフ容量が生じ、当該オフ容量がバイパス経路に対してシャントに接続される結果、増幅回路の出力ノードにおけるインピーダンス整合が悪化してしまうことがある。

このように、バイパスモードおよび増幅モードの双方において増幅回路の出力ノードにおけるインピーダンス整合が悪化すると、増幅回路の利得や歪み特性が劣化する恐れがある。

そこで、本発明は、増幅器を含む増幅経路と少なくとも前記増幅器をバイパスするバイパス経路とを備えた増幅回路において、バイパスモード時の出力インピーダンスの整合と増幅器モード時の出力インピーダンス整合とをともに改善し、かつ、非線形歪みを小さくできる増幅回路を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る増幅回路は、増幅器を含む増幅経路と、少なくとも前記増幅器をバイパスするバイパス経路と、を備え、前記バイパス経路は、前記バイパス経路上に直列に接続された第１シリーズスイッチと、前記バイパス経路とグランドとの間に直列に接続された第１シャントスイッチと、を含み、前記増幅経路は、前記増幅器の出力側に接続されたインダクタと、前記インダクタと前記増幅器との間において、前記インダクタとグランドとの間に接続された第２シャントスイッチと、をさらに含む。

上述の構成によれば、増幅器の出力側において、インダクタと、インダクタとグランドとの間に直列に接続された第２シャントスイッチを設けている。増幅器の出力側にインダクタを設けたことにより、増幅器から出力される高周波信号成分が抑制されるので、増幅器の非線形性に起因する歪が抑制される。

また、バイパスモード時の出力インピーダンスの整合と増幅器モード時の出力インピーダンス整合とをともに改善できる。

実施の形態に係る増幅回路の構成の一例を示す回路図 実施の形態に係る増幅回路のバイパスモードにおける動作を説明する回路図 実施の形態に係る増幅回路のバイパスモードにおける出力整合を説明する図 実施の形態に係る増幅回路の増幅モードにおける動作を説明する回路図 実施の形態に係る増幅回路の増幅モードにおける出力整合を説明する図 実施の形態に係る増幅回路の構成の他の一例を示す回路図 実施の形態に係る増幅回路の構成の他の一例を示す回路図 実施の形態に係る増幅モジュールの構造の一例を示す斜視図

本発明の実施の形態に係る増幅回路ついて、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

以下では、主として、増幅回路の特徴である高周波の動作および整合にかかわる事項についてのみ、図示および説明する。例えば、バイアス回路や制御回路については原則として図示および説明を省略する。

また、「接続される」という記述は、２個以上の対象物または対象物の部分が、互いに、直接、もしくは１個以上の部品、回路要素、またははんだなどの接続材を介して接続されることを意味する。

また、「シャント」という記述は、回路の入出力間を結ぶ信号経路とグランドとの間に接続される対象物の接続形態を意味する。

また、「インダクタ」という記述は、期待される周波数において、インダクタンス分すなわち正のリアクタンス成分が主たる働きをする電気的素子を意味する。

インダクタとしては、線状の導体を１回以上巻き回して環状としたコイルインダクタ、および、直線や曲線や折れ曲がり線状の導体によるインダクタがある。インダクタとしては、線路状であり、線路の電気長が１／４波長以下の導体でもよい。増幅回路をＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で形成する場合は、スパイラルインダクタを用いてもよい。

また、「キャパシタ」という記述は、期待される周波数において、キャパシタンス分すなわち負のリアクタンス成分が主たる働きをする電気的素子を意味する。

キャパシタとしては、空気を含む誘電体面上や誘電体を挟んで対向した複数の電極間に形成されるキャパシタがある。また、シャントキャパシタとしては、線路状で線路電気長が１／４波長以下のオープンスタブでもよい。増幅回路をＩＣで形成する場合は、ＭＯＭ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｍｅｔａｌ）キャパシタまたはＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタを用いてもよい。

（実施の形態）
実施の形態に係る増幅回路について、増幅器を含む増幅経路と、少なくとも前記増幅器をバイパスするバイパス経路と、を備える増幅回路の例を挙げて説明する。

図１は、実施の形態に係る増幅回路の構成の一例を示す回路図である。図１に示されるように、増幅回路１において、バイパス経路２と、増幅器１０を含む増幅経路３と、がノード６、７の間で互いに並列に接続されている。ノード６、７は、入力端４および出力端５にそれぞれ接続されている。増幅器１０は、例えば、トランジスタを含んで構成されている。特に、トランジスタに電界効果トランジスタを用いることにより、後述するトランジスタのオフ容量を効果的に利用することができる。

バイパス経路２は、スイッチ１１、１２、および１３を含む。スイッチ１２は、バイパス経路２上に直列に接続されている。スイッチ１３は、バイパス経路２とグランドとの間に直列に接続されている。スイッチ１１は、バイパス経路２のスイッチ１３を挟んでスイッチ１２とは反対側に位置する部分に直列に接続されている。

ここで、スイッチ１１および１２の一方が第１シリーズスイッチの一例であり、スイッチ１３が第１シャントスイッチの一例であり、スイッチ１１および１２の他方が第３シリーズスイッチの一例である。なお、スイッチ１１および１２には、必要に応じて、図には示されていないキャパシタを設けてもよい。また、スイッチ１１および１２のうちいずれか一方のスイッチは省略されてもよい。

増幅経路３は、前述した増幅器１０を含み、インダクタ３２、スイッチ１７および１５を、さらに含む。インダクタ３２は、増幅器１０の出力側に接続され、一端が増幅器１０、スイッチ１５および１７に接続され、他端が出力端５に接続されている。スイッチ１７は、インダクタ３２と増幅器１０との間において、インダクタ３２とグランドとの間に接続されている。スイッチ１５は、増幅器１０とスイッチ１７との間に接続されている。具体的には、スイッチ１５の一端は増幅素子１０の出力側に接続され、スイッチ１５の他端は、スイッチ１７とインダクタ３２とに接続されている。

ここで、スイッチ１７は第２シャントスイッチの一例であり、スイッチ１５は第２シリーズスイッチの一例である。ここで、スイッチ１７と並列に、必要に応じて、図には示されていないキャパシタを設けてもよい。なお、スイッチ１５は、省略されてもよい。

増幅経路３は、増幅器１０の入力側において、インダクタ３１、キャパシタ２０、スイッチ１４および１６を、さらに含む。インダクタ３１の一端は、増幅器１０の入力端に接続される。インダクタ３１の他端は、キャパシタ２０の一端、スイッチ１６の一端、および、スイッチ１４の一端に接続されている。スイッチ１４の他端は、入力端４に接続され、キャパシタ２０の他端とスイッチ１６の他端とは、グランドに接続されている。言い換えれば、キャパシタ２０およびスイッチ１６は、インダクタ３１とスイッチ１４との間において、インダクタ３１とグランドとの間に接続されている。なお、スイッチ１４、１６、キャパシタ２０、およびインダクタ３１は省略されてもよい。

スイッチ１１〜１７は、単極単投タイプのスイッチであり、一例として、単一のトランジスタまたは複数のトランジスタが直列に接続されたトランジスタスタックにより構成される。特に、トランジスタに電界効果トランジスタを用いることにより、後述するトランジスタのオフ容量を効果的に利用することができる。

増幅回路１においては、増幅器１０の出力側にインダクタ３２を設けている。これにより、増幅器１０から出力される高周波信号成分が抑制されるので、増幅器１０の非線形性に起因する歪が抑制される。

次に、増幅回路１におけるバイパスモード時の出力整合および増幅モード時の出力整合の改善効果について説明する。

図２は、増幅回路１のバイパスモードでの動作を説明する回路図である。バイパスモードとは、増幅回路１において、バイパス経路２が導通状態になるとともに、増幅素子１０のバイアス電源が切られ、増幅経路３が増幅動作をしない動作モードを意味する。

バイパスモードにおいて、バイパス経路２に設けられたスイッチのうち、スイッチ１１および１２はオン状態となり、スイッチ１３はオフ状態となる。一方、増幅経路３に設けられたスイッチのうち、スイッチ１４および１５はオフ状態となり、スイッチ１６および１７はオン状態となる。スイッチ１６および１７がオン状態となることにより、バイパスモード時におけるバイパス経路２と増幅経路３との間のアイソレーション特性が向上する。

スイッチ１４は、バイパスモードにおいてオフ状態となり、等価的にオフ容量２４として機能する。オフ容量２４の一端は入力端４に接続され、他端はオン状態にあるスイッチ１６を介して接地される。その結果、オフ容量２４は、入力端４に接続されたシャントキャパシタとなる。スイッチ１３も同様に、等価的にオフ容量２３として機能し、入力端４および出力端５に接続されたシャントキャパシタとなる。

他方、一端が出力端５に接続されたインダクタ３２は、他端がオン状態にあるスイッチ１７を介して接地される。その結果、インダクタ３２は出力端５に接続されたシャントインダクタとなる。

図３は、増幅回路１のバイパスモードでの出力整合を説明する図である。図３では、出力端５から見た増幅回路１のインピーダンスの整合、つまり増幅回路１の出力整合、の取り方が、スミスチャートを用いて説明される。

スイッチ１３のオフ容量２３とスイッチ１４のオフ容量２４との並列容量によるシャントキャパシタ、すなわち負のリアクタンスが、バイパス経路２に接続される。これにより、負のリアクタンス方向に整合ずれが生じる（図３の（１））。同時に、スイッチ１７がオン状態になることで、正のリアクタンスを持つインダクタ３２が、バイパス経路２にシャントに接続される。正負の各リアクタンス値を適切に設計することでリアクタンス成分が打ち消し合い、整合状態、つまり出力端５から見た増幅回路１のリアクタンス成分が０Ωである状態、または、リアクタンス成分が０Ωに近い状態が実現される（図３の（２））。

このとき、インダクタ３２は後述する増幅モードでの出力整合に用いるものを共用しており、スイッチ１７以外には追加の部品は不要であるため、増幅回路１の小型化の点で有利である。さらには、増幅モードにおいてスイッチ１７のオフ容量２７の分だけ、出力整合用のキャパシタンス値を減じるか、または出力整合用キャパシタを省略することができるため、増幅回路１の小型化の点で有利である。

このように、増幅回路１は、バイパスモードにおいて良好な出力整合を実現できるため、バイパスモードでの挿入損失を小さくすることができる。

また、スイッチ１５を設けることにより、バイパスモードにおいてスイッチ１５をオフ状態として増幅器１０を見えなくすることで、バイパス経路２への増幅器１０による影響を低減できる。

スイッチ１７のオン抵抗が大きい場合、スイッチ１７がオン状態であっても、増幅素子１０の出力容量とインダクタ３２との共振や、リジェネレーションインダクタなどの増幅素子１０の付属素子とインダクタ３２との干渉など、望ましくない動作が生じる場合がある。そこで、スイッチ１５を設けてオフ状態として増幅器１０を見えなくすることで、悪影響および干渉を除去し、バイパスモードで期待される動作をより理想的に実現することができる。

なお、スイッチ１５が、スイッチ１７とインダクタ３２との間や、インダクタ３２と出力端５との間に接続されていた場合には、インダクタ３２とスイッチ１７とによりシャントインダクタを形成することが難しくなる。従って、スイッチ１５は図１および図２に示すように、増幅器１０の出力側において増幅器１０とスイッチ１７との間に設けることが好ましい。

なお、バイパス経路２の電気長が十分短いとき、例えば、増幅回路１を伝搬する高周波信号の波長の１／１０以下などのとき、上述した整合状態の改善を、特に単純かつ良好に実現することができる。そのような場合として、増幅回路１をＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として半導体チップ上に実現する場合が挙げられる。

図４は、増幅回路１の増幅モードでの動作を説明する回路図である。増幅モードとは、増幅回路１において、バイパス経路２が非導通状態になるともに、増幅素子１０にバイアス電源が供給され、増幅経路３が増幅動作をする動作モードを意味する。

増幅モードにおいて、バイパス経路２に設けられたスイッチのうち、スイッチ１１および１２はオフ状態となり、スイッチ１３はオン状態となる。一方、増幅経路３に設けられたスイッチのうち、スイッチ１４および１５はオン状態となり、スイッチ１６および１７はオフ状態となる。スイッチ１３がオン状態となることにより、増幅モード時におけるバイパス経路２と増幅経路３との間のアイソレーション特性が向上する。

スイッチ１６は増幅モードではオフ状態となる。オフ状態のスイッチ１６は等価的にオフ容量２６として機能する。

スイッチ１４は増幅モードではオン状態となる。

スイッチ１７は、増幅モードではオフ状態となる。オフ状態のスイッチ１７は、等価的にオフ容量２７として機能する。

図５は、増幅回路１の増幅モードでの出力整合を説明する図である。図５では、出力端５から見た増幅回路１のインピーダンスの整合、つまり増幅回路１の出力整合、の取り方が、スミスチャートを用いて説明される。

増幅器１０がＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成される場合、増幅器１０の出力端におけるインピーダンスは、増幅器１０に含まれるＭＯＳＦＥＴの特性に応じて決まり、例えば、負のリアクタンス領域にある（図５の（１））。

スイッチ１７のオフ容量２７と、必要に応じてスイッチ１７と並列接続される整合調整用のキャパシタとで、増幅器１０の出力端におけるインピーダンスを負のリアクタンス方向に右回しさせ、負のリアクタンス領域にシフトさせる（図５の（２））。

次に、インダクタ３２で、オフ容量２７と増幅器１０の出力端との接合ノードにおけるインピーダンスを正のリアクタンス方向に右回しさせ、正のリアクタンス領域にシフトさせる（図５の（３））。

次に、スイッチ１２のオフ容量２２と、必要に応じてスイッチ１２と並列接続される整合調整用のキャパシタとで、ノード７から増幅経路３を見たインピーダンスを負のリアクタンス方向に右回しさせ、例えば５０Ωを表すスミスチャートのセンターに位置付ける（図５の（４））ことが可能となる。

上記のインピーダンス整合では、インダクタ３２は、バイパス経路２に接続された負のリアクタンスを打ち消す機能を有する。つまり、スイッチ１１のオフ容量２１とスイッチ１２のオフ容量２２とがスイッチ１３を介してバイパス経路２に接続されることにより、バイパス経路２にシャントキャパシタ、すなわち負のリアクタンスが接続されることとなる。これにより、ノード７から増幅経路３を見たインピーダンスは、図５の（４）に示すように、負のリアクタンス方向に移動するが、図５の（３）に示すように、インダクタ３２により上記インピーダンスを予め正のリアクタンス領域に位置させていたことで、バイパス経路２に接続された負のリアクタンスをキャンセルできる。

このように、増幅経路３に設けたスイッチ１７のオフ容量２７を、シャントのキャパシタンス成分として利用できる。その分、スイッチ１７と並列接続される整合調整用のキャパシタを省略、または、そのキャパシタンス値を減らすことができ、増幅回路１を小型化できる。具体的には、スイッチ１７の適切な設計によりスイッチ１７のオフ容量２７が整合調整に必要なキャパシタンス値とおよそ等しくなる場合は、スイッチ１７と並列接続される整合調整用のキャパシタを省略することが可能である。スイッチ１７のオフ容量２７が整合調整に必要なキャパシタンス値より小さいときは、スイッチ１７のオフ容量２７と並列に適切なキャパシタンス値のシャントキャパシタを接続する（図示せず）。

以上、増幅回路１の構成および効果の例を説明したが、上述の効果が得られる構成は、増幅回路１として挙げた例には限られない。

図６Ａは、実施の形態に係る増幅回路の構成の他の一例を示す回路図である。

図６Ａに示される増幅回路１ａでは、図１の増幅回路１と比べて、増幅経路３ａにおける増幅器１０の入力側の構成が異なる。具体的に、増幅経路３ａでは、スイッチ１６ａは、インダクタ３１と増幅器１０との間においてインダクタ３１とグランドとの間に接続される。また、スイッチ１４が省略される。

増幅回路１ａでは、スイッチ１４が省略されることで、増幅経路３ａはバイパスモードにおいても入力端４に接続されるが、増幅素子１０のバイアス電源が切られることで増幅経路３ａが増幅動作をしないため、回路の動作には大きな影響がない。

増幅回路１ａにおいて、バイパス経路２の構成および増幅経路３の増幅器１０の出力側の構成は、増幅回路１と同一である。これにより、増幅回路１ａにおいても、増幅回路１について上述した効果と同様の効果が得られる。

図６Ｂは、実施の形態に係る増幅回路のさらに他の一例を示す回路図である。同図に示される増幅回路１ｂでは、図１の増幅回路１と比べて、増幅経路３ｂにおける増幅器１０の出力側の構成が異なる。具体的に、増幅経路３ｂでは、インダクタ３２が増幅器１０と出力端子５とを結ぶ経路上に直列に挿入される代わりに、増幅器１０と出力端子５とを結ぶ経路上のノードとスイッチ１７との間に直列に挿入されている。

このような増幅回路１ｂにおいても、インダクタ３２が増幅器１０の出力側に接続され、かつ、インダクタ３２と増幅器１０との間において、インダクタ３２とグランドとの間に接続されたスイッチ１７が設けられているため、増幅回路１について上述した効果と同様の効果が得られる。また、増幅回路１ｂにおいては、インダクタ３２が増幅器１０と出力端子５とを結ぶ経路上のノードとスイッチ１７との間に直列に挿入されているため、インダクタ３２が増幅器１０と出力端子５とを結ぶ経路上に直列に挿入されている場合に比べて、より局所的に高周波信号を減衰させることができる。

増幅回路１、１ａ、１ｂは、増幅モジュールとして構成することができる。以下では、増幅モジュールとして構成された増幅回路１、１ａ、１ｂについて説明する。

図７は、実施の形態に係る増幅モジュールの構造の一例を示す斜視図である。増幅モジュール１００は、ＩＣチップ１０１とモジュール端子基板１０２とを備える。

増幅回路１、１ａ、１ｂは、ＩＣチップ１０１内に形成されている。増幅回路１、１ａ、１ｂのインダクタには、例えば、スパイラルインダクタが用いられ、キャパシタには、例えば、ＭＯＭキャパシタまたはＭＩＭキャパシタが用いられる。

モジュール端子基板１０２は、誘電体材料で構成される。誘電体材料には、例えば、ビスマレイミドトリアジン、エポキシ、ポリイミド、テフロン（登録商標）などの樹脂材、ガラスクロス、セラミクス、またはこれら複合した材料が用いられる。

モジュール端子基板１０２の裏面には、主基板（図示せず）への実装および信号伝達用の端子１０６が設けられる。端子１０６には、入力端子、出力端子、制御端子、電源端子、および接地端子が含まれてもよい。

ＩＣチップ１０１は、例えば、はんだバンプでモジュール端子基板１０２の一方主面に実装される。モジュール端子基板１０２のＩＣチップ１０１が実装された主面は、ＩＣチップ１０１の保護のため、エポキシ系の樹脂１０４でトランスファーモールドされる。

樹脂１０４の表面は金属薄膜１０５で覆われている。金属薄膜１０５は、金属材料のスパッタ、めっき、またはこれらの複合的方法で形成され、モジュール端子基板１０２の端面で接地電極に接続される（図示せず）。

図７では、増幅モジュール１００として構成された増幅回路１、１ａ、１ｂを例示したが、増幅回路１、１ａ、１ｂはＩＣとして構成されてもよい。つまり、増幅回路１、１ａが形成されたＩＣチップ１０１は、モジュール端子基板１０２に実装されず、単体でバイパス経路付き増幅ＩＣとして機能してもよい。

以上、本発明の増幅回路について、実施の形態に基づいて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。

本発明は、非線形歪が小さくかつ挿入損失の抑制に優れた増幅回路として、携帯端末装置などの無線機器において広く利用できる。

１、１ａ、１ｂ 増幅回路
２ バイパス経路
３、３ａ、３ｂ 増幅経路
４ 入力端
５ 出力端
６、７ ノード
１０ 増幅器
１１、１２、１３、１４、１５、１６、１７ スイッチ
２０ キャパシタ
２１、２２、２３、２４、２５、２６、２７ （スイッチの）オフ容量
３１、３２ インダクタ
１００ 増幅モジュール
１０１ ＩＣチップ
１０２ モジュール端子基板
１０４ 樹脂
１０５ 金属薄膜
１０６ 端子

Claims (6)

1. 増幅器を含む増幅経路と、
   少なくとも前記増幅器をバイパスするバイパス経路と、
   を備え、
   前記バイパス経路は、
   前記バイパス経路上に直列に接続された第１シリーズスイッチと、
   前記バイパス経路とグランドとの間に直列に接続された第１シャントスイッチと、を含み、
   前記増幅経路は、
   前記増幅器の出力側に接続されたインダクタと、
   前記インダクタと前記増幅器との間において、前記インダクタとグランドとの間に接続された第２シャントスイッチと、をさらに含む、
   増幅回路。
2. 前記第１シリーズスイッチがオン状態となり、前記第１シャントスイッチがオフ状態となり、かつ前記第２シャントスイッチがオン状態となるバイパスモードと、
   前記第１シリーズスイッチがオフ状態となり、前記第１シャントスイッチがオン状態となり、かつ前記第２シャントスイッチがオフ状態となる増幅モードと、を有する
   請求項１に記載の増幅回路。
3. 前記増幅経路は、前記増幅器と前記第２シャントスイッチとの間に直列に接続された第２シリーズスイッチを、さらに含み、
   前記第２シリーズスイッチは、前記バイパスモードでオフ状態となり、前記増幅モードでオン状態となる、
   請求項１または２に記載の増幅回路。
4. 前記バイパス経路は、前記第１シャントスイッチを挟んで、前記第１シリーズスイッチとは反対側に位置する部分に直列に接続された第３シリーズスイッチを、さらに含み、
   前記第３シリーズスイッチは、前記バイパスモードでオン状態となり、前記増幅モードでオフ状態となる、
   請求項１から３のいずれか１項に記載の増幅回路。
5. 前記増幅器は、電界効果トランジスタを含む、
   請求項１から４のいずれか１項に記載の増幅回路。
6. 前記第１シャントスイッチは、電界効果トランジスタを含む、
   請求項１から５のいずれか１項に記載の増幅回路。

Images