JP2020521186A - 光相互接続装置及び光相互接続装置の作製方法 - Google Patents

Abstract

ＳＯＩウェハの同一面に入力ポートを１つ、出力ポートを多数実装した３次元光相互接続装置を開示する。第１Ｓｉ面は、直線部分と、当該直線部分に沿って順に並べられた第１の４５度端部リフレクタ、第２の４５度端部リフレクタ、および複数の光学スプリッタとを備えたシリコン導波路を有する。第２シリコン面は、絶縁層と、当該絶縁層上に実装されたアクティブ光入力デバイス（ＶＣＳＥＬレーザー）および多数の受信ポートとを有する。第１端部リフレクタは、入力用光デバイスに対して位置合わせされ、光学スプリッタおよび第２端部リフレクタは、光検出器に対して順に１対１で位置合わせされる。位置合わせされた各光学スプリッタおよび第２端部リフレクタによるシリコン基板を介した反射によって、入力用光デバイスから各光検出器までの間に多数の光路が形成される。

Description

関連出願の相互参照
本願は、２０１７年５月１９日に出願された米国仮出願第６２／５０８，９４０号「OPTICAL COUPLING STRUCTURE」および２０１７年５月２３日に出願された米国仮出願第６２／５０９，８９２号「OPTICAL INTERCONNECT MODULES」に基づくもので、ここにその記載内容を援用する。

本明細書に記載の実施の形態は、光相互接続モジュールに関し、特に、光相互接続における光学サブアセンブリ系に関する。

クラウドコンピューティング、エンタープライズネットワーク、およびデータセンタのネットワークの存在によって、地下鉄および長距離ワイヤにおける光導波路の帯域に関する需要は高まり続けており、このことは、データセンタ内における１００Ｇｂｐｓ以上のラック間ワイヤについても同様である。帯域に関する需要の高まりを契機として、あらゆる光学システム全体のデータ伝送速度が向上している。

光相互接続技術は、システム間の高速データ伝送を様々な距離間で実現する対応案として注目を集め続けている。例えば、データセンタ内のラック間、家電機器間、およびサーバシステム内の基板間またはチップ間など、多様な用途で光相互接続を用いることが提案されている。光相互接続は、特に、送受信システム内で採用しやすい。

従来の光学部品（ＯＳＡ）の設計では、送信モジュールは、送信レーザーと、ドライバ集積回路（ＩＣ）と、プリント回路基板（ＰＣＢ）とを含み、受信モジュールは、光検出器（ＰＤ）と、トランスインピーダンスアンプ（ＴＩＡ）と、ＰＣＢとを含む。一般的に、送信レーザー（大抵の場合、垂直キャビティ面発光レーザー（ＶＣＳＥＬ））とＰＤとの間の光路は、ファイバリボン、光導波路等の光ファイバである。この光ファイバは、集束レンズと、プリズムと、ファイバコネクタとを含む複数の複合型ビームルータを用い、光路に対して正確に位置合わせされる。これらのビームルータは、ネジと、クリップと、位置決めピンと、外筐体とを含む複数の機械構造物を使用し、固定されて並べられることが多い。

しかしながら、光相互接続は、一般にファイバアセンブリと複数のレーザーとを結合する必要があり、外部でレンズの位置合わせが行われるため、複雑性が増し、エネルギ損失も大きくなる。多重化を行う場合には、より複雑になる。効率を上げてコストを削減するには、多数の出力ポートを使って複雑性を下げた組み立て技術が必要である。

本願は、ＳＯＩベースの縦分割導波路を用いた光相互接続装置を開示する。本装置は、第１シリコン面および第２シリコン面を有するＳＯＩ基板を含み、第１シリコン面下に酸化物層が埋め込まれ、第２シリコン面上に絶縁層が配置される。本装置は、第１Ｓｉ面上において、直線部分と、当該直線部分に沿って順に並べられた第１の４５度端部リフレクタ、第２の４５度端部リフレクタ、および複数の光学スプリッタとを備えたシリコン導波路デバイスを有する。第２シリコン面は、絶縁層と、当該絶縁層上に実装された光学エンジンとを有する。光学エンジンは、絶縁層上にパターニングされた導電線群によって接続された複数のアクティブフォトニックデバイスを含む。当該フォトニックデバイスには、単一の入力用光デバイスと、複数の出力用光デバイスとが含まれる。第１端部リフレクタは、入力用光デバイスに対して位置合わせされ、複数の光学スプリッタのそれぞれおよび第２端部リフレクタは、複数の出力用光デバイスに対して順に１対１で位置合わせされる。位置合わせされた各光学スプリッタおよび第２端部リフレクタによるシリコン基板を介した反射によって、入力用光デバイスから複数の出力用光デバイスのそれぞれまでの間に多数の光路が形成される。

光学スプリッタの主な構成要素は、４５度マイクロリフレクタである。４５度マイクロリフレクタおよび第２端部リフレクタは、反射面積が順次大きくなる。

シリコン導波路デバイスは、第１シリコン面の（１００）シリコン結晶面に作製され、マイクロリフレクタは、（１１０）結晶面に形成される。

また、シリコン導波路デバイス上に酸化物の層を成長させることでクラッド構造および保護層を形成してもよい。

また、入力用光デバイスは、赤外光を出射する垂直キャビティ面発光レーザー（ＶＣＳＥＬ）または垂直キャビティ面発光レーザーアレイ（ＶＣＳＥＬｓ）であってもよい。

また、複数の出力用光デバイスは、フォトダイオード（ＰＤ）またはフォトダイオードアレイ（ＰＤｓ）であってもよく、当該フォトダイオードまたはフォトダイオードアレイは、シリコンおよびゲルマニウムのハイブリッド型であってもよい。

光学エンジンは、さらに、ＩＣドライバと、増幅器と、高周波（ＲＦ）回路とを含む。

また、各光学スプリッタは、凹部がシリコン導波路に沿って順次深くなるように配置された凹状構造を有していてもよい。

また、シリコン基板は、ＳＯＩウェハであってもよい。

また、垂直キャビティ面発光レーザーアレイ（ＶＣＳＥＬｓ）は、１×４個のアレイであってもよく、シリコン導波路デバイスは、４本のチャネルを有していてもよい。

また、導電線は、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ステンレス、または合金からなってもよい。

また、導電線は、１チャネルあたり２５Ｇｂｐｓで動作可能な高速高周波（ＲＦ）伝送路であってもよい。

また、光相互接続装置を作製する方法も開示する。一方法として、埋め込み酸化物層を備えた第１シリコン面と光エレクトロニクス用の第２シリコン面とを有するシリコン基板を提供するステップと、第１シリコン面上に帯状の導波路をパターニングし、導波路の外側の酸化物層を露光するステップと、シリコン導波路の端部に４５度端部リフレクタをパターニングするステップと、反射面積が導波路に沿って順次大きくなる多数の４５度リフレクタをパターニングするステップと、シリコン基板を裏返して第２シリコン面に加工を施すステップと、第２シリコン面上に絶縁層を堆積させるステップと、第２シリコン面の絶縁層上に導電線をパターニングするステップと、導電線上に結合ピラーまたは半田バンプを成長させることで、多数の４５度リフレクタおよび端部リフレクタに対して位置合わせされた入力用光デバイスと複数の出力用光デバイスとを接続するステップとが含まれる。

また、第２シリコン面上に接着層を堆積させてもよく、それは異方性導電フィルム（ＡＣＦ）であってもよい。

また、導電線をパターニングするステップは、トレンチを形成し、当該トレンチを金属で埋めた後、研磨（ＣＭＰ）または選択エッチングによって余分な金属を取り除くことで、当該トレンチの外側の金属を除去するステップを含んでもよい。

または、導電線をパターニングするステップは、金属層を堆積させ、当該金属層をパターニングして複数の線を形成した後、研磨（ＣＭＰ）または選択エッチングによって余分な金属を取り除くステップを含んでもよい。

上述の構成では、シリコン基板層上のアクティブフォトニックデバイスと、ＳＯＩのシリコンデバイス層上のパッシブ光デバイスとは別体である。アクティブデバイスは、ＣＭＯＳ作製によって得られ、ゲルマニウムデバイスが含まれる場合には、混成集積によって得られる。パッシブデバイスは、ＭＥＭＳ（非ＣＭＯＳ）作製によって得られる。

複数の実施の形態を一般的な用語で説明してきたが、ここで添付の図面を参照する。ただし、これらの図面の縮尺は必ずしも正確ではない。

図１は、ＳＯＩ基板を示す。 図２は、実施の形態に係るＳＯＩ基板のシリコンデバイス面上における導波路に関する準備ステップを示す。 図３は、実施の形態に係るＳＯＩ基板のシリコンデバイス面上に導波路の４５度端部リフレクタを形成する別の準備ステップを示す。 図４は、実施の形態に係るＳＯＩ基板のシリコンデバイス面上に導波路の多数の４５度マイクロリフレクタを同じ深さにまず形成することを示す。 図５は、実施の形態に係るＳＯＩ基板のシリコンデバイス面上に導波路の多数の４５度リフレクタを順次異なる深さに形成することを示す。 図６は、ＳＯＩ基板上にフォトニックデバイスを作製する前の完成した導波路の反転断面図を示す。 図７は、図６の実施の形態に係る導波路における異なる光学スプリッタの断面図を示す。 図８は、図６の実施の形態に係る導波路における異なる光学スプリッタの断面図を示す。 図９は、図６の実施の形態に係る導波路における異なる光学スプリッタの断面図を示す。 図１０は、実施の形態に係るＳＯＩ基板のシリコン基板側の多数のアクティブデバイス用に接触ラインを形成することを示す。 図１１は、実施の形態に係るＳＯＩ基板のシリコン基板側のアクティブデバイスを相互に接続する半田バンプを付加することを示す。 図１２は、実施の形態に係るＳＯＩ基板のシリコン基板側でフォトニックデバイスを結合パッドで組み立てることを示す。 図１３は、実施の形態に係るＳＯＩ基板の一方の面に１個の入力用光ポートおよび３個の出力用光ポートを有し、ＳＯＩ基板の他方の面に多数のスプリッタを備えた多重３Ｄ光導波路を有する本願の光相互接続モジュールの光路を示す。 図１４は、実施の形態に係る３Ｄ光相互接続モジュールを作製する方法を示す概略フローチャートである。

以下、図面および実施の形態と合わせて、本開示をさらに説明する。本明細書に記載の具体的な実施の形態は、本開示を限定せず、説明にのみ用いられると解されるべきである。なお、説明を容易にするため、本開示に関連する構造について、全体ではなく、一部のみが図面に示されているだけであることに留意すべきである。

様々な実施の形態について、図面を参照しながら説明を行う。なお、実施の形態の中には、記載した具体的な内容のいずれかを省略して実施してもよいもの、あるいは公知の方法および構成と組み合わせて実施してもよいものもある。以下の説明では、実施の形態をよく理解してもらうため、特定の構成、寸法、処理など、具体的な内容を多く記載している。一方、実施の形態を不必要に分かりにくくしないよう、周知の半導体プロセスおよび製造技術についてはあまり詳細に記載していない。本明細書全体において「実施の形態」と呼ぶ場合は、その実施の形態に関連して記載された特定の特徴、構造、構成、特性が少なくとも１つの実施形態に含まれることを意味している。したがって、本明細書全体で「実施の形態において」という文言が様々な箇所に登場するが、これらは、必ずしも同一の実施形態を指しているわけではない。さらに、この特定の特徴、構造、構成、特性は、１以上の実施の形態において、好適な方法で組み合わせてよい。

本明細書で使用される「上方に」（ａｂｏｖｅ）、「被せて」（ｏｖｅｒ）、「対して」（ｔｏ）、「間に」（ｂｅｔｗｅｅｎ）、「上に」（ｏｎ）といった用語は、ある層の他の層に対する相対的な位置を示すことがある。ある層が別の層の「上方」（ａｂｏｖｅ）に、「被せて」（ｏｖｅｒ）、「上」（ｏｎ）にある場合、または別の層に「対し」（ｔｏ）、「接して」（ｉｎ ｃｏｎｔａｃｔ）接合されている場合、その別の層と直接的に接していることもあれば、間に１以上の層が挟まれていることもある。複数の層の「間に」ある層は、その複数の層に直接的に接していることもあれば、間に１以上の層が挟まれていることもある。

なお、以下の説明では、開示内容の十分な理解を目的として、具体的な内容を示している。しかしながら、本開示内容は、本明細書に記載された方法と異なる方法で実施することもでき、当業者によって、本開示内容の趣旨を逸脱しない範囲の類似の方法で一般化されることも考えられる。したがって、本開示内容は、以下に示す具体的な実施の形態に限定されない。

光相互接続は、光ファイバケーブルによる通信手段である。従来のケーブルに比べ、光ファイバは、１０Ｇｂｉｔ／ｓ以上１００Ｇｂｉｔ／ｓ以下で非常に高い帯域幅に対応している。光通信システムは、構成の使い勝手が良く、組み立てが容易な垂直キャビティ面発光レーザーＶＣＳＥＬを用いることが多い。

垂直キャビティ面発光レーザー、すなわちＶＣＳＥＬは、ウェハから個々のチップを切り取ることで形成された表面から出射する従来の端面発光型半導体レーザー（同じく平面型レーザー（ｉｎ−ｐｌａｎｅ ｌａｓｅｒ））とは異なり、上面から垂直にレーザービームを出射する半導体レーザーダイオードの一種である。一般的に、６５０ｎｍ〜１３００ｎｍの波長の光を出射する垂直キャビティ自己発光レーザー、すなわちＶＣＳＥＬレーザーは、ガリウム砒素（ＧａＡｓ）およびヒ化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ａｓ）からなる回折ブラッグ反射器（ＤＢＲｓ）を備えたＧａＡｓウェハを用いている。

現在、ＶＣＳＥＬにはイオン注入型ＶＣＳＥＬおよび酸化物ＶＣＳＥＬの２種類があるため、そこで電流を制限する方法も２種類ある。シリコン基板に対する各部品の接着性を高めるために、ポリイミド層などの追加の接着層または非導電性フィルム（ＮＣＦ）を用いてもよい。高周波（ＲＦ）伝送装置を含む高速の電気トレースは、ドライバＩＣとＶＣＳＥＬアレイとを接続するとともにトランスインピーダンスアンプ（ＴＩＡ）アレイを接続するために、導波路の表面に設計される。一般的に、ＶＣＳＥＬアレイは、一列にパッケージングされた４個のＶＣＳＥＬレーザーを有する。

実施の形態によれば、光学エンジンのデータ転送速度が１チャネルあたり秒速２５ギガビット（Ｇｂｐｓ）で動作可能であり、１チャネルあたり５０Ｇｂｐｓなど、より高いデータ転送速度に拡張できる。ＶＣＳＥＬの用途として、光ファイバ通信、高精度センシング、コンピュータのマウス、レーザープリンタが挙げられる。

以下に示す実施の形態は、光相互接続およびアプリケーションプラットフォームを説明する。一態様において、実施の形態に係る光相互接続およびプラットフォームは、従来の光相互接続アセンブリによく利用される光学レンズおよびファイバリボンを省いて組み立てられてもよい。また、伝送路を形成し、且つドライバＩＣチップ、レーザー、ＰＤ、受信器（ＴＩＡなど）のチップといったアクティブデバイスをフリップチップ実装する半導体プロセス技術を使用することで、組み立て時間を従来技術より短縮できる。さらに、この作製技術によって、電気信号のＲＦ性能を向上させ、光相互接続のデータ転送速度を上げられる場合もある。以下に示す実施の形態は、ＰＣＢベースの光相互接続としてまとめられてもよい。具体的には、ポリマー導波路とＰＣＢのようなパッケージングプラットフォーム内のシリコンウェハのインターポーザとＶＣＳＥＬレーザーとをモノリシックに集積したＶＣＳＥＬ／ＰＤとの光結合を向上させるために実施の形態を利用してもよい。

図１に示すとおり、ＳＯＩ基板１００は、埋め込み酸化物層１２８の上方にＳＯＩウェハにおけるデバイス面として第１シリコン面１６０と、シリコン基板面として第２シリコン面１７０とを有するシリコンウェハ１４０からなる。埋め込み酸化物層は、一般的に、シリコンウェハ面に酸素を注入することで、深さ、厚み、組成が明確に定められたＳｉＯｘ層が形成されたシリコン酸化物の層である。ＳＯＩ基板の準備には、標準的なＳＩＭＯＸウェハまたは酸化物を深く注入した後に表面アニール処理を施したものが使用される。漏洩の抑制または放射線保護が必要なＩＣデバイスは、ＩＣ作製時、ＳＯＩ基板上に作製されることが多いので、シリコン・オン・インシュレータ面１６０は、本願ではパッシブな光導波路が形成されるところではあるが、半導体用語でよくデバイス層と呼ばれる。

シリコン基板１４０は、典型的に、光相互接続装置の動作波長における赤外線伝送特性が高い。伝送率が高いということは、動作波長におけるシリコンウェハのバルク材またはウェハ表面からの光の吸収率および分散率が低いということでもある。シリコン材料は、遠隔通信に一般に用いられる１３００ナノメートル〜数ミクロンの赤外光に対し、吸収特性が低い。基板１４０は、よく研磨された２つの表面である上面１６０および底面１７０を有する。この上面および底面は、光の内面反射ノイズが低減されるよう、互いに平行またはわずかに楔型にすることができる。ＳＯＩ基板１４０は、作製プロセスの間だけでなく、長期にわたる動作中も、光伝送損失を抑制しながら上面および底面の両方におけるフォトニックデバイスおよび光学デバイスを支持できるインターポーザとして十分な強度を有する程度の薄さに設定される。このＳＯＩ基板の厚みは、典型的に、５０ミクロン〜２ミリメートルである。

別の実施の形態は、より機械的強度を高めるため、導電線下でＳＯＩウェハに取り付けた金属板を含む。この金属板には、光を通すために必要な窓が作られる。

多数の光相互接続モジュールを製造する際、まず導波路を別々に形成し、その後、接着フィルムを用いて基板の一方の面に取り付けるが、本願の集積プロセスでは、同じＳＯＩ基板の他方の面上にフォトニックデバイスを構築するのとほぼ同時に、埋め込み酸化物の上方のシリコン層の内部にシリコン導波路を作製する。この基板の集積部分である３次元のシリコン導波路は、別々に形成した後に取り付ける前述の方法に比べ、界面において伝送率が高くなるとともに、光路に沿ってより正確に位置合わせできる。また、導波路をインターポーザであるＳＯＩ基板に取り付ける作製コストがかからなくなる。

図２は、実施の形態に係るＳＯＩ基板のシリコンデバイス面上に導波路を形成する準備ステップを示す。

図２の図形２００に示すように、ＳＯＩ基板１４０のシリコンデバイス面でもある第１シリコン面上に帯状構造１２０をパターニングし、帯状部分の外側のシリコン材料は、絶縁層の界面１２９に至るまで取り除く。帯状構造の端部は、クリフとしてまっすぐ下に切断されている。このパターニング工程は、帯状部分の外側のシリコンを取り除く一方でシリコン酸化物には触れずに露光を行う場合、リソグラフィ技術および選択エッチングを用いて実行される。

図３は、実施の形態に係るＳＯＩ基板のシリコンデバイス面上に導波路の４５度端部リフレクタを形成する別の準備ステップを示す。４５度のテーパー状斜面を形成するため、パターニング中に可変的なリソグラフィ露光エネルギを当ててもよい。滑らか且つ正確な４５度のリフレクタ斜面になるよう露光エネルギを制御する方法は数多くある。例えば、光露光中に露光シャッタを動かす、または光窓を収縮させる、あるいは露光中に走査光の強度をプログラムで変更可能にする、等の技術を利用できる。適切な光分割、角度制御許容値、表面粗さを追求する連続多重化ステージにおいて、リフレクタの表面寸法は、光路効率に関わる非常に重要な因子である。幸いなことに、これらの微細なミラー／リフレクタの作製には、ＭＥＭＳプロセスにおいて蓄積された知識がよく適合する。

１個の入力ポートからのＶＣＳＥＬの光を分割して同一面にはない多数の出力ポートまで到達させるには、ＳＯＩ基板の入力／出力ポートとは反対側に設けられた導波路に４５度マイクロリフレクタを数多く連ねて作製する。図４は、これらの多数の４５度マイクロリフレクタを形成する際のマイクロリフレクタの反射面積が一定である時点の中間工程を示す。図５は、反射面積が順次大きくなるようにこれらのマイクロリフレクタを導波路に作製する次の工程を示す。図３〜図５を参照すると、このように形成された導波路１２２は、２つの直線部分２２４ａ，２２４ｂ，２２４ｃと、曲がるミラーとして機能する２つの４５度端部リフレクタ１２５ａ，１２５ｂと、この２つの端部リフレクタ１２５ａ，１２５ｂの間に連続して並べられた多数の４５度光スプリッタ構造２２８，２２９とを含む。別の応用例では、３以上の連続スプリッタを設けることもできる。図３〜図５に開示したものは典型的な実施の形態である。連続して並べられた４５度光スプリッタ２２８，２２９はそれぞれ凹状構造を有する。この凹状構造は、進行中の光ビーム中に位置する１つの４５度マイクロリフレクタがその光の所望の一部を９０度で部分的に反射し、その進行中のビームの残りを直線状の導波路に沿って通過させるように設計される。分離する光の正確な量は、凹状構造の幅、深さ、面積などの特徴に応じて決まる。面積制御型反射光スプリッタに加え、選択型反射膜または偏光制御型分割など、ビームスプリッタは別の種類も可能である。面積制御型反射光スプリッタであれば、シンプルかつ軽量で、製造も容易といった利点がある。

第１凹状構造２２８は、テーパー状の側壁２２８ａ，２２８ｂ（第２側方斜面２２８ｂは任意）を1つまたは２つ含み、この構造は第１凹部深さＤ１を有する。第１マイクロリフレクタ２２８ａは、４５度の傾斜面で光ビーム全体の第１部分をシリコン基板内に戻すよう上向きに反射し、第１光検出受信器に向かわせる。第１部分の光の正確な量は、第１凹状構造の幅、深さ、面積などの特徴に応じて決まる。第２傾斜面２２８ｂは、反射に寄与しないが、第１反射面２２８ａを通過してまっすぐ漏れる光を集め、その光を導波路から離れる方向に跳ね返す。

第２凹状構造２２９は、リフレクタ２２９ａ，２２９ｂを1つまたは２つ含み、第２側壁２２９ｂは任意である。この第２凹状構造は、第１凹部深さＤ１より深い第２凹部深さＤ２を有する。第２凹状構造２２９の第１マイクロリフレクタ２２９ａは、第１凹部を経由した進行中の光の残りの第２部分を４５度リフレクタ２２９ａで分割し、分割された光は、シリコン基板に戻り、第２光検出受信器に向かう。第２部分の光の正確な量は、この凹状構造の幅、深さ、面積などの特徴に応じて決まる。第２傾斜面２２９ｂは、反射に寄与しないが、第１リフレクタ２２９ａから漏れた光を集め、その光を導波路から離れる方向に跳ね返す。第２凹部を経た残りの光は、導波路内を進み続ける。

凹状構造のテーパー状の側壁は可変的なリソグラフィ露光エネルギで作製される。順次深くなる所望の凹状構造は、多数の工程を経て製造される。第１工程では、第１凹部および第２凹部を凹部深さＤ１にする。この工程には、光露光中に露光シャッタを動かしたり、光窓を収縮／拡張させたり、光の強度をプログラムで制御した後、エッチングを行い、テーパ状にすることが含まれる。第２凹状構造２２９およびその側壁２２９ａ，２２９ｂは、当初、同じ凹部深さＤ１を有する。第２工程は、次の凹状構造として、さらに深い凹部深さＤ２とするために行われる。さらに深い第２凹部とする場合、さらなる露光エネルギの制御を行う一方、第１凹状構造にリソグラフィマスクを被せることで露光用の光を遮断し、第２凹部の露光時に凹部深さＤ１が変わらないようにする。連続する分割ステージをさらに作製する場合は、同じ技術を繰り返し適用する。

第１凹状構造および第２凹状構造それぞれの第２側壁２２８ｂ，２２９ｂは、不要な分散光およびゴースト光を作らないよう、４５度の斜面のない直立の壁にすることもできる。

典型的には、デバイス面側のＳＯＩウェハ面が（１００）結晶シリコンであるので、シリコン導波路は、（１００）シリコン結晶面に作製され、導波路の側壁は、（１１０）結晶面に形成される。

導波路における全内反射を保証するため、導波路は、屈折率がシリコンよりも低い安定した材料で密封されるとよい。１１００ナノメートル以上のシリコンの誘電率が約３．５０で酸化物フィルムの誘電率が１．４５と低いと、分厚い酸化物フィルムが導波路の良好な被覆となり得る。露出したシリコン面の周囲に成長する自然酸化物の厚みは、１０ｎｍ程度である。この自然酸化物では、誘電率が高くて漏れ易い材料の近辺にエバネッセント光が漏れないようにうまく封をすることはできない。したがって、導波路は周囲に開放しておくべきではなく、数波長以上の厚みのシリコン酸化物などのクラッド層でコーティングしたり、覆ったりする必要がある。このような選択肢は、ここでは図示しない。

図６は、ＳＯＩ基板上にアクティブデバイスを作製する準備を行うために反転させた基板上の完成した導波路の断面図である。ＳＯＩ基板に加工を施すプロセスでは、ＳＯＩをなんらかのステージホルダでしっかりと保持し、好ましくは、両面上のデバイスが物理的な接触を受けないようにする。デバイスは、どちらの面から作製しても構わない。方法の典型例として、前述のように光エレクトロニクスのアクティブデバイスを取り付ける前に、まず導波路側に加工を施す。導波路が完成してからＳＯＩの基板側のアクティブデバイスをパッケージングする処理を行うには、ＳＯＩウェハの端を支持ステージが保持した状態で、ウェハを裏返してパッシブ導波路を裏向ける。一方、アクティブデバイス側を最初にパッケージングしてから、その後に導波路をパターニングする場合にも利点がある。パッシブな光学部品は壊れやすく、ステージに接触すると損傷を受けることも考えられるため、先に導波路を加工してから導波路が完成した面を押さえて裏向きにする方が危険ともいえる。

図７〜図９は、図６の実施の形態に係る導波路における３つの異なる光学スプリッタの断面図を示す。第２側壁は、光路での役割は重要ではないが、少なくとも作製自体がシンプルになるので、導波路に残される。また、第１の壁であるマイクロリフレクタから漏れる光があれば、導波路から離れる方向に光を跳ね返せる。図７において、凹部の第２側壁２５０ａは、第１側壁とは逆の斜面を備えた４５度リフレクタである。第２側壁２５０ｂは、図８に示すとおり、まっすぐなクリフ状の構造である。この場合、跳ね返した光も第１リフレクタに反射される。図９の別のスプリッタ構造２５０ｃは、単純に第２の壁を排除したものである。漏れ出た少しの光が導波路の外側にとどまることになる。シリコンと周囲または酸化物との界面における赤外線は、４５度で全内反射するので、理想的な状況においては、第１リフレクタ面から漏れることはさほど問題ではない。

図１０は、実施の形態に係るＳＯＩ基板のシリコン基板側の多数のアクティブデバイス用に接触ラインを形成することを示す。

絶縁層１２９ｃは、シリコン面１７０上に堆積または成長させられる。面１７０は、送信器におけるレーザーダイオードまたは受信器における光検出器および電子接点などのアクティブ光デバイス用の相互接続を収容するプラットフォームである。シリコンは、石英やガラスとは違って半導体なので、電子デバイスの取り付けを可能とする前に上面を絶縁材料でコーティングする必要がある。この絶縁材料としては、酸化物、窒化物、ポリイミドといった有機材料などが挙げられる。

光学エンジン、すなわち面上のアクティブデバイスをパッケージングするには、まず、光相互接続の伝送路として、電気トレース１１０ｘをＳＯＩの清浄な絶縁面上にパターニングする。なお、図１０では、全ての伝送路が図示されているわけでも符号を付されているわけでもない。高速伝送路の材料としては、銅、アルミニウム、タングステン、チタン、ステンレス、または合金が選ばれる。金属をパターニングする前に、金属層の堆積や半導体業界で公知のその他のコーティング技術を適用できる。この技術には、ウェットエッチング／ドライエッチング、金属メッキ、レーザー書き込みが含まれるが、これらには限定されない。伝送路を形成する他の技術としては、例えば、まず基板の上面上の絶縁層にトレンチを形成し、次にその上面上に金属層を堆積させてトレンチを埋めてから、化学機械研磨（ＣＭＰ）のような平坦化技術または選択ドライエッチング／ウェットエッチングを行い、トレンチ領域外から余分な金属を取り除く。伝送路をバルクシリコンの表面から絶縁するためには、シリコン面上の絶縁層１２９ｃが必要である。

図１１は、実施の形態に係るＳＯＩ基板のシリコン基板側のアクティブデバイスを相互に接続する半田バンプを付加した後の断面を示す。

上面の絶縁層上に伝送路１１０ｘをパターニングした後、アクティブ光デバイスまたは他の電子装置に接続するための接触点として、適切な結合ピラー１４１ｘ，１４２ｘ，１４３ｘ，１４４ｘを伝送路１１０ｘ上に形成する。図１１では全ての結合バンプを１４１ｘ〜１４４ｘと示しているわけではない。この基板インターポーザ１４０から外部回路への接続は、様々な半導体パーケージ技術によって実現し得る。

ＳＯＩ基板は、多重チャネルシステムにおける複数の導波路、シリコン導波路、またはＰＣＢ基板に対して実装を行うための機械的な支持構造として、インターポーザを構成する。ＳＯＩ基板がインターポーザとして支持しなければ、フィルム上に形成されたフレキシブル回路基板は脆く、電子デバイスおよび導波路を支持できない可能性がある。

図１２は、実施の形態に係るＳＯＩ基板のデバイス面側の多数のスプリッタを有する多重導波路およびシリコン基板側の結合パッド上に組み立てたフォトニックデバイスの断面図７００を示す。

垂直キャビティ面発光レーザー（ＶＣＳＥＬ）７２１、レーザードライバ７２２、第１光検出器（ＰＤ１）７３１、その受信器ＩＣ７３２、第２光検出器（ＰＤ２）７５１、その受信器ＩＣ７５２、第３光検出器（ＰＤ３）７３１、その受信器ＩＣ７３２、トランスインピーダンスアンプ（ＴＩＡｓ）（図示せず）、高周波（ＲＦ）回路（図示せず）、その他の光エレクトロニクスデバイスなどの本システムのアクティブ光デバイスは、半田バンプなどの接続用ポールを介して伝送路１１０ｘに取り付けられ、この伝送路は、ＳＯＩ基板の第２面における表面上のラインであるか、または彫り込んでからトレンチに金属を埋めた構造物である。ポールまたは半田バンプには、接続性を向上させるため、金またはニッケルのコーティングが施される。ウェハ表面にパッケージングされたフレキシブル回路基板（ＦＣＢ）またはＰＣＢユニット上で他の光エレクトロニクスデバイスを組み立ててもよい。表面上に直接パターニングされた伝送路によれば高速性能が実現する。

伝送路１１０ｘおよび相互接続ポスト１４１ｘ，１４２ｘ，１４３ｘ全体の表面上に接着フィルムを取り付けて、これらをパッシベートし、後から組み立てるアクティブデバイスから絶縁するようにするパッケージング技術もある。外部の部品は、接着フィルムまたはＮＣＦフィルムに取り付けることができる。これらを絶縁するさらなる技術として、取り付けられたパーツの接着性を高めるため、上面全体に非導電性フィルム（ＮＣＦ）を塗布した後、加熱するものもある。アクティブデバイスに適切に接続するため、クリーニングプロセスを実施し、結合ピラーを露光することもできる。図１２では、接着フィルムまたはＮＣＦは図示していない。

電気接続を含む上述のアクティブ光エレクトロニクスのアセンブリが光学エンジンを構成する。この光学エンジンは、ＰＣＢまたはＦＣＢ７５０などのフレキシブル基板上の結合パッドを介して外部回路にパッケージングされる。

図１２には図示していないが、異方性導電フィルム（ＡＣＦ）として知られる光エレクトロニクスパッケージング技術によって伝送路をアクティブ光エレクトロニクスデバイスに接続してもよい。

ＡＣＦ技術は、信号密度が高めでパッケージが全体的に小さめのものを対象とした光エレクトロニクスパッケージングにおいて広く用いられている。このプロセスでは、まず、導電性粒子を含む熱硬化性樹脂などの異方性材料をＰＣＢ７５０上に積層プロセスによって堆積させる。次に、ＰＣＢ上の所定の位置にＳＯＩ基板上の光学エンジンを配置し、これらの２面を押し付けることで光学エンジンをＰＣＢ基板に実装する。多くの場合、この実装プロセスは、全く熱を加えず実施されるか、異方性材料が少し粘着性を帯びる程度の最小限の熱を加えて実施される。導電性粒子を含む熱硬化性樹脂を使用すると、この粒子がＰＣＢと光エレクトロニクス素子との間に入り込み、これらの間が電気的に接続される。端部が電極でない箇所では、粒子が熱硬化性樹脂によって絶縁される。結合の場合、接着剤を流し込んでから２面を結合させて電気接点とした上で接着剤を硬化させて耐久性のある結合とする必要があることから、要求される熱エネルギ量が大きい。これらのプロセスに必要な温度、時間、圧力は、適切に制御しなければならない。

まず、（ＶＣＳＥＬ）７２１またはＶＣＳＥＬアレイ（例えば、標準的な１×４個のＶＣＳＥＬ）、光検出器（ＰＤ）７３１，７４１，７５１、受信器チップまたはトランスインピーダンスアンプ（ＴＩＡ）アレイなどのアクティブデバイスに加え、ＶＣＳＥＬドライバＩＣ７２２および高周波（ＲＦ）装置がＳＯＩ基板１４０の絶縁フィルム１２９ｃ上の結合ピラー１４１ｘ，１４２ｘ，１４３ｘにフリップチップ実装され、光学エンジンが形成される。したがって、面１２９ｃ上に高速伝送路１１０ｘが設計され、ＶＣＳＥＬドライバＩＣ７２２がＶＣＳＥＬ７２１に接続され、ドライバＩＣが光検出器７３１，７４１，７５１に接続されるとともに、受信器チップＴＩＡアレイおよび他の送電線が接続される。実施の形態において、基板上に伝送路１１０ｘを形成すると、赤外光の場合は一般に３．０〜４．０の範囲で、シリコン材料の高誘電特性によって高周波（ＲＦ）信号の性能が向上することにもなり得る。このように形成された光学エンジンは、１チャネルあたり秒速２５ギガビット（Ｇｂｐｓ）のデータ転送速度で動作可能であり、１チャネルあたり５０Ｇｂｐｓなど、より高いデータ転送速度に拡張できる。

光学エンジンがフレキシブルプリント回路基板（ＦＣＢ）に組み合わせられる場合もある。実施の形態では、光学エンジンはＰＣＢ基板の開口縁の内部に組み立てられている。このような構成は、別途図示しないが、図１２に関して記載した内容を含む他の実施の形態とも互換性がある。

図１３は、実施の形態に係るＳＯＩ基板の一方の面に１個の入力用光ポートおよび３個の出力用光ポートを有し、ＳＯＩ基板の他方の面に多数のスプリッタを備えた多重３Ｄ光導波路を有する本願の光相互接続モジュールの光路を示す。

図１３において、ＶＣＳＥＬレーザーの出力は、光路７２３ａに沿ってＳＯＩ基板を通り、第１の４５度リフレクタ１２５ａに到達するよう位置合わせされ、第１の端部リフレクタ１２５ａは、光を全内反射で９０度曲げて導波路１２２の第１直線部分２２４ａに結合させる。この光の一部のみが第１マイクロリフレクタ２２８ａによって反射されてビーム７２３ｂとなり、ＳＯＩ基板を通過してＰＤ１である第１光検出器７３１に至る。反射光７２３ｂの量は、第１反射面２２８ａに当たる光全体のうちの一部である。光路にある第１マイクロリフレクの寸法によって、反射量が決まる。残りの光ビームは、導波路の第２直線部分２２４ｂ内部を進行し続ける。第２マイクロリフレクタ２２９ａは、リフレクタの表面に当たるビーム７２３ｃの一部を反射し、この光の第２部分がＰＤ２である第２光検出器７４１に到達する。反射光７２３ｃの量は、反射面２２９ａに当たる入射ビームのうちの一部である。入射ビームの光路にあるマイクロリフレク２２９ａの寸法によって、ＰＤ２に到達する第２部分の光が決まる。この配置によって、残りのビームは導波路１２２の第３直線部分２２４ｃ内部を進行し続けることができる。第３直線部分２２４ｃ内を進行中の残りのビームは、第２の４５度端部リフレクタ１２５ｂによって反射され、第３多重ビーム７２３ｄとしてシリコン基板の内部を通り、ＰＤ３である第３光検出器７５１に到達する。端部リフレクタ１２５ｂは、これより前の分割リフレクタよりも大きい反射面を有するため、図１３に示されるとおり、完全な光路が完成する。この多重化プロセスは複数のステージに続けて適用できる。多重化ステージが３つある装置が典型的な実施の形態である。この１×Ｍ個の出力ポートの利点は明らかで、その１つ目の利点は、オンチップの光相互接続用の小型の構成で送信器および受信器がすべてＳＯＩ基板の一方の面に置かれていることである。２つ目の利点は、導波路を一体化させるための結合の工程が不要になるということである。

図１４は、実施の形態に係るＳＯＩ基板に１×Ｍ個の出力ポートを備えた３Ｄ光相互接続モジュールを作製する方法を示す概略フローチャートである。この作製方法の典型例では、パッシブな導波路側をまず作り、アクティブデバイス側を後で作ることを提案している。以下に示すサブプロセスを入れ替えて逆のプロセスとすることも可能である。

この作製シーケンスに含まれる第１ステップ９０２では、光エレクトロニクス用のシリコン基板面と導波路用のシリコン・オン・インシュレータ面（デバイス面とも呼ぶ）とを有するＳＯＩ基板を提供する。この２面は、ゴースト反射による問題が回避できるよう、互いに平行またはわずかに楔型としてもよい。ステップ９０４では、シリコン・オン・インシュレータ面上に帯状の導波路をパターニングし、シリコン層下の酸化物表面を露光する。ステップ９０６では、シリコン導波路の端部に４５度リフレクタをパターニングする。ステップ９０８では、シリコン導波路に多数の中間４５度マイクロリフレクタをパターニングし、順次深くなるリフレクタとする。ステップ９１０では、基板を裏返し、シリコン基板面に対して光エレクトロニクスの加工を行う。ステップ９１２では、シリコン基板面上に絶縁層を堆積させる。ステップ９１４では、面上の絶縁層にトレンチをパターニングして金属で埋めることによって伝送路を形成するか、金属層を堆積させ、これをパターニングするとともにエッチングまだはレーザー書き込みを行い、複数のラインを形成する。金属層は、アルミニウム、タングステン、ステンレスなどである。これが銅の場合、このプロセスの後に銅メッキの技術が必要になる。あるいは金属層を堆積させ、パターニングして金属線を形成した後、ＣＭＰを行って余分な金属を取り除く。ステップ９１６では、Ａｕ／Ｎｉでコーティングしたフリップチップ実装用の結合ピラーまたは半田バンプを成長させる。ステップ９１８では、アクティブ光デバイス（ＶＣＳＥＬ／ＰＤ）を伝送線に組み合わせ、４５度マイクロリフレクタに対して位置合わせする。ステップ９２０では、表面上に異方性導電フィルム（ＡＣＦ）を堆積させる（任意）。ステップ９２２では、ＰＣＢをパッドに取り付ける、もしくはＡＣＦをモジュールに取り付ける。

しかしながら、実施の形態は、この特定のシーケンスに限定されるものではなく、別の作製シーケンスも考えられる。

実施の形態の様々な態様を利用する際、光相互接続を作製するために上述の実施の形態を組み合わせたり、変形することができることは当業者にとって明らかである。構造上の特徴および／または方法中の行為に特有の表現で実施の形態を説明してきたが、添付の請求項は必ずしも記載した特定の特徴および行為に限定されないと理解されるものとする。ここに記載された特定の特徴および行為は、請求項の例として有用な実施の形態であると理解されるべきものである。

垂直キャビティ面発光レーザー、すなわちＶＣＳＥＬは、ウェハから個々のチップを切り取ることで形成された表面から出射する従来の端面発光型半導体レーザー（同じく平面型レーザー（ｉｎ−ｐｌａｎｅ ｌａｓｅｒ））とは異なり、上面から垂直にレーザービームを出射する半導体レーザーダイオードの一種である。一般的に、６５０ｎｍ〜１３００ｎｍの波長の光を出射する垂直キャビティ面発光レーザー、すなわちＶＣＳＥＬレーザーは、ガリウム砒素（ＧａＡｓ）およびヒ化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ａｓ）からなる回折ブラッグ反射器（ＤＢＲｓ）を備えたＧａＡｓウェハを用いている。

１個の入力ポートからのＶＣＳＥＬの光を分割して同一面にはない多数の出力ポートまで到達させるには、ＳＯＩ基板の入力／出力ポートとは反対側に設けられた導波路に４５度マイクロリフレクタを数多く連ねて作製する。図４は、これらの多数の４５度マイクロリフレクタを形成する際のマイクロリフレクタの反射面積が一定である時点の中間工程を示す。図５は、反射面積が順次大きくなるようにこれらのマイクロリフレクタを導波路に作製する次の工程を示す。図３〜図５を参照すると、このように形成された導波路１２２は、３つの直線部分２２４ａ，２２４ｂ，２２４ｃと、曲がるミラーとして機能する２つの４５度端部リフレクタ１２５ａ，１２５ｂと、この２つの端部リフレクタ１２５ａ，１２５ｂの間に連続して並べられた多数の４５度光スプリッタ構造２２８，２２９とを含む。別の応用例では、３以上の連続スプリッタを設けることもできる。図３〜図５に開示したものは典型的な実施の形態である。連続して並べられた４５度光スプリッタ２２８，２２９はそれぞれ凹状構造を有する。この凹状構造は、進行中の光ビーム中に位置する１つの４５度マイクロリフレクタがその光の所望の一部を９０度で部分的に反射し、その進行中のビームの残りを直線状の導波路に沿って通過させるように設計される。分離する光の正確な量は、凹状構造の幅、深さ、面積などの特徴に応じて決まる。面積制御型反射光スプリッタに加え、選択型反射膜または偏光制御型分割など、ビームスプリッタは別の種類も可能である。面積制御型反射光スプリッタであれば、シンプルかつ軽量で、製造も容易といった利点がある。

図４に示すように、第１凹状構造２２８は、テーパー状の側壁２２８ａ，２２８ｂ（第２側方斜面２２８ｂは任意）を1つまたは２つ含み、この構造は第１凹部深さＤ１を有する。第１マイクロリフレクタ２２８ａは、４５度の傾斜面で光ビーム全体の第１部分をシリコン基板内に戻すよう上向きに反射し、第１光検出受信器に向かわせる。第１部分の光の正確な量は、第１凹状構造の幅、深さ、面積などの特徴に応じて決まる。第２傾斜面２２８ｂは、反射に寄与しないが、第１反射面２２８ａを通過してまっすぐ漏れる光を集め、その光を導波路から離れる方向に跳ね返す。同様に、第２凹状構造２２９’は、リフレクタ２２９ａ’、２２９ｂ’を１つまたは２つ含み、第２側壁２２９ｂ’は任意である。

図５に示すように、第２凹状構造２２９は、リフレクタ２２９ａ，２２９ｂを1つまたは２つ含み、第２側壁２２９ｂは任意である。この第２凹状構造は、第１凹部深さＤ１より深い第２凹部深さＤ２を有する。第２凹状構造２２９の第１マイクロリフレクタ２２９ａは、第１凹部を経由した進行中の光の残りの第２部分を４５度リフレクタ２２９ａで分割し、分割された光は、シリコン基板に戻り、第２光検出受信器に向かう。第２部分の光の正確な量は、この凹状構造の幅、深さ、面積などの特徴に応じて決まる。第２傾斜面２２９ｂは、反射に寄与しないが、第１リフレクタ２２９ａから漏れた光を集め、その光を導波路から離れる方向に跳ね返す。第２凹部を経た残りの光は、導波路内を進み続ける。

垂直キャビティ面発光レーザー（ＶＣＳＥＬ）７２１、レーザードライバ７２２、第１光検出器（ＰＤ１）７３１、その受信器ＩＣ７３２、第２光検出器（ＰＤ２）７４１、その受信器ＩＣ７４２、第３光検出器（ＰＤ３）７５２、その受信器ＩＣ７５１、トランスインピーダンスアンプ（ＴＩＡｓ）（図示せず）、高周波（ＲＦ）回路（図示せず）、その他の光エレクトロニクスデバイスなどの本システムのアクティブ光デバイスは、半田バンプなどの接続用ポールを介して伝送路１１０ｘに取り付けられ、この伝送路は、ＳＯＩ基板の第２面における表面上のラインであるか、または彫り込んでからトレンチに金属を埋めた構造物である。ポールまたは半田バンプには、接続性を向上させるため、金またはニッケルのコーティングが施される。ウェハ表面にパッケージングされたフレキシブル回路基板（ＦＣＢ）またはＰＣＢユニット上で他の光エレクトロニクスデバイスを組み立ててもよい。表面上に直接パターニングされた伝送路によれば高速性能が実現する。

まず、（ＶＣＳＥＬ）７２１またはＶＣＳＥＬアレイ（例えば、標準的な１×４個のＶＣＳＥＬ）、光検出器（ＰＤ）７３１、７４１、７５２、受信器チップまたはトランスインピーダンスアンプ（ＴＩＡ）アレイなどのアクティブデバイスに加え、ＶＣＳＥＬドライバＩＣ７２２および高周波（ＲＦ）装置がＳＯＩ基板１４０の絶縁フィルム１２９ｃ上の結合ピラー１４１ｘ、１４２ｘ、１４３ｘにフリップチップ実装され、光学エンジンが形成される。したがって、面１２９ｃ上に高速伝送路１１０ｘが設計され、ＶＣＳＥＬドライバＩＣ７２２がＶＣＳＥＬ７２１に接続され、ドライバＩＣが光検出器７３１、７４１、７５２に接続されるとともに、受信器チップＴＩＡアレイおよび他の送電線が接続される。実施の形態において、基板上に伝送路１１０ｘを形成すると、赤外光の場合は一般に３．０〜４．０の範囲で、シリコン材料の高誘電特性によって高周波（ＲＦ）信号の性能が向上することにもなり得る。このように形成された光学エンジンは、１チャネルあたり秒速２５ギガビット（Ｇｂｐｓ）のデータ転送速度で動作可能であり、１チャネルあたり５０Ｇｂｐｓなど、より高いデータ転送速度に拡張できる。

図１３において、ＶＣＳＥＬレーザーの出力は、光路７２３ａに沿ってＳＯＩ基板を通り、第１の４５度リフレクタ１２５ａに到達するよう位置合わせされ、第１の端部リフレクタ１２５ａは、光を全内反射で９０度曲げて導波路１２２の第１直線部分２２４ａに結合させる。この光の一部のみが第１マイクロリフレクタ２２８ａによって反射されてビーム７２３ｂとなり、ＳＯＩ基板を通過してＰＤ１である第１光検出器７３１に至る。反射光７２３ｂの量は、第１反射面２２８ａに当たる光全体のうちの一部である。光路にある第１マイクロリフレクの寸法によって、反射量が決まる。残りの光ビームは、導波路の第２直線部分２２４ｂ内部を進行し続ける。第２マイクロリフレクタ２２９ａは、リフレクタの表面に当たるビーム７２３ｃの一部を反射し、この光の第２部分がＰＤ２である第２光検出器７４１に到達する。反射光７２３ｃの量は、反射面２２９ａに当たる入射ビームのうちの一部である。入射ビームの光路にあるマイクロリフレク２２９ａの寸法によって、ＰＤ２に到達する第２部分の光が決まる。この配置によって、残りのビームは導波路１２２の第３直線部分２２４ｃ内部を進行し続けることができる。第３直線部分２２４ｃ内を進行中の残りのビームは、第２の４５度端部リフレクタ１２５ｂによって反射され、第３多重ビーム７２３ｄとしてシリコン基板の内部を通り、ＰＤ３である第３光検出器７５２に到達し、第３受信器ＩＣ７５１により処理される。端部リフレクタ１２５ｂは、これより前の分割リフレクタよりも大きい反射面を有するため、図１３に示されるとおり、完全な光路が完成する。この多重化プロセスは複数のステージに続けて適用できる。多重化ステージが３つある装置が典型的な実施の形態である。この１×Ｍ個の出力ポートの利点は明らかで、その１つ目の利点は、オンチップの光相互接続用の小型の構成で送信器および受信器がすべてＳＯＩ基板の一方の面に置かれていることである。２つ目の利点は、導波路を一体化させるための結合の工程が不要になるということである。

Claims (20)

1. 相互に実質的に平行な第１シリコン面および第２シリコン面と有するシリコン基板であって、前記第１シリコン面下に酸化物層が埋め込まれ、前記第２シリコン面上に絶縁層が配置されるシリコン基板と、
   前記第１シリコン面上に作製された直線部分および２つの端部とを備えるシリコン導波路デバイスであって、当該直線部分に沿って順に並べられた第１の４５度端部リフレクタと、第２の４５度端部リフレクタと、複数の光学スプリッタとを含むシリコン導波路デバイスと、
   前記第２シリコン面の前記絶縁層上に実装された光学エンジンであって、
   前記絶縁層上にパターニングされた複数の導電線と、
   入力用光デバイスおよび複数の出力用光デバイスであって、当該入力用光学デバイスに対して前記第１端部リフレクタが位置合わせされ、当該複数の出力用光デバイスに対して前記第２端部リフレクタおよび前記複数の光学スプリッタのそれぞれが順に１対１で位置合わせされる入力用光デバイスおよび複数の出力用光デバイスとを含む光学エンジンとを含む光相互接続装置であって、
   位置合わせされた各光学スプリッタおよび前記第２端部リフレクタによる前記シリコン基板を介した反射によって、前記入力用光デバイスから前記複数の出力用光デバイスのそれぞれまでの間に多数の光路が形成される
   光相互接続装置。
2. 前記複数の光学スプリッタは、４５度マイクロリフレクタを含み、当該４５度マイクロリフレクタおよび前記第２端部リフレクタは、反射面積が順次大きくる
   請求項１に記載の光相互接続装置。
3. 前記シリコン導波路デバイスは、前記第１シリコン面の（１００）シリコン結晶面に作製され、前記マイクロリフレクタは、（１１０）結晶面に形成される。
   請求項１に記載の光相互接続装置。
4. 前記シリコン導波路デバイス上に酸化物の層を成長させることでクラッド構造を形成する
   請求項１に記載の光相互接続装置。
5. 前記入力用光デバイスは、赤外光を出射する垂直キャビティ面発光レーザー（ＶＣＳＥＬ）または垂直キャビティ面発光レーザーアレイ（ＶＣＳＥＬｓ）である
   請求項１に記載の光相互接続装置。
6. 前記複数の出力用光デバイスは、フォトダイオード（ＰＤｓ）またはフォトダイオードアレイ（ＰＤｓ）であり、当該フォトダイオードまたは当該フォトダイオードアレイは、シリコンおよびゲルマニウムのハイブリッド型である
   請求項１に記載の光相互接続装置。
7. 前記光学エンジンは、さらに、ＩＣドライバと、増幅器と、高周波（ＲＦ）回路とを含む
   請求項１に記載の光相互接続装置。
8. 前記複数の光学スプリッタは、それぞれ凹状構造を含み、当該凹状構造は、その凹部が前記シリコン導波路に沿って順次深くなるように配置される
   請求項２に記載の光相互接続装置。
9. 前記シリコン基板は、５０ミクロン〜２ミリメートルの厚みを有する
   請求項１に記載の光相互接続装置。
10. 前記シリコン基板は、ＳＯＩウェハである
    請求項１に記載の光相互接続装置。
11. 前記シリコン基板の実質的に平行な前記第１シリコン面および前記第２シリコン面は、１０度未満の角度を付けた楔型である
    請求項１に記載の光相互接続装置。
12. 前記光学エンジンおよび前記複数の導電線は、Ａｕ／Ｎｉでコーティングされた半田バンプで相互に接続され、前記複数の導電線上の接着層によって、前記光学エンジンが前記シリコン基板に取り付けられる
    請求項１に記載の光相互接続装置。
13. 前記第１シリコン面は、４ミクロン〜１００ミクロンの厚みを有するシリコン層を有し、前記酸化物層は、５ミクロンよりも厚い
    請求項１に記載の光相互接続装置。
14. 前記垂直キャビティ面発光レーザーアレイ（ＶＣＳＥＬｓ）は、１×４個のアレイであり、前記シリコン導波路デバイスは、４本のチャネルを有する
    請求項５に記載の光相互接続装置。
15. 前記複数の導電線は、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ステンレス、または合金からなる
    請求項１に記載の光相互接続装置。
16. 前記複数の導電線は、１チャネルあたり２５Ｇｂｐｓで動作可能な高速高周波（ＲＦ）伝送路である
    請求項１に記載の光相互接続装置。
17. 埋め込み酸化物層を備えた第１シリコン面と光エレクトロニクス用の第２シリコン面とを有するシリコン基板を提供するステップと、
    前記第１シリコン面上に帯状の導波路をパターニングし、前記シリコン層下の前記酸化物表面を露光するステップと、
    シリコン導波路の端部に４５度端部リフレクタをパターニングするステップと、
    反射面積が順次大きくなる多数の４５度リフレクタをパターニングするステップと、
    前記シリコン基板を裏返して前記第２シリコン面に加工を施すステップと、
    前記第２シリコン面上に絶縁層を堆積させるステップと、
    前記第２シリコン面の前記絶縁層上に導電線をパターニングするステップと、
    前記導電線上に結合ピラーまたは半田バンプを成長させることで、前記多数の４５度リフレクタおよび端部リフレクタに対して位置合わせされた入力用光デバイスと複数の出力用光デバイスとを接続するステップとを含む
    光相互接続装置の作製方法。
18. 前記第２シリコン面上に接着層を堆積させるステップをさらに含み、当該接着層は、異方性導電フィルム（ＡＣＦ）である
    請求項１７に記載の光相互接続装置の作製方法。
19. 前記導電線をパターニングするステップは、トレンチを形成し、当該トレンチを金属で埋めた後、研磨（ＣＭＰ）または選択エッチングによって余分な金属を取り除くことで、当該トレンチの外側の金属を除去するステップを含む
    請求項１７に記載の光相互接続装置の作製方法。
20. 前記導電線をパターニングするステップは、金属層を堆積させ、当該金属層をパターニングして複数の線を形成した後、研磨（ＣＭＰ）または選択エッチングによって余分な金属を取り除くステップを含む
    請求項１７に記載の光相互接続装置の作製方法。