JP2020120241A - 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ - Google Patents
集積回路用の臨界電圧値の調整可能な電圧レベルシフタ Download PDFInfo
- Publication number
- JP2020120241A JP2020120241A JP2019009177A JP2019009177A JP2020120241A JP 2020120241 A JP2020120241 A JP 2020120241A JP 2019009177 A JP2019009177 A JP 2019009177A JP 2019009177 A JP2019009177 A JP 2019009177A JP 2020120241 A JP2020120241 A JP 2020120241A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- transistors
- voltage value
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】特別に設計されたトランジスタを使用しないことで材料のコストを低下させることができるレベルシフタを提供する。【解決手段】集積回路用の臨界電圧値の調整可能な電圧レベルシフタ２は、２つの第１トランジスタ２０、２つの第２トランジスタ２１及びバイアス制御回路２２からなる。２つの第１トランジスタは、電圧レベルを示す臨界電圧値を有する。２つの第１トランジスタのゲートは、入力電圧信号を受信することに用いられる。入力電圧信号の電圧レベルは、低電圧値と高電圧値との間にあり、第１トランジスタのドレインがその一方の第２トランジスタのゲート及び他方の第２トランジスタのドレインに同時に電気的に接続されて、出力接点２３を形成する。４つのトランジスタ及び１つのバイアス制御回路を使用して、バイアス制御回路によってトランジスタの臨界電圧値を低下させ、更に出力入力電圧信号の高低電圧値を調整する。【選択図】図２
Description
本発明は、集積回路用の電圧レベルシフタに関し、特に、バイアスコントローラが取り
付けられるので、バイアスコントローラによってトランジスタの臨界電圧値を調整し、更
に、入力電圧信号の低電圧又は高電圧の操作範囲を更に間接的に調整することのできる電
圧レベルシフタに関する。
付けられるので、バイアスコントローラによってトランジスタの臨界電圧値を調整し、更
に、入力電圧信号の低電圧又は高電圧の操作範囲を更に間接的に調整することのできる電
圧レベルシフタに関する。
科学技術の日進月歩につれて、薄膜トランジスタの液晶ディスプレイ（Ｔｈｉｎ−Ｆｉ
ｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＴＦＴ
ＬＣＤ）は、パーソナルコンピュータのディスプレイ、テレビ、携帯電話及びデジタル
カメラ等の電子製品に非常に普遍に適用されるようになる。薄膜トランジスタは、運作す
る場合に、像素を順次に表示するために、周波数信号によって前記薄膜トランジスタアレ
イを走査するように制御することがある。周波数信号は、高電圧レベルを要求するため、
電圧レベルシフタによって電圧レベルを転換してから、電圧レベルの転換された高電圧周
波数信号を前記薄膜トランジスタに供給しなければならない。また、半導体技術の盛んな
発展のかげで、電圧レベルシフタは、集積回路の形態で達成される。
ｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＴＦＴ
ＬＣＤ）は、パーソナルコンピュータのディスプレイ、テレビ、携帯電話及びデジタル
カメラ等の電子製品に非常に普遍に適用されるようになる。薄膜トランジスタは、運作す
る場合に、像素を順次に表示するために、周波数信号によって前記薄膜トランジスタアレ
イを走査するように制御することがある。周波数信号は、高電圧レベルを要求するため、
電圧レベルシフタによって電圧レベルを転換してから、電圧レベルの転換された高電圧周
波数信号を前記薄膜トランジスタに供給しなければならない。また、半導体技術の盛んな
発展のかげで、電圧レベルシフタは、集積回路の形態で達成される。
図１を参照されたい。図１は、従来の薄膜トランジスタの液晶ディスプレイに用いられ
る既知の電圧レベルシフタ１である。図面に示すように、既知の電圧レベルシフタ１は、
第１電圧レベルシフトユニット１０及び第２電圧レベルシフトユニット１１を有する。第
１電圧レベルシフトユニット１０は、２つの第１ＰＭＯＳトランジスタ１０１及び２つの
第１ＮＭＯＳトランジスタ１０２を有する。第２電圧レベルシフトユニット１１は、２つ
の第２ＰＭＯＳトランジスタ１１１及び２つの第２ＮＭＯＳトランジスタ１１２を有する
。
る既知の電圧レベルシフタ１である。図面に示すように、既知の電圧レベルシフタ１は、
第１電圧レベルシフトユニット１０及び第２電圧レベルシフトユニット１１を有する。第
１電圧レベルシフトユニット１０は、２つの第１ＰＭＯＳトランジスタ１０１及び２つの
第１ＮＭＯＳトランジスタ１０２を有する。第２電圧レベルシフトユニット１１は、２つ
の第２ＰＭＯＳトランジスタ１１１及び２つの第２ＮＭＯＳトランジスタ１１２を有する
。
図面に示すように、第１ＰＭＯＳトランジスタ１０１の各々は、そのソースの何れも作
業電圧（ＶＤＤ）に電気的に接続され且つベースと互いに電気的に接続すると、そのドレ
インがそれぞれその一方の第１ＮＭＯＳトランジスタ１０２のドレインと他方の第１ＮＭ
ＯＳトランジスタ１０２のゲートに同時に電気的に接続されて、第１接点１２及び第２接
点１３を形成する。また、第１ＮＭＯＳトランジスタ１０２の各々は、そのソースの何れ
もベースと互いに電気的に接続し且つ逆転チャージチャージ（ＶＧＬ）に電気的に接続さ
れる。
業電圧（ＶＤＤ）に電気的に接続され且つベースと互いに電気的に接続すると、そのドレ
インがそれぞれその一方の第１ＮＭＯＳトランジスタ１０２のドレインと他方の第１ＮＭ
ＯＳトランジスタ１０２のゲートに同時に電気的に接続されて、第１接点１２及び第２接
点１３を形成する。また、第１ＮＭＯＳトランジスタ１０２の各々は、そのソースの何れ
もベースと互いに電気的に接続し且つ逆転チャージチャージ（ＶＧＬ）に電気的に接続さ
れる。
なお、第２ＰＯＭＳトランジスタの各々は、そのソースの何れもベースと互いに電気的
に接続し且つ昇圧チャージチャージ（ＶＧＨ）に電気的に接続される。第２ＮＭＯＳトラ
ンジスタ１１２の各々は、そのソースがベースと互いに電気的に接続し且つ逆転チャージ
チャージ（ＶＧＬ）に電気的に接続され、そのドレインがその一方の第２ＰＭＯＳトラン
ジスタ１１１のドレインと他方の第２ＰＭＯＳトランジスタ１１１のゲートに同時に電気
的に接続され、また、その一方の第２ＮＭＯＳトランジスタ１１２のゲートが第１接点１
２に電気的に接続され、他方の第２ＮＭＯＳトランジスタ１１２のゲートが第２接点１３
に電気的に接続される。
に接続し且つ昇圧チャージチャージ（ＶＧＨ）に電気的に接続される。第２ＮＭＯＳトラ
ンジスタ１１２の各々は、そのソースがベースと互いに電気的に接続し且つ逆転チャージ
チャージ（ＶＧＬ）に電気的に接続され、そのドレインがその一方の第２ＰＭＯＳトラン
ジスタ１１１のドレインと他方の第２ＰＭＯＳトランジスタ１１１のゲートに同時に電気
的に接続され、また、その一方の第２ＮＭＯＳトランジスタ１１２のゲートが第１接点１
２に電気的に接続され、他方の第２ＮＭＯＳトランジスタ１１２のゲートが第２接点１３
に電気的に接続される。
具体的に適用する場合、電圧レベルの転換された高電圧周波数信号を前記薄膜トランジ
スタに供給するために、既知の電圧レベルシフタ１に用いられるトランジスタは高電圧（
３０ｖより大きい）を耐えなければならず、更に既知の電圧レベルシフタ１に用いられる
トランジスタの臨界電圧値が一般的によく見られるトランジスタの臨界電圧値よりも大き
く、また、第１ＰＭＯＳトランジスタ１０１の臨界電圧値（Ｖｔｈ）を低下させるために
２つの第１ＰＭＯＳトランジスタ１０１を特別に設計しなければならない。これにより、
２つの第１ＰＭＯＳトランジスタ１０１のゲートがＧＮＤ〜ＶＤＤの電圧レベルの入力電
圧信号を受信し、第１電圧レベルシフトユニット１０入力電圧信号の電圧レベルに対して
減圧を行い、更に電圧レベルの低電圧値を低下させて、上記入力電圧信号の電圧レベルの
低電圧値をＧＮＤからＶＧＬに変え、更に上記入力電圧信号の電圧レベルをＧＮＤ〜ＶＤ
ＤからＶＧＬ〜ＶＤＤに転換する。
スタに供給するために、既知の電圧レベルシフタ１に用いられるトランジスタは高電圧（
３０ｖより大きい）を耐えなければならず、更に既知の電圧レベルシフタ１に用いられる
トランジスタの臨界電圧値が一般的によく見られるトランジスタの臨界電圧値よりも大き
く、また、第１ＰＭＯＳトランジスタ１０１の臨界電圧値（Ｖｔｈ）を低下させるために
２つの第１ＰＭＯＳトランジスタ１０１を特別に設計しなければならない。これにより、
２つの第１ＰＭＯＳトランジスタ１０１のゲートがＧＮＤ〜ＶＤＤの電圧レベルの入力電
圧信号を受信し、第１電圧レベルシフトユニット１０入力電圧信号の電圧レベルに対して
減圧を行い、更に電圧レベルの低電圧値を低下させて、上記入力電圧信号の電圧レベルの
低電圧値をＧＮＤからＶＧＬに変え、更に上記入力電圧信号の電圧レベルをＧＮＤ〜ＶＤ
ＤからＶＧＬ〜ＶＤＤに転換する。
その後、ＶＧＬ〜ＶＤＤの電圧レベルの入力電圧信号が第１接点１２及び第２接点１３
を介して第２電圧レベルシフトユニット１１の２つの第２ＮＭＯＳトランジスタ１１２に
伝達されると、第２電圧レベルシフトユニット１１は、上記入力電圧信号の電圧レベルに
対して昇圧を行って、電圧レベルの高電圧値をＶＤＤからＶＧＨに変えて、更に電圧レベ
ルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換する。ＧＮＤは電圧基準点、ＶＤＤは作業
電圧、ＶＧＬは逆転チャージチャージ、ＶＧＨは昇圧チャージチャージである。
を介して第２電圧レベルシフトユニット１１の２つの第２ＮＭＯＳトランジスタ１１２に
伝達されると、第２電圧レベルシフトユニット１１は、上記入力電圧信号の電圧レベルに
対して昇圧を行って、電圧レベルの高電圧値をＶＤＤからＶＧＨに変えて、更に電圧レベ
ルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換する。ＧＮＤは電圧基準点、ＶＤＤは作業
電圧、ＶＧＬは逆転チャージチャージ、ＶＧＨは昇圧チャージチャージである。
前記説明から分かるように、既知の電圧レベルシフタ１は、入力電圧信号の電圧レベル
に対して減圧又は昇圧を行う場合、入力電圧信号に対して減圧又は昇圧を行うには、特別
に設計された２つの第１ＰＭＯＳトランジスタ１０１を使用しなければならない。更に、
既知の電圧レベルシフタ１は、特別に設計された２つの第１ＰＭＯＳトランジスタ１０１
を使用することで、材料のコストが増える。
に対して減圧又は昇圧を行う場合、入力電圧信号に対して減圧又は昇圧を行うには、特別
に設計された２つの第１ＰＭＯＳトランジスタ１０１を使用しなければならない。更に、
既知の電圧レベルシフタ１は、特別に設計された２つの第１ＰＭＯＳトランジスタ１０１
を使用することで、材料のコストが増える。
本発明の主要な目的は、特別に設計されたトランジスタを使用せずに作業電圧の高低電
圧値を調整することにある。バイアス制御回路及び一般的によく見られるトランジスタに
よってトランジスタの臨界値を調整し、更に、作業電圧の高低電圧値を更に調整すること
で、作業電圧の高低電圧値を調整できるだけではなく、特別に設計されたトランジスタを
使用しないので材料のコストを低下させる。
圧値を調整することにある。バイアス制御回路及び一般的によく見られるトランジスタに
よってトランジスタの臨界値を調整し、更に、作業電圧の高低電圧値を更に調整すること
で、作業電圧の高低電圧値を調整できるだけではなく、特別に設計されたトランジスタを
使用しないので材料のコストを低下させる。
前記目的を達成させるために、本発明の集積回路用の臨界電圧値の調整可能な電圧レベ
ルシフタは、２つの第１トランジスタ、２つの第２トランジスタ及びバイアス制御回路か
らなり、前記２つの第１トランジスタは電圧レベルを示す臨界電圧値を有し、前記２つの
第１トランジスタのゲートは入力電圧信号を受信することに用いられ、前記入力電圧信号
の電圧レベルは低電圧値と高電圧値との間にあり、前記第１トランジスタのドレインがそ
の一方の上記第２トランジスタのゲート及び他方の上記第２トランジスタのドレインに同
時に電気的に接続されて出力接点を形成する。
ルシフタは、２つの第１トランジスタ、２つの第２トランジスタ及びバイアス制御回路か
らなり、前記２つの第１トランジスタは電圧レベルを示す臨界電圧値を有し、前記２つの
第１トランジスタのゲートは入力電圧信号を受信することに用いられ、前記入力電圧信号
の電圧レベルは低電圧値と高電圧値との間にあり、前記第１トランジスタのドレインがそ
の一方の上記第２トランジスタのゲート及び他方の上記第２トランジスタのドレインに同
時に電気的に接続されて出力接点を形成する。
前記２つの第２トランジスタのソースとソースとベースの何れも低電位入力電圧と高電
位入力電圧の一方に電気的に接続され、前記２つの第１トランジスタのソースが前記低電
位入力電圧と高電位入力電圧の他方に電気的に接続され、前記バイアス制御回路が前記２
つの第１トランジスタのベースに同時に電気的に接続され、バイアス電圧を前記２つの第
１トランジスタに提供して、前記第１トランジスタの臨界電圧値を低下させて前記低電圧
値と高電圧値の一方を調整し、更に前記入力電圧信号を前記出力接点まで伝達された出力
電圧信号に転換し、前記出力電圧信号電圧レベルの低電圧値又は高電圧値が前記入力電圧
信号と異なる。
位入力電圧の一方に電気的に接続され、前記２つの第１トランジスタのソースが前記低電
位入力電圧と高電位入力電圧の他方に電気的に接続され、前記バイアス制御回路が前記２
つの第１トランジスタのベースに同時に電気的に接続され、バイアス電圧を前記２つの第
１トランジスタに提供して、前記第１トランジスタの臨界電圧値を低下させて前記低電圧
値と高電圧値の一方を調整し、更に前記入力電圧信号を前記出力接点まで伝達された出力
電圧信号に転換し、前記出力電圧信号電圧レベルの低電圧値又は高電圧値が前記入力電圧
信号と異なる。
好ましい実施例において、前記第１トランジスタはＰＭＯＳトランジスタとして設けら
れ、前記第２トランジスタはＮＭＯＳトランジスタとして設けられるので、前記入力電圧
信号の高電圧値が前記バイアス電圧によって低下することができる。
れ、前記第２トランジスタはＮＭＯＳトランジスタとして設けられるので、前記入力電圧
信号の高電圧値が前記バイアス電圧によって低下することができる。
別の好ましい実施例において、前記第１トランジスタはＮＭＯＳトランジスタとして設
けられ、前記第２トランジスタはＰＭＯＳトランジスタとして設けられるので、前記入力
電圧信号の低電圧値が前記バイアス電圧によって向上することができる。
けられ、前記第２トランジスタはＰＭＯＳトランジスタとして設けられるので、前記入力
電圧信号の低電圧値が前記バイアス電圧によって向上することができる。
前記２つの実施例において、前記高電位電圧は作業電圧（ＶＤＤ）又は昇圧チャージチ
ャージ（ＶＧＨ）として設けられ、前記低電位電圧は逆転チャージチャージ（ＶＧＬ）と
して設けられ、前記逆転チャージチャージ（ＶＧＬ）の電圧値は−１５〜−５ｖにあり、
前記昇圧チャージチャージ（ＶＧＨ）電圧値は１０〜５０ｖにある。なお、前記バイアス
制御回路は、ダイオード重なり方法による重なり、バンドギャップ基準電圧回路又はダイ
オード重なり抵抗の中の１つの形態によってバイアスを発生させる。
ャージ（ＶＧＨ）として設けられ、前記低電位電圧は逆転チャージチャージ（ＶＧＬ）と
して設けられ、前記逆転チャージチャージ（ＶＧＬ）の電圧値は−１５〜−５ｖにあり、
前記昇圧チャージチャージ（ＶＧＨ）電圧値は１０〜５０ｖにある。なお、前記バイアス
制御回路は、ダイオード重なり方法による重なり、バンドギャップ基準電圧回路又はダイ
オード重なり抵抗の中の１つの形態によってバイアスを発生させる。
本発明の特徴は、バイアス制御回路、２つの第１トランジスタ及び２つの第２トランジ
スタのみからなり、更にバイアス制御回路によって第１トランジスタの臨界電圧値を低下
させ、更に入力電圧信号の低電圧値又は高電圧値を調整できるようにする。これにより、
本発明は、４つのトランジスタ及び１つのバイアス制御回路を使用してバイアス制御回路
によってトランジスタの臨界電圧値を低下させ、更に出力入力電圧信号の高低電圧値を調
整するので、特別に設計されたトランジスタを使用しないことで材料のコストを低下させ
ることができる。
スタのみからなり、更にバイアス制御回路によって第１トランジスタの臨界電圧値を低下
させ、更に入力電圧信号の低電圧値又は高電圧値を調整できるようにする。これにより、
本発明は、４つのトランジスタ及び１つのバイアス制御回路を使用してバイアス制御回路
によってトランジスタの臨界電圧値を低下させ、更に出力入力電圧信号の高低電圧値を調
整するので、特別に設計されたトランジスタを使用しないことで材料のコストを低下させ
ることができる。
本発明の構造、使用及びその特徴をより明確且つ詳しく認識し理解させるために、好ま
しい実施例を挙げて、図面に合わせて下記のように詳しく説明する。
しい実施例を挙げて、図面に合わせて下記のように詳しく説明する。
図２を参照されたい。第１の好ましい実施例において、本発明の集積回路用の臨界電圧
値の調整可能な電圧レベルシフタ２は、集積回路に取り付けられ、２つの第１トランジス
タ２０、２つの第２トランジスタ２１及びバイアス制御回路２２からなる。２つの第１ト
ランジスタ２０と２つの第２トランジスタ２１の４つの何れもソース、ドレイン、ベース
、ゲートを有する。また、２つの第１トランジスタ２０の何れも電圧レベルを示す臨界電
圧値を有する。２つの第１トランジスタ２０のそれぞれはＰＭＯＳトランジスタとして設
けられ、２つの第２トランジスタ２１のそれぞれはＮＭＯＳトランジスタとして設けられ
る。
値の調整可能な電圧レベルシフタ２は、集積回路に取り付けられ、２つの第１トランジス
タ２０、２つの第２トランジスタ２１及びバイアス制御回路２２からなる。２つの第１ト
ランジスタ２０と２つの第２トランジスタ２１の４つの何れもソース、ドレイン、ベース
、ゲートを有する。また、２つの第１トランジスタ２０の何れも電圧レベルを示す臨界電
圧値を有する。２つの第１トランジスタ２０のそれぞれはＰＭＯＳトランジスタとして設
けられ、２つの第２トランジスタ２１のそれぞれはＮＭＯＳトランジスタとして設けられ
る。
図２に示すように、第１トランジスタ２０の各々は、そのソースの何れも高電位入力電
圧としての作業電圧（ＶＤＤ）に電気的に接続され、そのベースの何れもバイアス制御回
路２２に電気的に接続される。その一方の第２トランジスタ２１のドレインと他方の第２
トランジスタ２１のゲートが同一の第１トランジスタ２０のドレインに同時に電気的に接
続されて出力接点２３を形成する。第２トランジスタ２１の各々は、そのソースの何れも
低電位入力電圧としての逆転チャージチャージ（ＶＧＬ）に電気的に接続される。上記逆
転チャージチャージ（ＶＧＬ）の電圧値が上記作業電圧（ＶＤＤ）の電圧値より小さい。
なお、上記第２トランジスタ２１の各々のベースがソースと互いに電気的に接続する。こ
の実施例において、上記低電位入力電圧を構成するように、逆転チャージチャージ（ＶＧ
Ｌ）の電圧値は−１５〜−５ｖにある。
圧としての作業電圧（ＶＤＤ）に電気的に接続され、そのベースの何れもバイアス制御回
路２２に電気的に接続される。その一方の第２トランジスタ２１のドレインと他方の第２
トランジスタ２１のゲートが同一の第１トランジスタ２０のドレインに同時に電気的に接
続されて出力接点２３を形成する。第２トランジスタ２１の各々は、そのソースの何れも
低電位入力電圧としての逆転チャージチャージ（ＶＧＬ）に電気的に接続される。上記逆
転チャージチャージ（ＶＧＬ）の電圧値が上記作業電圧（ＶＤＤ）の電圧値より小さい。
なお、上記第２トランジスタ２１の各々のベースがソースと互いに電気的に接続する。こ
の実施例において、上記低電位入力電圧を構成するように、逆転チャージチャージ（ＶＧ
Ｌ）の電圧値は−１５〜−５ｖにある。
図３を参照されたい。具体的に適用する場合、集積回路用の臨界電圧値の調整可能な電
圧レベルシフタ２は、入力電圧信号の臨界値を低下させることに用いられる。出力接点２
３が昇圧電圧レベルシフタ３に電気的に接続される。昇圧電圧レベルシフタ３は、入力電
圧信号の電圧値を向上させることに用いられる。図面に示すように、２つの第１トランジ
スタ２０のゲートは、入力電圧信号を受信する。上記入力電圧信号は、その電圧レベルが
低電圧値と高電圧値との間にあり、図面に示すように、その低電圧値が上記低電位入力電
圧のＧＮＤよりも高く設けられ、その高電圧値が上記高電位入力電圧のＶＤＤと同じく設
けられる。なお、バイアス制御回路２２は、バイアス電圧（ＶＰ１）を発生して、第１ト
ランジスタ２０の各々のベースに伝達する。この実施例において、上記バイアス電圧（Ｖ
Ｐ１）が第１トランジスタ２０の臨界電圧値を低下させて、更に上記入力電圧信号の高電
圧値ＶＤＤを低下させる。上記入力電圧信号の低電圧値ＧＮＤを２つの第１トランジスタ
２０と２つの第２トランジスタ２１の４つの間の組合形態によって低下する。これにより
、上記バイアス電圧（ＶＰ１）の第１トランジスタ２０に対する臨界電圧値によって上記
入力電圧信号を低下させ、また２つの第１トランジスタ２０と２つの第２トランジスタ２
１の４つの間の組合形態によって上記入力電圧信号の高電圧値と上記入力電圧信号の低電
圧値を低下させ、更に上記入力電圧信号の電圧レベルをＧＮＤ〜ＶＤＤからＶＧＬ〜ＶＤ
Ｄに転換して、出力電圧信号を形成し、上記出力電圧信号を出力接点２３に伝達する。Ｇ
ＮＤは電圧基準点（例えば、接地）であり、上記バイアス電圧（ＶＰ１）の電圧値が上記
作業電圧（ＶＤＤ）より小さい。この実施例において、上記バイアス制御回路は、ダイオ
ード重なり方法による重なり、バンドギャップ基準電圧回路又はダイオード重なり抵抗の
中の１つの形態によってバイアスを発生させる。
圧レベルシフタ２は、入力電圧信号の臨界値を低下させることに用いられる。出力接点２
３が昇圧電圧レベルシフタ３に電気的に接続される。昇圧電圧レベルシフタ３は、入力電
圧信号の電圧値を向上させることに用いられる。図面に示すように、２つの第１トランジ
スタ２０のゲートは、入力電圧信号を受信する。上記入力電圧信号は、その電圧レベルが
低電圧値と高電圧値との間にあり、図面に示すように、その低電圧値が上記低電位入力電
圧のＧＮＤよりも高く設けられ、その高電圧値が上記高電位入力電圧のＶＤＤと同じく設
けられる。なお、バイアス制御回路２２は、バイアス電圧（ＶＰ１）を発生して、第１ト
ランジスタ２０の各々のベースに伝達する。この実施例において、上記バイアス電圧（Ｖ
Ｐ１）が第１トランジスタ２０の臨界電圧値を低下させて、更に上記入力電圧信号の高電
圧値ＶＤＤを低下させる。上記入力電圧信号の低電圧値ＧＮＤを２つの第１トランジスタ
２０と２つの第２トランジスタ２１の４つの間の組合形態によって低下する。これにより
、上記バイアス電圧（ＶＰ１）の第１トランジスタ２０に対する臨界電圧値によって上記
入力電圧信号を低下させ、また２つの第１トランジスタ２０と２つの第２トランジスタ２
１の４つの間の組合形態によって上記入力電圧信号の高電圧値と上記入力電圧信号の低電
圧値を低下させ、更に上記入力電圧信号の電圧レベルをＧＮＤ〜ＶＤＤからＶＧＬ〜ＶＤ
Ｄに転換して、出力電圧信号を形成し、上記出力電圧信号を出力接点２３に伝達する。Ｇ
ＮＤは電圧基準点（例えば、接地）であり、上記バイアス電圧（ＶＰ１）の電圧値が上記
作業電圧（ＶＤＤ）より小さい。この実施例において、上記バイアス制御回路は、ダイオ
ード重なり方法による重なり、バンドギャップ基準電圧回路又はダイオード重なり抵抗の
中の１つの形態によってバイアスを発生させる。
また、上記バイアス電圧（ＶＰ１）は、ベース効果（ｂｏｄｙ ｅｆｆｅｃｔ）によっ
て、第１トランジスタ２０の臨界電圧値を低下させる。ベース効果（ｂｏｄｙ ｅｆｆｅ
ｃｔ）は、下記のように示されてよい。
て、第１トランジスタ２０の臨界電圧値を低下させる。ベース効果（ｂｏｄｙ ｅｆｆｅ
ｃｔ）は、下記のように示されてよい。
その後、上記出力電圧信号は、出力接点２３を介して昇圧電圧レベルシフタ３に伝達さ
れると、上記昇圧電圧レベルシフタ３によって上記入力電圧信号の高電圧値ＶＤＤを向上
させて、上記出力電圧信号の高電圧値ＶＤＤをＶＧＨに変え、更に上記出力電圧信号の電
圧レベルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換する。
れると、上記昇圧電圧レベルシフタ３によって上記入力電圧信号の高電圧値ＶＤＤを向上
させて、上記出力電圧信号の高電圧値ＶＤＤをＶＧＨに変え、更に上記出力電圧信号の電
圧レベルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換する。
図４を参照されたい。第２の好ましい実施例において、第１トランジスタ２０及び第２
トランジスタ２１に、第１の好ましい実施例と異なっている。バイアス制御回路２２につ
いては、第１の好ましい実施例と同じであるので、この実施例において繰り返して説明し
ない。
トランジスタ２１に、第１の好ましい実施例と異なっている。バイアス制御回路２２につ
いては、第１の好ましい実施例と同じであるので、この実施例において繰り返して説明し
ない。
この実施例において、２つの第１トランジスタ２０の何れもＮＭＯＳトランジスタとし
て設けられ、２つの第２トランジスタ２１の何れもＰＭＯＳトランジスタとして設けられ
る。図４に示すように、第１トランジスタ２０の各々のソースの何れも低電位入力電圧と
しての逆転チャージチャージ（ＶＧＬ）に電気的に接続され、第２トランジスタ２１の各
々のソースの何れも高電位入力電圧としての昇圧チャージチャージ（ＶＧＨ）に電気的に
接続される。
て設けられ、２つの第２トランジスタ２１の何れもＰＭＯＳトランジスタとして設けられ
る。図４に示すように、第１トランジスタ２０の各々のソースの何れも低電位入力電圧と
しての逆転チャージチャージ（ＶＧＬ）に電気的に接続され、第２トランジスタ２１の各
々のソースの何れも高電位入力電圧としての昇圧チャージチャージ（ＶＧＨ）に電気的に
接続される。
図５を参照されたい。具体的に適用する場合、集積回路用の臨界電圧値の調整可能な電
圧レベルシフタ２は、入力電圧信号の電圧値を向上させることに用いられ、減圧電圧レベ
ルシフタ４に合わせて使用される。減圧電圧レベルシフタ４は、入力電圧信号の電圧値を
低下させることに用いられる。図５に示すように、減圧電圧レベルシフタ４が入力電圧信
号を受信する。上記入力電圧信号の電圧レベルが第１の好ましい実施例と同じであるよう
に、低電圧値と高電圧値との間にある。図５に示すように、上記入力電圧信号の低電圧値
が上記低電位入力電圧のＧＮＤよりも高く設けられ、上記入力電圧信号の高電圧値が上記
高電位入力電圧のＶＤＤと同じく設けられると、減圧電圧レベルシフタ４は、ＧＮＤ〜Ｖ
ＤＤの電圧レベルの入力電圧信号をＶＧＬ〜ＶＤＤの電圧レベルの入力電圧信号に転換す
る。
圧レベルシフタ２は、入力電圧信号の電圧値を向上させることに用いられ、減圧電圧レベ
ルシフタ４に合わせて使用される。減圧電圧レベルシフタ４は、入力電圧信号の電圧値を
低下させることに用いられる。図５に示すように、減圧電圧レベルシフタ４が入力電圧信
号を受信する。上記入力電圧信号の電圧レベルが第１の好ましい実施例と同じであるよう
に、低電圧値と高電圧値との間にある。図５に示すように、上記入力電圧信号の低電圧値
が上記低電位入力電圧のＧＮＤよりも高く設けられ、上記入力電圧信号の高電圧値が上記
高電位入力電圧のＶＤＤと同じく設けられると、減圧電圧レベルシフタ４は、ＧＮＤ〜Ｖ
ＤＤの電圧レベルの入力電圧信号をＶＧＬ〜ＶＤＤの電圧レベルの入力電圧信号に転換す
る。
その後、減圧電圧レベルシフタ４は、ＶＧＬ〜ＶＤＤの電圧レベルの上記入力電圧信号
を集積回路用の臨界電圧値の調整可能な電圧レベルシフタ２の第１トランジスタ２０の各
々のゲートに伝達する。バイアス制御回路２２は、バイアス電圧（ＶＰ２）を発生して、
第１トランジスタ２０の各々のベースに伝達する。この実施例において、上記バイアス電
圧（ＶＰ２）が第１トランジスタ２０の臨界電圧値を低下させて、更に上記入力電圧信号
の低電圧値を向上させる。上記入力電圧信号の高電圧値ＶＤＤを２つの第１トランジスタ
２０と２つの第２トランジスタ２１の４つの間の組合形態によって向上させて、上記入力
電圧信号の電圧レベルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換して出力接点２３まで
伝達された出力電圧信号を形成し、上記出力電圧信号の高、低電圧値が上記入力電圧信号
の高、低電圧値と異なるようにする。これにより、本発明の集積回路用の臨界電圧値の調
整可能な電圧レベルシフタ２は、４つのトランジスタのみでバイアス制御回路２２に合わ
せて、入力電圧信号の臨界値を調整することができる。この実施例において、逆転チャー
ジチャージ（ＶＧＬ）の電圧値は低電圧を構成するように−１５〜−５ｖにあり、昇圧チ
ャージチャージ（ＶＧＨ）電圧値は高電圧を構成するように１０〜５０ｖにある。上記バ
イアス電圧（ＶＰ２）の電圧値が上記逆転チャージチャージ（ＶＧＬ）の電圧値よりも大
きい。
を集積回路用の臨界電圧値の調整可能な電圧レベルシフタ２の第１トランジスタ２０の各
々のゲートに伝達する。バイアス制御回路２２は、バイアス電圧（ＶＰ２）を発生して、
第１トランジスタ２０の各々のベースに伝達する。この実施例において、上記バイアス電
圧（ＶＰ２）が第１トランジスタ２０の臨界電圧値を低下させて、更に上記入力電圧信号
の低電圧値を向上させる。上記入力電圧信号の高電圧値ＶＤＤを２つの第１トランジスタ
２０と２つの第２トランジスタ２１の４つの間の組合形態によって向上させて、上記入力
電圧信号の電圧レベルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換して出力接点２３まで
伝達された出力電圧信号を形成し、上記出力電圧信号の高、低電圧値が上記入力電圧信号
の高、低電圧値と異なるようにする。これにより、本発明の集積回路用の臨界電圧値の調
整可能な電圧レベルシフタ２は、４つのトランジスタのみでバイアス制御回路２２に合わ
せて、入力電圧信号の臨界値を調整することができる。この実施例において、逆転チャー
ジチャージ（ＶＧＬ）の電圧値は低電圧を構成するように−１５〜−５ｖにあり、昇圧チ
ャージチャージ（ＶＧＨ）電圧値は高電圧を構成するように１０〜５０ｖにある。上記バ
イアス電圧（ＶＰ２）の電圧値が上記逆転チャージチャージ（ＶＧＬ）の電圧値よりも大
きい。
図６を参照されたい。第３の好ましい実施例において、集積回路用の臨界電圧値の調整
可能な電圧レベルシフタ２が他方の第２の好ましい実施例のような集積回路用の臨界電圧
値の調整可能な電圧レベルシフタ２に接続され、その一方の集積回路用の臨界電圧値の調
整可能な電圧レベルシフタ２が上記入力電圧信号の電圧レベルをＧＮＤ〜ＶＤＤからＶＧ
Ｌ〜ＶＤＤに転換して、上記入力電圧信号を出力接点２３まで伝達された出力電圧信号に
転換するようにし、他方の集積回路用の臨界電圧値の調整可能な電圧レベルシフタ２が上
記出力電圧信号の電圧レベルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換することに、第
１の好ましい実施例と異なっている。
可能な電圧レベルシフタ２が他方の第２の好ましい実施例のような集積回路用の臨界電圧
値の調整可能な電圧レベルシフタ２に接続され、その一方の集積回路用の臨界電圧値の調
整可能な電圧レベルシフタ２が上記入力電圧信号の電圧レベルをＧＮＤ〜ＶＤＤからＶＧ
Ｌ〜ＶＤＤに転換して、上記入力電圧信号を出力接点２３まで伝達された出力電圧信号に
転換するようにし、他方の集積回路用の臨界電圧値の調整可能な電圧レベルシフタ２が上
記出力電圧信号の電圧レベルをＶＧＬ〜ＶＤＤからＶＧＬ〜ＶＧＨに転換することに、第
１の好ましい実施例と異なっている。
上記で挙げられた実施例は、単に容易に説明するためのものであり、制限するためのも
のではない。本発明の精神の範囲から逸脱せずに、当業者であれば、本発明の特許請求の
範囲及び発明の説明に基づいて完成した各種な簡単な変形や修正の何れも、下記の特許請
求の範囲に含まれるべきである。
のではない。本発明の精神の範囲から逸脱せずに、当業者であれば、本発明の特許請求の
範囲及び発明の説明に基づいて完成した各種な簡単な変形や修正の何れも、下記の特許請
求の範囲に含まれるべきである。
１ 従来の電圧レベルシフタ
１０ 第１電圧レベルシフトユニット
１０１ 第１ＰＭＯＳトランジスタ
１０２ 第１ＮＭＯＳトランジスタ
１１ 第２電圧レベルシフトユニット
１１１ 第２ＰＭＯＳトランジスタ
１１２ 第２ＮＭＯＳトランジスタ
１２ 第１接点
１３ 第２接点
２ 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ
２０ 第１トランジスタ
２１ 第２トランジスタ
２２ バイアス制御回路
２３ 出力接点
３ 昇圧電圧レベルシフタ
４ 減圧電圧レベルシフタ
１０ 第１電圧レベルシフトユニット
１０１ 第１ＰＭＯＳトランジスタ
１０２ 第１ＮＭＯＳトランジスタ
１１ 第２電圧レベルシフトユニット
１１１ 第２ＰＭＯＳトランジスタ
１１２ 第２ＮＭＯＳトランジスタ
１２ 第１接点
１３ 第２接点
２ 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ
２０ 第１トランジスタ
２１ 第２トランジスタ
２２ バイアス制御回路
２３ 出力接点
３ 昇圧電圧レベルシフタ
４ 減圧電圧レベルシフタ
Claims (6)
- ２つの第１トランジスタ、２つの第２トランジスタ及びバイアス制御回路からなり、前
記２つの第１トランジスタは電圧レベルを示す臨界電圧値を有し、前記２つの第１トラン
ジスタのゲートは入力電圧信号を受信することに用いられ、前記入力電圧信号の電圧レベ
ルは低電圧値と高電圧値との間にあり、前記第１トランジスタのドレインがその一方の上
記第２トランジスタのゲート及び他方の上記第２トランジスタのドレインに同時に電気的
に接続されて出力接点を形成し、
前記２つの第２トランジスタのソースとベースが低電位入力電圧と高電位入力電圧の一
方に同時に電気的に接続され、前記２つの第１トランジスタのソースが前記低電位入力電
圧と高電位入力電圧の他方に電気的に接続され、前記バイアス制御回路が前記２つの第１
トランジスタのベースに同時に電気的に接続され、バイアス電圧を前記２つの第１トラン
ジスタに提供して、前記第１トランジスタの臨界電圧値を低下させて前記低電圧値と高電
圧値の一方を調整し、更に前記入力電圧信号を前記出力接点まで伝達された出力電圧信号
に転換し、前記出力電圧信号電圧レベルの低電圧値が前記入力電圧信号の低電圧値と異な
り、或いは前記出力電圧信号電圧レベルの高電圧値が前記入力電圧信号の高電圧値と異な
る集積回路用の臨界電圧値の調整可能な電圧レベルシフタ。 - 前記第１トランジスタはＰＭＯＳトランジスタであり、前記第２トランジスタはＮＭＯ
Ｓトランジスタであるので、前記入力電圧信号の高電圧値が前記バイアス電圧によって低
下する請求項１に記載の集積回路用の臨界電圧値の調整可能な電圧レベルシフタ。 - 前記第１トランジスタはＮＭＯＳトランジスタであり、前記第２トランジスタはＰＭＯ
Ｓトランジスタであるので、前記入力電圧信号の低電圧値が前記バイアス電圧によって向
上する請求項１に記載の集積回路用の臨界電圧値の調整可能な電圧レベルシフタ。 - 前記高電位入力電圧は作業電圧又は昇圧チャージチャージとして設けられ、前記低電位
入力電圧は逆転チャージチャージとして設けられる請求項１に記載の集積回路用の臨界電
圧値の調整可能な電圧レベルシフタ。 - 前記逆転チャージチャージの電圧値は−１５〜−５ｖにあり、前記昇圧チャージチャー
ジ電圧値は１０〜５０ｖにある請求項４に記載の集積回路用の臨界電圧値の調整可能な電
圧レベルシフタ。 - 前記バイアス制御回路は、ダイオード重なり方法による重なり、バンドギャップ基準電
圧回路又はダイオード重なり抵抗の中の１つの形態によってバイアスを発生させる請求項
１に記載の集積回路用の臨界電圧値の調整可能な電圧レベルシフタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019009177A JP2020120241A (ja) | 2019-01-23 | 2019-01-23 | 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019009177A JP2020120241A (ja) | 2019-01-23 | 2019-01-23 | 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020120241A true JP2020120241A (ja) | 2020-08-06 |
Family
ID=71892240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019009177A Pending JP2020120241A (ja) | 2019-01-23 | 2019-01-23 | 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020120241A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758606A (ja) * | 1993-08-19 | 1995-03-03 | Sony Corp | レベル変換回路 |
| JPH09191244A (ja) * | 1996-01-09 | 1997-07-22 | Mitsubishi Electric Corp | レベル変換回路 |
| JPH1011989A (ja) * | 1996-06-25 | 1998-01-16 | Sony Corp | 半導体装置 |
| WO2000045437A1 (en) * | 1999-01-26 | 2000-08-03 | Hitachi, Ltd. | Method of setting back bias of mos circuit, and mos integrated circuit |
| JP2003283326A (ja) * | 2002-01-15 | 2003-10-03 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
| JP2010187122A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | レベルシフタ回路 |
| JP2012119869A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Semiconductor Ltd | レベルシフト回路及び半導体装置 |
-
2019
- 2019-01-23 JP JP2019009177A patent/JP2020120241A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758606A (ja) * | 1993-08-19 | 1995-03-03 | Sony Corp | レベル変換回路 |
| JPH09191244A (ja) * | 1996-01-09 | 1997-07-22 | Mitsubishi Electric Corp | レベル変換回路 |
| JPH1011989A (ja) * | 1996-06-25 | 1998-01-16 | Sony Corp | 半導体装置 |
| WO2000045437A1 (en) * | 1999-01-26 | 2000-08-03 | Hitachi, Ltd. | Method of setting back bias of mos circuit, and mos integrated circuit |
| JP2003283326A (ja) * | 2002-01-15 | 2003-10-03 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
| JP2010187122A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | レベルシフタ回路 |
| JP2012119869A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Semiconductor Ltd | レベルシフト回路及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950323B2 (en) | Shift register unit, control method thereof, gate driving device, display device | |
| TWI483236B (zh) | 液晶顯示器及其驅動方法 | |
| US10121403B2 (en) | Gate turn on voltage compensating circuit, display panel, driving method and display apparatus | |
| US8102357B2 (en) | Display device | |
| US20160189647A1 (en) | Goa circuit applied to liquid crystal display device | |
| JP4471226B2 (ja) | 半導体集積回路 | |
| US10403188B2 (en) | Shift register unit, gate driving circuit and display device | |
| US11232762B2 (en) | Semiconductor device and data driver | |
| US20200051654A1 (en) | Shift register unit and driving method thereof, gate driving device | |
| WO2020140321A1 (zh) | Goa扫描电路和液晶显示装置 | |
| KR102113666B1 (ko) | 집적회로용 임계 전압 값을 조절 가능한 전압 레벨 시프터 | |
| CN209962672U (zh) | 用于集成电路可调整临界电压值的电压位准移位器 | |
| KR101444542B1 (ko) | 저 전력 소비를 갖는 연산 증폭기 | |
| JP2020120241A (ja) | 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ | |
| JP3221221U (ja) | 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ | |
| JP5493023B2 (ja) | 表示装置 | |
| US10249227B2 (en) | Scanning driving circuits having charge sharing and display panels | |
| CN114667555B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备 | |
| US11138948B2 (en) | Voltage stabilization circuit, control method, and display device | |
| JP5719956B2 (ja) | 表示装置 | |
| TWM578909U (zh) | Voltage level shifter for integrated circuit adjustable threshold voltage value | |
| JP5273382B2 (ja) | 画素回路、及び電子機器 | |
| US20200235741A1 (en) | Voltage level shifter with adjustable threshold voltage value for integrated circuit | |
| KR102615995B1 (ko) | 표시장치 | |
| JP6167133B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210302 |