[go: up one dir, main page]

JP2020035819A - 増幅装置及び無線通信装置 - Google Patents

増幅装置及び無線通信装置 Download PDF

Info

Publication number
JP2020035819A
JP2020035819A JP2018159295A JP2018159295A JP2020035819A JP 2020035819 A JP2020035819 A JP 2020035819A JP 2018159295 A JP2018159295 A JP 2018159295A JP 2018159295 A JP2018159295 A JP 2018159295A JP 2020035819 A JP2020035819 A JP 2020035819A
Authority
JP
Japan
Prior art keywords
source electrode
source
comb
fingers
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018159295A
Other languages
English (en)
Other versions
JP7103064B2 (ja
Inventor
理人 西森
Michihito Nishimori
理人 西森
育生 曽我
Ikuo Soga
育生 曽我
達哉 廣瀬
Tatsuya Hirose
達哉 廣瀬
川野　陽一
Yoichi Kawano
陽一 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018159295A priority Critical patent/JP7103064B2/ja
Priority to US16/548,900 priority patent/US20200075740A1/en
Publication of JP2020035819A publication Critical patent/JP2020035819A/ja
Application granted granted Critical
Publication of JP7103064B2 publication Critical patent/JP7103064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】増幅特性を向上させた増幅装置を提供すること。【解決手段】複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置。例えば、前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む。【選択図】図４

Description

本発明は、増幅装置及び無線通信装置に関する。
近年、無線通信における通信データ量の増加に伴い、無線通信装置の送信出力の増大などを図るため、信号を増幅する増幅装置を備える無線通信装置が知られている。一方、櫛状の電極構造を有するマルチフィンガ型ＦＥＴ（Field Effect Transistor）を増幅装置に使用する例がある（例えば、特許文献１参照）。
特開２００１−４４４４８号公報
しかしながら、ＲＦ（Radio Frequency）信号を出力する増幅装置では、ＲＦ信号出力時のＲＦストレスによってアイドリング電流Ｉｄｑが変動するＩｄｑドリフトという現象が発生することがある。アイドリング電流Ｉｄｑは、増幅装置にＲＦ信号の入力がない状態（アイドル状態）において、増幅装置のドレインに流れる電流（ドレイン電流）を表す。アイドリング電流Ｉｄｑが変動すると、増幅装置の入出力特性（増幅特性）が低下し、例えば、増幅装置から出力される信号に生ずる歪みが増大するおそれがある。
そこで、本開示は、増幅特性を向上させた増幅装置及び無線通信装置を提供する。
本開示は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置を提供する。
また、本開示は、
アンテナと、
入力される送信信号を増幅して前記アンテナに出力する増幅装置とを備え、
前記増幅装置は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、無線通信装置を提供する。
本開示の一態様によれば、増幅特性を向上させることができる。
電流帰還バイアス回路の構成を示す回路図である。 電流帰還バイアス回路の構成を示す平面図である。 無線通信装置の構成を示す図である。 第１の実施形態の増幅装置の構成を示す平面図である。 第２の実施形態の増幅装置の構成を示す平面図である。 第３の実施形態の増幅装置の構成を示す平面図である。 第１の実施形態の増幅装置の等価回路を示す図である。 第３の実施形態の増幅装置の等価回路を示す図である。 第４の実施形態の増幅装置の構成を示す平面図である。 第５の実施形態の増幅装置の構成を示す平面図である。 第６の実施形態の増幅装置の等価回路を示す図である。
以下、本開示に係る実施形態について説明する。
本実施形態の増幅装置は、例えば、基地局等の無線通信装置に使用される。また、本実施形態の増幅装置は、例えば、トランジスタ、キャパシタ及び抵抗などの素子を単一の半導体基板上に形成したＭＭＩＣ（Monolithic Microwave Integrated Circuit；モノリシックマイクロ波集積回路）によって形成される。増幅装置をＭＭＩＣによって形成することは、高周波高出力用の増幅装置を小型化する点で有利である。
本実施形態の増幅装置は、例えば、ＧａＮ（窒化ガリウム）デバイス等のトランジスタを用いて形成されるパワーアンプである。ＧａＮデバイスは、他の半導体デバイス（例えば、Ｓｉ−ＬＤＭＯＳ（シリコン横方向拡散金属酸化膜半導体）やＧａＡｓ−ＦＥＴ（ガリウム砒素電界効果トランジスタ）等）と比較し、バンドギャップが広くて移動度も高いため、優れた高周波出力特性を有する。
しかしながら、ＧａＮデバイス等のトランジスタでは、送信信号の増幅出力時のＲＦストレスによってアイドリング電流Ｉｄｑが変動するＩｄｑドリフトという現象が発生することがある。この場合のアイドリング電流Ｉｄｑは、トランジスタのゲートに対して増幅すべき送信信号の入力がない状態（アイドル状態）において、電源電圧が印加されるドレインから、増幅後の送信信号を出力するソースに流れる電流（ドレイン電流）を表す。
アイドリング電流Ｉｄｑが変動すると、増幅装置内のトランジスタの増幅特性が低下し、増幅装置から出力される信号に生ずる歪みが増大するおそれがある。特に、アイドリング電流Ｉｄｑの変動中は、増幅装置の利得や増幅装置から出力される信号の位相の変動が大きくなるため、ＤＰＤ（Digital Pre-Distortion）による歪み補償が行われても、その補償精度は低下しやすい。
このようなアイドリング電流Ｉｄｑの変動を抑制するためには、図１に示すように、トランジスタ１１０のソースとグランド（ＧＮＤ）との間に抵抗１５０とキャパシタ１６０が並列に挿入される電流帰還バイアス回路１００が有効である。図１に示す構成において、ゲート‐ソース間の電圧Ｖｇｓは、ゲートバイアスをＶｇｇ、抵抗１５０の抵抗値をＲｓ、抵抗１５０を流れるドレイン電流をＩｄｑとした場合、
Ｖｇｓ=Ｖｇｇ−Ｒｓ×Ｉｄｑ
と表すことができる。
Ｉｄｑが変動するとＶｇｓが変動し、Ｉｄｑの変動が抑制される。すなわち、Ｉｄｑが減少すると、Ｖｇｓが増加するので、Ｉｄｑが増加する。一方、Ｉｄｑが増加すると、Ｖｇｓが減少するので、Ｉｄｑが減少する。したがって、アイドリング電流の変動を抑制できる。
容量値Ｃｓを有するキャパシタ１６０は、トランジスタ１１０のソースが高周波的に接地するように、トランジスタ１１０のソースとグランドとの間に挿入される。キャパシタ１６０の挿入により、トランジスタ１１０の利得の低下が抑制される。
図２は、図１に示す電流帰還バイアス回路１００の構成を示す平面図である。電流帰還バイアス回路１００は、ソース電極とドレイン電極を櫛状に対向配置した櫛形のトランジスタ１１０と、抵抗１５０と、キャパシタ１６０とを備える。櫛形のトランジスタ１１０は、櫛状のソース電極１４０と、櫛状のドレイン電極１３０と、櫛状のゲート電極１２０とを有する。
なお、図面において、Ｇ，Ｓ，Ｄは、それぞれ、ゲート、ソース、ドレインを表す。また、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は、それぞれ、Ｘ軸に平行な方向、Ｙ軸に平行な方向、Ｚ軸に平行な方向を表す。Ｘ軸、Ｙ軸及びＺ軸は、互いに直交する。他の図面についても同様である。
ソース電極１４０は、ソース配線１４１と、ソース配線１４１から伸びる複数のソースフィンガ１４２とを有する。ドレイン電極１３０は、ドレイン配線１３１と、ドレイン配線１３１から伸びる複数のドレインフィンガ１３２とを有する。ゲート電極１２０は、ゲート配線１２１と、ゲート配線１２１から伸びる複数のゲートフィンガ１２２とを有する。複数のゲートフィンガ１２２は、複数のソースフィンガ１４２と複数のドレインフィンガ１３２との間に入り込むように配置される。抵抗１５０は、ソース配線１４１とグランドとの間に接続され、複数のビアホール１７０を介してグランドに接続される。キャパシタ１６０は、ソース配線１４１とグランドとに間に接続され、複数のビアホール１７０を介してグランドに接続される。
しかしながら、ソース電極とドレイン電極を櫛状に対向配置した櫛形トランジスタでは、櫛歯状の各フィンガが並ぶＸ軸方向にサイズが大きくなるほど、抵抗１５０とキャパシタ１６０を単純にソース電極１４０に接続すると、高周波特性が悪化するおそれがある。なぜなら、ソースフィンガ１４２の位置によって、ソースフィンガ１４２とキャパシタ１６０の距離が異なるためである。例えば、ソース電極１４０のＸ軸方向の中央部に対して、キャパシタ１６０と同じ側のソースフィンガ１４２からキャパシタ１６０までの距離Ｄ２は、キャパシタ１６０とは反対側のソースフィンガ１４２からキャパシタ１６０までの距離Ｄ２よりも短い。したがって、ソースフィンガ１４２ごとに、ソースフィンガ１４２を通過する高周波信号の位相が異なるため、高周波信号の合成損失が発生し、高周波特性（増幅特性）が悪化するおそれがある。
そこで、本実施形態の増幅装置は、非常に簡単な構成で櫛形トランジスタ内の高周波信号の位相差を抑制でき、櫛形トランジスタのトランジスタサイズが大きくなっても良好な高周波特性を確保可能なものである。以下、本実施形態の増幅装置、及び当該増幅装置を備える無線通信装置について説明する。
図３は、本実施形態の無線通信装置の構成を示す図である。図３に示される無線通信装置１は、本実施形態の増幅装置３により増幅された高周波信号に基づいて、アンテナ５から電波を間欠的に送信する。無線通信装置１は、例えば、所定の繰り返し周期で信号の送受信を行うＴＤＤ（Time Division Duplex）方式で無線通信を行う。
無線通信装置１の具体例として、無線基地局、携帯電話、スマートフォン、ＩｏＴ（Internet of Things）機器などが挙げられるが、その具体例は、これらに限られない。無線通信装置１は、少なくとも、アンテナ５及び増幅装置３を備える。
アンテナ５は、増幅装置３により増幅された送信信号が供給されることにより、当該送信信号に対応する電波を送信する素子である。アンテナ５は、アレイアンテナを構成する複数のアンテナ素子のうちの一つでもよい。
増幅装置３は、入力される送信信号を増幅してアンテナ５に出力する。増幅装置３により増幅された送信信号がアンテナ５に供給されることにより、当該送信信号に対応する電波がアンテナ５から送信されるので、無線送信が可能となる。
無線通信装置１は、送信信号の入力部と増幅装置３の入力部との間を整合する整合回路２を備えてもよく、増幅装置３の出力部とアンテナ５との間を整合する整合回路４を備えてもよい。
図４は、第１の実施形態の増幅装置の構成を示す平面図である。図４に示す増幅装置１０１は、図３に示す増幅装置３に適用可能である。増幅装置１０１は、複数のソースフィンガ４２が並ぶ櫛状のソース電極４０を有する櫛形トランジスタ１１１と、ソース電極４０とグランドとの間に接続される複数の抵抗５０と、ソース電極４０とグランドとの間に接続される複数のキャパシタ６０とを備える。複数の抵抗５０は、それぞれ、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続されている。同様に、複数のキャパシタ６０は、それぞれ、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続されている。
本実施形態の増幅装置１０１では、複数のキャパシタ６０は、複数のソースフィンガ４２が並ぶＸ軸方向に互いに離れて配置されている。ソース電極４０とグランドとの間に並列に接続される複数のキャパシタ６０が複数のソースフィンガ４２が並ぶＸ軸方向に互いに離れて配置されているので、各ソースフィンガ４２間で、ソースフィンガ４２を通過する高周波信号の位相差が小さくなる。つまり、図４に示す構成の場合の方が、ソース電極４０とグランドとの間に接続されるキャパシタ６０の個数が一つの場合に比べて、ソースフィンガ４２からキャパシタ６０までの距離がばらつく範囲は小さくなる。したがって、櫛歯状の各フィンガが並ぶＸ軸方向に櫛形トランジスタ１１１のサイズが大きくなっても、高周波信号の合成損失が抑えられるので、高周波特性（増幅特性）が向上する。その結果、例えば、増幅装置１０１のドレイン電極３０から出力される信号に生ずる歪みを抑制できる。
図４に示す実施形態では、キャパシタ６０の個数は、４つであるが、要求される増幅特性を満たせば、２つ以上でもよい。また、図４に示す実施形態では、抵抗５０の個数は、４つであるが、要求される増幅特性を満たせば、１つ以上でもよい。
図４に示す実施形態では、複数のキャパシタ６０は、ソース電極４０のＸ軸方向の中央部に対してＸ軸方向の一方のＸｐ側に配置される２つのキャパシタ６０と、当該中央部に対してＸ軸方向の他方のＸｎ側に配置される２つのキャパシタ６０とを含む。この場合、Ｘｐ側に配置される任意のキャパシタ６０とＸｐ側に配置される任意のソースフィンガ４２との距離Ｄ１２と、Ｘｎ側に配置される任意のキャパシタ６０とＸｎ側に配置される任意のソースフィンガ４２との距離Ｄ１１との差がばらつく範囲は小さくなる。したがって、櫛歯状の各フィンガが並ぶＸ軸方向に櫛形トランジスタ１１１のサイズが大きくなっても、高周波信号の合成損失が更に抑えられるので、より良好な高周波特性（増幅特性）が得られる。
なお、図４に示す実施形態では、Ｘｐ側に配置されるキャパシタ６０の個数は、２つであるが、要求される増幅特性を満たせば、１つ以上でもよい。また、図４に示す実施形態では、Ｘｎ側に配置されるキャパシタ６０の個数は、２つであるが、要求される増幅特性を満たせば、１つ以上でもよい。
次に、図４に示す実施形態についてより詳細に説明する。
増幅装置１０１は、ソース電極とドレイン電極を櫛状に対向配置した櫛形トランジスタ１１１と、複数の抵抗５０と、複数のキャパシタ６０とを備える。櫛形トランジスタ１１１は、櫛状のソース電極４０と、櫛状のドレイン電極３０と、櫛状のゲート電極２０とを有するマルチフィンガ型ＦＥＴである。
ソース電極４０は、Ｘ軸方向に直線的に延在する帯状のソース配線４１と、ソース配線４１からＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２とを有する。ドレイン電極３０は、Ｘ軸方向に直線的に延在する帯状のドレイン配線３１と、ドレイン配線３１からＹ軸方向のＹｐ側に向けて伸びる複数のドレインフィンガ３２とを有する。
ゲート電極２０は、Ｘ軸方向に延在する梯子状のゲート配線２１と、ゲート配線２１からＹ軸方向のＹｎ側に向けて伸びる複数のゲートフィンガ２２とを有する。複数のゲートフィンガ２２は、それぞれ、複数のソースフィンガ４２と複数のドレインフィンガ３２とのうち隣り合うソースフィンガ４２とドレインフィンガ３２との間に入り込むように配置される。
複数の抵抗５０は、それぞれ、ソース配線４１とグランドとの間に接続され、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続される素子である。キャパシタ６０は、それぞれ、ソース配線４１とグランドとに間に接続され、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続される素子である。キャパシタ６０は、例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタである。
複数の抵抗５０と複数のキャパシタ６０は、交互に配置されている。交互に配置することで、各ソースフィンガ４２から各キャパシタ６０までの距離と各ソースフィンガ４２から各抵抗５０までの距離とがばらつく範囲は小さくなる。したがって、櫛歯状の各フィンガが並ぶＸ軸方向に櫛形トランジスタ１１１のサイズが大きくなっても、高周波信号の合成損失が更に抑えられるので、より良好な高周波特性（増幅特性）が得られる。その結果、例えば、増幅装置１０１のドレイン電極３０から出力される信号に生ずる歪みを抑制できる。
図４に示す実施形態では、複数の抵抗５０と複数のキャパシタ６０は、一つずつ交互にＸ軸方向に配列されている。しかしながら、複数の抵抗５０が、隣り合うキャパシタ６０の間に配置されてもよいし、複数のキャパシタ６０が、隣り合う抵抗５０の間に配置されてもよい。
図４に示す実施形態は、抵抗５０は、梯子状のゲート配線２１の各開口部に一つずつ配置されているが、各開口部に複数配置されてもよい。また、図４に示す実施形態は、キャパシタ６０は、梯子状のゲート配線２１の各開口部に一つずつ配置されているが、各開口部に複数配置されてもよい。
図５は、第２の実施形態の増幅装置の構成を示す平面図である。図５に示す増幅装置１０２は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
図５に示す実施形態では、抵抗５０の個数は、キャパシタ６０の個数よりも少なく、より具体的には、抵抗５０の個数は、２であり、キャパシタ６０の個数は、８である。抵抗素子は、高周波信号のソースフィンガ４２間の位相差に与える影響がキャパシタに比べて小さいため、ソース配線４１のＹｐ側に接続されなくてもよい。例えば図５に示すように、抵抗５０は、ソース電極４０のＸ軸方向の両側にそれぞれ接続されてもよい。このような構成により、第１の実施形態よりも多くのキャパシタ６０をソース配線４１のＹｐ側に並列接続できるので、位相差により生じる高周波特性の悪化をさらに抑制できる。
なお、図５において、Ｘ軸方向に並ぶ複数のキャパシタ６０のうち少なくとも一つが抵抗５０に置換されてもよい。また、図５において、抵抗５０は、ソース電極４０のＸ軸方向の両側にそれぞれ接続されているが、ソース電極４０のＸ軸方向の片側のみに接続されてもよい。図５において、２つの抵抗５０を２つのキャパシタ６０に置換し、且つ、８つのキャパシタ６０のうち少なくとも一つを抵抗５０に置換してもよい。
図６は、第３の実施形態の増幅装置の構成を示す平面図である。図６に示す増幅装置１０３は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
図６に示す実施形態では、ソース電極４０は、独立した複数のソース電極部４０ａ〜４０ｄを含む。つまり、ソース電極４０は、複数のソース電極部４０ａ〜４０ｄに分割されており、櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄを有する。
複数のキャパシタ６０は、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む。図６では、キャパシタ６０ａは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ａに接続され、キャパシタ６０ｂは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｂに接続されている。キャパシタ６０ｃは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｃに接続され、キャパシタ６０ｄは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｄに接続されている。なお、図６では、各ソース電極部に接続されるキャパシタの数は、一つであるが、複数でもよい。
複数の抵抗５０は、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部に接続される少なくとも一つの抵抗を含む。図６では、抵抗５０ａは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ａに接続され、抵抗５０ｂは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｂに接続されている。抵抗５０ｃは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｃに接続され、抵抗５０ｄは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｄに接続されている。なお、図６では、各ソース電極部に接続される抵抗の数は、一つであるが、複数でもよい。
ソース電極部４０ａは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ａと、ソース配線４１ａからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ａとを有する。ソース電極部４０ｂは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ｂと、ソース配線４１ｂからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ｂとを有する。ソース電極部４０ｃは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ｃと、ソース配線４１ｃからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ｃとを有する。ソース電極部４０ｄは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ｄと、ソース配線４１ｄからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ｄとを有する。
抵抗５０ａは、ソース配線４１ａとグランドとの間に接続され、抵抗５０ｂは、ソース配線４１ｂとグランドとの間に接続される。抵抗５０ｃは、ソース配線４１ｃとグランドとの間に接続され、抵抗５０ｄは、ソース配線４１ｄとグランドとの間に接続される。
キャパシタ６０ａは、ソース配線４１ａとグランドとの間に接続され、キャパシタ６０ｂは、ソース配線４１ｂとグランドとの間に接続される。キャパシタ６０ｃは、ソース配線４１ｃとグランドとの間に接続され、キャパシタ６０ｄは、ソース配線４１ｄとグランドとの間に接続される。
第３の実施形態と第１の実施形態との違いについて説明する。図７は、図４に示す第１の実施形態の増幅装置１０１の等価回路を示す図である。増幅装置１０１の櫛形トランジスタ１１１は、図７に示すように互いに並列に接続される複数のトランジスタ（１０ａ〜１０ｅ・・・）によって形成される。図８は、図６に示す第３の実施形態の増幅装置１０３の等価回路を示す図である。増幅装置１０３の櫛形トランジスタ１１３は、図８に示すように互いに並列に接続される複数のトランジスタ（１０ａ〜１０ｅ・・・）によって形成される。
ドレイン電流の変動量が大きいほど、ソースＳの電位が大きく動き、ドレイン電流の変動を抑制することが電流帰還バイアス回路の特徴である。このため、Ｉｄｑドリフト等でアイドリング電流が大きく変動しているトランジスタでは、ソースＳの電位が大きく変動することが望ましい。
しかし、図７に示す第１の実施形態の構成では、各トランジスタがソース配線４１で共通接続されているため、各トランジスタのソースＳの電位はいずれもＶｓに等しくなる。このため、Ｉｄｑドリフト現象等によるアイドリング電流の変動の度合いが各トランジスタ間でばらついても、各トランジスタ間のアイドリング電流のばらつきを抑制することは難しい。一方、図８に示す第３の実施形態の構成では、各トランジスタのソースＳの電位Ｖｓ１〜Ｖｓ５が独立して変動する。そのため、Ｉｄｑドリフト現象等によるアイドリング電流の変動の度合いが各トランジスタ間でばらついても、各トランジスタに対してその変動を個別に抑制することができる。
また、図９に示す第４の実施形態の増幅装置１０４の櫛形トランジスタ１１４のように、ドレイン電極３０が、独立した複数のドレイン電極部３１ａ〜３１ｄを含み、且つ、ゲート電極２０が、独立した複数のゲート電極部２１ａ〜２１ｄを含む、構成も考えられる。しかしながら、図９に示す構成では、Ｘ軸方向に隣り合うソース電極部間にスペース８０が生じるため、同一面積内に配置できる櫛形トランジスタ（ソース・ドレイン・ゲートフィンガの組合せ）の面積が小さくなる。このため、櫛形トランジスタの電流密度を向上させるには、ドレイン配線とゲート配線が複数のソース電極部で共通な第３の実施形態の方が好ましい。すなわち、第３の実施形態の櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄに共通のドレイン配線３１と、複数のソース電極部４０ａ〜４０ｄに共通のゲート配線２１とを含む。
第３の実施形態の櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄに共通のドレイン配線３１と、ドレイン配線３１から直接伸びる複数のドレインフィンガ３２と有するドレイン電極３０を備える。第３の実施形態では、ドレイン配線３１は、Ｘｎ側の端部に位置するソース電極部４０ａからＸｐ側の端部に位置するソース電極部４０ｄまでＸ軸方向に直線状に切れ間なく連続する帯状導体である。複数のドレインフィンガ３２は、このドレイン配線３１から直接突出する。
第３の実施形態の櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄに共通のゲート配線２１と、ゲート配線２１から直接伸びる複数のゲートフィンガ２２と有するゲート電極２０を備える。第３の実施形態では、ゲート配線２１は、Ｘｎ側の端部に位置するソース電極部４０ａからＸｐ側の端部に位置するソース電極部４０ｄまでＸ軸方向に直線状に切れ間なく連続する帯状導体である。複数のゲートフィンガ２２は、このゲート配線２１から直接突出する。
図１０は、第５の実施形態の増幅装置の構成を示す平面図である。図１０に示す増幅装置１０５は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
図１０に示す実施形態では、複数のキャパシタ６０は、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部のＸ軸方向の中央部に接続される少なくとも一つのキャパシタ６０を含む。図１０では、キャパシタ６０ａは、ソース電極部４０ａのＸ軸方向の中央部に接続され、キャパシタ６０ｂは、ソース電極部４０ｂのＸ軸方向の中央部に接続される。キャパシタ６０ｃは、ソース電極部４０ｃのＸ軸方向の中央部に接続され、キャパシタ６０ｄは、ソース電極部４０ｄのＸ軸方向の中央部に接続される。このように、各ソース電極部の中央部のそれぞれにキャパシタを接続することにより、各ソースフィンガ間の高周波信号の位相差を小さくすることができる。
図１１は、第６の実施形態の増幅装置の構成を示す平面図である。図１１に示す増幅装置１０６は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
図１１に示す実施形態の増幅装置１０６は、複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタ１３を備える。櫛形トランジスタ１３は、上述の実施形態の櫛形トランジスタのいずれかの構成を有する。櫛形トランジスタ１３は、並列に接続される複数のトランジスタ１１ａ〜１１ｅによって形成される。抵抗５０ａ〜５０ｅ及びキャパシタ６０ａ〜６０ｅは、櫛形トランジスタ１０のソース電極と櫛形トランジスタ１３のドレイン電極との間に接続される。
また、増幅装置１０６は、抵抗とキャパシタとの並列回路と、当該並列回路がソースに接続される櫛形トランジスタ１０とを備える電流源１２を備える。電流源１２は、上述の実施形態の増幅装置のいずれかと同じ構成を有する。
つまり、図１１に示す増幅装置１０６は、カスコード接続された上段トランジスタのソースフィンガと下段トランジスタのドレインフィンガの間に抵抗およびキャパシタを配置する構造を有する。この様なカスコード構成によれば、電流源１２として作用する上段の櫛形トランジスタ１０のドレイン電流を一定に保つことができ、良好な増幅特性が得られ、安定した動作が可能になる。
以上、増幅装置及び無線通信装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置。
（付記２）
前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む、付記１に記載の増幅装置。
（付記３）
前記ソース電極は、独立した複数のソース電極部を含み、
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む、付記１又は２に記載の増幅装置。
（付記４）
前記櫛形トランジスタは、
前記複数のソース電極部に共通のドレイン配線と、前記ドレイン配線から伸びる複数のドレインフィンガと有するソース電極と、
前記複数のソース電極部に共通のゲート配線と、前記ゲート配線から伸びる複数のゲートフィンガとを有するゲート電極とを含む、付記３に記載の増幅装置。
（付記５）
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部の前記並び方向の中央部に接続される少なくとも一つのキャパシタを含む、付記４に記載の増幅装置。
（付記６）
前記抵抗と前記キャパシタは、交互に配置される、付記１から５のいずれか一項に記載の増幅装置。
（付記７）
前記抵抗の個数は、前記キャパシタの個数よりも少ない、付記１から６のいずれか一項に記載の増幅装置。
（付記８）
複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタを更に備え、
前記少なくとも一つの抵抗及び前記複数のキャパシタは、前記櫛形トランジスタの前記ソース電極と前記第２の櫛形トランジスタの前記ドレイン電極との間に接続される、付記１から７のいずれか一項に記載の増幅装置。
（付記９）
アンテナと、
入力される送信信号を増幅して前記アンテナに出力する増幅装置とを備え、
前記増幅装置は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、無線通信装置。
（付記１０）
前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む、付記９に記載の無線通信装置。
（付記１１）
前記ソース電極は、独立した複数のソース電極部を含み、
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む、付記９又は１０に記載の無線通信装置。
（付記１２）
前記櫛形トランジスタは、
前記複数のソース電極部に共通のドレイン配線と、前記ドレイン配線から伸びる複数のドレインフィンガと有するソース電極と、
前記複数のソース電極部に共通のゲート配線と、前記ゲート配線から伸びる複数のゲートフィンガとを有するゲート電極とを含む、付記１１に記載の無線通信装置。
（付記１３）
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部の前記並び方向の中央部に接続される少なくとも一つのキャパシタを含む、付記１２に記載の無線通信装置。
（付記１４）
前記抵抗と前記キャパシタは、交互に配置される、付記９から１３のいずれか一項に記載の無線通信装置。
（付記１５）
前記抵抗の個数は、前記キャパシタの個数よりも少ない、付記９から１４のいずれか一項に記載の無線通信装置。
（付記１６）
複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタを更に備え、
前記少なくとも一つの抵抗及び前記複数のキャパシタは、前記櫛形トランジスタの前記ソース電極と前記第２の櫛形トランジスタの前記ドレイン電極との間に接続される、付記９から１５のいずれか一項に記載の無線通信装置。
１ 無線通信装置
３ 増幅装置
１０ａ〜１０ｅ，１１ａ〜１１ｅ トランジスタ
１２ 電流源
１３ 櫛形トランジスタ
２０ ゲート電極
２１ ゲート配線
２２ ゲートフィンガ
３０ ドレイン電極
３１ ドレイン配線
３２ ドレインフィンガ
４０ ソース電極
４１ ソース配線
４２ ソースフィンガ
５０ 抵抗
６０ キャパシタ
７０ ビアホール
８０ スペース
１００ 電流帰還バイアス回路
１０１〜１０５ 増幅装置
１１０〜１１５ 櫛形トランジスタ

Claims (9)

  1. 複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
    前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
    前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置。
  2. 前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む、請求項１に記載の増幅装置。
  3. 前記ソース電極は、独立した複数のソース電極部を含み、
    前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む、請求項１又は２に記載の増幅装置。
  4. 前記櫛形トランジスタは、
    前記複数のソース電極部に共通のドレイン配線と、前記ドレイン配線から伸びる複数のドレインフィンガと有するソース電極と、
    前記複数のソース電極部に共通のゲート配線と、前記ゲート配線から伸びる複数のゲートフィンガとを有するゲート電極とを含む、請求項３に記載の増幅装置。
  5. 前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部の前記並び方向の中央部に接続される少なくとも一つのキャパシタを含む、請求項４に記載の増幅装置。
  6. 前記抵抗と前記キャパシタは、交互に配置される、請求項１から５のいずれか一項に記載の増幅装置。
  7. 前記抵抗の個数は、前記キャパシタの個数よりも少ない、請求項１から６のいずれか一項に記載の増幅装置。
  8. 複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタを更に備え、
    前記少なくとも一つの抵抗及び前記複数のキャパシタは、前記櫛形トランジスタの前記ソース電極と前記第２の櫛形トランジスタの前記ドレイン電極との間に接続される、請求項１から７のいずれか一項に記載の増幅装置。
  9. アンテナと、
    入力される送信信号を増幅して前記アンテナに出力する増幅装置とを備え、
    前記増幅装置は、
    複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
    前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
    前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、無線通信装置。
JP2018159295A 2018-08-28 2018-08-28 増幅装置及び無線通信装置 Active JP7103064B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018159295A JP7103064B2 (ja) 2018-08-28 2018-08-28 増幅装置及び無線通信装置
US16/548,900 US20200075740A1 (en) 2018-08-28 2019-08-23 Amplifying device and radio communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018159295A JP7103064B2 (ja) 2018-08-28 2018-08-28 増幅装置及び無線通信装置

Publications (2)

Publication Number Publication Date
JP2020035819A true JP2020035819A (ja) 2020-03-05
JP7103064B2 JP7103064B2 (ja) 2022-07-20

Family

ID=69641579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018159295A Active JP7103064B2 (ja) 2018-08-28 2018-08-28 増幅装置及び無線通信装置

Country Status (2)

Country Link
US (1) US20200075740A1 (ja)
JP (1) JP7103064B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178001A (ja) * 1990-11-13 1992-06-25 Mitsubishi Electric Corp マイクロ波集積回路
JPH05183161A (ja) * 1991-12-25 1993-07-23 Fujitsu Ltd 半導体装置
JPH09121127A (ja) * 1995-10-26 1997-05-06 Murata Mfg Co Ltd 高周波増幅集積回路装置
JPH1126776A (ja) * 1997-07-02 1999-01-29 Mitsubishi Electric Corp デュアルゲートｆｅｔ及びデュアルゲートｆｅｔを使用した高周波回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178001A (ja) * 1990-11-13 1992-06-25 Mitsubishi Electric Corp マイクロ波集積回路
JPH05183161A (ja) * 1991-12-25 1993-07-23 Fujitsu Ltd 半導体装置
JPH09121127A (ja) * 1995-10-26 1997-05-06 Murata Mfg Co Ltd 高周波増幅集積回路装置
JPH1126776A (ja) * 1997-07-02 1999-01-29 Mitsubishi Electric Corp デュアルゲートｆｅｔ及びデュアルゲートｆｅｔを使用した高周波回路

Also Published As

Publication number Publication date
US20200075740A1 (en) 2020-03-05
JP7103064B2 (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
JP4206589B2 (ja) 分布増幅器
JP4024572B2 (ja) インタディジタルキャパシタを有するデバイス
JP2002043813A (ja) 方向性結合器及び高周波回路モジュール並びに無線通信機
JPWO2010113779A1 (ja) 半導体装置
US8710928B2 (en) Semiconductor power amplifier
KR101726109B1 (ko) 캐스코드 앰프
WO2017098578A1 (ja) 電力増幅器
US8022764B2 (en) Differential amplifier
US7663444B2 (en) Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof
EP1732211B1 (en) Distributed amplifier
CN113646888A (zh) 单片半导体装置以及混合半导体装置
US7271657B2 (en) Traveling wave amplifier
JP7103064B2 (ja) 増幅装置及び無線通信装置
US8421537B2 (en) Electronic circuit
US11211909B2 (en) Adjustable capacitors to improve linearity of low noise amplifier
JP2001068556A (ja) 高周波電力増幅用半導体装置
US20070118776A1 (en) Power amplifier
JP4719412B2 (ja) 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法
JP2008236354A (ja) 増幅器
JP2001094357A (ja) 線形高出力増幅装置
JP6252015B2 (ja) 半導体装置
JPH11195932A (ja) 温度補償機能付き増幅器
US20030025556A1 (en) Differential amplifier providing precisely balanced output signals and having low power consumption
JP2017139518A (ja) 半導体装置および送信器
JP2006148190A (ja) 差動増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7103064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150