[go: up one dir, main page]

JP2019530218A - 裏面ボディ接点を有するディープトレンチ能動デバイス - Google Patents

裏面ボディ接点を有するディープトレンチ能動デバイス Download PDF

Info

Publication number
JP2019530218A
JP2019530218A JP2019512208A JP2019512208A JP2019530218A JP 2019530218 A JP2019530218 A JP 2019530218A JP 2019512208 A JP2019512208 A JP 2019512208A JP 2019512208 A JP2019512208 A JP 2019512208A JP 2019530218 A JP2019530218 A JP 2019530218A
Authority
JP
Japan
Prior art keywords
gate
integrated circuit
layer
backside
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019512208A
Other languages
English (en)
Other versions
JP2019530218A5 (ja
Inventor
シナン・ゴクテペリ
スティーヴ・ファネリ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2019530218A publication Critical patent/JP2019530218A/ja
Publication of JP2019530218A5 publication Critical patent/JP2019530218A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6708—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H10D30/6711—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect by using electrodes contacting the supplementary regions or layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

集積回路は、ゲートフィンガーを有するゲートを含み得る。集積回路はまた、ゲートのゲートフィンガーとインターロックする半導体ピラーを有するボディを含み得る。集積回路はまた、ボディに結合された裏面接点を含み得る。集積回路は、裏面金属被覆をさらに含み得る。裏面金属被覆は、裏面接点を介してボディに結合され得る。

Description

本開示は、一般に、集積回路(IC)に関する。より詳細には、本開示は、裏面ボディ接点を有するディープトレンチ能動デバイスに関する。
高性能ダイプレクサを含むモバイル無線周波(RF)チップ構成(たとえば、モバイルRFトランシーバ)は、コストおよび電力消費量の問題に起因してディープサブミクロンプロセスノードに移行している。そのようなモバイルRFトランシーバの設計は、このディープサブミクロンプロセスノードにおいて複雑になる。これらのモバイルRFトランシーバの設計は、キャリアアグリゲーションなどの通信拡張機能をサポートするための追加の回路機能によってさらに複雑さが増している。モバイルRFトランシーバに関する設計上のさらなる問題には、不適合、ノイズ、および性能面のその他の問題などのアナログ/RF性能面の問題が含まれる。このようなモバイルRFトランシーバの設計には、たとえば共振を抑制するため、および/またはフィルタ処理、バイパス、および結合を実行するために追加の受動デバイスを使用することが含まれる。
これらのモバイルRFトランシーバの設計には、シリコンオンインシュレータ(SOI)技術の使用が含まれ得る。SOI技術は、寄生デバイスキャパシタンスを低減して性能を改善するために、従来のシリコン基板を層状シリコンオンインシュレータ基板と置き換える。シリコン接合は電気的絶縁体、典型的には埋込み酸化物(BOX)層の上にあるので、SOIベースのデバイスは、従来のシリコン製デバイスとは異なる。しかしながら、低減された厚さのBOX層は、シリコン層上の能動デバイスとBOX層を支持する基板との近接によって生じる寄生キャパシタンスを十分に低減しない場合がある。
残念ながら、SOI技術を使用して製作されたトランジスタは、一般に、トランジスタのボディが絶縁された基板に対してキャパシタを形成する、フローティングボディ効果の欠点がある。この構成では、キャパシタ上に蓄積する電荷は、構造内の寄生トランジスタおよびオフ状態リーク、ならびにトランジスタのしきいの電圧がその前の状態に依存することなどの悪影響を生じる。フローティングボディ効果は、特に、しきいの電圧制御およびボディ充電制御がフローティングボディ効果によって妨げられる、アナログデバイスにおいて深刻である。ボディ接点は、フローティングボディ効果を防止するために使用され得る。残念ながら、ボディ接点の使用はエリアペナルティをもたらす。
集積回路は、ゲートフィンガーを有するゲートを含み得る。集積回路はまた、ゲートのゲートフィンガーとインターロックする半導体ピラーを有するボディを含み得る。集積回路はまた、ボディに結合された裏面接点を含み得る。集積回路は、裏面金属被覆をさらに含み得る。裏面金属被覆は、裏面接点を介してボディに結合され得る。
集積回路を構築する方法は、半導体ピラーを含むボディを形成するために、絶縁層内部の半導体層をエッチングするステップを含み得る。方法はまた、絶縁層の前面および半導体ピラーの表面の上に誘電体材料層を堆積させるステップを含み得る。方法は、半導体ピラーとインターロックするゲートフィンガーを含むゲートを形成するために、半導体材料を誘電体材料層上、および半導体ピラーを分離するトレンチ内に堆積させるステップをさらに含み得る。方法はまた、ハンドル基板を、絶縁層の前面上の前面誘電体層に接合するステップを含み得る。方法は、絶縁層の裏面を支持する裏面誘電体層内に裏面金属被覆を製作するステップをさらに含み得る。裏面金属被覆は、裏面接点を介してボディに結合され得る。
集積回路は、ゲートフィンガーを有するゲートを含み得る。集積回路はまた、ゲートのゲートフィンガーとインターロックする半導体ピラーを有するボディを含み得る。集積回路はまた、ボディに結合された裏面接点を含み得る。集積回路は、裏面接点を介してボディをつなぐための手段をさらに含み得る。
無線周波数(RF)フロントエンドモジュールは、集積RF回路を含み得る。集積RF回路は、ゲートフィンガーを含むゲートを有するディープトレンチスイッチトランジスタを含み得る。集積RF回路はまた、ゲートフィンガーとインターロックする半導体ピラーを有するボディを含み得る。集積RF回路は、ボディに結合された裏面接点と、裏面接点を介してボディに結合された裏面金属被覆とをさらに含み得る。REフロントエンドモジュールはまた、スイッチトランジスタの出力に結合されたアンテナを含み得る。
上記では、後続の発明を実施するための形態がより良く理解できるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点について以下において説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者には諒解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
本開示をより完全に理解できるように、ここで、添付の図面と併せて以下の説明を参照する。
本開示の一態様による、ダイプレクサを使用する無線周波数(RF)フロントエンド(RFFE)モジュールの概略図である。 本開示の態様による、チップセット用のダイプレクサを使用してキャリアアグリゲーションを実現する無線周波数(RF)フロントエンド(RFFE)モジュールの概略図である。 本開示の一態様によるダイプレクサ構成の図である。 本開示の一態様による無線周波数(RF)フロントエンドモジュールの図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数(RF)回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数(RF)回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数(RF)回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数(RF)回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数(RF)回路構造の断面図である。 本開示の態様による、層転写プロセスを使用して製作された集積無線周波数(RF)回路構造の断面図である。 本開示の一態様による、裏面ボディ接点を有するディープトレンチ能動デバイスを含む集積回路構造の断面図である。 本開示の別の態様による、裏面ボディ接点を有するディープトレンチ能動デバイスを含む集積回路構造の断面図である。 本開示のさらなる態様による、裏面ボディ接点を有するディープトレンチ能動デバイスを含む集積回路構造の断面図である。 本開示の別の態様による、裏面ボディ接点を有するディープトレンチ能動デバイスを含む集積回路構造の断面図である。 本開示の一態様による、裏面ボディ接点を有するディープトレンチ能動デバイスを含む集積回路構造を構築する方法を示すプロセスフロー図である。 本開示の一構成が有利に利用される場合がある例示的なワイヤレス通信システムを示すブロック図である。 1つの構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される設計用ワークステーションを示すブロック図である。
添付の図面に関して以下に記載される発明を実施するための形態は、様々な構成の説明として意図され、本明細書で説明される概念が実践され得る唯一の構成を表すことは意図されない。発明を実施するための形態は、様々な概念を完全に理解できるようにすることを目的とした具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践されてもよいことは、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避するために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書において説明されるときに、「および/または」という用語の使用は、「包含的論理和」を表すことが意図されており、「または」という用語の使用は、「排他的論理和」を表すことが意図されている。
モバイル無線周波(RF)チップ構成(たとえば、モバイルRFトランシーバ)は、コストおよび電力消費量の問題に起因してディープサブミクロンプロセスノードに移行している。モバイルRFトランシーバの設計については、キャリアアグリゲーションなどの通信拡張機能をサポートするための追加の回路機能によってさらに複雑さが増している。
これらのモバイルRFトランシーバの設計には、シリコンオンインシュレータ(SOI)技術の使用が含まれる。SOI技術は、寄生デバイスキャパシタンスを低減して性能を改善するために、従来のシリコン基板を層状シリコンオンインシュレータ基板と置き換える。シリコン接合は電気的絶縁体、典型的には埋込み酸化物(BOX)層の上にあるので、SOIベースのデバイスは、従来のシリコン製デバイスとは異なり、BOX層の厚さは低減され得る。しかしながら、低減された厚さのBOX層は、シリコン層およびBOX層を支持する基板上の能動デバイスに近接することによって生じる寄生キャパシタンスを十分に低減しない場合がある。
SOI技術を使用して製作されたトランジスタは、一般に、トランジスタのボディが絶縁された基板に対してキャパシタを形成する、フローティングボディ効果の欠点がある。この構成では、キャパシタ上に蓄積する電荷は、構造内の寄生トランジスタおよびオフ状態リーク、ならびにトランジスタのしきいの電圧がその前の状態に依存することなどの悪影響を生じる。フローティングボディ効果は、特に、しきいの電圧制御およびボディ充電制御がフローティングボディ効果によって妨げられるアナログデバイスにおいて深刻である。ボディ接点は、フローティングボディ効果を防止するために使用され得る。残念ながら、ボディ接点の使用は、エリアペナルティをもたらす。その結果、本開示の態様は、ディープトレンチ能動デバイスに対する裏面ボディタイの形成を可能にするための層転写後のプロセスを含む。
集積回路構造の半導体製作のためのプロセスフローには、基板工程(FEOL)プロセス、中間工程(MOL)(中間工程(MEOL)とも呼ばれる)プロセス、および配線工程(BEOL)プロセスが含まれてもよい。FEOLプロセスには、イオン注入、アニール、酸化、化学気相堆積(CVD)または原子層堆積(ALD)、エッチング、化学機械研磨(CMP)、エピタキシーが含まれる。MOLプロセスには、トランジスタの接続がBEOL相互接続することを可能にするプロセスステップのセットが含まれてもよい。これらのステップには、シリサイド化および接点形成、ならびに応力導入が含まれる。BEOLプロセスは、個々のトランジスタを結んで回路を形成する相互接続を形成するプロセスステップのセットを含んでもよい。
本開示の態様は、クオリティ(Q)ファクタの高いRFアプリケーションに対する集積無線周波数(RF)回路構造内でアンテナスイッチトランジスタとして使用され得る裏面ボディ接点を有するディープトレンチスイッチトランジスタを説明する。一構成では、層転写前のプロセスは、ディープトレンチトランジスタを形成する。加えて、層転写後のプロセスは、ディープトレンチスイッチトランジスタのボディをつなぐための裏面ボディ接点を形成する。裏面ボディタイを形成する層転写後のプロセスは、SOIデバイスに関連するフローティングボディ効果の問題を、ディープスイッチトランジスタのボディをフローティングから防止しながら、従来のボディ接点に関連するエリアペナルティまたは不要な抵抗経路を回避することによって解決する。
図1Aは、本開示の一態様による、ダイプレクサ200を使用する無線周波数(RF)フロントエンド(RFFE)モジュール100の概略図である。RFフロントエンドモジュール100は、電力増幅器102と、デュプレクサ/フィルタ104と、無線周波数(RF)スイッチモジュール106とを含む。電力増幅器102は、信号を送信のための特定の電力レベルに増幅する。デュプレクサ/フィルタ104は、周波数、挿入損失、拒絶、または他の同様のパラメータを含む様々な異なるパラメータに応じて入出力信号をフィルタ処理する。さらに、RFスイッチモジュール106は、RFフロントエンドモジュール100の残りの部分に渡す入力信号の特定の部分を選択してもよい。
RFフロントエンドモジュール100はまた、チューナー回路112(たとえば、第1のチューナー回路112Aおよび第2のチューナー回路112B)と、ダイプレクサ200と、キャパシタ116と、インダクタ118と、接地端子115と、アンテナ114とを含む。チューナー回路112(たとえば、第1のチューナー回路112Aおよび第2のチューナー回路112B)は、チューナー、ポータブルデータ入力端末(PDET)、およびハウスキーピングアナログデジタル変換器(HKADC)などの構成要素を含む。チューナー回路112は、アンテナ114のインピーダンス同調(たとえば、電圧定在波比(VSWR)最適化)を実行してもよい。RFフロントエンドモジュール100は、ワイヤレストランシーバ(WTR)120に結合された受動コンバイナ108も含む。受動コンバイナ108は、第1のチューナー回路112Aおよび第2のチューナー回路112Bからの検出された電力を組み合わせる。ワイヤレストランシーバ120は、受動コンバイナ108からの情報を処理し、この情報をモデム130(たとえば、移動局モデム(MSM))に提供する。モデム130は、デジタル信号をアプリケーションプロセッサ(AP)140に与える。
図1Aに示すように、ダイプレクサ200は、チューナー回路112のチューナー構成要素とキャパシタ116、インダクタ118、およびアンテナ114との間に位置する。ダイプレクサ200は、アンテナ114とチューナー回路112との間に配置され、RFフロントエンドモジュール100から、ワイヤレストランシーバ120と、モデム130と、アプリケーションプロセッサ140とを含むチップセットへ高システム性能を提供することができる。ダイプレクサ200は、ハイバンド周波数とローバンド周波数の両方に対して周波数ドメイン多重化も実行する。ダイプレクサ200が入力信号に対してダイプレクサ200の周波数多重化機能を実行した後、ダイプレクサ200の出力が、キャパシタ116とインダクタ118とを含む任意のLC(インダクタ/キャパシタ)ネットワークに送られる。LCネットワークは、必要に応じて、アンテナ114の追加のインピーダンス整合構成要素を構成してもよい。その場合、特定の周波数を有する信号がアンテナ114によって送信または受信される。単一のキャパシタおよびインダクタが示されているが、複数の構成要素も企図される。
図1Bは、本開示の一態様による、キャリアアグリゲーションを実現するためのチップセット160用の、第1のダイプレクサ200-1を含むワイヤレスローカルエリアネットワーク(WLAN)(たとえば、WiFi)モジュール170および第2のダイプレクサ200-2を含むRFフロントエンドモジュール150の概略図である。WiFiモジュール170は、アンテナ192をワイヤレスローカルエリアネットワークモジュール(たとえば、WLANモジュール172)に通信可能に結合する第1のダイプレクサ200-1を含む。RFフロントエンドモジュール150は、アンテナ194をデュプレクサ180を介してワイヤレストランシーバ(WTR)120に通信可能に結合する第2のダイプレクサ200-2を含む。ワイヤレストランシーバ120およびWiFiモジュール170のWLANモジュール172は、電力管理集積回路(PMIC)156を介して電源152によって電力を供給されるモデム(MSM、たとえばベースバンドモデム)130に結合される。チップセット160は、信号完全性を実現するためにキャパシタ162および164ならびにインダクタ166も含む。PMIC156、モデム130、ワイヤレストランシーバ120、およびWLANモジュール172の各々は、キャパシタ(たとえば、158、132、122、および174)を含み、クロック154に従って動作する。チップセット160における様々なインダクタ構成要素およびキャパシタ構成要素の形状および配置によって、各構成要素間の電磁結合が低減し得る。
図2Aは、本開示の一態様によるダイプレクサ200の図である。ダイプレクサ200は、ハイバンド(HB)入力ポート212と、ローバンド(LB)入力ポート214と、アンテナ216とを含む。ダイプレクサ200のハイバンドパスはハイバンドアンテナスイッチ210-1を含む。ダイプレクサ200のローバンドパスはローバンドアンテナスイッチ210-2を含む。RFフロントエンドモジュールを含むワイヤレスデバイスは、アンテナスイッチ210およびダイプレクサ200を使用してワイヤレスデバイスのRF入力およびRF出力用の広範囲のバンドを使用可能にし得る。さらに、アンテナ216は多入力多出力(MIMO)アンテナであってもよい。多入力多出力アンテナは、キャリアアグリゲーションなどの機能をサポートするためにワイヤレスデバイスのRFフロントエンドに広く使用される。
図2Bは、本開示の一態様によるRFフロントエンドモジュール250の図である。RFフロントエンドモジュール250は、図2Aに示されている広範囲の帯域を使用可能にするためにアンテナスイッチ(ASW)210とダイプレクサ200(またはトリプレクサ)とを含む。さらに、RFフロントエンドモジュール250は、基板202によって支持されるフィルタ230と、RFスイッチ220と、電力増幅器218とを含む。フィルタ230は、RFフロントエンドモジュール250における高次高調波を防止するためにダイプレクサ、トリプレクサ、ローパスフィルタ、バランフィルタ、および/またはノッチフィルタを形成するように基板202に沿って配置されたインダクタ(L)とキャパシタ(C)とを有する様々なLCフィルタを含んでもよい。ダイプレクサ200は、システムボード201(たとえば、プリント回路板(PCB)またはパッケージ基板)上の表面実装型デバイス(SMD)として実装されてもよい。代替的に、ダイプレクサ200は、基板202上に実装されてもよい。
この構成では、RFフロントエンドモジュール250は、シリコンオンインシュレータ(SOI)技術を使用して実装され、SOI技術は、RFフロントエンドモジュール250内の高次高調波の低減を助ける。SOI技術は、寄生デバイスキャパシタンスを低減して性能を改善するために、従来のシリコン基板を層状シリコンオンインシュレータ基板に置き換える。シリコン接合は電気的絶縁体、典型的には埋込み酸化物(BOX)層の上にあるので、SOIベースのデバイスは、従来のシリコン製デバイスとは異なる。しかしながら、低減された厚さのBOX層は、(シリコン層上の)能動デバイスとBOX層を支持する基板との間が近接することによって生じる寄生キャパシタンスを十分に低減しない場合がある。その結果、本開示の態様は、図3A〜図3Eに示すように、能動デバイスを基板からさらに分離するための層転写プロセスを含む。
図3A〜図3Eは、本開示の態様による、層転写プロセスの間の集積無線周波数(RF)回路構造300の断面図を示す。図3Aに示すように、RFシリコンオンインシュレータ(SOI)デバイスは、犠牲基板301(たとえば、バルクウエハ)によって支持される埋込み酸化物(BOX)層320上に能動デバイス310を含む。RF SOIデバイスはまた、第1の誘電体層306内部で能動デバイス310に結合される相互接続350を含む。図3Bに示すように、ハンドル基板302が、第1の誘電体層306に接合される。
図3Bに示すように、ハンドル基板302は、RF SOIデバイスの前面誘電体層306に接合される。加えて、犠牲基板301が除去される。層転写プロセスを使用して犠牲基板301を除去することで、誘電体の厚さが増加することによって、高性能で低寄生のRFデバイスが可能になる。すなわち、RF SOIデバイスの寄生キャパシタンスは、能動デバイス310とハンドル基板302との間の距離を決定する誘電体厚さに比例する。
図3Cに示すように、RF SOIデバイスは、ハンドル基板302が固定されて犠牲基板301が除去された時点で反転される。図3Dに示すように、層転写後の金属被覆プロセスは、たとえば、通常の相補型金属酸化物半導体(CMOS)プロセスを使用して実行される。図3Eに示すように、集積RF回路構造300は、パッシベーション層を堆積させることと、ボンドパッドを開くことと、再配線層(redistribution layer)を堆積させることと、集積RF回路構造300をシステムボード(たとえば、プリント回路板(PCB))に接合することを可能にするために導電バンプ/ピラーを形成することとによって達成される。
再び図3Aを参照すると、RF SOIデバイスは、犠牲基板301とBOX層320との間にトラップリッチ層を含んでもよい。加えて、犠牲基板301はハンドル基板302と置き換えられてもよく、BOX層320の厚さは高調波を改善するために増加されてもよい。RF SOIデバイスのこの配置は、純シリコンまたはSOI実装に対して改善された高調波をもたらし得るが、RF SOIデバイスは、特にシリコンハンドル基板が使用されるときに、ハンドル基板からの非線型応答によって制限される。すなわち、図3Aでは、図3B〜図3Eに示す構成に対して、増加された厚さのBOX層320は、能動デバイス310と犠牲基板301との間に十分な距離をもたらさない。その上、RF SOIデバイスは、一般に、SOI層の一方の面上のCMOSトランジスタ形成に限定される。
図4は、本開示の態様による、層転写プロセスを使用して製作された集積RF回路構造400の断面図である。代表的に、集積RF回路構造400は、絶縁層430上に形成されたゲート、ボディ、およびソース/ドレイン領域を有する能動デバイス410を含む。シリコンオンインシュレータ(SOI)実装形態では、絶縁層430は埋込み酸化物(BOX)層であり、ボディおよびソース/ドレイン領域は、BOX層によって支持されるシャロートレンチ分離(STI:shallow trench isolation)領域を含むSOI層から形成される。
集積RF回路構造400はまた、能動デバイス410のソース/ドレイン領域に結合された中間工程(MEOL)/配線工程(BEOL)相互接続を含む。説明するように、MEOL/BEOL層は、前面層と呼ばれる。対照的に、絶縁層430を支持する層は、裏面層と呼ばれることがある。この用語に従って、前面相互接続470は、前面誘電体層404内の前面接点412を介して能動デバイス410のソース/ドレイン領域に結合される。加えて、ハンドル基板402は、前面誘電体層404に結合される。この構成では、裏面誘電体440は絶縁層430に隣接し、場合によっては絶縁層430を支持する。加えて、裏面金属被覆450は、前面相互接続470に結合される。
図4に示すように、層転写プロセスは、集積RF回路構造400の高調波を改善するために、能動デバイス410とハンドル基板402との間の分離を増加させる。層転写プロセスは、高性能、低寄生のRFのデバイスを可能にするが、集積RF回路構造400は、フローティングボディ効果の欠点がある。すなわち、SOI技術を使用して製作された能動デバイスは、一般に、トランジスタのボディが絶縁された基板に対してキャパシタを形成する、フローティングボディ効果の欠点がある。フローティングボディ効果は、特に、しきいの電圧制御およびボディ充電制御がフローティングボディ効果によって妨げられるアナログデバイスにおいて深刻である。ボディ接点は、フローティングボディ効果を防止するために使用され得る。残念ながら、ボディ接点の使用は、顕著なエリアペナルティをもたらす。その結果、本開示の態様は、ディープトレンチ能動デバイスに対する裏面ボディタイの形成を可能にするための層転写後のプロセスを含む。
本開示の様々な態様は、集積回路構造に対する裏面ボディタイの形成を可能にするための、層転写後のプロセスのための技法を提供する。対照的に、基板工程(FEOL)プロセスの間に形成された能動デバイスへのアクセスは、従来では、能動デバイスのゲートおよびソース/ドレイン領域と配線工程(BEOL)相互接続層(たとえば、M1、M2など)との間に接点を設ける中間工程(MEOL)処理の間に設けられる。本開示の態様は、クオリティ(Q)ファクタの高いRFアプリケーションに対する集積無線周波数(RF)回路構造内でアンテナスイッチトランジスタとして使用され得る裏面ボディタイを有するディープトレンチスイッチトランジスタを形成するための層転写後のプロセスを伴う。他のアプリケーションは、低電力増幅器モジュール、低ノイズ増幅器、およびアンテナダイバーシティスイッチ内の能動デバイスを含む。
図5は、本開示の態様による、裏面ボディタイを有するディープトレンチ能動デバイス(たとえば、スイッチトランジスタ)を含む集積回路構造500の断面図である。本開示の態様では、層転写後のプロセスは、従来のシリコンオンインシュレータ製作プロセスに関連するフローティングボディ効果を解決する、裏面ボディタイの形成を可能にする。典型的に、集積回路構造500は、絶縁層530の前面上にあり、かつ絶縁層530の裏面まで通して延びる、ディープトレンチ能動デバイス510を含む。この構成では、ディープトレンチ能動デバイス510のボディは、半導体層(たとえば、SOI実装形態に対するシリコン)から形成された半導体ピラー512から構成される。ピラーは、より長い長さがより小さい面積内で取得される(たとえば、「アコーディオン」効果)限り、間隔が密である必要はない。加えて、ゲートは、半導体ピラー512とインターロックし、誘電体材料層522(たとえば、ゲート誘電体)によって分離され、絶縁層530を通って延びるゲートフィンガー520から構成される。
絶縁層530は、シリコンオンインシュレータ(SOI)実装形態に対する埋込み酸化物(BOX)層とすることができ、ボディおよびソース/ドレイン領域(図示せず)は、SOI層から形成される。代替的に、絶縁層530は、第1のトレンチタイプ能動デバイス580および第2のトレンチタイプ能動デバイス590からディープトレンチ能動デバイス510を分離するためのディープトレンチ絶縁領域とすることができる。第1のトレンチタイプ能動デバイス580および第2のトレンチタイプ能動デバイス590に関する追加の詳細は、本開示の詳細を不明瞭にすることを回避するために省略される。加えて、トレンチタイプスイッチトランジスタは、ディープトレンチスイッチトランジスタのドレイン領域およびソース領域を設けるために、n型(たとえば、第1のドープ領域)およびp型(たとえば、第2のドープ領域)半導体領域をドープするための注入プロセスに応じて、negative金属酸化物半導体(NMOS)スイッチトランジスタまたはpositive MOS(PMOSトランジスタ)として構成され得る。
本開示のこの態様では、集積回路構造500はまた、絶縁層530の前面と対向する裏面を支持する裏面誘電体層540内に配置された裏面金属被覆550を含む。本開示の態様による裏面金属被覆550は、ディープトレンチ能動デバイス510に対する低抵抗ボディタイを提供する。この構成では、裏面金属被覆550の第1の部分550-1は、接点プラグ552および裏面シリサイド層554を介してディープトレンチ能動デバイス510のボディに電気的に結合される。ディープトレンチ能動デバイス510のこの構成は、裏面金属被覆550をボディに電気的に結合することによってフローティングボディ効果を防止する。
集積回路構造500はまた、前面誘電体層504内に配置された前面金属被覆570(たとえば、第1のBEOL相互接続(M1))を含む。前面金属被覆570は、ビア560を通して裏面金属被覆550の第2の部分550-2に結合される。裏面誘電体層540内の裏面金属被覆550の第2の部分550-2は、接点プラグ552および裏面シリサイド層554のうちの1つを介して第2のトレンチタイプ能動デバイス590のボディに電気的に結合される。加えて、ハンドル基板502は、前面誘電体層504に結合される。裏面誘電体層540は、絶縁層530に隣接し、場合によっては絶縁層530を支持する。この構成では、層転写後の金属被覆プロセスは、裏面金属被覆550を形成する。図5に示すように、前面金属被覆570は、裏面金属被覆550から遠位に配置される。
本開示の態様によれば、ハンドル基板502は、シリコンなどの半導体材料から構成され得る。この構成では、ハンドル基板502は、少なくとも1つの他の能動デバイスを含み得る。代替的に、ハンドル基板502は、寄生キャパシタンスを低減することによって高調波をさらに改善するために受動基板であり得る。この構成では、ハンドル基板502は、少なくとも1つの他の受動デバイスを含み得る。本明細書における説明では、「受動基板」という用語は、ダイシングされたウエハまたはパネルの基板を指す場合があるか、または、ダイシングされていないウエハ/パネルの基板を指す場合がある。一構成では、受動基板は、ガラス、空気、石英、サファイア、高抵抗シリコン、または他の同様の受動材料で構成される。受動基板はまた、コアレス基板であってもよい。
「層」という用語は、膜を含み、別段述べられていない限り、垂直厚または水平厚を示すものと解釈されるべきではないことが理解されよう。本明細書において説明するように、「基板」という用語は、ダイシングされたウエハの基板を指す場合があるか、または、ダイシングされていないウエハの基板を指す場合がある。同様に、チップおよびダイという用語は、入れ換えられると信じることが難しくない限り、互換的に使用することができる。
本開示の態様では、図5〜図8に示すように、層転写後のプロセスは、トレンチタイプ能動デバイスのボディをつなぐために裏面金属被覆を形成する。裏面シリサイド化プロセスにおける変形形態が、図7〜図8に示される。加えて、半導体層(たとえば、シリコンオンインシュレータ層)に対する変形形態が、図7および図8に示される。本開示のさらなる態様によれば、ディープトレンチ能動デバイス510は、金属酸化物半導体(MOS)キャパシタとして構成され得る。この構成では、MOSキャパシタは、第1のプレートとしてゲートフィンガー520と、第2のプレートとして半導体ピラー512と、キャパシタ誘電体として誘電体材料層522とを含む。
図6は、本開示の態様による、裏面ボディタイを有するトレンチタイプ能動デバイスを含む集積回路構造600の断面図である。認識されるように、集積回路構造600の構成は、図5の集積回路構造500の構成と同様である。しかしながら、図6に示す構成では、配線工程ビアプロセス(V0)が、ディープトレンチ能動デバイス510のボディの露出部分に対するシリサイドホールを形成するために使用される。すなわち、この構成では、裏面シリサイド層554(図5)は、図5に示すシリサイドの連続層ではなく、ディープトレンチ能動デバイス510のボディの露出部分上の離散要素として堆積される。加えて、裏面シリサイド層554(図5)は、第2のトレンチタイプ能動デバイス590のボディの露出部分上の離散要素として堆積される。
それゆえ、本開示のこの態様はまた、トレンチタイプ能動デバイスのボディをつなぐための簡略化された層転写後のプロセスの裏面シリサイド化プロセスを行うことによって、従来のシリコンオンインシュレータ製作プロセスに関連するフローティングボディ効果問題を解決する。図6に示す構成は、たとえば、図7に示すように、SOIウエハではなくバルクウエハを使用して製作されることを認識されたい。
図7は、本開示の態様による、裏面ボディタイを有するトレンチタイプ能動デバイスを含む集積回路構造700の断面図である。認識されるように、集積回路構造700の構成は、図6の集積回路構造600の構成と同様である。しかしながら、図7に示す構成では、増加した厚さの半導体層が、SOIウエハによって支持されるシリコンオンインシュレータ(SOI)層として設けられる。この構成では、絶縁層530は、ディープトレンチ能動デバイス510と、第1のトレンチタイプ能動デバイス580および第2のトレンチタイプ能動デバイス590との間のディープトレンチ絶縁層とすることができる。
この構成によれば、ディープトレンチ能動デバイス510のボディはまた、絶縁層530によって支持される。接点プラグ552は、絶縁層530の一部分を通って延びる。加えて、裏面金属被覆550の第1の部分550-1および第2の部分550-2が、ディープトレンチ能動デバイス510および第2のトレンチタイプ能動デバイス590をつなぐために、絶縁層530の一部分および裏面誘電体層540の一部分の中に形成される。それゆえ、本開示のこの態様は、従来のシリコンオンインシュレータ製作プロセスに関連するフローティングボディ効果問題を解決する。
図8は、本開示の態様による、裏面ボディタイを有するトレンチタイプ能動デバイスを含む集積回路構造800の断面図である。認識されるように、集積回路構造800の構成は、図6の集積回路構造600の構成と同様である。しかしながら、図8に示す構成では、低減された厚さの半導体層が、SOIウエハによって支持されるシリコンオンインシュレータ(SOI)層として設けられる。この構成では、絶縁層530は、ディープトレンチ能動デバイス510と、第1のトレンチタイプ能動デバイス580および第2のトレンチタイプ能動デバイス590との間のディープトレンチ絶縁層532と組み合わされる。本開示の一態様では、ゲート入れ替えプロセスは、改善されたゲート形成に対するポリエッチ(poly etch)制限(たとえば、ライン/エッジ粗さ)を克服するために、ディープトレンチ能動デバイス510ならびに/または第1のトレンチタイプ能動デバイス580および第2のトレンチタイプ能動デバイス590を製作するために実行され得る。
この構成によれば、ディープトレンチ能動デバイス510のボディの半導体ピラー512は、ディープトレンチ絶縁層532の一部分を通って延びる。加えて、半導体層の低減された厚さのために、ゲートは、半導体ピラー512とインターロックするゲートフィンガー520に結合された第1の部分524(たとえば、トレンチ)を含む。本開示のこの態様では、ディープトレンチ能動デバイス510は、裏面金属被覆550の第2の部分550-2によってバイアスされるトレンチ半導体層582を含む。本開示のこの態様は、裏面のバイアスされたトレンチタイプ能動デバイスとSOI実装形態とを組み合わせることによって従来のシリコンオンインシュレータ製作プロセスに関連するフローティングボディ効果問題を解決する。図8のディープトレンチトランジスタは、高電力または高電流トランジスタが望まれるときに有用である。
図9は、本開示の一態様による、ディープトレンチ能動デバイスを含む集積回路構造を構築する方法900を示すプロセスフロー図である。ブロック902において、絶縁層内部の半導体層は、複数の半導体ピラーを含むボディを形成するためにエッチングされる。たとえば、図5に示すように、絶縁層530内部の半導体領域は、ディープトレンチ能動デバイス510のボディを形成するためにエッチングされる。ディープトレンチ能動デバイス510のボディは、絶縁層530の裏面から前面まで延びる半導体ピラー512を含む。シリコンオンインシュレータ(SOI)実装形態では、絶縁層530は埋込み酸化物(BOX)層であり、半導体層はシリコンオンインシュレータ(SOI)層である。しかしながら、本開示はシリコンオンインシュレータ実装形態に限定されない。
再び図9を参照すると、ブロック904において、誘電体材料層が、絶縁層の前面上および半導体ピラーを分離するトレンチ内に堆積される。たとえば、図5に示すように、誘電体材料層522は、絶縁層530の前面上およびボディの半導体ピラー512上に堆積される。ブロック906において、半導体材料は、ゲートフィンガーを含むゲートを形成するために、誘電体材料層上および半導体ピラーを分離するトレンチ内に堆積される。たとえば、図5に示すように、半導体材料(たとえば、ポリシリコン材料)は、ディープトレンチ能動デバイス510のゲートを形成するために、誘電体材料層522およびボディの半導体ピラー512の上に堆積される。この構成では、ディープトレンチ能動デバイス510のゲートは、ボディの半導体ピラー512とインターロックするゲートフィンガー520から構成される。ディープトレンチの深さは、1〜5ミクロンの範囲内にあり得る。
従来のシリコンオンインシュレータ実装形態とは対照的に、ディープトレンチ能動デバイス510のボディは、図9にさらに示すように、ディープトレンチ能動デバイス510のボディをつなぐことによってフローティングを防止される。ブロック908において、ハンドル基板が、絶縁層の前面上の前面誘電体層に接合される。たとえば、図5に示すように、層転写プロセスが実行され、ハンドル基板502が前面誘電体層504に接合される。本開示のこの態様では、ディープトレンチ能動デバイス510のボディをつなぐことは、層転写後のプロセスの一部として実行される。
再び図9を参照すると、ブロック910において、裏面金属被覆が、絶縁層の裏面の表面を支持する裏面誘電体層内に製作される。裏面金属被覆は、少なくとも1つの裏面接点を介してディープトレンチ能動デバイスのボディに結合される。たとえば、図5に示すように、裏面金属被覆550は、ディープトレンチ能動デバイス510のボディに結合される。この構成では、裏面金属被覆550は、裏面シリサイド層554を介してディープトレンチ能動デバイス510のボディに結合された接点プラグ552に直接結合される。この構成では、ディープトレンチ能動デバイス510のボディは、層転写後のプロセスの一部として製作された裏面金属被覆550によってフローティングを防止される。
本開示のさらなる態様によれば、トレンチタイプ能動デバイスを含む集積回路が説明される。集積RF回路構造は、ゲートフィンガーを有するゲートと、ゲートのゲートフィンガーとインターロックする半導体ピラーを有するボディとを含む。集積RF回路はまた、ボディに結合された裏面接点を含み得る。集積回路は、裏面接点を介してボディをつなぐための手段をさらに含み得る。つなぐ手段は、図5〜図8に示す裏面金属被覆550とすることができる。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成される任意のモジュールまたは任意の装置であってもよい。
従来のシリコンオンインシュレータ製作プロセスは、フローティングボディ効果の欠点がある。本開示の態様は、クオリティ(Q)ファクタの高いRFアプリケーションに対する集積無線周波数(RF)回路構造内でアンテナスイッチトランジスタとして使用され得る裏面ボディ接点を有するディープトレンチスイッチトランジスタを説明する。一構成では、層転写前のプロセスは、ディープトレンチスイッチトランジスタを形成する。加えて、層転写後のプロセスは、ディープトレンチスイッチトランジスタのボディをつなぐための裏面ボディ接点を形成する。裏面ボディタイを形成する層転写後のプロセスは、ディープスイッチトランジスタのボディをフローティングから防止することによってフローティングボディ効果問題を解決する。裏面ボディ接点は、従来のボディ接点に関連するエリアペナルティまたは不要な抵抗経路を回避する。加えて、ゲートフィンガーを使用するディープトレンチスイッチトランジスタの配置は、ディープトレンチスイッチトランジスタのゲートによって占有される表面積を低減する。
図10は、本開示の一態様が有利に利用される場合がある、例示的なワイヤレス通信システム1000を示すブロック図である。説明のために、図10は、3つのリモートユニット1020、1030、および1050、ならびに2つの基地局1040を示す。ワイヤレス通信システムがこれよりも多くのリモートユニットおよび基地局を有してもよいことが認識されよう。リモートユニット1020、1030および1050は、開示されたディープトレンチ能動デバイスを含むICデバイス1025A、1025C、および1025Bを含む。他のデバイスがまた、基地局、スイッチングデバイス、およびネットワーク機器などの、開示されたディープトレンチ能動デバイスを含んでもよいことが認識されよう。図10は、基地局1040からリモートユニット1020、1030、および1050への順方向リンク信号1080、ならびに、リモートユニット1020、1030、および1050から基地局1040への逆方向リンク信号1090を示す。
図10では、リモートユニット1020はモバイル電話として示され、リモートユニット1030はポータブルコンピュータとして示され、リモートユニット1050はワイヤレスローカルループシステム内の固定ロケーションリモートユニットとして示される。たとえば、リモートユニットは、モバイル電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末(PDA)などのポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す他の通信デバイス、あるいはそれらの組合せであってもよい。図10は本開示の態様によるリモートユニットを示すが、本開示はこれらの例示的に示されるユニットに限定されない。本開示の態様は、開示されたディープトレンチ能動デバイスを含む、多くのデバイスにおいて適切に採用され得る。
図11は、上で開示されたディープトレンチ能動デバイスのような、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション1100は、オペレーティングシステムソフトウェアと、サポートファイルと、CadenceまたはOrCADなどの設計ソフトウェアが入っているハードディスク1101を含む。設計用ワークステーション1100はまた、回路1110、またはディープトレンチ能動デバイスなどの半導体構成要素1112の設計を容易にするためにディスプレイ1102を含む。回路設計1110または半導体構成要素1112を有形に記憶するために記憶媒体1104が設けられる。回路設計1110または半導体構成要素1112は、GDSIIやGERBERなどのファイルフォーマットで記憶媒体1104上に格納されてもよい。記憶媒体1104は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってもよい。さらに、設計用ワークステーション1100は、記憶媒体1104から入力を受け取るか、または記憶媒体1104に出力を書き込むためのドライブ装置1103を含む。
記憶媒体1104上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定してもよい。データはさらに、論理シミュレーションに関連したタイミング図やネット回路などの論理検証データを含んでもよい。記憶媒体1104上にデータを用意すると、半導体ウエハを設計するためのプロセスの数が減少することによって、回路設計1110または半導体構成要素1112の設計が容易になる。
ファームウェアおよび/またはソフトウェアの実装形態の場合、この方法は、本明細書で説明した機能を実行するモジュール(たとえば、プロシージャ、関数など)を用いて実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現する機械可読媒体が使用されてもよい。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行されてもよい。メモリは、プロセッサユニット内に実装されてもよくあるいはプロセッサユニットの外部に実装されてもよい。本明細書において使用される「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
各機能は、ファームウェアおよび/またはソフトウェアにおいて実装される場合、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして記憶されてもよい。例には、データ構造を用いて符号化されたコンピュータ可読媒体、およびコンピュータプログラムを用いて符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる入手可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するために使用することができるとともに、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書において使用されるディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク（登録商標）(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピーディスク(disk)、およびブルーレイディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)はデータをレーザーを用いて光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲に含まれるべきである。
コンピュータ可読媒体上のストレージに加えて、命令および/またはデータは、通信装置に含まれる伝送媒体上の信号として備えられてもよい。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含んでもよい。命令およびデータは、1つまたは複数のプロセッサに、請求項に概説される機能を実施させるように構成される。
本開示およびその利点について詳細に説明したが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、明細書において様々な変更、置換、および改変を施すことができることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転される場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、ならびに組成物、手段、方法、およびステップの特定の構成に限定されることを意図していない。本開示から当業者が容易に諒解するように、本明細書で説明する対応する構成と実質的に同じ機能を実行するかまたは実質的にそれと同じ結果を達成する、現存するかまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むことを意図する。
100 無線周波数(RF)フロントエンド(RFFE)モジュール
102 電力増幅器
104 デュプレクサ/フィルタ
106 RFスイッチモジュール
108 受動コンバイナ
112 チューナー回路
112A 第1のチューナー回路
112B 第2のチューナー回路
114 アンテナ
115 接地端子
116 キャパシタ
118 インダクタ
120 ワイヤレストランシーバ(WTR)
122 キャパシタ
130 モデム
132 キャパシタ
140 アプリケーションプロセッサ
150 RFフロントエンドモジュール
152 電源
154 クロック
156 電力管理集積回路(PMIC)
158 キャパシタ
160 チップセット
162 キャパシタ
164 キャパシタ
166 インダクタ
170 WiFiモジュール
172 WLANモジュール
174 キャパシタ
180 デュプレクサ
192 アンテナ
194 アンテナ
200 ダイプレクサ
200-1 第1のダイプレクサ
200-2 第2のダイプレクサ
201 システムボード
202 基板
210 アンテナスイッチ(ASW)
210-1 ハイバンドアンテナスイッチ
210-2 ローバンドアンテナスイッチ
212 ハイバンド(HB)入力ポート
214 ローバンド(LB)入力ポート
216 アンテナ
218 電力増幅器
220 RFスイッチ
230 フィルタ
250 RFフロントエンドモジュール
300 RF回路構造
301 犠牲基板
302 ハンドル基板
306 第1の誘電体層
310 能動デバイス
320 埋込み酸化物(BOX)層
350 相互接続
400 集積RF回路構造
402 ハンドル基板
404 前面誘電体層
410 能動デバイス
412 前面接点
430 絶縁層
440 裏面誘電体
450 裏面金属被覆
470 前面相互接続
500 集積回路構造
502 ハンドル基板
504 前面誘電体層
510 ディープトレンチ能動デバイス
512 半導体ピラー
520 ゲートフィンガー
522 誘電体材料層
524 第1の部分
530 絶縁層
532 ディープトレンチ絶縁層
540 裏面誘電体層
550 裏面金属被覆
550-1 第1の部分
550-2 第2の部分
552 接点プラグ
554 裏面シリサイド層
560 ビア
570 前面金属被覆
580 第1のトレンチタイプ能動デバイス
582 トレンチ半導体層
590 第2のトレンチタイプ能動デバイス
600 集積回路構造
700 集積回路構造
800 集積回路構造
900 方法
1000 ワイヤレス通信システム
1020 リモートユニット
1025A ICデバイス
1025B ICデバイス
1025C ICデバイス
1030 リモートユニット
1040 基地局
1050 リモートユニット
1080 順方向リンク信号
1090 逆方向リンク信号
1100 設計用ワークステーション
1101 ハードディスク
1102 ディスプレイ
1103 ドライブ装置
1104 記憶媒体
1110 回路設計
1112 半導体構成要素

Claims (25)

  1. 複数のゲートフィンガーを含むゲートと、
    前記複数のゲートフィンガーとインターロックする複数の半導体ピラーを含むボディと、
    前記ボディに結合された少なくとも1つの裏面接点と、
    前記少なくとも1つの裏面接点を介して前記ボディに結合された裏面金属被覆とを備える、集積回路。
  2. 前記複数のゲートフィンガーがポリシリコン材料を含む、請求項1に記載の集積回路。
  3. 前記複数のゲートフィンガーと前記複数の半導体ピラーとの間にゲート誘電体をさらに含む、請求項1に記載の集積回路。
  4. 第1のプレートとして前記複数のゲートフィンガーと、第2のプレートとして前記複数の半導体ピラーと、キャパシタ誘電体として前記ゲート誘電体とを含むキャパシタをさらに備える、請求項3に記載の集積回路。
  5. 前記裏面接点が複数の接点プラグを備え、各接点プラグが前記ボディと前記裏面金属被覆との間に結合され、前記裏面金属被覆が前記複数の接点プラグに直接結合される、請求項1に記載の集積回路。
  6. 前記裏面接点と前記ボディとの間に直接、裏面シリサイドをさらに備える、請求項1に記載の集積回路。
  7. 前記裏面シリサイドが、前記ボディ上に直接、複数の離散要素を備えるか、または前記裏面シリサイドが前記ボディ上に連続層を備える、請求項6に記載の集積回路。
  8. 前記ゲートの第1の側に近接した前記ボディの第1のドープ領域と、
    前記ゲートの前記第1の側に対向する第2の側に近接した前記ボディの第2のドープ領域とをさらに備える、請求項1に記載の集積回路。
  9. 前記第1のドープ領域がソース領域であり、前記第2のドープ領域がドレイン領域である、請求項8に記載の集積回路。
  10. 埋込み酸化物(BOX)層と、
    前記埋込み酸化物層を支持する裏面誘電体層とをさらに備え、前記ボディが前記埋込み酸化物層を通って延びて前記裏面誘電体層によって支持され、前記裏面接点および前記裏面金属被覆が前記裏面誘電体層内にある、請求項1に記載の集積回路。
  11. 埋込み酸化物(BOX)層と、
    前記埋込み酸化物層を支持する裏面誘電体層とをさらに備え、前記ボディが前記埋込み酸化物層内に延び、前記裏面接点が前記埋込み酸化物層内に延びて、前記ボディおよび前記裏面金属被覆に結合する、請求項1に記載の集積回路。
  12. 埋込み酸化物層を通して前記ゲートの第1の部分が延びる埋込み酸化物層であって、前記第1の部分が前記複数のゲートフィンガーに結合する、埋込み酸化物層と、
    前記埋込み酸化物層を支持する裏面誘電体層とをさらに備える、請求項1に記載の集積回路。
  13. 無線周波数(RF)フロントエンドモジュールに組み込まれ、前記RFフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも1つに組み込まれる、請求項1に記載の集積回路。
  14. 集積回路を構築する方法であって、
    複数の半導体ピラーを含むボディを形成するために絶縁層内部の半導体層をエッチングするステップと、
    前記絶縁層の前面上および前記複数の半導体ピラーの表面上に誘電体材料層を堆積させるステップと、
    複数のゲートフィンガーを含むゲートを形成するために、前記誘電体材料層上および前記複数の半導体ピラーを分離する複数のトレンチ内に半導体材料を堆積させるステップであって、前記複数のゲートフィンガーが前記複数の半導体ピラーとインターロックする、ステップと、
    前記絶縁層の前記前面上の前面誘電体層にハンドル基板を接合するステップと、
    前記絶縁層の裏面を支持する裏面誘電体層内に裏面金属被覆を製作するステップとを含み、前記裏面金属被覆が少なくとも1つの裏面接点を介して前記ボディに結合される、方法。
  15. 前記半導体材料を堆積させるステップが、前記複数のゲートフィンガーを含む前記ゲートを形成するために、前記誘電体材料層上および前記複数の半導体ピラーを分離する前記複数のトレンチ内にポリシリコン材料を堆積させるステップを含む、請求項14に記載の方法。
  16. 前記裏面接点と前記ボディとの間に直接、裏面シリサイドを堆積させるステップをさらに含む、請求項14に記載の方法。
  17. 前記裏面シリサイドを、前記ボディ上に直接、複数の離散要素として、または前記ボディ上に連続層として、堆積させるステップをさらに含む、請求項16に記載の方法。
  18. 前記ゲートの第1の側に近接した前記ボディの第1のドープ領域をドープするステップと、
    前記ゲートの前記第1の側に対向する第2の側に近接した前記ボディの第2のドープ領域をドープするステップとをさらに含む、請求項14に記載の方法。
  19. 前記半導体材料を堆積させるステップが、埋込み酸化物層を通って延びる前記ゲートの第1の部分を堆積させるステップをさらに含み、前記ゲートの前記第1の部分が前記複数のゲートフィンガーに結合する、請求項14に記載の方法。
  20. 前記集積回路を無線周波数(RF)フロントエンドモジュールに組み込まれるステップであって、前記RFフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも1つに組み込まれる、ステップをさらに含む、請求項14に記載の方法。
  21. 複数のゲートフィンガーを含むゲートと、
    前記複数のゲートフィンガーとインターロックする複数の半導体ピラーを含むボディと、
    前記ボディに結合された少なくとも1つの裏面接点と、
    前記少なくとも1つの裏面接点を介して前記ボディをつなぐための手段とを備える、集積回路。
  22. 前記ゲートの第1の側に近接した前記ボディの第1のドープ領域と、
    前記ゲートの前記第1の側に対向する第2の側に近接した前記ボディの第2のドープ領域とをさらに備える、請求項21に記載の集積回路。
  23. 無線周波数(RF)フロントエンドモジュールに組み込まれ、前記RFフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも1つに組み込まれる、請求項21に記載の集積回路。
  24. 複数のゲートフィンガーを含むゲートと、前記複数のゲートフィンガーとインターロックする複数の半導体ピラーを含むボディとを含むディープトレンチスイッチトランジスタを備える集積RF回路であって、少なくとも1つの裏面接点が前記ボディに結合され、裏面金属被覆が前記少なくとも1つの裏面接点を介して前記ボディに結合される、集積RF回路と、
    前記スイッチトランジスタの出力に結合されたアンテナとを備える、無線周波数(RF)フロントエンドモジュール。
  25. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも1つの中に組み込まれる、請求項24に記載のRFフロントエンドモジュール。
JP2019512208A 2016-09-06 2017-08-03 裏面ボディ接点を有するディープトレンチ能動デバイス Pending JP2019530218A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/257,823 2016-09-06
US15/257,823 US9812580B1 (en) 2016-09-06 2016-09-06 Deep trench active device with backside body contact
PCT/US2017/045349 WO2018048529A1 (en) 2016-09-06 2017-08-03 Deep trench active device with backside body contact

Publications (2)

Publication Number Publication Date
JP2019530218A true JP2019530218A (ja) 2019-10-17
JP2019530218A5 JP2019530218A5 (ja) 2020-08-20

Family

ID=59684050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019512208A Pending JP2019530218A (ja) 2016-09-06 2017-08-03 裏面ボディ接点を有するディープトレンチ能動デバイス

Country Status (7)

Country Link
US (1) US9812580B1 (ja)
EP (1) EP3510636A1 (ja)
JP (1) JP2019530218A (ja)
KR (1) KR20190045909A (ja)
CN (1) CN109791948A (ja)
BR (1) BR112019003900A2 (ja)
WO (1) WO2018048529A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133840A (ko) * 2020-04-28 2021-11-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 방열
US11942390B2 (en) 2020-04-28 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal dissipation in semiconductor devices

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504240B (zh) * 2018-05-16 2021-08-13 联华电子股份有限公司 半导体元件及其制造方法
CN109524355B (zh) * 2018-10-30 2020-11-10 上海集成电路研发中心有限公司 一种半导体器件的结构和形成方法
CN109545785B (zh) * 2018-10-31 2023-01-31 上海集成电路研发中心有限公司 一种半导体器件结构和制备方法
CN109545802B (zh) * 2018-12-14 2021-01-12 上海微阱电子科技有限公司 一种绝缘体上半导体器件结构和形成方法
CN109616472B (zh) * 2018-12-14 2022-11-15 上海微阱电子科技有限公司 一种半导体器件结构和形成方法
JP7178496B2 (ja) * 2019-01-30 2022-11-25 長江存儲科技有限責任公司 垂直拡散プレートを有するコンデンサ構造
CN111653627B (zh) * 2019-01-30 2021-03-12 长江存储科技有限责任公司 具有垂直扩散板的电容器结构
EP3853896B1 (en) * 2019-02-18 2024-10-02 Yangtze Memory Technologies Co., Ltd. Method of forming a novel capacitor structure
US11349004B2 (en) * 2020-04-28 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Backside vias in semiconductor device
DE102020122151A1 (de) * 2020-04-28 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11251308B2 (en) 2020-04-28 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
DE102020131611B4 (de) 2020-05-28 2025-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit luftspalten und verfahren zu deren herstellung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003309182A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JP2004349537A (ja) * 2003-05-23 2004-12-09 Renesas Technology Corp 半導体装置
JP2005353657A (ja) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009500824A (ja) * 2005-06-30 2009-01-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 垂直デカップリングコンデンサを含む半導体デバイス
JP2009088241A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2010171166A (ja) * 2009-01-22 2010-08-05 Sony Corp 半導体装置およびその製造方法
JP2015503228A (ja) * 2011-11-16 2015-01-29 クアルコム，インコーポレイテッド 絶縁層および第２の層を有する積層されたチップセットおよびそれを形成する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889298A (en) 1993-04-30 1999-03-30 Texas Instruments Incorporated Vertical JFET field effect transistor
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US8395880B2 (en) * 2010-03-30 2013-03-12 Medtronic, Inc. High density capacitor array patterns
US8735984B2 (en) * 2010-07-06 2014-05-27 Globalfoundries Singapore PTE, LTD. FinFET with novel body contact for multiple Vt applications
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
US8735993B2 (en) * 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US9148194B2 (en) * 2012-07-07 2015-09-29 Skyworks Solutions, Inc. Radio-frequency switch system having improved intermodulation distortion performance
US20160172527A1 (en) * 2012-12-03 2016-06-16 Sandia Corporation Photodetector with Interdigitated Nanoelectrode Grating Antenna
US8748245B1 (en) 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US9478507B2 (en) * 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003309182A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JP2004349537A (ja) * 2003-05-23 2004-12-09 Renesas Technology Corp 半導体装置
JP2005353657A (ja) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009500824A (ja) * 2005-06-30 2009-01-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 垂直デカップリングコンデンサを含む半導体デバイス
JP2009088241A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2010171166A (ja) * 2009-01-22 2010-08-05 Sony Corp 半導体装置およびその製造方法
JP2015503228A (ja) * 2011-11-16 2015-01-29 クアルコム，インコーポレイテッド 絶縁層および第２の層を有する積層されたチップセットおよびそれを形成する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133840A (ko) * 2020-04-28 2021-11-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 방열
KR102455200B1 (ko) 2020-04-28 2022-10-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 방열
US11942390B2 (en) 2020-04-28 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal dissipation in semiconductor devices

Also Published As

Publication number Publication date
KR20190045909A (ko) 2019-05-03
EP3510636A1 (en) 2019-07-17
CN109791948A (zh) 2019-05-21
WO2018048529A1 (en) 2018-03-15
BR112019003900A2 (pt) 2019-05-21
US9812580B1 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
KR102054924B1 (ko) 듀얼-사이디드 프로세싱을 갖는 로직 회로 블록 레이아웃들
JP2019530218A (ja) 裏面ボディ接点を有するディープトレンチ能動デバイス
CN109314097B (zh) 用于反向偏置开关晶体管的方法和装置
CN109643691B (zh) 背面半导体生长
EP3443592B1 (en) Switch device performance improvement through multisided biased shielding
US9917062B1 (en) Self-aligned transistors for dual-side processing
KR102675753B1 (ko) 후면 실리사이드화에 의한 벌크 층 전사 프로세싱
US10043752B2 (en) Substrate contact using dual sided silicidation
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor
HK40009868B (en) Logic circuit block layouts with dual-sided processing
HK40009868A (en) Logic circuit block layouts with dual-sided processing

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211004