JP2019149501A - Wiring board and electronic device - Google Patents
Wiring board and electronic device Download PDFInfo
- Publication number
- JP2019149501A JP2019149501A JP2018034428A JP2018034428A JP2019149501A JP 2019149501 A JP2019149501 A JP 2019149501A JP 2018034428 A JP2018034428 A JP 2018034428A JP 2018034428 A JP2018034428 A JP 2018034428A JP 2019149501 A JP2019149501 A JP 2019149501A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type semiconductor
- semiconductor element
- wiring board
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】より効果的な排熱動作が可能な配線基板及び電子装置を提供する。【解決手段】配線基板100は、コア絶縁層110の内部にペルチェ素子120が位置している。ペルチェ素子120は、N型半導体素子121nの2つの電極のうち第1電極123nとP型半導体素子121pの2つの電極のうち第2電極123pとが第1の端部で交互に隣り合い、N型半導体素子121nの第3電極122nとP型半導体素子121pの第4電極122pとが第2の端部で交互に隣り合う。導体パターン111、116は、第1の端部で隣り合う第1、第2電極123n、123pを接続し、第2の端部で隣り合う第3、第4電極122n、122pを接続し、接続される両電極と接合される各部分を含む面は、それぞれ平坦である。電子部品140は、ペルチェ素子120の第1の端部の側に位置する。【選択図】図2PROBLEM TO BE SOLVED: To provide a wiring board and an electronic device capable of more effectively discharging heat. A wiring board has a Peltier element inside a core insulating layer. In the Peltier device 120, the first electrode 123n of the two electrodes of the N-type semiconductor device 121n and the second electrode 123p of the two electrodes of the P-type semiconductor device 121p are alternately adjacent to each other at the first end, and N The third electrode 122n of the p-type semiconductor element 121n and the fourth electrode 122p of the p-type semiconductor element 121p are alternately adjacent to each other at the second end. The conductor patterns 111 and 116 connect the first and second electrodes 123n and 123p that are adjacent to each other at the first end, and connect the third and fourth electrodes 122n and 122p that are adjacent to each other at the second end. The surfaces including the respective portions joined to the two electrodes to be formed are flat. The electronic component 140 is located on the first end side of the Peltier device 120. [Selection diagram] Figure 2
Description
本開示は、配線基板及び電子装置に関する。 The present disclosure relates to a wiring board and an electronic device.
電子部品を搭載して、当該電子部品をモジュール基板などに接続するための配線基板がある。配線基板では、複数の絶縁層が積層されて、各絶縁層表面に配線が設けられ、各絶縁層を挟んだ配線間は貫通導体(ビアホール導体)によって接続される。 There is a wiring board for mounting electronic components and connecting the electronic components to a module substrate or the like. In a wiring board, a plurality of insulating layers are laminated, wiring is provided on the surface of each insulating layer, and wirings sandwiching each insulating layer are connected by through conductors (via hole conductors).
電子部品には、ICチップのように発熱を伴い、当該発熱の影響が大きいものが含まれる。このような配線基板に対し、ペルチェ素子を搭載して熱を適切に移動させる技術が知られている(特許文献1)。 Electronic components include those that generate heat and are greatly affected by the heat generation, such as IC chips. A technique is known in which a Peltier element is mounted on such a wiring board to appropriately transfer heat (Patent Document 1).
しかしながら、ペルチェ素子を他の配線と同様に接続すると、吸排熱能力が不足して十分にペルチェ素子を動作させることができないという課題がある。 However, if the Peltier element is connected in the same manner as other wiring, there is a problem that the Peltier element cannot be operated sufficiently due to insufficient heat absorption / exhaust heat capacity.
本開示の目的は、より効果的に吸排熱動作を行うことのできる配線基板及び電子装置を提供することにある。 An object of the present disclosure is to provide a wiring board and an electronic device that can perform an absorption / exhaust heat operation more effectively.
上記目的を達成するため、本開示に係る一の態様は、コア絶縁層と、N型半導体素子及びP型半導体素子を有し、コア絶縁層の内部に位置するペルチェ素子と、N型半導体素子の電極とP型半導体素子の電極とを接続する導体パターンと、電子部品と、を備え、ペルチェ素子は、N型半導体素子の2つの電極のうち一方の第1電極とP型半導体素子の2つの電極のうち一方の第2電極とが第1の端部で交互に隣り合って配列され、N型半導体素子の2つの電極のうち他方の第3電極とP型半導体素子の2つの電極のうち他方の第4電極とが第2の端部で交互に隣り合って配列され、導体パターンは、第1の端部で隣り合う第1電極と第2電極とを接続し、第2の端部で隣り合う第3電極と第4電極とを接続し、導体パターンの第1電極及び第2電極と接合される各部分を含む面、並びに第3電極及び第4電極と接合される各部分を含む面は、それぞれ平坦であり、電子部品は、ペルチェ素子の第1の端部の側に位置することを特徴とする配線基板である。 In order to achieve the above object, one aspect according to the present disclosure includes a core insulating layer, a Peltier element that includes an N-type semiconductor element and a P-type semiconductor element, and is positioned inside the core insulating layer, and an N-type semiconductor element. The Peltier element is a first electrode of the two electrodes of the N-type semiconductor element and the second electrode of the P-type semiconductor element. One of the two electrodes is alternately arranged adjacent to each other at the first end, and the other third electrode of the two electrodes of the N-type semiconductor element and the two electrodes of the P-type semiconductor element The other fourth electrodes are alternately arranged adjacent to each other at the second end, and the conductor pattern connects the first and second electrodes adjacent to each other at the first end, Connecting the third electrode and the fourth electrode that are adjacent to each other at the portion, and the first electrode and the second electrode of the conductor pattern The surface including each portion bonded to the electrode and the surface including each portion bonded to the third electrode and the fourth electrode are flat, and the electronic component is disposed on the first end portion side of the Peltier element. It is a wiring board characterized by being located.
また、本開示に係る他の一の態様は、上記の配線基板と、配線基板が電気的に接続されるモジュール基板と、を備えることを特徴とする電子装置である。 Another aspect according to the present disclosure is an electronic apparatus including the above-described wiring board and a module board to which the wiring board is electrically connected.
本開示の内容に従うと、配線基板内からより効果的に排熱動作を行うことができるという効果がある。 According to the contents of the present disclosure, there is an effect that the heat exhausting operation can be performed more effectively from within the wiring board.
以下、本開示に係る実施の形態を図面に基づいて説明する。
[第1実施形態]
図1は、第1実施形態の配線基板100の平面図である。
Hereinafter, embodiments according to the present disclosure will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a plan view of the
配線基板100の一方の側(上側)は、絶縁基板であるコア基板110(コア絶縁層)の上面(第2の面)側であり、当該コア基板110の上面では、複数(ここでは33個)の導体パターン111が互いに離隔して位置している。導体パターン111のパターン形状は、少なくとも下側(コア基板110の内側、後述の電極との接触部分を含む面)が平坦な平板状の平面視長方形(直方体)である。複数の導体パターン111は、一定の離隔距離の部分を除いて上面に幅広く位置する。
One side (upper side) of the
ソルダーレジスト層118は、導体パターン111の隙間部分に位置している。コア基板110の平面視中央部分には、点線で示すように、ペルチェ素子120(熱電変換素子)が絶縁性の接着部材117(樹脂など)により固定されている。ペルチェ素子120は、ここでは、8行8列で配列された合計64個の半導体素子121を有する。
The
33個の導体パターン111と64個の半導体素子121は、電気的に直列に接続されている。導体パターン111のうち導体パターン1112、1113が両端となり、残りの導体パターン1111がそれぞれN型半導体素子121n及びP型半導体素子121pの組(図2参照)を1組ずつ間に挟んで導体パターン1112、1113の間に接続されている。ここでは、例えば、導体パターン1112には、導体パターン1113への供給電圧(例えば、接地電圧)よりも高い電圧(正の電圧)が印加される。
The 33
図2は、配線基板100の図1において半導体素子121の接続方向に沿った断面における断面図である。ここでは、配線基板100を有する電子装置1のモジュール基板200を当該配線基板100と合わせて示している。配線基板100は、コア基板110と、ペルチェ素子120と、ビルドアップ部130と、電子部品140などを備える。
FIG. 2 is a cross-sectional view of the
コア基板110は、中央付近を上下に貫く貫通孔を有している。コア基板110と略同一の高さのペルチェ素子120が当該貫通孔内、すなわちコア基板110の内部に位置している。コア基板110は、ペルチェ素子120の外側に、スルーホール1121、1122を有している。スルーホール1121内の導体1131(スルーホール導体)は、導体パターン111のうち導体パターン1112に接続されている上面側パッド1141と、下面側パッド1151とをつないでいる。スルーホール1122内の導体1132(スルーホール導体)は、導体パターン111のうち導体パターン1113に接続されている上面側パッド1142と、下面側パッド1152とをつないでいる。
The
ペルチェ素子120は、貫通方向(上下方向)について両端に、対となる2つの電極(すなわち、吸熱面及び排熱面)がそれぞれ位置する向きで位置している。図2の断面では、上端(第2の端部)に電極122n、122p(まとめて電極122とも記す)がそれぞれ位置し、下端(第1の端部)に電極123n、123p(まとめて電極123とも記す)がそれぞれ位置する複数個ずつのN型半導体素子121n及びP型半導体素子121pがそれぞれ上下に延在している。N型半導体素子121nとP型半導体素子121pとは、交互に隣り合って並んでいる。ここでは、導体パターン1112の側から隣り合ったN型半導体素子121nとP型半導体素子121pとが交互に直列で電気的に接続されている。
The
この直列での電気的な接続方向(配線)に沿った、半導体素子121の上側(第2の端部)での電極122同士(すなわち、N型半導体素子121nの電極122n(第3電極)とP型半導体素子121pの電極122p(第4電極))との電気的な接続は、導体パターン111により直接、すなわち、貫通導体(ビアホール導体)を介さずにめっき層の積層などによりなされている。
The electrodes 122 on the upper side (second end) of the semiconductor element 121 (that is, the
また、各半導体素子121の下側(第1の端部)では、電極123同士(すなわち、N型半導体素子121nの電極123n(第1電極)とP型半導体素子121pの電極123p(第2電極))が導体パターン116により直接電気的に接続されている。
In addition, on the lower side (first end) of each
ここでは、図内で一番左の導体パターン111が導体パターン1112であり、一番右側の導体パターン111が導体パターン1113である。すなわち、上端の電極122では、P型半導体素子121pからN型半導体素子121nへ向かう電流が流れ、下端の電極123では、N型半導体素子121nからP型半導体素子121pへ向かう電流が流れることになる。これにより、全ての電極123で吸熱が生じ、全ての電極122で排熱(放熱)が生じることになる。
Here, the
導体パターン111(116)は、平面視でN型半導体素子121nの電極122n(123n)とP型半導体素子121pの電極122p(123p)の全体と接続されてもよい。これにより、これらの電極と導体パターンとの間で熱の伝わる面積が最大となる。
The conductor pattern 111 (116) may be connected to the entirety of the
また、導体パターン111、116の表面積は、当該導体パターン111、116が接続する2つの電極の表面積の和、すなわち、N型半導体素子121nの電極122nの表面積とP型半導体素子121pの電極122pの表面積の和及び電極123nの表面積と電極123pの表面積の和よりも大きくてよい。電極と導体パターン111の厚さが略同一であれば、面積が大きいほど導体パターン111、116のヒートシンクとしての機能が向上する。
The surface area of the
各半導体素子121には、ペルチェ効果が適切に得られる各種周知の材料が用いられる。導体パターン116には、導体パターン111と同一の材料が用いられてよい。導体パターン116のパターン形状は、少なくとも上側(コア基板110の内側、後述の電極との接触部分を含む面)が平坦な平板状の平面視長方形(直方体)である。長方形のサイズや縦横比は、電極の位置関係、サイズや形状によって適宜定められる。
For each
導体パターン111、116の厚みは、例えば、20〜50μmに設定されている。また、各導体パターン111、116における上面の高低差(上下方向についての凹凸や勾配)及び下面の高低差は、それぞれ10μm以下に設定されている。言い換えれば、導体パターン111の電極122n及び電極122pと接合される各部分を含む面は、高低差が10μm以下の平坦な面である。また、導体パターン116の電極123n及び電極123pと接合される各部分を含む面は、高低差が10μm以下の平坦な面である。
The thickness of the
上述のように、ペルチェ素子120の側面は、接着部材117によりコア基板110の貫通孔内側面に対して固定されている。
As described above, the side surface of the
導体パターン111は、隣り合うN型半導体素子121nの電極122nとP型半導体素子121pの電極122pとを電気的に接続している。導体パターン111には、接続されているP型半導体素子121p及びN型半導体素子121nからの熱が熱伝導により伝わる。図1で示したように、導体パターン111は、外部(上方)に露出しているので、伝わった熱は、大気中に放出される。なお、導体パターン1112、1113に接続されるスルーホール1121、1122の数は、一つずつに限られないが、導体1131、1132を介してコア基板110の下面側に伝わる熱量が適正に制限される範囲内とされる。
The
コア基板110の下面(第1の面)側では、導体パターン116が隣り合うN型半導体素子121nの電極123nとP型半導体素子121pの電極123pとを電気的に接続している。導体パターン116の熱(すなわち、電子部品140の熱)がペルチェ素子120により効率よく引き寄せられて、熱(吸熱量に応じた電荷)が電極122の側に移動する。
On the lower surface (first surface) side of the
絶縁層としてのビルドアップ部130は、コア基板110の下面側(ペルチェ素子120の第1の面の側)に位置している。コア基板110におけるペルチェ素子120の位置に合わせて、電子部品140がビルドアップ部130の内部に位置している。電子部品140は、接着部材141(ここでは、絶縁性)によりペルチェ素子120の下面(第1の端部)の側に接着されている。この電子部品140は、動作によって発熱するものであって、例えば、ICチップなどが挙げられる。
The build-up
ビルドアップ部130は、特には限られないが、ここでは3層の絶縁層が積層されている。各絶縁層の間は、配線層であり、各絶縁層を貫通するビアホール導体同士を接続している。ビルドアップ部130の下面側では、外部の基板モジュールなどに接続される外部接続パッド1341〜1343が所定の格子点上に位置している。
The build-up
最上層の絶縁層(コア基板110と対向する絶縁層)は、上述の電子部品140の下面側の各端子を一つ下側の層(中間層)の絶縁層の上面の配線層に導く複数の導体131(ビアホール導体)により貫かれている。これらの導体131は、更に中間層及び一番下側の層(最下層)の絶縁層を貫く貫通導体及び配線を介してビルドアップ部130の下面の外部接続パッド1343に接続される。また、最上層の絶縁層は、下面側パッド1151、1152とそれぞれ接続される貫通導体1321、1322(ビアホール導体)により貫かれている。貫通導体1321は、更に中間層の絶縁層及び最下層の絶縁層を貫く貫通導体及び配線を介してビルドアップ部130の下面の外部接続パッド1341に接続される。同様に、貫通導体1322は、ビルドアップ部130の下面の外部接続パッド1342に接続される。
The uppermost insulating layer (insulating layer facing the core substrate 110) is a plurality of terminals that lead each terminal on the lower surface side of the
外部接続パッド1341〜1343(すなわち、配線基板100)は、導電性の接着部材210(半田など)を介してモジュール基板200に電気的に接続される。モジュール基板200から電子部品140に電力が供給され、また、電子部品140からモジュール基板200に各種信号が出力されて当該信号が電子装置1の動作に用いられる。上述のように、導体パターン1112につながる外部接続パッド1341には、正の電圧が供給され、導体パターン1113につながる外部接続パッド1342には、接地電圧が供給されることで、ペルチェ素子120が動作する。
The
図3は、上記第1実施形態の配線基板100の変形例を、図2に示した断面図と同一断面で示した図である。この変形例の断面図では、コア基板110の上面側に上側ビルドアップ部150が積層されている。上側ビルドアップ部150は、ここでは、3層の絶縁層が積層されている。
FIG. 3 is a view showing a modification of the
各絶縁層上には、導体面が位置し、最下層の絶縁層の導体面と導体パターン111との間、及び各導体面の間は、それぞれ絶縁層を貫通して二次元配列された貫通導体により電気的及び熱的に接続されている。導体パターン111に伝わった熱は、これらの貫通導体及び導体面を介して、上側ビルドアップ部150における最上面の導体面151から放出される。なお、各導体面の形状や大きさは、絶縁層間ごとに異なっていてもよい。
On each insulating layer, a conductor surface is located, and between the conductor surface of the lowermost insulating layer and the
以上のように、第1実施形態の配線基板100は、コア絶縁層110と、N型半導体素子121n及びP型半導体素子121pを有し、コア絶縁層110の内部に位置するペルチェ素子120と、N型半導体素子121nの電極122n、123nとP型半導体素子121pの電極122p、123pとを接続する導体パターン111、116と、電子部品140と、を備える。
As described above, the
ペルチェ素子120は、N型半導体素子121nの2つの電極122n、123nのうち一方の電極123nとP型半導体素子121pの2つの電極122p、123pのうち一方の電極123pとが第1の端部で交互に隣り合って配列され、N型半導体素子121nの他方の電極122nとP型半導体素子121pの他方の電極122pとが第2の端部で交互に隣り合って配列される。導体パターン116は、第1の端部で隣り合う電極123nと電極123pとを接続し、導体パターン111は、第2の端部で隣り合う電極122nと電極122pとを接続する。導体パターン116の電極123n及び電極123pと接合される各部分を含む面、並びに導体パターン111の電極122n及び電極122pと接合される各部分を含む面は、それぞれ高低差が10μm以下の平坦な面である。
In the
そして、電子部品140は、ペルチェ素子120の第1の端部の側に位置する。これらにより、従来、排熱の上限となっていたビアホール導体を介さずに直接電極122から導体パターン111へ熱を伝えて当該導体パターン111から放熱させ、また、導体パターン116から電極123へ熱を伝えて吸熱することができるので、より効率よくペルチェ素子120を吸排熱動作させることができる。これにより、ペルチェ素子120の冷却機能を十分発揮させ、電子部品140を安定して適切に動作させることができる。
The
また、導体パターン111は、当該導体パターン111が接続する2つの電極の表面積、すなわち、N型半導体素子121nの電極の表面積及びP型半導体素子121pの電極の表面積の和よりも表面積が大きい。このように、表面積を大きく取って熱の伝達範囲と熱容量とを増大させることで、より効率よくペルチェ素子120に吸排熱動作させ、より安定してペルチェ素子120を十分に機能させることができる。
The
また、本実施形態のうち図2で示した配線基板100では、導体パターン111は、外部に露出している。このように、配線基板100は、コア基板110の上面側にはビルドアップ部130を有さずに導体パターン111から直接放熱可能とすることで、ペルチェ素子120からの十分な排熱が可能となり、十分に当該ペルチェ素子120の冷却機能を発揮させることができる。
In the
また、コア基板110は、ペルチェ素子120の電極123n、123pに係る第1の端部に応じた下面(第1の面)と、電極122n、122pに係る第2の端部に応じた上面(第2の面)とを有する。配線基板100は、コア基板110の下面側に位置するビルドアップ部130の絶縁層を有する。電子部品140は、この絶縁層の内部に位置している。このように、電子部品140がビルドアップ部130の内側に保持されることで、コア基板110とビルドアップ部130内に電子部品140の各端子に位置合わせして適切にビアホール導体を形成して配線を行うことができる。
In addition, the
また、電子装置1は、上述の配線基板100と、配線基板100が電気的に接続されるモジュール基板200と、を備える。このように、電子装置1において上述の配線基板100を用いることで、配線基板100の吸排熱動作により電子部品140などを十分に安定して機能させ、より効果的に電子装置1を動作させることができる。
In addition, the
[第2実施形態]
次に、第2実施形態の配線基板100aについて説明する。図4は、第2実施形態の配線基板100aを、図2に示した断面図と同一断面で示した図である。
[Second Embodiment]
Next, the
この配線基板100aでは、コア基板110aの厚さよりもペルチェ素子120aの厚さ、すなわち、N型半導体素子121n及びP型半導体素子121pの各々における電極122と電極123の間(両端電極間)の長さのほうが小さい(短い)。これにより、コア基板110aの貫通孔には、ペルチェ素子120aが位置を占めない凹状領域125が生じる。ペルチェ素子120aは、貫通孔内において、吸熱面側がこの凹状領域125に面するように(すなわち、図4内で貫通孔に対して上寄せで)位置している。ペルチェ素子120aの側面は、絶縁性の接着部材117aによりコア基板110aの貫通孔内側壁に対して固定される。
In this
コア基板110aの凹状領域125の内部には、電子部品140の少なくとも吸熱対象面(一部)、ここでは電子部品140の略全体が収められ、電子部品140は、接着部材141によりペルチェ素子120aの吸熱面側の導体パターン116に接着されている。これにより、ビルドアップ部130aの最上層の絶縁層を貫通する貫通導体1321a、1322aの長さを、電子部品140の厚みに応じた長さ分、導体131よりも長くする必要がなくなる。凹状領域125のうち電子部品140が占めない残りの部分は、絶縁部材により充填される。この絶縁部材は、コア基板110aやビルドアップ部130aの絶縁層と同一の材質とされてよい。
Inside the
図5は、上記第2実施形態の配線基板100aの変形例を、図4に示した断面図と同一断面で示した図である。この変形例では、図3に示した第1実施形態の変形例と同様に、配線基板100aは、コア基板110aの上面側、すなわち、導体パターン111が位置して放熱を行う側に上側ビルドアップ部150を有している。このように、第2実施形態の配線基板100aのペルチェ素子120aからの排熱を導体パターン111から多数の貫通導体及び配線を介して上側ビルドアップ部150の上面の導体面151から行わせることとしてもよい。
FIG. 5 is a view showing a modification of the
以上のように、第2実施形態の配線基板100aでは、ペルチェ素子120aのN型半導体素子121n及びP型半導体素子121pの各々における両端電極間(電極122nと電極123nとの間、及び電極122pと電極123pとの間)の長さは、コア基板110aの上面(第2の面)と下面(第1の面)との間の厚みよりも短く、電子部品140の少なくとも一部がコア基板110aの内部に位置している。このように、N型半導体素子121n及びP型半導体素子121pの長さがコア基板110aよりも若干短くなるようにサイズを定めることで、電子部品140をコア基板110a内に収めることができる。これにより、ビルドアップ部130aの最上層の絶縁層を貫通する貫通導体1321a、1322aを長くする必要がなく加工が容易になり、また、安定して加工精度を維持することができる。
As described above, in the
[第3実施形態]
次に、第3実施形態の配線基板100bについて説明する。図6は、第3実施形態の配線基板100bを、図4に示した断面図と同一断面で示した図である。
[Third Embodiment]
Next, the
この配線基板100bは、第2実施形態の配線基板100aと同様に、コア基板110bの厚さ(第1の面と第2の面との間の厚み)よりもペルチェ素子120bの厚さ(電極122nと電極123nとの間の長さ、及び電極122pと電極123pとの間の長さ)のほうが小さい。また、ペルチェ素子120bは、N型半導体素子121n及びP型半導体素子121pの配列範囲(平面視)の外周を囲う枠体126を有している。
Similar to the
枠体126は、絶縁性の構造物であり、コア基板110bの絶縁層と同一の材質とすることができる。枠体126の高さ方向(両端電極間の長さ方向)についての厚みは、コア基板110bと略同一であり、すなわち、N型半導体素子121n及びP型半導体素子121pの両端電極間の長さよりも大きい。
The
コア基板110bの貫通孔の内側面と、枠体126の外側面とは、接着部材117により接着固定されている。すなわち、枠体126の内部には、N型半導体素子121n及びP型半導体素子121pが位置を占めていない凹状領域125bが生じる。ペルチェ素子120bは、貫通孔内で、吸熱面側(一端の側)がこの凹状領域125bに面するように(すなわち、図6内で貫通孔に対して上寄せで)位置している。これにより、枠体126は、N型半導体素子121n及びP型半導体素子121pに対してこの一端の側に突出する。電子部品140は、この凹状領域125bの内部に位置し、ペルチェ素子120bの吸熱面に接着部材141により接着される。凹状領域125bのうち電子部品140及びその端子142や端子142に接続される導体131などが位置を占めてない部分は、ビルドアップ部130aの絶縁層と同一の絶縁体で埋め込まれている。
The inner side surface of the through hole of the
この枠体126は、電子部品140の取り付け時における電子部品140の位置合わせに用いられ得る。第3実施形態の配線基板100bでは、電子部品140が直接コア基板110bのペルチェ素子120bに取り付けられるので、枠体126を基準とすることで、電子部品140の位置をより精度よく決定することができる。これにより、より効果的に吸熱が行われる。
The
図7は、上記第3実施形態の配線基板100bの変形例を、図6に示した断面図と同一断面で示した図である。この変形例では、図5に示した第2実施形態の変形例と同様に、配線基板100bは、コア基板110bの上面側、すなわち、導体パターン111が位置して放熱を行う側に、積層された上側ビルドアップ部150を有している。このように、第3実施形態の配線基板100bのペルチェ素子120bからの排熱を導体パターン111から多数の貫通導体及び配線を介して上側ビルドアップ部150の上面の導体面151から行わせることとしてもよい。
FIG. 7 is a view showing a modification of the
以上のように、第3実施形態の配線基板100bでは、ペルチェ素子120bは、P型半導体素子121p及びN型半導体素子121nに対してそれぞれ電極123p、123nの側で、底面視又は平面視でP型半導体素子121p及びN型半導体素子121nの配列範囲の外周を囲う枠体126を有する。すなわち、電子部品140の配置の際に、枠体126を基準として位置合わせ、固定が可能であるので、ペルチェ素子120bに対してより精度よく位置合わせがなされた電子部品140からの排熱、電子部品140の冷却がより効率よく行われる。
As described above, in the
また、枠体126は、N型半導体素子121n及びP型半導体素子121pに対して電子部品140が位置する側(電極123の側)に突出している。これにより、この枠体126の内部に電子部品140の少なくとも一部を納めることが可能である。したがって、より容易に精度よく確実に電子部品140がペルチェ素子120bに対して配置されて、ペルチェ素子120bによる電子部品140の冷却能力を十分に発揮させることができる。
Further, the
なお、本開示に係る上記実施の形態は、様々な変更が可能である。例えば、上記実施の形態では、凹状領域125、125bが吸熱面側にのみあることとしたが、排熱面側の導体パターン111の表面位置がコア基板110a、110bの表面よりくぼんだ位置にある場合を排除するものではない。
Various modifications can be made to the above-described embodiment according to the present disclosure. For example, in the above embodiment, the
また、上記実施の形態では、枠体126がN型半導体素子121n及びP型半導体素子121pの両端電極間の長さよりも長いものとしたが、同じ長さであってもよい。また、N型半導体素子121n及びP型半導体素子121pの両端電極間の全体を囲うのではなく、両端電極間のうち凹状領域125bの側の一部、又は凹状領域125bのみを囲うような形状、位置関係であってもよい。
In the above embodiment, the
また、導体パターン111、116のパターン形状は、長方形に限られない。例えば、四隅が丸められていたり、両端電極の中間が細くなっていたり突起部分を有していたりしてもよいし、途中で折れ曲がっていたりしてもよい。
Moreover, the pattern shape of the
また、ペルチェ素子120、120a、120bにおける各N型半導体素子121n及びP型半導体素子121pの数、配置及び接続順は、上記実施の形態で示したものに限られず、異なるものであってもよい。また、全ての半導体素子が直列に接続されているものに限られず、並列に接続される部分が含まれていてもよい。
Further, the number, arrangement, and connection order of the N-
その他、上記実施の形態で示した構成及び構造などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。 In addition, specific details such as configurations and structures shown in the above embodiments can be appropriately changed without departing from the spirit of the present disclosure.
1 電子装置
100、100a、100b 配線基板
110、110a、110b コア基板
111 導体パターン
1111〜1113 導体パターン
1121、1122 スルーホール
1131、1132 導体
1141、1142 上面側パッド
1151、1152 下面側パッド
116 導体パターン
117、117a 接着部材
118 ソルダーレジスト層
120、120a、120b ペルチェ素子
121 半導体素子
121n N型半導体素子
121p P型半導体素子
122、122n、122p 電極
123、123n、123p 電極
125、125b 凹状領域
126 枠体
130、130a ビルドアップ部
131 導体
1321、1321a、1322 貫通導体
1341〜1343 外部接続パッド
140 電子部品
141 接着部材
142 端子
150 上側ビルドアップ部
151 導体面
200 モジュール基板
210 接着部材
DESCRIPTION OF
Claims (8)
N型半導体素子及びP型半導体素子を有し、前記コア絶縁層の内部に位置するペルチェ素子と、
前記N型半導体素子の電極と前記P型半導体素子の電極とを接続する導体パターンと、
電子部品と、
を備え、
前記ペルチェ素子は、前記N型半導体素子の2つの電極のうち一方の第1電極と前記P型半導体素子の2つの電極のうち一方の第2電極とが第1の端部で交互に隣り合って配列され、前記N型半導体素子の2つの電極のうち他方の第3電極と前記P型半導体素子の2つの電極のうち他方の第4電極とが第2の端部で交互に隣り合って配列され、
前記導体パターンは、前記第1の端部で隣り合う前記第1電極と前記第2電極とを接続し、前記第2の端部で隣り合う前記第3電極と前記第4電極とを接続し、
当該導体パターンの前記第1電極及び前記第2電極と接合される各部分を含む面、並びに前記第3電極及び前記第4電極と接合される各部分を含む面は、それぞれ平坦であり、
前記電子部品は、前記ペルチェ素子の前記第1の端部の側に位置する
ことを特徴とする配線基板。 A core insulation layer;
A Peltier element having an N-type semiconductor element and a P-type semiconductor element and positioned inside the core insulating layer;
A conductor pattern connecting the electrode of the N-type semiconductor element and the electrode of the P-type semiconductor element;
Electronic components,
With
In the Peltier element, one first electrode of two electrodes of the N-type semiconductor element and one second electrode of two electrodes of the P-type semiconductor element are alternately adjacent at a first end. The other third electrode of the two electrodes of the N-type semiconductor element and the fourth electrode of the other of the two electrodes of the P-type semiconductor element are alternately adjacent at the second end. Arranged,
The conductor pattern connects the first electrode and the second electrode adjacent to each other at the first end, and connects the third electrode and the fourth electrode adjacent to each other at the second end. ,
The surface including each portion bonded to the first electrode and the second electrode of the conductor pattern, and the surface including each portion bonded to the third electrode and the fourth electrode are flat, respectively.
The electronic component is located on the first end portion side of the Peltier element.
ことを特徴とする請求項1記載の配線基板。 The wiring board according to claim 1, wherein the conductor pattern has a surface area larger than a sum of surface areas of two electrodes to which the conductor pattern is connected.
当該配線基板は、前記コア絶縁層の前記第1の面の側に位置する絶縁層を備え、
前記電子部品は、前記絶縁層の内部に位置している
ことを特徴とする請求項1〜3のいずれか一項に記載の配線基板。 The core insulating layer has a first surface corresponding to the first end portion of the Peltier element, and a second surface corresponding to the second end portion,
The wiring board includes an insulating layer located on the first surface side of the core insulating layer,
The wiring board according to claim 1, wherein the electronic component is located inside the insulating layer.
前記第1電極と前記第3電極との間の長さ、及び前記第2電極と前記第4電極との間の長さは、前記コア絶縁層の前記第1の面と前記第2の面との間の厚みよりも短く、
前記電子部品の少なくとも一部が前記コア絶縁層の内部に位置している
ことを特徴とする請求項1〜3のいずれか一項に記載の配線基板。 The core insulating layer has a first surface corresponding to the first end portion of the Peltier element, and a second surface corresponding to the second end portion,
The length between the first electrode and the third electrode and the length between the second electrode and the fourth electrode are the first surface and the second surface of the core insulating layer. Shorter than the thickness between
The wiring substrate according to claim 1, wherein at least a part of the electronic component is located inside the core insulating layer.
前記配線基板が電気的に接続されるモジュール基板と、
を備えることを特徴とする電子装置。 The wiring board according to any one of claims 1 to 7,
A module board to which the wiring board is electrically connected;
An electronic device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018034428A JP2019149501A (en) | 2018-02-28 | 2018-02-28 | Wiring board and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018034428A JP2019149501A (en) | 2018-02-28 | 2018-02-28 | Wiring board and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019149501A true JP2019149501A (en) | 2019-09-05 |
Family
ID=67849489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018034428A Pending JP2019149501A (en) | 2018-02-28 | 2018-02-28 | Wiring board and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019149501A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112004312A (en) * | 2020-09-25 | 2020-11-27 | 广州小鹏汽车科技有限公司 | Printed circuit board and overcurrent upper limit adjustment method of printed circuit board |
WO2021124653A1 (en) * | 2019-12-19 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device |
WO2021200264A1 (en) * | 2020-03-30 | 2021-10-07 | リンテック株式会社 | Thermoelectric conversion module |
WO2021200265A1 (en) * | 2020-03-30 | 2021-10-07 | リンテック株式会社 | Thermoelectric conversion module |
-
2018
- 2018-02-28 JP JP2018034428A patent/JP2019149501A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021124653A1 (en) * | 2019-12-19 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device |
JPWO2021124653A1 (en) * | 2019-12-19 | 2021-06-24 | ||
EP4080561A4 (en) * | 2019-12-19 | 2023-06-28 | Sony Semiconductor Solutions Corporation | Semiconductor device |
JP7576565B2 (en) | 2019-12-19 | 2024-10-31 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor Device |
WO2021200264A1 (en) * | 2020-03-30 | 2021-10-07 | リンテック株式会社 | Thermoelectric conversion module |
WO2021200265A1 (en) * | 2020-03-30 | 2021-10-07 | リンテック株式会社 | Thermoelectric conversion module |
JPWO2021200265A1 (en) * | 2020-03-30 | 2021-10-07 | ||
CN112004312A (en) * | 2020-09-25 | 2020-11-27 | 广州小鹏汽车科技有限公司 | Printed circuit board and overcurrent upper limit adjustment method of printed circuit board |
CN112004312B (en) * | 2020-09-25 | 2022-03-18 | 广州小鹏汽车科技有限公司 | Printed circuit board and overcurrent upper limit adjustment method of printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10163754B2 (en) | Lid design for heat dissipation enhancement of die package | |
US10455697B2 (en) | PCB module having multi-sided heat sink structure and multilayer PCB assembly for use in same | |
CN109417062B (en) | Cooled electronic package with stacked power electronic components | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
KR101388737B1 (en) | Semiconductor package, semiconductor module, and mounting structure thereof | |
KR101069499B1 (en) | Semiconductor device and manufacturing method thereof | |
KR102586458B1 (en) | semiconductor sub-assembly and semiconductor power module | |
US12300424B2 (en) | Stacked electronic structure | |
JP2019149501A (en) | Wiring board and electronic device | |
KR20140001898A (en) | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics | |
TWI495078B (en) | Connecting substrate and laminated package structure | |
US7723843B2 (en) | Multi-package module and electronic device using the same | |
KR101064098B1 (en) | Light emitting device package and manufacturing method thereof | |
US20070045804A1 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
KR100769527B1 (en) | Embedded printed circuit board and its manufacturing method | |
US8841172B2 (en) | Method for forming package substrate | |
JP3944898B2 (en) | Semiconductor device | |
JP2006120996A (en) | Circuit module | |
CN101322450A (en) | IC package with internal heat dissipation structure | |
US7298028B2 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
KR102297283B1 (en) | Substrate having an thermoelectric module and semiconductor package using the same | |
KR100866137B1 (en) | Stack package | |
JP7512706B2 (en) | Semiconductor Device | |
KR101027984B1 (en) | Board Board Assembly with Heat Sink | |
TW201448164A (en) | Thermally-enhanced package of chip 3D-stack cube |