[go: up one dir, main page]

JP2019149501A - Wiring board and electronic device - Google Patents

Wiring board and electronic device Download PDF

Info

Publication number
JP2019149501A
JP2019149501A JP2018034428A JP2018034428A JP2019149501A JP 2019149501 A JP2019149501 A JP 2019149501A JP 2018034428 A JP2018034428 A JP 2018034428A JP 2018034428 A JP2018034428 A JP 2018034428A JP 2019149501 A JP2019149501 A JP 2019149501A
Authority
JP
Japan
Prior art keywords
electrode
type semiconductor
semiconductor element
wiring board
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018034428A
Other languages
Japanese (ja)
Inventor
光司 水口
Koji Mizuguchi
光司 水口
坂元 達海
Tatsuumi Sakamoto
達海 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018034428A priority Critical patent/JP2019149501A/en
Publication of JP2019149501A publication Critical patent/JP2019149501A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】より効果的な排熱動作が可能な配線基板及び電子装置を提供する。【解決手段】配線基板100は、コア絶縁層110の内部にペルチェ素子120が位置している。ペルチェ素子120は、N型半導体素子121nの2つの電極のうち第1電極123nとP型半導体素子121pの2つの電極のうち第2電極123pとが第1の端部で交互に隣り合い、N型半導体素子121nの第3電極122nとP型半導体素子121pの第4電極122pとが第2の端部で交互に隣り合う。導体パターン111、116は、第1の端部で隣り合う第1、第2電極123n、123pを接続し、第2の端部で隣り合う第3、第4電極122n、122pを接続し、接続される両電極と接合される各部分を含む面は、それぞれ平坦である。電子部品140は、ペルチェ素子120の第1の端部の側に位置する。【選択図】図2PROBLEM TO BE SOLVED: To provide a wiring board and an electronic device capable of more effectively discharging heat. A wiring board has a Peltier element inside a core insulating layer. In the Peltier device 120, the first electrode 123n of the two electrodes of the N-type semiconductor device 121n and the second electrode 123p of the two electrodes of the P-type semiconductor device 121p are alternately adjacent to each other at the first end, and N The third electrode 122n of the p-type semiconductor element 121n and the fourth electrode 122p of the p-type semiconductor element 121p are alternately adjacent to each other at the second end. The conductor patterns 111 and 116 connect the first and second electrodes 123n and 123p that are adjacent to each other at the first end, and connect the third and fourth electrodes 122n and 122p that are adjacent to each other at the second end. The surfaces including the respective portions joined to the two electrodes to be formed are flat. The electronic component 140 is located on the first end side of the Peltier device 120. [Selection diagram] Figure 2

Description

本開示は、配線基板及び電子装置に関する。   The present disclosure relates to a wiring board and an electronic device.

電子部品を搭載して、当該電子部品をモジュール基板などに接続するための配線基板がある。配線基板では、複数の絶縁層が積層されて、各絶縁層表面に配線が設けられ、各絶縁層を挟んだ配線間は貫通導体(ビアホール導体)によって接続される。   There is a wiring board for mounting electronic components and connecting the electronic components to a module substrate or the like. In a wiring board, a plurality of insulating layers are laminated, wiring is provided on the surface of each insulating layer, and wirings sandwiching each insulating layer are connected by through conductors (via hole conductors).

電子部品には、ICチップのように発熱を伴い、当該発熱の影響が大きいものが含まれる。このような配線基板に対し、ペルチェ素子を搭載して熱を適切に移動させる技術が知られている(特許文献1)。   Electronic components include those that generate heat and are greatly affected by the heat generation, such as IC chips. A technique is known in which a Peltier element is mounted on such a wiring board to appropriately transfer heat (Patent Document 1).

特許第5125119号公報Japanese Patent No. 5125119

しかしながら、ペルチェ素子を他の配線と同様に接続すると、吸排熱能力が不足して十分にペルチェ素子を動作させることができないという課題がある。   However, if the Peltier element is connected in the same manner as other wiring, there is a problem that the Peltier element cannot be operated sufficiently due to insufficient heat absorption / exhaust heat capacity.

本開示の目的は、より効果的に吸排熱動作を行うことのできる配線基板及び電子装置を提供することにある。   An object of the present disclosure is to provide a wiring board and an electronic device that can perform an absorption / exhaust heat operation more effectively.

上記目的を達成するため、本開示に係る一の態様は、コア絶縁層と、N型半導体素子及びP型半導体素子を有し、コア絶縁層の内部に位置するペルチェ素子と、N型半導体素子の電極とP型半導体素子の電極とを接続する導体パターンと、電子部品と、を備え、ペルチェ素子は、N型半導体素子の2つの電極のうち一方の第1電極とP型半導体素子の2つの電極のうち一方の第2電極とが第1の端部で交互に隣り合って配列され、N型半導体素子の2つの電極のうち他方の第3電極とP型半導体素子の2つの電極のうち他方の第4電極とが第2の端部で交互に隣り合って配列され、導体パターンは、第1の端部で隣り合う第1電極と第2電極とを接続し、第2の端部で隣り合う第3電極と第4電極とを接続し、導体パターンの第1電極及び第2電極と接合される各部分を含む面、並びに第3電極及び第4電極と接合される各部分を含む面は、それぞれ平坦であり、電子部品は、ペルチェ素子の第1の端部の側に位置することを特徴とする配線基板である。   In order to achieve the above object, one aspect according to the present disclosure includes a core insulating layer, a Peltier element that includes an N-type semiconductor element and a P-type semiconductor element, and is positioned inside the core insulating layer, and an N-type semiconductor element. The Peltier element is a first electrode of the two electrodes of the N-type semiconductor element and the second electrode of the P-type semiconductor element. One of the two electrodes is alternately arranged adjacent to each other at the first end, and the other third electrode of the two electrodes of the N-type semiconductor element and the two electrodes of the P-type semiconductor element The other fourth electrodes are alternately arranged adjacent to each other at the second end, and the conductor pattern connects the first and second electrodes adjacent to each other at the first end, Connecting the third electrode and the fourth electrode that are adjacent to each other at the portion, and the first electrode and the second electrode of the conductor pattern The surface including each portion bonded to the electrode and the surface including each portion bonded to the third electrode and the fourth electrode are flat, and the electronic component is disposed on the first end portion side of the Peltier element. It is a wiring board characterized by being located.

また、本開示に係る他の一の態様は、上記の配線基板と、配線基板が電気的に接続されるモジュール基板と、を備えることを特徴とする電子装置である。   Another aspect according to the present disclosure is an electronic apparatus including the above-described wiring board and a module board to which the wiring board is electrically connected.

本開示の内容に従うと、配線基板内からより効果的に排熱動作を行うことができるという効果がある。   According to the contents of the present disclosure, there is an effect that the heat exhausting operation can be performed more effectively from within the wiring board.

第1実施形態の配線基板の平面図である。It is a top view of the wiring board of a 1st embodiment. 配線基板の半導体素子の接続方向に沿った断面における電子装置の断面図である。It is sectional drawing of the electronic device in the cross section along the connection direction of the semiconductor element of a wiring board. 第1実施形態の配線基板の変形例を示した断面図である。It is sectional drawing which showed the modification of the wiring board of 1st Embodiment. 第2実施形態の配線基板を示した断面図である。It is sectional drawing which showed the wiring board of 2nd Embodiment. 第2実施形態の配線基板の変形例を示した断面図である。It is sectional drawing which showed the modification of the wiring board of 2nd Embodiment. 第3実施形態の配線基板を示した断面図である。It is sectional drawing which showed the wiring board of 3rd Embodiment. 第3実施形態の配線基板の変形例を示した断面図である。It is sectional drawing which showed the modification of the wiring board of 3rd Embodiment.

以下、本開示に係る実施の形態を図面に基づいて説明する。
[第1実施形態]
図1は、第1実施形態の配線基板100の平面図である。
Hereinafter, embodiments according to the present disclosure will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a plan view of the wiring board 100 according to the first embodiment.

配線基板100の一方の側(上側)は、絶縁基板であるコア基板110(コア絶縁層)の上面(第2の面)側であり、当該コア基板110の上面では、複数(ここでは33個)の導体パターン111が互いに離隔して位置している。導体パターン111のパターン形状は、少なくとも下側(コア基板110の内側、後述の電極との接触部分を含む面)が平坦な平板状の平面視長方形(直方体)である。複数の導体パターン111は、一定の離隔距離の部分を除いて上面に幅広く位置する。   One side (upper side) of the wiring substrate 100 is the upper surface (second surface) side of the core substrate 110 (core insulating layer) that is an insulating substrate. ) Conductor patterns 111 are spaced apart from each other. The pattern shape of the conductor pattern 111 is a flat plate-like rectangular shape (rectangular body) in a flat shape on at least the lower side (the inner surface of the core substrate 110 and a surface including a contact portion to be described later). The plurality of conductor patterns 111 are widely located on the upper surface except for a portion having a certain separation distance.

ソルダーレジスト層118は、導体パターン111の隙間部分に位置している。コア基板110の平面視中央部分には、点線で示すように、ペルチェ素子120(熱電変換素子)が絶縁性の接着部材117(樹脂など)により固定されている。ペルチェ素子120は、ここでは、8行8列で配列された合計64個の半導体素子121を有する。   The solder resist layer 118 is located in the gap portion of the conductor pattern 111. A Peltier element 120 (thermoelectric conversion element) is fixed to the central portion of the core substrate 110 in plan view by an insulating adhesive member 117 (resin or the like) as indicated by a dotted line. Here, the Peltier element 120 has a total of 64 semiconductor elements 121 arranged in 8 rows and 8 columns.

33個の導体パターン111と64個の半導体素子121は、電気的に直列に接続されている。導体パターン111のうち導体パターン1112、1113が両端となり、残りの導体パターン1111がそれぞれN型半導体素子121n及びP型半導体素子121pの組(図2参照)を1組ずつ間に挟んで導体パターン1112、1113の間に接続されている。ここでは、例えば、導体パターン1112には、導体パターン1113への供給電圧(例えば、接地電圧)よりも高い電圧(正の電圧)が印加される。   The 33 conductor patterns 111 and the 64 semiconductor elements 121 are electrically connected in series. Among the conductor patterns 111, the conductor patterns 1112 and 1113 are both ends, and the remaining conductor patterns 1111 are each formed of a pair of N-type semiconductor elements 121n and P-type semiconductor elements 121p (see FIG. 2). 1113 are connected. Here, for example, a voltage (positive voltage) higher than a supply voltage (for example, ground voltage) to the conductor pattern 1113 is applied to the conductor pattern 1112.

図2は、配線基板100の図1において半導体素子121の接続方向に沿った断面における断面図である。ここでは、配線基板100を有する電子装置1のモジュール基板200を当該配線基板100と合わせて示している。配線基板100は、コア基板110と、ペルチェ素子120と、ビルドアップ部130と、電子部品140などを備える。   FIG. 2 is a cross-sectional view of the wiring board 100 in FIG. 1 along the connection direction of the semiconductor element 121. Here, the module substrate 200 of the electronic device 1 having the wiring substrate 100 is shown together with the wiring substrate 100. The wiring substrate 100 includes a core substrate 110, a Peltier element 120, a buildup unit 130, an electronic component 140, and the like.

コア基板110は、中央付近を上下に貫く貫通孔を有している。コア基板110と略同一の高さのペルチェ素子120が当該貫通孔内、すなわちコア基板110の内部に位置している。コア基板110は、ペルチェ素子120の外側に、スルーホール1121、1122を有している。スルーホール1121内の導体1131(スルーホール導体)は、導体パターン111のうち導体パターン1112に接続されている上面側パッド1141と、下面側パッド1151とをつないでいる。スルーホール1122内の導体1132(スルーホール導体)は、導体パターン111のうち導体パターン1113に接続されている上面側パッド1142と、下面側パッド1152とをつないでいる。   The core substrate 110 has a through hole penetrating up and down in the vicinity of the center. The Peltier element 120 having substantially the same height as the core substrate 110 is located in the through hole, that is, inside the core substrate 110. The core substrate 110 has through holes 1121 and 1122 outside the Peltier element 120. A conductor 1131 (through-hole conductor) in the through hole 1121 connects the upper surface side pad 1141 connected to the conductor pattern 1112 in the conductor pattern 111 and the lower surface side pad 1151. The conductor 1132 (through-hole conductor) in the through hole 1122 connects the upper surface side pad 1142 connected to the conductor pattern 1113 of the conductor pattern 111 and the lower surface side pad 1152.

ペルチェ素子120は、貫通方向(上下方向)について両端に、対となる2つの電極(すなわち、吸熱面及び排熱面)がそれぞれ位置する向きで位置している。図2の断面では、上端(第2の端部)に電極122n、122p(まとめて電極122とも記す)がそれぞれ位置し、下端(第1の端部)に電極123n、123p(まとめて電極123とも記す)がそれぞれ位置する複数個ずつのN型半導体素子121n及びP型半導体素子121pがそれぞれ上下に延在している。N型半導体素子121nとP型半導体素子121pとは、交互に隣り合って並んでいる。ここでは、導体パターン1112の側から隣り合ったN型半導体素子121nとP型半導体素子121pとが交互に直列で電気的に接続されている。   The Peltier element 120 is positioned in the direction in which the two electrodes (that is, the heat absorption surface and the heat exhaust surface) that are paired are positioned at both ends in the penetration direction (vertical direction). In the cross section of FIG. 2, electrodes 122n and 122p (collectively referred to as electrodes 122) are positioned at the upper end (second end), respectively, and electrodes 123n and 123p (collectively electrodes 123 at the lower end (first end)). A plurality of N-type semiconductor elements 121n and P-type semiconductor elements 121p, each of which is also positioned, extend vertically. The N-type semiconductor elements 121n and the P-type semiconductor elements 121p are alternately arranged next to each other. Here, the N-type semiconductor elements 121n and the P-type semiconductor elements 121p adjacent to each other from the conductor pattern 1112 side are electrically connected in series alternately.

この直列での電気的な接続方向(配線)に沿った、半導体素子121の上側(第2の端部)での電極122同士(すなわち、N型半導体素子121nの電極122n(第3電極)とP型半導体素子121pの電極122p(第4電極))との電気的な接続は、導体パターン111により直接、すなわち、貫通導体(ビアホール導体)を介さずにめっき層の積層などによりなされている。   The electrodes 122 on the upper side (second end) of the semiconductor element 121 (that is, the electrode 122n (third electrode) of the N-type semiconductor element 121n) and the electrical connection direction (wiring) in series with this Electrical connection with the electrode 122p (fourth electrode) of the P-type semiconductor element 121p is made directly by the conductor pattern 111, that is, by laminating a plating layer without passing through a through conductor (via hole conductor).

また、各半導体素子121の下側(第1の端部)では、電極123同士(すなわち、N型半導体素子121nの電極123n(第1電極)とP型半導体素子121pの電極123p(第2電極))が導体パターン116により直接電気的に接続されている。   In addition, on the lower side (first end) of each semiconductor element 121, the electrodes 123 (that is, the electrode 123n (first electrode) of the N-type semiconductor element 121n and the electrode 123p (second electrode) of the P-type semiconductor element 121p). )) Is directly electrically connected by the conductor pattern 116.

ここでは、図内で一番左の導体パターン111が導体パターン1112であり、一番右側の導体パターン111が導体パターン1113である。すなわち、上端の電極122では、P型半導体素子121pからN型半導体素子121nへ向かう電流が流れ、下端の電極123では、N型半導体素子121nからP型半導体素子121pへ向かう電流が流れることになる。これにより、全ての電極123で吸熱が生じ、全ての電極122で排熱(放熱)が生じることになる。   Here, the leftmost conductor pattern 111 in the figure is the conductor pattern 1112, and the rightmost conductor pattern 111 is the conductor pattern 1113. That is, a current from the P-type semiconductor element 121p to the N-type semiconductor element 121n flows in the upper electrode 122, and a current from the N-type semiconductor element 121n to the P-type semiconductor element 121p flows in the lower electrode 123. . As a result, heat absorption occurs in all the electrodes 123, and exhaust heat (radiation) occurs in all the electrodes 122.

導体パターン111(116)は、平面視でN型半導体素子121nの電極122n(123n)とP型半導体素子121pの電極122p(123p)の全体と接続されてもよい。これにより、これらの電極と導体パターンとの間で熱の伝わる面積が最大となる。   The conductor pattern 111 (116) may be connected to the entirety of the electrode 122n (123n) of the N-type semiconductor element 121n and the electrode 122p (123p) of the P-type semiconductor element 121p in plan view. This maximizes the area where heat is transmitted between these electrodes and the conductor pattern.

また、導体パターン111、116の表面積は、当該導体パターン111、116が接続する2つの電極の表面積の和、すなわち、N型半導体素子121nの電極122nの表面積とP型半導体素子121pの電極122pの表面積の和及び電極123nの表面積と電極123pの表面積の和よりも大きくてよい。電極と導体パターン111の厚さが略同一であれば、面積が大きいほど導体パターン111、116のヒートシンクとしての機能が向上する。   The surface area of the conductor patterns 111 and 116 is the sum of the surface areas of the two electrodes to which the conductor patterns 111 and 116 are connected, that is, the surface area of the electrode 122n of the N-type semiconductor element 121n and the electrode 122p of the P-type semiconductor element 121p. It may be larger than the sum of the surface areas and the sum of the surface area of the electrode 123n and the surface area of the electrode 123p. If the thickness of the electrode and the conductor pattern 111 is substantially the same, the function as the heat sink of the conductor patterns 111 and 116 improves as the area increases.

各半導体素子121には、ペルチェ効果が適切に得られる各種周知の材料が用いられる。導体パターン116には、導体パターン111と同一の材料が用いられてよい。導体パターン116のパターン形状は、少なくとも上側(コア基板110の内側、後述の電極との接触部分を含む面)が平坦な平板状の平面視長方形(直方体)である。長方形のサイズや縦横比は、電極の位置関係、サイズや形状によって適宜定められる。   For each semiconductor element 121, various known materials that can appropriately obtain the Peltier effect are used. The same material as that of the conductor pattern 111 may be used for the conductor pattern 116. The pattern shape of the conductor pattern 116 is a flat plate-like rectangular shape (rectangular body) in a flat plate shape on which at least the upper side (the inner side of the core substrate 110 and a surface including a contact portion to be described later) is flat. The size and aspect ratio of the rectangle are appropriately determined depending on the positional relationship, size, and shape of the electrodes.

導体パターン111、116の厚みは、例えば、20〜50μmに設定されている。また、各導体パターン111、116における上面の高低差(上下方向についての凹凸や勾配)及び下面の高低差は、それぞれ10μm以下に設定されている。言い換えれば、導体パターン111の電極122n及び電極122pと接合される各部分を含む面は、高低差が10μm以下の平坦な面である。また、導体パターン116の電極123n及び電極123pと接合される各部分を含む面は、高低差が10μm以下の平坦な面である。   The thickness of the conductor patterns 111 and 116 is set to 20 to 50 μm, for example. Further, the height difference (unevenness or gradient in the vertical direction) of the upper surface and the height difference of the lower surface in each of the conductor patterns 111 and 116 are set to 10 μm or less, respectively. In other words, the surface including each portion joined to the electrode 122n and the electrode 122p of the conductor pattern 111 is a flat surface having a height difference of 10 μm or less. Moreover, the surface including each part joined to the electrode 123n and the electrode 123p of the conductor pattern 116 is a flat surface having a height difference of 10 μm or less.

上述のように、ペルチェ素子120の側面は、接着部材117によりコア基板110の貫通孔内側面に対して固定されている。   As described above, the side surface of the Peltier element 120 is fixed to the inner surface of the through hole of the core substrate 110 by the adhesive member 117.

導体パターン111は、隣り合うN型半導体素子121nの電極122nとP型半導体素子121pの電極122pとを電気的に接続している。導体パターン111には、接続されているP型半導体素子121p及びN型半導体素子121nからの熱が熱伝導により伝わる。図1で示したように、導体パターン111は、外部(上方)に露出しているので、伝わった熱は、大気中に放出される。なお、導体パターン1112、1113に接続されるスルーホール1121、1122の数は、一つずつに限られないが、導体1131、1132を介してコア基板110の下面側に伝わる熱量が適正に制限される範囲内とされる。   The conductor pattern 111 electrically connects the electrode 122n of the adjacent N-type semiconductor element 121n and the electrode 122p of the P-type semiconductor element 121p. Heat from the connected P-type semiconductor element 121p and N-type semiconductor element 121n is transmitted to the conductor pattern 111 by thermal conduction. As shown in FIG. 1, since the conductor pattern 111 is exposed to the outside (upward), the transmitted heat is released into the atmosphere. Note that the number of through holes 1121 and 1122 connected to the conductor patterns 1112 and 1113 is not limited to one, but the amount of heat transmitted to the lower surface side of the core substrate 110 via the conductors 1131 and 1132 is appropriately limited. Within the range.

コア基板110の下面(第1の面)側では、導体パターン116が隣り合うN型半導体素子121nの電極123nとP型半導体素子121pの電極123pとを電気的に接続している。導体パターン116の熱(すなわち、電子部品140の熱)がペルチェ素子120により効率よく引き寄せられて、熱(吸熱量に応じた電荷)が電極122の側に移動する。   On the lower surface (first surface) side of the core substrate 110, the electrode 123n of the N-type semiconductor element 121n and the electrode 123p of the P-type semiconductor element 121p, which are adjacent to each other, are electrically connected. The heat of the conductor pattern 116 (that is, the heat of the electronic component 140) is efficiently attracted by the Peltier element 120, and the heat (charge corresponding to the amount of heat absorbed) moves to the electrode 122 side.

絶縁層としてのビルドアップ部130は、コア基板110の下面側(ペルチェ素子120の第1の面の側)に位置している。コア基板110におけるペルチェ素子120の位置に合わせて、電子部品140がビルドアップ部130の内部に位置している。電子部品140は、接着部材141(ここでは、絶縁性)によりペルチェ素子120の下面(第1の端部)の側に接着されている。この電子部品140は、動作によって発熱するものであって、例えば、ICチップなどが挙げられる。   The build-up unit 130 serving as an insulating layer is located on the lower surface side of the core substrate 110 (the first surface side of the Peltier element 120). The electronic component 140 is positioned inside the build-up unit 130 in accordance with the position of the Peltier element 120 on the core substrate 110. The electronic component 140 is bonded to the lower surface (first end) side of the Peltier element 120 by an adhesive member 141 (here, insulating). The electronic component 140 generates heat by operation and includes, for example, an IC chip.

ビルドアップ部130は、特には限られないが、ここでは3層の絶縁層が積層されている。各絶縁層の間は、配線層であり、各絶縁層を貫通するビアホール導体同士を接続している。ビルドアップ部130の下面側では、外部の基板モジュールなどに接続される外部接続パッド1341〜1343が所定の格子点上に位置している。   The build-up unit 130 is not particularly limited, but here, three insulating layers are laminated. Between each insulating layer is a wiring layer, which connects via-hole conductors that penetrate each insulating layer. On the lower surface side of the buildup unit 130, external connection pads 1341 to 1343 connected to an external board module or the like are located on predetermined grid points.

最上層の絶縁層(コア基板110と対向する絶縁層)は、上述の電子部品140の下面側の各端子を一つ下側の層(中間層)の絶縁層の上面の配線層に導く複数の導体131(ビアホール導体)により貫かれている。これらの導体131は、更に中間層及び一番下側の層(最下層)の絶縁層を貫く貫通導体及び配線を介してビルドアップ部130の下面の外部接続パッド1343に接続される。また、最上層の絶縁層は、下面側パッド1151、1152とそれぞれ接続される貫通導体1321、1322(ビアホール導体)により貫かれている。貫通導体1321は、更に中間層の絶縁層及び最下層の絶縁層を貫く貫通導体及び配線を介してビルドアップ部130の下面の外部接続パッド1341に接続される。同様に、貫通導体1322は、ビルドアップ部130の下面の外部接続パッド1342に接続される。   The uppermost insulating layer (insulating layer facing the core substrate 110) is a plurality of terminals that lead each terminal on the lower surface side of the electronic component 140 to the wiring layer on the upper surface of the insulating layer of the lower layer (intermediate layer). The conductor 131 (via hole conductor) is penetrated. These conductors 131 are further connected to the external connection pads 1343 on the lower surface of the build-up part 130 through through conductors and wirings penetrating the intermediate layer and the lowermost layer (lowermost layer) insulating layer. The uppermost insulating layer is penetrated by through conductors 1321 and 1322 (via hole conductors) connected to the lower surface pads 1151 and 1152, respectively. The through conductor 1321 is further connected to the external connection pad 1341 on the lower surface of the buildup unit 130 through a through conductor and a wiring penetrating the intermediate insulating layer and the lowermost insulating layer. Similarly, the through conductor 1322 is connected to the external connection pad 1342 on the lower surface of the buildup unit 130.

外部接続パッド1341〜1343(すなわち、配線基板100)は、導電性の接着部材210(半田など)を介してモジュール基板200に電気的に接続される。モジュール基板200から電子部品140に電力が供給され、また、電子部品140からモジュール基板200に各種信号が出力されて当該信号が電子装置1の動作に用いられる。上述のように、導体パターン1112につながる外部接続パッド1341には、正の電圧が供給され、導体パターン1113につながる外部接続パッド1342には、接地電圧が供給されることで、ペルチェ素子120が動作する。   The external connection pads 1341 to 1343 (that is, the wiring substrate 100) are electrically connected to the module substrate 200 via a conductive adhesive member 210 (solder or the like). Electric power is supplied from the module substrate 200 to the electronic component 140, and various signals are output from the electronic component 140 to the module substrate 200, and the signals are used for the operation of the electronic device 1. As described above, a positive voltage is supplied to the external connection pad 1341 connected to the conductor pattern 1112, and a ground voltage is supplied to the external connection pad 1342 connected to the conductor pattern 1113, so that the Peltier device 120 operates. To do.

図3は、上記第1実施形態の配線基板100の変形例を、図2に示した断面図と同一断面で示した図である。この変形例の断面図では、コア基板110の上面側に上側ビルドアップ部150が積層されている。上側ビルドアップ部150は、ここでは、3層の絶縁層が積層されている。   FIG. 3 is a view showing a modification of the wiring board 100 of the first embodiment in the same cross section as the cross sectional view shown in FIG. In the cross-sectional view of this modification, an upper buildup portion 150 is stacked on the upper surface side of the core substrate 110. Here, the upper buildup unit 150 has three insulating layers laminated.

各絶縁層上には、導体面が位置し、最下層の絶縁層の導体面と導体パターン111との間、及び各導体面の間は、それぞれ絶縁層を貫通して二次元配列された貫通導体により電気的及び熱的に接続されている。導体パターン111に伝わった熱は、これらの貫通導体及び導体面を介して、上側ビルドアップ部150における最上面の導体面151から放出される。なお、各導体面の形状や大きさは、絶縁層間ごとに異なっていてもよい。   On each insulating layer, a conductor surface is located, and between the conductor surface of the lowermost insulating layer and the conductor pattern 111, and between each conductor surface, the through holes that are two-dimensionally arranged through the insulating layer, respectively. They are electrically and thermally connected by a conductor. The heat transmitted to the conductor pattern 111 is released from the uppermost conductor surface 151 in the upper buildup section 150 via these through conductors and conductor surfaces. Note that the shape and size of each conductor surface may be different for each insulating layer.

以上のように、第1実施形態の配線基板100は、コア絶縁層110と、N型半導体素子121n及びP型半導体素子121pを有し、コア絶縁層110の内部に位置するペルチェ素子120と、N型半導体素子121nの電極122n、123nとP型半導体素子121pの電極122p、123pとを接続する導体パターン111、116と、電子部品140と、を備える。   As described above, the wiring board 100 according to the first embodiment includes the core insulating layer 110, the N-type semiconductor element 121n and the P-type semiconductor element 121p, and the Peltier element 120 positioned inside the core insulating layer 110. Conductor patterns 111 and 116 connecting the electrodes 122n and 123n of the N-type semiconductor element 121n and the electrodes 122p and 123p of the P-type semiconductor element 121p, and an electronic component 140 are provided.

ペルチェ素子120は、N型半導体素子121nの2つの電極122n、123nのうち一方の電極123nとP型半導体素子121pの2つの電極122p、123pのうち一方の電極123pとが第1の端部で交互に隣り合って配列され、N型半導体素子121nの他方の電極122nとP型半導体素子121pの他方の電極122pとが第2の端部で交互に隣り合って配列される。導体パターン116は、第1の端部で隣り合う電極123nと電極123pとを接続し、導体パターン111は、第2の端部で隣り合う電極122nと電極122pとを接続する。導体パターン116の電極123n及び電極123pと接合される各部分を含む面、並びに導体パターン111の電極122n及び電極122pと接合される各部分を含む面は、それぞれ高低差が10μm以下の平坦な面である。   In the Peltier element 120, one electrode 123n of the two electrodes 122n and 123n of the N-type semiconductor element 121n and one electrode 123p of the two electrodes 122p and 123p of the P-type semiconductor element 121p are at the first end. The other electrode 122n of the N-type semiconductor element 121n and the other electrode 122p of the P-type semiconductor element 121p are alternately arranged adjacent to each other at the second end. The conductive pattern 116 connects the adjacent electrodes 123n and 123p at the first end, and the conductive pattern 111 connects the adjacent electrodes 122n and 122p at the second end. The surface including each part bonded to the electrode 123n and the electrode 123p of the conductor pattern 116 and the surface including each part bonded to the electrode 122n and the electrode 122p of the conductor pattern 111 are flat surfaces each having a height difference of 10 μm or less. It is.

そして、電子部品140は、ペルチェ素子120の第1の端部の側に位置する。これらにより、従来、排熱の上限となっていたビアホール導体を介さずに直接電極122から導体パターン111へ熱を伝えて当該導体パターン111から放熱させ、また、導体パターン116から電極123へ熱を伝えて吸熱することができるので、より効率よくペルチェ素子120を吸排熱動作させることができる。これにより、ペルチェ素子120の冷却機能を十分発揮させ、電子部品140を安定して適切に動作させることができる。   The electronic component 140 is located on the first end portion side of the Peltier element 120. As a result, heat is directly transferred from the electrode 122 to the conductor pattern 111 without passing through the via-hole conductor, which has conventionally been the upper limit of exhaust heat, and is radiated from the conductor pattern 111, and heat is transferred from the conductor pattern 116 to the electrode 123. Since the heat can be transmitted and absorbed, the Peltier element 120 can be more efficiently operated to absorb and exhaust heat. As a result, the cooling function of the Peltier element 120 can be sufficiently exerted, and the electronic component 140 can be stably and appropriately operated.

また、導体パターン111は、当該導体パターン111が接続する2つの電極の表面積、すなわち、N型半導体素子121nの電極の表面積及びP型半導体素子121pの電極の表面積の和よりも表面積が大きい。このように、表面積を大きく取って熱の伝達範囲と熱容量とを増大させることで、より効率よくペルチェ素子120に吸排熱動作させ、より安定してペルチェ素子120を十分に機能させることができる。   The conductor pattern 111 has a surface area larger than the sum of the surface areas of the two electrodes to which the conductor pattern 111 is connected, that is, the surface area of the electrode of the N-type semiconductor element 121n and the surface area of the electrode of the P-type semiconductor element 121p. Thus, by increasing the surface area and increasing the heat transfer range and the heat capacity, the Peltier element 120 can perform heat absorption / exhaust operation more efficiently, and the Peltier element 120 can function sufficiently more stably.

また、本実施形態のうち図2で示した配線基板100では、導体パターン111は、外部に露出している。このように、配線基板100は、コア基板110の上面側にはビルドアップ部130を有さずに導体パターン111から直接放熱可能とすることで、ペルチェ素子120からの十分な排熱が可能となり、十分に当該ペルチェ素子120の冷却機能を発揮させることができる。   In the wiring board 100 shown in FIG. 2 in the present embodiment, the conductor pattern 111 is exposed to the outside. In this way, the wiring board 100 can dissipate heat directly from the conductor pattern 111 without having the build-up portion 130 on the upper surface side of the core substrate 110, so that sufficient heat can be exhausted from the Peltier element 120. The cooling function of the Peltier element 120 can be sufficiently exhibited.

また、コア基板110は、ペルチェ素子120の電極123n、123pに係る第1の端部に応じた下面(第1の面)と、電極122n、122pに係る第2の端部に応じた上面(第2の面)とを有する。配線基板100は、コア基板110の下面側に位置するビルドアップ部130の絶縁層を有する。電子部品140は、この絶縁層の内部に位置している。このように、電子部品140がビルドアップ部130の内側に保持されることで、コア基板110とビルドアップ部130内に電子部品140の各端子に位置合わせして適切にビアホール導体を形成して配線を行うことができる。   In addition, the core substrate 110 includes a lower surface (first surface) corresponding to the first end portion related to the electrodes 123n and 123p of the Peltier element 120 and an upper surface corresponding to the second end portion related to the electrodes 122n and 122p ( Second surface). The wiring substrate 100 has an insulating layer of the buildup unit 130 located on the lower surface side of the core substrate 110. The electronic component 140 is located inside this insulating layer. As described above, the electronic component 140 is held inside the build-up unit 130, so that a via-hole conductor is appropriately formed in the core substrate 110 and the build-up unit 130 by being aligned with each terminal of the electronic component 140. Wiring can be performed.

また、電子装置1は、上述の配線基板100と、配線基板100が電気的に接続されるモジュール基板200と、を備える。このように、電子装置1において上述の配線基板100を用いることで、配線基板100の吸排熱動作により電子部品140などを十分に安定して機能させ、より効果的に電子装置1を動作させることができる。   In addition, the electronic device 1 includes the above-described wiring board 100 and a module board 200 to which the wiring board 100 is electrically connected. As described above, by using the above-described wiring board 100 in the electronic device 1, the electronic component 140 and the like can function sufficiently stably by the heat absorption / exhaust heat operation of the wiring substrate 100, and the electronic device 1 can be operated more effectively. Can do.

[第2実施形態]
次に、第2実施形態の配線基板100aについて説明する。図4は、第2実施形態の配線基板100aを、図2に示した断面図と同一断面で示した図である。
[Second Embodiment]
Next, the wiring board 100a of 2nd Embodiment is demonstrated. FIG. 4 is a view showing the wiring substrate 100a of the second embodiment in the same cross section as the cross sectional view shown in FIG.

この配線基板100aでは、コア基板110aの厚さよりもペルチェ素子120aの厚さ、すなわち、N型半導体素子121n及びP型半導体素子121pの各々における電極122と電極123の間(両端電極間)の長さのほうが小さい(短い)。これにより、コア基板110aの貫通孔には、ペルチェ素子120aが位置を占めない凹状領域125が生じる。ペルチェ素子120aは、貫通孔内において、吸熱面側がこの凹状領域125に面するように(すなわち、図4内で貫通孔に対して上寄せで)位置している。ペルチェ素子120aの側面は、絶縁性の接着部材117aによりコア基板110aの貫通孔内側壁に対して固定される。   In this wiring board 100a, the thickness of the Peltier element 120a is larger than the thickness of the core board 110a, that is, the length between the electrode 122 and the electrode 123 (between both-end electrodes) in each of the N-type semiconductor element 121n and the P-type semiconductor element 121p. It is smaller (shorter). As a result, a concave region 125 where the Peltier element 120a does not occupy a position is generated in the through hole of the core substrate 110a. The Peltier element 120a is positioned in the through hole so that the endothermic surface side faces the concave region 125 (that is, close to the through hole in FIG. 4). The side surface of the Peltier element 120a is fixed to the inner wall of the through hole of the core substrate 110a by an insulating adhesive member 117a.

コア基板110aの凹状領域125の内部には、電子部品140の少なくとも吸熱対象面(一部)、ここでは電子部品140の略全体が収められ、電子部品140は、接着部材141によりペルチェ素子120aの吸熱面側の導体パターン116に接着されている。これにより、ビルドアップ部130aの最上層の絶縁層を貫通する貫通導体1321a、1322aの長さを、電子部品140の厚みに応じた長さ分、導体131よりも長くする必要がなくなる。凹状領域125のうち電子部品140が占めない残りの部分は、絶縁部材により充填される。この絶縁部材は、コア基板110aやビルドアップ部130aの絶縁層と同一の材質とされてよい。   Inside the concave region 125 of the core substrate 110 a, at least a part (a part) of the electronic component 140, in this case, substantially the entire electronic component 140 is accommodated. The electronic component 140 is attached to the Peltier element 120 a by the adhesive member 141. It is bonded to the conductor pattern 116 on the heat absorbing surface side. This eliminates the need to make the lengths of the through conductors 1321a and 1322a penetrating the uppermost insulating layer of the buildup portion 130a longer than the conductor 131 by the length corresponding to the thickness of the electronic component 140. The remaining portion of the concave region 125 that is not occupied by the electronic component 140 is filled with an insulating member. This insulating member may be made of the same material as the insulating layers of the core substrate 110a and the buildup portion 130a.

図5は、上記第2実施形態の配線基板100aの変形例を、図4に示した断面図と同一断面で示した図である。この変形例では、図3に示した第1実施形態の変形例と同様に、配線基板100aは、コア基板110aの上面側、すなわち、導体パターン111が位置して放熱を行う側に上側ビルドアップ部150を有している。このように、第2実施形態の配線基板100aのペルチェ素子120aからの排熱を導体パターン111から多数の貫通導体及び配線を介して上側ビルドアップ部150の上面の導体面151から行わせることとしてもよい。   FIG. 5 is a view showing a modification of the wiring board 100a of the second embodiment in the same cross section as the cross sectional view shown in FIG. In this modification, as in the modification of the first embodiment shown in FIG. 3, the wiring board 100a has an upper build-up on the upper surface side of the core board 110a, that is, on the side where the conductor pattern 111 is located and radiates heat. Part 150. As described above, the exhaust heat from the Peltier element 120a of the wiring board 100a according to the second embodiment is caused to be performed from the conductor surface 151 on the upper surface of the upper buildup section 150 through the conductor pattern 111 through a large number of through conductors and wirings. Also good.

以上のように、第2実施形態の配線基板100aでは、ペルチェ素子120aのN型半導体素子121n及びP型半導体素子121pの各々における両端電極間(電極122nと電極123nとの間、及び電極122pと電極123pとの間)の長さは、コア基板110aの上面(第2の面)と下面(第1の面)との間の厚みよりも短く、電子部品140の少なくとも一部がコア基板110aの内部に位置している。このように、N型半導体素子121n及びP型半導体素子121pの長さがコア基板110aよりも若干短くなるようにサイズを定めることで、電子部品140をコア基板110a内に収めることができる。これにより、ビルドアップ部130aの最上層の絶縁層を貫通する貫通導体1321a、1322aを長くする必要がなく加工が容易になり、また、安定して加工精度を維持することができる。   As described above, in the wiring substrate 100a according to the second embodiment, between the both end electrodes (between the electrode 122n and the electrode 123n and between the electrode 122p and the electrode 122p) of each of the N-type semiconductor element 121n and the P-type semiconductor element 121p of the Peltier element 120a, The length between the electrode 123p and the electrode 123p is shorter than the thickness between the upper surface (second surface) and the lower surface (first surface) of the core substrate 110a, and at least a part of the electronic component 140 is the core substrate 110a. Located inside. Thus, the electronic component 140 can be accommodated in the core substrate 110a by determining the size so that the lengths of the N-type semiconductor element 121n and the P-type semiconductor element 121p are slightly shorter than the core substrate 110a. Accordingly, it is not necessary to lengthen the through conductors 1321a and 1322a penetrating the uppermost insulating layer of the buildup portion 130a, and the processing is facilitated, and the processing accuracy can be stably maintained.

[第3実施形態]
次に、第3実施形態の配線基板100bについて説明する。図6は、第3実施形態の配線基板100bを、図4に示した断面図と同一断面で示した図である。
[Third Embodiment]
Next, the wiring board 100b of 3rd Embodiment is demonstrated. FIG. 6 is a view showing the wiring board 100b of the third embodiment in the same cross section as the cross sectional view shown in FIG.

この配線基板100bは、第2実施形態の配線基板100aと同様に、コア基板110bの厚さ(第1の面と第2の面との間の厚み)よりもペルチェ素子120bの厚さ(電極122nと電極123nとの間の長さ、及び電極122pと電極123pとの間の長さ)のほうが小さい。また、ペルチェ素子120bは、N型半導体素子121n及びP型半導体素子121pの配列範囲(平面視)の外周を囲う枠体126を有している。   Similar to the wiring substrate 100a of the second embodiment, the wiring substrate 100b has a thickness (electrode) of the Peltier element 120b rather than the thickness of the core substrate 110b (thickness between the first surface and the second surface). The length between 122n and the electrode 123n and the length between the electrode 122p and the electrode 123p) are smaller. The Peltier device 120b has a frame body 126 that surrounds the outer periphery of the arrangement range (plan view) of the N-type semiconductor device 121n and the P-type semiconductor device 121p.

枠体126は、絶縁性の構造物であり、コア基板110bの絶縁層と同一の材質とすることができる。枠体126の高さ方向(両端電極間の長さ方向)についての厚みは、コア基板110bと略同一であり、すなわち、N型半導体素子121n及びP型半導体素子121pの両端電極間の長さよりも大きい。   The frame body 126 is an insulating structure and can be made of the same material as the insulating layer of the core substrate 110b. The thickness of the frame 126 in the height direction (the length direction between both end electrodes) is substantially the same as that of the core substrate 110b, that is, from the length between the both end electrodes of the N-type semiconductor element 121n and the P-type semiconductor element 121p. Is also big.

コア基板110bの貫通孔の内側面と、枠体126の外側面とは、接着部材117により接着固定されている。すなわち、枠体126の内部には、N型半導体素子121n及びP型半導体素子121pが位置を占めていない凹状領域125bが生じる。ペルチェ素子120bは、貫通孔内で、吸熱面側(一端の側)がこの凹状領域125bに面するように(すなわち、図6内で貫通孔に対して上寄せで)位置している。これにより、枠体126は、N型半導体素子121n及びP型半導体素子121pに対してこの一端の側に突出する。電子部品140は、この凹状領域125bの内部に位置し、ペルチェ素子120bの吸熱面に接着部材141により接着される。凹状領域125bのうち電子部品140及びその端子142や端子142に接続される導体131などが位置を占めてない部分は、ビルドアップ部130aの絶縁層と同一の絶縁体で埋め込まれている。   The inner side surface of the through hole of the core substrate 110 b and the outer side surface of the frame body 126 are bonded and fixed by an adhesive member 117. That is, a concave region 125b in which the N-type semiconductor element 121n and the P-type semiconductor element 121p do not occupy positions is generated in the frame 126. The Peltier element 120b is positioned in the through hole so that the endothermic surface side (one end side) faces the concave region 125b (that is, close to the through hole in FIG. 6). Thereby, the frame body 126 protrudes toward the one end with respect to the N-type semiconductor element 121n and the P-type semiconductor element 121p. The electronic component 140 is located inside the concave region 125b and is adhered to the heat absorbing surface of the Peltier element 120b by the adhesive member 141. A portion of the concave region 125b where the electronic component 140 and its terminal 142 and the conductor 131 connected to the terminal 142 do not occupy a position is embedded with the same insulator as the insulating layer of the build-up portion 130a.

この枠体126は、電子部品140の取り付け時における電子部品140の位置合わせに用いられ得る。第3実施形態の配線基板100bでは、電子部品140が直接コア基板110bのペルチェ素子120bに取り付けられるので、枠体126を基準とすることで、電子部品140の位置をより精度よく決定することができる。これにより、より効果的に吸熱が行われる。   The frame 126 can be used for positioning the electronic component 140 when the electronic component 140 is attached. In the wiring board 100b of the third embodiment, since the electronic component 140 is directly attached to the Peltier element 120b of the core substrate 110b, the position of the electronic component 140 can be determined more accurately by using the frame body 126 as a reference. it can. Thereby, heat absorption is performed more effectively.

図7は、上記第3実施形態の配線基板100bの変形例を、図6に示した断面図と同一断面で示した図である。この変形例では、図5に示した第2実施形態の変形例と同様に、配線基板100bは、コア基板110bの上面側、すなわち、導体パターン111が位置して放熱を行う側に、積層された上側ビルドアップ部150を有している。このように、第3実施形態の配線基板100bのペルチェ素子120bからの排熱を導体パターン111から多数の貫通導体及び配線を介して上側ビルドアップ部150の上面の導体面151から行わせることとしてもよい。   FIG. 7 is a view showing a modification of the wiring board 100b of the third embodiment in the same cross section as the cross sectional view shown in FIG. In this modification, as in the modification of the second embodiment shown in FIG. 5, the wiring board 100b is laminated on the upper surface side of the core board 110b, that is, on the side where the conductor pattern 111 is located and radiates heat. The upper buildup unit 150 is provided. As described above, the exhaust heat from the Peltier element 120b of the wiring board 100b of the third embodiment is performed from the conductor surface 151 on the upper surface of the upper buildup portion 150 through the conductor pattern 111 via a large number of through conductors and wirings. Also good.

以上のように、第3実施形態の配線基板100bでは、ペルチェ素子120bは、P型半導体素子121p及びN型半導体素子121nに対してそれぞれ電極123p、123nの側で、底面視又は平面視でP型半導体素子121p及びN型半導体素子121nの配列範囲の外周を囲う枠体126を有する。すなわち、電子部品140の配置の際に、枠体126を基準として位置合わせ、固定が可能であるので、ペルチェ素子120bに対してより精度よく位置合わせがなされた電子部品140からの排熱、電子部品140の冷却がより効率よく行われる。   As described above, in the wiring substrate 100b according to the third embodiment, the Peltier element 120b has the P-type semiconductor element 121p and the N-type semiconductor element 121n on the side of the electrodes 123p and 123n, respectively in the bottom view or the plan view. The frame 126 surrounds the outer periphery of the arrangement range of the type semiconductor element 121p and the N type semiconductor element 121n. That is, since the electronic component 140 can be positioned and fixed with the frame body 126 as a reference when the electronic component 140 is arranged, the heat exhausted from the electronic component 140 that has been aligned more accurately with respect to the Peltier element 120b, the electron The component 140 is cooled more efficiently.

また、枠体126は、N型半導体素子121n及びP型半導体素子121pに対して電子部品140が位置する側(電極123の側)に突出している。これにより、この枠体126の内部に電子部品140の少なくとも一部を納めることが可能である。したがって、より容易に精度よく確実に電子部品140がペルチェ素子120bに対して配置されて、ペルチェ素子120bによる電子部品140の冷却能力を十分に発揮させることができる。   Further, the frame body 126 protrudes to the side where the electronic component 140 is located (the electrode 123 side) with respect to the N-type semiconductor element 121n and the P-type semiconductor element 121p. Thereby, at least a part of the electronic component 140 can be accommodated in the frame 126. Therefore, the electronic component 140 can be more easily and accurately arranged with respect to the Peltier element 120b, and the cooling ability of the electronic component 140 by the Peltier element 120b can be sufficiently exhibited.

なお、本開示に係る上記実施の形態は、様々な変更が可能である。例えば、上記実施の形態では、凹状領域125、125bが吸熱面側にのみあることとしたが、排熱面側の導体パターン111の表面位置がコア基板110a、110bの表面よりくぼんだ位置にある場合を排除するものではない。   Various modifications can be made to the above-described embodiment according to the present disclosure. For example, in the above embodiment, the concave regions 125 and 125b are provided only on the heat absorption surface side, but the surface position of the conductor pattern 111 on the heat exhaust surface side is in a position recessed from the surfaces of the core substrates 110a and 110b. The case is not excluded.

また、上記実施の形態では、枠体126がN型半導体素子121n及びP型半導体素子121pの両端電極間の長さよりも長いものとしたが、同じ長さであってもよい。また、N型半導体素子121n及びP型半導体素子121pの両端電極間の全体を囲うのではなく、両端電極間のうち凹状領域125bの側の一部、又は凹状領域125bのみを囲うような形状、位置関係であってもよい。   In the above embodiment, the frame body 126 is longer than the length between both end electrodes of the N-type semiconductor element 121n and the P-type semiconductor element 121p, but may be the same length. Also, a shape that surrounds only a part of the concave region 125b or only the concave region 125b between the two end electrodes, rather than surrounding the entire region between the two end electrodes of the N-type semiconductor element 121n and the P-type semiconductor element 121p, It may be a positional relationship.

また、導体パターン111、116のパターン形状は、長方形に限られない。例えば、四隅が丸められていたり、両端電極の中間が細くなっていたり突起部分を有していたりしてもよいし、途中で折れ曲がっていたりしてもよい。   Moreover, the pattern shape of the conductor patterns 111 and 116 is not limited to a rectangle. For example, the four corners may be rounded, the middle of both end electrodes may be thin, or may have a protruding portion, or may be bent in the middle.

また、ペルチェ素子120、120a、120bにおける各N型半導体素子121n及びP型半導体素子121pの数、配置及び接続順は、上記実施の形態で示したものに限られず、異なるものであってもよい。また、全ての半導体素子が直列に接続されているものに限られず、並列に接続される部分が含まれていてもよい。   Further, the number, arrangement, and connection order of the N-type semiconductor elements 121n and the P-type semiconductor elements 121p in the Peltier elements 120, 120a, and 120b are not limited to those shown in the above embodiment, and may be different. . Moreover, it is not restricted to what all the semiconductor elements are connected in series, The part connected in parallel may be contained.

その他、上記実施の形態で示した構成及び構造などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。   In addition, specific details such as configurations and structures shown in the above embodiments can be appropriately changed without departing from the spirit of the present disclosure.

1 電子装置
100、100a、100b 配線基板
110、110a、110b コア基板
111 導体パターン
1111〜1113 導体パターン
1121、1122 スルーホール
1131、1132 導体
1141、1142 上面側パッド
1151、1152 下面側パッド
116 導体パターン
117、117a 接着部材
118 ソルダーレジスト層
120、120a、120b ペルチェ素子
121 半導体素子
121n N型半導体素子
121p P型半導体素子
122、122n、122p 電極
123、123n、123p 電極
125、125b 凹状領域
126 枠体
130、130a ビルドアップ部
131 導体
1321、1321a、1322 貫通導体
1341〜1343 外部接続パッド
140 電子部品
141 接着部材
142 端子
150 上側ビルドアップ部
151 導体面
200 モジュール基板
210 接着部材
DESCRIPTION OF SYMBOLS 1 Electronic device 100, 100a, 100b Wiring board 110, 110a, 110b Core board 111 Conductor pattern 1111-1113 Conductor pattern 1121, 1122 Through-hole 1131, 1132 Conductor 1141, 1142 Upper surface side pad 1151, 1152 Lower surface side pad 116 Conductor pattern 117 117a Adhesive member 118 Solder resist layer 120, 120a, 120b Peltier element 121 Semiconductor element 121n N-type semiconductor element 121p P-type semiconductor element 122, 122n, 122p Electrodes 123, 123n, 123p Electrodes 125, 125b Concave region 126 Frame body 130, 130a Build-up part 131 Conductors 1321, 1321a, 1322 Through conductors 1341-1343 External connection pad 140 Electronic component 141 Adhesive member 142 Terminal 15 Upper buildup portion 151 conductive surfaces 200 module substrate 210 adhesive member

Claims (8)

コア絶縁層と、
N型半導体素子及びP型半導体素子を有し、前記コア絶縁層の内部に位置するペルチェ素子と、
前記N型半導体素子の電極と前記P型半導体素子の電極とを接続する導体パターンと、
電子部品と、
を備え、
前記ペルチェ素子は、前記N型半導体素子の2つの電極のうち一方の第1電極と前記P型半導体素子の2つの電極のうち一方の第2電極とが第1の端部で交互に隣り合って配列され、前記N型半導体素子の2つの電極のうち他方の第3電極と前記P型半導体素子の2つの電極のうち他方の第4電極とが第2の端部で交互に隣り合って配列され、
前記導体パターンは、前記第1の端部で隣り合う前記第1電極と前記第2電極とを接続し、前記第2の端部で隣り合う前記第3電極と前記第4電極とを接続し、
当該導体パターンの前記第1電極及び前記第2電極と接合される各部分を含む面、並びに前記第3電極及び前記第4電極と接合される各部分を含む面は、それぞれ平坦であり、
前記電子部品は、前記ペルチェ素子の前記第1の端部の側に位置する
ことを特徴とする配線基板。
A core insulation layer;
A Peltier element having an N-type semiconductor element and a P-type semiconductor element and positioned inside the core insulating layer;
A conductor pattern connecting the electrode of the N-type semiconductor element and the electrode of the P-type semiconductor element;
Electronic components,
With
In the Peltier element, one first electrode of two electrodes of the N-type semiconductor element and one second electrode of two electrodes of the P-type semiconductor element are alternately adjacent at a first end. The other third electrode of the two electrodes of the N-type semiconductor element and the fourth electrode of the other of the two electrodes of the P-type semiconductor element are alternately adjacent at the second end. Arranged,
The conductor pattern connects the first electrode and the second electrode adjacent to each other at the first end, and connects the third electrode and the fourth electrode adjacent to each other at the second end. ,
The surface including each portion bonded to the first electrode and the second electrode of the conductor pattern, and the surface including each portion bonded to the third electrode and the fourth electrode are flat, respectively.
The electronic component is located on the first end portion side of the Peltier element.
前記導体パターンは、当該導体パターンが接続する2つの電極の表面積の和よりも表面積が大きい
ことを特徴とする請求項1記載の配線基板。
The wiring board according to claim 1, wherein the conductor pattern has a surface area larger than a sum of surface areas of two electrodes to which the conductor pattern is connected.
前記ペルチェ素子の前記第2の端部で前記第3電極と前記第4電極とを接続する前記導体パターンは、外部に露出していることを特徴とする請求項1又は2記載の配線基板。   3. The wiring board according to claim 1, wherein the conductor pattern that connects the third electrode and the fourth electrode at the second end of the Peltier element is exposed to the outside. 前記コア絶縁層は、前記ペルチェ素子の前記第1の端部に応じた第1の面と、前記第2の端部に応じた第2の面とを有し、
当該配線基板は、前記コア絶縁層の前記第1の面の側に位置する絶縁層を備え、
前記電子部品は、前記絶縁層の内部に位置している
ことを特徴とする請求項1〜3のいずれか一項に記載の配線基板。
The core insulating layer has a first surface corresponding to the first end portion of the Peltier element, and a second surface corresponding to the second end portion,
The wiring board includes an insulating layer located on the first surface side of the core insulating layer,
The wiring board according to claim 1, wherein the electronic component is located inside the insulating layer.
前記コア絶縁層は、前記ペルチェ素子の前記第1の端部に応じた第1の面と、前記第2の端部に応じた第2の面とを有し、
前記第1電極と前記第3電極との間の長さ、及び前記第2電極と前記第4電極との間の長さは、前記コア絶縁層の前記第1の面と前記第2の面との間の厚みよりも短く、
前記電子部品の少なくとも一部が前記コア絶縁層の内部に位置している
ことを特徴とする請求項1〜3のいずれか一項に記載の配線基板。
The core insulating layer has a first surface corresponding to the first end portion of the Peltier element, and a second surface corresponding to the second end portion,
The length between the first electrode and the third electrode and the length between the second electrode and the fourth electrode are the first surface and the second surface of the core insulating layer. Shorter than the thickness between
The wiring substrate according to claim 1, wherein at least a part of the electronic component is located inside the core insulating layer.
前記ペルチェ素子は、前記N型半導体素子及び前記P型半導体素子に対して前記第1の端部の側で、前記第1の面の側から見た場合に平面視で前記N型半導体素子及び前記P型半導体素子の配列範囲の外周を囲う枠体を有することを特徴とする請求項5記載の配線基板。   The Peltier element has the N-type semiconductor element and the P-type semiconductor element in a plan view when viewed from the first surface side with respect to the N-type semiconductor element and the P-type semiconductor element. 6. The wiring board according to claim 5, further comprising a frame body that surrounds an outer periphery of the arrangement range of the P-type semiconductor elements. 前記枠体は、前記N型半導体素子及び前記P型半導体素子に対して前記第1の端部の側に突出していることを特徴とする請求項6記載の配線基板。   The wiring board according to claim 6, wherein the frame protrudes toward the first end with respect to the N-type semiconductor element and the P-type semiconductor element. 請求項1〜7のいずれか一項に記載の配線基板と、
前記配線基板が電気的に接続されるモジュール基板と、
を備えることを特徴とする電子装置。
The wiring board according to any one of claims 1 to 7,
A module board to which the wiring board is electrically connected;
An electronic device comprising:
JP2018034428A 2018-02-28 2018-02-28 Wiring board and electronic device Pending JP2019149501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018034428A JP2019149501A (en) 2018-02-28 2018-02-28 Wiring board and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018034428A JP2019149501A (en) 2018-02-28 2018-02-28 Wiring board and electronic device

Publications (1)

Publication Number Publication Date
JP2019149501A true JP2019149501A (en) 2019-09-05

Family

ID=67849489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018034428A Pending JP2019149501A (en) 2018-02-28 2018-02-28 Wiring board and electronic device

Country Status (1)

Country Link
JP (1) JP2019149501A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112004312A (en) * 2020-09-25 2020-11-27 广州小鹏汽车科技有限公司 Printed circuit board and overcurrent upper limit adjustment method of printed circuit board
WO2021124653A1 (en) * 2019-12-19 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device
WO2021200264A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
WO2021200265A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124653A1 (en) * 2019-12-19 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device
JPWO2021124653A1 (en) * 2019-12-19 2021-06-24
EP4080561A4 (en) * 2019-12-19 2023-06-28 Sony Semiconductor Solutions Corporation Semiconductor device
JP7576565B2 (en) 2019-12-19 2024-10-31 ソニーセミコンダクタソリューションズ株式会社 Semiconductor Device
WO2021200264A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
WO2021200265A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
JPWO2021200265A1 (en) * 2020-03-30 2021-10-07
CN112004312A (en) * 2020-09-25 2020-11-27 广州小鹏汽车科技有限公司 Printed circuit board and overcurrent upper limit adjustment method of printed circuit board
CN112004312B (en) * 2020-09-25 2022-03-18 广州小鹏汽车科技有限公司 Printed circuit board and overcurrent upper limit adjustment method of printed circuit board

Similar Documents

Publication Publication Date Title
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US10455697B2 (en) PCB module having multi-sided heat sink structure and multilayer PCB assembly for use in same
CN109417062B (en) Cooled electronic package with stacked power electronic components
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
KR101388737B1 (en) Semiconductor package, semiconductor module, and mounting structure thereof
KR101069499B1 (en) Semiconductor device and manufacturing method thereof
KR102586458B1 (en) semiconductor sub-assembly and semiconductor power module
US12300424B2 (en) Stacked electronic structure
JP2019149501A (en) Wiring board and electronic device
KR20140001898A (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
TWI495078B (en) Connecting substrate and laminated package structure
US7723843B2 (en) Multi-package module and electronic device using the same
KR101064098B1 (en) Light emitting device package and manufacturing method thereof
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR100769527B1 (en) Embedded printed circuit board and its manufacturing method
US8841172B2 (en) Method for forming package substrate
JP3944898B2 (en) Semiconductor device
JP2006120996A (en) Circuit module
CN101322450A (en) IC package with internal heat dissipation structure
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR102297283B1 (en) Substrate having an thermoelectric module and semiconductor package using the same
KR100866137B1 (en) Stack package
JP7512706B2 (en) Semiconductor Device
KR101027984B1 (en) Board Board Assembly with Heat Sink
TW201448164A (en) Thermally-enhanced package of chip 3D-stack cube