[go: up one dir, main page]

JP2019140236A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019140236A
JP2019140236A JP2018021995A JP2018021995A JP2019140236A JP 2019140236 A JP2019140236 A JP 2019140236A JP 2018021995 A JP2018021995 A JP 2018021995A JP 2018021995 A JP2018021995 A JP 2018021995A JP 2019140236 A JP2019140236 A JP 2019140236A
Authority
JP
Japan
Prior art keywords
flexible printed
circuit board
printed circuit
semiconductor device
conductor plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018021995A
Other languages
English (en)
Other versions
JP7027929B2 (ja
Inventor
裕理 今井
Hiromichi Imai
裕理 今井
洋之 竹田
Hiroyuki Takeda
洋之 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018021995A priority Critical patent/JP7027929B2/ja
Publication of JP2019140236A publication Critical patent/JP2019140236A/ja
Application granted granted Critical
Publication of JP7027929B2 publication Critical patent/JP7027929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体素子の複数の信号パッドにフレキシブルプリント基板で被覆された導電ワイヤが接続されている半導体装置に関し、信号パッドに対する導電ワイヤの位置を正確に定める。【解決手段】本明細書が開示する半導体装置2は、複数の信号パッド33を有している半導体素子3a−3dと、半導体素子を封止しているパッケージ9と、導体板5a−5dと、フレキシブルプリント基板4を備えている。導体板5a、5bは、パッケージ9の内部で半導体素子3a−3dに接合されている。フレキシブルプリント基板4は、パッケージ9の内部で複数の信号パッド33の夫々に電気的に接続されている複数の導電ワイヤ45をまとめて被覆している。導体板5a、5bには、フレキシブルプリント基板4に当接してフレキシブルプリント基板4を位置決めする位置決め部(ピン51、52)が設けられている。【選択図】図2

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体素子の複数の信号パッドの夫々に、フレキシブルプリント基板でまとめられている複数の導電ワイヤの夫々が接続されている半導体装置が開示されている。複数の導電ワイヤはフレキシブルプリント基板でまとめて被覆されているので、隣接する導電ワイヤの間隔を狭めることができ、複数の導電ワイヤを小さな空間に配置することができる。複数の導電ワイヤのための空間を狭くできる分だけ、半導体装置を小型化できる。
特開2013−45847号公報
複数の導電ワイヤの間隔を小さくできる場合、対応する信号パッドの大きさも小さくできる。一方、夫々の導電ワイヤを、対応する信号パッドの位置に正確に位置決めする必要がある。
本明細書が開示する半導体装置は、複数の信号パッドを有している半導体素子と、半導体素子を封止しているパッケージと、パッケージの内部で半導体素子に接合されている導体板と、パッケージの内部で複数の信号パッドの夫々に電気的に接続されている複数の導電ワイヤをまとめて被覆しているフレキシブルプリント基板を備えている。導体板に、フレキシブルプリント基板に当接してフレキシブルプリント基板を位置決めする位置決め部が設けられている。本明細書が開示する半導体装置は、半導体素子に接続されている(固定されている)導体板に、フレキシブルプリント基板を位置決めする位置決め部を設けることで、半導体素子に対するフレキシブルプリント基板の位置、即ち、夫々の導電ワイヤの位置を正確に定めることができる。導体板に設けられる位置決め部は、典型的には、フレキブルプリント基板に接する突起、あるいは、フレキシブルプリント基板から突出する突起と嵌合する窪みでよい。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
第1実施例の半導体装置の斜視図である。 第2実施例の半導体装置の平面図である(紙面手前側の導体板とパッケージを除く)。 図2のIII−III線に沿った断面図である。 第1変形例の半導体装置の断面図である。 第2変形例の半導体装置の断面図である。 第3変形例の半導体装置の断面図である。 第4変形例の半導体装置の平面図である。 第5変形例の半導体装置の平面図である。 第6変形例の半導体装置の平面図である。 第7変形例の半導体装置の平面図である。 第8変形例の半導体装置の平面図である。 第2実施例の半導体装置の斜視図である。 第2実施例の半導体装置の平面図である(手前側の導体板とパッケージを除く)。 図13のXIV−XIV線に沿った断面図である。 別の変形例の断面図である。
(第1実施例)図1−図3を参照して第1実施例の半導体装置を説明する。図1に半導体装置2の斜視図を示し、図2に半導体装置2の平面図を示す。なお、図2では、図の紙面手前側の導体板と、半導体装置2のパワー端子(後述)の図示を省略してあり、パッケージ9はその外形を仮想線で描いてある。図3は、図2のIII−III線に沿った断面図である。図3には、図2では省略した手前側の導体板5c、5dも描いてある。図3でも、パワー端子の図示は省略し、パッケージ9はその外形を仮想線で示した。
半導体装置2は、樹脂製のパッケージ9の中に、4個の半導体素子3a−3dが封止されているパワーモジュールである。パッケージ9は、インサート成形技術によって作られている。半導体素子3a−3dは、電力変換用のパワートランジスタであり、具体的には、例えば、IGBT(Insulated Gate Bipolar Transistor)あるいは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。複数の半導体素子3a−3dは全て同じ構造/特定を有している。以下では、半導体素子3a−3dのいずれか1個を区別なく示すときには半導体素子3と表記する。
半導体素子3は扁平なカードタイプであり、一方の幅広面にエミッタ電極31と複数の信号パッド33が露出しており、他方の幅広面にコレクタ電極32が露出している。図2では、半導体素子3aの信号パッドにのみ符号33を付し、残りの半導体素子3b−3dの信号パッドには符号を省略した。エミッタ電極31、コレクタ電極32、信号パッド33は、半導体素子3のチップの表面と面一であるが、図3では理解を助けるために、エミッタ電極31等は半導体素子3のチップからわずかに突出させて描いてある。
パッケージ9は、扁平であり、一方の幅広面に、2個の導体板5a、5bが露出している。図1では見えないが、反対側の幅広面には、別の2個の導体板5c、5d(図3参照)が露出している。パッケージ9の一つの幅狭面から3個のパワー端子(正極端子91、負極端子92、中点端子93)が延びている。反対側の幅狭面からは、フレキシブルプリント基板4が延びている。フレキシブルプリント基板4は、複数の導電ワイヤ45をまとめて被覆している。複数の導電ワイヤ45の夫々の一端は、パッケージ9の内部で、半導体素子3の複数の信号パッド33の夫々と接続されている。図では、理解を助けるために、フレキシブルプリント基板4をグレーで色分けしてある。以降の図でも、フレキシブルプリント基板はグレーで色分けしてある。
導体板5bと導体板5dは対向しており、それらの間に半導体素子3c、3dが挟まれている。図3において、半導体素子3dの紙面奥側に半導体素子3cが位置している。導体板5b、5dは、導電性の金属、典型的には銅で作られている。導体板5b、5dは、半導体素子3c、3dの熱を外部に放出するヒートシンクの役割と、半導体素子3c、3dのエミッタ電極31とコレクタ電極32を端子と導通させる導電経路を兼ねている。導体板5bには、半導体素子3c、3dのコレクタ電極32がハンダで接合される。半導体素子3c、3dのエミッタ電極31は、ハンダで銅スペーサ6に接合される。銅スペーサ6の反対側に、導体板5dがハンダで接合される。導体板5b、5dによって、半導体素子3c、3dが並列に接続されることになる。
図には表れていないが、導体板5a、5cについても同様である。導体板5a、5cは、半導体素子3a、3bを挟んで対向している。導体板5aには、半導体素子3a、3bのコレクタ電極32がハンダで接合される。半導体素子3a、3bのエミッタ電極31は、ハンダで銅スペーサ6に接合される。銅スペーサ6の反対側に、導体板5cがハンダで接合される。導体板5a、5cによって、半導体素子3a、3bが並列に接続されることになる。
図では省略しているが、導体板5b、5cは、パッケージ9の内部で中点端子93と接続されている。そのような接続構造により、半導体素子3a、3bの並列回路と、半導体素子3c、3dの並列回路が直列に接続されることになる。また、図では省略しているが、導体板5aは、パッケージ9の内部で正極端子91と接続されており、導体板5dはパッケージ9の内部で負極端子92と接続されている。半導体装置2は、半導体素子3a、3bが回路上の一つの上アームスイッチング素子を構成し、半導体素子3c、3dが回路上の一つの下アームスイッチング素子を構成する。即ち、半導体装置2は、インバータの一つの相を生成する回路を構成する。
夫々の半導体素子3の複数の信号パッド33は、ゲート電極と接続されるパッド、センスエミッタに接続されるパッド、半導体素子3に内蔵されている温度センサと導通しているパッドなどである。それぞれの信号パッド33には、フレキシブルプリント基板4で被覆された導電ワイヤ45の一端が接続される。フレキシブルプリント基板4は、複数の半導体素子3の複数の信号パッド33の夫々に接続される導電ワイヤ45をまとめて被覆している。フレキシブルプリント基板4の一部はパッケージ9に埋設されているが、フレキシブルプリント基板4の残部はパッケージ9の外へと延びている。パッケージ9の外で、フレキシブルプリント基板4から複数の導電ワイヤ45の他端が露出している。複数の導電ワイヤ45の他端には、不図示のコネクタが取り付けられる。コネクタは、制御基板に接続され、制御基板に実装されている回路と半導体素子3が電気的に接続される。
複数の導電ワイヤ45は、フレキシブルプリント基板4によって、狭い間隔で平行に保たれつつ、絶縁性の樹脂シートで被覆されている。なお、複数の導電ワイヤ45は、図に描かれているよりも細く、また、隣接する導電ワイヤ45の間隔も狭い。フレキシブルプリント基板4の幅、及び、半導体素子3a、3bと、半導体素子3c、3dの間隔は、実際には非常に狭い。フレキシブルプリント基板4は、細い複数の導電ワイヤ45を狭い間隔で保持することができる。
フレキシブルプリント基板4によって、複数の導電ワイヤ45を狭い間隔で配索できるので、信号パッド33も小さくすることができる。半導体装置2は、複数の信号パッド33の夫々から信号を取り出す導電経路(信号パッドへ信号を与える導電経路)にフレキシブルプリント基板4を採用することにより、複数の導電ワイヤ45を狭い間隔で配索できるとともに、信号パッド33の面積も小さくすることができる。それゆえ、半導体装置2を小型化することができる。
一方、隣接する導電ワイヤ45の間隔が狭く、また、信号パッド33の面積が狭いので、複数の導電ワイヤ45の夫々を対応する信号パッド33に接合する際、フレキシブルプリント基板4を半導体素子3a−3dに対して正確に位置決めする必要がある。そこで、半導体装置2では、半導体素子3に接続されている(固定されている)導体板5a、5bにピン51、52を設けてある。また、ピン51、52の夫々に対応するようにフレキシブルプリント基板4には、孔41、42が設けてある。ピン51は、導体板5aの裏面(半導体素子3と対向する面)から突出しており、フレキシブルプリント基板4に設けられた孔41を貫通している。ピン52は、導体板5bの裏面から突出しておりフレキシブルプリント基板4に設けられた孔42を貫通している。フレキシブルプリント基板4は、半導体素子3に対して固定されている導体板5a、5bから突出するピン51、52に当接し、半導体素子3に対する位置が正確に定まる。導体板5a、5bに設けられているピン51、52は、半導体素子3に対するフレキシブルプリント基板4の相対位置を正確に定める位置決め部に相当する。
フレキシブルプリント基板4は、2か所(ピン51、52)で導体板5a、5bに取り付けられている。2か所で固定されるので、図中の座標系のYZ平面内におけるフレキシブルプリント基板4の位置が定まる。
(第1変形例)図4を参照して第1変形例の半導体装置2aを説明する。図4は、半導体装置2aの一部断面図である。図4は、図3の右半分に対応する。図4は、理解を助けるために、図3よりも拡大して描いてある。図4では、図3に示されている部品と同じ部品の一部には符号を省略した。図4でも、半導体素子を封止しているパッケージ9は外形を仮想線で描いてある。
半導体装置2aの導体板105は、半導体素子3c、3dを固定している。半導体素子3c、3dの信号パッド33に、フレキシブルプリント基板104で被覆された導電ワイヤ45の一端がハンダSdで接続されている。図4では見えないが、フレキシブルプリント基板104でまとめて被覆された複数の導電ワイヤ45の夫々が、複数の信号パッド33の夫々に接続されている。
導体板105は、フレキシブルプリント基板104の位置決めのための窪み151を備えている。フレキシブルプリント基板104には、導体板105に向けて突出する突起141が設けられている。フレキシブルプリント基板104の突起141が導体板105の窪み151に嵌合し、フレキシブルプリント基板104の位置が定まる。導体板105の窪み151は、フレキシブルプリント基板104に当接してその位置を定める位置決め部に相当する。図4には1箇所の位置決め部しか描かれていないが、第1変形例の半導体装置2aでも、2か所以上の位置決め部を備えていることが好ましい。
(第2変形例)図5を参照して第2変形例の半導体装置2bを説明する。図5は、半導体装置2bの一部断面図である。図5は、図3の右半分に対応する。図5は、図4と同様に、図3よりも拡大して描いてある。図5では、図3に示されている部品と同じ部品の一部には符号を省略した。図5でも、半導体素子を封止しているパッケージ9は外形を仮想線で描いてある。
半導体装置2bの導体板205は、半導体素子3c、3dを固定している。半導体素子3c、3dの信号パッド33に、フレキシブルプリント基板204で被覆された導電ワイヤ45の一端がハンダSdで接続されている。図5では見えないが、フレキシブルプリント基板204でまとめて被覆された複数の導電ワイヤ45の夫々が、複数の信号パッド33の夫々に接続されている。
半導体装置2bの導体板205は、フレキシブルプリント基板204の位置決めのためのピン251を備えている。ピン251は、導体板205から突出する大径部251bと、大径部251bの先に続いている小径部251aを有している。大径部251bと小径部251aの境界に段差251cが形成されている。
フレキシブルプリント基板204には、ピン251が通過する孔241が設けられている。孔241の直径は、ピン251の小径部251aの直径にほぼ等しい。それゆえ、孔241にピン251を挿通すると、フレキシブルプリント基板204は、ピン251の段差251cに係止される。図5では見えないが、半導体装置2bが有する他の導体板にも同様のピンが設けられており、そのピンに、フレキシブルプリント基板204の他の孔が係止されている。段差251cを有するピン251によって、フレキシブルプリント基板204は、図中の座標系のYZ方向の位置が定まるとともに、X方向の位置も定まる。導体板205のピン251は、フレキシブルプリント基板204に当接してその位置を定める位置決め部に相当する。
(第3変形例)図6を参照して第3変形例の半導体装置2cを説明する。図6は、半導体装置2cの一部断面図である。図6は、図3の右半分に対応する。図6は、図4と同様に、図3よりも拡大して描いてある。図6では、図3に示されている部品と同じ部品の一部には符号を省略した。図6でも、半導体素子を封止しているパッケージ9は外形を仮想線で描いてある。
半導体装置2cの導体板305は、半導体素子3c、3dを固定している。半導体素子3c、3dの信号パッド33に、フレキシブルプリント基板304で被覆された導電ワイヤ45の一端がハンダSdで接続されている。図6では見えないが、フレキシブルプリント基板204でまとめて被覆された複数の導電ワイヤ45の夫々が、複数の信号パッド33の夫々に接続されている。
半導体装置2cの導体板305には、孔359が設けられており、孔359に、別部材のピン351が圧入により固定されている。フレキシブルプリント基板304には、ピン351が貫通する孔341が設けられている。孔341にピン351を挿通することで、フレキシブルプリント基板304の位置が定まる。導体板305の孔359に圧入されたピン351は、フレキシブルプリント基板304に当接してその位置を定める位置決め部に相当する。ピン351は別部材であるが、導体板305に固定されており、その一部とみなせる。この第3変形例のように、位置決め部は、導体板に設けられていればよく、導体板とは別部材であってもよい。例えば、ピン351は樹脂で作られていてもよい。図6には1箇所の位置決め部しか描かれていないが、第3変形例の半導体装置2cも、2か所以上の位置決め部を備えていることが好ましい。
(第4変形例)図7を参照して第4変形例の半導体装置2dを説明する。図7は、半導体装置2dの平面図である。図7では、図2と同様に、紙面手前の導体板の図示を省略してある。また、パッケージ9は、その外形のみを仮想線で描いてある。図7では、図2に示されている部品と同じ部品の一部には符号を省略した。
半導体装置2dは、パッケージ9の内部に4個の半導体素子3a−3dを封止している。半導体素子3a、3bはハンダで導体板405aに固定されており、半導体素子3c、3dは、ハンダで導体板405bに固定されている。図7には示されていないが、導体板405aの紙面手前側には別の導体板が配置されており、半導体素子3a、3bは、導体板405aと別の導体板に挟まれている。同様に、導体板405bの紙面手前側にはさらに別の導体板が配置されており、半導体素子3c、3dは、導体板405bとさらに別の導体板に挟まれている。
半導体素子3a、3bの信号パッド33の夫々には、導電ワイヤ45aの夫々が接続されている。複数の導電ワイヤ45aは、フレキシブルプリント基板404aでまとめて絶縁被覆されている。フレキシブルプリント基板404aには、導体板405aに設けられたピン451、452が貫通しており、その位置が定められている。導体板405aに設けられているピン451、452は、フレキシブルプリント基板404aに当接してその位置を決める位置決め部に相当する。フレキシブルプリント基板404aは2か所の位置決め部(ピン451、452)によって半導体素子3a、3bに対して相対的な位置が正確に定められる。
半導体素子3c、3dの信号パッド33の夫々には、導電ワイヤ45bの夫々が接続されている。導電ワイヤ45bは、フレキシブルプリント基板404bでまとめて絶縁被覆されている。フレキシブルプリント基板404bには、導体板405bに設けられたピン453、454が貫通しており、その位置が定められている。フレキシブルプリント基板404bに設けられているピン453、454は、フレキシブルプリント基板404bに当接してその位置を決める位置決め部に相当する。フレキシブルプリント基板404bは2か所の位置決め部(ピン453、454)によって半導体素子3c、3dに対して相対的な位置が正確に定められる。
(第5変形例)図8を参照して第5変形例の半導体装置2eを説明する。図8は、半導体装置2eの平面図である。図8では、図2と同様に、紙面手前の導体板の図示を省略してある。また、パッケージ9は、その外形のみを仮想線で描いてある。図8では、図2に示されている部品と同じ部品の一部には符号を省略した。
半導体装置2eは、パッケージ9の内部に4個の半導体素子3a−3dを封止している。半導体素子3a、3bはハンダで導体板505aに固定されており、半導体素子3c、3dは、ハンダで導体板505bに固定されている。
半導体素子3aの信号パッド33の夫々には、導電ワイヤ45aの夫々が接続されている。導電ワイヤ45aは、フレキシブルプリント基板504aでまとめて絶縁被覆されている。フレキシブルプリント基板504aには、導体板505aに設けられたピン551が貫通しており、その位置が定められている。ピン551は、フレキシブルプリント基板504aに当接してその位置を決める位置決め部に相当する。
半導体素子3bの信号パッド33の夫々には、導電ワイヤ45bの夫々が接続されている。導電ワイヤ45bは、フレキシブルプリント基板504bでまとめて絶縁被覆されている。フレキシブルプリント基板504bには、導体板505aに設けられたピン552が貫通しており、その位置が定められている。ピン552は、フレキシブルプリント基板504bに当接してその位置を決める位置決め部に相当する。
半導体素子3c(3d)の信号パッド33の夫々には、導電ワイヤ45c(45d)の夫々が接続されている。導電ワイヤ45c(45d)は、フレキシブルプリント基板504c(504d)でまとめて絶縁被覆されている。フレキシブルプリント基板504c(504d)には、導体板505bに設けられたピン553(554)が貫通しており、その位置が定められている。ピン553(554)は、フレキシブルプリント基板504c(504d)に当接してその位置を決める位置決め部に相当する。
第4変形例と第5変形例のように、本明細書が開示する半導体装置では、ひとつのパッケージの中で複数のフレキシブルプリント基板の夫々が、半導体素子に固定されている導体板の位置決め部によって位置決めされていてもよい。
(第6変形例)図9を参照して第6変形例の半導体装置2fを説明する。図9は、半導体装置2fの平面図である。図9では、図2と同様に、紙面手前の導体板の図示を省略してある。また、パッケージ9は、その外形のみを仮想線で描いてある。図9では、図2に示されている部品と同じ部品の一部には符号を省略した。
半導体装置2fは、パッケージ9の内部に4個の半導体素子3a−3dを封止している。半導体素子3a、3bはハンダで導体板605aに固定されており、半導体素子3c、3dは、ハンダで導体板605bに固定されている。
半導体素子3a―3dの信号パッド33の夫々には、導電ワイヤ45の夫々が接続されている。複数の導電ワイヤ45は、フレキシブルプリント基板604でまとめて絶縁被覆されている。フレキシブルプリント基板604の2か所に切欠641、642が設けられている。2か所の切欠641、642は、フレキシブルプリント基板604の平行な二辺の夫々に設けられている。一方、導体板605aにはピン651が設けられており、導体板605bにはピン652が設けられている。ピン651は、フレキシブルプリント基板604の切欠641に嵌合しており、ピン652はフレキシブルプリント基板604の切欠642に嵌合している。フレキシブルプリント基板604はピン651、652によって両側を挟まれおり、その位置が定まる。ピン651、652は、フレキシブルプリント基板604に当接してその位置を決める位置決め部に相当する。
(第7変形例)図10を参照して第7変形例の半導体装置2gを説明する。図10は、半導体装置2gの平面図である。図10では、図2と同様に、紙面手前の導体板の図示を省略してある。また、パッケージ9aは、その外形のみを仮想線で描いてある。図10では、図2に示されている部品と同じ部品の一部には符号を省略した。
半導体装置2gは、パッケージ9aの内部に2個の半導体素子3a、3bを封止している。半導体素子3a、3bはハンダで導体板705に固定されている。図には表れていないが、半導体素子3a、3bの紙面手前側には別の導体板が配置されており、半導体素子3a、3bは、導体板705と別の導体板の間で樹脂のパッケージ9aに封止されている。
半導体素子3a、3bの信号パッド33の夫々には、導電ワイヤ45の夫々が接続されている。複数の導電ワイヤ45は、フレキシブルプリント基板704でまとめて絶縁被覆されている。フレキシブルプリント基板704の一辺に、切欠741が設けられている。一方、導体板705にはピン751−753が設けられている。ピン751は、フレキシブルプリント基板704の切欠741に嵌合している。ピン752、753は、切欠741とは反対側の辺に接している。フレキシブルプリント基板704はピン751と、ピン752、753によって両側を挟まれおり、その位置が定まる。ピン751−753は、フレキシブルプリント基板704に当接してその位置を決める位置決め部に相当する。
(第8変形例)図11を参照して第8変形例の半導体装置2hを説明する。図11は、半導体装置2hの平面図である。図11では、図2と同様に、紙面手前の導体板の図示を省略してある。また、パッケージ9aは、その外形のみを仮想線で描いてある。図11では、図2に示されている部品と同じ部品の一部には符号を省略した。
半導体装置2hは、パッケージ9aの内部に2個の半導体素子3a、3bを封止している。半導体素子3a、3bはハンダで導体板805に固定されている。図には表れていないが、半導体素子3a、3bの紙面手前側には別の導体板が配置されており、半導体素子3a、3bは、導体板805と別の導体板の間で樹脂のパッケージ9aに封止されている。
半導体素子3a、3bの信号パッド33の夫々には、導電ワイヤ45の夫々が接続されている。複数の導電ワイヤ45は、フレキシブルプリント基板804でまとめて絶縁被覆されている。フレキシブルプリント基板804の一辺に、L字形状の切欠841、842が設けられている。一方、導体板805にはピン851−853が設けられている。ピン851は、フレキシブルプリント基板804の切欠841に係合している。ピン852は、切欠842に係合している。ピン853は、切欠841、842とは反対側のフレキシブルプリント基板804の一辺に当接している。フレキシブルプリント基板804はピン851とピン852によって、図中の座標系のZ方向で挟まれているとともに、ピン851、852とピン853によって、Y方向でも挟まれている。ピン851―853によって、フレキシブルプリント基板804の位置が定まる。ピン851−853は、フレキシブルプリント基板804に当接してその位置を決める位置決め部に相当する。
(第2実施例)図12−14を参照して第2実施例の半導体装置2jを説明する。図12に半導体装置2jの斜視図を示し、図13に半導体装置2jの平面図を示す。図13でも、図の紙面手前側の導体板と、半導体装置2jのパワー端子(正極端子91、負極端子92、中点端子93)の図示を省略してあり、パッケージ9bはその外形を仮想線で描いてある。図14は、図13のXIV−XIV線に沿った断面図である。図14には、図13では省略した手前側の導体板905cも描いてある。図14でも、パッケージ9bはその外形を仮想線で示した。
半導体装置2jは、樹脂製のパッケージ9bの中に、2個の半導体素子3a、3bが封止されているパワーモジュールである。半導体装置2jは、図13の平面図において左右対称である。以下では、図13と図14を参照しつつ、図13の左側半分の構造について説明する。
半導体素子3aは、導体板905a、905cに挟まれている。半導体素子3aは、導体板905a、905cの間で、樹脂製のパッケージ9bに封止されている。パッケージ9bには、複数の信号端子95が概ね半分程埋設されている。
半導体素子3aは、第1実施例の半導体素子と同様であり、一方の幅広面にコレクタ電極32が露出しており、他方の幅広面にエミッタ電極31と複数の信号パッド33が露出している。半導体素子3aのコレクタ電極32はハンダで導体板905aに接合されており、エミッタ電極31はハンダで銅スペーサ6に接合されている。銅スペーサ6の反対側の面に導体板905cがハンダで接合されている。導体板905a、905cは、半導体素子3aの熱を放熱する導体板の役割を果たすとともに、半導体素子3aの電極とパワー端子の間の導電経路の役割を果たす。
半導体素子3aの複数の信号パッド33の夫々には、フレキシブルプリント基板904aで被覆された導電ワイヤ45の夫々の一端がハンダSdで接続される。導電ワイヤ45の夫々の他端は、パッケージ9bの内部で、信号端子95の夫々にハンダSdで接合される。
フレキシブルプリント基板904aは、複数の導電ワイヤ45を狭い間隔で平行に保ちながら、それらの導電ワイヤ45を絶縁被覆している。フレキシブルプリント基板904aを採用することによって、複数の導電ワイヤ45を配索するスペースを小さくすることができる。フレキシブルプリント基板904aは、半導体装置2jを小型化することに貢献する。図13の右側のフレキシブルプリント基板904bについても同様の効果が得られる。
第1実施例とその変形例では、フレキシブルプリント基板は半導体装置のパッケージの外まで延びている。第2実施例の半導体装置2jでは、フレキシブルプリント基板はパッケージの内部だけで使われている。いずれのタイプであっても、本明細書が開示する技術が適用できる。
実施例で説明した技術に関する留意点を述べる。図15に別の変形例の半導体装置2kの断面図を示す。半導体装置2kの導体板1005aは、フレキシブルプリント基板1004の位置を決める位置決め部として、ピン1051とピン1052を有している。ピン1051は、フレキシブルプリント基板1004を貫通し、図中の座標系のYZ平面内におけるフレキシブルプリント基板1004の位置を定める。ピン1052は、フレキシブルプリント基板1004に当接し、フレキシブルプリント基板1004の図中の座標系のX方向の位置を定める。このように、位置決め部として、フレキシブルプリント基板を貫通するピンと、フレキシブルプリント基板に当接してその高さを一定に保つピンを備えていてもよい。
位置決め部は、半導体素子の縁から、半導体素子から離れる方向に45度の角度で線を引いたときに、その線と、半導体素子を固定している導体板の外側面とが交差する位置よりも半導体素子から離れているとよい。図15において、破線L1が、半導体素子3aの縁から、半導体素子から離れる方向に45度の角度で線を示している。この破線L1と、半導体素子3aを固定している導体板1005aの外側面との交点P1よりも、位置決め部は半導体素子3aから離れているとよい。破線L1から半導体素子3aに近い領域は、半導体素子3aの熱がよく伝わる領域である。そのような領域から離れて位置決め部を設けることで、半導体素子の熱がフレキシブルプリント基板に伝わり難くなる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2、2a−2j:半導体装置
3、3a−3d:半導体素子
4、104、204、304、404a、404b:フレキシブルプリント基板
5a−5d、105、205、305、405a、405b:導体板
6:銅スペーサ
9、9a、9b:パッケージ
31:エミッタ電極
32:コレクタ電極
33:信号パッド
41、42:孔
45、45a−45d:導電ワイヤ
51、52、251、351、451−453:ピン
95:信号端子
141:突起
151:窪み

Claims (1)

  1. 複数の信号パッドを有している半導体素子と、
    前記半導体素子を封止しているパッケージと、
    前記パッケージの内部で前記半導体素子に接合されている導体板と、
    前記パッケージの内部で複数の前記信号パッドの夫々に電気的に接続されている複数の導電ワイヤをまとめて被覆しているフレキシブルプリント基板と、
    を備えており、
    前記導体板に、前記フレキシブルプリント基板に当接して前記フレキシブルプリント基板を位置決めする位置決め部が設けられている、半導体装置。
JP2018021995A 2018-02-09 2018-02-09 半導体装置 Active JP7027929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018021995A JP7027929B2 (ja) 2018-02-09 2018-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018021995A JP7027929B2 (ja) 2018-02-09 2018-02-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2019140236A true JP2019140236A (ja) 2019-08-22
JP7027929B2 JP7027929B2 (ja) 2022-03-02

Family

ID=67694408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018021995A Active JP7027929B2 (ja) 2018-02-09 2018-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JP7027929B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093490A (ja) * 2019-12-12 2021-06-17 日立金属株式会社 パワーモジュール、パワー半導体装置および電力変換装置
JP2021097146A (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置
JP2021141220A (ja) * 2020-03-06 2021-09-16 富士電機株式会社 半導体モジュール
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2024176751A1 (ja) * 2023-02-20 2024-08-29 ローム株式会社 半導体装置および車両
JP2024538932A (ja) * 2021-11-26 2024-10-28 ビーワイディー カンパニー リミテッド パワーモジュール及び電気機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164813A1 (en) * 2004-11-30 2006-07-27 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
JP2007059860A (ja) * 2004-11-30 2007-03-08 Toshiba Corp 半導体パッケージ及び半導体モジュール
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
WO2017145719A1 (ja) * 2016-02-24 2017-08-31 株式会社村田製作所 複合基板、複合基板の製造方法、および、可撓性基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164813A1 (en) * 2004-11-30 2006-07-27 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
JP2007059860A (ja) * 2004-11-30 2007-03-08 Toshiba Corp 半導体パッケージ及び半導体モジュール
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
WO2017145719A1 (ja) * 2016-02-24 2017-08-31 株式会社村田製作所 複合基板、複合基板の製造方法、および、可撓性基板の製造方法
US20180343740A1 (en) * 2016-02-24 2018-11-29 Murata Manufacturing Co., Ltd. Composite substrate, method of manufacturing composite substrate, and method of manufacturing flexible board

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093490A (ja) * 2019-12-12 2021-06-17 日立金属株式会社 パワーモジュール、パワー半導体装置および電力変換装置
JP2021097146A (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
JP2021141220A (ja) * 2020-03-06 2021-09-16 富士電機株式会社 半導体モジュール
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7604815B2 (ja) 2020-09-10 2024-12-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US12230600B2 (en) 2020-09-10 2025-02-18 Fuji Electric Co., Ltd. Semiconductor device having through parts of different shapes
JP2024538932A (ja) * 2021-11-26 2024-10-28 ビーワイディー カンパニー リミテッド パワーモジュール及び電気機器
WO2024176751A1 (ja) * 2023-02-20 2024-08-29 ローム株式会社 半導体装置および車両

Also Published As

Publication number Publication date
JP7027929B2 (ja) 2022-03-02

Similar Documents

Publication Publication Date Title
JP7027929B2 (ja) 半導体装置
CN110537258B (zh) 半导体装置
CN103824853B (zh) 应用于开关型调节器的集成电路组件
JP2004047850A (ja) パワー半導体装置
WO2010131706A1 (ja) 半導体装置
WO2021261508A1 (ja) 半導体装置
CN107851630B (zh) 半导体装置
JP2023015278A (ja) 半導体装置
WO2017169820A1 (ja) 回路構成体
JP2013149779A (ja) 半導体装置
CN107251670B (zh) 基板单元
US11239145B2 (en) Electronic component module
US20240047433A1 (en) Semiconductor device
US10917972B2 (en) Switching device and electronic device
US20240304590A1 (en) Semiconductor device
US20240282681A1 (en) Semiconductor device, and semiconductor device mounting body
US20240421048A1 (en) Semiconductor device
JP4096831B2 (ja) 半導体装置の実装構造
US20250210504A1 (en) Semiconductor device
JP6967627B2 (ja) 半導体装置
US12021323B2 (en) Semiconductor module
US20230282632A1 (en) Semiconductor module
JP2021190470A (ja) 抵抗器及びこれを備える抵抗器実装構造
WO2023112743A1 (ja) 電子装置
WO2024095795A1 (ja) 電子装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R151 Written notification of patent or utility model registration

Ref document number: 7027929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250