JP2019138867A - 電流検出装置、及びスイッチング電源装置 - Google Patents

Abstract

【課題】電力損失を発生させずに、出力電流を検出する。【解決手段】電流検出装置は、インダクタの第１端に接続されたスイッチング素子に流れる電流を検出するロゴスキーコイルと、リセット機能を有し、ロゴスキーコイルの出力を積分する積分回路と、スイッチング素子を制御するパルス信号のエッジにおける積分回路の出力値に基づいて、インダクタの第２端及び平滑コンデンサと接続された出力線から出力される出力電流を検出する検出処理部とを備える。【選択図】図１

Description

本発明は、電流検出装置、及びスイッチング電源装置に関する。

一般的に、ＤＣ／ＤＣコンバータなどのスイッチング電源装置では、出力電流を検出するために電流検出手段を備えている。例えば、特許文献１には、電流検出手段としてシャント抵抗を設け、そのシャント抵抗の両端に表れる電位差に基づいて出力電流を検出する方法が記載されている。また、特許文献２には、電流検出手段としてカレントトランスを設け、そのカレントトランスで検出される電流変化から出力電流を検出する方法が記載されている。

特開２００３−０１８８２７号公報 特開２００５−３０４１１６号公報

しかしながら、電流検出手段として、シャント抵抗を用いた場合には、そのシャント抵抗にて電力損失が発生してしまう。また、電流検出手段として、カレントトランスを用いた場合には、交流電流しか検出することができず、直流電流を検出することができない。

本発明は、上記問題を解決すべくなされたもので、その目的は、電力損失を発生させずに、出力電流を検出することができる電流検出装置、及びスイッチング電源装置を提供することにある。

上記問題を解決するために、本発明の一態様は、インダクタの第１端に接続されたスイッチング素子に流れる電流を検出するロゴスキーコイルと、リセット機能を有し、前記ロゴスキーコイルの出力を積分する積分回路と、前記スイッチング素子を制御するパルス信号のエッジにおける前記積分回路の出力値に基づいて、前記インダクタの第２端及び平滑コンデンサと接続された出力線から出力される出力電流を検出する検出処理部とを備えることを特徴とする電流検出装置である。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記パルス信号のエッジにおける前記積分回路の出力値と、前記インダクタのインダクタ値に基づいて算出されたリップル電流値とに基づいて、前記出力電流を検出することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記パルス信号の開始エッジにおける前記積分回路の出力値と、前記リップル電流値と基づいて、前記出力電流を検出することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記パルス信号の終了エッジにおける前記積分回路の出力値と、前記リップル電流値と基づいて、前記出力電流を検出することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記インダクタ値と、前記インダクタへの入力電圧と、前記出力線から出力される出力電圧と、前記パルス信号のパルス幅とに基づいて、前記リップル電流値を算出し、算出した前記リップル電流値と、前記パルス信号のエッジにおける前記積分回路の出力値とに基づいて、前記出力電流を検出することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記パルス信号の開始エッジ及び終了エッジにおける前記積分回路の出力値に基づいて、前記出力電流を検出することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記検出処理部は、前記開始エッジにおける前記積分回路の出力値と、前記終了エッジにおける前記積分回路の出力値との平均値を、前記出力電流の値として生成することを特徴とする。

また、本発明の一態様は、上記の電流検出装置と、前記インダクタと、前記スイッチング素子と、前記インダクタの第２端に接続された前記平滑コンデンサとを備えることを特徴とするスイッチング電源装置である。

本発明によれば、積分回路が、リセット機能により出力値をリセットしてから、ロゴスキーコイルの出力を積分して出力値を出力する。検出処理部が、スイッチング素子を制御するパルス信号のエッジにおける積分回路の出力値に基づいて、出力電流を検出する。これにより、電流検出装置は、ロゴスキーコイルを用いるため、電力損失を発生させずに、出力電流を検出することができる。

第１の実施形態によるスイッチング電源装置の一例を示すブロック図である。 第１の実施形態における積分回路の一例を示す回路図である。 第１の実施形態における積分回路の出力波形の一例を示す図である。 第１の実施形態における電流検出装置の動作の一例を示すフローチャートである。 第２の実施形態における電流検出装置の動作の一例を示すフローチャートである。 第３の実施形態における電流検出装置の動作の一例を示すフローチャートである。 下側のスイッチング素子に流れる電流を検出する場合における積分回路の出力波形の一例を示す図である。

以下、本発明の一実施形態による電流検出装置、及びスイッチング電源装置について、図面を参照して説明する。

［第１の実施形態］
図１は、第１の実施形態によるスイッチング電源装置１の一例を示すブロック図である。
図１に示すように、スイッチング電源装置１は、直流電源２と、スイッチング素子（３１、３２）と、インダクタ４と、平滑コンデンサ５と、制御部６と、電流検出装置１０とを備えている。スイッチング電源装置１は、例えば、降圧型のスイッチングレギュレータであり、直流電源２が出力する電圧Ｖｉｎを降圧して、出力電圧Ｖｏを負荷部７に供給する。

直流電源２は、例えば、バッテリなどの直流電力を供給する供給源であり、電力供給線Ｌ１とＧＮＤ（グランド）線Ｌ２との間に、電圧Ｖｉｎの直流電力を供給する。
スイッチング素子３１及びスイッチング素子３２とは、例えば、ｎＭＯＳＦＥＴ（ｎ型ＭＯＳ電界効果トランジスタ）であり、電力供給線Ｌ１とＧＮＤ線Ｌ２との間に、直列に接続されている。なお、本実施形態において、スイッチング素子３１と、スイッチング素子３２とは、同一の構成であり、スイッチング電源装置１が備える任意のスイッチング素子を示す場合、又は特に区別しない場合には、スイッチング素子３０として説明する。

スイッチング素子３１は、ソース端子がノードＮ１に、ドレイン端子が電力供給線Ｌ１に、ゲート端子が制御部６から出力される制御信号Ｓ１の信号線に、それぞれ接続されている。ここで、制御信号Ｓ１は、スイッチング素子３１を制御するパルス信号である。
また、スイッチング素子３２は、ソース端子がＧＮＤ線Ｌ２に、ドレイン端子がノードＮ１に、ゲート端子が制御部６から出力される制御信号Ｓ２の信号線に、それぞれ接続されている。ここで、制御信号Ｓ２は、スイッチング素子３２を制御するパルス信号である。

インダクタ４は、例えば、降圧用のコイルであり、インダクタ４の第１端が、ノードＮ１を介して、スイッチング素子３０に接続されている。すなわち、インダクタ４の第１端（ノードＮ１）は、スイッチング素子３１のソース端子、及びスイッチング素子３２のドレイン端子に接続されている。また、インダクタ４の第２端は、スイッチング電源装置１の出力線Ｌ３に接続されている。ここで、出力線Ｌ３は、インダクタ４の第２端及び平滑コンデンサ５と接続されている。

平滑コンデンサ５は、出力線Ｌ３とＧＮＤ線Ｌ２との間に接続され、スイッチング電源装置１の出力電圧Ｖｏを平滑化する。また、平滑コンデンサ５は、ノードＮ２を介して、インダクタ４の第２端に接続されている。

制御部６は、例えば、ＣＰＵ（Central Processing Unit）などを含むプロセッサであり、電流検出装置１０が出力する出力電流値に基づいて、各種制御を行う。また、制御部６は、スイッチング素子３０のスイッチングを制御するとともに、後述する電流検出装置１０の積分回路１２のリセット機能を制御する。制御部６は、例えば、制御信号Ｓ１によるパルス信号で、スイッチング素子３１の導通状態を制御し、制御信号Ｓ２によるパルス信号で、スイッチング素子３２の導通状態を制御する。また、制御部６は、例えば、制御信号Ｓ３によるパルス信号で、積分回路１２をリセット（初期化）する制御を行う。

電流検出装置１０は、スイッチング電源装置１の出力電流Ｉｏを検出する検出装置であり、ロゴスキーコイル１１と、積分回路１２と、検出処理部１３とを備えている。
ロゴスキーコイル１１は、インダクタ４の第１端（ノードＮ１）に接続されたスイッチング素子３０に流れる電流を検出する。ロゴスキーコイル１１は、例えば、スイッチング素子３１のソース端子とノードＮ１との間の接続線に配置され、当該接続線を流れる電流を検出する。

積分回路１２は、リセット機能を有し、ロゴスキーコイル１１の出力を積分する。ここで、図２を参照して、積分回路１２の詳細な構成について説明する。
図２は、本実施形態における積分回路１２の一例を示す回路図である。
図２に示すように、積分回路１２は、抵抗１２１と、オペアンプ１２２と、コンデンサ１２３と、リセットスイッチ１２４とを備えている。

抵抗１２１は、ロゴスキーコイル１１の一端とオペアンプ１２２の反転入力端子との間に接続されている。また、コンデンサ１２３は、オペアンプ１２２の反転入力端子（ノードＮ３）と、オペアンプ１２２の出力端子（ノードＮ４）との間に接続されている。

オペアンプ１２２は、抵抗１２１及びコンデンサ１２３が接続されることにより、積分回路として機能する。オペアンプ１２２は、反転入力端子に抵抗１２１を介してロゴスキーコイル１１の一端が接続され、非反転入力にロゴスキーコイル１１の他端が接続されている。オペアンプ１２２は、ロゴスキーコイル１１の出力を入力信号（ＩＮ）とし、ロゴスキーコイル１１の出力を積分した出力信号（ＯＵＴ）を出力する。

リセットスイッチ１２４は、コンデンサ１２３と並列に、オペアンプ１２２の反転入力端子（ノードＮ３）と、オペアンプ１２２の出力端子（ノードＮ４）との間に接続されている。リセットスイッチ１２４は、積分回路１２の出力電位をリセットするスイッチであり、制御部６が出力する制御信号Ｓ３によるパルス信号により導通状態が制御される。なお、リセットスイッチ１２４は、積分回路１２をリセットする際に、導通状態（オン状態）に制御される。

なお、積分回路１２は、制御部６が出力した制御信号Ｓ１により、スイッチング素子３１がオン状態に制御されると、図３に示すような出力信号を出力する。
図３は、本実施形態における積分回路１２の出力波形の一例を示す図である。
図３（ａ）に示す波形Ｗ１は、制御部６が出力した制御信号Ｓ１の信号波形を示している。また、図３（ｂ）に示す波形Ｗ２は、積分回路１２の出力波形を示している。図３において、横軸は、時間を示し、制御信号Ｓ１の縦軸は、論理状態を示している。また、積分回路１２の出力の縦軸は、電流値に対応する。

図３に示すように、時刻Ｔｓｔに制御信号Ｓ１がＨ（Ｈｉｇｈ（ハイ））状態になると、積分回路１２の出力が値ａに立ち上がり、インダクタ４によるリップル電流により、積分回路１２の出力値は、徐々に上昇する。また、時刻Ｔｅｎに制御信号Ｓ１がＬ（Ｌｏｗ（ロウ））状態になると、積分回路１２の出力値が立ち下り、この終了エッジにおける積分回路１２の出力が値ｂとなる（波形Ｗ２参照）。すなわち、積分回路１２の出力（波形Ｗ２）において、制御信号Ｓ１のパルス信号の開始エッジにおける積分回路１２の出力が値ａであり、制御信号Ｓ１のパルス信号の終了エッジにおける積分回路１２の出力が値ｂである。

このように、積分回路１２は、ロゴスキーコイル１１の出力を積分して、波形Ｗ２に示すような出力信号（出力波形）を出力する。なお、図３において、Ｉｒは、リップル電流値に対応する。また、ここでの開始エッジにおける積分回路１２の出力とは、例えば、制御信号Ｓ１のパルス信号の開始エッジに対応する積分回路１２の出力である。また、終了エッジにおける積分回路１２の出力とは、例えば、制御信号Ｓ１のパルス信号の終了エッジに対応する積分回路１２の出力である。

図１に説明に戻り、検出処理部１３は、例えば、ＣＰＵなどを含むプロセッサであり、積分回路１２の出力に基づいて、スイッチング電源装置１の出力電流Ｉｏを検出する。検出処理部１３は、スイッチング素子３１を制御する制御信号Ｓ１（パルス信号）のエッジにおける積分回路１２の出力値に基づいて、インダクタ４の第２端及び平滑コンデンサ５と接続された出力線Ｌ３から出力される出力電流Ｉｏを検出する。
例えば、検出処理部１３は、パルス信号のエッジにおける積分回路１２の出力値と、インダクタ４のインダクタ値Ｌに基づいて算出されたリップル電流値Ｉｒとに基づいて、出力電流Ｉｏを検出する。具体的に、検出処理部１３は、図３（ｂ）に示す波形Ｗ２に基づいて、下記の式（１）により、出力電流Ｉｏを算出する。

出力電流Ｉｏ＝ａ＋（リップル電流値Ｉｒ／２） ・・・ （１）

ここで、ａは、上述した開始エッジにおける積分回路１２の出力値である。このように、検出処理部１３は、制御信号Ｓ１（パルス信号）の開始エッジにおける積分回路１２の出力値ａと、リップル電流値Ｉｒと基づいて、出力電流Ｉｏを検出する。
また、検出処理部１３は、リップル電流値Ｉｒを下記の式（２）により算出する。

リップル電流値Ｉｒ＝（Ｖｉｎ−Ｖｏ）／Ｌ×Ｔｏｎ ・・・ （２）

ここで、Ｖｉｎは、スイッチング電源装置１の入力電圧（直流電源２の出力電圧）を示し、Ｖｏは、スイッチング電源装置１の出力電圧（出力線Ｌ３の電圧）を示している。また、Ｌは、インダクタ４のインダクタ値を示し、Ｔｏｎは、図３の時刻Ｔｓｔから時刻Ｔｅｎまでのパルス幅を示している。
このように、検出処理部１３は、インダクタ値Ｌと、インダクタ４への入力電圧Ｖｉｎと、出力線から出力される出力電圧Ｖｏと、制御信号Ｓ１（パルス信号）のパルス幅Ｔｏｎとに基づいて、リップル電流値Ｉｒを算出する。また、検出処理部１３は、式（２）及び式（１）を用いて、算出（検出）した出力電流Ｉｏの値（出力電流値）を、制御部６に出力する。

負荷部７は、スイッチング電源装置１が接続され、スイッチング電源装置１の出力電圧Ｖｏが供給される装置や回路などである。

次に、図面を参照して、本実施形態によるスイッチング電源装置１及び電流検出装置１０の動作について説明する。
図１に示すように、スイッチング電源装置１では、直流電源２の出力電圧である入力電圧Ｖｉｎを、スイッチング素子３１、スイッチング素子３２、及びインダクタ４により構成される降圧回路により、降圧して、出力電圧Ｖｏを負荷部７に供給する。また、電流検出装置１０は、スイッチング電源装置１の出力電流Ｉｏを検出し、検出した出力電流Ｉｏの値を制御部６に出力する。制御部６は、電流検出装置１０が検出した出力電流Ｉｏに基づいて、出力電圧Ｖｏが所定の値になるように、スイッチング素子３１及びスイッチング素子３２を制御する。

次に、図４を参照して、本実施形態における電流検出装置１０の動作について説明する。
図４は、本実施形態における電流検出装置１０の動作の一例を示すフローチャートである。
この図に示すように、電流検出装置１０では、まず、積分回路１２が、ロゴスキーコイル１１の出力を積分する（ステップＳ１０１）。制御部６が出力する制御信号Ｓ３により、積分回路１２のリセットスイッチ１２４がオン状態になり、積分回路１２をリセット（初期化）する。そして、制御部６が出力する制御信号Ｓ１のパルス信号により、スイッチング素子３１がオン状態にされると、積分回路１２が、ロゴスキーコイル１１の出力を積分して、図３（ｂ）に示す波形Ｗ２のような出力波形を検出処理部１３に出力する。

次に、検出処理部１３は、開始エッジにおける積分回路１２の出力値ａと、リップル電流値Ｉｒと基づいて、出力電流値を算出する（ステップＳ１０２）。検出処理部１３は、例えば、上述した式（２）により、リップル電流値Ｉｒを算出する。そして、検出処理部１３は、算出したリップル電流値Ｉｒと、開始エッジにおける積分回路１２の出力値ａと、上述した式（１）により、出力電流Ｉｏを算出する。

次に、検出処理部１３は、算出した出力電流値を出力する（ステップＳ１０３）。すなわち、検出処理部１３は、上述した式（１）により算出した出力電流Ｉｏの値を、例えば、制御部６に出力する。ステップＳ１０３の処理後に、検出処理部１３は、出力電流Ｉｏを検出する処理を終了する。

以上説明したように、本実施形態による電流検出装置１０は、ロゴスキーコイル１１と、積分回路１２と、検出処理部１３とを備える。ロゴスキーコイル１１は、インダクタ４の第１端（ノードＮ１）に接続されたスイッチング素子３０（例えば、スイッチング素子３１）に流れる電流を検出する。積分回路１２は、リセット機能を有し、ロゴスキーコイル１１の出力を積分する。検出処理部１３は、スイッチング素子３０を制御するパルス信号（例えば、制御信号Ｓ１）のエッジにおける積分回路１２の出力値に基づいて、インダクタ４の第２端（ノードＮ２）及び平滑コンデンサ５と接続された出力線Ｌ３から出力される出力電流Ｉｏを検出する。

これにより、積分回路１２が、リセット機能により出力値をリセットしてから、ロゴスキーコイル１１の出力を積分して出力値を出力する。検出処理部１３が、スイッチング素子３０を制御するパルス信号のエッジにおける積分回路１２の出力値に基づいて、出力電流Ｉｏを検出する。そのため、本実施形態による電流検出装置１０は、ロゴスキーコイル１１を用いるため、電力損失を発生させずに、出力電流Ｉｏを正確に検出することができる。
また、本実施形態による電流検出装置１０は、２つのスイッチング素子３０うちの一方（例えば、スイッチング素子３１）に流れる電流を、ロゴスキーコイル１１により検出するため、構成を簡略化することができる。

また、本実施形態では、検出処理部１３は、パルス信号（制御信号Ｓ１）のエッジにおける積分回路１２の出力値と、インダクタ４のインダクタ値に基づいて算出されたリップル電流値Ｉｒとに基づいて、出力電流Ｉｏを検出する。
これにより、本実施形態による電流検出装置１０は、積分回路１２の出力値と、リップル電流値Ｉｒとに基づく簡易な手法により、出力電流Ｉｏを検出することができる。

また、本実施形態では、検出処理部１３は、パルス信号（制御信号Ｓ１）の開始エッジにおける積分回路１２の出力値ａと、リップル電流値Ｉｒと基づいて、出力電流Ｉｏを検出する（上述した式（１））。
これにより、本実施形態による電流検出装置１０は、２つのエッジのうちの片方（開始エッジ）を用いるため、さらに簡易な手法により、出力電流Ｉｏを検出することができる。

また、本実施形態では、検出処理部１３は、インダクタ値Ｌと、インダクタ４への入力電圧Ｖｉｎと、出力線から出力される出力電圧Ｖｏと、パルス信号（制御信号Ｓ１）のパルス幅Ｔｏｎとに基づいて、リップル電流値Ｉｒを算出し（上述した式（２））、算出したリップル電流値Ｉｒと、パルス信号のエッジにおける積分回路１２の出力値とに基づいて、出力電流Ｉｏを検出する。
これにより、本実施形態による電流検出装置１０は、リップル電流値Ｉｒを算出により容易に得ることができ、さらに簡易な手法により、出力電流Ｉｏを検出することができる。

また、本実施形態によるスイッチング電源装置１は、上述した電流検出装置１０と、インダクタ４と、スイッチング素子３０（スイッチング素子３１）と、インダクタ４の第２端（ノードＮ２）に接続された平滑コンデンサ５とを備える。
これにより、本実施形態によるスイッチング電源装置１は、上述した電流検出装置１０と同様の効果を奏し、電力損失を発生させずに、出力電流Ｉｏを正確に検出することができる。また、このことにより、本実施形態によるスイッチング電源装置１は、変換効率を向上させることができる。

［第２の実施形態］
次に、図面を参照して、第２の実施形態によるスイッチング電源装置１及び電流検出装置１０について説明する。
本実施形態による電流検出装置１０は、検出処理部１３による出力電流Ｉｏの算出処理が異なる点を除いて、第１の実施形態と同様である。本実施形態では、検出処理部１３が終了エッジにおける積分回路１２の出力値ｂを用いて、出力電流Ｉｏの算出する変形例について説明する。本実施形態によるスイッチング電源装置１及び電流検出装置１０の構成は、図１及び図２に示す第１の実施形態と同様であるため、ここではその説明を省略する。

なお、本実施形態では、検出処理部１３は、下記の式（３）により、制御信号Ｓ１（パルス信号）の終了エッジにおける積分回路１２の出力値ｂと、リップル電流値Ｉｒと基づいて、出力電流Ｉｏを検出する。

出力電流Ｉｏ＝ｂ−（リップル電流値Ｉｒ／２） ・・・ （３）

ここで、ｂは、上述した図３（ｂ）に示す終了エッジにおける積分回路１２の出力値である。
なお、検出処理部１３は、リップル電流値Ｉｒの算出を、第１の実施形態と同様に、上述した式（２）により算出する。

次に、図５を参照して、本実施形態による電流検出装置１０の動作について説明する。
図５は、本実施形態における電流検出装置１０の動作の一例を示すフローチャートである。
図５において、ステップＳ２０１及びステップＳ２０３の処理は、上述した図４に示すステップＳ１０１及びステップＳ１０３の処理と同様であるため、ここではその説明を省略する。

ステップＳ２０２において、検出処理部１３は、終了エッジにおける積分回路１２の出力値ｂと、リップル電流値Ｉｒと基づいて、出力電流値を算出する。検出処理部１３は、例えば、上述した式（２）により、リップル電流値Ｉｒを算出する。そして、検出処理部１３は、算出したリップル電流値Ｉｒと、終了エッジにおける積分回路１２の出力値ｂと、上述した式（３）により、出力電流Ｉｏを算出する。

以上説明したように、本実施形態による電流検出装置１０では、検出処理部１３は、パルス信号（制御信号Ｓ１）の終了エッジにおける積分回路１２の出力値ｂと、リップル電流値Ｉｒと基づいて、出力電流Ｉｏを検出する（上述した式（３））。
これにより、本実施形態による電流検出装置１０は、２つのエッジのうちの片方（終了エッジ）を用いるため、第１の実施形態と同様に、さらに簡易な手法により、出力電流Ｉｏを検出することができる。また、本実施形態による電流検出装置１０は、第１の実施形態と同様に、電力損失を発生させずに、出力電流Ｉｏを正確に検出することができる。

［第３の実施形態］
次に、図面を参照して、第３の実施形態によるスイッチング電源装置１及び電流検出装置１０について説明する。
本実施形態による電流検出装置１０は、検出処理部１３による出力電流Ｉｏの算出処理が異なる点を除いて、第１及び第２の実施形態と同様である。本実施形態では、検出処理部１３が開始エッジ及び終了エッジにおける積分回路１２の出力値（ａ、ｂ）を用いて、出力電流Ｉｏの算出する変形例について説明する。本実施形態によるスイッチング電源装置１及び電流検出装置１０の構成は、図１及び図２に示す第１の実施形態と同様であるため、ここではその説明を省略する。

なお、本実施形態では、検出処理部１３は、下記の式（４）により、制御信号Ｓ１（パルス信号）の終了エッジにおける積分回路１２の出力値ｂと、リップル電流値Ｉｒと基づいて、出力電流Ｉｏを検出する。すなわち、検出処理部１３は、開始エッジにおける積分回路１２の出力値ａと、終了エッジにおける積分回路１２の出力値ｂとの平均値を、出力電流Ｉｏの値として生成する。

出力電流Ｉｏ＝ａ＋（ｂ−ａ）／２＝（ａ＋ｂ）／２ ・・・ （４）

ここで、ａは、上述した図３（ｂ）に示す開始エッジにおける積分回路１２の出力値である。また、ｂは、上述した図３（ｂ）に示す終了エッジにおける積分回路１２の出力値である。
なお、検出処理部１３は、リップル電流値Ｉｒの算出を実行しない。

次に、図６を参照して、本実施形態による電流検出装置１０の動作について説明する。
図６は、本実施形態における電流検出装置１０の動作の一例を示すフローチャートである。
図６において、ステップＳ３０１及びステップＳ３０３の処理は、上述した図４に示すステップＳ１０１及びステップＳ１０３の処理と同様であるため、ここではその説明を省略する。

ステップＳ３０２において、検出処理部１３は、開始エッジにおける積分回路１２の出力値ａと、終了エッジにおける積分回路１２の出力値ｂと基づいて、出力電流値を算出する。検出処理部１３は、例えば、上述した式（４）により、出力電流Ｉｏを算出する。

以上説明したように、本実施形態による電流検出装置１０では、検出処理部１３は、パルス信号の開始エッジ及び終了エッジにおける積分回路１２の出力値（ａ、ｂ）に基づいて、出力電流Ｉｏを検出する（上述した式（４））。
これにより、本実施形態による電流検出装置１０は、第１及び第２の実施形態と同様に、電力損失を発生させずに、出力電流Ｉｏを正確に検出することができる。

また、本実施形態では、検出処理部１３は、開始エッジにおける積分回路１２の出力値ａと、終了エッジにおける積分回路１２の出力値ｂとの平均値を、出力電流Ｉｏの値として生成する。
これにより、本実施形態による電流検出装置１０は、リップル電流値Ｉｒを算出する必要がないため、第１及び第２の実施形態よりも、さらに簡易な手法により、出力電流Ｉｏを検出することができる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、ロゴスキーコイル１１は、上側のスイッチング素子３１のソース端子とノードＮ１との間の接続線に配置される例を説明したが、これに限定されるものではなく、例えば、下側のスイッチング素子３２のドレイン端子とノードＮ１との間の接続線に配置されるようにしてもよい。この場合、ロゴスキーコイル１１は、インダクタ４の第１端（ノードＮ１）に接続されたスイッチング素子３１に流れる電流を検出する。

また、この場合の積分回路１２は、制御部６が出力した制御信号Ｓ２により、スイッチング素子３２がオン状態に制御されると、図７に示すような出力信号を出力する。
図７は、下側のスイッチング素子３２に流れる電流を検出する場合における本実施形態における積分回路１２の出力波形の一例を示す図である。
図７（ａ）に示す波形Ｗ３は、制御部６が出力した制御信号Ｓ２の信号波形を示している。また、図７（ｂ）に示す波形Ｗ４は、積分回路１２の出力波形を示している。図７において、横軸は、時間を示し、制御信号Ｓ２の縦軸は、論理状態を示している。また、積分回路１２の出力の縦軸は、電流値に対応する。

図７に示すように、時刻Ｔｓｔに制御信号Ｓ１がＨ（ハイ）状態になると、積分回路１２の出力が値ａに立ち上がり、インダクタ４によるリップル電流により、積分回路１２の出力値は、徐々に下降する。また、時刻Ｔｅｎに制御信号Ｓ２がＬ（ロウ）状態になると、積分回路１２の出力値が立ち下り、この終了エッジにおける積分回路１２の出力が値ｂとなる（波形Ｗ４参照）。すなわち、積分回路１２の出力（波形Ｗ４）において、制御信号Ｓ２のパルス信号の開始エッジにおける積分回路１２の出力が値ａであり、制御信号Ｓ１のパルス信号の終了エッジにおける積分回路１２の出力が値ｂである。このように、積分回路１２は、ロゴスキーコイル１１の出力を積分して、波形Ｗ４に示すような出力信号（出力波形）を出力する。なお、図７において、Ｉｒは、リップル電流値に対応し、この場合、負の値となる。また、この場合も、検出処理部１３は、上記の各実施形態と同様に、式（１）〜式（４）により、出力電流Ｉｏを算出可能である。

また、上記の各実施形態において、スイッチング電源装置１が降圧型のスイッチングレギュレータである場合の一例を説明したが、これに限定されるものではなく、例えば、昇圧型のスイッチングレギュレータ、ＤＣ／ＤＣコンバータなどに、電流検出装置１０を適用してもよい。

また、上記の第１及び第２の実施形態において、検出処理部１３は、式（２）により、毎回、パルス幅Ｔｏｎに応じたリップル電流値Ｉｒを算出する例を説明したが、これに限定されるものではなく、例えば、各パルス幅Ｔｏｎに応じたリップル電流値Ｉｒを予め算出しておいて、記憶部などに記憶させるようにしてもよい。

また、上述の制御部６及び検出処理部１３は、内部に、コンピュータシステムを有している。そして、上述した制御部６及び検出処理部１３の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。

１ スイッチング電源装置
２ 直流電源
４ インダクタ
５ 平滑コンデンサ
６ 制御部
７ 負荷部
１０ 電流検出装置
１１ ロゴスキーコイル
１２ 積分回路
１３ 検出処理部
３０、３１、３２ スイッチング素子
１２１ 抵抗
１２２ オペアンプ
１２３ コンデンサ
１２４ リセットスイッチ

Claims (8)

1. インダクタの第１端に接続されたスイッチング素子に流れる電流を検出するロゴスキーコイルと、
   リセット機能を有し、前記ロゴスキーコイルの出力を積分する積分回路と、
   前記スイッチング素子を制御するパルス信号のエッジにおける前記積分回路の出力値に基づいて、前記インダクタの第２端及び平滑コンデンサと接続された出力線から出力される出力電流を検出する検出処理部と
   を備えることを特徴とする電流検出装置。
2. 前記検出処理部は、前記パルス信号のエッジにおける前記積分回路の出力値と、前記インダクタのインダクタ値に基づいて算出されたリップル電流値とに基づいて、前記出力電流を検出する
   ことを特徴とする請求項１に記載の電流検出装置。
3. 前記検出処理部は、前記パルス信号の開始エッジにおける前記積分回路の出力値と、前記リップル電流値と基づいて、前記出力電流を検出する
   ことを特徴とする請求項２に記載の電流検出装置。
4. 前記検出処理部は、前記パルス信号の終了エッジにおける前記積分回路の出力値と、前記リップル電流値と基づいて、前記出力電流を検出する
   ことを特徴とする請求項２に記載の電流検出装置。
5. 前記検出処理部は、前記インダクタ値と、前記インダクタへの入力電圧と、前記出力線から出力される出力電圧と、前記パルス信号のパルス幅とに基づいて、前記リップル電流値を算出し、算出した前記リップル電流値と、前記パルス信号のエッジにおける前記積分回路の出力値とに基づいて、前記出力電流を検出する
   ことを特徴とする請求項２から請求項４のいずれか一項に記載の電流検出装置。
6. 前記検出処理部は、前記パルス信号の開始エッジ及び終了エッジにおける前記積分回路の出力値に基づいて、前記出力電流を検出する
   ことを特徴とする請求項１に記載の電流検出装置。
7. 前記検出処理部は、前記開始エッジにおける前記積分回路の出力値と、前記終了エッジにおける前記積分回路の出力値との平均値を、前記出力電流の値として生成する
   ことを特徴とする請求項６に記載の電流検出装置。
8. 請求項１から請求項７のいずれか一項に記載の電流検出装置と、
   前記インダクタと、
   前記スイッチング素子と、
   前記インダクタの第２端に接続された前記平滑コンデンサと
   を備えることを特徴とするスイッチング電源装置。

Images