JP2019077599A - 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ - Google Patents

Abstract

【課題】薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜を形成でき、かつ成膜時の割れやノジュールの生成を抑制できる酸化物焼結体、および当該焼結体を有するスパッタリングターゲットの提供。
【解決手段】Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素を含み、ＧａＩｎＯ₃結晶を含み、さらにＳｎＯ₂結晶または（Ｇａ_1.0-ｘＩｎ_ｘ）₂ＳｎＯ₅結晶（０．１０≦ｘ≦０．５０）の少なくとも一方を含むことを特徴とする、酸化物焼結体。
【選択図】なし

Description

本発明は、酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタに関する。

薄膜トランジスタに用いられるアモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリヤ移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型、高解像度および高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。

酸化物半導体の形成に当たっては、スパッタリングターゲットをスパッタリングすることにより薄膜を形成するスパッタリング法が好適に用いられる。これは、スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。

酸化物半導体のなかでも、インジウム、ガリウム、スズ、および酸素からなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｓｎ−Ｏ、以下「ＩＧＴＯ」と略記する）は、高いキャリヤ移動度と、有機酸による優れたエッチングレートと、リン酸、酢酸および硝酸を含む混酸に対する耐薬品性とを有することから注目されている。

特許文献１には、Ｉｎ₂Ｏ₃、Ｇａ₂Ｏ₃およびＳｎＯ₂からなる透明導電膜の製造方法が記載され、スパッタリングターゲットが例示されている。
特許文献２には、Ｉｎ₂Ｏ₃にＧａ₂Ｏ₃およびＳｎＯ₂を添加した酸化物半導体膜が記載されている。
特許文献３には、Ｉｎ、Ｇａ_、およびＳｎを含み、Ｚｎを選択的に含有する酸化物半導体膜が記載されている。
引用文献４には、Ｉｎ₂Ｏ₃にＧａ₂Ｏ₃およびＳｎＯ₂を添加した酸化物半導体膜とＩｎ₂Ｏ₃にＧａ₂Ｏ₃、ＳｎＯ₂およびＺｎＯを添加した酸化物半導体膜を積層したトランジスタおよびスパッタリングターゲットが例示されている。

特許文献５、６には、Ｉｎ₂Ｏ₃、Ｇａ₂Ｏ₃およびＳｎＯ₂を焼結して得られる酸化物焼結体が記載されている。

特開２０００−０７７３５８号公報 国際公開第２０１１−１０５０４７号 国際公開第２０１３−０２７３９１号 国際公開第２０１５−１０８１１０号 国際公開第２０１５−１２２４１７号 国際公開第２０１５−０８０２７１号

しかしながら、引用文献１から引用文献６に記載の技術には、以下のような問題があった。

特許文献１に記載の技術は導電体膜に係る技術であり、半導体薄膜が得られないという問題があった。理由の１つは、Ｇａの含有量が少なすぎて酸化インジウムの酸素欠損が多くなり過ぎるためである。

特許文献２、３に記載の技術は、酸素を含む雰囲気で成膜することにより、酸素欠損を抑制して半導体薄膜を得ている。しかしながら、酸素を多量に含む雰囲気で成膜すると、ノジュールまたはイエローフレークと呼ばれる、酸化物系の異物が成膜時にターゲット表面に生成し、異常放電や割れの原因になるという問題があった。

特許文献４、５に記載の技術では、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆化合物およびＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆化合物のような、比較的強度が低い化合物が焼結体中に生成する。そのため、ボンディング中に割れが発生する場合があった。また、高パワーでスパッタリングした場合に、ターゲットにヘアーラインクラックと呼ばれる微細なクラックが入る場合があり、それが異常放電の原因となり、薄膜の生産性を低下さたり、特性や歩留を低下させる場合があった。
特許文献５では、割れ、およびクラックの問題を解決するために、二段焼成法でＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆化合物の成長を抑制したスパッタリングターゲットを製造しているが、このような製法は、コストと工数を要するという問題があった。

特許文献６に記載の技術は、製造したターゲットを用いて半導体薄膜を成膜した旨が記載されておらず、当該文献記載の条件で、割れ、およびクラックの発生が抑制できるのか不明であった。
本発明は上記課題に鑑みてなされたものであり、薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜を形成でき、かつ成膜時の割れやノジュールの生成を抑制できる酸化物焼結体、および当該焼結体を有するスパッタリングターゲットの提供を目的とする。薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜、および当該薄膜を備える薄膜トランジスタを提供することも目的とする。

本発明によれば、以下の酸化物焼結体が提供される。
［１］Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素を含み、ＧａＩｎＯ₃結晶を含み、さらにＳｎＯ₂結晶または（Ｇａ_1.0-xＩｎ_x）₂ＳｎＯ₅結晶（０．１０≦ｘ≦０．５０）の少なくとも一方を含むことを特徴とする、酸化物焼結体。
［２］Ｇａ₃ＩｎＳｎ₃Ｏ₁₂結晶、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆結晶およびＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆結晶を含まないことを特徴とする、［１］に記載の酸化物焼結体。
［３］ＧａＩｎＯ₃結晶を主成分として含むことを特徴とする、［１］または［２］に記載の酸化物焼結体。
［４］Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素を含み、Ｇａ₃ＩｎＳｎ₃Ｏ₁₂結晶、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆結晶およびＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆結晶を含まないことを特徴とする、酸化物焼結体。
［５］Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素の原子組成比が下記式（１）から式（４）を満たす範囲であることを特徴とする、［１］から［４］のいずれか１つに記載の酸化物焼結体。
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（１）
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（２）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（３）
０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（４）
［６］Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を下記式（５）から式（８）を満たす原子組成比の範囲で含有することを特徴とする、酸化物焼結体。
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（５）
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（６）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（７）
０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（８）
［７］相対密度が９５％以上であることを特徴とする［１］から［６］のいずれか１つに記載の酸化物焼結体。
［８］バルク抵抗が２０ｍΩｃｍ以下であることを特徴とする［１］から［７］のいずれか１つに記載の酸化物焼結体。

本発明によれば、以下のスパッタリングターゲットが提供される。
［９］［１］から［８］のいずれか１つに記載の酸化物焼結体を備えることを特徴とするスパッタリングターゲット。
本発明によれば、以下の酸化物半導体薄膜が提供される。
［１０］ Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を式（９）から式（１２）を満たす原子組成比の範囲で含有することを特徴とする、酸化物半導体薄膜。
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（９）
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１０）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１１）
０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（１２）

本発明によれば、以下の薄膜トランジスタが提供される。
［１１］［１０］に記載の酸化物半導体薄膜を備えることを特徴とする薄膜トランジスタ。
本発明によれば、以下の電子機器が提供される。
［１２］［１１］に記載の薄膜トランジスタを含む、電子機器。

本発明によれば、薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜を形成でき、かつ成膜時の割れやノジュールの生成を抑制できる酸化物焼結体、および当該焼結体を有するスパッタリングターゲットを提供できる。薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜、および当該薄膜を備える薄膜トランジスタも提供できる。

本実施形態に係るターゲットの形状を示す斜視図。 本実施形態に係る薄膜トランジスタを示す概略断面図。 本実施形態に係る薄膜トランジスタを示す概略断面図。 本実施形態に係る薄膜トランジスタを用いた表示装置を示す図であって、（Ａ）は上面図、（Ｂ）はＶＡ型液晶表示装置の画素に適用することができる画素部の回路を示す図、（Ｃ）は有機ＥＬ素子を用いた表示装置の画素構造を示す図。 本実施形態に係る薄膜トランジスタを用いた固体撮像素子の画素部の回路を示す図。 実施例１の酸化物焼結体のＸＲＤ回折パターンを示す図であって、上段は実測値、下段は、純物質（ＩＣＤＤ、International Centre for Diffraction Dataに収録された標準物質）の値。 実施例２の酸化物焼結体のＸＲＤ回折パターンを示す図であって、上段は実測値、下段は、純物質（ＩＣＤＤに収録された標準物質）の値。 実施例３の酸化物焼結体のＸＲＤ回折パターンを示す図であって、上段は実測値、下段は、純物質（ＩＣＤＤに収録された標準物質）の値。 比較例１の酸化物焼結体のＸＲＤ回折パターンを示す図であって、上段は実測値、下段は、純物質（ＩＣＤＤに収録された標準物質）の値。 （Ａ）はガラス基板上に酸化物膜を形成した状態を示す概略断面図、（Ｂ）は、（Ａ）に、さらにＳｉＯ₂膜を形成した状態を示す概略断面図。

本実施形態では、酸化物焼結体に含まれる「化合物」を、「結晶」と称して説明することがあるがそれぞれは同様の意味を示す。
＜本発明の背景＞
まず、本発明の背景を簡単に説明する。
ＩＧＴＯ酸化物焼結体において、スパッタ時にターゲットにヘアーラインクラックが生じる場合があることは公知である。
ヘアーラインクラックが生じる原因は明らかではないが、スパッタリングターゲット中にＧａ₃Ｉｎ₅Ｓｎ₂Ｏ₁₆、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆、またはＧａ₃ＩｎＳｎ₅Ｏ₁₆等の化合物が存在するのが原因と推察される。このように推察する理由は、これらの化合物の結晶相の結晶軸方向の熱膨張率が異なるため、スパッタ等により一方向から熱が加わった場合に、内部応力が発生し、ヘアーラインクラックが発生すると考えられるためである。
これの問題に対し、本発明者らは、ヘアーラインクラックの発生を防止するために、Ｇａ₃Ｉｎ₅Ｓｎ₂Ｏ₁₆、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆、およびＧａ₃ＩｎＳｎ₅Ｏ₁₆等の化合物の生成を抑制する原料を添加することを考えた。
ただし、添加元素は、スパッタにより成膜した膜にも含まれるため、単に化合物の生成を抑制できるだけでなく、半導体薄膜の特性を悪化させないようにする必要がある。

本発明者らは、さらなる検討の結果、ＩＧＴＯ酸化物焼結体にＡｌを添加することにより、Ｇａ₃Ｉｎ₅Ｓｎ₂Ｏ₁₆、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆、およびＧａ₃ＩｎＳｎ₅Ｏ₁₆等の化合物の生成が抑制され、ヘアーラインクラックの発生を防止できることを見出した。これは高パワー成膜やスパッタリング装置の大型化にも対応できる可能性がある。
さらに、ＩＧＴＯ酸化物焼結体にＡｌを添加したターゲットを用いて生成した酸化物半導体薄膜は、低温アニールでも安定したＴＦＴ特性を発現する組成であり、また、ＴＦＴの作製において保護膜または絶縁膜を化学蒸着法（ＣＶＤ）で形成する際の加熱等での半導体特性の劣化が小さい（ＣＶＤ耐性が高い）ことが判明したため、本発明を創出するに至った。
以上が本発明の背景である。

＜酸化物焼結体の構造＞
次に、本実施形態に係る酸化物焼結体の構造について説明する。
本実施形態に係る酸化物焼結体は、Ｉｎ元素（インジウム）、Ｇａ元素（ガリウム）、Ｓｎ元素（スズ）、およびＡｌ元素（アルミニウム）を含む。

インジウムは、半導体薄膜の移動度を担う酸化物である。
ガリウムは、酸化インジウムの結晶化を抑えたり、酸素欠損の発生を抑える効果と、得られる酸化物半導体薄膜のバンドギャップを大きくする効果を有する。
スズは、耐薬品性を有する。また、導電膜にも使用されることから、半導体薄膜の移動度に影響を及ぼすことは少なく、高価なインジウムの添加量を減らす効果も有する。

Ａｌは、Ｇａ₃Ｉｎ₅Ｓｎ₂Ｏ₁₆、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆、およびＧａ₃ＩｎＳｎ₅Ｏ₁₆等の化合物の発生を抑制し、これにより、焼結体の強度を上昇させる効果を有する。
Ａｌ添加によりＧａ₃Ｉｎ₅Ｓｎ₂Ｏ₁₆、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆、およびＧａ₃ＩｎＳｎ₅Ｏ₁₆等の化合物の発生が抑制される原因は明確でないが、以下の推察ができる。
具体的には、ＡｌはＧａ、Ｓｎ、およびＩｎよりもイオン半径が小さいため、結晶の格子間や結晶粒界、元素欠陥の後などに存在すると考えられ、複雑な結晶構造を示すＧａ₃Ｉｎ₅Ｓｎ₂Ｏ₁₆、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆、およびＧａ₃ＩｎＳｎ₅Ｏ₁₆等の化合物の析出を抑制し、より単純な結晶構造であるＧａＩｎＯ₃、ＳｎＯ₂、（Ｇａ_0.7Ｉｎ_0.3）₂ＳｎＯ₅などの結晶が析出するものと考えられる。

本実施形態に係る酸化物焼結体は、前記酸化物焼結体が、Ｇａ₃ＩｎＳｎ₃Ｏ₁₂結晶、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆結晶およびＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆結晶を含まないことが望ましい。
これにより、ヘアーラインクラックの発生を抑制できる。

本実施形態に係る酸化物焼結体は、ＧａＩｎＯ₃結晶を含むことが好ましく、主成分として含むことがより好ましい。これにより、ヘアーラインクラック等の発生がなくなり、異常放電のない安定したスパッタリングが行えるようになる。「ＧａＩｎＯ₃結晶を主成分として含む」とは、ＧａＩｎＯ₃結晶が、焼結体中に占める割合が５０質量％以上であることを意味する。
ＧａＩｎＯ₃結晶が、焼結体中に占める割合は、好ましくは、６０質量％以上であり、より好ましくは、７０質量％以上であり、さらに好ましくは、８０質量％以上である。

本実施形態に係る酸化物焼結体は、ＳｎＯ₂結晶および（Ｇａ_1.0-xＩｎ_x）₂ＳｎＯ₅結晶（０．１０≦ｘ≦０．５０）のいずれか一方または両方を含有していてもよい。ＳｎＯ₂結晶および（Ｇａ_1.0-xＩｎ_x）₂ＳｎＯ₅結晶は、熱伝導率が良く、また、線膨張係数も小さいので、熱歪による焼結体中の内部応力が大きくなることを抑える効果があり、スパッタリング中のヘアーラインクラックの発生を抑える効果もある。（Ｇａ_1.0-xＩｎ_x）₂ＳｎＯ₅結晶の具体例としては、ｘ＝０．３の（Ｇａ_0.7Ｉｎ_0.3）₂ＳｎＯ₅が挙げられる。

＜酸化物焼結体の組成＞
本実施形態に係る酸化物焼結体の組成は、スパッタ時の熱応力で割れることなく、かつ成膜した酸化物半導体薄膜の特性が優れたものであれば、限定しない。具体的な原子組成比としては、以下の式（１）から式（４）を満たす範囲が好ましい。
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（１）
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（２）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（３）
０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（４）

原子組成比を式（１）から式（４）に規定する範囲にすることにより、ヘアーラインクラックなどが発生しないターゲットが得られる。また、当該ターゲットを用いて生成した半導体薄膜の特性も優れる。

式（１）において、インジウムの含有量を０．２０以上とすることにより、移動度の低下を防ぐことができる。式（１）において、インジウムの含有量を０．５５以下とすることにより、スパッタで成膜した膜が結晶化したり、酸素欠損の量が増えすぎて、導体になったりするのを防げる。より好ましくは、０．２５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５、さらに好ましくは、０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５である。

式（２）において、ガリウムの含有量を０．０１以上とすることにより酸素欠損を抑える効果が発現し、スパッタした膜が半導体薄膜になる。式（２）において、ガリウムの含有量を０．５０以下とすることにより、酸素欠損が少なくなり過ぎて、膜が絶縁体化するのを防げる。より好ましくは、０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５、さらに好ましくは、０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０である。

式（３）において、スズの含有量を０．０１以上とすることにより、耐薬品性が発現する。式（３）において、スズの含有量を０．５０以下とすることにより、エッチングによる半導体薄膜のアイランド形成ができる。より好ましくは、０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５、さらに好ましくは０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０である。

式（４）において、アルミニウムの含有量を０．０５以上とすることにより、本実施形態の化合物を含んだ酸化物焼結体を得ることができる。また、本実施形態の酸化物焼結体から得られる酸化物半導体膜を用いた薄膜トランジスタの移動度を十分な値にできる。さらに、本実施形態の酸化物焼結体から得られる酸化物半導体膜は、低温アニールでも安定したＴＦＴ特性を発現する。式（４）において、アルミニウムの含有量を０．３０以下とすることにより、移動度が小さくなり過ぎるのを防ぐことができる。
より好ましくは、０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．２５、さらに好ましくは０．０８≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．２２である。

Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素以外の元素は特に限定しない。
ただし、本実施形態に係る酸化物焼結体は、Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を含み、残部（Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を除いた元素）が酸素と不可避不純物からなるものが好ましい。残部が酸素と不可避不純物であることにより、Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素以外の元素が酸化物焼結体や、当該酸化物焼結体を用いて製造された半導体薄膜の特性に与える影響を最小限にできる。
不可避不純物とは、意図的に添加しない元素であって、原料や製造工程で混入する元素を意味する。以下の説明でも同様である。

＜酸化物焼結体の物性＞
本実施形態に係る酸化物焼結体は、相対密度が９５％以上であることが好ましい。
相対密度が９５％以上とすることにより、成膜時のクラック発生やノジュール生成を抑制でき、得られる薄膜トランジスタの性能の低下や、歩留の低下、膜密度の低下を防ぐことができる。また、ＣＶＤ装置での成膜温度を上げることができる。相対密度は、好ましくは、９６％以上であり、より好ましくは、９７％以上である。
相対密度は、例えば、アルキメデス法で測定した酸化物焼結体の実測密度を、酸化物焼結体の理論密度で除した値を、百分率にして、算出することができる。
例えば、酸化物焼結体の原料粉末として酸化物Ａ、酸化物Ｂ、酸化物Ｃ、酸化物Ｄを用いた場合において、酸化物Ａ、酸化物Ｂ、酸化物Ｃ、酸化物Ｄの使用量（仕込量）をそれぞれａ（ｇ）、ｂ（ｇ）、ｃ（ｇ）、ｄ（ｇ）とすると、理論密度は、以下のように当てはめることで算出できる。
理論密度＝（ａ＋ｂ＋ｃ＋ｄ）／（（ａ／酸化物Ａの密度）＋（ｂ／酸化物Ｂの密度）＋（ｃ／酸化物Ｃの密度）＋（ｄ／酸化物Ｄの密度））
なお、各酸化物の密度は、密度と比重はほぼ同等であることから、化学便覧 基礎編Ｉ日本化学編 改定２版（丸善株式会社）に記載されている酸化物の比重の値を用いるとよい。なお、理論密度は、各酸化物の質量比を用いて以下のように算出することもできる。
理論密度＝１／（（酸化物Ａの質量比／酸化物Ａの密度）＋（酸化物Ｂの質量比／酸化物Ｂの密度）＋（酸化物Ｃの質量比／酸化物Ｃの密度）＋（酸化物Ｄの質量比／酸化物Ｄの密度））

本実施形態に係る酸化物焼結体は、バルク抵抗が２０ｍΩｃｍ以下であることが好ましい。
バルク抵抗は、より好ましくは１０ｍΩｃｍ以下、特に好ましくは５ｍΩｃｍ以下である。バルク抵抗を２０ｍΩｃｍ以下とすることにより、直流スパッタで安定した成膜を行うことができる。バルク抵抗の下限値は特に規定しないが、例えば１ｍΩｃｍ以上である。

バルク抵抗値は、公知の抵抗率計を使用して四探針法（ＪＩＳ Ｒ １６３７）に基づき測定できる。測定箇所は５箇所程度であり、平均値をバルク抵抗値とするのが好ましい。
測定箇所は、酸化物焼結体の平面形状が四角形の場合には、中心および四隅と中心の中間点の４点の計５箇所とするのが好ましい。
なお、酸化物焼結体の平面形状が円形の場合は、円に内接する正方形の中心および正方形の四隅と、中心の中間点の４点の計５箇所とするのが好ましい。
以上が、本実施形態に係る酸化物焼結体の説明である。

＜酸化物焼結体の製造方法＞
次に、本実施形態に係る酸化物焼結体の製造方法について説明する。
本実施形態に係る酸化物焼結体が製造できるものであれば、製造方法は特に限定しないが、以下の（ａ）から（ｃ）の工程を含む製法を例示できる。
（ａ）原料化合物粉末を混合して混合物を調製する工程。
（ｂ）混合物を成型して成型体を調製する工程。
（ｃ）成型体を焼結する工程。

（１）工程（ａ）：配合工程
配合工程は、酸化物焼結体の原料を混合する工程である。
原料としては、インジウム化合物の粉末、ガリウム化合物の粉末、スズ化合物の粉末、およびアルミニウム化合物の粉末を用いる。インジウム、スズおよびガリウムの化合物としては、例えば、酸化物、水酸化物が挙げられる。アルミニウム化合物としては、酸化物が挙げられる。焼結のしやすさ、副生成物の残存のし難さから、酸化物が好ましい。

原料の純度は、通常２Ｎ（９９質量％）以上、好ましくは３Ｎ（９９．９質量％）以上、特に好ましくは４Ｎ（９９．９９質量％）以上である。純度が２Ｎ以上とすることにより、耐久性が確保でき、液晶ディスプレイに用いた際に液晶側に不純物が入り、焼き付けが起こる可能性を低減できる。

金属酸化物等のターゲットの製造に用いる原料は、通常の混合粉砕機、例えば、湿式ボールミルやビーズミルまたは超音波装置を用いて、均一に混合および粉砕することが好ましい。

配合した原料は仮焼してもよい。仮焼は、スパッタリングターゲットの原料である化合物の混合物を得た後、必要に応じて設けられる工程である。
仮焼により、得られる焼結体の密度を上げることが容易になり好ましいが、コストアップになるおそれがある。そのため、仮焼を行わずに密度を上げることがより好ましい。

仮焼では、原料混合物を５００℃以上、１２００℃以下で、１時間以上、１００時間以下、熱処理することが好ましい。５００℃以上で１時間以上、熱処理することにより、インジウム化合物、ガリウム化合物、スズ化合物の熱分解が十分となる。一方、熱処理条件が、１２００℃以下、１００時間以下とすることにより粒子の粗大化を防止できる。
仮焼は、８００℃以上、１２００℃以下の温度範囲で、２時間以上、５０時間以下、実施することが好ましい。
得られた仮焼物は、下記の成型工程および焼成工程の前に粉砕するのが好ましい。

（２）工程（ｂ）：成型工程
成型工程は、原料混合物（上記仮焼工程を設けた場合には仮焼物）を加圧成型して成型体とする工程である。この工程により、ターゲットとして好適な形状に成型する。仮焼工程を設けた場合には、得られた仮焼物の微粉末を造粒した後、プレス成型により所望の形状に成型することができる。

成型体の平均厚みは５．５ｍｍ以上が好ましく、６ｍｍ以上がより好ましく、８ｍｍ以上がさらに好ましく、１２ｍｍ以上が特に好ましい。成型体の平均厚みが５．５ｍｍ以上だと、成型体の厚さ方向の温度勾配が減少し、表面と深部の結晶型の組合せの変動が生じにくくなることが期待できる。

本工程で用いることができる成型処理としては、例えば、プレス成型（一軸プレス）、金型成型、鋳込み成型、射出成型等も挙げられる。焼結密度の高い焼結体（ターゲット）を得るためには、冷間静水圧（ＣＩＰ）等で成型するのが好ましい。

また、プレス成型（一軸プレス）後に、冷間静水圧（ＣＩＰ）、熱間静水圧（ＨＩＰ）等で成型するように、２段階以上の成型工程を設けてもよい。
冷間静水圧、または静水圧加圧装置を用いる場合、面圧７８．５ＭＰａ（８００ｋｇｆ／ｃｍ²をＳＩ単位に換算）以上、３９２．４ＭＰａ（４０００ｋｇｆ／ｃｍ²をＳＩ単位に換算）で０．５分以上、６０分以下保持することが好ましく、面圧１９６．２ＭＰａ以上、２９４．３ＭＰａ以下で、２分以上、３０分以下保持することがより好ましい。前記範囲内であると、成型体内部の組成むら等が減り、均一化されることが期待される。面圧を７８．５ＭＰａ以上とすることによりで、焼結後の密度が低くなり、バルク抵抗も低くなる。面圧３９２．４ＭＰａ以下とすることにより、装置を大型化せずに成形できる。保持時間が０．５分以上であると、焼結後の密度と抵抗が高くなるのを防止できる。６０分以下であると時間が掛かりすぎ不経済となるのを防げる。
成型処理では、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成型助剤を用いてもよい。

（３）工程（ｃ）：焼結工程
焼結工程は、上記成型工程で得られた成型体を焼成する必須の工程である。
焼結工程は、酸素ガス雰囲気または酸素ガス加圧下で行うことが好ましい。酸素ガスを含有する雰囲気で焼結すると、得られるターゲットの密度を十分に向上させることができ、スパッタリング時の異常放電の発生を十分に抑制できる。

焼結温度までの昇温速度は３℃／分以下が好ましく、２．５℃／分以下がより好ましく、１．５℃／分以下が特に好ましい。昇温速度が３℃／分以下だと、表面と深部の結晶型の組合せが変動する可能性が低くなる。
昇温の途中で一度昇温を止め所定の温度で保持し、２段階以上で焼結を行っても良い。

焼結温度は、１２８０℃以上１５２０℃以下が好ましく、１３００℃以上１５００℃以下がより好ましく、１３２０℃以上１４８０℃以下がさらに好ましい。
焼結時間は、２時間以上９６時間以下が好ましく、４時間以上４８時間以下がより好ましく、６時間以上２４時間以下が特に好ましい。

冷却は放置して冷却してもよいが、冷却時の降温速度は、通常４℃／分以下、好ましくは２℃／分以下、より好ましくは１℃／分以下、さらに好ましくは０．８℃／分以下、特に好ましくは０．５℃／分以下である。４℃／分以下であると本実施形態に係る結晶型が得られやすい。また、降温時にクラックが発生しにくい。

焼結工程で得られた焼結体のバルク抵抗を全体として低減するために、還元処理工程を設けてもよい。還元方法としては、例えば、還元性ガスによる方法、真空焼成、または不活性ガスによる還元等が挙げられる。

還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素や、これらのガスと酸素との混合ガス等を用いることができる。
不活性ガス中での焼成による還元処理の場合、窒素、アルゴンや、これらのガスと酸素との混合ガス等を用いることができる。
還元処理を行うと、表面部と深部の抵抗値の違いを発生、または増幅させる場合があるため、還元処理は行わなくてもよい。

＜スパッタリングターゲット＞
次に、本実施形態に係るスパッタリングターゲットについて、図１を参照して説明する。
本実施形態に係るスパッタリングターゲットは、本実施形態に係る酸化物焼結体を備える。

具体的には、スパッタリングターゲットは、酸化物焼結体と、必要に応じて酸化物焼結体に設けられる、バッキングプレート等の冷却および保持用の部材を備える。

酸化物焼結体は、スパッタリングで成膜する膜原料である。形状は特に限定されないが、図１（Ａ）の符号１に示すような板状でもよく、図１（Ｂ）の符号１Ａに示すように円筒状でもよい。板状の場合、平面形状は図１（Ａ）の符号１に示すような矩形でもよく、図１（Ｃ）の符号１Ｂに示すような円形でもよい。酸化物焼結体は一体成型でもよく、図１（Ｄ）に示すように、複数に分割した酸化物焼結体（符号１Ｃ）をバッキングプレートに各々固定した多分割式でもよい。
バッキングプレートは、酸化物焼結体の保持や冷却用の部材である。材料は銅等の熱伝導性に優れた材料が好ましい。

スパッタリングターゲットは、例えば以下の工程で製造される。
（ｄ）酸化物焼結体の表面を研削する工程。
（ｅ）酸化物焼結体をバッキングプレートにボンディングする工程。
以下、各工程を具体的に説明する。

（４）工程（ｄ）：研削工程
研削（加工）工程は、焼結体を、スパッタリング装置への装着に適した形状に切削加工する工程である。
焼結体の表面は０．３ｍｍ以上研削するのが好ましい。研削する深さは、０．５ｍｍ以上研削するのが好ましく、２ｍｍ以上が特に好ましい。０．３ｍｍ以上研削することにより、表面付近の結晶構造の変動部分を除去できる。

酸化物焼結体を例えば、平面研削盤で研削して平均表面粗さＲａが５μｍ以下の素材とするのが好ましい。さらにスパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００×１０^-10ｍ以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液は水）で＃２０００以上にポリッシングしてもよく、遊離砥粒ラップ（研磨材はＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えて、ラッピングしてもよい。研磨方法はこれらの方法に限定されない。

研削工程後の酸化物焼結体は、エアーブローや流水洗浄等で清浄するのが好ましい。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。なお、エアーブローや流水洗浄では洗浄能力に限界があるので、さらに超音波洗浄等を行なうこともできる。超音波洗浄は、周波数が２５ｋＨｚ以上、３００ｋＨｚ以下の間で、多重発振させて行なう方法が有効である。例えば周波数が２５ｋＨｚ以上、３００ｋＨｚの間で、２５ｋＨｚ刻みに１２種類の周波数を多重発振させて、超音波洗浄を行なうのが良い。

（５）工程（ｅ）：ボンディング工程
工程（ｅ）は、研削後の焼結体を、金属インジウムなどの低融点金属で、バッキングプレートにボンディングする工程である。
以上がスパッタリングターゲットの説明である。

＜酸化物半導体薄膜＞
次に、本実施形態に係る酸化物半導体薄膜について、説明する。
本実施形態に係る酸化物半導体薄膜は、Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を含み、原子組成比が下記式（５）から式（８）を満たす。
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（５）
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（６）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（７）
０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（８）

式（５）から式（８）に示す組成範囲外では、薄膜トランジスタを形成する工程で使用されるＣＶＤ成膜装置での処理の際に、薄膜トランジスタの半導体部分のキャリヤ濃度が上昇し、その後のアニール処理によってもキャリヤ濃度が低下しない場合がある。この場合、トランジスタとして作動しない可能性がある。その場合、ＣＶＤ装置の成膜温度を低下させて、キャリヤ濃度の上昇を抑え、ＴＦＴ特性の発現を行っていたが、ＣＶＤ装置の成膜温度を低減させたことにより、耐久性の乏しいＴＦＴ特性しか得られない場合がある。

式（５）から式（８）の上下限の具体的な根拠、および、より好ましい範囲は、式（１）から式（４）の上下限の具体的な根拠、および、より好ましい範囲と同じである。
酸化物半導体薄膜中の各金属元素の含有量（原子比）は、ＩＣＰ（Inductive Coupled Plasma）測定またはＸＲＦ（X−ｒａｙFluorescence）測定により、各元素の存在量を測定することで求めることができる。ＩＣＰ測定は誘導プラズマ発光分析装置を用いることができる。ＸＲＦ測定は薄膜蛍光Ｘ線分析装置（ＡＺＸ４００、リガク社製）を用いることができる。
また、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ分析を用いても誘導プラズマ発光分析と同等の精度で酸化物半導体薄膜中の各金属元素の含有量（原子比）を分析できる。誘導プラズマ発光分析装置または薄膜蛍光Ｘ線分析装置で測定した金属元素の原子比が既知の標準酸化物薄膜の上面に、ソース・ドレイン電極をＴＦＴ素子と同様の材料をチャネル長で形成したものを標準材料とし、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ（ＩＭＳ ７ｆ−Ａｕｔｏ、ＡＭＥＴＥＫ社製）により酸化物半導体層の分析に行い各元素の質量スペクトル強度を得、既知の元素濃度と質量スペクトル強度の検量線を作製する。次に、実ＴＦＴ素子の酸化物半導体膜部分を、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ分析によるスペクトル強度から、前述の検量線を用いて、原子比を算出すると、算出された原子比は、別途薄膜蛍光Ｘ線分析装置または誘導プラズマ発光分析装置で測定された酸化物半導体膜の原子比の２原子％以内であることが確認できる。

Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素以外の元素は特に限定しない。
ただし、本実施形態に係る酸化物半導体薄膜は、Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を含み、残部が酸素と不可避不純物からなるものが好ましい。残部が酸素と不可避不純物であることにより、Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素以外の元素が酸化物半導体薄膜の特性に与える影響を最小限にできる。

酸化物半導体薄膜のキャリヤ密度は、通常１×１０¹⁸（ｃｍ^-3）以下が好ましく、より好ましくは１×１０¹⁴（ｃｍ^-3）以上、１×１０¹⁷（ｃｍ^-3）以下であり、さらに好ましくは１×１０¹⁵（ｃｍ^-3）以上、１×１０¹⁷（ｃｍ^-3）以下である。

酸化物半導体薄膜のキャリヤ密度が１×１０¹⁸（ｃｍ^-3）以下であると、薄膜トランジスタ等の素子を構成した際の漏れ電流、ノーマリーオンや、ｏｎ−ｏｆｆ比の低下を防ぐことができ、良好なトランジスタ性能が発揮できる。キャリヤ濃度が１×１０¹⁴（ｃｍ^-3）以上であると、トランジスタとして問題なく駆動する。
酸化物半導体薄膜のキャリヤ密度は、ホール効果測定方法により測定することができる。

酸化物半導体薄膜の移動度は１．０ｃｍ²／Ｖ・ｓ以上、５０．０ｍ²／Ｖ・ｓ以下が好ましい。酸化物半導体薄膜の移動度を１．０ｃｍ²／Ｖ・ｓ以上とすることにより、液晶ディスプレイを駆動できる。移動度はホール効果・比抵抗測定装置で求められる。

酸化物半導体薄膜はアモルファス構造であることが好ましい。アモルファス構造であるか否かは、ＸＲＤのピーク、特に２θで３０〜４０°にピークが現れるか否かで判断できる。

酸化物半導体薄膜は、バンドギャップが３．０ｅＶ以上であることが好ましい。バンドギャップが３．０ｅＶ以上の場合、酸化物半導体薄膜は、波長が４２０ｎｍ付近から長波長側の光を吸収しなくなる。これにより、酸化物半導体薄膜は、有機ＥＬやＴＦＴ−ＬＣＤの光源からの光を光吸収することがなく、ＴＦＴのチャネル層として用いた際に、ＴＦＴの光による誤作動等がなく、光安定性を向上させることができる。酸化物半導体薄膜のバンドギャップは、好ましくは３．１ｅＶ以上、より好ましくは３．３ｅＶ以上である。
バンドギャップは、試料の透過スペクトルを測定し、吸収が立ち上がる部分にフィッティングし、スペクトルがベースラインと交わるところのエネルギー（ｅＶ）値を、バンドギャップとすることで、求められる。

酸化物半導体薄膜は非晶質であることが好ましい。非晶質にすることにより、スズを添加する効果が強くなり過ぎるのを防ぐことができ、薄膜が導体化するのを防止できる。また、表面粗さを小さくできるので、高移動度のトップゲート型薄膜トランジスタを作製するのに有利になる。

＜酸化物半導体薄膜の製造方法＞
次に、本実施形態に係る酸化物半導体薄膜の製造方法について、説明する。
本実施形態に係る酸化物半導体薄膜が製造できるのであれば、製造方法は、特に限定しない。具体的には以下の製造方法を例示できる。

酸化物半導体薄膜の形成には、スパッタリング法が好適に用いられる。これは、イオンプレーティング法、真空蒸着法、または電子ビーム蒸着法で形成された薄膜に比べ、組成、および膜厚等の均一性に優れるからである。また、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。

スパッタリング法のなかでも、大面積の成膜が可能で、成膜速度が速いＤＣスパッタリング法が好ましい。ＲＦスパッタリング法等の、他のスパッタリング法でもよい。
スパッタリングターゲットとして、本実施形態に係るスパッタリングターゲットを用いることにより、式（５）から式（８）に示す条件を満たす酸化物半導体薄膜が得られる。

スパッタリングの雰囲気は、酸化性雰囲気が好ましい。酸化性雰囲気でスパッタリングすることにより、酸化性ガスが半導体薄膜中の酸素欠損を減少させるため、キャリヤ濃度を調整できるためである。酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、Ｏ₂、Ｈ₂Ｏ、ＣＯ、およびＣＯ₂などの酸素原子含有ガスを意味する。酸化性ガスの濃度は装置、基板温度、スパッタリング圧力などの使用する条件で、最適化する。

一般的なＩＧＴＯ半導体薄膜の成膜では、酸化性ガスの酸素分圧は２０％から３０％程度である。一方で、本実施形態に係るスパッタリングターゲットを用いた成膜では、成膜時の酸素分圧は１％程度でもよい。これは、Ａｌが、酸素欠損の発生を抑える効果が高いため、成膜時に酸素を付加する必要性が低いためである。酸化性ガスの酸素分圧が低いほど、スパッタリング時のノジュール等の発生が抑制されるため、この点でも、本実施形態に係るスパッタリングターゲットは有用である。

スパッタリング時の電力密度（投入電力をターゲットの面の面積で割った値）は、１．０Ｗ／ｃｍ²以上、５．０Ｗ／ｃｍ²以下であることが好ましい。電力密度を１．０Ｗ／ｃｍ²以上とすることにより、放電が安定し、所望のスパッタレートも得られる。電力密度を５．０Ｗ／ｃｍ²以下とすることにより、スパッタリング時に発生した熱でターゲットが割れるのを防ぐことができる。
気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、０．０５Ｐａ以上、５Ｐａ以下が好ましい。

成膜される基体としては、シリコンウェハ、ガラス、セラミックス、プラスチックス、および金属などが挙げられる。成膜中の基体温度は、特に制約されないが、非晶質膜を得られやすいという点で、３００℃以下であることが好ましい。また、基体温度は、特に意図的な加熱をしない場合は室温程度でもよい。

成膜後、基体を後加熱（熱処理）することもできる。熱処理により、膜が緻密化し、抵抗値が低くなる。
熱処理は、大気中で６０℃以上、４００℃以下で行うことが好ましい。６０℃以上とすることにより、熱処理による効果が発現する。４００℃以下とすることにより、逆に抵抗値が高くなるのを防止できる。
以上が酸化物半導体薄膜の製造方法の説明である。

＜薄膜トランジスタ＞
次に、本実施形態に係る薄膜トランジスタの構造について説明する。
本実施形態に係る薄膜トランジスタは、本実施形態に係る酸化物半導体薄膜を備え、トランジスタとして機能するものであれば、特に構造は限定しない。
具体的な薄膜トランジスタの形状としては、バックチャンネルエッチ型トランジスタ、エッチストッパー型トランジスタ、トップゲート型トランジスタ、などが挙げられる。

具体的な薄膜トランジスタの例を図２および図３に示す。
図２に示すように、薄膜トランジスタ１００は、シリコンウェハ２０、ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、ドレイン電極６０、および層間絶縁膜７０、７０Ａを備える。

シリコンウェハ２０はゲート電極である。ゲート絶縁膜３０はゲート電極と酸化物半導体薄膜４０の導通を遮断する絶縁膜であり、シリコンウェハ２０上に設けられる。
酸化物半導体薄膜４０はチャネル層であり、ゲート絶縁膜３０上に設けられる。酸化物半導体薄膜４０は本実施形態に係る酸化物半導体薄膜が用いられる。

ソース電極５０およびドレイン電極６０は、ソース電流およびドレイン電流を酸化物半導体薄膜４０に流すための導電端子であり、酸化物半導体薄膜４０の両端近傍に接触するように、各々設けられる。
層間絶縁膜７０は、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。
層間絶縁膜７０Ａは、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜７０Ａは、ソース電極５０とドレイン電極６０の間の導通を遮断する絶縁膜でもある。チャネル層保護層でもある。

図３に示すように、薄膜トランジスタ１００Ａの構造は、薄膜トランジスタ１００と同様であるが、ソース電極５０およびドレイン電極６０を、ゲート絶縁膜３０と酸化物半導体薄膜４０の両方に接触するように設けている点が異なる。ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、およびドレイン電極６０を覆うように、層間絶縁膜７０Ｂが一体に設けられている点も異なる。

薄膜トランジスタは、以下の特性を有するのが好ましい。
薄膜トランジスタの移動度は１．０ｃｍ²／Ｖ・ｓ以上、５０．０ｃｍ²／Ｖ・ｓ以下が好ましい。移動度を１．０ｃｍ²／Ｖ・ｓ以上とすることにより、ＣＭＯＳイメージセンサーの転送トランジスタやキャンセルトランジスタ、液晶ディスプレイを駆動できる。

飽和移動度は、ドレイン電圧を２０Ｖ印加した場合の伝達特性から求められる。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、飽和領域の式により飽和移動度を求めることにより、算出できる。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。

閾値電圧（Ｖｔｈ）は、−３．０Ｖ以上、＋３．０Ｖ以下が好ましく、−２．０Ｖ以上、＋２．０Ｖ以下がより好ましく、−１．０Ｖ以上、＋１．０Ｖ以下がさらに好ましい。閾値電圧（Ｖｔｈ）が、−３．０Ｖ以上であると、高移動度の薄膜トランジスタができる。閾値電圧（Ｖｔｈ）が、＋３．０Ｖ以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができる。

閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０^-9ＡでのＶｇで定義できる。
ｏｎ−ｏｆｆ比は１０⁶以上、１０¹²以下が好ましく、１０⁷以上、１０¹¹以下がより好ましく、１０⁸以上、１０¹⁰以下がさらに好ましい。ｏｎ−ｏｆｆ比が１０⁶以上であると、液晶ディスプレイの駆動ができる。ｏｎ−ｏｆｆ比が１０¹²以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、本実施形態に係る酸化物半導体薄膜をＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりすることができる。

ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比［Ｏｎ電流値／Ｏｆｆ電流値］を決めることにより、求められる。
Ｏｆｆ電流値は、１０^-10Ａ以下が好ましく、１０^-11Ａ以下がより好ましく、１０^-12Ａ以下がさらに好ましい。Ｏｆｆ電流値が１０^-10Ａ以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、本実施形態に係る酸化物半導体薄膜をＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりすることができる。
また、ＴＦＴに保護膜（ＳｉＯ₂膜）を形成する場合、ＳｉＯ₂をスパッタリング法で成膜を行えば、オフ電流を増加させることなくＴＦＴが得られる。得られたＴＦＴは、ＣＭＯＳセンサーの転送トランジスタや、リセットトランジスタに適用できる。

薄膜トランジスタの半導体層に用いられる、本実施形態に係る非晶質酸化物半導体薄膜の欠陥密度は、５．０×１０¹⁶ｃｍ^-3以下が好ましく、１．０×１０¹⁶ｃｍ^-3以下がより好ましい。欠陥密度の減少により、薄膜トランジスタの移動度がさらに高くなり、光照射時の安定性、および熱に対する安定性が高くなり、ＴＦＴが安定して作動するようになる。

＜薄膜トランジスタの用途＞
本実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、および差動増幅回路等各種の集積回路にも適用でき、それらを電子機器等に適用することができる。さらに、本実施形態に係る薄膜トランジスタは、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、および抵抗素子にも適応できる。また、本実施形態に係る薄膜トランジスタは、ＣＭＯＳイメージセンサーの転送トランジスタやキャンセルトランジスタにも適応できる。

本実施形態に係る薄膜トランジスタは、表示装置および固体撮像素子等に好適に用いることができる。以下、本実施形態に係る薄膜トランジスタを表示装置および固体撮像素子に用いる場合について、説明する。

まず、本実施形態に係る薄膜トランジスタを表示装置に用いる場合について、図４を参照して説明する。
図４(Ａ)は、本発明の一態様の表示装置の上面図である。図４（Ｂ）は、本発明の一態様の表示装置の画素に、液晶素子を適用する場合の画素部の回路を説明するための回路図である。また、図４（Ｃ）は、本発明の一態様の表示装置の画素に、有機ＥＬ素子を適用する場合の画素部の回路を説明するための回路図である。

画素部に配置するトランジスタは、本実施形態に係る薄膜トランジスタを用いることができる。本実施形態に係る薄膜トランジスタはｎチャネル型とすることが容易なので、ｎチャネル型トランジスタで構成できる駆動回路の一部を、画素部のトランジスタと同一基板上に形成する。画素部や駆動回路に本実施の形態に示す薄膜トランジスタを用いることにより、信頼性の高い表示装置を提供できる。

アクティブマトリクス型表示装置の上面図の一例を図４（Ａ）に示す。表示装置の基板３００上には、画素部３０１、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４が形成される。画素部３０１には、複数の信号線が信号線駆動回路３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路３０２、および第２の走査線駆動回路３０３から延伸して配置される。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられる。表示装置の基板３００は、ＦＰＣ（Flexible Printed Circuit）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続される。

図４（Ａ）では、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４は、画素部３０１と同じ基板３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。

また、画素部の回路構成の一例を図４（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素に適用することができる画素部の回路を示す。

この回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素部の個々の画素電極に印加する信号を、独立して制御できる。

トランジスタ３１６のゲート配線３１２と、トランジスタ３１７のゲート配線３１３には、異なるゲート信号を与えられるように分離されている。一方、データ線として機能するソース電極またはドレイン電極３１４は、トランジスタ３１６とトランジスタ３１７で共通に用いられる。トランジスタ３１６とトランジスタ３１７は、本実施形態に係るトランジスタを用いることができる。これにより、信頼性の高い液晶表示装置を提供できる。

トランジスタ３１６には、第１の画素電極が電気的に接続され、トランジスタ３１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは分離されている。第１の画素電極と第２の画素電極の形状は、特に限定しない。例えば、第１の画素電極は、Ｖ字状とすればよい。

トランジスタ３１６のゲート電極はゲート配線３１２と接続され、トランジスタ３１７のゲート電極はゲート配線３１３と接続されている。ゲート配線３１２とゲート配線３１３に異なるゲート信号を与えて、トランジスタ３１６とトランジスタ３１７の動作タイミングを異ならせ、液晶の配向を制御できる。

また、容量配線３１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで、保持容量を形成してもよい。

マルチドメイン構造は、一画素に第１の液晶素子３１８と第２の液晶素子３１９を備える。第１の液晶素子３１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子３１９は第２の画素電極と対向電極とその間の液晶層とで構成される。

画素部の回路は、図４（Ｂ）に示す構成に限定されない。図４（Ｂ）に示す回路にスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路を追加してもよい。

画素部の回路構成の他の一例を図４（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔が、それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

図４（Ｃ）は、適用可能な画素部の回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。本実施形態の酸化物半導体膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。この回路は、デジタル時間階調駆動を適用できる。

適用可能な回路の構成について、説明する。
画素３２０は、スイッチング用トランジスタ３２１、駆動用トランジスタ３２２、発光素子３２４および容量素子３２３を有している。スイッチング用トランジスタ３２１は、ゲート電極が走査線３２６に接続され、第１の電極（ソース電極およびドレイン電極の一方）が信号線３２５に接続され、第２の電極（ソース電極およびドレイン電極の他方）が駆動用トランジスタ３２２のゲート電極に接続されている。駆動用トランジスタ３２２は、ゲート電極が容量素子３２３を介して電源線３２７に接続され、第１の電極が電源線３２７に接続され、第２の電極が発光素子３２４の第１の電極（画素電極）に接続される。発光素子３２４の第２の電極は、共通電極３２８に相当する。共通電極３２８は、同一基板上に形成される共通電位線と、電気的に接続される。

スイッチング用トランジスタ３２１および駆動用トランジスタ３２２は、本実施形態に係る薄膜トランジスタを用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。

回路の構成は、図４（Ｃ）に示す構成に限定されない。図４（Ｃ）に示す回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路を追加してもよい。
以上が本実施形態に係る薄膜トランジスタを表示装置に用いる場合の説明である。

次に、本実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合について、図５を参照して説明する。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を増幅トランジスタを介して、垂直出力線に出力する固体撮像素子である。ＣＭＯＳイメージセンサーに含まれるリセットトランジスタ、および／または転送トランジスタにリーク電流があると、そのリーク電流によって充電または放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変化すると、増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。

本実施形態に係る薄膜トランジスタをＣＭＯＳイメージセンサのリセットトランジスタ、および転送トランジスタに適用した場合の動作の効果を説明する。増幅トランジスタは、薄膜トランジスタまたはバルクトランジスタのどちらを適用しても良い。

図５は、ＣＭＯＳイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード３００２、転送トランジスタ３００４、リセットトランジスタ３００６、増幅トランジスタ３００８および各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成する。増幅トランジスタ３００８と電気的に接続される選択トランジスタを設けても良い。トランジスタ記号に記してある「ＯＳ」は酸化物半導体（Oxide Semiconductor）を、「Ｓｉ」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。以降の図面についても同様である。

フォトダイオード３００２は、転送トランジスタ３００４のソース側に接続されており、転送トランジスタ３００４のドレイン側には信号電荷蓄積部３０１０（ＦＤ：フローティングディフュージョンとも呼ぶ）が形成される。信号電荷蓄積部３０１０にはリセットトランジスタ３００６のソース、および増幅トランジスタ３００８のゲートが接続されている。別の構成として、リセット電源線３１１０を削除することもできる。例えば、リセットトランジスタ３００６のドレインをリセット電源線３１１０ではなく、電源線３１００または垂直出力線３１２０につなぐ方法がある。
以上が、本実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。

このように、本実施形態の酸化物焼結体は、薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜を形成でき、かつ成膜時の割れやノジュールの生成を抑制できる。

以下、実施例に基づき、本発明に好適な実施形態を、より詳細に説明するが、本発明は実施例には限定されない。
＜焼結体およびターゲットの強度試験＞
まず、本実施形態の条件を満たす酸化物焼結体を製造してターゲットに加工し、スパッタリング成膜の際の割れやノジュール発生の有無を試験した。具体的な手順は以下の通りである。

まず、実施例１から実施例３として、ガリウム、インジウム、スズ、およびアルミニウムを含む組成の試料を用意した。さらに、比較例１として、インジウム、ガリウム、スズを含むがアルミニウムを含まない組成の試料も用意した。

各元素の原料は、以下の組成を有し、純度９９．９９質量％の酸化物粉末を用いた。
インジウム ：Ｉｎ₂Ｏ₃
ガリウム ：Ｇａ₂Ｏ₃
スズ ：ＳｎＯ₂
アルミニウム：Ａｌ₂Ｏ₃
各元素の質量比は以下のように求めた。
インジウム質量比 ：Ｉｎ₂Ｏ₃／（Ｉｎ₂Ｏ₃＋Ｇａ₂Ｏ₃＋ＳｎＯ₂＋Ａｌ₂Ｏ₃）
ガリウム質量比 ：Ｇａ₂Ｏ₃／（Ｉｎ₂Ｏ₃＋Ｇａ₂Ｏ₃＋ＳｎＯ₂＋Ａｌ₂Ｏ₃）
スズ質量比 ：ＳｎＯ₂／（Ｉｎ₂Ｏ₃＋Ｇａ₂Ｏ₃＋ＳｎＯ₂＋Ａｌ₂Ｏ₃）
アルミニウム質量比 ：Ａｌ₂Ｏ₃／（Ｉｎ₂Ｏ₃＋Ｇａ₂Ｏ₃＋ＳｎＯ₂＋Ａｌ₂Ｏ₃）
各元素の原子比は式（１）から式（４）の不等号で挟まれる中段の式を用いて求めた。

次に、原料粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより７２時間混合粉砕し、混合粉末を作製した。
この混合粉末を金型に入れ、４９ＭＰａ（５００ｋｇ/ｃｍ²を換算）の圧力でプレス成型体とした。この成型体を１９６ＭＰａ（２０００ｋｇ/ｃｍ²を換算）の圧力でＣＩＰ（Cold Isostatic Pressing）により緻密化を行った。次に、この成型体を常圧焼成炉に設置して、大気雰囲気下で、３５０℃で３時間保持した後に、１００℃／時間にて昇温し、１４３０℃にて、４８時間焼結し、その後、放置して冷却した。

次に、得られた焼結体の結晶構造、結晶構造の格子定数、相対密度、およびバルク抵抗を求めた。さらに、焼結体をスパッタリングターゲットに加工して成膜試験を行った。
具体的な条件は以下の通りである。

＜結晶構造＞
得られた焼結体について、Ｘ線回折測定装置Ｓｍａｒｔｌａｂにより、以下の条件でＸ線回折（ＸＲＤ）を測定した。得られたＸＲＤチャートをＪＡＤＥ６により分析し、焼結体の結晶構造を求めた。さらに、ピーク強度比から、組成を質量％で求めた。
装置：Ｓｍａｒｔｌａｂ株式会社リガク製
Ｘ線：Ｃｕ−Ｋα線（波長１．５４１８×１０^-10ｍ）
２θ―θ反射法 連続スキャン（２．０°/分）
サンプリング間隔：０．０２°
スリットＤＳ（発散スリット）、ＳＳ（発散スリット）、ＲＳ（受光スリット）：１ｍｍ

＜相対密度＞
得られた酸化物焼結体について、アルキメデス法で測定した実測密度を、各構成元素の酸化物の密度および質量比から算出される理論密度で除した値を、百分率にして、相対密度を算出した。なお、各原料粉末の密度は、密度と比重はほぼ同等であることから、化学便覧 基礎編Ｉ日本化学編 改定２版（丸善株式会社）に記載されている酸化物の比重の値を用いた。

＜バルク抵抗＞
得られた酸化物焼結体のバルク抵抗（ｍΩｃｍ）を、抵抗率計ロレスタ（三菱化学株式会社製、ロレスタＡＸ ＭＣＰ-Ｔ３７０）を使用して、四探針法（ＪＩＳ Ｒ １６３７）に基づき測定した。
測定箇所は酸化物焼結体の中心および酸化物焼結体の四隅と中心との中間点の４点、計５箇所とし、５箇所の平均値をバルク抵抗値とした。

＜成膜耐久評価試験＞
まず、酸化物焼結体を、研削研磨して、４インチφ×厚さ５ｍｍのスパッタリングターゲットに加工し、インジウムろうを用いて銅製のバッキングプレートにボンディングした。
次に、バッキングプレートをＤＣマグネトロンスパッタ装置に取り付け、４００ＷのＤＣスパッタリングを連続５時間実施した。ＤＣスパッタリング後のターゲット表面の状態、具体的にはクラックの有無と黒色異物（ノジュール）の有無を目視で確認した。
以上の結果を表１に示す。得られたＸＲＤチャートを図６から図９に示す。図６から図９には、所定のピークに対応する結晶構造の角度も示す。

表１および図６から図９に示すように、実施例１および実施例２は、ＧａＩｎＯ₃を主成分とし、ＳｎＯ₂を含んでいた。なお、実施例１ではＳｎＯ₂の存在は定性的に確認されたものの、質量比率がＸＲＤの定量限界以下であった。
実施例３は、ＧａＩｎＯ₃を主成分とし、（Ｇａ_0.7Ｉｎ_0.3）₂ＳｎＯ₅を含んでいた。

一方で比較例１は、Ｇａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆を主成分とし、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆を含んでいた。
実施例１から実施例３は、成膜後のターゲットにクラックやノジュールは見られなかった。比較例１は、成膜後のターゲットにクラックやノジュールが観察された。
いずれの試料も、相対密度は９５％以上、バルク抵抗は２０ｍΩｃｍ以下であった。
この結果から、実施例１から実施例３の構成のように、Ａｌを含有するＩＧＴＯは、Ａｌを含有しない場合と比べて、焼結体およびスパッタリングターゲットの、成膜時における強度が高いことが分かった。

＜半導体薄膜の評価試験＞
次に、実施例１から実施例３、および比較例１のスパッタリングターゲットを用いて、以下の条件で半導体薄膜を製造し、特性を評価した。具体的な手順は以下の通りである。
なお、半導体薄膜の製造は、スパッタリングターゲットの成膜耐久評価を行う前に実施した。

（１）成膜工程
実施例１から実施例３、および比較例１で製造した酸化物焼結体を研削研磨して、４インチφ×厚さ５ｍｍのスパッタリングターゲットを製造した。作製したスパッタリングターゲットを用いて、ＤＣマグネトロンスパッタリングによって、図１０（Ａ）に示すように、ガラス基板８１（日本電気硝子株式会社製ＡＢＣ−Ｇ）上に、膜厚５０ｎｍの酸化物半導体薄膜８３のみを成膜したサンプルを製造した。
成膜条件は以下の通りである。
雰囲気ガス：ＡｒおよびＯ₂
成膜前の背圧：５×１０^-4Ｐａ
成膜時のスパッタ圧：０．５Ｐａ
成膜時の基板温度：２４℃
成膜時の酸素分圧：１％

（２）熱処理工程
次に、得られたサンプルを大気中にて２００℃、２５０℃、３５０℃のいずれかの条件で、昇温速度１０℃／分で６０分間加熱処理した。

次に、製造した半導体薄膜について下記評価を行った。
＜ホール効果測定＞
まず、ガラス基板８１および酸化物半導体薄膜８３からなるサンプルから、平面形状が１ｃｍ角の正方形となるように試料を切り出した。次に、切り出した試料の４隅に金（Ａｕ）を、２ｍｍ×２ｍｍ以下の大きさ位になるように、メタルマスクを用いてイオンコーターで成膜した。次にＡｕ金属上にインジウムはんだを乗せて、接触を良くしてホール効果測定用サンプルとした。

ホール効果測定用サンプルをホール効果・比抵抗測定装置（ＲｅｓｉＴｅｓｔ８３００型、東陽テクニカ社製）にセットし、室温においてホール効果を評価し、キャリヤ密度および移動度を求めた。
また、得られた酸化物半導体薄膜８３について、誘導プラズマ発光分析装置（ＩＣＰ−ＡＥＳ、島津製作所社製）で分析した結果、得られた酸化物半導体薄膜の原子比が、酸化物半導体薄膜の製造に用いた焼結体の原子比と同じであることを確認した。

上記ホール効果測定用サンプルのうち、成膜後の熱処理条件（（２）の熱処理条件）が３５０℃の試料については、さらに、以下の条件でホール測定を行った。
まず、ＣＶＤ装置により基板温度３００℃または３５０℃で、図１０（Ｂ）に示すように酸化物半導体薄膜８３上にＳｉＯ₂膜８５を成膜したのち、上記と同じホール測定を実施した。次にＳｉＯ₂膜を成膜したサンプルをさらに３５０℃または３００℃で加熱処理し、得られたサンプルの半導体薄膜について上記と同じホール測定を行った。この際、ＳｉＯ₂膜に測定用針を金の層まで突き刺し、コンタクトを取った。

＜半導体薄膜の結晶特性＞
ガラス基板および酸化物半導体層からなるサンプルについて、スパッタ後（膜堆積直後）の加熱していない膜、および表２の成膜後の加熱処理をした後の膜の結晶性をＸ線回折（ＸＲＤ）測定によって評価した。その結果、加熱前は非晶質であり、加熱後も非晶質であった。

＜半導体薄膜のバンドギャップ＞
ガラス基板８１および酸化物半導体薄膜８３からなるサンプルについて、表２に示す加熱処理条件で熱処理したサンプルの透過スペクトルを測定し、横軸の波長をエネルギー（ｅＶ）に、縦軸の透過率を以下の式（Ａ）に変換した。
透過率＝（αｈν）² ・・・（Ａ）
ここで、α、ｈ、νは以下の通りである。
α：吸収係数
ｈ：プランク定数
ν：振動数
変換したグラフにおいて、吸収が立ち上がる部分にフィッティングし、グラフがベースラインと交わるところのエネルギー値（ｅＶ）を、バンドギャップとして算出した。

＜薄膜トランジスタの製造＞
次に、実施例１から実施例３、および比較例１のスパッタリングターゲットを用いて、以下の条件で薄膜トランジスタを製造し、特性を評価した。図３に示す薄膜トランジスタを以下の手順で製造した。
なお、薄膜トランジスタの製造は、スパッタリングターゲットの成膜耐久評価を行う前に実施した。
（１）成膜工程
熱酸化膜（ゲート絶縁膜３０）付きのゲート電極としてのシリコンウェハ２０上に、メタルマスクを介して５０ｎｍの酸化物半導体薄膜４０を形成した。その他の条件は、ガラス基板上に半導体薄膜を形成した場合（半導体薄膜の（１）成膜条件）と同様とした。

（２）ソース・ドレイン電極の形成
次に、ソース・ドレインのコンタクトホール形状のメタルマスクを用いて、チタン金属をスパッタリングし、ソース電極５０およびドレイン電極６０としてチタン電極を成膜した。実施例Ａ、Ｂ、Ｃ及び比較例Ａについては、得られた積層体を大気中にて３５０℃で６０分間加熱処理し、保護絶縁膜形成前の薄膜トランジスタを製造した。
実施例Ｄについては、得られた積層体を大気中にて３００℃で６０分間加熱処理し、保護絶縁膜形成前の薄膜トランジスタを製造した。
実施例Ｅ及びＦについては、得られた積層体を大気中にて２５０℃で６０分間加熱処理し、保護絶縁膜形成前の薄膜トランジスタを製造した。
実施例Ｇ、Ｈ及び比較例Ｂについては、得られた積層体を大気中にて２００℃で６０分間加熱処理し、保護絶縁膜形成前の薄膜トランジスタを製造した。

（３）保護絶縁膜の形成
得られた薄膜トランジスタのうち、実施例Ａ、Ｂ、Ｃ及び比較例Ａについては、（２）で得られた保護絶縁膜形成前の薄膜トランジスタの半導体薄膜の上に、基板温度３００℃で化学蒸着法（ＣＶＤ）により、ＳｉＯ₂膜（保護絶縁膜；層間絶縁膜７０Ｂ）を形成した。ＳｉＯ₂膜形成後、大気中にて３５０℃で１時間加熱処理し、保護絶縁膜を備える薄膜トランジスタを製造した。その後、ソース電極５０およびドレイン電極６０に、装置のプローブピンにてコンタクトホールを形成してコンタクトを取り、薄膜トランジスタを製造した。

＜薄膜トランジスタの評価＞
製造した薄膜トランジスタについて、保護絶縁膜（ＳｉＯ₂膜）形成前の薄膜トランジスタ、および保護絶縁膜（ＳｉＯ₂膜）を形成し加熱処理した後の薄膜トランジスタの特性について、ＳｉＯ₂膜に測定用針を金属チタンの層まで突き刺し評価を行った。

＜飽和移動度＞
飽和移動度は、ドレイン電圧を２０Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、飽和領域の式により飽和移動度を導いた。なお、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは−１５Ｖから２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。本発明において特に断らない限り、飽和移動度はこの方法で評価した。上記Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。

＜閾値電圧（Ｖｔｈ）＞
閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０^-9ＡでのＶｇと定義した。

＜ｏｎ−ｏｆｆ比、Ｏｆｆ電流値＞
ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として比［Ｏｎ／Ｏｆｆ］を決めた。
以上の結果を表２および表３に示す。

表２に示すように、実施例Ａから実施例Ｃでは、薄膜、薄膜トランジスタのいずれも、半導体としての特性が得られていた。
比較例Ａは、保護絶縁膜（ＳｉＯ₂膜）を形成し加熱処理した後のキャリヤ密度とＶ_thが大きくなり過ぎ、ＴＦＴとしては実施例Ａから実施例Ｃよりも不適となった。

表３に示すように、実施例Ｄは、半導体膜成膜後の熱処理温度が３００℃でも半導体としての特性が得られていた。
実施例Ｅおよび実施例Ｆでは、半導体膜成膜後の熱処理温度が２５０℃でも半導体としての特性が得られていた。
さらに、実施例Ｇおよび実施例Ｈでは、半導体膜成膜後の熱処理温度が２００℃でも半導体としての特性が得られていた。
比較例Ｂは薄膜、薄膜トランジスタ（ＴＦＴ）のいずれも、導電体になってしまい、半導体としての特性が得られなかった。

以上の結果から、本実施形態に係る組成範囲の酸化物焼結体を用いて成膜した酸化物半導体薄膜は、従来は導体化するガリウム、インジウム、およびスズの組成範囲であっても、アルミニウムを添加することにより、半導体化することが分かった。さらに、低温アニールでも安定したＴＦＴ特性を発現する組成であることが分かった。

２０…シリコンウェハ（ゲート電極）、３０…ゲート絶縁膜、４０…酸化物半導体薄膜、５０…ソース電極、６０…ドレイン電極、７０…層間絶縁膜、７０Ａ…層間絶縁膜、７０Ｂ…層間絶縁膜、８１…ガラス基板、８３…酸化物半導体薄膜、８５…ＳｉＯ₂膜、１００…薄膜トランジスタ、１００Ａ…薄膜トランジスタ。

Claims (12)

1. Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素を含み、ＧａＩｎＯ₃結晶を含み、さらにＳｎＯ₂結晶または（Ｇａ_1.0-xＩｎ_x）₂ＳｎＯ₅結晶（０．１０≦ｘ≦０．５０）の少なくとも一方を含むことを特徴とする、酸化物焼結体。
2. Ｇａ₃ＩｎＳｎ₃Ｏ₁₂結晶、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆結晶およびＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆結晶を含まないことを特徴とする、請求項１に記載の酸化物焼結体。
3. ＧａＩｎＯ₃結晶を主成分として含むことを特徴とする、請求項１または２に記載の酸化物焼結体。
4. Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素を含み、Ｇａ₃ＩｎＳｎ₃Ｏ₁₂結晶、Ｇａ₃ＩｎＳｎ₅Ｏ₁₆結晶およびＧａ₂Ｉｎ₆Ｓｎ₂Ｏ₁₆結晶を含まないことを特徴とする、酸化物焼結体。
5. Ｉｎ元素、Ｇａ元素、Ｓｎ元素およびＡｌ元素の原子組成比が下記式（１）から式（４）を満たす範囲であることを特徴とする、請求項１から請求項４のいずれか一項に記載の酸化物焼結体。
   ０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（１）
   ０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（２）
   ０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（３）
   ０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（４）
6. Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を下記式（５）から式（８）を満たす原子組成比の範囲で含有することを特徴とする、酸化物焼結体。
   ０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（５）
   ０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（６）
   ０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（７）
   ０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（８）
7. 相対密度が９５％以上であることを特徴とする請求項１から請求項６のいずれか一項に記載の酸化物焼結体。
8. バルク抵抗が２０ｍΩｃｍ以下であることを特徴とする請求項１から請求項７のいずれか一項に記載の酸化物焼結体。
9. 請求項１から請求項８のいずれか一項に記載の酸化物焼結体を備えることを特徴とするスパッタリングターゲット。
10. Ｉｎ元素、Ｇａ元素、Ｓｎ元素、およびＡｌ元素を式（９）から式（１２）を満たす原子組成比の範囲で含有することを特徴とする、酸化物半導体薄膜。
    ０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５５ ・・・（９）
    ０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１０）
    ０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１１）
    ０．０５≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ａｌ）≦０．３０ ・・・（１２）
11. 請求項１０に記載の酸化物半導体薄膜を備えることを特徴とする薄膜トランジスタ。
12. 請求項１１に記載の薄膜トランジスタを含む、電子機器。

Images