[go: up one dir, main page]

JP2019075436A - Semiconductor device and semiconductor device manufacturing method - Google Patents

Semiconductor device and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2019075436A
JP2019075436A JP2017199535A JP2017199535A JP2019075436A JP 2019075436 A JP2019075436 A JP 2019075436A JP 2017199535 A JP2017199535 A JP 2017199535A JP 2017199535 A JP2017199535 A JP 2017199535A JP 2019075436 A JP2019075436 A JP 2019075436A
Authority
JP
Japan
Prior art keywords
flow path
path member
semiconductor device
circuit unit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017199535A
Other languages
Japanese (ja)
Other versions
JP6909126B2 (en
Inventor
猛 宗石
Takeshi Muneishi
猛 宗石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017199535A priority Critical patent/JP6909126B2/en
Publication of JP2019075436A publication Critical patent/JP2019075436A/en
Application granted granted Critical
Publication of JP6909126B2 publication Critical patent/JP6909126B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】配線層を効率的に冷却することができる半導体装置を提供する。【解決手段】半導体装置100は、第1流路部材1と、第2流路部材2と、第1流路部材および第2流路部材の間に位置する回路ユニット10と、を備える。回路ユニットは、ヒートシンク層3aと、配線層4a〜4dと、ヒートシンク層および配線層の間に位置する半導体素子5とを有する。第1流路部材および第2流路部材の少なくともいずれかは、流路の一部を構成する絶縁性のセラミックスの第1部位7a、7bと、第1部位とは材質の異なる第2部位8a、8bとを有する。回路ユニットにおける配線層は、第1部位に接している。【選択図】図1Provided is a semiconductor device capable of efficiently cooling a wiring layer. A semiconductor device (100) includes a first flow channel member (1), a second flow channel member (2), and a circuit unit (10) located between the first flow channel member and the second flow channel member. The circuit unit has a heat sink layer 3a, wiring layers 4a to 4d, and a semiconductor element 5 located between the heat sink layer and the wiring layer. At least one of the first flow channel member and the second flow channel member includes first portions 7a and 7b of insulating ceramics that form a part of the flow channel, and a second portion 8a that is made of a material different from that of the first portion. , 8b. The wiring layer in the circuit unit is in contact with the first portion. [Selection diagram] Figure 1

Description

本開示は、半導体装置および半導体装置の製造方法に関する。   The present disclosure relates to a semiconductor device and a method of manufacturing the semiconductor device.

鉄道車両等の電力変換装置として、大電力用の半導体装置が広く用いられている。このような半導体装置としては、例えば、IGBT(Insulated Gate Bipolar Transistor)
のような半導体素子を採用したインバータ等がある。そして、大電力用の半導体装置では、スイッチング損失や導通損失等による発熱量が膨大となることから、冷却対策を講じた半導体装置が知られている(例えば、特許文献1を参照)。
Semiconductor devices for large power are widely used as power converters for railway vehicles and the like. As such a semiconductor device, for example, IGBT (Insulated Gate Bipolar Transistor)
An inverter or the like employing a semiconductor element such as In semiconductor devices for high power, the amount of heat generation due to switching loss, conduction loss, and the like is enormous, and thus semiconductor devices that have been subjected to cooling measures are known (see, for example, Patent Document 1).

特開2010−97967号公報JP, 2010-97967, A

大電力用の半導体装置においては、半導体素子に信号を入力するための配線層が発熱しやすく、配線層の熱が半導体素子に伝わることで、半導体素子が正常に機能しなくなるという問題が発生するおそれがある。   In a high power semiconductor device, the wiring layer for inputting a signal to the semiconductor element is apt to generate heat, and the heat of the wiring layer is transmitted to the semiconductor element, causing a problem that the semiconductor element does not function properly. There is a fear.

そこで、本開示は、このような事情に鑑みて案出されたものであり、配線層を効率的に冷却することができる半導体装置およびこの半導体装置の製造方法を提供することを目的とする。   Therefore, the present disclosure is devised in view of such circumstances, and it is an object of the present disclosure to provide a semiconductor device capable of efficiently cooling a wiring layer and a method of manufacturing the semiconductor device.

本開示の半導体装置は、第1流路部材と、第2流路部材と、前記第1流路部材および前記第2流路部材の間に位置する回路ユニットと、を備える。そして、該回路ユニットは、ヒートシンク層と、配線層と、前記ヒートシンク層および前記配線層の間に位置する半導体素子とを有する。さらに、前記第1流路部材および前記第2流路部材の少なくともいずれかは、流路の一部を構成する絶縁性のセラミックスの第1部位と、該第1部位とは材質の異なる第2部位とを有する。そして、前記回路ユニットにおける前記配線層が、前記第1部位に接している。   The semiconductor device of the present disclosure includes a first flow passage member, a second flow passage member, and a circuit unit positioned between the first flow passage member and the second flow passage member. The circuit unit has a heat sink layer, a wiring layer, and a semiconductor element located between the heat sink layer and the wiring layer. Furthermore, at least one of the first flow path member and the second flow path member may be formed of a first portion of the insulating ceramic forming part of the flow path, and a second portion different in material from the first portion. And a site. The wiring layer in the circuit unit is in contact with the first portion.

また、本開示の半導体装置の製造方法は、前記半導体素子と前記配線層との間に、ろう材、半田またはナノペーストを配置し、前記半導体素子と前記ヒートシンク層との間に、前記ろう材、前記半田または前記ナノペーストを配置し、前記第1流路部材および前記第2流路部材の少なくともいずれかにおける前記第1部位と前記第2部位との間に接着剤を配置し、前記配線層、前記半導体素子、前記ヒートシンク層の並びとし、前記第1部位と前記配線層とが接するように前記第1流路部材および前記第2流路部材を配置した後に熱処理する。   In the method of manufacturing a semiconductor device according to the present disclosure, a brazing material, solder or nano paste is disposed between the semiconductor element and the wiring layer, and the brazing material is provided between the semiconductor element and the heat sink layer. Placing the solder or the nano paste, placing an adhesive between the first portion and the second portion in at least one of the first flow path member and the second flow path member, and wiring The heat treatment is performed after arranging the first flow path member and the second flow path member such that the layer, the semiconductor element, and the heat sink layer are aligned, and the first portion and the wiring layer are in contact with each other.

本開示の半導体装置は、半導体素子を効率的に冷却することができるため、半導体素子が保有する機能の低下が少ない。   The semiconductor device of the present disclosure can efficiently cool the semiconductor element, so that the decrease in the function of the semiconductor element is small.

本開示の半導体装置の製造方法は、短時間で半導体装置を製造できる。   The method of manufacturing a semiconductor device of the present disclosure can manufacture a semiconductor device in a short time.

本開示の半導体装置の一例を模式的に示す断面図である。It is a sectional view showing typically an example of a semiconductor device of this indication. 図1の半導体装置における回路ユニットを横から見た概略図である。It is the schematic which looked at the circuit unit in the semiconductor device of FIG. 1 from the side. 本開示の半導体装置の他の例を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing another example of the semiconductor device of the present disclosure. 本開示の半導体装置の他の例を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing another example of the semiconductor device of the present disclosure. 本開示の半導体装置の他の例を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing another example of the semiconductor device of the present disclosure. 本開示の半導体装置の他の例を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing another example of the semiconductor device of the present disclosure. 本開示の半導体装置の他の例を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing another example of the semiconductor device of the present disclosure.

以下、本開示の半導体装置および半導体装置の製造方法の一例について、図面を参照しながら説明する。   Hereinafter, an example of a semiconductor device and a method of manufacturing the semiconductor device according to the present disclosure will be described with reference to the drawings.

本開示の半導体装置100は、図1に示すように、第1流路部材1と、第2流路部材2と、第1流路部材1および第2流路部材2の間に位置する回路ユニット10とを備える。   As shown in FIG. 1, the semiconductor device 100 of the present disclosure is a circuit positioned between the first flow passage member 1, the second flow passage member 2, and the first flow passage member 1 and the second flow passage member 2. And a unit 10.

そして、本開示の半導体装置100における回路ユニット10は、ヒートシンク層3aと、配線層4a〜4dと、ヒートシンク層3aおよび配線層4a〜4dの間に位置する半導体素子5とを有する。ここで、各配線層4a〜4dは、図1に示すように、ろう材、半田またはナノペースト(以下では総称して接合層と記載する)を介して、半導体素子5に接続されていてもよい(接合層9a〜9d)。また、ヒートシンク層3aも接合層9eを介して、半導体素子5に接続されていてもよい。   And circuit unit 10 in semiconductor device 100 of this indication has heat sink layer 3a, wiring layers 4a-4d, and semiconductor device 5 located between heat sink layer 3a and wiring layers 4a-4d. Here, as shown in FIG. 1, each of the wiring layers 4 a to 4 d may be connected to the semiconductor element 5 via a brazing material, solder or nanopaste (hereinafter collectively referred to as a bonding layer). Good (bonding layers 9a to 9d). The heat sink layer 3a may also be connected to the semiconductor element 5 via the bonding layer 9e.

ここで、第1流路部材1および第2流路部材2は、それぞれの内部に冷却媒体(以下「冷媒」とも記載する。)を流すための流路6a、6bを有する。ここで、冷媒は、回路ユニット10との熱交換が可能な液体や気体であればよい。例えば、液体の冷媒としては、純水やフッ素系の流体等であってもよく、これらに防錆剤が添加されたものであってもよい。このように、第1流路部材1の流路6aおよび第2流路部材2の流路6bに冷媒を流すことで、配線層4a〜4dを含めた回路ユニット10を両側から冷却することができる。   Here, the first flow path member 1 and the second flow path member 2 have flow paths 6a and 6b for flowing a cooling medium (hereinafter, also referred to as "refrigerant") in their respective interiors. Here, the refrigerant may be a liquid or gas capable of heat exchange with the circuit unit 10. For example, as a liquid refrigerant, pure water, a fluorine-based fluid, or the like may be used, and an antirust agent may be added to these. As described above, the circuit unit 10 including the wiring layers 4 a to 4 d can be cooled from both sides by flowing the refrigerant through the flow path 6 a of the first flow path member 1 and the flow path 6 b of the second flow path member 2. it can.

ここで、本開示の半導体装置100の回路ユニット10における配線層4a〜4dは、外部の装置や信号端子等に接続するための配線または端子である。また、本開示の半導体装置100の回路ユニット10におけるヒートシンク層3aは、熱を逃がすための部材であるが、電流を流すことで電極として機能させてもよい。   Here, the wiring layers 4 a to 4 d in the circuit unit 10 of the semiconductor device 100 of the present disclosure are wires or terminals for connection to an external device, a signal terminal or the like. Moreover, although the heat sink layer 3a in the circuit unit 10 of the semiconductor device 100 of this indication is a member for releasing heat, you may function as an electrode by sending an electric current.

また、本開示の半導体装置100の回路ユニット10における半導体素子5は、例えば、IGBT、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等
のパワー半導体である。また、回路ユニット10はパワー半導体以外の回路素子として、その他の半導体素子(例えば、FWD(Free Wheeling Diode))や、コンデンサや抵抗
等を有してもよい。
The semiconductor element 5 in the circuit unit 10 of the semiconductor device 100 of the present disclosure is, for example, a power semiconductor such as an IGBT or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The circuit unit 10 may have other semiconductor elements (for example, FWD (Free Wheeling Diode)), capacitors, resistors, and the like as circuit elements other than power semiconductors.

例えば、図2においては、半導体素子5がIGBTである例を示しており、ヒートシンク層3a、3bを電極として機能させており、半導体素子5のコレクタがヒートシンク層3a側に、半導体素子5のゲートが配線層4d側に、半導体素子5のエミットがヒートシンク層3b側にあり、半導体素子5のコレクタにヒートシンク層3aが接合層9eを介して接続し、半導体素子5のゲートに配線層4aが接合層9dを介して接続し、半導体素子5のエミッタにヒートシンク層3bが接合層9fを介して接続している。   For example, FIG. 2 shows an example in which the semiconductor element 5 is an IGBT, the heat sink layers 3a and 3b function as electrodes, the collector of the semiconductor element 5 is on the heat sink layer 3a side, and the gate of the semiconductor element 5 is Is on the side of the wiring layer 4d, the emitter of the semiconductor device 5 is on the side of the heat sink layer 3b, the heat sink layer 3a is connected to the collector of the semiconductor device 5 via the bonding layer 9e, and the wiring layer 4a is bonded to the gate of the semiconductor device 5 The heat sink layer 3b is connected to the emitter of the semiconductor element 5 via the bonding layer 9f.

なお、配線層4やヒートシンク層3は、金属で構成されていればよいが、金属の中でも
、銅、銅合金、アルミニウム、アルミニウム合金等で構成されているならば、優れた熱伝導率を有するものとなる。また、接合層9は、例えば、銀系のろう材、錫系の半田、金、銀、銅またはニッケル系のナノペースト等であればよい。
The wiring layer 4 and the heat sink layer 3 may be made of metal, but among metals, copper, a copper alloy, aluminum, an aluminum alloy or the like has excellent thermal conductivity. It becomes a thing. The bonding layer 9 may be, for example, a silver-based brazing material, a tin-based solder, a nanopaste of gold, silver, copper or nickel.

そして、本開示の半導体装置100において、第1流路部材1および第2流路部材2の少なくともいずれかは、流路6a、6bの一部を構成する絶縁性のセラミックスの第1部位7a、7bと、第1部位7a、7bとは材質の異なる第2部位8a、8bとを有し、回路ユニット10における配線層4a〜4dが、第1部位7aに接している。なお、図1においては、第1流路部材1が第1部位7aおよび第2部位8aを、第2流路部材2が第1部位7bおよび第2部位8bを有する例を示している。また、図1においては、回路ユニット10における配線層4a〜4dが、第1流路部材1の第1部位7aに接している例を示しているが、回路ユニット10における配線層4a〜4dが第2流路部材2の第1部位7bに接するように、回路ユニット10が配置されてもよいことは言うまでもない。   And in the semiconductor device 100 of the present disclosure, at least one of the first flow path member 1 and the second flow path member 2 is a first portion 7a of insulating ceramic that constitutes a part of the flow paths 6a and 6b, 7b and the first portions 7a and 7b have second portions 8a and 8b of different materials, and the wiring layers 4a to 4d in the circuit unit 10 are in contact with the first portion 7a. In addition, in FIG. 1, the 1st flow-path member 1 has shown the example which has 1st site | part 7a and 2nd site | part 8a, and 2nd flow-path member 2 has 1st site | part 7b and 2nd site | part 8b. Further, FIG. 1 shows an example in which the wiring layers 4a to 4d in the circuit unit 10 are in contact with the first portion 7a of the first flow path member 1, but the wiring layers 4a to 4d in the circuit unit 10 are It goes without saying that the circuit unit 10 may be disposed to be in contact with the first portion 7 b of the second flow path member 2.

そして、第1部位7a、7bは、絶縁性のセラミックスで構成されていることから、電流を流す配線層4a〜4dが第1部位7a、7bに直に接するように配置する。また、第1部位7a、7bはそれぞれ流路6a、6bの一部を構成していることから、配線層4a〜4dで発生した熱を流路6a、6bに流れる冷媒へ効率的に逃がすことができる。よって、このような構成を満足していることで、配線層4a〜4dで発生した熱を効率的に冷却することができることから、本開示の半導体装置100では、配線層4a〜4dの熱が半導体素子5に伝わり、半導体素子5が正常に機能しなくなるという問題が発生しにくい。   Further, since the first portions 7a and 7b are made of insulating ceramics, the wiring layers 4a to 4d for flowing current are disposed in direct contact with the first portions 7a and 7b. Further, since the first portions 7a and 7b respectively constitute a part of the flow paths 6a and 6b, the heat generated in the wiring layers 4a to 4d can be efficiently dissipated to the refrigerant flowing in the flow paths 6a and 6b. Can. Therefore, by satisfying such a configuration, the heat generated in the wiring layers 4a to 4d can be efficiently cooled. Therefore, in the semiconductor device 100 of the present disclosure, the heat of the wiring layers 4a to 4d is It is less likely to occur the problem that the semiconductor element 5 does not function properly because it is transmitted to the semiconductor element 5.

ここで、第1部位7a、7bを構成する絶縁性のセラミックスとしては、アルミナ質セラミックス、アルミナ−ジルコニア複合セラミックス、窒化アルミニウム質セラミックス、窒化珪素質セラミックス等であればよい。特に、絶縁性のセラミックスの中でも、窒化珪素質セラミックスは、優れた熱伝導率および機械的強度を兼ね備えることから、窒化珪素質セラミックスで第1部位7a、7bを構成することで、本開示の半導体装置100は、優れた放熱性および機械的強度を兼ね備えたものとなる。   Here, as the insulating ceramics constituting the first portions 7a and 7b, alumina ceramics, alumina-zirconia composite ceramics, aluminum nitride ceramics, silicon nitride ceramics and the like may be used. In particular, among insulating ceramics, silicon nitride ceramics have both excellent thermal conductivity and mechanical strength, so the semiconductor of the present disclosure can be formed by forming the first portions 7a and 7b with silicon nitride ceramics. The device 100 combines excellent heat dissipation and mechanical strength.

例えば、窒化珪素質セラミックスとは、セラミックスを構成する全成分100質量%のうち、窒化珪素を70質量%以上含有するものである。そして、第1部位7a、7bを構成する材質は、以下の方法により確認することができる。まず、X線回折装置(XRD)を用いて測定し、得られた2θ(2θは、回折角度である。)の値をJCPDSカードで同定する。次に、ICP(Inductively Coupled Plasma)発光分光分析装置(ICP)または蛍光X線分析装置(XRF)を用いて、各成分の定量分析を行う。ここで、XRDにおいて、窒化珪素の存在が確認され、ICPまたはXRFで測定した珪素(Si)の含有量から窒化珪素(Si)に換算した含有量が70質量%以上であれば、窒化珪素質セラミックスである。なお、他のセラミックスについても同様である。 For example, the silicon nitride ceramic contains 70% by mass or more of silicon nitride in 100% by mass of all components constituting the ceramic. And the material which comprises 1st site | part 7a, 7b can be confirmed with the following method. First, measurement is performed using an X-ray diffractometer (XRD), and the obtained value of 2θ (2θ is a diffraction angle) is identified by a JCPDS card. Next, quantitative analysis of each component is performed using an ICP (Inductively Coupled Plasma) emission spectrometer (ICP) or a fluorescent X-ray analyzer (XRF). Here, if the presence of silicon nitride is confirmed in XRD and the content of silicon (Si) measured by ICP or XRF is converted to silicon nitride (Si 3 N 4 ), the content is 70% by mass or more, Silicon nitride ceramics. The same applies to other ceramics.

また、第2部位8aは、第1部位7aとは異なる材質で構成されるが、金属、樹脂または第1部位7aとは異なるセラミックス等で構成されていればよい。例えば、第1部位7aを窒化珪素質セラミックスで構成し、第2部位8aを炭化珪素質セラミックスで構成するならば、炭化珪素質セラミックスは窒化珪素質セラミックスよりも熱伝導率が高いことから、第1流路部材1を全て窒化珪素質セラミックスで構成する場合に比べて、第1流路部材1の放熱性を高めることができる。また、第1部位7aを窒化珪素質セラミックスで構成し、第2部位8aをアルミナ質セラミックスで構成するならば、アルミナ質セラミックスは窒化珪素質セラミックスに比べて製造コストが安いことから、第1流路部材1を安価に製造することができる。なお、第1部位7bと第2部位8bとの関係も、上述した第1部位7aと第2部位8aとの関係と同様であればよい。   The second portion 8a is made of a material different from that of the first portion 7a, but may be made of metal, resin, or a ceramic different from the first portion 7a. For example, if the first portion 7a is made of silicon nitride ceramic and the second portion 8a is made of silicon carbide ceramic, the silicon carbide ceramic has higher thermal conductivity than the silicon nitride ceramic. The heat dissipation of the first flow path member 1 can be enhanced as compared to the case where the first flow path member 1 is entirely made of silicon nitride ceramic. In addition, if the first portion 7a is made of silicon nitride ceramic and the second portion 8a is made of alumina ceramic, the alumina ceramic is cheaper than silicon nitride ceramics in manufacturing cost, so The passage member 1 can be manufactured inexpensively. The relationship between the first portion 7b and the second portion 8b may be similar to the relationship between the first portion 7a and the second portion 8a described above.

また、第2部位8aは、第1部位7aよりも密度が小さくてもよい。このような構成を満足するならば、第1流路部材1を軽量化することができる。例えば、第1部位7aが窒化珪素質セラミックス(約3.3g/cm)で構成されるならば、金属であればアルミニウム(約2.7g/cm)、樹脂であればポリイミド樹脂(約1.4g/cm)、セラミックスであればコージライト質セラミックス(約2.5g/cm)等で第2部位8aを構成すれば、第2部位8aは、第1部位7aよりも密度が小さいものとなる。なお、第1部位7bと第2部位8bとの関係も、上述した第1部位7aと第2部位8aとの関係と同様であればよい。 Further, the second portion 8a may have a smaller density than the first portion 7a. If such a configuration is satisfied, the weight of the first flow path member 1 can be reduced. For example, if the first portion 7a is made of silicon nitride ceramics (about 3.3 g / cm 3 ), aluminum (about 2.7 g / cm 3 ) if it is a metal, and polyimide resin (about if it is a resin) If the second portion 8a is made of 1.4 g / cm 3 ) ceramic or cordierite ceramic (about 2.5 g / cm 3 ), the second portion 8a has a density higher than that of the first portion 7a. It will be small. The relationship between the first portion 7b and the second portion 8b may be similar to the relationship between the first portion 7a and the second portion 8a described above.

また、本開示の半導体装置100における第1流路部材1および第2流路部材2は、それぞれ第1部位7a、7bおよび第2部位8a、8bを有し、回路ユニット10における配線層4a〜4dおよびヒートシンク層3aが、第1流路部材1および第2流路部材2それぞれの第1部位7a、7bに接していてもよい。なお、図1においては、配線層4a〜4dが第1流路部材1の第1部位7aに接し、ヒートシンク層3aが第2流路部材2の第1部位7bに接している例を示しているが、配線層4a〜4dが第2流路部材2の第1部位7bに接し、ヒートシンク層3aが第1流路部材1の第1部位7aに接してもよいことは言うまでもない。このような構成を満足するならば、配線層4a〜4bおよびヒートシンク層3aを介して、半導体素子5をさらに効率的に冷却することができる。   Further, the first flow path member 1 and the second flow path member 2 in the semiconductor device 100 of the present disclosure respectively have the first portions 7a and 7b and the second portions 8a and 8b, and the wiring layers 4a to 4 in the circuit unit 10 4 d and the heat sink layer 3 a may be in contact with the first portions 7 a and 7 b of the first flow path member 1 and the second flow path member 2 respectively. In FIG. 1, the wiring layers 4 a to 4 d are in contact with the first portion 7 a of the first flow path member 1, and the heat sink layer 3 a is in contact with the first portion 7 b of the second flow path member 2. However, it goes without saying that the wiring layers 4 a to 4 d may be in contact with the first portion 7 b of the second flow path member 2 and the heat sink layer 3 a may be in contact with the first portion 7 a of the first flow path member 1. If such a configuration is satisfied, the semiconductor element 5 can be cooled more efficiently through the wiring layers 4 a to 4 b and the heat sink layer 3 a.

また、本開示の半導体装置200は、図3に示すように、流路6a、6bにおける第1部位7a、7bの表面に突起部11a〜11hを有していてもよい。このような構成を満足するならば、突起部11a〜11hにより、流路6a、6bを流れる冷媒に乱流が生じることにより、第1部位7a、7bを介した冷媒との熱交換効率を向上させることができる。   In addition, as shown in FIG. 3, the semiconductor device 200 of the present disclosure may have protrusions 11 a to 11 h on the surfaces of the first portions 7 a and 7 b in the flow paths 6 a and 6 b. If such a configuration is satisfied, the projections 11a to 11h generate turbulent flow in the refrigerant flowing in the flow paths 6a and 6b, thereby improving the heat exchange efficiency with the refrigerant via the first portions 7a and 7b. It can be done.

ここで、突起部11a〜11hは、どのような材料で構成されていても構わないが、銅またはアルミニウムが主成分であるならば、高い熱伝導率により、第1部位7a、7bを介した冷媒との熱交換効率がさらに向上する。なお、銅またはアルミニウムが主成分とは、突起部11a〜11hを構成する全成分100質量%のうち、銅またはアルミニウムが50質量%以上であることである。   Here, the protrusions 11a to 11h may be made of any material, but if copper or aluminum is the main component, the first portions 7a and 7b are interposed due to high thermal conductivity. The heat exchange efficiency with the refrigerant is further improved. In addition, copper or aluminum is 50 mass% or more of copper or aluminum among 100 mass% of all the components which comprise protrusion part 11a-11h.

また、本開示の半導体装置300は、図4に示すように、回路ユニットの並びにおいて、ヒートシンク層、半導体素子、配線層の順を第1回路ユニット10と、配線層、半導体素子、ヒートシンク層の順を第2回路ユニット20としたとき、第1流路部材1および第2流路部材2の間において、第1回路ユニット10と第2回路ユニット20とが隣接して位置していてもよい。図4においては、第1回路ユニット10と第2回路ユニット20とは、互いに隣接して配置され、上下が反対、即ち、「ヒートシンク層→半導体素子→配線層」と「配線層→半導体素子→ヒートシンク層」のように、互いに積層順序が逆になっている。このような構造を満足するならば、第1回路ユニット10と第2回路ユニット20との配置関係により、各回路ユニット(第1回路ユニット10、第2回路ユニット20)により発生する熱のバランスを取り、各回路ユニットを効率的に冷却することが可能となる。   Further, as shown in FIG. 4, in the arrangement of the circuit units, the semiconductor device 300 of the present disclosure includes the first circuit unit 10, the wiring layer, the semiconductor element, and the heat sink layer in the order of the heat sink layer, the semiconductor element, and the wiring layer. When the order is the second circuit unit 20, the first circuit unit 10 and the second circuit unit 20 may be positioned adjacent to each other between the first flow passage member 1 and the second flow passage member 2 . In FIG. 4, the first circuit unit 10 and the second circuit unit 20 are disposed adjacent to each other and upside down, that is, “heat sink layer → semiconductor element → wiring layer” and “wiring layer → semiconductor element → As in the heat sink layer, the stacking order is reversed. If such a structure is satisfied, the balance of heat generated by each circuit unit (the first circuit unit 10, the second circuit unit 20) can be determined by the arrangement relationship between the first circuit unit 10 and the second circuit unit 20. Thus, each circuit unit can be cooled efficiently.

なお、図4においては、2個の回路ユニットが左右に並んでいる例を示しているが、これに限らず、回路ユニットの個数は3個以上でもよいし、各回路ユニットは前後に並んでいてもよい。また、図4においては、同一の第1部位7a、7bに、第1回路ユニット10および第2回路ユニット20が接しているが、第1流路部材1や第2流路部材2に第1部位7が複数箇所存在し、別々の第1部位7に第1回路ユニット10および第2回路ユニット20がそれぞれ接していても構わない。   Although FIG. 4 shows an example in which two circuit units are arranged side by side, the present invention is not limited to this. The number of circuit units may be three or more, and each circuit unit is arranged in front and back. It may be Moreover, in FIG. 4, although the first circuit unit 10 and the second circuit unit 20 are in contact with the same first portions 7 a and 7 b, the first flow path member 1 and the second flow path member 2 There may be a plurality of portions 7 and the first circuit unit 10 and the second circuit unit 20 may be in contact with the separate first portions 7 respectively.

なお、第1回路ユニット10および第2回路ユニット20は、必ずしも同様の積層構造を有していなくてもよい。例えば、第1回路ユニット10および第2回路ユニット20において、各回路ユニットを構成する配線層4、半導体素子5およびヒートシンク層3の一部異なっている場合であっても、例えばヒートシンク層3や配線層4の厚さを変えるか、または、接合層9の内部に銅等の金属板を挿入することによって、各回路ユニットの厚みの差異を吸収し、応力的な歪を生じさせることなく第1流路部材1および第2流路部材2の間に収まるように構成してもよい。   The first circuit unit 10 and the second circuit unit 20 may not necessarily have the same laminated structure. For example, in the first circuit unit 10 and the second circuit unit 20, even if the wiring layer 4, the semiconductor element 5 and the heat sink layer 3 that constitute each circuit unit are partially different, for example, the heat sink layer 3 or the wiring By changing the thickness of the layer 4 or inserting a metal plate such as copper into the inside of the bonding layer 9, the difference in thickness of each circuit unit is absorbed and the first stress is not generated. It may be configured to fit between the flow passage member 1 and the second flow passage member 2.

本開示の半導体装置400における第1流路部材1および第2流路部材2は、図5に示すように、連結管12で接続されていてもよい。このような構成を満足するならば、第1流路部材1および第2流路部材2に同じ冷媒を流すことができることから、半導体装置400を小型化することが可能となる。   The first flow path member 1 and the second flow path member 2 in the semiconductor device 400 of the present disclosure may be connected by the connecting pipe 12 as shown in FIG. 5. If such a configuration is satisfied, the same refrigerant can flow in the first flow path member 1 and the second flow path member 2, so the semiconductor device 400 can be miniaturized.

また、本開示の半導体装置400は、連結管12と、第1流路部材1または第2流路部材2との対向面間に接着層を有し、接着層の一部は、連結管12における外周面から第1流路部材1または第2流路部材2にわたっていてもよい。ここで、連結管12における外周面とは、第1流路部材1または第2流路部材2との対向面に隣接する面である。このような構成を満足するならば、接着層により、流路6a、6bを流れる冷媒が、第1流路部材1または第2流路部材2と連結管12との間から漏れることを抑制することができる。   In addition, the semiconductor device 400 of the present disclosure has an adhesive layer between the facing surfaces of the connection pipe 12 and the first flow path member 1 or the second flow path member 2, and a part of the adhesion layer The first flow path member 1 or the second flow path member 2 may extend from the outer peripheral surface of the first flow path member 1. Here, the outer peripheral surface of the connecting pipe 12 is a surface adjacent to the surface facing the first flow path member 1 or the second flow path member 2. If such a configuration is satisfied, the adhesive layer prevents the refrigerant flowing in the flow paths 6a and 6b from leaking between the first flow path member 1 or the second flow path member 2 and the connecting pipe 12 be able to.

接着層は、接着剤(例えば、シリコン系のろう材やポリイミド系の接着剤等)を、第1流路部材1または第2流路部材2と連結管12との間に塗布した後、熱処理することで形成すればよい。   The adhesive layer is coated with an adhesive (for example, a silicone-based brazing material, a polyimide-based adhesive, or the like) between the first flow path member 1 or the second flow path member 2 and the connecting pipe 12 and then heat treatment It may be formed by doing.

また、連結管12は、耐熱性のある金属、樹脂、セラミックスであってもよく、熱処理において過度に熱膨張および熱収縮しない材料で構成されていてもよい。熱処理において過度に熱膨張および熱収縮しない樹脂としては、ポリイミド樹脂等が挙げられる。   The connecting pipe 12 may be a metal, resin, or ceramic having heat resistance, and may be made of a material that does not undergo thermal expansion and contraction excessively in heat treatment. Polyimide resin etc. are mentioned as resin which does not carry out thermal expansion and thermal contraction excessively in heat processing.

また、本開示の半導体装置500は、図6に示すように、第1流路部材1、回路ユニット、第2流路部材2を1組の冷却ユニットとしたとき、2組の冷却ユニットにおいて、第1流路部材1または第2流路部材2を兼用してもよい。図6では、2組の冷却ユニットにおいて、第2流路部材2を兼用している構成を示している。このような構成を満足するならば、連結管12で、冷却ユニット同士を連結することにより、冷却ユニットを3次元的に構成することができ、高密度の回路ユニット構造を構成しつつ、冷却効率の高いスタックタイプの半導体装置500を実現することができる。   In addition, as shown in FIG. 6, in the semiconductor device 500 of the present disclosure, when the first flow path member 1, the circuit unit, and the second flow path member 2 are one set of cooling units, in two sets of cooling units, The first flow path member 1 or the second flow path member 2 may be used in combination. FIG. 6 shows a configuration in which the second flow path member 2 is also used in the two sets of cooling units. If such a configuration is satisfied, the cooling units can be three-dimensionally configured by connecting the cooling units with each other by the connecting pipe 12, and the cooling efficiency can be achieved while configuring the circuit unit structure with high density. A high stack type semiconductor device 500 can be realized.

なお、連結管12の代わりに、図7に示すように、連結管12を一体化させた、連結穴13を有するパイプ14を用いてもよい。このように、パイプ14を用いて、冷却ユニット同士を連結させれば、スタックタイプの半導体装置600の構築を容易に行なうことができる。この場合、リング状のスペーサ15を用意し、各流路部材(第1流路部材1、第2流路部材2)間において、パイプ14を囲うようにスペーサ15を配置すれば、各流路部材に跨って位置するパイプの挿通を容易に行うことが可能となる。なお。スペーサ15には、パイプ14が破損した際に、冷媒が漏れることを防ぐ効果もある。   Note that, instead of the connecting pipe 12, as shown in FIG. 7, a pipe 14 having a connecting hole 13 in which the connecting pipe 12 is integrated may be used. As described above, when the cooling units are connected to each other by using the pipe 14, the stack type semiconductor device 600 can be easily constructed. In this case, if the ring-shaped spacer 15 is prepared and the spacer 15 is disposed so as to surround the pipe 14 between the flow passage members (the first flow passage member 1 and the second flow passage member 2), each flow passage It becomes possible to easily insert the pipe positioned across the members. In addition. The spacer 15 also has an effect of preventing the refrigerant from leaking when the pipe 14 is broken.

なお、スペーサ15は、耐熱性のある金属、樹脂、セラミックスであってもよく、熱処理において過度に熱膨張および熱収縮しない材料で構成されていてもよい。熱処理において過度に熱膨張および熱収縮しない樹脂としては、ポリイミド樹脂等が挙げられる。   Note that the spacer 15 may be a metal, resin, or ceramic having heat resistance, and may be made of a material that does not undergo thermal expansion and contraction excessively in heat treatment. Polyimide resin etc. are mentioned as resin which does not carry out thermal expansion and thermal contraction excessively in heat processing.

次に、本開示の半導体装置の製造方法の一例について説明する。ここでは、第1流路部
材および第2流路部材が、それぞれ第1部位および第2部位を有する場合を例に挙げ説明する。
Next, an example of a method of manufacturing a semiconductor device of the present disclosure will be described. Here, the case where the first flow path member and the second flow path member respectively have the first portion and the second portion will be described as an example.

まず、絶縁性のセラミックスで構成される、第1流路部材や第2流路部材の第1部位を準備する。ここで、第1部位は、金型により坏土を押し出す押出法、スラリーを用いたドクターブレード法、顆粒を用いたロールコンパクション法、グリーンシートを積層する積層法等で作製すればよい。また、第1部位とは材質の異なる、第1流路部材や第2流路部材の第2部位も準備する。   First, first portions of the first flow path member and the second flow path member, which are made of insulating ceramic, are prepared. Here, the first portion may be produced by an extrusion method of extruding clay with a mold, a doctor blade method using a slurry, a roll compaction method using granules, a lamination method of laminating green sheets, or the like. Moreover, the 2nd site | part of the 1st flow-path member which differs in a material from a 1st site | part, and a 2nd flow-path member is also prepared.

次に、配線層、ヒートシンク層、半導体素子を準備する。ここで、配線層は、第1流路部材の第1部位において、流路を構成する側とは反対側の表面上に形成しておく。同様に、ヒートシンク層は、第2流路部材の第1部位において、流路を構成する側とは反対側の表面上に形成しておく。ここで、配線層やヒートシンク層の形成方法としては、接合する材料同士を密着させ加圧・加熱することで原子の拡散を促し接合する拡散接合法、銅板やアルミニウム板等の金属板を絶縁性のセラミックスに直接貼り付ける直接接合法、チタン、ジルコニウム、ハフニウム、ニオブ等の活性金属を添加した銀および銅のろう材を介して金属板を接合するAMB(Active Metal Bonding)法、金属成分を主成分としたペーストを用いて形成する印刷法、チタンやクロムを下地層としスパッタリングで金属層を形成するスパッタ法、チタンやクロムを下地層とするか、または、微細な凹凸を形成した後に、金属層を形成するめっき法等を用いればよい。   Next, a wiring layer, a heat sink layer, and a semiconductor element are prepared. Here, the wiring layer is formed on the surface of the first portion of the first flow path member opposite to the side constituting the flow path. Similarly, the heat sink layer is formed on the surface of the first portion of the second flow path member opposite to the side constituting the flow path. Here, as a method of forming the wiring layer and the heat sink layer, diffusion bonding method in which diffusion of atoms is promoted and bonding is performed by bringing the materials to be bonded into close contact with each other and applying pressure and heating, metal plates such as copper plate and aluminum plate are insulating Direct bonding method to paste directly to ceramics, AMB (Active Metal Bonding) method to join metal plates through silver and copper brazing materials added with active metals such as titanium, zirconium, hafnium, niobium etc. Mainly metal components A printing method using a component paste, a sputtering method using titanium or chromium as a base layer to form a metal layer by sputtering, titanium or chromium as a base layer, or metal after forming fine irregularities A plating method or the like for forming a layer may be used.

ここで、配線層やヒートシンク層と同様の形成方法により、第1流路部材や第2流路部材の第1部位において、流路を構成する側の表面上に突起部を形成してもよい。なお、突起部を絶縁性のセラミックスで構成するならば、第1部位を作製する際に合わせて形成すればよい。   Here, in the first region of the first flow path member or the second flow path member, the protrusion may be formed on the surface constituting the flow path by the same formation method as the wiring layer or the heat sink layer. . If the projection is made of insulating ceramic, it may be formed in accordance with the fabrication of the first portion.

次に、半導体素子と配線層との間に、ろう材、半田またはナノペーストを配置し、半導体素子とヒートシンク層との間に、ろう材、半田またはナノペーストを配置し、第1流路部材および第2流路部材のそれぞれの第1部位と第2部位との間に接着剤を配置し、配線層、半導体素子、ヒートシンク層の並びとした後に熱処理を行なうことで、本開示の半導体装置を得る。熱処理の工程としては、一度固形化した、ろう材、半田またはナノペーストを加熱することで軟化させた後、冷却することで再度固形化させるリフロー工程等がある。   Next, a brazing material, solder or nano paste is disposed between the semiconductor element and the wiring layer, and a brazing material, solder or nano paste is disposed between the semiconductor element and the heat sink layer, and the first flow path member And an adhesive is disposed between the first portion and the second portion of each of the second flow path members, and heat treatment is performed after arranging the wiring layer, the semiconductor element, and the heat sink layer, whereby the semiconductor device of the present disclosure Get As a process of the heat treatment, there is a reflow process in which the solder material, solder or nanopaste solidified once is softened by heating and then cooled to solidify again.

このような製造方法を採用することで、半導体素子および配線層、半導体素子およびヒートシンク層、第1部位および第2部位を同時に接合することができることから、半導体装置の製造時間を短縮できる。なお、各図に示すように、第1部位および第2部位は、互いの接合箇所に段差がある構造としておけば、第1部位と第2部位とを接合しやすくなる。   By adopting such a manufacturing method, the semiconductor element and the wiring layer, the semiconductor element and the heat sink layer, and the first portion and the second portion can be simultaneously bonded, so that the manufacturing time of the semiconductor device can be shortened. In addition, as shown to each figure, if a 1st site | part and a 2nd site | part set it as the structure which has a level | step difference in the mutual joining location, it will become easy to join a 1st site | part and a 2nd site | part.

また、第1流路部材および第2流路部材を連結管で接続している半導体装置を得るには、半導体素子と配線層との間に、ろう材、半田またはナノペーストを配置し、半導体素子とヒートシンク層との間に、ろう材、半田またはナノペーストを配置し、第1流路部材および第2流路部材のそれぞれの第1部位と第2部位との間に接着剤を配置し、配線層、半導体素子、ヒートシンク層の並びとし、第1流路部材と連結管との間および第2流路部材と連結管との間に接着剤を配置した後に熱処理すればよい。このような製造方法を採用すれば、半導体素子および配線層、半導体素子およびヒートシンク層、第1部位および第2部位、第1流路部材および連結管、第2流路部材および連結管を同時に接合することができることから、半導体装置の製造時間を短縮できる。なお、連結管の代わりに、パイプおよびスペーサを接着剤で接合してもよい。   Moreover, in order to obtain a semiconductor device in which the first flow path member and the second flow path member are connected by the connection pipe, a brazing material, solder or nano paste is disposed between the semiconductor element and the wiring layer, A brazing material, solder or nano paste is disposed between the element and the heat sink layer, and an adhesive is disposed between the first portion and the second portion of each of the first flow path member and the second flow path member. The wiring layer, the semiconductor element, and the heat sink layer may be arranged, and heat treatment may be performed after an adhesive is disposed between the first flow path member and the connection pipe and between the second flow path member and the connection pipe. If such a manufacturing method is adopted, the semiconductor element and the wiring layer, the semiconductor element and the heat sink layer, the first portion and the second portion, the first flow path member and the connection pipe, the second flow path member and the connection pipe are simultaneously joined. Can reduce the manufacturing time of the semiconductor device. The pipe and the spacer may be bonded with an adhesive instead of the connecting pipe.

なお、連結管やスペーサを、熱処理の工程においても容易に過度に熱膨張および熱収縮しない素材で構成するならば、第1流路部材および第2流路部材の間隔を連結管やスペーサの長さをもって制御することができるので、半導体素子とヒートシンク層との間および半導体素子と配線層との間に位置する、ろう材、半田またはナノペーストの接合の度合いや各部材に掛かる圧力を調整することが可能となる。このような連結管、スペーサとしては、耐熱性のある金属、樹脂、セラミックスであればよいが、樹脂ならばポリイミド樹脂であってもよい。   If the connecting pipe and the spacer are made of a material that does not easily expand and shrink excessively in the heat treatment process, the distance between the first flow path member and the second flow path member should be the length of the connecting pipe and the spacer To control the degree of bonding of the brazing material, solder or nanopaste, and the pressure applied to each member, which are located between the semiconductor element and the heat sink layer and between the semiconductor element and the wiring layer It becomes possible. As such a connecting pipe and spacer, any metal, resin or ceramic having heat resistance may be used, but if it is resin, polyimide resin may be used.

また、半導体装置における回路ユニットを樹脂モールドで封止すれば、半導体装置としての信頼性を高めることができる。樹脂モールドとしては、シリコーンゲルやエポキシ樹脂等を用いればよい。なお、回路ユニットだけでなく、連結管、パイプ、スペーサもまとめて樹脂モールドすれば、連結管、パイプ、スペーサと、第1流路部材および第2流路部材との接合を補強することができる。   In addition, by sealing the circuit unit in the semiconductor device with a resin mold, the reliability of the semiconductor device can be enhanced. As the resin mold, silicone gel, epoxy resin or the like may be used. In addition, if not only the circuit unit but also the connecting pipe, the pipe, and the spacer are collectively molded by resin, bonding between the connecting pipe, the pipe, the spacer, and the first flow path member and the second flow path member can be reinforced. .

10、20:回路ユニット
1:第1流路部材
2:第2流路部材
3、3a、3b:ヒートシンク層
4、4a、4b、4c、4d、4e:配線層
5:半導体素子
6a、6b:流路
7a、7b:第1部位
8a、8b:第2部位
9、9a、9b、9c、9d、9e、9f:ろう材、半田またはナノペースト(接合層)
11a、11b、11c、11d、11e、11f、11g、11h:突起部
12:連結管
13:連結穴
14:パイプ
15:スペーサ
100、200、300、400、500、600:半導体装置
10, 20: circuit unit 1: first flow path member 2: second flow path member 3, 3a, 3b: heat sink layer 4, 4a, 4b, 4c, 4d, 4e: wiring layer 5: semiconductor element 6a, 6b: Flow path 7a, 7b: first portion 8a, 8b: second portion 9, 9a, 9b, 9c, 9d, 9e, 9f: brazing material, solder or nano paste (joining layer)
11a, 11b, 11c, 11e, 11f, 11g, 11h: protrusion 12: connection pipe 13: connection hole 14: pipe 15: spacer 100, 200, 300, 400, 500, 600: semiconductor device

Claims (11)

第1流路部材と、
第2流路部材と、
前記第1流路部材および前記第2流路部材の間に位置する回路ユニットと、を備え、
該回路ユニットは、ヒートシンク層と、配線層と、前記ヒートシンク層および前記配線層の間に位置する半導体素子とを有し、
前記第1流路部材および前記第2流路部材の少なくともいずれかは、流路の一部を構成する絶縁性のセラミックスの第1部位と、該第1部位とは材質の異なる第2部位とを有し、
前記回路ユニットにおける前記配線層が、前記第1部位に接している、半導体装置。
A first flow path member,
A second flow path member,
A circuit unit positioned between the first flow path member and the second flow path member;
The circuit unit includes a heat sink layer, a wiring layer, and a semiconductor element located between the heat sink layer and the wiring layer.
At least one of the first flow path member and the second flow path member is a first portion of the insulating ceramic forming a part of the flow path, and a second portion whose material is different from the first portion. Have
The semiconductor device, wherein the wiring layer in the circuit unit is in contact with the first portion.
前記第2部位は、前記第1部位よりも密度が小さい、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the second portion has a density smaller than that of the first portion. 前記第1流路部材および前記第2流路部材は、それぞれ前記第1部位および前記第2部位を有し、前記回路ユニットにおける前記配線層および前記ヒートシンク層が、前記第1流路部材および前記第2流路部材それぞれの前記第1部位に接している、請求項1または請求項2に記載の半導体装置。   The first flow path member and the second flow path member respectively have the first portion and the second portion, and the wiring layer and the heat sink layer in the circuit unit are the first flow path member and the second portion. The semiconductor device according to claim 1, wherein the first portion of each of the second flow path members is in contact with the first portion. 前記流路における前記第1部位の表面に突起部を有する、請求項1乃至請求項3のいずれかに記載の半導体装置。   The semiconductor device according to any one of claims 1 to 3 which has a projection part on the surface of said 1st part in said channel. 前記突起部は、銅またはアルミニウムが主成分である、請求項4に記載の半導体装置。   The semiconductor device according to claim 4, wherein the protrusion is mainly made of copper or aluminum. 前記回路ユニットの並びにおいて、
前記ヒートシンク層、前記半導体素子、前記配線層の順を第1回路ユニットと、前記配線層、前記半導体素子、前記ヒートシンク層の順を第2回路ユニットとしたとき、前記第1流路部材および前記第2流路部材の間において、前記第1回路ユニットと前記第2回路ユニットとが隣接して位置している、請求項1乃至請求項5のいずれかに記載の半導体装置。
In the arrangement of the circuit units,
When the heat sink layer, the semiconductor element, and the wiring layer are in the order of the first circuit unit, the wiring layer, the semiconductor element, and the heat sink layer in the order of the second circuit unit, the first flow path member and the The semiconductor device according to any one of claims 1 to 5, wherein the first circuit unit and the second circuit unit are positioned adjacent to each other between the second flow path members.
前記第1流路部材および前記第2流路部材は、連結管で接続されている、請求項1乃至請求項6のいずれかに記載の半導体装置。   The semiconductor device according to any one of claims 1 to 6, wherein the first flow path member and the second flow path member are connected by a connection pipe. 前記連結管と、前記第1流路部材または前記第2流路部材との対向面間に接着層を有し、
該接着層の一部は、前記連結管における外周面から前記第1流路部材または前記第2流路部材にわたっている、請求項7に記載の半導体装置。
An adhesive layer is provided between facing surfaces of the connection pipe and the first flow path member or the second flow path member,
The semiconductor device according to claim 7, wherein a part of the adhesive layer extends from an outer peripheral surface of the connection pipe to the first flow path member or the second flow path member.
前記第1流路部材、前記回路ユニット、前記第2流路部材を1組の冷却ユニットとしたとき、
2組の冷却ユニットにおいて、前記第1流路部材または前記第2流路部材を兼用している、請求項1乃至請求項8のいずれかに記載の半導体装置。
When the first flow path member, the circuit unit, and the second flow path member are one set of cooling units,
The semiconductor device according to any one of claims 1 to 8, wherein the first flow path member or the second flow path member is used in two cooling units.
請求項1乃至請求項3のいずれかに記載の半導体装置の製造方法であって、
前記半導体素子と前記配線層との間に、ろう材、半田またはナノペーストを配置し、
前記半導体素子と前記ヒートシンク層との間に、前記ろう材、前記半田または前記ナノペーストを配置し、
前記第1流路部材および前記第2流路部材の少なくともいずれかにおける前記第1部位と前記第2部位との間に接着剤を配置し、
前記配線層、前記半導体素子、前記ヒートシンク層の並びとし、前記第1部位と前記配線層とが接するように前記第1流路部材および前記第2流路部材を配置した後に熱処理する、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to any one of claims 1 to 3.
A brazing material, solder or nano paste is disposed between the semiconductor element and the wiring layer,
The brazing material, the solder, or the nanopaste is disposed between the semiconductor element and the heat sink layer,
An adhesive is disposed between the first portion and the second portion in at least one of the first flow path member and the second flow path member,
A semiconductor device comprising: an array of the wiring layer, the semiconductor element, and the heat sink layer, and heat treatment after disposing the first flow path member and the second flow path member such that the first portion and the wiring layer are in contact with each other. Manufacturing method.
請求項8または請求項9に記載の半導体装置の製造方法であって、
前記半導体素子と前記配線層との間に、ろう材、半田またはナノペーストを配置し、
前記半導体素子と前記ヒートシンク層との間に、前記ろう材、前記半田または前記ナノペーストを配置し、
前記第1流路部材および前記第2流路部材の少なくともいずれかにおける前記第1部位と前記第2部位との間に接着剤を配置し、
前記配線層、前記半導体素子、前記ヒートシンク層の並びとし、前記第1部位と前記配線層とが接するように前記第1流路部材および前記第2流路部材を配置し、
前記第1流路部材と前記連結管との間および前記第2流路部材と前記連結管との間に接着剤を配置した後に熱処理する、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 8 or 9,
A brazing material, solder or nano paste is disposed between the semiconductor element and the wiring layer,
The brazing material, the solder, or the nanopaste is disposed between the semiconductor element and the heat sink layer,
An adhesive is disposed between the first portion and the second portion in at least one of the first flow path member and the second flow path member,
The first flow path member and the second flow path member are disposed such that the first wiring layer, the semiconductor element, and the heat sink layer are aligned, and the first portion and the wiring layer are in contact with each other.
A manufacturing method of a semiconductor device which heat-treats after arranging an adhesive between the 1st channel member and the connecting pipe, and between the 2nd channel member and the connecting pipe.
JP2017199535A 2017-10-13 2017-10-13 Manufacturing method of semiconductor devices Active JP6909126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017199535A JP6909126B2 (en) 2017-10-13 2017-10-13 Manufacturing method of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017199535A JP6909126B2 (en) 2017-10-13 2017-10-13 Manufacturing method of semiconductor devices

Publications (2)

Publication Number Publication Date
JP2019075436A true JP2019075436A (en) 2019-05-16
JP6909126B2 JP6909126B2 (en) 2021-07-28

Family

ID=66544206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017199535A Active JP6909126B2 (en) 2017-10-13 2017-10-13 Manufacturing method of semiconductor devices

Country Status (1)

Country Link
JP (1) JP6909126B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002631A (en) * 2019-06-25 2021-01-07 株式会社豊田中央研究所 Electronic apparatus cooling module and manufacturing method therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516973A (en) * 1997-09-17 2001-10-02 アドバンスト・エナジーズ・ヴォアヒーズ・オペレーションズ Cooling module for electronic components
JP2002093975A (en) * 2000-09-20 2002-03-29 Denki Kagaku Kogyo Kk Circuit board cooling structure
JP2005073342A (en) * 2003-08-21 2005-03-17 Denso Corp Packaging structure of semiconductor device
JP2005136278A (en) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp Power semiconductor module and its manufacturing method
JP2005142305A (en) * 2003-11-05 2005-06-02 Denso Corp Lamination type cooling device and manufacturing method thereof
JP2012249503A (en) * 2011-05-31 2012-12-13 Denso Corp Electric power conversion apparatus
JP2013004850A (en) * 2011-06-20 2013-01-07 Nissan Motor Co Ltd Semiconductor device and method for producing the same
US20130088837A1 (en) * 2010-06-09 2013-04-11 Kyocera Corporation Flow channel member, and heat exchanger using the same, and electronic component device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516973A (en) * 1997-09-17 2001-10-02 アドバンスト・エナジーズ・ヴォアヒーズ・オペレーションズ Cooling module for electronic components
US20020043716A1 (en) * 1997-09-17 2002-04-18 William J. Miller Improve heat sink for use in cooling an integrated circuit
JP2002093975A (en) * 2000-09-20 2002-03-29 Denki Kagaku Kogyo Kk Circuit board cooling structure
JP2005073342A (en) * 2003-08-21 2005-03-17 Denso Corp Packaging structure of semiconductor device
JP2005136278A (en) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp Power semiconductor module and its manufacturing method
JP2005142305A (en) * 2003-11-05 2005-06-02 Denso Corp Lamination type cooling device and manufacturing method thereof
US20130088837A1 (en) * 2010-06-09 2013-04-11 Kyocera Corporation Flow channel member, and heat exchanger using the same, and electronic component device
JP2012249503A (en) * 2011-05-31 2012-12-13 Denso Corp Electric power conversion apparatus
JP2013004850A (en) * 2011-06-20 2013-01-07 Nissan Motor Co Ltd Semiconductor device and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002631A (en) * 2019-06-25 2021-01-07 株式会社豊田中央研究所 Electronic apparatus cooling module and manufacturing method therefor
JP7335101B2 (en) 2019-06-25 2023-08-29 株式会社豊田中央研究所 Cooling module for electronic equipment and manufacturing method thereof

Also Published As

Publication number Publication date
JP6909126B2 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
CN109075145B (en) Semiconductor device with a plurality of semiconductor chips
JP4635564B2 (en) Semiconductor device
CN108133915B (en) Power module with built-in power device and double-sided heat dissipation function and manufacturing method thereof
CN108475666B (en) power module
CN108735692B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP5542567B2 (en) Semiconductor device
CN104821282A (en) Power semiconductor module
US9385107B2 (en) Multichip device including a substrate
JP2016066700A (en) Power semiconductor module
JP2013179229A (en) Power module semiconductor device
WO2017168756A1 (en) Semiconductor apparatus
JP2012119597A (en) Semiconductor device and manufacturing method of the same
CN105374768A (en) Cold Plate, Device Comprising a Cold Plate and Method for Fabricating a Cold Plate
JP2023054418A (en) Power semiconductor device and manufacturing method thereof
CN111524877B (en) Double-sided heat dissipation power module
JP2019134018A (en) Semiconductor device
WO2014021077A1 (en) Multilayer substrate and power module using multilayer substrate
WO2018198747A1 (en) Semiconductor device
JP2019075436A (en) Semiconductor device and semiconductor device manufacturing method
JP6317178B2 (en) Circuit board and electronic device
JP2022053401A (en) Semiconductor module
JP2010062491A (en) Semiconductor device and composite semiconductor device
Steiner et al. IGBT module setup with integrated micro-heat sinks
CN219937038U (en) Heat radiation structure, packaging assembly, packaging integrated piece and power electronic unit of power module
JP2016092222A (en) Semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210702

R150 Certificate of patent or registration of utility model

Ref document number: 6909126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150