JP6317178B2 - Circuit board and electronic device - Google Patents
Circuit board and electronic device Download PDFInfo
- Publication number
- JP6317178B2 JP6317178B2 JP2014104381A JP2014104381A JP6317178B2 JP 6317178 B2 JP6317178 B2 JP 6317178B2 JP 2014104381 A JP2014104381 A JP 2014104381A JP 2014104381 A JP2014104381 A JP 2014104381A JP 6317178 B2 JP6317178 B2 JP 6317178B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- groove
- insulating substrate
- circuit board
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 225
- 239000002184 metal Substances 0.000 claims description 225
- 239000000758 substrate Substances 0.000 claims description 85
- 239000000463 material Substances 0.000 description 47
- 238000005530 etching Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 19
- 238000005219 brazing Methods 0.000 description 17
- 239000000919 ceramic Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 230000035882 stress Effects 0.000 description 12
- 238000005452 bending Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000003754 machining Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、回路基板および電子装置に関するものである。
The present invention relates to a circuit board contact and the electronic device.
従来、パワーモジュールまたはスイッチングモジュール等の例えばIGBT(Insulated Gate Bipolar Transistor)などの電子部品が搭載された電子装置に用いられる回路基板として、例えば、絶縁基板の上面および下面にそれぞれ金属板が接合されたものが用いられる。また、特許文献1では、上面および下面のそれぞれの金属板は、絶縁基板を挟んで略面対称に設けられている。
Conventionally, as a circuit board used for an electronic device on which electronic parts such as an IGBT (Insulated Gate Bipolar Transistor) such as a power module or a switching module are mounted, for example, metal plates are joined to the upper surface and the lower surface of an insulating substrate, respectively. Things are used. Moreover, in
このような構成によれば、金属板と絶縁基板との熱膨張差に起因する曲げ応力の発生を小さくし、絶縁基板のクラック発生、又は金属板の剥離を抑制することができる。 According to such a configuration, the generation of bending stress due to the difference in thermal expansion between the metal plate and the insulating substrate can be reduced, and the generation of cracks in the insulating substrate or the peeling of the metal plate can be suppressed.
しかしながら、上記従来技術の回路基板においては、例えば、絶縁基板の下面に複数の金属板が設けられていた場合、これらの金属板間に間隙が生じるので、下側の金属板の面積が減少しやすかった。よって、このような回路基板における金属板の下面をヒートシンク等に実装した場合、電子部品で発生した熱をヒートシンク側に逃がすための放熱経路である下側の金属板の面積が減少することとなり、放熱効率が減少していた。 However, in the above-described prior art circuit board, for example, when a plurality of metal plates are provided on the lower surface of the insulating substrate, gaps are generated between these metal plates, so that the area of the lower metal plate is reduced. It was easy. Therefore, when the lower surface of the metal plate in such a circuit board is mounted on a heat sink or the like, the area of the lower metal plate that is a heat dissipation path for releasing the heat generated in the electronic component to the heat sink side will be reduced. The heat dissipation efficiency was decreasing.
本発明の目的は、前記の問題を鑑みて、絶縁基板のクラック発生、又は金属板の剥離を抑制しつつ、放熱効率の低下を抑制することができる回路基板および電子装置を提供することにある。
The purpose of the present invention, in view of the above problems, cracking of the insulating substrate, or while suppressing peeling of the metal plate, to provide an electronic device and contact the circuit board it is possible to prevent deterioration of the radiation efficiency It is in.
本発明の一つの態様の回路基板は、絶縁基板と、該絶縁基板の上面に、互いに間隙を空けて接合された複数の第1金属板と、該複数の第1金属板と対向しており、前記絶縁基板の下面に接合された第2金属板と、を有しており、前記第2金属板の上面又は下面に、上面視において、前記間隙と重なって沿うように形成された溝が設けられており、上面視において、前記間隙の側面の位置と、前記溝の側面の位置とが異なっている。
A circuit board according to one aspect of the present invention includes an insulating substrate, a plurality of first metal plates bonded to each other on the upper surface of the insulating substrate with a gap therebetween, and the plurality of first metal plates. A second metal plate bonded to the lower surface of the insulating substrate, and a groove formed on the upper surface or the lower surface of the second metal plate so as to overlap the gap in a top view. In the top view, the position of the side surface of the gap is different from the position of the side surface of the groove .
本発明の一つの態様の電子装置は、上記の回路基板と、該回路基板に搭載された電子部品とを含んでいる。 An electronic device according to one aspect of the present invention includes the above circuit board and an electronic component mounted on the circuit board.
本発明の回路基板によれば、第2金属板の上面又は下面に形成された溝が、上面視において、間隙と重なって沿うように設けられていることにより、間隙の両側の第1金属板の体積と、溝の両側の第2金属板の体積とは、絶縁基板を挟んで略等しくなる。よって、複
数の第1金属板と絶縁基板との熱膨張差に起因する曲げ応力は、第2金属板と絶縁基板との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板のクラック発生、又は金属板の剥離を抑制することができる。また、第2金属板の上面又は下面に形成されているのは溝であり、この溝の底部は溝とは反対側の面まで到達していないので、放熱経路である第2金属板の下面又は上面の面積の減少を抑制できる。従って、第2金属板の放熱効率を向上させることができる。また、上面視において、間隙の側面の位置と溝の側面の位置とが異なっていることから、複数の第1金属板との間で生じる熱応力と、第2金属板との間で生じる熱応力とが重なることを防ぐことができる。よって、絶縁基板のクラック発生を抑制することができる。
According to the circuit board of the present invention, the groove formed on the upper surface or the lower surface of the second metal plate is provided so as to overlap the gap when viewed from above, so that the first metal plate on both sides of the gap is provided. And the volume of the second metal plate on both sides of the groove are substantially equal across the insulating substrate. Therefore, since the bending stress due to the difference in thermal expansion between the plurality of first metal plates and the insulating substrate is substantially equal to the bending stress due to the difference in thermal expansion between the second metal plate and the insulating substrate, the entire bending stress is reduced. And the occurrence of cracks in the insulating substrate or peeling of the metal plate can be suppressed. In addition, a groove is formed on the upper surface or the lower surface of the second metal plate, and the bottom of the groove does not reach the surface opposite to the groove, so that the lower surface of the second metal plate, which is a heat dissipation path, is formed. Or the reduction of the area of the upper surface can be suppressed. Therefore, the heat dissipation efficiency of the second metal plate can be improved. Further, since the position of the side surface of the gap is different from the position of the side surface of the groove in a top view, the thermal stress generated between the plurality of first metal plates and the heat generated between the second metal plates. It is possible to prevent the stress from overlapping. Therefore, generation of cracks in the insulating substrate can be suppressed.
本発明の電子装置によれば、上述の回路基板を有することから、絶縁基板のクラック発生、又は金属板の剥離を抑制することができるとともに、放熱効率を維持することができる電子装置とすることができる。 According to the electronic device of the present invention, since it has the above-described circuit board, it is possible to suppress the generation of cracks in the insulating substrate or the peeling of the metal plate and to maintain the heat dissipation efficiency. Can do.
以下、図面を参照して本発明の実施形態における回路基板および電子装置について説明する。なお、図面において、回路基板および電子装置は、仮想のxyz空間内に設けられており、xy平面上に載置されている。また、本実施形態における上方、上面、上部とは仮想のz軸の正方向を示しており、下方、下面、下部とは仮想のz軸の負方向を示している。 Hereinafter, a circuit board and an electronic device according to embodiments of the present invention will be described with reference to the drawings. In the drawings, the circuit board and the electronic device are provided in a virtual xyz space and are placed on the xy plane. In the present embodiment, the upper, upper, and upper portions indicate the positive direction of the virtual z axis, and the lower, lower surface, and lower portion indicate the negative direction of the virtual z axis.
図1に示す例においては、回路基板10は、絶縁基板1と、複数の第1金属板2と第2
金属板3とを備えている。また、図1に示す例において、電子装置20は、回路基板10と、電子部品5とを備えている。
In the example shown in FIG. 1, the circuit board 10 includes an
And a
絶縁基板1は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス,ムライト質セラミックス,炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックス等のセラミックスからなる。これらセラミック材料の中では放熱性に影響する熱伝導性の点に関して、炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックスが好ましく、強度の点に関して、窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。
The
絶縁基板1が窒化ケイ素質セラミックスのように比較的強度の高いセラミック材料からなる場合、金属板2と絶縁基板1との熱膨張率差に起因する熱応力により絶縁基板1にクラックが入る可能性が低減されるので、小型化を図りつつより大きな電流を流すことができる回路基板を実現することができる。
When the
絶縁基板1の厚みは、薄い方が熱伝導性の点ではよく、例えば約0.1mm〜1mmであ
り、回路基板の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
The thinner
絶縁基板1は、例えば窒化ケイ素質セラミックスからなる場合であれば、窒化ケイ素,酸化アルミニウム,酸化マグネシウム,および酸化イットリウム等の原料粉末に適当な有機バインダー,可塑剤,および溶剤を添加混合して泥漿物に従来周知のドクターブレード法またはカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工等を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
If the
複数の第1金属板2は、図1に示す例のように、絶縁基板1の上面に、互いに間隙2aを空けて接合されている。図1に示す例においては、複数の第1金属板2の下面が、絶縁基板1への接合面となっている。
The plurality of
図1に示す例においては、絶縁基板1の上面に、3つの第1金属板2A、2B、2Cが設けられている。第1金属板2A、2Cは、絶縁基板1の上面のx方向における両側にそれぞれ設けられている。また、第1金属板2Bは、絶縁基板1の上面の中央部に位置しており、第1金属板2A、2Cの2つに挟まれている。
In the example shown in FIG. 1, three
間隙とは、互いに隣接して設けられる複数の第1金属板2同士の間の空間であると解釈してよい。図1(a)に示す例において、y方向における中央部では、間隙は、第1金属板2Aと第1金属板2Bとの間の空間、および第1金属板2Bと第1金属板2Cとの間の空間と解することができる。また、図1(a)に示す例において、y方向における両端部では、間隙は、第1金属板2Aと第1金属板2Cとの間の空間と解することができる。
The gap may be interpreted as a space between the plurality of
間隙2aの幅は、回路基板10に使用される電圧を考慮し、絶縁性を確保できる程度に設定される。例えば、複数の第1金属板2の配置及び寸法にもよるが、間隙2aの幅は、約0.5〜10mmである。
The width of the gap 2a is set to such an extent that insulation can be ensured in consideration of the voltage used for the circuit board 10. For example, although it depends on the arrangement and dimensions of the plurality of
複数の第1金属板2は、絶縁基板1の上面に、例えば、Ag−Cu系のろう材4を介して接合されている。このろう材4は、絶縁基板1に対して濡れることにより強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも1種の活性金属材料を含有している。また、このろう材は、例えば、In、Snのうち少なくとも
1つを有していてもよい。なお、このろう材4の厚みは、例えば約5〜100μm程度であ
ればよい。
The plurality of
複数の第1金属板2は、例えば平板状の銅板であり、その厚みは、例えば、20〜600μ
mである。銅板は、電気抵抗が低く高熱伝導性を有するので、第1金属板2を構成する部材として好ましい。
The plurality of
m. The copper plate is preferable as a member constituting the
第1金属板2が銅板である場合、第1金属板2は、例えば無酸素銅である。第1金属板2として無酸素銅を用いた場合には、第1金属板2と絶縁基板1とを接合する際に、第1金属板2表面が銅中に存在する酸素によって酸化されることが低減されるとともに、ろう材との濡れ性が良好となるので、絶縁基板1との接合強度が向上する。
When the
また、第1金属板2が銅板であり、かつ、ろう材が銅成分を有する場合には、ろう材および第1金属板2の両部材の接合部において互いの部材中の銅成分が拡散し合うことによって拡散層が形成されるので、第1金属板2およびろう材が互いに強固に接合されることとなり好ましい。
In addition, when the
また、図1に示す例において、中央部の第1金属板2Bの上面には接合材を介して電子部品5が実装されており、この電子部品5は、他の第1金属板2A、2Cに、ボンディングワイヤ6等の導電性接続材によって接続される。このように、図1に示す例において、第1金属板2は、回路導体として機能している。また、第1金属板2は、回路基板に搭載される電子部品5のマウント用の金属部材、接地導体用の金属部材としても用いることができる。また、後述する第2金属板3は主に放熱板として用いられる。このように、第1金属板2は、例えば数十A程度の比較的大きな電流を通電するための導電路として、セラミックス等からなる絶縁基板1に接合されて用いられる。
Moreover, in the example shown in FIG. 1, the electronic component 5 is mounted on the upper surface of the first metal plate 2B at the center via a bonding material, and the electronic component 5 includes the other first metal plates 2A and 2C. Are connected by a conductive connecting material such as a bonding wire 6. Thus, in the example shown in FIG. 1, the
電子部品5は、例えば、トランジスタ、CPU(Central Processing Unit)用のLS
I(Large Scale Integrated circuit)、IGBT(Insulated Gate Bipolar Transistor)、またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子である。
The electronic component 5 is, for example, a transistor or an LS for a CPU (Central Processing Unit).
It is a semiconductor element such as I (Large Scale Integrated circuit), IGBT (Insulated Gate Bipolar Transistor), or MOS-FET (Metal Oxide Semiconductor-Field Effect Transistor).
電子部品5を金属板2に接合する接合材は、例えば、金属または導電性樹脂等からなる。金属から成る接合材は、例えば、半田、金−スズ(Au−Sn)合金、またはスズ−銀−銅(Sn−Ag−Cu)合金等である。導電性樹脂から成る接合材は、例えば、Agエポキシ樹脂等の熱伝導率の高い接着剤等である。
The bonding material for bonding the electronic component 5 to the
なお、第1金属板2表面に、めっき法によってめっき膜を形成しても良い。この構成によれば、接合材との濡れ性が良好となるので電子部品5を第1金属板2の表面に強固に接合することができる。めっき膜は、導電性および耐食性が高い金属を用いれば良く、例えば、ニッケル、コバルト、銅、若しくは金、またはこれらの金属材料を主成分とする合金材料が挙げられる。めっき膜の厚みは、例えば1.5〜10μmであれば良い。
A plating film may be formed on the surface of the
また、めっき膜は内部にリンを含有することが好ましい。例えば、ニッケル−リンのアモルファス合金のめっき膜であれば、ニッケルめっき膜の表面酸化を抑制して接合材等の濡れ性等を長く維持することができるので好ましい。また、ニッケルに対するリンの含有量が8〜15質量程度であると、ニッケル−リンのアモルファス合金が形成されやすくなって、めっき膜に対する接合材等の接着強度を更に向上させることができる。 The plating film preferably contains phosphorus inside. For example, a nickel-phosphorus amorphous alloy plating film is preferable because surface oxidation of the nickel plating film can be suppressed and wettability of a bonding material or the like can be maintained for a long time. Further, when the content of phosphorus with respect to nickel is about 8 to 15 mass, an amorphous alloy of nickel-phosphorus is easily formed, and the adhesive strength of a bonding material or the like to the plating film can be further improved.
第2金属板3は、複数の第1金属板2と対向しており、絶縁基板1の下面に接合されている。また、図1に示す例においては、この第2金属板3の上面に、上面視において、間
隙2aと重なって沿うように形成された溝3aが設けられている。この構成によれば、間隙2aの両側の第1金属板2の体積と、溝3aの両側の第2金属板3の体積とは、絶縁基板1を挟んで略等しくなる。また、複数の第1金属板2と絶縁基板1との接合面の形状は、第2金属板3と絶縁基板1との接合面の形状と、絶縁基板1を挟んで略面対称となる。よって、複数の第1金属板2と絶縁基板1との熱膨張差に起因する曲げ応力は、第2金属板3と絶縁基板1との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板1のクラック発生、又は金属板2、3の剥離を抑制することができる。また、第2金属板3の上面に形成されているのは溝3aであり、この溝3aの底部は下面まで到達していないので、第2金属板3の下面の面積の減少を抑制できる。従って、第2金属板3の下面からの放熱効率を維持することができる。
The
第2金属板3の材料及び寸法、第2金属板3上のめっき膜、並びに第2金属板3の絶縁基板1への接合方法は、第1金属板2と同様である。
The material and dimensions of the
図1に示す例においては、第2金属板3の上面が、絶縁基板1への接合面となっている。
In the example shown in FIG. 1, the upper surface of the
図1(b)、(c)に示す例のように、第2金属板3の上面に形成されているのは溝3aである。この溝3aの底部は、第2金属板3の下面まで到達していない。よって、図1(b)、(c)に示す例のように、第2金属板3は、各第1金属板2A、2B、2Cに絶縁基板1を介して対向する複数の対向領域を有しており、かつ、これら複数の対向領域は互いに下面側(z方向の負の側)で連結している。
As in the example shown in FIGS. 1B and 1C, the groove 3 a is formed on the upper surface of the
溝3aの幅は、第2金属板3の形状及び寸法にもよるが、例えば、約0.5〜12mmであ
る。また、溝3aの深さは、第2金属板3の厚みにもよるが、例えば、約5〜500μmで
ある。
The width of the groove 3a is, for example, about 0.5 to 12 mm, although it depends on the shape and dimensions of the
図1(b)に示す例のように、溝3aと間隙2aとは上面視において側面の位置が同一であり、かつ、溝3aの幅は、間隙2aの幅と同一であることが好ましい。この場合には、複数の第1金属板2と絶縁基板1との接合面は、形状だけでなく大きさにおいても、第2金属板3と絶縁基板1との接合面と同一となる。よって、絶縁基板1上面における第1金属板2との熱膨張差、および、絶縁基板1下面における第2金属板3との熱膨張差は、さらに等しくなるので、絶縁基板1のクラック発生、又は金属板2、3の剥離をさらに抑制することができる。
As in the example shown in FIG. 1 (b), it is preferable that the groove 3a and the gap 2a have the same side surface position in a top view, and the width of the groove 3a is the same as the width of the gap 2a. In this case, the bonding surfaces of the plurality of
なお、上記の「同一」とは、完全同一だけでなく、実質同一の場合も含む。実質同一の場合とは、その差が、例えば、約0.1〜1mmの場合である。 The above “same” includes not only completely the same but also substantially the same. The case where it is substantially the same is a case where the difference is about 0.1 to 1 mm, for example.
また、図1(b)に示す例のように、溝3aの幅は、間隙2aの幅と同一であり、かつ、溝3aの深さは、第2金属板3の厚みの半分以上であることが好ましい。この構成のように、溝3aの幅が、間隙2aの幅と同一であれば、溝3aの深さが深くなるほど、第2金属板3の金属量は、複数の第1金属板2の金属量に近接するので、両部材の熱膨張量も近似する。従って、絶縁基板1上面における第1金属板2との熱膨張差、および、絶縁基板1下面における第2金属板3との熱膨張差は、さらに等しくなるので、絶縁基板1のクラック発生、又は金属板2、3の剥離をさらに抑制することができる。
Further, as in the example shown in FIG. 1B, the width of the groove 3a is the same as the width of the gap 2a, and the depth of the groove 3a is more than half of the thickness of the
次に、図2を用いて、本発明の他の実施形態の例を説明する。図2(a)、(b)の断面図は、それぞれ図1(b)の要部であるB部の他の例を示している。 Next, an example of another embodiment of the present invention will be described with reference to FIG. The cross-sectional views of FIGS. 2A and 2B show other examples of the B part, which is the main part of FIG.
図2(a)、(b)に示す例においては、複数の第1金属板2は、間隙2aを介して、
互いに側面が対向しており、この側面は、厚み方向の中央部が第1金属板2の上面側及び下面側よりも突き出ている。この構成により、突き出ていない下面側では、第1金属板2同士の沿面距離が近接しないので、沿面放電の発生を抑制できる。また、上面側でも、第1金属板2の角部同士の距離が近接しないので、空中での放電を抑制できる。また、このように、下面側および上面側で放電を抑制できると同時に、厚み方向の中央部は突き出ているので、第1金属板2の体積を増大させることができ、電気抵抗を低下させることができる。
In the example shown in FIGS. 2A and 2B, the plurality of
The side surfaces are opposed to each other, and the central portions in the thickness direction of the side surfaces protrude from the upper surface side and the lower surface side of the
図2(a)に示す例のように、複数の第1金属板2の側面において、厚み方向の中央部は突起状に突き出ていても良い。
As in the example illustrated in FIG. 2A, the central portion in the thickness direction may protrude in a protruding shape on the side surfaces of the plurality of
図2(b)に示す例のように、複数の第1金属板2の側面は、凸形状の曲面となっていることが好ましい。この場合には、側面において突き出ている中央部同士で空中放電が起きる可能性をより低減することができる。
As in the example shown in FIG. 2B, the side surfaces of the plurality of
次に、本発明の図2に示す例の実施形態に係る回路基板1の製造方法について図3(a)〜(e)を用いて説明する。
Next, a method for manufacturing the
(1)まず、第1工程として、絶縁基板1と、下面に第1溝22aを有しており、第1溝22aを隔てて配置された複数の第1金属板領域22A、22B、22Cを有する第1金属板母材22と、上面に第1溝22aと線対称な形状の第2溝3a(前述の溝3a)が設けられた第2金属板3と、を準備する。なお、ここでは、第1金属板母材22、および第2金属板3の材料として、例えば、銅を用いた例を示す。
(1) First, as a first step, an insulating
第1溝22aを有する第1金属板母材22を形成するには、平板状の金属板21における絶縁基板1との接合面側に、例えばエッチング処理を行って溝を形成する。エッチング液には、例えば、塩化第二鉄が用いられる。当該エッチング処理に際しては、まず、図3(a)のように、第1金属板領域22A、22B、22Cに対応する部分にマスキング7を施す。
In order to form the first metal plate base material 22 having the
次に、金属の厚みの60%程度の深さまでエッチング処理を行い、所定位置に第1溝22aを形成する。その後マスキング7を剥離することで、図3(b)のように第1溝22aが形成された第1金属板母材22を得ることができる。
Next, etching is performed to a depth of about 60% of the thickness of the metal to form the
上記のようにエッチング処理を用い、かつ、エッチング時間等の条件を調節することによって、絶縁基板1との接合面側から厚み方向の中央部に向かって幅が狭くなっている第1溝22aを容易に形成することができる。
By using the etching process as described above and adjusting the conditions such as the etching time, the
第2金属板3には、その上面(絶縁基板1との接合面)に、第1溝22aと線対称な形状の第2溝3a(前述の溝3a)を設ける。第2溝3aの形成方法は、前述した第1溝22aの形成方法と同様である。
The
(2)次に、第2工程として、図3(c)に示すように、第1金属板母材22の下面を絶縁基板1の上面に配置し、上面視した際に第2溝3aが第1溝22aと重なって沿うように、かつ、第2金属板3が複数の第1金属板領域22A、22B、22Cと対向するように、第2金属板3の上面を絶縁基板1の下面に配置する。この配置の結果、第1溝22aと第2溝3aとは絶縁基板1を介して面対称な形状となる。
(2) Next, as a second step, as shown in FIG. 3C, the lower surface of the first metal plate base material 22 is disposed on the upper surface of the insulating
なお、本工程においては、第1金属板母材22および第2金属板3の配置前に、図3(c)に示すように、絶縁基板1の両主面にろう材を予め所定の位置に例えばスクリーン印刷等の方法で所定の形状に塗布する。このろう材は、例えば、銀、銅を主成分とし、さらに
Tiを含み、In、又はSnによって融点を790℃程度に調整したものが用いられる。
In this step, before placing the first metal plate base material 22 and the
(3)次に、第3工程として、加熱処理によって、第1金属板母材22および第2金属板3を絶縁基板1に接合させる。この工程では、第2工程で得られた積層体を、真空炉内に載置し、真空状態において830℃程度で熱処理を行う。これにより、ろう材が溶融し、冷却することでろう材が固化し、第1金属板母材22および第2金属板3を絶縁基板1に接合される。
(3) Next, as a third step, the first metal plate base material 22 and the
(4)次に、第4工程として、第1金属板母材22の上面から第1溝22aの底部までの部分を除去し、互いに間隙2aを空けて分離された複数の第1金属板2を形成する。
(4) Next, as a fourth step, a plurality of
本工程は、例えば、エッチング処理によって、第1金属板母材22の上面から第1溝22aの底部までの部分を除去する。エッチング処理を行う場合には、まず、図3(d)に示すように、第1金属板母材22の上面、および第2金属板3の下面にマスキング7を施す。第1金属板母材22の上面のマスキング7は、第1溝22aに対応する部分を除くようにする。
In this step, for example, a portion from the upper surface of the first metal plate base material 22 to the bottom of the
そして、前述と同様、塩化第二鉄によって2回目のエッチング処理を行った後、マスキング7を除去することによって、図3(e)のような、本発明の回路基板10を得る。 Then, after the second etching process with ferric chloride as described above, the masking 7 is removed to obtain the circuit board 10 of the present invention as shown in FIG.
このようにエッチング処理を用いることによって除去した部分は、エッチング時間等の条件を調節することによって、上面から厚み方向の中央部に向かって幅が狭くなる。よって、図2に示す例のように、厚み方向の中央部が第1金属板2の上面側及び下面側よりも突き出ている側面を形成することができる。
Thus, the width of the portion removed by using the etching process becomes narrower from the upper surface toward the central portion in the thickness direction by adjusting the conditions such as the etching time. Therefore, as in the example shown in FIG. 2, it is possible to form side surfaces in which the central portion in the thickness direction protrudes from the upper surface side and the lower surface side of the
また、第1金属板2の側面を、凸形状の曲面とするためには、中央部が突き出た側面に対して、さらにエッチング処理を行い、突起形状等を除去すれば良い。
Further, in order to make the side surface of the
なお、図2に示す例の製造方法においては、例えば、切削等の機械加工によって、中央部が突き出た側面を形成しても良い。この場合には、切削の刃を所定の形状に調整すれば良い。 In the example manufacturing method shown in FIG. 2, the side surface with the central portion protruding may be formed by machining such as cutting. In this case, the cutting blade may be adjusted to a predetermined shape.
また、必要に応じて第1金属板2および第2金属板3の表面にニッケルめっきを施してもよい。
Moreover, you may nickel-plat on the surface of the
上述したように、本発明の製造方法においては、間隙2aの形成工程を2回に分けている。2回のうち1回目は、第1金属板母材22において、絶縁基板1との接合面に、マスキング7をした後エッチング処理を施して、間隙2aの一部である第1溝22aを形成する。
As described above, in the manufacturing method of the present invention, the step of forming the gap 2a is divided into two times. In the first of the two times, the first metal plate base material 22 is subjected to an etching process after masking 7 on the joint surface with the insulating
一方、一般的に、エッチングによって形成する溝は、その深さが深いほど、溝の幅も広くなる。よって、例えば、第1溝を有さない第1金属板母材をろう付け後、絶縁基板1との接合面とは反対側の面(上面)から、1回のみのエッチング処理で間隙2aを形成する場合、絶縁基板1表面上における、複数の第1金属板2同士の間隙2aは比較的大きくなってしまう。よって、間隙2aの形成を2回に分け、1回目のエッチングを絶縁基板1と
の接合面側から行って第1溝22aを形成した場合、第1金属板2の高密度配置が可能となる。
On the other hand, in general, the depth of the groove formed by etching increases as the depth increases. Therefore, for example, after brazing the first metal plate base material not having the first groove, the gap 2a is formed by etching only once from the surface (upper surface) opposite to the bonding surface with the insulating
なお、以上の効果は、第1溝22aをエッチングで形成した場合だけでなく、前述したように機械加工で形成した場合も同様である。
The above effect is the same not only when the
また、本発明の製造方法においては、間隙2aの形成工程を2回に分け、1回目の形成
工程では、あえて溝(第1溝22a)の状態で形成を止めている。よって、第1溝22aの底部は第1金属板母材22の上面まで到達していないので、第3工程の加熱処理中、複数の第1金属板領域22A、22B、22Cは互いに連結している状態である。よって、例えば、複数の第1金属板が互いに分離した状態で加熱処理を行う場合と比較して、加熱中の絶縁基板1における曲げ変形は第1金属板母材22によって抑制される。よって、製造中における絶縁基板1のクラック発生、又は金属板2、3の剥離を抑制することができる。
In the manufacturing method of the present invention, the formation process of the gap 2a is divided into two, and the formation is stopped in the state of the groove (
次に、本発明の図1に示す例の実施形態に係る回路基板1の製造方法について、前述した図2の例と異なる点を説明する。
Next, the manufacturing method of the
まず、第1溝22aを有する第1金属板母材22を形成する第1工程では、例えば、平板状の金属板21における絶縁基板1との接合面側に、側面が平坦な切削工具等を用いた機械加工によって、第1溝22aを形成する。このような機械加工により、内側面が平坦である第1溝22aを容易に形成することができる。
First, in the first step of forming the first metal plate base material 22 having the
また、第1金属板母材22の上面から第1溝22aの底部までの部分を除去する第4工程では、例えば、側面が平坦な切削工具等を用いた機械加工によって、第1金属板母材22の上面から第1溝22aの底部までの部分を除去する。このような機械加工によって、側面が平坦である複数の第1金属板2を容易に形成することができる。
Further, in the fourth step of removing the portion from the upper surface of the first metal plate base material 22 to the bottom of the
なお、図1に示す例の製造方法において、例えば、エッチング処理によって、側面が平坦である複数の第1金属板2を形成しても良い。この場合には、エッチングの条件を適宜調整すれば良い。
In the manufacturing method of the example shown in FIG. 1, a plurality of
次に、図4を用いて、本発明の他の実施形態の例を説明する。図4(a)、(b)の断面図は、それぞれ図1(b)の要部であるB部の他の例を示している。 Next, an example of another embodiment of the present invention will be described with reference to FIG. The cross-sectional views of FIGS. 4A and 4B show other examples of the B part, which is the main part of FIG.
図4(a)、(b)に示す例においては、上面視において、間隙2aの側面の位置と、溝3aの側面の位置とが異なっている。このような構成によれば、絶縁基板1は、上面視した際における特定の位置で、複数の第1金属板2との間で生じる熱応力と、第2金属板3との間で生じる熱応力とが重なることを防ぐことができる。よって、絶縁基板1のクラック発生を抑制することができる。
In the example shown in FIGS. 4A and 4B, the position of the side surface of the gap 2a is different from the position of the side surface of the groove 3a in the top view. According to such a configuration, the insulating
図4(a)に示す例のように、溝3aの幅は、間隙2aの幅より狭いことが好ましい。この場合には、溝3a周辺において、絶縁基板1への接合面積は、第2金属板3の方が第1金属板2より大きくなる。従って、電子部品5の作動で生じた熱が、複数の第1金属板2を介して第2金属板3に伝わる際の経路の幅が広くなる。よって、第2金属板3に伝わった熱は、厚み方向だけでなく、x−y平面方向にも広がるので、放熱効率が高まり、熱膨張量の差を小さくできるので、絶縁基板1のクラック発生、または、金属板2、3の剥離を抑制することができる。
As in the example shown in FIG. 4A, the width of the groove 3a is preferably narrower than the width of the gap 2a. In this case, the bonding area to the insulating
なお、図4(a)に示す寸法の例としては、例えば、間隙2aの幅が約5mmである場合、溝3aの幅は、約0.5〜4mmであればよい。 As an example of the dimensions shown in FIG. 4A, for example, when the width of the gap 2a is about 5 mm, the width of the groove 3a may be about 0.5 to 4 mm.
また、図4(a)に示す例のように、溝3aの幅は、間隙2aの幅より狭く、かつ、溝3aの深さは、第2金属板3の厚みの半分以上であることが好ましい。この構成においては、溝3aの幅を間隙2aの幅より狭くした分、第2金属板3の金属量が複数の第1金属板2の金属量より多くなっているが、前述した場合と同様、溝3aの深さが深くなるほど、第2金属板3の金属量は、複数の第1金属板2の金属量に近接するので、両部材の熱膨張量も近似させることができる。従って、絶縁基板1上面における第1金属板2との熱膨
張差、および、絶縁基板1下面における第2金属板3との熱膨張差は、さらに等しくなるので、絶縁基板1のクラック発生、又は金属板2、3の剥離をさらに抑制することができる。
4A, the width of the groove 3a is narrower than the width of the gap 2a, and the depth of the groove 3a is not less than half the thickness of the
図4(b)に示す例のように、溝3aの幅は、間隙2aの幅より広いことが好ましい。図4(b)に示す例では、第2金属板3が溝3aの両側で完全に分離していない分、間隙2aの両側で完全に分離している複数の第1金属板2より金属量が多くなっているが、溝3aの幅を、間隙2aの幅より広げることによって、第2金属板3の金属量は、複数の第1金属板2の金属量に近接するので、両部材の熱膨張量も近似する。従って、絶縁基板1上面における第1金属板2との熱膨張差、および、絶縁基板1下面における第2金属板3との熱膨張差は、さらに等しくなるので、絶縁基板1のクラック発生、又は金属板2、3の剥離をさらに抑制することができる。
As in the example shown in FIG. 4B, the width of the groove 3a is preferably wider than the width of the gap 2a. In the example shown in FIG. 4B, the amount of metal is more than that of the plurality of
なお、図4(b)に示す寸法の例としては、例えば、間隙2aの幅が約1mmである場合、溝3aの幅は、約2〜5mmであればよい。 As an example of the dimensions shown in FIG. 4B, for example, when the width of the gap 2a is about 1 mm, the width of the groove 3a may be about 2 to 5 mm.
また、図4(b)に示す例のように、溝3aの幅が、間隙2aの幅より広く、かつ、溝3aの深さは、第2金属板3の厚みの半分以下であることが好ましい。この構成によれば、溝3aの底部から第2金属板3の下面にかけて、第2金属板3の厚みを確保できるため、当該厚み部分を通過する熱容量を増大させることができ、第2金属板3からの放熱量を増大させることができる。
Further, as in the example shown in FIG. 4B, the width of the groove 3 a is wider than the width of the gap 2 a and the depth of the groove 3 a is less than half the thickness of the
次に、図5を用いて、本発明の他の実施形態の例を説明する。図5(a)は、当該他の実施形態の上面図を示し、図5(b)は、当該他の実施形態の断面図を示しており、(c)は下面図である。 Next, an example of another embodiment of the present invention will be described with reference to FIG. 5A shows a top view of the other embodiment, FIG. 5B shows a cross-sectional view of the other embodiment, and FIG. 5C is a bottom view.
図5に示す例においても、図4と同様に、上面視において、間隙2aの側面の位置と、溝3aの側面の位置とが異なっている。よって、上記と同様の効果を有する。 Also in the example shown in FIG. 5, as in FIG. 4, the position of the side surface of the gap 2a and the position of the side surface of the groove 3a are different in a top view. Therefore, it has an effect similar to the above.
図5に示す例のように、溝3aの基板内部側の側面は、間隙2aの基板外縁側の側面に近接していることが好ましい。このような構成によれば、第2金属板3における、電子部品5が搭載された第1金属板2Bに対する対向領域の幅を、第1金属板2Bの幅より大幅に広くすることができる。従って、電子部品5で発生し、第1金属板2Bを介して伝わってきた熱を、第1金属板2Bに対する対向領域から良好に放熱することができる。
As in the example shown in FIG. 5, the side surface of the groove 3a on the substrate inner side is preferably close to the side surface of the gap 2a on the outer edge side of the substrate. According to such a structure, the width | variety of the opposing area | region with respect to the 1st metal plate 2B in which the electronic component 5 was mounted in the
なお、本発明の金属板等は上記実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。 In addition, the metal plate of this invention is not limited to the example of the said embodiment, A various change is possible if it is in the range of the summary of this invention.
例えば、活性金属入りのろう材4で絶縁基板1の上下面に第1金属板2、第2金属板3を接合する構造について説明したが、ろう付けの代わりに、銅直接接合法(DBC法)を用いてもよい。
For example, the structure in which the
また、複数の第1金属板2、および第2金属板3の材料としては、上述した銅の代わりに、例えば、アルミニウムを使用してもよい。なお、アルミニウムから成る金属板2,3を絶縁基板1に接合する際には、例えば、アルミろうが用いられる。
Moreover, as a material of the plurality of
次に、図6を用いて、本発明の他の実施形態の例を説明する。図6(a)は、当該他の実施形態の上面図を示し、図6(b)は、当該他の実施形態の断面図を示しており、図6(c)は下面図である。 Next, an example of another embodiment of the present invention will be described with reference to FIG. 6A shows a top view of the other embodiment, FIG. 6B shows a cross-sectional view of the other embodiment, and FIG. 6C is a bottom view.
図6に示す例においては、この第2金属板3の下面に、上面視において、間隙2aと重なって沿うように形成された溝3aが設けられている。この構成によれば、間隙2aの両側の第1金属板2の体積と、溝3aの両側の第2金属板3の体積とは、絶縁基板1を挟んで略等しくなる。よって、複数の第1金属板2と絶縁基板1との熱膨張差に起因する曲げ応力は、第2金属板3と絶縁基板1との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板1のクラック発生、又は金属板2、3の剥離を抑制することができる。また、第2金属板3の下面に形成されているのは溝3aであり、この溝3aの底部は上面まで到達していないので、第2金属板3の上面の面積の減少を抑制できる。従って、第1金属板2を経て絶縁基板1に伝わった熱が、効率的に第2金属板3に伝わるので、第2金属板3の下面からの放熱効率を向上することができる。
In the example shown in FIG. 6, a groove 3a is formed on the lower surface of the
1・・・絶縁基板
2・・・第1金属板
2a・・・間隙
3・・・第2金属板
3a・・溝(第2溝)
4・・・ろう材
5・・・電子部品
6・・・ボンディングワイヤ
7・・・マスキング
10・・・回路基板
20・・・電子装置
22・・・第1金属板母材
22a・・・第1溝
22A、22B、22C・・・複数の第1金属板領域
DESCRIPTION OF
4 ... brazing material 5 ... electronic component 6 ...
10 ... Circuit board
20 ... Electronic device
22 ... 1st metal plate base material
22a ... 1st groove
22A, 22B, 22C ... Multiple first metal plate regions
Claims (8)
該絶縁基板の上面に、互いに間隙を空けて接合された複数の第1金属板と、
該複数の第1金属板と対向しており、前記絶縁基板の下面に接合された第2金属板と、を有しており、
前記第2金属板の上面又は下面に、上面視において、前記間隙と重なって沿うように形成された溝が設けられており、
上面視において、前記間隙の側面の位置と、前記溝の側面の位置とが異なっている
回路基板。 An insulating substrate;
A plurality of first metal plates joined to the upper surface of the insulating substrate with a gap therebetween;
A second metal plate facing the plurality of first metal plates and bonded to the lower surface of the insulating substrate;
On the upper surface or the lower surface of the second metal plate, there is provided a groove formed so as to overlap the gap in the top view ,
A circuit board in which a position of a side surface of the gap is different from a position of a side surface of the groove in a top view .
該側面は、厚み方向の中央部が前記第1金属板の上面側及び下面側よりも突き出ている
請求項1記載の回路基板。 The side surfaces of the plurality of first metal plates are opposed to each other through the gap,
The circuit board according to claim 1, wherein a central portion in the thickness direction of the side surface protrudes from an upper surface side and a lower surface side of the first metal plate.
請求項2記載の回路基板。 The circuit board according to claim 2, wherein the side surface is a convex curved surface.
請求項1乃至3のいずれかに記載の回路基板。 Width of the groove, the circuit board according to any one of the narrow claims 1 to 3 than the width of the gap.
請求項4に記載の回路基板。 The circuit board according to claim 4 , wherein a depth of the groove is at least half of a thickness of the second metal plate.
請求項1乃至3のいずれかに記載の回路基板。 Width of the groove, the circuit board according to any one of a wide claims 1 to 3 than the width of the gap.
請求項6に記載の回路基板。 The circuit board according to claim 6 , wherein a depth of the groove is not more than half of a thickness of the second metal plate.
該回路基板に搭載された電子部品とを含んでいる
電子装置。 A circuit board according to any one of claims 1 to 7 ,
And an electronic component mounted on the circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014104381A JP6317178B2 (en) | 2013-11-27 | 2014-05-20 | Circuit board and electronic device |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245081 | 2013-11-27 | ||
JP2013245081 | 2013-11-27 | ||
JP2014014434 | 2014-01-29 | ||
JP2014014434 | 2014-01-29 | ||
JP2014104381A JP6317178B2 (en) | 2013-11-27 | 2014-05-20 | Circuit board and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015164167A JP2015164167A (en) | 2015-09-10 |
JP6317178B2 true JP6317178B2 (en) | 2018-04-25 |
Family
ID=54186996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014104381A Active JP6317178B2 (en) | 2013-11-27 | 2014-05-20 | Circuit board and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6317178B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6805743B2 (en) * | 2015-12-24 | 2020-12-23 | アイシン精機株式会社 | Insulated substrate |
DE102021100463A1 (en) | 2021-01-13 | 2022-07-14 | Rogers Germany Gmbh | Method of making a metal-ceramic substrate and metal-ceramic substrate made by such a method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136290A (en) * | 1991-11-11 | 1993-06-01 | Toshiba Corp | Ceramics circuit substrate |
JP3491414B2 (en) * | 1995-11-08 | 2004-01-26 | 三菱電機株式会社 | Circuit board |
JP3333409B2 (en) * | 1996-11-26 | 2002-10-15 | 株式会社日立製作所 | Semiconductor module |
JP2000238753A (en) * | 1999-02-18 | 2000-09-05 | Chuoh Pack Industry Co Ltd | Folding type double wall structure packing box |
JP2001332854A (en) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | Ceramic circuit board |
JP4969738B2 (en) * | 2001-06-28 | 2012-07-04 | 株式会社東芝 | Ceramic circuit board and semiconductor module using the same |
JP2003133662A (en) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | Ceramic circuit board |
JP2010238753A (en) * | 2009-03-30 | 2010-10-21 | Kyocera Corp | Heat dissipation member and module using the same |
JP5637719B2 (en) * | 2010-03-31 | 2014-12-10 | Dowaメタルテック株式会社 | Method for manufacturing metal-ceramic bonded circuit board |
TWI446495B (en) * | 2011-01-19 | 2014-07-21 | Subtron Technology Co Ltd | Package carrier board and manufacturing method thereof |
JP5853724B2 (en) * | 2012-01-26 | 2016-02-09 | 三菱マテリアル株式会社 | Manufacturing method of power module substrate with heat sink |
-
2014
- 2014-05-20 JP JP2014104381A patent/JP6317178B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015164167A (en) | 2015-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20120098575A (en) | Electronic device | |
JP6018297B2 (en) | Composite laminate and electronic device | |
JP6477975B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor module | |
JP2017011216A (en) | Circuit board and electronic device | |
JPWO2012098799A1 (en) | Semiconductor element storage package and semiconductor device including the same | |
JP6317178B2 (en) | Circuit board and electronic device | |
JP6129090B2 (en) | Power module and method for manufacturing power module | |
US20230028429A1 (en) | Metal ceramic substrate and method for manufacturing such metal ceramic substrate | |
JP2012074591A (en) | Circuit board and electronic divice | |
JP6367701B2 (en) | Circuit board and manufacturing method thereof | |
JP6392583B2 (en) | Circuit board and electronic device | |
JP6124521B2 (en) | Power module substrate manufacturing method | |
JP2014143342A (en) | Semiconductor module and manufacturing method of the same | |
JP2011171349A (en) | Wiring board and electronic device using the same | |
CN115280492A (en) | Electronic module and method for manufacturing electronic module | |
WO2019163941A1 (en) | Substrate for power modules, and power module | |
JP2013229377A (en) | Circuit board and electronic apparatus using the same | |
JP6603098B2 (en) | Circuit board and electronic device | |
JP2016032032A (en) | Circuit board and electronic device | |
JP6258635B2 (en) | Circuit board and electronic device | |
JP2013012687A (en) | Ceramic circuit board and electronic device using the same | |
JP7017098B2 (en) | Semiconductor device | |
JP6608728B2 (en) | Circuit board and electronic device | |
JP5777456B2 (en) | Ceramic circuit board and electronic device | |
JP6777440B2 (en) | Circuit boards and electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6317178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |