JP2019054566A

JP2019054566A - スイッチング電源回路

Info

Publication number: JP2019054566A
Application number: JP2017175285A
Authority: JP
Inventors: 松本　敬史; Takashi Matsumoto; 敬史松本
Original assignee: Torex Semiconductor Ltd
Current assignee: Torex Semiconductor Ltd
Priority date: 2017-09-12
Filing date: 2017-09-12
Publication date: 2019-04-04
Anticipated expiration: 2037-09-12
Also published as: JP6295397B1

Abstract

【課題】昇降圧動作により出力電圧を高精度に一定に保持するスイッチング電源回路を提供する。【解決手段】所定のタイミングでスイッチング素子ＳＷ１〜ＳＷ４が切替えられるスイッチング回路８と、基準電圧Vrefと出力端子ＶＯからのフィードバック電圧との差である誤差電圧を生成する誤差増幅回路１と、コイル電流ILと相似な出力電圧VCを検出するコイル電流エミュレーション回路４と、出力電圧VCを前記誤差電圧に加算する加算回路３と、基準電圧Vrefと加算回路３の加算出力電圧とを比較してコイル電流ILが最大となるピークを検出するピーク検出用の比較回路５と、比較回路５が出力するピーク検出信号に基づきスイッチング素子ＳＷ１〜ＳＷ４の切替制御することによりスイッチング回路８を介して所定の昇降圧動作を行わせるスイッチ制御部６とを有するとともに、コイルＬに流れるコイル電流ILと相似な出力電圧VCを生成するコイル電流エミュレーション回路４を有する。【選択図】図１

Description

本発明はスイッチング電源回路に関し、特に昇降圧のＤＣ／ＤＣコンバータ回路に適用して有用なものである。

ピーク検出トポロジのスイッチングレギュレータで、セラミックコンデンサ等の低ＥＳＲのコンデンサを負荷容量に利用でき、しかも数ＭＨｚ以上の発振周波数においても安定動作が可能で、かつ高い負荷安定度が得られ、レイアウト面積も小さくすることができるスイッチング電源回路として特許文献１が公知である。

しかしながら特許文献１に開示するスイッチング電源回路は、降圧変換専用のため、出力電圧より入力電圧が高くなったり低くなったりする条件下では使用できないといった課題がある。

これに対し昇降圧のスイッチング電源回路でもセラミックコンデンサ等の低ＥＳＲのコンデンサを負荷容量に利用でき、しかも数ＭＨｚ以上の発振周波数においても安定動作が可能なスイッチング電源回路として特許文献２が公知となっている。

ところで、特許文献２に係るスイッチング電源回路は、コイル電流を検出してこれに基づきスイッチング動作を制御する、いわゆる電流モード制御方式のものである。そこで、この種のスイッチング電源回路においては、コイル電流を検出する必要がある。

特許文献２を含め従来技術では、コイル電流を検出する場合、コイル電流センス回路を使用するものが汎用されている。これは、例えばコイルと直列にセンス抵抗を挿入し、その両端を電流アンプで増幅し、電流アンプの出力を誤差増幅器の出力にカップリングコンデンサを介して接続するというものである。

特許５９９７３４８号公報

特開２０１４−３９４７２号公報

ところで、上述の如きコイル電流検出回路では、出力電圧変換効率への影響を低減するためにセンス抵抗は値の小さなものを選択しなければならない。その結果、電流アンプは小さな入力電圧に対応したオフセット電圧の小さなアンプを使用しなければならず、入力差動対のトランジスタを大きくしたり、複数個配置したり、トリミングなどで調整が必要になるため、レイアウトパターンへの影響が大きいという問題を生起する。このため、コイル電流検出回路の回路規模が大きくなり、同時に高速なコンパレータを駆動するため消費電流も増える。さらには、この種のスイッチング電源回路におけるスイッチング周波数の高速化を阻害する要因ともなる。

本発明は、上記従来技術に鑑み、低ＥＳＲのコンデンサを負荷容量に利用でき、しかも数ＭＨｚ以上の発振周波数においても安定動作が可能で、かつ高い負荷安定度が得られ、昇圧降圧動作により出力電圧を高精度に一定に保持することができるスイッチング電源回路を提供することを目的とする。

上記目的を達成する本発明の第１の態様は、
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第2のスイッチング素子または第1のダイオードと、前記接地電位と前記コイルの他方の端子との間に接続された第3のスイッチング素子と、出力端子と前記他方の端子との間に接続された第4のスイッチング素子または第2のダイオードとを有するスイッチング回路と、
前記コイルに流れるコイル電流と相似な出力電圧を生成するコイル電流エミュレーション回路と、
前記出力端子の電圧である出力電圧を表わすフィードバック電圧と前記コイル電流エミュレーション回路の出力電圧とに基づき、前記スイッチング回路の前記出力端子に生成される出力電圧が所定の設定電圧となるように前記スイッチング回路をオン・オフ制御して所定の昇降圧動作を行わせる制御回路とを有するとともに、
前記コイル電流エミュレーション回路は、
ＣＲ積分回路を有するとともに、前記ＣＲ積分回路を構成するコンデンサおよび抵抗の間を、前記コイル電流に相似な出力電圧を出力する出力端子とし、
さらに前記ＣＲ積分回路の一方の端子には、スイッチ手段のオン／オフ動作に伴う選択により３種類の電圧の一つが印加され、前記ＣＲ積分回路の他方の端子には前記出力電圧に比例する電圧が印加されるとともに、
前記３種類の電圧は、入力電圧に比例する電圧、接地電圧、入力電圧と出力電圧と和に比例する電圧であり、前記スイッチ手段のオン／オフ制御は、前記コイルの前記一方の端子および前記他方の端子の状態に応じて前記スイッチ制御部が出力する制御信号により行うことを特徴とする。

第２の態様は、
第１の態様に記載するスイッチング電源回路において、
前記制御回路が、
所定の基準電圧と、前記フィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイル電流と相似な出力電圧、前記誤差電圧および前記基準電圧に基づき前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記ピーク検出回路が出力するピーク検出信号と、あらかじめ設定しておいたタイミングで前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路を介して所定の昇降圧動作を行わせるスイッチ制御部とを有することを特徴とする。

第3の態様は、
第２の態様に記載するスイッチング電源回路において、
前記ピーク検出回路が、
前記コイル電流に相似な出力電圧を前記誤差電圧に加算して加算出力電圧を生成する加算回路と、
前記加算出力電圧と前記基準電圧とを比較して前記ピークを検出するピーク検出用の比較回路、または前記コイル電流に基づく電圧を前記基準電圧に加算して加算出力電圧を生成する加算回路と、前記加算出力電圧と前記誤差電圧とを比較して前記ピークを検出するピーク検出用の比較回路とを有することを特徴とする。

第４の態様は、
第２または第３の態様に記載するスイッチング電源回路において、
前記タイミングは、前記出力電圧、前記入力電圧または前記基準電圧のいずれかに基づき規定することを特徴とする。

本発明によればコイル電流をコイル電流に相似な出力電圧に基づき検出するようにしたので、コイル電流検出のためのセンス抵抗等を設ける必要がなくコイル電流検出のための構成を簡潔にすることができるので、スイッチング周波数が高くなってもコイル電流の検出を適切に行うことができる。この結果、昇降圧モードのいずれにおいても低ＥＳＲのコンデンサを負荷容量に利用でき、数ＭＨｚ以上の発振周波数においても安定動作が可能となる。

本発明の実施の形態に係るスイッチング電源回路を示すブロック図である。図１に示すスイッチング電源回路における降圧動作のタイミングを示す説明図である。図１に示すスイッチング電源回路における昇降圧動作のタイミングを示す説明図である。図１に示すスイッチング電源回路における昇降圧動作のタイミングを示す説明図である。図１に示すスイッチング電源回路における昇降圧動作のタイミングを示す説明図である。図１に示すスイッチング電源回路における昇圧動作のタイミングを示す説明図である。コイル電流エミュレーション回路の具体例を示す回路図である。コイル電流エミュレーション部回路を含むスイッチング電源回路における降圧動作のタイミングを示す説明図である。コイル電流エミュレーション部回路を含むスイッチング電源回路における昇降圧動作のタイミングを示す説明図である。コイル電流エミュレーション部回路を含むスイッチング電源回路における昇降圧動作のタイミングを示す説明図である。コイル電流エミュレーション部回路を含むスイッチング電源回路における昇降圧動作のタイミングを示す説明図である。コイル電流エミュレーション回路を含むスイッチング電源回路における昇圧動作のタイミングを示す説明図である。図１に示すスイッチング電源回路におけるフルブリッジ動作時の態様を示す模式図である。

以下、本発明の実施の形態を図面に基づき詳細に説明する。

図１は本発明の実施の形態に係るスイッチング電源回路を示すブロック図である。同図に示すように、本形態に係るスイッチング電源回路は、制御回路Ｉ、コイル電流エミュレーション回路４およびスイッチング回路８を有している。さらに、
制御回路Ｉは出力端子OUTの電圧である出力電圧VOを表わすフィードバック電圧とコイル電流エミュレーション回路４の出力電圧VCとに基づき、スイッチング回路８の出力端子OUTに生成される出力電圧VOが所定の設定電圧となるようにスイッチング回路８をＯＮ／OFF制御して所定の昇降圧動作を行わせる。このため本形態に係る制御回路Ｉは、誤差増幅回路１、基準電圧発生回路２、加算回路３および比較回路５からなるピーク検出回路II、スイッチ制御部６および発振回路７を備えている。

ここで、出力電圧ＶＯは帰還抵抗ＦＲ１，ＦＲ２で分圧して誤差増幅回路１の反転入力端子に入力される。一方、誤差増幅回路１の非反転入力端子には、基準電圧発生回路２で生成され、あらかじめ設定した基準電圧Vrefが入力される。かくして誤差増幅回路１では基準電圧Vrefと、帰還抵抗ＦＲ１，ＦＲ２で分圧した出力電圧ＶＯとを比較して両者の差である誤差を増幅し、誤差電圧Verrとして出力する。

ピーク検出回路Ｉには、コイルＬを流れるコイル電流ILに相似なコイル電流エミュレーション回路４の出力電圧VC、誤差電圧Verrおよび基準電圧Vrefが供給される。そして、これら出力電圧VC、誤差電圧Verrおよび基準電圧Vrefに基づきコイル電流ILが最大となるピークを検出してピーク検出信号Comp_outを生成する。

本形態におけるピーク検出回路IIは、加算回路３と比較回路５からなる。加算回路３では、コイル電流ILに相似な出力電圧VCを誤差増幅回路１の出力である誤差電圧Verrに加算して加算出力電圧Vaddを生成する。また、出力電圧VCはコイル電流エミュレーション回路４で生成されるが、その構成は後に詳述する。

比較回路５の反転入力端子には基準電圧発生回路２の出力である基準電圧Vrefが入力されるとともに、その非反転入力端子には加算回路３の出力である加算出力電圧Vaddが入力される。この結果、比較回路５では、加算回路３の加算出力電圧Vaddが基準電圧Vrefを上回った時点、すなわちコイル電流ILが最も大きな値となる時点を表すピーク検出信号Comp_outを生成し、このピーク検出信号Comp_outをスイッチ制御部６に出力する。ピーク検出信号Comp_outは、HiおよびLoの二つの状態を表す状態信号である。

なお、上述の如く本形態では、上記ピーク検出回路IIを、加算回路３と比較回路５との組み合わせにより形成したが、これに限るものではない。コイル電流ILに相似な出力電圧VCと、誤差電圧Verrと、基準電圧Vrefに基づいてコイル電流ILが最大となるピークを検出するようになっていれば、それ以上の特別な限定はない。また、本形態では、加算回路３で、誤差電圧Verrに出力電圧VCを加算するとともに、加算回路３の加算出力電圧Vaddと基準電圧Vrefとを比較するように形成したが、これに限定するものではない。加算回路３で、基準電圧Vrefに出力電圧VCを加算するとともに、加算回路３の加算出力電圧Vaddと誤差電圧Verrとを比較するようにしても良い。

スイッチ制御部６は、発振回路７が生成する一定周波数のクロック信号CLKに基づきあらかじめ設定された経過時間（後に詳述する）の経過を表すタイミングおよびピーク検出信号Comp_outの状態変化によりスイッチング回路８のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のＯＮ／ＯＦＦを制御する。このことにより適宜降圧モード、昇降圧モードおよび昇圧モードが切替わり、出力電圧ＶＯが一定になるように制御する。スイッチ制御部６によるスイッチング制御の具体的な内容は後に詳述する。なお、比較回路５の出力であるピーク検出信号Comp_outは、通常Loであり、ピークポイントの検出によりHiとなる。

スイッチング回路８は、4個のスイッチング素子ＳＷ１〜ＳＷ４とコイルＬとをＨ型に組み合わせて形成してある。さらに詳言すると、スイッチング素子ＳＷ１は電源電圧である入力電圧VINが印加される入力端子INとコイルＬの一方の端子LX1との間に接続され、スイッチング素子ＳＷ２は接地電位と一方の端子LX1との間に接続され、スイッチング素子ＳＷ３は接地電位とコイルＬの他方の端子LX２との間に接続され、スイッチング素子ＳＷ４は出力端子OUTと他方の端子LX2との間に接続されている。ここで、出力端子OUTには平滑用のコンデンサＣが接続されている。本形態ではコンデンサＣとしてセラミックコンデンサ等の低ＥＳＲのコンデンサを利用できる。

図２〜図６の波形図に基づき降圧モード、昇降圧モードおよび昇圧モードの各モードにおけるスイッチ制御部６の制御動作を説明する。なお、図２〜図６において、（ａ）はクロック信号、（ｂ）はピーク検出信号Comp_out、（ｃ）は一方の端子LX1の電圧、（ｄ）は他方の端子LX2の電圧、（ｅ）はコイル電流ILの波形をそれぞれ示す。

＜降圧モード＞
図２は、降圧モードにおける波形図である。同図に示すように、まず発振回路７のクロック信号CLKによりピーク検出用の比較回路５の出力であるピーク検出信号Comp_outをリセットする。この結果ピーク検出信号Comp_outはLoとなる。

次に、スイッチ制御部６の内部で入力電圧VIN、出力電圧VOまたは基準電圧Vrefに応じてあらかじめ設定された２つのタイミングの内、第１のタイミングt1よりも先にピーク検出信号Comp_outがHiに変化するとコイルＬの一方の端子LX1をHiレベルからLoレベルに切り替える（スイッチング素子ＳＷ１をOFFする）。この期間では端子LX1がLoレベルになったことでコイル電流ILが徐々に減少するオフ期間となる。

次に、第2のタイミングt2で端子LX1をHiレベルに切替え、オン期間としている。ここで、第1のタイミングt1はピーク検出信号Comp_outの切替わりより遅いため、無効となる。また、かかる一連の動作中、端子LX2はHiに固定されている。この動作を繰り返すことで降圧コンバータとして動作し、出力電圧VOを安定化する。

図３〜図５は、昇降圧モードにおけるタイミング図である。いずれも昇降圧モードではあるが、図３は入力電圧VINが出力電圧VOよりも高い状態を、図４は入力電圧VINと出力電圧VOとが等しい状態を、図５は入力電圧VINが出力電圧VOよりも低い状態をそれぞれ示している。

＜昇降圧モード＞
図３〜図５に示すように、昇降圧モードでは、降圧モードと同様に、クロック信号CLKによりピーク検出信号Ｃｏｍｐ＿ｏｕｔがリセットされ、第1のタイミングｔ１で端子ＬＸ２をＨｉレベルからＬｏレベルに切替えてオン期間とする。この結果、コイル電流ILは増加する動作となる。

当該昇降圧モードでは、降圧モードとは異なり、第2のタイミングt2より先にピーク検出回路Ｉがピークポイントを検出すると端子ＬＸ１をLoレベルに、端子Lx2をHiレベルに切り替える。

次に、第２のタイミングｔ２で端子ＬＸ１をＨｉレベルに戻す動作をする。この動作を繰り返し、昇降圧コンバータとして動作し、出力電圧VOを安定化する。

本形態では、一方の端子ＬＸ１がスイッチングする降圧動作と、他方の端子ＬＸ２がスイッチングする昇圧動作とを組み合わせて昇降圧動作を実現しているが、一方の端子ＬＸ１と他方の端子ＬＸ２が共にＨｉレベルになる期間を設けることで、フルブリッジ動作によるコイル電流ILの変化より小さく抑えることができる。このため当該スイッチンング電源回路の変換効率の改善に寄与できている。また、降圧モードと昇降圧モードの境界では他方の端子ＬＸ２において極細かいパルスの有無により動作モードが移行するため、モード差によるコイル電流の大きな変化は発生せず連続性を維持できる。したがって、安定動作に寄与できる。この点を図１３に基づき詳細に説明する。図１３（ａ）には本形態と同様のスイッチング回路８（図1参照；以下同じ）を示す。スイッチング回路８において、スイッチング素子ＳＷ１，ＳＷ３のＯＮ状態とスイッチング素子ＳＷ２，ＳＷ４のＯＮ状態とが交互に繰り返すフルブリッジ動作で駆動した場合、コイル電流ＩＬは図１３（ｂ）に示すように大きくなり、その分損出も大きくなる。そこで、本形態では、図１３（ｃ）に示すように、スイッチング素子ＳＷ２，ＳＷ４のＯＮ状態において、コイル電流ＩＬが所定の出力電流IOを下回った後の所定のタイミングから、スイッチング素子ＳＷ１，ＳＷ３のＯＮ状態において、コイル電流ILが出力電流IOを上回る前の所定のタイミングまでの間、スイッチング素子ＳＷ１，ＳＷ４をＯＮ状態とする期間を設けている。すなわち、スイッチング素子ＳＷ２，ＳＷ４をＯＮ状態とする期間と、スイッチング素子ＳＷ１，ＳＷ３をON状態とする期間の間にスイッチング素子ＳＷ１，ＳＷ４をON状態とする期間を設けている。このことによりフルブリッジ期間におけるコイル電流ＩＬを一定の小さな値に抑制することができる。この結果、損失を大幅に減少させることができる。

<昇圧モード>
図６は昇圧モードにおける波形図である。同図に示すように、本モードでは発振回路７の出力であるクロック信号ＣＬＫによりピーク検出回路Ｉのピーク検出信号Ｃｏｍｐ＿ｏｕｔをリセットする。クロック信号ＣＬＫによるリセット後、第1のタイミングｔ１で端子ＬＸ２をＨｉレベルからＬｏレベルに切り替える。このとき端子ＬＸ１はＨｉレベルのままである。端子ＬＸ１がＬｏレベルになったことでコイル電流ILが徐々に増加するオン期間となる。

ピーク検出回路Ｉがピークポイントを検出し、ピーク検出信号Ｃｏｍｐ＿ｏｕｔの出力レベルをＨｉに切り替えてラッチし、端子ＬＸ２をＨｉレベルに切り替える。このことによりコイル電流ILが徐々に減少するオフ期間になる。

次にクロック信号ＣＬＫによりピーク検出信号Ｃｏｍｐ＿ｏｕｔがリセットされ新たな周期となる。ここで、第2のタイミングｔ２は、ピーク検出信号Ｃｏｍｐ＿ｏｕｔの切り替わりより早いため無効となる。この動作を繰り返し、降圧コンバータとして動作し、出力電圧VOを安定化する。

以上説明してきた動作により、本形態に係るスイッチング電源回路は、昇降圧スイッチングレギュレータとして動作する。

次に、コイル電流ILの検出について説明する。コイル電流ILをセンス抵抗を用いて検出する場合には前述の段落[０００９]に記載するような問題を生起する。そこで、本形態では、コイル電流エミュレーション回路４によりコイル電流ILと相似な出力電圧VCを生成し、この出力電圧VCを利用することにより所定のコイル電流ILに関する情報を得ている。

ただ、本形態に係るスイッチング電源回路はＨ型のブリッジを構成するスイッチング回路８に所定のスイッチング動作を行わせ、昇降圧のすべてのモードにおいて動作させるものである。したがって、スイッチング回路８の一方の端子LX1と他方の端子LX2との間に単に積分回路を接続した場合には、端子LX1,LX2が両方共にスイッチングするノードのため、このままでは得られる波形がコイル電流ILとは相似ではなくなる。

このため本形態においては、ＣＲ積分回路の一端を固定し、両端の電位差としてコイルＬの両端電位差と比例の関係にある電圧を印加することが必要となる。この点を考慮して本形態ではそのコイル電流エミュレーション回路４を構成している。具体的には、次の通りである。

図７に示すように、本形態におけるコイル電流エミュレーション回路４は、コンデンサＣ１および抵抗Ｒ１を直列に接続したＣＲ積分回路９を有するとともに、コンデンサＣ１および抵抗Ｒ１の間を、コイル電流ILと相似な出力電圧VCが生成される出力端子とする。

ここで、ＣＲ積分回路９の一方の端子V1には３種類の電圧の一つがスイッチ手段Ｓ１，Ｓ２，Ｓ３の選択により印加され、ＣＲ積分回路の他方の端子V2には出力電圧VO（図1参照：以下同じ）に比例する電圧（Ａ×VO）が印加される。また、３種類の電圧は、入力電圧VINに比例する電圧（Ａ×ＶＩＮ）、接地電圧、入力電圧VIN（図1参照：以下同じ）と出力電圧VOと和に比例する電圧（Ａ×（VIN＋VO））である。

コイル電流エミュレーション回路４において、スイッチング回路８（図1参照：以下同じ）の一方の端子ＬＸ１（図1参照：以下同じ）および他方の端子ＬＸ２（図1参照：以下同じ）の両方がHiレベル時にはスイッチ手段Ｓ１をONして積分回路９の一端には入力電圧VINに比例した電圧（Ａ×VIN）を印加する。一方の端子LX1がLoレベルで他方の端子Lx2がHiレベルの時にはスイッチ手段Ｓ２をONして積分回路９の一端にはＧＮＤ電圧を印加する。さらに、一方の端部LX1がHiレベルで、他方の端部LX2がLOレベルの時にはスイッチ手段Ｓ３をONして積分回路９の一端には入力電圧ＶＩＮおよび出力電圧ＶＯの和に比例した電圧（Ａ×（VIN＋VO））を印加する。ここで、それぞれの比例係数Ａは同じ値に設定する。

コイル電流エミュレーション回路４の各スイッチ手段Ｓ１〜Ｓ３は、コイル１の一方の端子LX1および他方の端子LX2の状態に応じてスイッチ制御部6（図1参照：以下同じ）からの制御信号によりON／OFF制御される。

ここで、抵抗R1の一端の電圧をＶ１、コンデンサＣ１の他端の電圧をＶ２とし、ＣＲ積分回路９の時定数よりスイッチング周期が十分に短い場合、コンデンサＣ１の両端の電位差ΔＶＣは次式（１）で表される。

同様にコイル電流ΔｉＬは次式（２）で表される。

具体的に、一方の端子LX1および他方の端子LX2の両方がＨｉレベルとなった時はスイッチ手段Ｓ１がＯＮするので、電位差ΔVCは次式（３）で、コイル電流ΔｉＬは次式（４）でそれぞれ表される。

次に、一方の端子LX1がLoレベルで、他方の端子LX2がHiレベルとなった時はスイッチ手段Ｓ２がＯＮするので、Loレベルを０Ｖとすると、電位差ΔVCは次式（５）で、コイル電流ΔｉＬは次式（６）でそれぞれ表される。

次に、一方の端子LX1がHiレベルで、他方の端子LX2がLoレベルとなった時はスイッチ手段Ｓ３がＯＮするので、Loレベルを０Ｖとすると、電位差ΔVCは次式（７）で、コイル電流ΔｉＬは次式（８）でそれぞれ表される。

上述のコイル電流エミュレーション回路４において、一方の端子LX1のHiレベルは入力電圧VINとほぼ等しく、他方の端子LX2のHiレベルは出力電圧ＶＯとほぼ等しい。また、比例係数Ａ、抵抗Ｒ１の抵抗値、コンデンサＣ１の容量、コイルＬのインダクタンスは定数である。したがって、コイル電流エミュレーション回路４の出力端子VCからはコイル電流ΔｉＬと相似な電位差ΔＶＣが得られることがわかる。

図８〜図１２に、本形態に係るスイッチング電源回路のコイル電流エミュレーション回路４を含む降圧、昇降圧、昇圧動作の波形図を示す。これらの図は図８〜図１２の各図が図２〜図６にそれぞれ対応している。また、各図の（ｆ）は一方の端子Ｖ１（図７参照）の電圧、（ｇ）は他方の端子V２（図７参照）の電圧、（ｈ）は出力電圧VC（図７参照）の波形を示す波形図である。

なお、上記実施の形態に係るスイッチング電源回路は、コイル電流ILに基づきスイッチング素子ＳＷ１〜ＳＷ４のスイッチング動作を制御する、いわゆる電流モード制御方式のものであるが、これに限定するものではない。スイッチング回路８とコイル電流エミュレーション回路４とを、スイッチング回路８のON／OFF制御を行う制御部と組み合わせたものであれば、それ以上の限定は必要ない。したがって、いわゆる電圧モード制御方式のスイッチング電源回路や、ヒステリシス制御方式のスイッチング電源回路にも適用し得る。電圧モード制御方式では、基本的にフィードバック電圧と基準電圧とを比較し、両者の誤差に応じてスイッチングを行うＰＷＭ信号を生成しているので、これに適合するような制御回路を構築すれば良い。
また、ヒステリシス制御方式では、基本的に出力リップルを検出してスイッチングを行う制御信号を生成するものであるので、これに適合するような制御回路を構築すれば良い。

１誤差増幅回路
２基準電圧発生回路
３加算回路
４コイル電流エミュレーション回路
４Ａコイル電流エミュレーション回路
５比較回路
６スイッチ制御部
７発振回路
８スイッチング回路
９積分回路

上記目的を達成する本発明の第１の態様は、
入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第１のスイッチング素子と、接地電位と前記一方の端子との間に接続された第２のスイッチング素子または第１のダイオードと、前記接地電位と前記コイルの他方の端子との間に接続された第３のスイッチング素子と、出力端子と前記他方の端子との間に接続された第４のスイッチング素子または第２のダイオードとを有するスイッチング回路と、
前記コイルに流れるコイル電流と相似な出力電圧を生成するコイル電流エミュレーション回路と、
前記出力端子の電圧である出力電圧を表わすフィードバック電圧と前記コイル電流エミュレーション回路の出力電圧とに基づき、前記スイッチング回路の前記出力端子に生成される出力電圧が所定の設定電圧となるように前記スイッチング回路をオン・オフ制御して所定の昇降圧動作を行わせる制御回路とを有するとともに、
前記コイル電流エミュレーション回路は、
ＣＲ積分回路を有するとともに、前記ＣＲ積分回路を構成するコンデンサおよび抵抗の間を、前記コイル電流に相似な出力電圧を出力する出力端子とし、
さらに前記ＣＲ積分回路の一方の端子には、スイッチ手段のオン／オフ動作に伴う選択により３種類の電圧の一つが印加され、前記ＣＲ積分回路の他方の端子には前記出力電圧に比例する電圧が印加されるとともに、
前記３種類の電圧は、入力電圧に比例する電圧、接地電圧、入力電圧と出力電圧と和に比例する電圧であり、前記スイッチ手段のオン／オフ制御は、前記コイルの前記一方の端子および前記他方の端子の状態に応じて前記制御回路が出力する制御信号により行うことを特徴とする。

第２の態様は、
第１の態様に記載するスイッチング電源回路において、
前記制御回路は、
所定の基準電圧と、前記フィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイル電流と相似な出力電圧、前記誤差電圧および前記基準電圧に基づき前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記ピーク検出回路が出力するピーク検出信号と、あらかじめ設定しておいたタイミングで前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路を介して所定の昇降圧動作を行わせるとともに、前記スイッチ手段のオン／オフ制御を前記制御信号を介して行わせるスイッチ制御部とを有することを特徴とする。

スイッチ制御部６は、発振回路７が生成する一定周波数のクロック信号CLKに基づきあらかじめ設定された経過時間（後に詳述する）の経過を表すタイミングおよびピーク検出信号Comp_outの状態変化によりスイッチング回路８のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のＯＮ／ＯＦＦを制御する。このことにより適宜降圧モード、昇降圧モードおよび昇圧モードが切替わり、出力電圧ＶＯが一定になるように制御する。ここで、スイッチ制御部６は、コイル電流エミュレーション回路４に対する所定のスイッチング制御を行う。かかるスイッチング制御の具体的な内容は後に詳述する。なお、比較回路５の出力であるピーク検出信号Comp_outは、通常Loであり、ピークポイントの検出によりHiとなる。

Claims

入力電圧が印加される入力端子とコイルの一方の端子との間に接続された第1のスイッチング素子と、接地電位と前記一方の端子との間に接続された第2のスイッチング素子または第1のダイオードと、前記接地電位と前記コイルの他方の端子との間に接続された第3のスイッチング素子と、出力端子と前記他方の端子との間に接続された第4のスイッチング素子または第2のダイオードとを有するスイッチング回路と、
前記コイルに流れるコイル電流と相似な出力電圧を生成するコイル電流エミュレーション回路と、
前記出力端子の電圧である出力電圧を表わすフィードバック電圧と前記コイル電流エミュレーション回路の出力電圧とに基づき、前記スイッチング回路の前記出力端子に生成される出力電圧が所定の設定電圧となるように前記スイッチング回路をオン・オフ制御して所定の昇降圧動作を行わせる制御回路とを有するとともに、
前記コイル電流エミュレーション回路は、
ＣＲ積分回路を有するとともに、前記ＣＲ積分回路を構成するコンデンサおよび抵抗の間を、前記コイル電流に相似な出力電圧を出力する出力端子とし、
さらに前記ＣＲ積分回路の一方の端子には、スイッチ手段のオン／オフ動作に伴う選択により３種類の電圧の一つが印加され、前記ＣＲ積分回路の他方の端子には前記出力電圧に比例する電圧が印加されるとともに、
前記３種類の電圧は、入力電圧に比例する電圧、接地電圧、入力電圧と出力電圧と和に比例する電圧であり、前記スイッチ手段のオン／オフ制御は、前記コイルの前記一方の端子および前記他方の端子の状態に応じて前記スイッチ制御部が出力する制御信号により行うことを特徴とするスイッチング電源回路。
請求項１に記載するスイッチング電源回路において、
前記制御回路は、
所定の基準電圧と、前記フィードバック電圧とを比較して両者の差を表わす誤差を増幅して誤差電圧を生成する誤差増幅回路と、
前記コイル電流と相似な出力電圧、前記誤差電圧および前記基準電圧に基づき前記コイル電流が最大となるピークを検出するピーク検出回路と、
前記ピーク検出回路が出力するピーク検出信号と、あらかじめ設定しておいたタイミングで前記スイッチング素子の切替制御を行うためのスイッチング信号を、制御周期を規定するクロック信号に基づき生成して前記スイッチング回路を介して所定の昇降圧動作を行わせるスイッチ制御部とを有することを特徴とするスイッチング電源回路。
請求項２に記載するスイッチング電源回路において、
前記ピーク検出回路は、
前記コイル電流に相似な出力電圧を前記誤差電圧に加算して加算出力電圧を生成する加算回路と、
前記加算出力電圧と前記基準電圧とを比較して前記ピークを検出するピーク検出用の比較回路、または前記コイル電流に基づく電圧を前記基準電圧に加算して加算出力電圧を生成する加算回路と、前記加算出力電圧と前記誤差電圧とを比較して前記ピークを検出するピーク検出用の比較回路とを有することを特徴とするスイッチング電源回路。
請求項２または請求項３に記載するスイッチング電源回路において、
前記タイミングは、前記出力電圧、前記入力電圧または前記基準電圧のいずれかに基づき規定することを特徴とするスイッチング電源回路。