[go: up one dir, main page]

JP2019029558A - トランジスタ及び電子機器 - Google Patents

トランジスタ及び電子機器 Download PDF

Info

Publication number
JP2019029558A
JP2019029558A JP2017149097A JP2017149097A JP2019029558A JP 2019029558 A JP2019029558 A JP 2019029558A JP 2017149097 A JP2017149097 A JP 2017149097A JP 2017149097 A JP2017149097 A JP 2017149097A JP 2019029558 A JP2019029558 A JP 2019029558A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
transistor
gate electrode
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017149097A
Other languages
English (en)
Inventor
克彦 深作
Katsuhiko Fukasaku
克彦 深作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017149097A priority Critical patent/JP2019029558A/ja
Priority to DE112018003928.5T priority patent/DE112018003928T5/de
Priority to US16/634,334 priority patent/US11276753B2/en
Priority to PCT/JP2018/022960 priority patent/WO2019026440A1/ja
Publication of JP2019029558A publication Critical patent/JP2019029558A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】特性の制御が容易なトランジスタ及び電子機器を提供する。【解決手段】導電型不純物を含む半導体基板と、前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、を備え、前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なる、トランジスタ。【選択図】図２Ａ

Description

本開示は、トランジスタ及び電子機器に関する。
近年、集積回路内の電界効果トランジスタでは、高性能化及び微細化が進んでいる。
一方で、微細化によってチャネル長が縮小した電界効果トランジスタでは、短チャネル効果によって、非動作時に流れる電流（いわゆる、オフステート・リーク電流）が大きくなってしまう。これは、チャネル長が短くなることで、チャネル領域に存在するキャリアがソース領域及びドレイン領域の空乏層からも影響を受けるようになるため、ゲート電圧の印加の有無にかかわらず、ドレイン電流が流れやすくなってしまうためである。
そのため、例えば、シリコン基板の内部に、ＢＯＸ（Ｂｕｒｉｅｄ ＯＸｉｄｅ）層と呼ばれる絶縁膜を挟み込んだＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の採用が検討されている。ＳＯＩ基板では、ソース領域、ドレイン領域及びチャネル領域が形成されるＳＯＩ層と、基板本体とが絶縁膜であるＢＯＸ層によって分離されるため、空乏層による影響を抑制し、オフステート・リーク電流を低減することができる。
例えば、下記の特許文献１には、ＳＯＩ基板の上の電界効果トランジスタによって構成されたＥＳＤ（ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）保護素子が開示されている。
特開２０１０−２１２５８８号公報
しかし、特許文献１に開示されたＥＳＤ保護素子は、製造コストを低減することを目的としているため、トランジスタ特性の制御については十分な検討が行われていなかった。
そこで、本開示に係る技術は、上記事情に鑑みて生み出されたものである。本開示では、特性の制御が容易な、新規かつ改良されたトランジスタ及び電子機器を提案する。
本開示によれば、導電型不純物を含む半導体基板と、前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、を備え、前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なる、トランジスタが提供される。
また、本開示によれば、導電型不純物を含む半導体基板と、前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、を備え、前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なるトランジスタを含む回路、を備える、電子機器が提供される。
本開示によれば、埋込絶縁層以下の半導体基板に含まれる導電不純物の極性又は濃度をチャネルの中央領域と端部領域とで変更することによって、トランジスタのスレッショルド電圧を局所的に制御することが可能である。これにより、本開示によれば、トランジスタ全体でのスレッショルド電圧を高めつつ、ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋａｇｅ）電流の増加を抑制することが可能である。
以上説明したように本開示によれば、トランジスタの特性を容易に制御することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
トランジスタのゲート電極に印加される電圧と、トランジスタのドレイン電極に流れる電流との関係を示すグラフ図である。 本開示の一実施形態に係るトランジスタの断面構成を示す模式的な縦断面図である。 図２Ａで示すトランジスタの平面構成を示す平面図である。 中央領域及び端部領域が設けられる領域と、ゲート電極、ソース領域及びドレイン領域との位置関係を示す縦断面図である。 同実施形態に係るトランジスタを模式的に示した鳥瞰図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタの製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係るトランジスタが適用され得るＥＳＤ保護回路の一例を示す回路図である。 同実施形態に係るトランジスタが適用され得る電子機器の一例を示す外観図である。 同実施形態に係るトランジスタが適用され得る電子機器の一例を示す外観図である。 同実施形態に係るトランジスタが適用され得る電子機器の一例を示す外観図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、以下の説明にて参照する各図面では、説明の便宜上、一部の構成部材の大きさを誇張して表現している場合がある。したがって、各図面において図示される構成部材同士の相対的な大きさは、必ずしも実際の構成部材同士の大小関係を正確に表現するものではない。また、以下の説明では、基板又は層が積層される方向を上方向と表すことがある。
なお、説明は以下の順序で行うものとする。
１．本開示の一実施形態
１．１．トランジスタの特性
１．２．トランジスタの構成
１．３．トランジスタに印加されるバイアス
１．４．トランジスタの製造方法
２．適用例
２．１．ＥＳＤ保護素子への適用
２．２．電子機器への適用
３．まとめ
＜１．本開示の一実施形態＞
（１．１．トランジスタの特性）
まず、図１を参照して、本開示の一実施形態に係るトランジスタの特性について説明する。図１は、トランジスタのゲート電極に印加される電圧（Ｖｇ）と、トランジスタのドレイン電極に流れる電流（Ｉｄ）との関係を示すグラフ図である。
近年、スマートフォン、タブレット端末及びラップトップなどのポータブル機器が広く普及している。これらのポータブル機器では、稼働時間を延長するために、搭載される各種回路の消費電力を低減することが求められている。例えば、非動作時のトランジスタに流れるリーク電流（オフステート・リーク電流、又はオフ電流ともいう）をより小さくすることが求められている。
ここで、トランジスタのオフ電流を低減するためには、例えば、トランジスタの動作閾値であるスレッショルド電圧（Ｖｔｈ）を制御することが考えられる。すなわち、図１に示すように、トランジスタのスレッショルド電圧を高くすることで、オフ電流（Ｉｏｆｆ＠Ｖｇ＝０Ｖ）を低減することができる。
具体的には、スレッショルド電圧（Ｖｔｈ）は、下記の式１にて与えられる。
Figure 2019029558
 式１において、Ｖｆｂはフラットバンド電圧（単位はＶ）であり、右辺第２項（２Ψｂ）はフェルミポテンシャルと真性ポテンシャルとの差分（単位はＶ）である。εｓｉはシリコンの誘電率であり、ｑは電荷（単位はＣ）である。Ｎａはトランジスタが形成される半導体基板の不純物濃度（単位はｍ−３）であり、Ｃｏｘはゲート絶縁膜の容量（単位はＦ）である。
また、式１におけるフラットバンド電圧（Ｖｆｂ）は、下記の式２によって表される。
Figure 2019029558
 式２において、Φｇはゲート電極の仕事関数であり、Φｓはトランジスタが形成される半導体基板の仕事関数である。
したがって、上記の式１によれば、フラットバンド電圧Ｖｆｂ及び半導体基板の不純物濃度Ｎａを高くすることによって、トランジスタのスレッショルド電圧（Ｖｔｈ）を高くし、トランジスタのオフ電流を低減することが可能であることがわかる。また、式２によれば、フラットバンド電圧Ｖｆｂは、ゲート電極の仕事関数Φｇを増加させることによって、高くすることが可能であることがわかる。
しかし、ゲート電極の仕事関数Φｇを増加させた場合、ドレイン電位と、ゲート電極に印加される電圧との差が大きくなるため、チャネル内部で電界が急激に変化することになる。そのため、ゲート電極の端部でゲート電界起因リーク（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋａｇｅ：ＧＤＩＬ）電流が増加してしまう。したがって、トランジスタのオフ電流を低減させるためには、トランジスタのスレッショルド電圧（Ｖｔｈ）を高くしつつ、かつＧＤＩＬ電流の増加も抑制することが重要である。具体的には、トランジスタ全体のスレッショルド電圧を高くしつつ、ゲート電極の端部でのドレイン電位と、ゲート電極に印加される電圧との差を小さくすることが求められる。
本開示に係る技術は、上記事情に鑑みてなされたものである。本開示は、ＧＩＤＬ電流の増加を抑制しつつ、トランジスタのスレッショルド電圧（閾値電圧）を高くすることによって、オフ電流がより低減されたトランジスタを提供するものである。
（１．２．トランジスタの構成）
以下では、図２Ａ及び図２Ｂを参照して、本実施形態に係るトランジスタの構成について説明する。図２Ａは、本実施形態に係るトランジスタの断面構成を示す模式的な縦断面図である。図２Ｂは、図２Ａで示すトランジスタの平面構成を示す平面図である。
図２Ａ及び図２Ｂに示すように、本実施形態に係るトランジスタ１００は、中央領域１２１及び端部領域１２３を含む半導体基板１２０と、素子分離層１１０と、埋込絶縁層１２７と、ソース領域１４１Ｓ及びドレイン領域１４１Ｄが設けられた素子領域層１４１と、ゲート絶縁膜１３１と、ゲート電極１３０と、を備える。
本実施形態に係るトランジスタ１００が設けられる基板は、例えば、半導体基板１２０の内部に埋込絶縁層１２７が設けられ、埋込絶縁層１２７の上にさらに半導体からなる素子領域層１４１が設けられた、いわゆるＳＯＩ基板である。
半導体基板１２０は、導電型不純物を含み、トランジスタ１００等の半導体装置が構成される基板である。半導体基板１２０は、例えば、多結晶、単結晶又はアモルファスのシリコン（Ｓｉ）で形成された基板であってもよい。または、半導体基板１２０は、例えば、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）又はシリコンカーバイド（ＳｉＣ）等の化合物半導体で形成された基板であってもよい。さらには、半導体基板１２０は、サファイア等の半導体以外の材料によって形成された基板にシリコン（Ｓｉ）等の半導体を成膜した基板であってもよい。
半導体基板１２０に含まれる導電型不純物は、例えば、ホウ素（Ｂ）又はアルミニウム（Ａｌ）などのｐ型不純物であってもよく、リン（Ｐ）又はヒ素（Ａｓ）などのｎ型不純物であってもよい。
ここで、半導体基板１２０は、含有される導電型不純物の濃度及び極性によって、中央領域１２１及び端部領域１２３に分けられる。中央領域１２１及び端部領域１２３は、含有される導電型不純物の濃度及び極性が互いに異なるため、中央領域１２１及び端部領域１２３の上部のチャネル領域の仕事関数を局所的に制御することができる。チャネル領域の仕事関数を局所的に変化させることによって、ゲート絶縁膜１３１内の電界分布を変化させることができるため、トランジスタ１００の局所的なスレッショルド電圧を変化させることができる。中央領域１２１及び端部領域１２３が形成される領域は、例えば、埋込絶縁層１２７よりも深い領域である。
なお、トランジスタ１００の局所的なスレッショルド電圧とは、トランジスタ１００がドレイン領域１４１Ｄからソース領域１４１Ｓにかけて複数のトランジスタを直列に接続したものであると仮想的に考えた場合の１トランジスタのスレッショルド電圧を表す。
例えば、素子領域層１４１が第１導電型（例えば、ｐ型）である場合、中央領域１２１を第１導電型（例えば、ｐ型）とし、端部領域１２３を第２導電型（例えば、ｎ型）としてもよい。この構成によれば、中央領域１２１の上部のチャネル領域の仕事関数を低下させ、トランジスタ１００全体でのスレッショルド電圧を上昇させることができる。また、端部領域１２３の上部のチャネル領域の仕事関数を上昇させることで、端部領域１２３の上部のチャネル領域と、ゲート電極との仕事関数の差を小さくし、トランジスタ１００の端部領域での局所的なスレッショルド電圧を低下させることができる。したがって、トランジスタ１００は、ＧＩＤＬ電流の増加を抑制しつつ、スレッショルド電圧を高くすることができるため、オフ電流をより低減することができる。
または、素子領域層１４１が第１導電型（例えば、ｐ型）である場合、中央領域１２１及び端部領域１２３を第１導電型（例えば、ｐ型）とし、該第１導電型不純物の濃度を異ならせることでも、上記と同様の効果を得ることが可能である。例えば、中央領域１２１の第１導電型不純物の濃度を端部領域１２３の第１導電型不純物の濃度よりも高くしてもよい。この構成によれば、中央領域１２１の上部のチャネル領域の仕事関数の方が端部領域１２３の上部のチャネル領域の仕事関数よりも低下量が大きくなる。したがって、トランジスタ１００全体でのスレッショルド電圧を上昇させつつ、トランジスタ１００の端部領域１２３での局所的なスレッショルド電圧の上昇を抑制することができるため、トランジスタ１００は、ＧＩＤＬ電流の増加を抑制することができる。
さらには、素子領域層１４１が第１導電型（例えば、ｐ型）である場合、中央領域１２１及び端部領域１２３を第２導電型（例えば、ｎ型）とし、該第２導電型不純物の濃度を異ならせることでも、上記と同様の効果を得ることが可能である。例えば、中央領域１２１の第２導電型不純物の濃度を端部領域１２３の第２導電型不純物の濃度よりも低くしてもよい。この構成によれば、中央領域１２１の上部のチャネル領域の方が端部領域１２３の上部のチャネル領域よりもゲート電極１３０と、チャネル領域との仕事関数の差が大きくなる。したがって、トランジスタ１００の端部領域１２３での局所的なスレッショルド電圧の上昇を抑制し、ＧＩＤＬ電流の増加を抑制しつつ、トランジスタ１００全体でのスレッショルド電圧を上昇させることができる。
なお、第１導電型がｎ型であり、第２導電型がｐ型である場合についても、上述したように、中央領域１２１及び端部領域１２３の上部のチャネル領域の仕事関数を局所的に制御することで、トランジスタ１００の特性を制御することが可能である。中央領域１２１及び端部領域１２３の各々が設けられる具体的な領域については後述する。
後述するが、中央領域１２１及び端部領域１２３には、それぞれ電位（バイアスとも称される）を印加することも可能である。このような場合、中央領域１２１及び端部領域１２３は、それぞれ半導体基板１２０の表面に露出する領域を有するように設けられ、該露出領域に電位線が接続されていてもよい。例えば、図２Ｂに示すように、半導体基板１２０の表面に露出した中央領域１２１及び端部領域１２３には、それぞれ電位を印加可能な電位線が接続されてもよい。すなわち、ドレイン側の端部領域１２３には、電位線Ｂｏｄｙ（Ｄ）が電気的に接続されてもよく、ソース側の端部領域１２３には、電位線Ｂｏｄｙ（Ｓ）が電気的に接続されてもよい。さらに、図示しないが、中央領域１２１には、電位線Ｂｏｄｙ（Ｃｈ）が電気的に接続されてもよい。
素子分離層１１０は、絶縁性材料で形成され、半導体基板１２０の表面から内部に向かって設けられる。素子分離層１１０は、半導体基板１２０の素子領域層１４１を素子ごとに離隔することで、半導体基板１２０に設けられるトランジスタ１００の各々を電気的に絶縁する。例えば、素子分離層１１０は、素子領域層１４１の周囲を囲む平面領域に設けられてもよい。なお、中央領域１２１及び端部領域１２３に電位（バイアス）が印加される場合、素子分離層１１０は、中央領域１２１及び端部領域１２３の各々を半導体基板１２０の表面に露出させる開口を有するように設けられる。これによれば、素子分離層１１０は、中央領域１２１及び端部領域１２３の各々を電位線と接続させることができる。
素子分離層１１０は、後述する埋込絶縁層１２７が設けられた深さよりも深い領域まで形成されてもよい。この構成によれば、素子分離層１１０及び埋込絶縁層１２７は、素子領域層１４１と、半導体基板１２０の中央領域１２１及び端部領域１２３が設けられる基板本体とを離隔することができる。これにより、素子領域層１４１において、ソース領域１４１Ｓ及びドレイン領域１４１Ｄの空乏層による影響を抑制することができるため、トランジスタ１００のオフ電流を低減することができる。
例えば、素子分離層１１０は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁性の無機酸窒化物で形成されてもよい。具体的には、素子分離層１１０は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて、素子領域を画定する所定の領域の半導体基板１２０の一部をエッチング等で除去した後、エッチングにて形成された開口を酸化シリコン（ＳｉＯｘ）で埋め込むことで形成することができる。または、素子分離層１１０は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法を用いて、素子領域を画定する所定の領域の半導体基板１２０を熱酸化によって酸化物に変換することで形成することも可能である。
埋込絶縁層１２７は、素子分離層１１０によって画定された領域の半導体基板１２０の内部に設けられる。埋込絶縁層１２７は、いわゆるＳＯＩ基板のＢＯＸ層として機能し、素子領域層１４１と、半導体基板１２０の基板本体とを離隔することで、トランジスタ１００の寄生容量、並びにソース領域１４１Ｓ及びドレイン領域１４１Ｄから延びる空乏層の影響等を低減することができる。
埋込絶縁層１２７は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁性の無機酸窒化物で形成されてもよい。具体的には、埋込絶縁層１２７を含むＳＯＩ基板は、半導体基板１２０の基板本体の上に、埋込絶縁層１２７及び素子領域層１４１を順次成膜することで形成されてもよい。または、埋込絶縁層１２７を含むＳＯＩ基板は、半導体基板１２０の所定の内部領域を熱酸化によって酸化物に変換することで形成されてもよい。
ＳＯＩ基板は、埋込絶縁層１２７が設けられる深さ（すなわち、素子領域層１４１の厚さ）によって、いわゆるＦＤＳＯＩ（Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、及びＰＤ（Ｐａｒｔｉａｌｌｙ Ｄｅｐｌｅｔｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に分けられるが、半導体基板１２０は、ＦＤＳＯＩ基板及びＰＤＳＯＩ基板のいずれであってもよい。なお、本実施形態では、上述したように半導体基板１２０は、シリコン以外の化合物半導体を用いても形成され得る。したがって、ＳＯＩ基板という表現は、半導体基板１２０をシリコン基板に限定するものではないことは言うまでもない。
素子領域層１４１は、素子分離層１１０によって画定された領域の埋込絶縁層１２７の上に設けられ、導電型不純物を含む半導体で構成される。具体的には、素子領域層１４１は、半導体基板１２０と同じ材質で形成されてもよい。例えば、素子領域層１４１は、多結晶、単結晶又はアモルファスのシリコン（Ｓｉ）、または、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）又はシリコンカーバイド（ＳｉＣ）等の化合物半導体で形成されてもよい。
素子領域層１４１には、素子領域層１４１が含む導電型不純物とは極性が異なる導電型不純物を含むソース領域１４１Ｓ及びドレイン領域１４１Ｄが設けられる。また、ソース領域１４１Ｓ及びドレイン領域１４１Ｄに挟まれる領域の上に、ゲート絶縁膜１３１を介してゲート電極１３０が設けられることによって、トランジスタ１００が構成される。
ソース領域１４１Ｓ及びドレイン領域１４１Ｄは、素子領域層１４１に設けられ、素子領域層１４１と異なる導電型不純物を含む領域である。具体的には、ソース領域１４１Ｓ及びドレイン領域１４１Ｄは、ゲート電極１３０及びゲート絶縁膜１３１を挟んで対向する素子領域層１４１の領域に、素子領域層１４１と異なる導電型不純物を導入することで形成されてもよい。例えば、素子領域層１４１が第１導電型不純物を含む場合、ソース領域１４１Ｓ及びドレイン領域１４１Ｄは、第２導電型不純物を導入することで形成されてもよい。
第１導電型不純物は、例えば、ホウ素（Ｂ）又はアルミニウム（Ａｌ）などのｐ型不純物であり、第２導電型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）などのｎ型不純物であってもよい。または、逆に、第１導電型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）などのｎ型不純物であり、第２導電型不純物は、例えば、ホウ素（Ｂ）又はアルミニウム（Ａｌ）などのｐ型不純物であってもよい。
ソース領域１４１Ｓ及びドレイン領域１４１Ｄは、ソース（Ｓｏｕｒｃｅ）又はドレイン（Ｄｒａｉｎ）ノードと電気的に接続されることで、トランジスタ１００のソース端子又はドレイン端子として機能する。なお、ゲート電極１３０を挟んで形成されたソース領域１４１Ｓ及びドレイン領域１４１Ｄは、いずれがソース領域又はドレイン領域として機能してもよく、これらは任意に変更可能である。ただし、ドレイン領域１４１Ｄ側には、上述したように端部領域１２３が設けられる。
ゲート絶縁膜１３１は、素子領域層１４１が設けられた領域を横断するように、半導体基板１２０の上に設けられる。ゲート絶縁膜１３１は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）又は酸窒化シリコン（ＳｉＯＮ）などの無機酸窒化物で形成されてもよく、酸化ハフニウム（ＨｆＯ２）等の誘電体材料又は強誘電体材料によって形成されてもよい。
ゲート電極１３０は、ゲート絶縁膜１３１の上に設けられる。具体的には、ゲート電極１３０は、素子領域層１４１が設けられた領域を横断するように、ゲート絶縁膜１３１を介して半導体基板１２０の上に設けられる。ゲート電極１３０は、ゲート（Ｇａｔｅ）ノードと電気的に接続されることで、トランジスタ１００のゲート端子として機能する。
例えば、ゲート電極１３０は、ポリシリコン等にて形成されてもよく、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）若しくは銅（Ｃｕ）等の金属、又はこれらの合金若しくは金属化合物にて形成されてもよい。または、ゲート電極１３０は、上述した材料からなる層を複数種積層した多層構造にて形成されてもよい。このような多層構造によれば、ゲート電極１３０は、配線抵抗等を低下させたり、仕事関数をより精密に制御したりすることが可能である。
ここで、図２Ｃを参照して、中央領域１２１及び端部領域１２３が設けられる領域について、説明する。図２Ｃは、中央領域１２１及び端部領域１２３が設けられる領域と、ゲート電極１３０、ソース領域１４１Ｓ及びドレイン領域１４１Ｄとの位置関係を示す縦断面図である。
図２Ｃに示すように、端部領域１２３は、ゲート電極１３０及びゲート絶縁膜１３１が設けられた領域（チャネル領域とも称する）のソース領域１４１Ｓ及びドレイン領域１４１Ｄ側の端部１４５の下の半導体基板１２０の領域に設けられる。中央領域１２１は、ゲート電極１３０及びゲート絶縁膜１３１が設けられた領域の中央部１４３の下の半導体基板１２０の領域に設けられる。
具体的には、チャネル領域の端部１４５とは、ソース領域１４１Ｓ又はドレイン領域１４１Ｄからチャネル領域に向かって等電位面が広がっている領域を表す。換言すると、チャネル領域の端部１４５は、同世代のトランジスタ１００においてＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）が形成される領域と同様の領域を表す。かかるＬＤＤが形成される領域は、例えば、シミュレーションなどによって推定することも可能である。一方、チャネル領域の中央部１４３は、ゲート電極１３０及びゲート絶縁膜１３１が設けられた領域から、上記のチャネル領域の端部１４５を除いた領域を表す。
より具体的には、チャネル領域の端部１４５は、ゲート電極１３０及びゲート絶縁膜１３１が設けられた領域（すなわち、チャネル領域）の全長のうち端部側の５％〜１５％の範囲としてもよく、端部側の５％〜１０％の範囲としてもよい。例えば、チャネル領域の全長が３００ｎｍである場合、チャネル領域の端部１４５の長さは、おおよそ２０ｎｍ〜５０ｎｍとしてもよい。この場合、チャネル領域の中央部１４３の長さは、約２００ｎｍ〜２６０ｎｍとなる。
本実施形態に係るトランジスタ１００において、ＧＤＩＬ電流は、ドレイン電位と、ゲート電極１３０に印加される電圧との差が大きくなることによって増加する。そのため、端部領域１２３は、少なくとも、ゲート電極１３０及びゲート絶縁膜１３１が設けられた領域のドレイン領域１４１Ｄ側の端部１４５の下に設けられていればよく、ソース領域１４１Ｓ側の端部１４５の下に設けられていなくともよい。
ただし、トランジスタ１００では、ソース領域１４１Ｓ及びドレイン領域１４１Ｄを含む各構成がゲート電極１３０を挟んで線対称に設けられることで、トランジスタ１００の製造をより容易に行うことができる。したがって、端部領域１２３は、ゲート電極１３０及びゲート絶縁膜１３１が設けられた領域のソース領域１４１Ｓ側の端部１４５の下に設けられていてもよい。このような場合、トランジスタ１００の製造をより容易に行うことができる。
（１．３．トランジスタに印加されるバイアス）
続いて、図３を参照して、本実施形態に係るトランジスタ１００に印加されるバイアスについて説明する。図３は、本実施形態に係るトランジスタ１００を模式的に示した鳥瞰図である。なお、図３で示す各構成は、図２Ａ〜図２Ｃで説明した各構成と同様であるからここでの説明は省略する。
図３に示すように、ソース領域１４１Ｓ側及びドレイン領域１４１Ｄ側の端部領域１２３は、それぞれ半導体基板１２０の表面に露出しており、それぞれ電位線Ｂｏｄｙ（Ｄ）及び電位線Ｂｏｄｙ（Ｓ）と電気的に接続されている。また、中央領域１２１も、半導体基板１２０の表面に露出しており、電位線Ｂｏｄｙ（Ｃｈ）と電気的に接続されている。
本実施形態に係るトランジスタ１００では、これらの電位線Ｂｏｄｙ（Ｄ）、電位線Ｂｏｄｙ（Ｓ）及び電位線Ｂｏｄｙ（Ｃｈ）を用いて、中央領域１２１及び端部領域１２３にそれぞれバイアスを印加することによって、オフ電流をより低減することが可能である。
具体的には、電位線Ｂｏｄｙ（Ｄ）及び電位線Ｂｏｄｙ（Ｃｈ）を用いて、ドレイン領域１４１Ｄ側の端部領域１２３に、中央領域１２１よりも高い電位のバイアスを印加してもよい。これによれば、トランジスタ１００の中央領域１２１の上の局所的なスレッショルド電圧を、ドレイン領域１４１Ｄ側の端部領域１２３の上の局所的なスレッショルド電圧よりもより高く制御することができる。
例えば、トランジスタ１００の中央領域１２１に負の電位のバイアス（バックバイアスとも称される）を印加し、ドレイン領域１４１Ｄ側の端部領域１２３に正の電位のバイアス（フォワードバイアスとも称される）を印加してもよい。このような場合、バイアスの電位の絶対値を大きくすることなく、中央領域１２１に印加される電圧と、ドレイン領域１４１Ｄ側の端部領域１２３に印加される電圧との差を大きくすることができる。これによれば、印加するバイアスの電位を生成するための回路を別途設けることなく、内部回路で生成される電位を用いて半導体基板１２０にバイアスを印加することができる。
中央領域１２１に印加される電位Ｖｂ（ｃｈ）と、ドレイン領域１４１Ｄ側の端部領域１２３に印加される電位Ｖｂ（ｄ）との組み合わせは、例えば、以下の表１で示される組み合わせであってもよい。
Figure 2019029558
なお、電位線Ｂｏｄｙ（Ｓ）によってソース領域１４１Ｓ側の端部領域１２３に印加される電位は、特に限定されない。ソース領域１４１Ｓ側の端部領域１２３に印加される電位は、例えば、グランド電位であってもよい。
（１．４．トランジスタの製造方法）
次に、図４〜図１３を参照して、本実施形態に係るトランジスタ１００の製造方法について説明する。図４〜図１３は、本実施形態に係るトランジスタ１００の製造方法の各工程を説明する模式的な縦断面図である。
以下では、トランジスタ１００がｎ型トランジスタである場合の製造方法について説明する。トランジスタ１００がｐ型トランジスタである場合の製造方法は、導入する導電型不純物の極性が反対となる以外は、ｎ型トランジスタの場合と実質的にほぼ同様であるため、ここでの説明は省略する。
まず、図４に示すように、半導体基板１２０の上に埋込絶縁層１２７及び半導体層１４０が成膜されたＳＯＩ基板を用意する。具体的には、シリコンからなる半導体基板１２０の上にＳｉＯｘからなる埋込絶縁層１２７が約３０ｎｍ成膜され、埋込絶縁層１２７の上にシリコンが約１０ｎｍ成膜されることで形成されたＳＯＩ基板を用意する。
続いて、図５に示すように、フォトレジスト１５１を半導体層１４０の上に成膜し、成膜したフォトレジスト１５１をリソグラフィ等によってパターニングする。具体的には、素子領域層１４１が形成される領域が覆われ、素子分離層１１０が形成される領域が露出されるように、半導体層１４０の上に成膜したフォトレジスト１５１をリソグラフィ等によってパターニングする。
次に、図６に示すように、フォトレジスト１５１をマスクとして、半導体層１４０、埋込絶縁層１２７及び半導体基板１２０をエッチングし、開口１１１を形成する。エッチングされた開口１１１の深さは、例えば、半導体層１４０の表面から２００ｎｍとしてもよい。
続いて、図７に示すように、フォトレジスト１５１を除去した後、開口１１１を絶縁体で埋め込み、素子分離層１１０を形成する。具体的には、フォトレジスト１５１を除去した後、ＳｉＯｘ等を半導体層１４０の全面に成膜し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって半導体層１４０が露出するまで平坦化することで、素子分離層１１０を形成する。
その後、図８に示すように、フォトレジスト１５３を半導体層１４０及び素子分離層１１０の上に成膜し、成膜したフォトレジスト１５３をリソグラフィ等によってパターニングする。具体的には、素子分離層１１０及び素子分離層１１０で囲われた領域（すなわち、後段の工程にて素子領域１４１となる領域）がフォトレジスト１５１によって覆われるように、フォトレジスト１５３をリソグラフィ等によってパターニングする。
次に、図９に示すように、フォトレジスト１５３をマスクとして、半導体層１４０、埋込絶縁層１２７及び半導体基板１２０をエッチングする。エッチングの深さは、例えば、素子分離層１１０が形成された深さよりも浅くしてもよい。
続いて、図１０に示すように、フォトレジスト１５３を除去する。
その後、図１１に示すように、フォトレジスト１５５をマスクとして、半導体基板１２０にイオン注入を行うことで、端部領域１２３を形成する。具体的には、半導体層１４０の中央を覆うように、成膜したフォトレジスト１５５をリソグラフィ等にてパターニングする。その後、パターニングしたフォトレジスト１５５をマスクとして、リン（Ｐ）などのｎ型導電型不純物を２００ｋＶにて１．３×１０１３ｃｍ−２の濃度で半導体基板１２０に注入することで、端部領域１２３を形成する。
次に、図１２に示すように、フォトレジスト１５７をマスクとして、半導体基板１２０にイオン注入を行うことで、中央領域１２１を形成する。具体的には、半導体層１４０の中央を開口するように、成膜したフォトレジスト１５７をリソグラフィ等にてパターニングする。その後、パターニングしたフォトレジスト１５７をマスクとして、ホウ素（Ｂ）などのｐ型導電型不純物を１００ｋＶにて１．５×１０１３ｃｍ−２の濃度で半導体基板１２０に注入することで、中央領域１２１を形成する。なお、中央領域１２１を形成するフォトレジスト１５７の開口の幅は、例えば、２４０ｎｍ程度としてもよい。
さらに、図１３に示すように、フォトレジスト１５７を除去した後、素子領域層１４１を形成する。その後、ゲート絶縁膜１３１及びゲート電極１３０を形成し、ソース領域１４１Ｓ及びドレイン領域１４１Ｄを形成する。具体的には、素子領域層１４１は、半導体層１４０にホウ素（Ｂ）などのｐ型導電型不純物を導入することで形成することができる。ゲート絶縁膜１３１は、ＳｉＯｘなどを成膜し、パターニングすることで形成することができる。ゲート電極１３０は、チタン（Ｔｉ）、モリブデン（Ｍｏ）及びタンタル（Ｔａ）などの金属材料又はポリシリコンなどを成膜し、パターニングすることで形成することができる。また、ソース領域１４１Ｓ及びドレイン領域１４１Ｄは、ゲート電極１３０及びゲート絶縁膜１３１をマスクに用いて、素子領域層１４１にリン（Ｐ）などのｎ型導電型不純物を導入することで形成することができる。
ここで、ゲート絶縁膜１３１及びゲート電極１３０が形成される領域の幅は、中央領域１２１を含み、かつ端部領域１２３と重なるように、３００ｎｍ程度としてもよい。このような場合、ゲート絶縁膜１３１及びゲート電極１３０が形成された領域は、ソース領域１４１Ｓ側及びドレイン領域１４１Ｄ側の各々で、端部領域１２３と３０ｎｍずつ重なることになる。
なお、端部領域１２３への電位線の接続は、エッチングにて露出した端部領域１２３から行うことができる。中央領域１２１への電位線の接続は、ゲート電極１３０の奥行き側に設けられた図示しない中央領域１２１の露出面から行うことができる。
以上の工程を経ることによって、本実施形態に係るトランジスタ１００を形成することができる。
＜２．適用例＞
（２．１．ＥＳＤ保護回路への適用）
本開示の一実施形態に係るトランジスタ１００は、例えば、内部回路の静電気（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）による破壊を防止するＥＳＤ保護回路内のトランジスタに適用することができる。図１４を参照して、本実施形態に係るトランジスタ１００が適用され得るＥＳＤ保護回路の例について説明する。図１４は、本実施形態に係るトランジスタ１００が適用され得るＥＳＤ保護回路の一例を示す回路図である。
図１４に示すように、ＥＳＤ保護回路１０は、ＥＳＤサージから内部回路１５を保護するための回路である。ＥＳＤ保護回路１０は、電源配線１及びグランド配線２の間に、抵抗素子１１と、容量素子１２と、ＣＭＯＳインバータ１３と、クランプトランジスタ１４とを備える。なお、電源配線１には、電源電圧Ｖｄｄが供給される。一方、グランド配線２は、グランド端子に接続されることでグランド電位Ｖｓｓとなる。
抵抗素子１１は、具体的には、ポリシリコン等の材料で形成された抵抗素子などであってもよい。例えば、抵抗素子１１として、ポリシリコンで形成されたＭＯＳトランジスタのゲート電極を用いることができる。抵抗素子１１の抵抗値は、抵抗素子１１の素子の大きさによって制御することが可能である。
容量素子１２は、具体的には、バイアス依存性の低い容量素子であってもよい。例えば、容量素子１２は、ＭＯＳトランジスタのゲート絶縁膜を誘電体とするキャパシタ、又は配線層間の絶縁膜を誘電体とするキャパシタなどを用いることができる。容量素子１２の容量値は、容量素子１２の素子の大きさによって制御することが可能である。
抵抗素子１１の抵抗値及び容量素子１２の容量値は、ＥＳＤ保護回路１０の用途、及び想定するＥＳＤサージ電流のモデルを考慮して、抵抗素子１１及び容量素子１２からなるＲＣ直列回路の時定数が所望の値となるように設計される。抵抗素子１１の抵抗値は、例えば、１０００Ω〜１０ＭΩの範囲で適宜設計されることができ、容量素子１２の抵抗値は、例えば、１ｐＦ〜１０ｐＦの範囲で適宜設計されることができる。
例えば、ＥＳＤサージ電流のモデルとして、ＨＢＭ（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）を想定する場合、ＲＣ直列回路は、目安として１μ秒程度の時定数にて設計される。このような場合、抵抗素子１１の抵抗値（Ｒ）を１ＭΩとし、容量素子１２の容量値（Ｃ）を１ｐＦとすることで、ＲＣ直列回路の時定数をＲ×Ｃ＝１ＭΩ×１ｐＦ＝１μ秒と設計することができる。
ＣＭＯＳインバータ１３では、抵抗素子１１と容量素子１２との間の接続点の電位（電圧信号）が入力され、反転した入力電位がクランプトランジスタ１４のゲートに出力される。
クランプトランジスタ１４では、ドレインが電源配線１と接続され、ソースがグランド配線２に接続され、ゲートがＣＭＯＳインバータ１３の出力に接続される。したがって、クランプトランジスタ１４のオンオフ制御は、ＣＭＯＳインバータ１３からの出力信号（電圧信号）により行われる。また、クランプトランジスタ１４のドレインは、ウェルと接続される。なお、クランプトランジスタ１４は、本実施形態に係るトランジスタ１００にて構成されてもよい。
また、上述したように、例えば、クランプトランジスタ１４には、バックバイアスが印加されてもよい。具体的には、クランプトランジスタ１４のドレイン側の端部領域１２３には、正の電位の基板電位Ｖｂ（ｄ）が印加されていてもよく、クランプトランジスタ１４の中央領域１２１には、負の電位の基板電位Ｖｂ（ｃｈ）が印加されていてもよい。なお、クランプトランジスタ１４のソース側の端部領域１２３は、グランド配線２と接続されることで、グランド電位Ｖｓｓが基板電位Ｖｂ（ｓ）として印加されてもよい。
ここで、ＥＳＤサージ（高電圧パルス）がＥＳＤ保護回路１０に印加された場合、抵抗素子１１及び容量素子１２で構成されるＲＣ直列回路に貫通電流が流れ、ＣＭＯＳインバータ１３の入力端の電圧レベルが「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルに変化する。ここで、クランプトランジスタ１４のゲートには、「Ｌｏｗ」レベルを反転させた「Ｈｉｇｈ」レベルの電圧信号がＣＭＯＳインバータ１３の出力端から印加される。これにより、クランプトランジスタ１４がオン状態（導通状態）となるため、クランプトランジスタ１４のドレイン−ソース間にＥＳＤサージ電流が流れ、該ＥＳＤサージ電流はグランド配線２に放出される。
以上の動作により、ＥＳＤ保護回路１０は、内部回路１５をＥＳＤサージ電流から保護することができる。ＥＳＤ保護回路１０に含まれるクランプトランジスタ１４は、ＥＳＤサージ電流が発生した場合にオン状態となるため、待機時にはオフ状態を維持する。そのため、本実施形態に係るトランジスタ１００をクランプトランジスタ１４に適用し、オフ電流を低減させることによって、ＥＳＤ保護回路１０の待機時の消費電力を低減させることができる。
（２．２．電子機器への適用）
本開示の一実施形態に係るトランジスタ１００は、種々の電子機器に搭載される回路内の素子に適用することができる。続いて、図１５Ａ〜図１５Ｃを参照して、本実施形態に係るトランジスタ１００が適用され得る電子機器の例について説明する。図１５Ａ〜図１５Ｃは、本実施形態に係るトランジスタ１００が適用され得る電子機器の一例を示す外観図である。
例えば、本実施形態に係るトランジスタ１００は、スマートフォンなどの電子機器に搭載される回路内の素子に適用することができる。具体的には、図１５Ａに示すように、スマートフォン９００は、各種情報を表示する表示部９０１と、ユーザによる操作入力を受け付けるボタン等から構成される操作部９０３と、を備える。ここで、スマートフォン９００の各種動作を制御する制御回路内の素子には、本実施形態に係るトランジスタ１００が適用されてもよい。
例えば、本実施形態に係るトランジスタ１００は、デジタルカメラなどの電子機器に搭載される回路内の素子に適用することができる。具体的には、図１５Ｂ及び図１５Ｃに示すように、デジタルカメラ９１０は、本体部（カメラボディ）９１１と、交換式のレンズユニット９１３と、撮影時にユーザによって把持されるグリップ部９１５と、各種情報を表示するモニタ部９１７と、撮影時にユーザによって観察されるスルー画を表示するＥＶＦ（Ｅｌｅｃｔｒｏｎｉｃ Ｖｉｅｗ Ｆｉｎｄｅｒ）９１９と、を備える。なお、図１５Ｂは、デジタルカメラ９１０を前方（すなわち、被写体側）から眺めた外観図であり、図１５Ｃは、デジタルカメラ９１０を後方（すなわち、撮影者側）から眺めた外観図である。ここで、デジタルカメラ９１０の各種動作を制御する制御回路内の素子には、本実施形態に係るトランジスタ１００が適用されてもよい。
なお、本実施形態に係るトランジスタ１００が適用される電子機器は、上記例示に限定されない。本実施形態に係るトランジスタ１００は、あらゆる分野の電子機器に搭載される回路内の素子に適用することが可能である。このような電子機器としては、例えば、眼鏡型ウェアラブルデバイス、ＨＭＤ（Ｈｅａｄ Ｍｏｕｎｔｅｄ Ｄｉｓｐｌａｙ）、テレビジョン装置、電子ブック、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型パーソナルコンピュータ、ビデオカメラ又はゲーム機器等を例示することができる。
＜３．まとめ＞
以上にて説明したように、本開示の一実施形態に係るトランジスタ１００は、埋込絶縁層１２７の下の半導体基板１２０に含まれる導電型不純物の極性又は濃度を制御することによって、トランジスタ１００の局所的なスレッショルド電圧を制御することができる。これにより、トランジスタ１００は、ＧＩＤＬ電流の増加を抑制しつつ、トランジスタ１００全体のスレッショルド電圧を高くし、オフ電流を低減させる所望のトランジスタ特性を得ることが可能である
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
導電型不純物を含む半導体基板と、
前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、
前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、
前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、
前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、
を備え、
前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なる、トランジスタ。
（２）
前記端部領域及び前記中央領域における前記半導体基板の前記導電型不純物の極性は、同極性であり、
前記中央領域における前記半導体基板の前記導電型不純物の濃度は、前記端部領域における前記半導体基板の前記導電型不純物の濃度よりも高い、前記（１）に記載のトランジスタ。
（３）
前記中央領域における前記半導体基板の前記導電型不純物の極性は、前記端部領域における前記半導体基板の前記導電型不純物の極性と逆極性である、前記（１）に記載のトランジスタ。
（４）
前記端部領域は、前記中央領域よりも高い電位を印加可能な電位線と電気的に接続される、前記（３）に記載のトランジスタ。
（５）
前記中央領域は、負の電位を印加可能な電位線と電気的に接続される、前記（４）に記載のトランジスタ。
（６）
前記素子分離層は、前記半導体基板の前記埋込絶縁層が設けられた深さよりも深い領域まで設けられる、前記（１）〜（５）のいずれか一項に記載のトランジスタ。
（７）
前記端部領域及び前記中央領域における前記半導体基板の前記導電型不純物の濃度及び極性は、前記埋込絶縁層が設けられた領域よりも深い領域において異なる、前記（６）に記載のトランジスタ。
（８）
前記端部領域は、前記ゲート電極の前記ソース領域側の端部をさらに含む、前記（１）〜（７）のいずれか一項に記載のトランジスタ。
（９）
前記トランジスタは、前記ゲート電極を挟んで線対称に構成される、前記（８）に記載のトランジスタ。
（１０）
前記トランジスタは、保護素子を構成する回路に設けられる、前記（１）〜（９）のいずれか一項に記載のトランジスタ。
（１１）
導電型不純物を含む半導体基板と、前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、を備え、前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なるトランジスタを含む回路、
を備える、電子機器。
１ 電源配線
２ グランド配線
１０ 保護回路
１１ 抵抗素子
１２ 容量素子
１３ インバータ
１４ クランプトランジスタ
１５ 内部回路
１００ トランジスタ
１１０ 素子分離層
１２０ 半導体基板
１２１ 中央領域
１２３ 端部領域
１２７ 埋込絶縁層
１３０ ゲート電極
１３１ ゲート絶縁膜
１４１ 素子領域層
１４１Ｄ ドレイン領域
１４１Ｓ ソース領域

Claims (11)

  1. 導電型不純物を含む半導体基板と、
    前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、
    前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、
    前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、
    前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、
    を備え、
    前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なる、トランジスタ。
  2. 前記端部領域及び前記中央領域における前記半導体基板の前記導電型不純物の極性は、同極性であり、
    前記中央領域における前記半導体基板の前記導電型不純物の濃度は、前記端部領域における前記半導体基板の前記導電型不純物の濃度よりも高い、請求項１に記載のトランジスタ。
  3. 前記中央領域における前記半導体基板の前記導電型不純物の極性は、前記端部領域における前記半導体基板の前記導電型不純物の極性と逆極性である、請求項１に記載のトランジスタ。
  4. 前記端部領域は、前記中央領域よりも高い電位を印加可能な電位線と電気的に接続される、請求項３に記載のトランジスタ。
  5. 前記中央領域は、負の電位を印加可能な電位線と電気的に接続される、請求項４に記載のトランジスタ。
  6. 前記素子分離層は、前記半導体基板の前記埋込絶縁層が設けられた深さよりも深い領域まで設けられる、請求項１に記載のトランジスタ。
  7. 前記端部領域及び前記中央領域における前記半導体基板の前記導電型不純物の濃度及び極性は、前記埋込絶縁層が設けられた領域よりも深い領域において異なる、請求項６に記載のトランジスタ。
  8. 前記端部領域は、前記ゲート電極の前記ソース領域側の端部をさらに含む、請求項１に記載のトランジスタ。
  9. 前記トランジスタは、前記ゲート電極を挟んで線対称に構成される、請求項８に記載のトランジスタ。
  10. 前記トランジスタは、保護素子を構成する回路に設けられる、請求項１に記載のトランジスタ。
  11. 導電型不純物を含む半導体基板と、前記半導体基板の表面から内部に向かって設けられ、素子領域を画定する素子分離層と、前記素子領域の前記半導体基板の内部に設けられた埋込絶縁層と、前記素子領域を横断して、前記半導体基板の上にゲート絶縁膜を介して設けられたゲート電極と、前記素子領域の前記ゲート電極を挟んで対向する領域に設けられたドレイン領域及びソース領域と、を備え、前記ゲート電極の前記ドレイン領域側の端部を少なくとも含む端部領域における前記半導体基板の前記導電型不純物の濃度又は極性は、前記ゲート電極の中央部を含む中央領域における前記半導体基板の前記導電型不純物の濃度又は極性と異なるトランジスタを含む回路、
    を備える、電子機器。

JP2017149097A 2017-08-01 2017-08-01 トランジスタ及び電子機器 Pending JP2019029558A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017149097A JP2019029558A (ja) 2017-08-01 2017-08-01 トランジスタ及び電子機器
DE112018003928.5T DE112018003928T5 (de) 2017-08-01 2018-06-15 Transistor und elektronisches gerät
US16/634,334 US11276753B2 (en) 2017-08-01 2018-06-15 Transistor and electronic apparatus
PCT/JP2018/022960 WO2019026440A1 (ja) 2017-08-01 2018-06-15 トランジスタ及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017149097A JP2019029558A (ja) 2017-08-01 2017-08-01 トランジスタ及び電子機器

Publications (1)

Publication Number Publication Date
JP2019029558A true JP2019029558A (ja) 2019-02-21

Family

ID=65233692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017149097A Pending JP2019029558A (ja) 2017-08-01 2017-08-01 トランジスタ及び電子機器

Country Status (4)

Country Link
US (1) US11276753B2 (ja)
JP (1) JP2019029558A (ja)
DE (1) DE112018003928T5 (ja)
WO (1) WO2019026440A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456913B2 (ja) 1998-12-25 2003-10-14 株式会社東芝 半導体装置
JP4446690B2 (ja) * 2003-06-27 2010-04-07 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JPWO2007004535A1 (ja) * 2005-07-05 2009-01-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP5528667B2 (ja) * 2007-11-28 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
JP5463698B2 (ja) 2009-03-12 2014-04-09 富士電機株式会社 半導体素子、半導体装置および半導体素子の製造方法
JP2013191760A (ja) * 2012-03-14 2013-09-26 Renesas Electronics Corp 半導体装置
US9059120B2 (en) 2013-11-12 2015-06-16 International Business Machines Corporation In-situ relaxation for improved CMOS product lifetime

Also Published As

Publication number Publication date
WO2019026440A1 (ja) 2019-02-07
US20200235205A1 (en) 2020-07-23
DE112018003928T5 (de) 2020-04-30
US11276753B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
US10249630B2 (en) Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
JP3437132B2 (ja) 半導体装置
US10790279B2 (en) High voltage integration for HKMG technology
US6936881B2 (en) Capacitor that includes high permittivity capacitor dielectric
TW530417B (en) Semiconductor device
US9373507B2 (en) Defective P-N junction for backgated fully depleted silicon on insulator mosfet
TWI608571B (zh) 塊體以及絕緣層覆矽半導體裝置之協整
US20050035410A1 (en) Semiconductor diode with reduced leakage
TWI837322B (zh) 半導體裝置和製造半導體裝置的方法
TW201140842A (en) Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
JP5389022B2 (ja) 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法
US7071052B2 (en) Resistor with reduced leakage
US11476350B2 (en) Transistor and electronic device
JP5527922B2 (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
US9548317B2 (en) FDSOI semiconductor structure and method for manufacturing the same
US11276753B2 (en) Transistor and electronic apparatus
JP7117367B2 (ja) 保護素子及び半導体装置
KR20180138402A (ko) 반도체 장치 및 그 제조 방법
US20150035067A1 (en) Low rdson device and method of manufacturing the same
JP2001203357A (ja) 半導体装置
US11069801B2 (en) Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device
JP2003234479A (ja) 電界効果型トランジスタ
JP2008311485A (ja) 半導体装置及びその製造方法