[go: up one dir, main page]

JP2019008730A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2019008730A
JP2019008730A JP2017126616A JP2017126616A JP2019008730A JP 2019008730 A JP2019008730 A JP 2019008730A JP 2017126616 A JP2017126616 A JP 2017126616A JP 2017126616 A JP2017126616 A JP 2017126616A JP 2019008730 A JP2019008730 A JP 2019008730A
Authority
JP
Japan
Prior art keywords
area
data
block
logical
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017126616A
Other languages
English (en)
Inventor
菅野　伸一
Shinichi Sugano
伸一 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017126616A priority Critical patent/JP2019008730A/ja
Priority to US15/820,516 priority patent/US10719393B2/en
Priority to CN201810021540.6A priority patent/CN109144888B/zh
Publication of JP2019008730A publication Critical patent/JP2019008730A/ja
Priority to US16/909,015 priority patent/US11221914B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/403—Error protection encoding, e.g. using parity or ECC codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】ある領域に格納されているデータを他の領域の論理アドレスを通して利用することができるメモリシステムを実現する。
【解決手段】メモリシステムは、不揮発性メモリの第１の領域に対応する第１の論理物理アドレス変換テーブルの内容を、不揮発性メモリの第２の領域に対応する第２の論理物理アドレス変換テーブルにコピーする。メモリシステムは、第２の領域の論理アドレスを指定するリード要求に応じて、第２の論理物理アドレス変換テーブルに基づいて、第１のデータの一部を第１の領域から読み出して前記ホスト計算機に返す。メモリシステムは、第１の領域に割り当てられている前記不揮発性メモリの第１のブロック群からリフレッシュ条件を満たすブロックを検出し、検出されたブロック内のデータの誤りを訂正し、誤りが訂正されたデータを、前記検出されたブロックと同じブロックに書き戻す。
【選択図】図６

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。
近年、不揮発性メモリを備えるメモリシステムが広く普及している。
このようなメモリシステムの一つとして、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）が知られている。
ＳＳＤのようなメモリシステムにおいては、ある領域に格納されているデータを他の領域にコピーすることが必要とされる場合がある。
特開２０１５−１６２００１号公報
しかし、このようなコピーには比較的多くの時間を要する場合が多い。
本発明が解決しようとする課題は、ある領域に格納されているデータを他の領域の論理アドレスを通して利用することができるメモリシステムを提供することである。
実施形態によれば、ホスト計算機に接続可能なメモリシステムは、複数のブロックを含む不揮発性メモリと、前記不揮発性メモリに電気的に接続されたコントローラとを具備する。前記コントローラは、前記不揮発性メモリ内の複数の領域を管理する。前記複数の領域は、他の領域から参照される第１のデータを格納している第１の領域と、前記第１のデータを参照する第２の領域とを含む。前記コントローラは、前記ホスト計算機からの要求に応じて、前記第１の領域に対応する第１の論理物理アドレス変換テーブルの内容を、前記第２の領域に対応する第２の論理物理アドレス変換テーブルにコピーする。前記コントローラは、前記ホスト計算機からの前記第２の領域の論理アドレスを指定するリード要求に応じて、前記第２の論理物理アドレス変換テーブルに基づいて、前記第１のデータの一部を前記第１の領域から読み出して前記ホスト計算機に返す。前記コントローラは、前記ホスト計算機からの前記第２の領域の論理アドレスを指定するライト要求に応じて、書き込まれるべき第２のデータを前記第２の領域に書き込むと共に、前記第２のデータが書き込まれた前記第２の領域内の物理記憶位置を示す物理アドレスが前記ライト要求によって指定された前記論理アドレスにマッピングされるように前記第２の論理物理アドレス変換テーブルを更新する。前記コントローラは、前記第１の領域に割り当てられている前記不揮発性メモリの第１のブロック群からリフレッシュ条件を満たすブロックを検出し、前記検出されたブロック内のデータの誤りを訂正し、誤りが訂正されたデータを、前記検出されたブロックと同じブロックに書き戻す。
サーバ（ホスト計算機）の構成例を示すブロック図。 図１のサーバの各仮想マシンに設けられるアクセス先切り換え部の動作を説明するためのブロック図。 実施形態のメモリシステムの不揮発性メモリを論理的に分割することによって得られる複数の領域を説明するための図。 同実施形態のメモリシステム内の複数の領域とこれら領域に対応する論理アドレス空間とこれら領域に対応するルックアップテーブルとの関係を示すブロック図。 同実施形態のメモリシステム内の領域＃１にオペレーティングシステムのバイナリイメージを書き込む動作と領域＃１を書き込み禁止モード（リードオンリーモード）に設定する動作とを説明するための図。 同実施形態のメモリシステム内の領域＃３１を制御する動作を説明するための図。 同実施形態のメモリシステム内の領域＃３２を制御する動作を説明するための図。 領域＃１に対するリフレッシュ動作の例を説明するための図。 領域＃１に対応するルックアップテーブル＃１の内容の例と領域＃３１に対応するルックアップテーブル＃３１の内容の例とを示す図。 領域＃３１（または領域＃３２）の或る論理アドレスを指定するリード要求に応じて実行されるリード動作と領域＃３１（または領域＃３２）の或る論理アドレスを指定するライト要求に応じて実行されるライト動作とを説明するための図。 領域＃１に割り当てられるＳＬＣブロック群と領域＃３１（または領域＃３２）に割り当てられるＭＬＣ／ＴＬＣブロック群とを示す図。 領域＃１に対するリフレッシュ動作の他の例を説明するための図。 領域＃１に対応するルックアップテーブルと領域＃３１に対応するルックアップテーブル（または領域＃３２に対応するルックアップテーブル）とによって共有されるブロックアドレス変換テーブルを説明するための図。 ホスト計算機と同実施形態のメモリシステムとを含む情報処理システムの構成例を示すブロック図。 同実施形態のメモリシステム内のＮＡＮＤインタフェースと複数のＮＡＮＤ型フラッシュメモリダイとの関係を示す図。 同実施形態のメモリシステムによって実行される、領域＃１に仮想マシンイメージを書き込む処理の手順を示すシーケンスチャート。 同実施形態のメモリシステムによって実行される、仮想マシン用の仮想ストレージ（領域＃３１または領域＃３２）を作成する処理の手順を示すシーケンスチャート。 同実施形態のメモリシステムによって実行されるリード／ライト処理の手順を示すフローチャート。 同実施形態のメモリシステムによって実行されるリフレッシュ処理の手順を示すフローチャート。 同実施形態のメモリシステムによって実行されるリフレッシュ処理の別の手順を示すフローチャート。 同実施形態のメモリシステムによって実行されるデータ書き込み処理の手順を示すフローチャート。 同実施形態のメモリシステムを含むサーバ（ホスト計算機）の構成例を示す図。
以下、図面を参照して、実施形態を説明する。
図１は、一実施形態に係るメモリシステムが適用可能な計算機の構成例を示す。この計算機は、サーバ、パーソナルコンピュータのような、様々なプログラムを実行する情報処理装置である。以下では、この計算機が、サーバ１００として実現されている場合を想定する。
サーバ１００は、ネットワークを介して複数のユーザ（複数の端末）に対して様々なサービスを提供する計算機（「物理サーバ」とも云う）である。
このサーバ１００は、データセンター内に設置されていてもよい。このサーバ１００によって提供されるサービスの例には、仮想サーバのようなインフラストラクチャを多数のユーザ（多数のテナント）に提供するインフラストラクチャ・アズ・ア・サービス（ＩａａＳ）、等がある。
サーバ１００は、複数の仮想マシンが実行される仮想化環境を含み、これら複数の仮想マシンがこのサーバ１００上で実行される。図１では、３つの仮想マシンＶＭ１、ＶＭ２、ＶＭ３がサーバ１００上で実行される場合が例示されている。
これら仮想マシンＶＭ１、ＶＭ２、ＶＭ３は、仮想マシンＶＭ１、ＶＭ２、ＶＭ３にそれぞれ対応するユーザＡ、ユーザＢ、ユーザＣに対して各種サービスを提供するように構成された仮想サーバとして機能する。
これら仮想マシンＶＭ１、ＶＭ２、ＶＭ３は、サーバ１００内の物理リソース１０１を共有する。物理リソース１０１は、通常、一つ以上の物理ＣＰＵ、一つ以上の物理メモリモジュールを含む物理メモリ、一つ以上の物理ストレージ、一つ以上の物理ネットワークインタフェースカード（物理ＮＩＣ）、等を含む。各物理ストレージは、ＮＡＮＤ型フラッシュメモリのような不揮発性メモリを記憶媒体として利用するストレージデバイスであってもよい。このストレージデバイスは、ソリッドステートドライブ（ＳＳＤ）であってもよいし、不揮発性メモリを各々が含む複数のストレージを含むフラッシュアレイであってもよい。
各仮想マシンＶＭは、仮想ＣＰＵ、仮想メモリ、仮想ストレージ（仮想ディスクとも云う）、および仮想ＮＩＣによって構成されてもよい。
図１においては、ユーザＡに提供される仮想マシンＶＭ１が、仮想ＣＰＵ２０１、仮想メモリ２０２、仮想ストレージ２０３、仮想ＮＩＣ２０４を含み、ユーザＢに提供される仮想マシンＶＭ２が、仮想ＣＰＵ２１１、仮想メモリ２１２、仮想ストレージ２１３、仮想ＮＩＣ２１４を含み、ユーザＣに提供される仮想マシンＶＭ３が、仮想ＣＰＵ２２１、仮想メモリ２２２、仮想ストレージ２２３、仮想ＮＩＣ２２４を含むケースが例示されている。
仮想マシン（仮想サーバ）を利用することを望むユーザは、利用したい仮想マシン（仮想サーバ）の性能、プロパティ等を指定することができる。より詳しくは、ユーザは、所望の性能（例えば、ＣＰＵスピード、ＣＰＵコア数）、所望のメモリ（ＤＲＡＭ）容量、所望のネットワーク性能（例えばＮＩＣの数）、所望のストレージ容量、使用すべきオペレーティングシステムの種類、使用すべきアプリケーションプログラムの種類、等を、指定することができる。
例えば、仮想マシンＶＭ１の作成時にユーザＡがある種類のオペレーティングシステムを選択したならば、この選択されたオペレーティングシステムのバイナリイメージが仮想マシンＶＭ１用の仮想ストレージ２０３にインストールされてもよい。
しかし、通常、仮想ストレージ２０３へのオペレーティングシステムのインストールには比較的多くの時間を要する。
したがって、サーバ１００においては、何種類かの仮想マシンイメージがテンプレートとして予め用意されていてもよい。
図１においては、ある種類のオペレーティングシステム（ＯＳ＃１）が仮想マシンイメージＡ（つまりテンプレート）としてインストールされたディスク１１５と、別の種類のオペレーティングシステム（ＯＳ＃２）が仮想マシンイメージＢ（つまり別のテンプレート）としてインストールされたディスク１１６とが予め用意されているケースが例示されている。
ユーザＡが仮想マシンイメージＡを選択したならば、オペレーティングシステム（ＯＳ＃１）のバイナリイメージ、つまりオペレーティングシステム（ＯＳ＃１）のインストール・イメージが、ディスク１１５から仮想マシンＶＭ１の仮想ストレージ２０３にコピーされる。
仮想マシンイメージＡは、オペレーティングシステム（ＯＳ＃１）のインストール・イメージのみならず、幾つかのアプリケーションプログラム（ＡＰＬ＃１、＃２、＃３）のインストール・イメージを含んでいてもよい。
仮想マシンイメージＢも、オペレーティングシステム（ＯＳ＃２）のインストール・イメージのみならず、幾つかのアプリケーションプログラム（ＡＰＬ＃４、＃５、＃６）のインストール・イメージを含んでいてもよい。
各ユーザは、テンプレートとして用意されている複数の仮想マシンイメージ（ここでは、仮想マシンイメージＡ、Ｂ）から任意の仮想マシンイメージを選択することができる。
例えば、もしユーザＡによって仮想マシンイメージＡが選択されたならば、仮想マシンイメージＡのクローン（オペレーティングシステム（ＯＳ＃１）、アプリケーションプログラム（ＡＰＬ＃１、＃２、＃３））がディスク１１５から仮想マシンＶＭ１の仮想ストレージ２０３にコピーされる。仮想ストレージ２０３にコピーされたオペレーティングシステム（ＯＳ＃１）は、仮想マシンＶＭ１用のゲストオペレーティングシステムとして実行される。換言すれば、仮想マシンＶＭ１は、仮想ストレージ２０３をアクセスして、仮想ストレージ２０３内のオペレーティングシステム（ＯＳ＃１）を実行する。
同様に、もしユーザＢによって仮想マシンイメージＡが選択されたならば、仮想マシンイメージＡのクローン（オペレーティングシステム（ＯＳ＃１）、アプリケーションプログラム（ＡＰＬ＃１、＃２、＃３））がディスク１１５から仮想マシンＶＭ２の仮想ストレージ２１３にコピーされる。仮想ストレージ２１３にコピーされたオペレーティングシステム（ＯＳ＃１）は、仮想マシンＶＭ２用のゲストオペレーティングシステムとして実行される。換言すれば、仮想マシンＶＭ２は、仮想ストレージ２１３をアクセスして、仮想ストレージ２１３内のオペレーティングシステム（ＯＳ＃１）を実行する。
もし、ユーザＣによって仮想マシンイメージＢが選択されたならば、仮想マシンイメージＢのクローン（オペレーティングシステム（ＯＳ＃２）、アプリケーションプログラム（ＡＰＬ＃４、＃５、＃６））がディスク１１６から仮想マシンＶＭ３の仮想ストレージ２２３にコピーされる。仮想ストレージ２２３にコピーされたオペレーティングシステム（ＯＳ＃２）は、仮想マシンＶＭ３用のゲストオペレーティングシステムとして実行される。換言すれば、仮想マシンＶＭ３は、仮想ストレージ２２３をアクセスして、仮想ストレージ２２３内のオペレーティングシステム（ＯＳ＃２）を実行する。
このように、仮想マシンイメージのクローンを仮想ストレージにコピーするという仕組みを利用することにより、オペレーティングシステムを仮想ストレージに実際にインストールする作業を行う場合よりも短い時間で仮想マシンＶＭのセットアップを完了することが可能となる。
しかし、通常、各仮想マシンイメージは、例えば数１０Ｇバイトといった比較的大きなサイズを有する。したがって、仮想マシンイメージのクローンをディスク１１５（またはディスク１１６）から仮想ストレージにコピーする処理にもある程度の時間を要する。
このため、あるユーザが仮想マシンのレンタルサービスを契約してからこの仮想マシンが実際に利用できるようになるまでの時間をさらに短縮するための新たな機能が要求される。
そこで、図２に示されているように、各仮想マシンがアクセス先切り換え部を含む構成が、図１のサーバ１００に適用されてもよい。
図２のサーバ１００の構成においては、仮想マシンＶＭ１は、アクセス先切り換え部２０５を含む。同様に、仮想マシンＶＭ２は、アクセス先切り換え部２１５を含み、仮想マシンＶＭ３は、アクセス先切り換え部２２５を含む。
各アクセス先切り換え部は、対応する仮想ＣＰＵによって要求されたデータが対応する仮想ストレージに存在しない場合には、この仮想ストレージの代わりに、ディスク１１５またはディスク１１６をアクセスする。
例えば、仮想マシンＶＭ１においては、仮想ストレージ２０３内にアクセス対象のデータ（例えば、オペレーティングシステム（ＯＳ＃１）のバイナリイメージ）が存在しない場合には、アクセス先切り換え部２０５は、仮想ＣＰＵ２０１からのリード要求に応じて、ディスク１１５からアクセス対象のデータ（例えば、オペレーティングシステム（ＯＳ＃１）のバイナリイメージの一部）を読み出す。
これにより、ディスク１１５内のデータを仮想ストレージにコピーすること無く、ディスク１１５内のデータを利用することが可能となる。換言すれば、オペレーティングシステムのバイナリイメージを仮想ストレージにコピーすること無く、仮想マシンの利用を即座に開始することが可能となる。
本実施形態においては、ディスク１１５（またはディスク１１６）と、仮想ストレージそれぞれに対応する複数の領域と、アクセス先切り換え部に対応する機能とを、サーバ１００に接続されたメモリシステムによって提供することができる。
このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、ソリッドステートドライブ（ＳＳＤ）であってもよいし、不揮発性メモリを各々が含む複数のストレージを含むフラッシュアレイであってもよい。以下では、この例に限定されないが、メモリシステムが、図３に示されているように、例えば、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）３として実現されている場合を想定する。
このＳＳＤ３は、図２のサーバ１００にこのサーバ１００の物理ストレージとして適用される。サーバ１００は、ＳＳＤ３に対してリード要求、ライト要求、他の様々な要求を送出するホスト計算機（「ホスト」または「ホストデバイス」とも云う）として機能する。
ＳＳＤ３は、不揮発性メモリを含み、この不揮発性メモリ内の複数の領域を管理する。例えば、ＳＳＤ３においては、不揮発性メモリは、領域＃１、領域＃２、…領域＃３１、領域＃３２、領域＃３３に論理的に分割されてもよい。
領域＃１は、他の領域によって参照されるデータ（オリジナルデータ）を格納するための領域である。
オリジナルデータは、上述の仮想マシンイメージＡであってもよい。この場合、この領域＃１においては、少なくとも、オペレーティングシステム（ＯＳ＃１）のバイナリイメージが格納される。このオペレーティングシステム（ＯＳ＃１）は、ある一つ以上の仮想マシン用のゲストオペレーティングシステムとして利用される。さらに、アプリケーションプログラム（ＡＰＬ＃１、＃２、＃３）のバイナリイメージも領域＃１に格納されてもよい。
領域＃２も、他の領域によって参照される別のデータ（別のオリジナルデータ）を格納するための領域である。
別のオリジナルデータは、上述の仮想マシンイメージＢであってもよい。この場合、この領域＃２においては、少なくとも、オペレーティングシステム（ＯＳ＃２）のバイナリイメージが格納される。このオペレーティングシステム（ＯＳ＃２）も、ある一つ以上の仮想マシン用のゲストオペレーティングシステムとして利用される。さらに、アプリケーションプログラム（ＡＰＬ＃４、＃５、＃６）のバイナリイメージも領域＃２に格納されてもよい。
領域＃３１は、領域＃１のデータ（オリジナルデータ）を参照する領域である。
領域＃１がオペレーティングシステム（ＯＳ＃１）をオリジナルデータとして格納している場合には、領域＃３１は、オペレーティングシステム（ＯＳ＃１）を実行する仮想マシンＶＭ１によってアクセスされる仮想ストレージ（仮想ディスク）として利用される。
領域＃１がオペレーティングシステム（ＯＳ＃１）およびアプリケーションプログラム（ＡＰＬ＃１、＃２、＃３）をオリジナルデータとして格納している場合には、領域＃３１は、オペレーティングシステム（ＯＳ＃１）およびアプリケーションプログラム（ＡＰＬ＃１、＃２、＃３）を実行する仮想マシンＶＭ１によってアクセスされる仮想ストレージ（仮想ディスク）として利用される。
領域＃３２も、領域＃１のデータ（オリジナルデータ）を参照する領域である。
領域＃１がオペレーティングシステム（ＯＳ＃１）をオリジナルデータとして格納している場合には、領域＃３２は、オペレーティングシステム（ＯＳ＃１）を実行する仮想マシンＶＭ２によってアクセスされる仮想ストレージ（仮想ディスク）として利用される。
領域＃１がオペレーティングシステム（ＯＳ＃１）およびアプリケーションプログラム（ＡＰＬ＃１、＃２、＃３）をオリジナルデータとして格納している場合には、領域＃３２は、オペレーティングシステム（ＯＳ＃１）およびアプリケーションプログラム（ＡＰＬ＃１、＃２、＃３）を実行する仮想マシンＶＭ２によってアクセスされる仮想ストレージ（仮想ディスク）として利用される。
このように、領域＃１に存在するオリジナルデータ（テンプレート）は、他の複数の領域（ここでは、領域＃３１、領域＃３２）によって共有可能である。
領域＃３３は、領域＃２のデータ（別のオリジナルデータ）を参照する領域である。
領域＃２がオペレーティングシステム（ＯＳ＃２）を別のオリジナルデータとして格納している場合には、領域＃３３は、オペレーティングシステム（ＯＳ＃２）を実行する仮想マシンＶＭ３によってアクセスされる仮想ストレージ（仮想ディスク）として利用される。
領域＃２がオペレーティングシステム（ＯＳ＃２）およびアプリケーションプログラム（ＡＰＬ＃４、＃５、＃６）をオリジナルデータとして格納している場合には、領域＃３３は、オペレーティングシステム（ＯＳ＃２）およびアプリケーションプログラム（ＡＰＬ＃４、＃５、＃６）を実行する仮想マシンＶＭ３によってアクセスされる仮想ストレージ（仮想ディスク）として利用される。
これら複数の領域（領域＃１、領域＃２、…領域＃３１、領域＃３２、領域＃３３）には、複数の論理アドレス空間がそれぞれ割り当てられる。論理アドレスとしては、論理ブロックアドレス（ＬＢＡ）が使用されてもよい。
仮想マシンＶＭ１は、領域＃３１の論理アドレス空間を通して領域＃３１をアクセスする。仮想マシンＶＭ２は、領域＃３２の論理アドレス空間を通して領域＃３２をアクセスする。仮想マシンＶＭ３は、領域＃３３の論理アドレス空間を通して領域＃３３をアクセスする。
各領域は、ネームスペースによって実現されてもよい。この場合、ＮＡＮＤ型フラッシュメモリのような不揮発性メモリを論理的に複数の領域に分割するために、複数のネームスペースが利用される。各ネームスペースは、不揮発性メモリ内の一種の領域（記憶領域）であり、論理アドレス空間（ＬＢＡ空間）が割り当てられる。
個々のネームスペースは、これらネームスペースの識別子によって識別される。各領域がネームスペースによって実現された場合、各領域には、ＬＢＡ範囲（ＬＢＡ０〜ＬＢＡｎ−１）が割り当てられる。ＬＢＡ範囲のサイズ（つまりＬＢＡの数）は、領域（ネームスペース）毎に可変である。各ＬＢＡ範囲は、ＬＢＡ０から始まる。
図４は、複数の領域とこれら領域に対応する論理アドレス空間（ＬＢＡ空間）とこれら領域に対応するルックアップテーブルとの関係を示す。
ネームスペースＮＳ＃１に対応する領域＃１には、０〜ｎ−１の論理アドレス空間（ＬＢＡ空間）Ａ１が割り当てられている。ネームスペースＮＳ＃２に対応する領域＃２には、０〜ｎ−１の論理アドレス空間（ＬＢＡ空間）Ａ２が割り当てられている。ネームスペースＮＳ＃３１に対応する領域＃３１には、０〜ｎ−１の論理アドレス空間（ＬＢＡ空間）Ａ３１が割り当てられている。ネームスペースＮＳ＃３２に対応する領域＃３２には、０〜ｎ−１の論理アドレス空間（ＬＢＡ空間）Ａ３２が割り当てられている。ネームスペースＮＳ＃３３に対応する領域＃３３には、０〜ｎ−１の論理アドレス空間（ＬＢＡ空間）Ａ３３が割り当てられている。
本実施形態では、ルックアップテーブルＬＵＴは、領域毎に、つまりネームスペース毎に分割されている。つまり、領域＃１、領域＃２、…領域＃３１、領域＃３２、領域＃３３にそれぞれ対応するルックアップテーブルＬＵＴ＃１、ＬＵＴ＃２、…ＬＵＴ＃３１、ＬＵＴ＃３２、ＬＵＴ＃３３が、ＳＳＤ３によって管理される。
ルックアップテーブルＬＵＴ＃１は、領域＃１の論理アドレス（ＬＢＡ）それぞれに対応する不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれを管理するための論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ−ｔｏ−ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ）である。このルックアップテーブルＬＵＴ＃１は、領域＃１の論理アドレス（ＬＢＡ）それぞれと領域＃１に割り当てられた不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれとの間のマッピングを管理するために使用される。
領域＃１のある論理アドレス（あるＬＢＡ）を指定するライト要求（ライトコマンド）をサーバ１００（ホスト計算機）から受信した場合、ＳＳＤ３は、書き込むべきデータ（ライトデータ）を領域＃１に書き込む。そして、ＳＳＤ３は、ライトデータが書き込まれた領域＃１内の物理記憶位置を示す物理アドレスがこのＬＢＡにマッピングされるように、ルックアップテーブルＬＵＴ＃１を更新する。
領域＃１のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃１を参照してこのＬＢＡに対応する物理アドレスをルックアップテーブルＬＵＴ＃１から取得する。そして、ＳＳＤ３は、この取得された物理アドレスによって指定される物理記憶位置からデータを読み出す。
また、ルックアップテーブルＬＵＴ＃１は、領域＃１のフリースペースを増やすためのガベージコレクションにおいても利用される。領域＃１のガベージコレクションにおいては、ＳＳＤ３は、この領域＃１に割り当てられている不揮発性メモリ内のブロックそれぞれからガベージコレクション対象の１以上のブロックを選択し、この選択された各ブロック内の有効データを、この領域＃１に割り当てられた別のブロック（フリーブロック）にコピーする。そして、ＳＳＤ３は、コピーされたデータに対応するＬＢＡそれぞれにコピー先物理記憶位置を示す物理アドレスがマッピングされるように、ルックアップテーブルＬＵＴ＃１を更新する。
ルックアップテーブルＬＵＴ＃２は、領域＃２の論理アドレス（ＬＢＡ）それぞれに対応する不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれを管理するための論理物理アドレス変換テーブルである。このルックアップテーブルＬＵＴ＃２は、領域＃２の論理アドレス（ＬＢＡ）それぞれと領域＃２に割り当てられた不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれとの間のマッピングを管理するために使用される。
領域＃２のある論理アドレス（あるＬＢＡ）を指定するライト要求（ライトコマンド）をサーバ１００（ホスト計算機）から受信した場合、ＳＳＤ３は、書き込むべきデータ（ライトデータ）を領域＃２に書き込む。そして、ＳＳＤ３は、ライトデータが書き込まれた領域＃２内の物理記憶位置を示す物理アドレスがこのＬＢＡにマッピングされるように、ルックアップテーブルＬＵＴ＃２を更新する。
領域＃２のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃２を参照してこのＬＢＡに対応する物理アドレスをルックアップテーブルＬＵＴ＃２から取得する。そして、ＳＳＤ３は、この取得された物理アドレスによって指定される物理記憶位置からデータを読み出す。
また、ルックアップテーブルＬＵＴ＃２は、領域＃２のフリースペースを増やすためのガベージコレクションにおいても利用される。領域＃２のガベージコレクションにおいては、ＳＳＤ３は、この領域＃２に割り当てられている不揮発性メモリ内のブロックそれぞれからガベージコレクション対象の１以上のブロックを選択し、この選択された各ブロック内の有効データを、この領域＃２に割り当てられた別のブロック（フリーブロック）にコピーする。そして、ＳＳＤ３は、コピーされたデータに対応するＬＢＡそれぞれにコピー先物理記憶位置を示す物理アドレスがマッピングされるように、ルックアップテーブルＬＵＴ＃２を更新する。
ルックアップテーブルＬＵＴ＃３１は、領域＃３１の論理アドレス（ＬＢＡ）それぞれに対応する不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれを管理するための論理物理アドレス変換テーブルである。このルックアップテーブルＬＵＴ＃３１は、領域＃３１の論理アドレス（ＬＢＡ）それぞれと領域＃３１に割り当てられた不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれとの間のマッピングを管理するために使用される。
領域＃３１のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ１）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３１を参照してこのＬＢＡに対応する物理アドレスをルックアップテーブルＬＵＴ＃３１から取得する。そして、ＳＳＤ３は、この取得された物理アドレスによって指定される物理記憶位置からデータを読み出す。
本実施形態では、仮想マシンＶＭ１内の上述のアクセス先切り換え部２０５を実現するために、仮想マシンＶＭ１の作成時に、ルックアップテーブルＬＵＴ＃１の内容がルックアップテーブルＬＵＴ＃３１にコピーされる。したがって、仮想マシンＶＭ１の作成直後の初期状態においては、ルックアップテーブルＬＵＴ＃３１は、ルックアップテーブルＬＵＴ＃１の内容と同じ内容を保持する。つまり、ルックアップテーブルＬＵＴ＃３１内の物理アドレスそれぞれは、領域＃３１内の物理記憶位置ではなく、領域＃１内の物理記憶位置を指す。このため、領域＃３１の各論理アドレスへのリードアクセスは、領域＃１へ向け直される。
したがって、領域＃３１のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（仮想マシンＶＭ１）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３１に基づいて、オリジナルデータ（例えば、オペレーティングシステム（ＯＳ＃１）の一部）を領域＃１から読み出してサーバ１００（仮想マシンＶＭ１）に返す。したがって、領域＃１内のオリジナルデータ（例えば、オペレーティングシステム（ＯＳ＃１）等）を領域＃３１にコピーすること無く、領域＃３１の論理アドレス空間を通して領域＃１内に格納されているオリジナルデータ全てを利用することが可能となる。
領域＃３１のある論理アドレス（あるＬＢＡ）を指定するライト要求（ライトコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ１）から受信した場合、ＳＳＤ３は、書き込むべきデータ（ライトデータ）を領域＃３１（領域＃３１に割り当てられたブロック）に書き込む。そして、ＳＳＤ３は、ライトデータが書き込まれた領域＃３１内の物理記憶位置を示す物理アドレスがこのＬＢＡにマッピングされるように、ルックアップテーブルＬＵＴ＃３１を更新する。
このように、領域＃３１へのデータ書き込みは、領域＃１へ向け直されず、領域＃３１にデータが書き込まれる。したがって、領域＃１内のオリジナルデータは更新されず、領域＃３１のデータのみが更新される。領域＃１内のオリジナルデータは元の状態に維持され続ける。よって、たとえ領域＃１内のオリジナルデータ（例えば、仮想マシンイメージのテンプレート）が複数のユーザによって参照（共有）されている場合であっても、あるユーザに対応する領域内のデータ更新が、他のユーザに対応する領域のデータに影響を与えてしまうという矛盾（問題）が生じることはない。
ルックアップテーブルＬＵＴ＃３１においては、この書き込まれたデータに対応する論理アドレスには領域＃３１内の物理記憶位置の物理アドレスがマッピングされる。したがって、この論理アドレスを指定する後続のリード要求は、領域＃１へ向け直されず、領域＃３１からこの書き込まれたデータが読み出される。
したがって、領域＃３１に存在しないデータ（オリジナルデータ、例えば、オペレーティングシステム（ＯＳ＃１））を領域＃１から読み出すことができ、且つ、新たなライトデータを、またはオリジナルデータの一部を書き替えるための更新データを、領域＃３１に書き込むことができる。例えば、仮想マシンＶＭ１によって実行されるオペレーティングシステム（ＯＳ＃１）の一部（ファイル等）をアップデートする必要がある場合には、オペレーティングシステム（ＯＳ＃１）の更新データ部分、つまり更新されたファイルが、領域＃３１に書き込まれる。また、仮想マシンＶＭ１よって実行されるアプリケーションによって作成されたユーザデータも領域＃３１に書き込まれる。
また、領域＃３１にデータが書き込まれると、このデータに対応する論理アドレスには領域＃３１内の物理記憶位置の物理アドレスがマッピングされる。したがって、あるデータが領域＃３１に書き込まれた後にこのデータの論理アドレスを指定する後続のリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ１）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３１に基づいて、このデータを領域＃３１から読み出してサーバ１００（仮想マシンＶＭ１）に返す。よって、領域＃３１に新たに書き込まれたデータ、および領域＃３１内の更新されたデータを、領域＃３１から正しく読み出すことができる。
ルックアップテーブルＬＵＴ＃３１は、領域＃３１のフリースペースを増やすためのガベージコレクションにおいても利用される。領域＃３１のガベージコレクションにおいては、ＳＳＤ３は、この領域＃３１に割り当てられている不揮発性メモリ内のブロックそれぞれからガベージコレクション対象の１以上のブロックを選択し、この選択された各ブロック内の有効データを、この領域＃３１に割り当てられた別のブロック（フリーブロック）にコピーする。そして、ＳＳＤ３は、コピーされたデータに対応するＬＢＡそれぞれにコピー先物理記憶位置を示す物理アドレスがマッピングされるように、ルックアップテーブルＬＵＴ＃３１を更新する。
ルックアップテーブルＬＵＴ＃３２は、領域＃３２の論理アドレス（ＬＢＡ）それぞれに対応する不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれを管理するための論理物理アドレス変換テーブルである。このルックアップテーブルＬＵＴ＃３２は、領域＃３２の論理アドレス（ＬＢＡ）それぞれと領域＃３２に割り当てられた不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれとの間のマッピングを管理するために使用される。
領域＃３２のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ２）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３２を参照してこのＬＢＡに対応する物理アドレスをルックアップテーブルＬＵＴ＃３２から取得する。そして、ＳＳＤ３は、この取得された物理アドレスによって指定される物理記憶位置からデータを読み出す。
仮想マシンＶＭ２内の上述のアクセス先切り換え部２１５を実現するために、仮想マシンＶＭ２の作成時には、ルックアップテーブルＬＵＴ＃１の内容がルックアップテーブルＬＵＴ＃３２にコピーされる。したがって、仮想マシンＶＭ２の初期状態においては、ルックアップテーブルＬＵＴ＃３２も、ルックアップテーブルＬＵＴ＃１の内容と同じ内容を保持する。つまり、ルックアップテーブルＬＵＴ＃３２内の物理アドレスそれぞれは、領域＃３２内の物理記憶位置ではなく、領域＃１内の物理記憶位置を指す。このため、領域＃３２へのリードアクセスは、領域＃１へ向け直される。
したがって、領域＃３２のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ２）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３２に基づいて、オリジナルデータ（例えば、オペレーティングシステム（ＯＳ＃１）の一部）を領域＃１から読み出してサーバ１００（仮想マシンＶＭ２）に返す。したがって、領域＃１内のオリジナルデータ（例えば、オペレーティングシステム（ＯＳ＃１）等）を領域＃３２にコピーすること無く、領域＃３２の論理アドレス空間を通して領域＃１内のオリジナルデータ全てを利用することが可能となる。
領域＃３２のある論理アドレス（あるＬＢＡ）を指定するライト要求（ライトコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ１）から受信した場合、ＳＳＤ３は、書き込むべきデータ（ライトデータ）を領域＃３２（領域＃３２に割り当てられたブロック）に書き込む。そして、ＳＳＤ３は、ライトデータが書き込まれた領域＃３２内の物理記憶位置を示す物理アドレスがこのＬＢＡにマッピングされるように、ルックアップテーブルＬＵＴ＃３２を更新する。
このように、領域＃３２へのデータ書き込みは、領域＃１へ向け直されず、領域＃３２にデータが書き込まれる。ルックアップテーブルＬＵＴ＃３２においては、この書き込まれたデータに対応する論理アドレスには領域＃３２内の物理記憶位置の物理アドレスがマッピングされる。したがって、この論理アドレスを指定する後続のリード要求は、領域＃１へ向け直されず、領域＃３２からこの書き込まれたデータが読み出される。
したがって、領域＃３２に存在しないデータ（オリジナルデータ、例えば、オペレーティングシステム（ＯＳ＃１））を領域＃１から読み出すことができ、且つ、新たなライトデータを、またはオリジナルデータの一部を書き替えるための更新データを、領域＃３２に書き込むことができる。例えば、仮想マシンＶＭ２によって実行されるオペレーティングシステム（ＯＳ＃１）の一部（ファイル等）をアップデートする必要がある場合には、オペレーティングシステム（ＯＳ＃１）の更新データ部分、つまり更新されたファイルが、領域＃３２に書き込まれる。また、仮想マシンＶＭ２よって実行されるアプリケーションによって作成されたユーザデータも領域＃３２に書き込まれる。
また、領域＃３２にデータが書き込まれると、このデータに対応する論理アドレスには領域＃３２内の物理記憶位置の物理アドレスがマッピングされる。したがって、あるデータが領域＃３２に書き込まれた後にこのデータの論理アドレスを指定する後続のリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ２）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３２に基づいて、このデータを領域＃３２から読み出してサーバ１００（仮想マシンＶＭ２）に返す。
ルックアップテーブルＬＵＴ＃３２は、領域＃３２のフリースペースを増やすためのガベージコレクションにおいても利用される。領域＃３２のガベージコレクションにおいては、ＳＳＤ３は、この領域＃３２に割り当てられている不揮発性メモリ内のブロックそれぞれからガベージコレクション対象の１以上のブロックを選択し、この選択された各ブロック内の有効データを、この領域＃３２に割り当てられた別のブロック（フリーブロック）にコピーする。そして、ＳＳＤ３は、コピーされたデータに対応するＬＢＡそれぞれにコピー先物理記憶位置を示す物理アドレスがマッピングされるように、ルックアップテーブルＬＵＴ＃３２を更新する。
ルックアップテーブルＬＵＴ＃３３は、領域＃３３の論理アドレス（ＬＢＡ）それぞれに対応する不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれを管理するための論理物理アドレス変換テーブルである。このルックアップテーブルＬＵＴ＃３３は、領域＃３３の論理アドレス（ＬＢＡ）それぞれと領域＃３３に割り当てられた不揮発性メモリ内の物理記憶位置の物理アドレスそれぞれとの間のマッピングを管理するために使用される。
領域＃３３のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ３）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３３を参照してこのＬＢＡに対応する物理アドレスをルックアップテーブルＬＵＴ＃３３から取得する。そして、ＳＳＤ３は、この取得された物理アドレスによって指定される物理記憶位置からデータを読み出す。
仮想マシンＶＭ３内の上述のアクセス先切り換え部２２５を実現するために、仮想マシンＶＭ３の作成時には、ルックアップテーブルＬＵＴ＃２の内容がルックアップテーブルＬＵＴ＃３３にコピーされる。したがって、仮想マシンＶＭ３の初期状態においては、ルックアップテーブルＬＵＴ＃３３は、ルックアップテーブルＬＵＴ＃２の内容と同じ内容を保持する。つまり、ルックアップテーブルＬＵＴ＃３３内の物理アドレスそれぞれは、領域＃３３内の物理記憶位置ではなく、領域＃２内の物理記憶位置を指す。このため、領域＃３３へのリードアクセスは、領域＃２へ向け直される。
したがって、領域＃３３のある論理アドレス（あるＬＢＡ）を指定するリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ３）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３３に基づいて、別のオリジナルデータ（例えば、オペレーティングシステム（ＯＳ＃２）の一部）を領域＃２から読み出してサーバ１００（仮想マシンＶＭ３）に返す。したがって、領域＃２内のオリジナルデータ（例えば、オペレーティングシステム（ＯＳ＃２）等）を領域＃３３にコピーすること無く、領域＃３３の論理アドレス空間を通して領域＃２内のオリジナルデータ全てを利用することが可能となる。
領域＃３３のある論理アドレス（あるＬＢＡ）を指定するライト要求（ライトコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ３）から受信した場合、ＳＳＤ３は、書き込むべきデータ（ライトデータ）を領域＃３３（領域＃３３に割り当てられたブロック）に書き込む。そして、ＳＳＤ３は、ライトデータが書き込まれた領域＃３３内の物理記憶位置を示す物理アドレスがこのＬＢＡにマッピングされるように、ルックアップテーブルＬＵＴ＃３３を更新する。
このように、領域＃３３へのデータ書き込みは、領域＃２へ向け直されず、領域＃３３にデータが書き込まれる。ルックアップテーブルＬＵＴ＃３３においては、この書き込まれたデータに対応する論理アドレスには領域＃３３内の物理記憶位置の物理アドレスがマッピングされる。したがって、この論理アドレスを指定する後続のリード要求は、領域＃２へ向け直されず、領域＃３３からこの書き込まれたデータが読み出される。
したがって、領域＃３３に存在しないデータ（別のオリジナルデータ、例えば、オペレーティングシステム（ＯＳ＃２））を領域＃２から読み出すことができ、且つ、新たなライトデータを、または別のオリジナルデータの一部を書き替えるための更新データを、領域＃３３に書き込むことができる。例えば、仮想マシンＶＭ３によって実行されるオペレーティングシステム（ＯＳ＃２）の一部（ファイル等）をアップデートする必要がある場合には、オペレーティングシステム（ＯＳ＃２）の更新データ部分、つまり更新されたファイルが、領域＃３３に書き込まれる。また、仮想マシンＶＭ３よって実行されるアプリケーションによって作成されたユーザデータも領域＃３３に書き込まれる。
また、領域＃３３にデータが書き込まれると、このデータに対応する論理アドレスには領域＃３３内の物理記憶位置の物理アドレスがマッピングされる。したがって、あるデータが領域＃３３に書き込まれた後にこのデータの論理アドレスを指定する後続のリード要求（リードコマンド）をサーバ１００（ホスト計算機の仮想マシンＶＭ３）から受信した場合、ＳＳＤ３は、ルックアップテーブルＬＵＴ＃３３に基づいて、このデータを領域＃３３から読み出してサーバ１００（仮想マシンＶＭ３）に返す。
ルックアップテーブルＬＵＴ＃３３は、領域＃３３のフリースペースを増やすためのガベージコレクションにおいても利用される。領域＃３３のガベージコレクションにおいては、ＳＳＤ３は、この領域＃３３に割り当てられている不揮発性メモリ内のブロックそれぞれからガベージコレクション対象の１以上のブロックを選択し、この選択された各ブロック内の有効データを、この領域＃３３に割り当てられた別のブロック（フリーブロック）にコピーする。そして、ＳＳＤ３は、コピーされたデータに対応するＬＢＡそれぞれにコピー先物理記憶位置を示す物理アドレスがマッピングされるように、ルックアップテーブルＬＵＴ＃３３を更新する。
なお、領域＃１（または領域＃２）に書き込まれるデータは仮想マシンイメージに限定されず、他の領域から参照される任意のデータが領域＃１（または領域＃２）に書き込まれてもよい。例えば、共有ファイルのような共有データが領域＃１（または領域＃２）に書き込まれてもよい。
図５は、領域＃１にオペレーティングシステム（ＯＳ＃１）のバイナリイメージを書き込む動作と領域＃１を書き込み禁止モード（リードオンリーモード）に設定する動作とを示す。
（１）サーバ１００（ホスト計算機）の管理者の操作に基づいて、サーバ１００は、ネームスペースＮＳ＃１に対応する領域＃１にオリジナルデータ（例えば、仮想マシンイメージＡ）を書き込むための幾つかのライト要求をＳＳＤ３に送出する。これらライト要求の各々は、ネームスペースＮＳ＃１の識別子（ＮＳＩＤ１）、開始ＬＢＡ、転送長とを含む。開始ＬＢＡは、ライトデータが書き込まれるべき最初のＬＢＡを示す。転送長は、ライトデータのデータ長を示す。
ＳＳＤ３は、オリジナルデータ、例えば、仮想マシンイメージＡ（オペレーティングシステム（ＯＳ＃１）のバイナリイメージ、アプリケーションプログラム（ＡＰＬ＃１〜＃３）のバイナリイメージ）を領域＃１に書き込む。この場合、オペレーティングシステム（ＯＳ＃１）およびアプリケーションプログラム（ＡＰＬ＃１〜＃３）のインストール・イメージが、あるディスクから領域＃１にコピーされてもよいし、オペレーティングシステム（ＯＳ＃１）およびアプリケーションプログラム（ＡＰＬ＃１〜＃３）を領域＃１にインストールする動作が実行されてもよい。
（２）ＳＳＤ３は、オリジナルデータ（例えば、仮想マシンイメージＡ）が書き込まれた領域＃１内の複数の物理記憶位置を示す複数の物理アドレスがこの仮想マシンイメージＡに対応する複数のＬＢＡにマッピングされるように、ＮＳＩＤ１に対応するＬＵＴ＃１を更新する。
（３）オリジナルデータ（例えば、仮想マシンイメージＡ）の書き込み（インストール）が完了した後、ＳＳＤ３は、領域＃１を、領域＃１への書き込みが禁止されるリードオンリーモード（書き込み禁止モード）に設定してもよい。この場合、領域＃１は、読み出しおよび書き込みの双方が許可されたモードから、リードオンリーモード（書き込み禁止モード）に遷移する。これにより、オリジナルデータ（例えば、仮想マシンイメージＡ）の書き込み（インストール）が完了した後は、領域＃１への新たなデータの書き込み／領域＃１内のデータの書き換えは実行されない。したがって、領域＃１に割り当てられた不揮発性メモリ内のブロックそれぞれの書き換え回数（プログラム／イレーズサイクルの数）は、仮想ストレージとして利用される他の領域よりも少ない値に維持される。
図６は、領域＃３１を制御する動作を示す。
（４）サーバ１００（ホスト計算機）の管理者の操作に基づいて、サーバ１００は、論理物理アドレス変換テーブルをコピーするためのコピー要求（コピーコマンド）をＳＳＤ３に送出する。このコピー要求は、コピー元領域（コピー元ＬＵＴ）を指定するコピー元パラメータと、コピー先領域（コピー先ＬＵＴ）を指定するコピー先パラメータとを含む。オリジナルデータ（ここでは、仮想マシンイメージＡ）を参照する仮想マシンＶＭ１用の仮想ストレージをネームスペース＃３１に対応する領域＃３１に作成すべきケースにおいては、サーバ１００は、ネームスペース＃１の識別子（ＮＳＩＤ１）を指定するコピー元パラメータと、ネームスペース＃３１の識別子（ＮＳＩＤ３１）を指定するコピー先パラメータとを含むコピー要求（コピーコマンド）を、ＳＳＤ３に送信する。このコピーコマンドを受信すると、ＳＳＤ３は、コピー元パラメータによって指定されるＬＵＴ＃１の内容（領域＃１の論理アドレスそれぞれにマッピングされている物理アドレスの集合）を、コピー先パラメータによって指定されるＬＵＴ＃３１にコピーする。このコピーが完了すると、仮想マシンＶＭ１の利用が可能となる。通常、各ＬＵＴの容量は、対応する領域の容量の１／１０００程度である。したがって、ＬＵＴのコピーに要する時間は仮想マシンイメージＡをコピーに要する時間の１／１０００程度であり、ＬＵＴのコピーは瞬時に完了する。したがって、仮想マシンＶＭ１の利用を即座に開始することが可能となる。
（５）サーバ１００（ホスト計算機の仮想マシンＶＭ１）は、その仮想マシンＶＭ１用の仮想ストレージからオペレーティングシステム（ＯＳ＃１）をブートするために、領域＃３１のＬＢＡを各々指定する多数のリード要求（リードコマンド）をＳＳＤ３に送出する。これら各リード要求は、ネームスペースＮＳ＃３１の識別子（ＮＳＩＤ３１）、開始ＬＢＡ、転送長とを含む。
（６）一つのリード要求を受信すると、ＳＳＤ３は、ＮＳＩＤ３１に対応するＬＵＴ＃３１を参照して、リード要求に含まれる開始ＬＢＡに対応する物理アドレスをＬＵＴ＃３１から取得する。
（７）そして、ＳＳＤ３は、この取得された物理アドレスを使用して、データ読み出し動作を実行する。この物理アドレスは領域＃１内の物理記憶位置を示すので、オリジナルデータの一部、つまりオペレーティングシステム（ＯＳ＃１）の一部が領域＃１から読み出されて、サーバ１００（ホスト計算機の仮想マシンＶＭ１）に返される。多数のリード要求に応じて実行される領域＃１からのデータ読み出し動作によってオペレーティングシステム（ＯＳ＃１）がブートされ、このオペレーティングシステム（ＯＳ＃１）が仮想マシンＶＭ１のためのゲストオペレーティングシステムとして実行される。この結果、仮想マシンＶＭ１は、様々なサービスを実行可能な稼動状態となる。
なお、このオペレーティングシステム（ＯＳ＃１）上でアプリケーションプログラムを実行することが必要な場合には、仮想マシンＶＭ１（オペレーティングシステム（ＯＳ＃１））は、アプリケーションプログラムを実行するために、領域＃３１のＬＢＡを各々指定する多数のリード要求（リードコマンド）をＳＳＤ３に送出する。これら各リード要求も、ネームスペースＮＳ＃３１の識別子（ＮＳＩＤ３１）、開始ＬＢＡ、転送長とを含む。一つのリード要求を受信すると、ＳＳＤ３は、ＮＳＩＤ３１に対応するＬＵＴ＃３１を参照して、開始ＬＢＡに対応する物理アドレスをＬＵＴ＃３１から取得する。そして、ＳＳＤ３は、この取得された物理アドレスを使用して、データ読み出し動作を実行する。この物理アドレスは領域＃１内の物理記憶位置を示すので、アプリケーションプログラムの一部が領域＃１から読み出されて、サーバ１００（ホスト計算機の仮想マシンＶＭ１）に返される。多数のリード要求に応じて実行される領域＃１からのデータ読み出し動作によってアプリケーションプログラムが実行される。
（８）仮想マシンＶＭ１が稼動状態の間、サーバ１００（仮想マシンＶＭ１）は、ユーザデータの新規書き込み、このユーザデータの書き換え、オペレーティングシステム（ＯＳ＃１）のアップデート等のために、領域＃３１のＬＢＡを各々指定する多数のライト要求（ライトコマンド）をＳＳＤ３に送出する。
（９）一つのライト要求を受信すると、ＳＳＤ３は、サーバ１００（仮想マシンＶＭ１）から受信されるデータ（ライトデータ）を領域＃３１に書き込む。
（１０）データ（ライトデータ）が領域＃３１に書き込まれると、ＳＳＤ３は、このデータが書き込まれた領域＃３１内の物理記憶位置を示す物理アドレスがこのデータのＬＢＡにマッピングされるようにＬＵＴ＃３１を更新する。これにより、このデータに対する後続のリード要求が受信された場合には、このデータは領域＃３１から読み出され、そしてサーバ１００（仮想マシンＶＭ１）に返される。また、このデータの更新データも領域＃３１に書き込まれる。
図７は、領域＃３２を制御する動作を示す。
（４）サーバ１００の管理者の操作に基づいて、サーバ１００は、論理物理アドレス変換テーブルをコピーするためのコピー要求（コピーコマンド）をＳＳＤ３に送出する。オリジナルデータ（例えば、仮想マシンイメージＡ）を参照する仮想マシンＶＭ２用の仮想ストレージをネームスペース＃３２に対応する領域＃３２に作成すべきケースにおいては、サーバ１００は、このコピー要求は、コピー元領域（コピー元ＬＵＴ）を指定するコピー元パラメータと、コピー先領域（コピー先ＬＵＴ）を指定するコピー先パラメータとを含む。このコピーコマンドを受信すると、ＳＳＤ３は、ＬＵＴ＃１の内容を、ＬＵＴ＃３２にコピーする。このコピーが完了すると、仮想マシンＶＭ２の利用が可能となる。
（５）サーバ１００（仮想マシンＶＭ２）は、その仮想マシンＶＭ２用の仮想ストレージからオペレーティングシステム（ＯＳ＃１）をブートするために、領域＃３２のＬＢＡを各々指定する多数のリード要求（リードコマンド）をＳＳＤ３に送出する。これら各リード要求は、ネームスペースＮＳ＃３２の識別子（ＮＳＩＤ３２）、開始ＬＢＡ、転送長とを含む。
（６）一つのリード要求を受信すると、ＳＳＤ３は、ＮＳＩＤ３２に対応するＬＵＴ＃３２を参照して、開始ＬＢＡに対応する物理アドレスをＬＵＴ＃３２から取得する。
（７）そして、ＳＳＤ３は、この取得された物理アドレスを使用して、データ読み出し動作を実行する。この物理アドレスは領域＃１内の物理記憶位置を示すので、オペレーティングシステム（ＯＳ＃１）の一部が、領域＃１から読み出される。多数のリード要求に応じて実行される領域＃１からのデータ読み出し動作によってオペレーティングシステム（ＯＳ＃１）がブートされ、このオペレーティングシステム（ＯＳ＃１）が仮想マシンＶＭ２のためのゲストオペレーティングシステムとして実行される。この結果、仮想マシンＶＭ２は、様々なサービスを実行可能な稼動状態となる。
なお、このオペレーティングシステム（ＯＳ＃１）上でアプリケーションプログラムを実行することが必要な場合には、仮想マシンＶＭ２（オペレーティングシステム（ＯＳ＃１））は、アプリケーションプログラムを実行するために、領域＃３２のＬＢＡを各々指定する多数のリード要求（リードコマンド）をＳＳＤ３に送出する。これら各リード要求も、ネームスペースＮＳ＃３２の識別子（ＮＳＩＤ３２）、開始ＬＢＡ、転送長とを含む。一つのリード要求を受信すると、ＳＳＤ３は、ＮＳＩＤ３２に対応するＬＵＴ＃３２を参照して、開始ＬＢＡに対応する物理アドレスをＬＵＴ＃３２から取得する。そして、ＳＳＤ３は、この取得された物理アドレスを使用して、データ読み出し動作を実行する。この物理アドレスは領域＃１内の物理記憶位置を示すので、アプリケーションプログラムの一部が、領域＃１から読み出される。多数のリード要求に応じて実行される領域＃１からのデータ読み出し動作によってアプリケーションプログラムが実行される。
（８）仮想マシンＶＭ２が稼動状態の間、サーバ１００（仮想マシンＶＭ２）は、ユーザデータの新規書き込み、このユーザデータの書き換え、オペレーティングシステム（ＯＳ＃１）のアップデート等のために、領域＃３２のＬＢＡを各々指定する多数のライト要求（ライトコマンド）をＳＳＤ３に送出する。
（９）一つのライト要求を受信すると、ＳＳＤ３は、サーバ１００（仮想マシンＶＭ２）から受信されるデータ（ライトデータ）を領域＃３１に書き込む。
（１０）データ（ライトデータ）が領域＃３２に書き込まれると、ＳＳＤ３は、このデータが書き込まれた領域＃３２内の物理記憶位置を示す物理アドレスがこのデータのＬＢＡにマッピングされるようにＬＵＴ＃３２を更新する。これにより、このデータに対する後続のリード要求が受信された場合には、このデータは領域＃３２から読み出される。また、このデータの更新データも領域＃３２に書き込まれる。
図８は、ＳＳＤ３によって実行される、領域＃１に対するリフレッシュ動作の例を示す。
上述したように、領域＃１のオリジナルデータは、領域＃３１、領域＃３２から参照される。したがって、領域＃１からのデータ読み出しは非常に高い頻度で実行される。つまり、領域＃１に割り当てられた各ブロックの書き換え回数は非常に少ないが、これら各ブロックのデータ読み出しの回数は非常に多くなる。データ読み出しの回数の増加は、リードディスターブエラーを増やす要因になる。リードディスターブエラーは、データ読み出し動作に起因してメモリセル（特に、非選択メモリセル）の閾値電圧レベルが変動（上昇）する現象である。このリードディスターブエラーにより、領域＃１に割り当てられた各ブロックからリードされるデータのビット誤り率が増加する可能性がある。
そこで、ＳＳＤ３は、領域＃１に割り当てられた各ブロックの書き換え回数が少ないことに着目して、以下のリフレッシュ動作を実行する。
ＳＳＤ３は、領域＃１に割り当てられているブロック群からリフレッシュ条件を満たすブロックを検出する（ステップＳ１１）。リフレッシュ条件を満たすブロックとは、ビット誤り率が閾値Ｘ以上であるブロックであってもよいし、または総読み出し回数が閾値Ｙ以上であるブロックであってもよい。ＳＳＤ３は、検出されたブロック内のデータの誤りを訂正する（ステップＳ１２）。ステップＳ１２では、ＳＳＤ３は、検出されたブロック内のデータに付加されているエラー訂正コード（ＥＣＣ）を使用してこのデータの誤りを訂正する。そして、ＳＳＤ３は、誤りが訂正されたデータを、検出されたブロックと同じブロックに書き戻す（ステップＳ１３）。例えば、領域＃１に割り当てられているブロックＢＬＫ２がビット誤り率が閾値Ｘ以上であるならば、このブロックＢＬＫ２が、リフレッシュ条件を満たすブロック、つまりリフレッシュ動作を施すべきブロックとして検出されてもよい。そして、このブロックＢＬＫ２内の全てのデータ部の誤りが訂正される。ブロックＢＬＫ２の消去動作が実行された後、誤りが訂正されたこれらデータ部が、このブロックＢＬＫ２に書き戻される。
通常のリフレッシュ動作では、リフレッシュ対象のブロックＢＬＫ２から読み出されたデータは、このブロックＢＬＫ２とは異なるブロック（移動先ブロック）に移動される。そして、移動先ブロックの物理アドレスそれぞれがこの移動されたデータの論理アドレスそれぞれにマッピングされるようにＬＵＴ＃１が更新される。
しかし、本実施形態では、ＬＵＴ＃１の内容（物理アドレスの集合）は、ＬＵＴ＃３１内にコピーされており、さらには、ＬＵＴ＃３２内にもコピーされている。したがって、もしリフレッシュ動作によってデータがブロックＢＬＫ２から別のブロックに移動されたならば、ＬＵＴ＃１のみならず、ＬＵＴ＃３１、ＬＵＴ＃３２も更新することが必要となる。したがって、更新が必要な論理物理アドレス変換情報の量が非常に増大する。このことは、ＳＳＤ３の性能を低下させる要因となり得る。
本実施形態では、誤りが訂正されたデータ部それぞれはブロックＢＬＫ２に書き戻されるので、ＬＵＴ＃１、ＬＵＴ＃３１、ＬＵＴ＃３２を更新する必要は無い。また、領域＃１に割り当てられた各ブロックの書き換え回数は非常に少ない。したがって、誤りが訂正されたこれらデータ部がブロックＢＬＫ２に書き戻されても、ブロックＢＬＫ２の書き替え回数（プログラム／イレーズサイクルの数）が制限値に近づくことはない。よって、誤りが訂正されたデータを元のブロックＢＬＫ２に書き戻すという改良されたリフレッシュ動作は、領域＃１（ネームスペースＮＳ＃１）のリードディスターブエラーを低減でき、領域＃１（ネームスペースＮＳ＃１）に割り当てられた各ブロックの信頼性を効率良く改善することができる。
図９は、領域＃１に対応するＬＵＴ＃１の内容の例と領域＃３１に対応するＬＵＴ＃３１の内容の例とを示す。
領域＃１（ネームスペースＮＳ＃１）には、不揮発性メモリ内のブロックＢＬＫ１、ＢＬＫ２、ＢＬＫ３、…ＢＬＫ５０が割り当てられ、領域＃３１（ネームスペースＮＳ＃３１）には、不揮発性メモリ内のブロックＢＬＫ５１、ＢＬＫ５２、ＢＬＫ５３、…ＢＬＫ１００が割り当てられている。領域＃１に割り当てられるＢＬＫ１、ＢＬＫ２、ＢＬＫ３、…ＢＬＫ５０の各々は、仮想マシンイメージＡの格納のためにのみ使用され、他の領域（他のネームスペース）用のデータの格納には使用されない。これにより、これらＢＬＫ１、ＢＬＫ２、ＢＬＫ３、…ＢＬＫ５０の各々の書き替え回数を低い値に維持することができる。
ＬＵＴ＃１は、ネームスペース＃１に対応するＬＢＡ０、ＬＢＡ１、ＬＢＡ２、ＬＢＡ３、ＬＢＡ４、ＬＢＡ５、ＬＢＡ６、ＬＢＡ７、ＬＢＡ８、ＬＢＡ９、ＬＢＡ１０、ＬＢＡ１１、ＬＢＡ１２、ＬＢＡ１３、ＬＢＡ１４、ＬＢＡ１５、…にそれぞれ対応する複数のエントリを含む。データ書き込みに利用された各ＬＢＡに対応するエントリは、このデータが実際に書き込まれた不揮発性メモリ内の物理記憶位置を示す物理アドレスを保持する。データ書き込みにまだ利用されていない各ＬＢＡに対応するエントリは、物理アドレスを保持しない。このエントリは、このエントリが物理アドレスを保持しない空きエントリであることを示すヌル値を保持してもよい。
同様に、ＬＵＴ＃３１も、ネームスペース＃３１に対応するＬＢＡ０、ＬＢＡ１、ＬＢＡ２、ＬＢＡ３、ＬＢＡ４、ＬＢＡ５、ＬＢＡ６、ＬＢＡ７、ＬＢＡ８、ＬＢＡ９、ＬＢＡ１０、ＬＢＡ１１、ＬＢＡ１２、ＬＢＡ１３、ＬＢＡ１４、ＬＢＡ１５、…にそれぞれ対応する複数のエントリを含む。
図９では、ＬＵＴ＃１において、ネームスペース＃１に対応するＬＢＡ０、ＬＢＡ１、ＬＢＡ２、ＬＢＡ３、ＬＢＡ４、ＬＢＡ５、ＬＢＡ６、ＬＢＡ７、ＬＢＡ８、ＬＢＡ９、ＬＢＡ１０、ＬＢＡ１１、ＬＢＡ１２、ＬＢＡ１３、ＬＢＡ１４、ＬＢＡ１５、…に、領域＃１の物理アドレス“１００”、“１０１”、“１０２”、“１０３”、“１０４”、“１０５”、“１０６”、“１０７”、“２００”、“２０１”、“２０２”、“２０３”、“２０４”、“２０５”、“２０６”、“２０７”、…がマッピングされている場合が例示されている。
ＬＵＴ＃１の内容がＬＵＴ＃３１にコピーされると、ＬＵＴ＃３１においては、ネームスペース＃３１に対応するＬＢＡ０、ＬＢＡ１、ＬＢＡ２、ＬＢＡ３、ＬＢＡ４、ＬＢＡ５、ＬＢＡ６、ＬＢＡ７、ＬＢＡ８、ＬＢＡ９、ＬＢＡ１０、ＬＢＡ１１、ＬＢＡ１２、ＬＢＡ１３、ＬＢＡ１４、ＬＢＡ１５、…にそれぞれ対応するエントリに、領域＃１の物理アドレス“１００”、“１０１”、“１０２”、“１０３”、“１０４”、“１０５”、“１０６”、“１０７”、“２００”、“２０１”、“２０２”、“２０３”、“２０４”、“２０５”、“２０６”、“２０７”、…が格納される。この結果、ネームスペース＃３１に対応するＬＢＡ０、ＬＢＡ１、ＬＢＡ２、ＬＢＡ３、ＬＢＡ４、ＬＢＡ５、ＬＢＡ６、ＬＢＡ７、ＬＢＡ８、ＬＢＡ９、ＬＢＡ１０、ＬＢＡ１１、ＬＢＡ１２、ＬＢＡ１３、ＬＢＡ１４、ＬＢＡ１５、…に、領域＃１の物理アドレス“１００”、“１０１”、“１０２”、“１０３”、“１０４”、“１０５”、“１０６”、“１０７”、“２００”、“２０１”、“２０２”、“２０３”、“２０４”、“２０５”、“２０６”、“２０７”、…がマッピングされる。
したがって、ルックアップテーブルＬＵＴ＃３１内の物理アドレスそれぞれは、領域＃３１内の物理記憶位置ではなく、領域＃１内の物理記憶位置を指す。このため、領域＃３１の各論理アドレス（ネームスペース＃３１の各論理アドレス）へのリードアクセスは、領域＃１へ向け直される。
ＳＳＤ３が、領域＃３１のＬＢＡｘを指定するライト要求（一度もデータが書き込まれていないＬＢＡｘへの新規の書き込み要求、またはＬＢＡｘに既に書き込まれているデータの書き換え要求）をサーバ１００から受信すると、ＳＳＤ３は、書き込むべきデータ（ライトデータ）を領域＃３１に書き込む。例えば、このライトデータが書き込まれた領域＃３１内の物理記憶位置が物理アドレス“５００”によって指定される物理記憶位置であったならば、ＬＵＴ＃３１は、領域＃３１内の物理記憶位置を示す物理アドレス“５００”がＬＢＡｘにマッピングされるように更新される。
この場合、ＬＵＴ＃３１において、もしＬＢＡｘに対応するエントリ内の値がヌル値であったならば、つまり受信されたライト要求がＬＢＡｘへの新規の書き込み要求であったならば、物理アドレス“５００”が、ＬＢＡｘに対応するエントリに新たに格納される。この結果、ＬＢＡｘに対応するエントリの内容はヌル値から物理アドレス“５００”に変更される。
あるいは、もしＬＢＡｘに対応するエントリに領域＃１内のある物理記憶位置を示す物理アドレスが既に格納されていたならば、つまり受信されたライト要求がＬＢＡｘに既に書き込まれている旧データの書き換え要求であったならば、ＬＵＴ＃３１においては、ＬＢＡｘに対応するエントリの内容は、ＬＢＡｘの旧データが格納されていた物理記憶位置を示す物理アドレスから物理アドレス“５００”に変更される。
本実施形態では、複数のネームスペースが使用される環境を説明したが、本実施形態は、複数のネームスペースが使用される環境にのみ限定されず、例えば、領域＃１のＬＢＡ空間と異なるＬＢＡ空間が領域＃３１に割り当てられる環境にも適用され得る。例えば、領域＃１のＬＢＡ空間がＬＢＡ０、ＬＢＡ１、ＬＢＡ２、ＬＢＡ３、ＬＢＡ４、ＬＢＡ５、ＬＢＡ６、ＬＢＡ７、ＬＢＡ８、ＬＢＡ９、ＬＢＡ１０、ＬＢＡ１１、ＬＢＡ１２、ＬＢＡ１３、ＬＢＡ１４、ＬＢＡ１５、…ＬＢＡｎ−１であり、領域＃３１のＬＢＡ空間がＬＢＡｎ、ＬＢＡｎ＋１、ＬＢＡｎ＋２、ＬＢＡｎ＋３、ＬＢＡｎ＋４、ＬＢＡｎ＋５、ＬＢＡｎ＋６、ＬＢＡｎ＋７、ＬＢＡｎ＋８、ＬＢＡｎ＋９、ＬＢＡｎ＋１０、ＬＢＡｎ＋１１、ＬＢＡｎ＋１２、ＬＢＡｎ＋１３、ＬＢＡｎ＋１４、ＬＢＡｎ＋１５、…ＬＢＡ２ｎ−１であってもよい。
この場合、ＬＵＴ＃１の内容がＬＵＴ＃３１にコピーされると、ネームスペース＃３１に対応するＬＢＡｎ、ＬＢＡｎ＋１、ＬＢＡｎ＋２、ＬＢＡｎ＋３、ＬＢＡｎ＋４、ＬＢＡｎ＋５、ＬＢＡｎ＋６、ＬＢＡｎ＋７、ＬＢＡｎ＋８、ＬＢＡｎ＋９、ＬＢＡｎ＋１０、ＬＢＡｎ＋１１、ＬＢＡｎ＋１２、ＬＢＡｎ＋１３、ＬＢＡｎ＋１４、ＬＢＡｎ＋１５、…に、領域＃１の物理アドレス“１００”、“１０１”、“１０２”、“１０３”、“１０４”、“１０５”、“１０６”、“１０７”、“２００”、“２０１”、“２０２”、“２０３”、“２０４”、“２０５”、“２０６”、“２０７”…がマッピングされる。この場合においても、ネームスペース＃３１のあるＬＢＡを指定するリード要求を、領域＃１に向け直すことができる。
なお、領域＃１（ネームスペース＃１）に対するデータの書き換えはほとんど実行されないので、領域＃１（ネームスペース＃１）にはシン・プロビジョニングが適用されてもよい。この場合、領域＃１（ネームスペース＃１）においては、領域＃１のサイズ（ＬＢＡの数に対応する容量）よりも少ない容量に相当する数のブロック群のみが確保（予約）される。同様に、領域＃２（ネームスペース＃２）にもシン・プロビジョニングが適用されてもよい。
領域＃３１（ネームスペース＃３１）には、シン・プロビジョニング、オーバー・プロビジョニングのどちらが適用されてもよい。同様に、領域＃３２（ネームスペース＃３２３）、領域＃３３（ネームスペース＃３３）の各々には、シン・プロビジョニング、オーバー・プロビジョニングのどちらが適用されてもよい。
図１０は、領域＃３１（または領域＃３２）の或る論理アドレスを指定するリード要求に応じて実行されるリード動作と、領域＃３１（または領域＃３２）の或る論理アドレスを指定するライト要求に応じて実行されるライト動作とを示す。
本実施形態では、ＬＵＴ＃１の内容は、ＬＵＴ＃３１、ＬＵＴ＃３２の各々にコピーされる。この結果、領域＃３１の各ＬＢＡへのリードアクセスは、領域＃１へ向け直される。同様に、領域＃３２の各ＬＢＡへのリードアクセスも、領域＃１へ向け直される。
ＳＳＤ３が、領域＃３１のあるＬＢＡ（例えばＬＢＡｘ）を指定するライト要求をサーバ１００から受信した時、ＳＳＤ３は、サーバ１００から受信されるデータ（ＤＡＴＡｘ）を領域＃３１内の利用可能な物理記憶位置に書き込む。そして、ＬＵＴ＃３１が更新されて、ＤＡＴＡｘが書き込まれた物理記憶位置を示す物理アドレスが、ＬＵＴ＃３１内のＬＢＡｘに対応するエントリに格納される。
ＳＳＤ３が、領域＃３１のあるＬＢＡ（例えばＬＢＡｙ）を指定するライト要求をサーバ１００から受信した時、ＳＳＤ３は、サーバ１００から受信されるデータ（ＤＡＴＡｙ）を領域＃３１内の利用可能な物理記憶位置に書き込む。そして、ＬＵＴ＃３１が更新されて、ＤＡＴＡｙが書き込まれた物理記憶位置を示す物理アドレスが、ＬＵＴ＃３１内のＬＢＡｙに対応するエントリに格納される。
ＳＳＤ３が、領域＃３２のあるＬＢＡ（例えばＬＢＡｚ）を指定するライト要求をサーバ１００から受信した時、ＳＳＤ３は、サーバ１００から受信されるデータ（ＤＡＴＡｚ）を領域＃３２内の利用可能な物理記憶位置に書き込む。そして、ＬＵＴ＃３２が更新されて、ＤＡＴＡｚが書き込まれた物理記憶位置を示す物理アドレスが、ＬＵＴ＃３２内のＬＢＡｚに対応するエントリに格納される。
図１１は、領域＃１に割り当てられるシングルレベルセル（ＳＬＣ）ブロック群と領域＃３１（または領域＃３２）に割り当てられるマルチレベルセル（ＭＬＣ）／トリプルレベルセル（ＴＬＣ）ブロック群とを示す。
ＳＬＣブロックにおいては、メモリセル当たりに１ビットが格納される。各メモリセルは２つの状態（一つの消去状態、一つのプログラム状態）に対応する２つの閾値電圧分布のいずれかに設定される。したがって、ＳＬＣブロックにおいては、これら状態（消去状態、プログラム状態）間を分離するためのマージンの量が比較的大きいので、リードディスターブエラーが発生しにくい。
一方、ＭＬＣブロックにおいては、メモリセル当たりに２ビットが格納される。各メモリセルは４つの状態（一つの消去状態、三つのプログラム状態）に対応する４つの閾値電圧分布のいずれかに設定される。したがって、ＭＬＣブロックにおいては、これら４つの状態が比較的狭い閾値電圧間隔で並べられるので、隣接する２つの状態間を分離するためのマージンの量がＳＬＣブロックよりも狭く、ＳＬＣブロックよりもリードディスターブエラーが発生しやすい。
ＴＬＣブロックにおいては、メモリセル当たりに３ビットが格納される。各メモリセルは８つの状態（一つの消去状態、七つのプログラム状態）に対応する８つの閾値電圧分布のいずれかに設定される。したがって、ＴＬＣブロックにおいては、隣接する２つの状態間を分離するためのマージンの量がさらに狭くなり、リードディスターブエラーがより発生しやすくなる。
本実施形態においては、図１１に示されているように、頻繁にデータ読み出しが実行され且つデータ書き換えはほとんど実行されない領域＃１（ネームスペースＮＳ＃１）には、ＳＬＣブロック群（ＳＬＣ−ＢＬＫ１、ＳＬＣ−ＢＬＫ２、ＳＬＣ−ＢＬＫ３、…ＳＬＣ−ＢＬＫ５０）が物理リソースとして割り当てられる。これは、領域＃１については、容量コストよりも、リードディスターブエラーに対する耐性を重視するためである。
一方、領域＃３１（ネームスペースＮＳ＃３１）においては、データ読み出し回数は領域＃１（ネームスペースＮＳ＃１）よりも少ないが、時間が経過するにつれて、多くの量のデータが領域＃３１に書き込まれる可能性がある。したがって、領域＃３１（ネームスペースＮＳ＃３１）には、ＭＬＣ（またはＴＬＣ）ブロック群（ＭＬＣ／ＴＬＣ−ＢＬＫ５１、ＭＬＣ／ＴＬＣ−ＢＬＫ５２、ＭＬＣ／ＴＬＣ−ＢＬＫ５３、…ＭＬＣ／ＴＬＣ−ＢＬＫ１００）が物理リソースとして割り当てられる。これは、領域＃３１については、リードディスターブエラーに対する耐性よりも、容量コストを重視するためである。
同様に、領域＃３２（ネームスペースＮＳ＃３２）にも、ＭＬＣ（またはＴＬＣ）ブロック群（ＭＬＣ／ＴＬＣ−ＢＬＫ１０１、ＭＬＣ／ＴＬＣ−ＢＬＫ１０２、ＭＬＣ／ＴＬＣ−ＢＬＫ１０３、…ＭＬＣ／ＴＬＣ−ＢＬＫ２００）が物理リソースとして割り当てられる。
ＳＳＤ３が、メモリセル当たりに１ビットのデータを格納可能なＳＬＣ−ＮＡＮＤフラッシュメモリと、メモリセル当たりに複数ビットのデータを格納可能なＭＬＣ／ＴＬＣ−ＮＡＮＤフラッシュメモリとを内蔵する場合には、ＳＬＣ−ＮＡＮＤフラッシュメモリ内のＳＬＣブロック群を領域＃１に割り当て、ＭＬＣ／ＴＬＣ−ＮＡＮＤフラッシュメモリ内のＭＬＣ／ＴＬＣブロック群を領域＃３１および領域＃３２に割り当ててもよい。
あるいは、ＳＳＤ３がメモリセル当たりに複数ビットのデータを格納可能なＭＬＣ／ＴＬＣ−ＮＡＮＤフラッシュメモリを内蔵する場合には、ＭＬＣ／ＴＬＣ−ＮＡＮＤフラッシュメモリから領域＃１に割り当てられた各ＭＬＣ／ＴＬＣブロックをＳＬＣモードに設定し、ＭＬＣ／ＴＬＣ−ＮＡＮＤフラッシュメモリから領域＃３１（または領域＃３２）に割り当てられた各ＭＬＣ／ＴＬＣブロックをＭＬＣ／ＴＬＣモードに設定してもよい。
ＳＬＣモードに設定されたＭＬＣ／ＴＬＣブロックに関しては、ＳＳＤ３は、メモリセル当たりに１ビットのデータが書き込まれる第１の書き込みモードで、データ（ここでは、オペレーティングシステムのバイナリイメージ、等）をＭＬＣ／ＴＬＣブロックに書き込む。換言すれば、ＳＳＤ３は、メモリセル当たりに１ビットのデータが書き込まれる第１の書き込みモードを使用して、領域＃１へのデータ書き込みを実行する。例えば、第１の書き込みモードでは、同一ワード線に接続されたメモセル群にロアページデータのみが書き込まれてもよい。
ＭＬＣ／ＴＬＣモードに設定されたＭＬＣ／ＴＬＣブロックに関しては、ＳＳＤ３は、メモリセル当たりに複数ビットのデータが書き込まれる第２の書き込みモードで、データをＭＬＣ／ＴＬＣブロックに書き込む。換言すれば、ＳＳＤ３は、メモリセル当たりに複数ビットのデータが書き込まれる第２の書き込みモードを使用して、領域＃３１または領域＃３２へのデータ書き込みを実行する。例えば、第２の書き込みモードでは、同一ワード線に接続されたメモセル群にロアページデータとアッパーページデータとが書き込まれてもよいし（ＭＬＣモード）、ロアページデータとミドルページデータとアッパーページデータとが書き込まれてもよい（ＴＬＣモード）。
図１２は、領域＃１に対するリフレッシュ動作の他の例を示す。
図１２のリフレッシュ動作は、図１３に示されているような２段階のアドレス変換が実行される構成に適用される。
まず、２段階のアドレス変換について説明する。
図１３に示されているように、ＬＵＴ＃１、…ＬＵＴ＃３１、ＬＵＴ＃３２の各々の後段には、ブロックアドレス変換テーブルＴ１が設けられる。ブロックアドレス変換テーブルＴ１は、変換前のブロックアドレスそれぞれと変換後のブロックアドレスそれぞれとの間のマッピングを管理する。このブロックアドレス変換テーブルＴ１は、例えば、変換前の複数のブロックアドレスに対応する複数のエントリを含んでいてもよい。各エントリには、対応する変換前のブロックアドレスに対応する変換後のブロックアドレスが格納される。
ＬＵＴ＃１、ＬＵＴ＃３１またはＬＵＴ＃３２から取得される物理アドレスは、ブロックアドレスＢＬＫ−ａｄｄｒと、ページアドレスＰａｇｅ−ａｄｄｒとを含む。取得される物理アドレス内のブロックアドレスＢＬＫ−ａｄｄｒに応じて、ブロックアドレス変換テーブルＴ１内の複数のエントリの一つが選択される。そして、選択されたエントリに保持されているブロックアドレスＢＬＫ−ａｄｄｒ’がブロックアドレス変換テーブルＴ１から読み出され、このブロックアドレスＢＬＫ−ａｄｄｒ’と取得された物理アドレス内のページアドレスＰａｇｅ−ａｄｄｒとによって新たな物理アドレス（ブロックアドレスＢＬＫ−ａｄｄｒ’，ページアドレスＰａｇｅ−ａｄｄｒ）が生成される。
このような２段階のアドレス変換により、たとえ領域＃１に割り当てられているブロック内のデータが別のブロック（移動先ブロック）に移動されても、ＬＵＴ＃１、ＬＵＴ＃３１、ＬＵＴ＃３２を更新することなく、単にブロックアドレス変換テーブルＴ１のみを更新するだけで、移動先ブロックに対応する物理アドレスを得ることができる。
図１２のリフレッシュ動作においては、以下の処理が実行される。
ＳＳＤ３は、領域＃１に割り当てられているブロック群からリフレッシュ条件を満たすブロックを検出する（ステップＳ２１）。リフレッシュ条件を満たすブロックとは、ビット誤り率が閾値Ｘ以上であるブロックであってもよいし、または総読み出し回数が閾値Ｙ以上であるブロックであってもよい。ＳＳＤ３は、検出されたブロック内のデータの誤りを訂正する（ステップＳ２２）。ステップＳ２２では、ＳＳＤ３は、検出されたブロック内のデータに付加されているエラー訂正コード（ＥＣＣ）を使用してこのデータの誤りを訂正する。そして、ＳＳＤ３は、誤りが訂正されたデータを、検出されたブロックとは異なる別のブロック（移動先ブロック）に書き戻す（ステップＳ２３）。移動先ブロックは、読み出し回数の少ないフリーブロックであってもよい。そして、ＳＳＤ３は、検出されたブロックへのアクセスが移動先ブロックへ向け直されるように、ブロックアドレス変換テーブルＴ１を更新する（ステップＳ２４）。ステップＳ２４では、ＳＳＤ３は、ＬＵＴ＃１、ＬＵＴ＃３１、またはＬＵＴ＃３２から取得された物理アドレス内に含まれる検出されたブロックのブロックアドレスが移動先ブロックのブロックアドレスに変換されるように、ブロックアドレス変換テーブルＴ１に、移動先ブロックのブロックアドレスを格納する。この場合、移動先ブロックのブロックアドレスは、検出されたブロックのブロックアドレスに対応するエントリに格納される。
図１４は、ＳＳＤ３とサーバ（ホスト計算機）１００とを含む情報処理システム１を示す。
サーバ（ホスト計算機）１００は、ネットワーク５０を介して複数の端末５１に接続されていてもよい。これら端末５１は、図１、図２で説明したユーザＡ、ユーザＢ、ユーザＣに対応する。サーバ１００は、これら端末５１に対してＩａａＳのようなサービスを提供する。
ＳＳＤ３は、サーバ１００の物理ストレージとして使用され得る。ＳＳＤ３は、サーバ１００として機能する計算機に内蔵されてもよいし、この計算機にケーブルまたはネットワークを介して接続されてもよい。
サーバ１００とＳＳＤ３とを相互接続するためのインタフェースとしては、ＳＣＳＩ、Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）、ＡＴＡ、Ｓｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）、Ｅｔｈｅｒｎｅｔ（登録商標），Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）等を使用し得る。
ＳＳＤ３は、コントローラ（メモリコントローラ）４および不揮発性メモリ（ＮＡＮＤ型フラッシュメモリ）５を備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。
ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。
ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０〜ＢＬＫｍ−１を含む。ブロックＢＬＫ０〜ＢＬＫｍ−１の各々は多数のページ（ここではページＰ０〜Ｐｎ−１）によって編成される。ブロックＢＬＫ０〜ＢＬＫｍ−１は、消去単位として機能する。ブロックは、「消去ブロック」または「物理ブロック」と称されることもある。ページＰ０〜Ｐｎ−１の各々は、同一ワード線に接続された複数のメモリセルを含む。ページＰ０〜Ｐｎ−１は、データ書き込み動作およびデータ読み込み動作の単位である。
コントローラ４は、Ｔｏｇｇｌｅ、オープンＮＡＮＤインタフェース（ＯＮＦＩ）のようなＮＡＮＤインタフェース１３を介して、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。ＮＡＮＤインタフェース１３は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたＮＡＮＤ制御回路として機能する。
ＮＡＮＤ型フラッシュメモリ５は、図１５に示すように、複数のＮＡＮＤ型フラッシュメモリダイを含んでいてもよい。個々のＮＡＮＤ型フラッシュメモリダイは独立して動作可能である。このため、ＮＡＮＤ型フラッシュメモリダイは、並列動作可能な最小単位として機能する。図１５においては、ＮＡＮＤインタフェース１３に８個のチャンネルＣｈ．１〜Ｃｈ．８が接続されており、８個のチャンネルＣｈ．１〜Ｃｈ．８の各々に４つのＮＡＮＤ型フラッシュメモリダイが接続されている場合が例示されている。この場合、最大３２個のＮＡＮＤ型フラッシュメモリダイ＃１、＃２、…＃３２を並列動作させることができる。
ＳＳＤ３内のコントローラ４は、ＮＡＮＤ型フラッシュメモリ５のデータ管理とＮＡＮＤ型フラッシュメモリ５のブロック管理とを実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能することができる。
このＦＴＬによって実行されるデータ管理には、（１）論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ページ単位のリード／ライトとブロック単位の消去動作とを隠蔽するための処理、等が含まれる。
論理ブロックアドレス（ＬＢＡ）それぞれと物理アドレスそれぞれとの間のマッピングの管理は、アドレス変換テーブル（論理物理アドレス変換テーブル）として機能するルックアップテーブル（ＬＵＴ）を用いて実行される。
本実施形態では、コントローラ４は、上述したように、複数の領域にそれぞれ対応する複数のルックアップテーブルＬＵＴ＃１、ＬＵＴ＃２、…ＬＵＴ＃３１、ＬＵＴ＃３２、ＬＵＴ＃３３を使用して、領域（ネームスペース）毎に、ＬＢＡそれぞれと物理アドレスそれぞれとの間のマッピングを管理する。
あるＬＢＡに対応する物理アドレスは、このＬＢＡのデータがライトされたＮＡＮＤ型フラッシュメモリ５内の物理記憶位置を示す。ＬＵＴ＃１、ＬＵＴ＃２、…ＬＵＴ＃３１、ＬＵＴ＃３２、ＬＵＴ＃３３は、ＳＳＤ３の電源オン時にＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされてもよい。一般に、各ＬＵＴのサイズは、比較的大きい。したがって、各ＬＵＴの少なくとも一部がＤＲＡＭ６に論理物理アドレス変換テーブルキャッシュとして格納されてもよい。
サーバ１００からのリード要求（リードコマンド）によって指定される論理アドレスに対応する目的の物理アドレスを含むキャッシュラインが論理物理アドレス変換テーブルキャッシュに存在するならば（キャッシュヒット）、この目的の物理アドレスによって指定されるＮＡＮＤ型フラッシュメモリ５内の物理記憶位置からデータが即座にリードされる。
一方、目的の物理アドレスを含むキャッシュラインが論理物理アドレス変換テーブルキャッシュに存在しないならば（キャッシュミス）、目的の物理アドレスを含むルックアップテーブル内の一部分（アドレス変換テーブル部）がＮＡＮＤ型フラッシュメモリ５から読み出される。そして論理物理アドレス変換テーブルキャッシュ内の置換対象キャッシュラインの内容が論理物理アドレス変換テーブルキャッシュから追い出され、代わりに、ＮＡＮＤ型フラッシュメモリ５から読み出されたアドレス変換テーブル部がこのキャッシュラインに格納される。そして、この目的の物理アドレスによって指定されるＮＡＮＤ型フラッシュメモリ５内の物理記憶位置からデータがリードされる。
ＮＡＮＤ型フラッシュメモリ５の各領域において、ページへのデータ書き込みは、１消去サイクル当たり１回のみ可能である。このため、コントローラ４は、あるＬＢＡに対応する更新データを、このＬＢＡに対応する以前のデータが格納されている物理記憶位置ではなく、別の物理記憶位置に書き込む。そして、コントローラ４は、この領域に対応するルックアップテーブルＬＵＴを更新してこのＬＢＡにこの別の物理記憶位置の物理アドレスを関連付け、そして以前のデータを無効化する。
ブロック管理には、バッドブロックの管理と、ウェアレベリングと、ガベージコレクション等が含まれる。
ウェアレベリングは、物理ブロックそれぞれの消耗を均一化するための動作である。
ガベージコレクションにおいては、コントローラ４は、データを書き込むことが可能なフリーブロックの個数を増やすため、有効データと無効データとが混在する幾つかの対象ブロック内の有効データを別のブロック（例えばフリーブロック）にコピーする。ここで、有効データとは、ＬＵＴから参照されているデータ（すなわち論理アドレスから最新のデータとして紐付けられているデータ）であって、後にサーバ（ホスト計算機）１００からリードされる可能性があるデータを意味する。無効データとは、もはやサーバ（ホスト計算機）１００からリードされる可能性が無いデータを意味する。例えば、ある論理アドレスに関連付けられているデータは有効データであり、どの論理アドレスにも関連付けられていないデータは無効データである。そして、コントローラ４は、コピーされた有効データの論理アドレスそれぞれをコピー先の物理アドレスにマッピングする。有効データが別のブロックにコピーされることによって無効データのみになったブロックは、フリーブロックとして解放される。これによって、このブロックはその消去動作が実行された後に再利用することが可能となる。
次に、コントローラ４の構成について説明する。
コントローラ４は、例えば、一つのＬＳＩによって実現されてもよい。コントローラ４は、少なくともハードウェアロジックを含む。このハードウェアロジックは、ホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、およびＥＣＣ回路１５等を含む。これらＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、ＥＣＣ回路１５は、バス１０を介して相互接続される。
このホストインタフェース１１は、サーバ（ホスト計算機）１００との通信を実行するように構成されたホストインタフェース回路である。ホストインタフェース１１は、サーバ（ホスト計算機）１００から様々なコマンド（ライトコマンド、リードコマンド、ネームスペース作成コマンド、コピーコマンド、等）を受信する。
ライトコマンドは、ＳＳＤ３に対し、このライトコマンドによって指定されたデータをライトするように要求する。ライトコマンドは、開始ＬＢＡ、転送長、およびネームスペースＩＤを含んでいてもよい。ライトコマンド内のネームスペースＩＤは、データが書き込まれるべき領域（ネームスペース）を一意に識別するための識別子である。リードコマンドは、ＳＳＤ３に対し、このリードコマンドによって指定されたデータをリードするように要求する。リードコマンドは、開始ＬＢＡ、転送長、およびネームスペースＩＤを含んでいてもよい。リードコマンド内のネームスペースＩＤは、データが読み出されるべき領域（ネームスペース）を一意に識別するための識別子である。
ネームスペース作成コマンドは、ＳＳＤ３に対し、ネームスペースの作成を要求するコマンドである。コピーコマンドは、ＳＳＤ３に対し、あるネームスペースの内容を別のネームスペースにコピーすることを要求する。より詳しくは、コピーコマンドは、ＳＳＤ３に対し、あるネームスペースのＬＵＴの内容を別のネームスペースのＬＵＴにコピーすることを要求する。
ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、ＥＣＣ回路１５を制御するように構成されたプロセッサである。ＣＰＵ１２は、上述のＦＴＬの処理に加え、サーバ（ホスト計算機）１００からの様々なコマンドを処理するためのコマンド処理等を実行する。
これらＦＴＬ処理およびコマンド処理は、ＣＰＵ１２によって実行されるファームウェアによって制御されてもよい。このファームウェアは、ＣＰＵ１２を、ネームスペース管理部２１、ＬＵＴコピー制御部２２、ライト禁止制御部２３、リード／ライト制御部２４、およびリフレッシュ制御部２５として機能させる。なお、ネームスペース管理部２１、ＬＵＴコピー制御部２２、ライト禁止制御部２３、リード／ライト制御部２４、およびリフレッシュ制御部２５はハードウェアによって実現されてもよい。
ネームスペース管理部２１は、複数のネームスペースを管理するためのマルチネームスペース管理機能を有する。各ネームスペースは、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ５内の一種の領域に相当する。ネームスペース管理部２１は、サーバ（ホスト計算機）１００からのネームスペース作成コマンドそれぞれに基づいて、複数のネームスペース、つまり複数の領域を作成する。換言すれば、ネームスペース管理部２１は、サーバ（ホスト計算機）１００からの領域それぞれのネームスペース作成コマンドに基づいて、ＮＡＮＤ型フラッシュメモリ５を複数の領域（ネームスペース）に論理的に分割する。
ＬＵＴコピー制御部２２は、サーバ（ホスト計算機）１００からのＬＵＴコピーコマンドに基づいて、コピー元ネームスペースに対応するＬＵＴの内容を、コピー先ネームスペースに対応するＬＵＴにコピーする。このＬＵＴコピーコマンドは、コピー元ネームスペースに格納されているデータをコピー先ネームスペースにコピーするためのコピーコマンドである。
ライト禁止制御部２３は、領域＃１（ネームスペース＃ＮＳ１）への仮想マシンイメージＡの書き込みの完了の後に、領域＃１（ネームスペース＃ＮＳ１）を、領域＃１（ネームスペース＃ＮＳ１）への書き込みが禁止されるリードオンリーモード（書き込み禁止モード）に設定する。同様に、ライト禁止制御部２３は、領域＃２（ネームスペース＃ＮＳ２）への仮想マシンイメージＢの書き込みの完了の後に、領域＃２（ネームスペース＃ＮＳ２）を、領域＃３（ネームスペース＃ＮＳ２）への書き込みが禁止されるリードオンリーモード（書き込み禁止モード）に設定する。
領域＃３１（ネームスペース＃ＮＳ３１）に対するリードコマンドをサーバ（ホスト計算機）１００から受信した場合、リード／ライト制御部２４は、ネームスペース＃ＮＳ３１に対応するＬＵＴ＃３１を参照することによって、リード対象の論理アドレスに対応する物理アドレスをＬＵＴ＃３１から取得する。そして、リード／ライト制御部２４は、この取得された物理アドレスによって指定されるＮＡＮＤ型フラッシュメモリ５の物理記憶位置からデータを読み出し、この読み出したデータをサーバ（ホスト計算機）１００に返す。領域＃３１（ネームスペース＃ＮＳ３１）は、仮想マシンＶＭ１の仮想ストレージ（仮想ディスク）として機能する。仮想マシンＶＭ１は、ネームスペース＃ＮＳ３１のＮＳＩＤ３１を含むリード要求（リードコマンド）をデバイスドライバ等を介して発行するだけで領域＃３１を自身の仮想ストレージとしてリードアクセスすることができる。
領域＃３１（ネームスペース＃ＮＳ３１）に対するライトコマンドをサーバ（ホスト計算機）１００から受信した場合、リード／ライト制御部２４は、書き込むべきデータを領域＃３１（ネームスペース＃ＮＳ３１）に書き込み、そして、ＬＵＴ＃３１を更新して、このデータが書き込まれた領域＃３１内の物理記憶位置を示す物理アドレスを、このデータの論理アドレスにマッピングする。仮想マシンＶＭ１は、ネームスペース＃ＮＳ３１のＮＳＩＤ３１を含むライト要求（ライトコマンド）をデバイスドライバ等を介して発行するだけで領域＃３１を自身の仮想ストレージとしてライトアクセスすることができる。
領域＃３２（ネームスペース＃ＮＳ３２）に対するリードコマンドをサーバ（ホスト計算機）１００から受信した場合、リード／ライト制御部２４は、ネームスペース＃ＮＳ３２に対応するＬＵＴ＃３２を参照することによって、リード対象の論理アドレスに対応する物理アドレスをＬＵＴ＃３２から取得する。そして、リード／ライト制御部２４は、この取得された物理アドレスによって指定されるＮＡＮＤ型フラッシュメモリ５の物理記憶位置からデータを読み出し、この読み出したデータをサーバ（ホスト計算機）１００に返す。領域＃３２（ネームスペース＃ＮＳ３２）は、仮想マシンＶＭ２の仮想ストレージ（仮想ディスク）として機能する。仮想マシンＶＭ２は、ネームスペース＃ＮＳ３２のＮＳＩＤ３２を含むリード要求（リードコマンド）をデバイスドライバ等を介して発行するだけで領域＃３２を自身の仮想ストレージとしてリードアクセスすることができる。
領域＃３２（ネームスペース＃ＮＳ３２）に対するライトコマンドをサーバ（ホスト計算機）１００から受信した場合、リード／ライト制御部２４は、書き込むべきデータを領域＃３２（ネームスペース＃ＮＳ３２）に書き込み、そして、ＬＵＴ＃３２を更新して、このデータが書き込まれた領域＃３２内の物理記憶位置を示す物理アドレスを、このデータの論理アドレスにマッピングする。仮想マシンＶＭ２は、ネームスペース＃ＮＳ３２のＮＳＩＤ３２を含むライト要求（ライトコマンド）をデバイスドライバ等を介して発行するだけで領域＃３２を自身の仮想ストレージとしてライトアクセスすることができる。
リフレッシュ制御部２５は、領域＃３１（ネームスペース＃ＮＳ３１）に割り当てられているブロック群からリフレッシュ条件を満たすブロックを検出する。そして、リフレッシュ制御部２５は、検出されたブロック内のデータの誤りを訂正し、誤りが訂正されたデータを、検出されたブロックと同じブロックに書き戻す。
なお、図１２、図１３で説明したように、リフレッシュ制御部２５は、誤りが訂正されたデータを、検出されたブロックとは異なる別のブロック（移動先ブロック）に書き込むこともできる。この場合、リフレッシュ制御部２５は、検出されたブロックを指定するブロックアドレスが移動先ブロックのブロックアドレスに変換されるように、ブロックアドレス変換テーブルＴ１に移動先ブロックのブロックアドレスを格納する。
ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御する。ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭコントローラである。ＤＲＡＭ６の記憶領域の一部は、サーバ（ホスト計算機）１００からのライトデータを一時的に格納するライトバッファ（ＷＢ）３１を格納するために使用される。また、ＤＲＡＭ６の記憶領域の他の一部は、ＬＵＴ＃１、ＬＵＴ＃２、…ＬＵＴ＃３１、ＬＵＴ＃３２、ＬＵＴ＃３３を格納するために使用される。
ＥＣＣ回路１５は、ＥＣＣエンコーダとＥＣＣデコーダとを含む。ＥＣＣエンコーダは、書き込むべきデータ（ユーザデータ）を符号化して、ユーザデータと誤り訂正符号（ＥＣＣ）とを含むメモリ書き込みデータを生成する。ＥＣＣデコーダは、ユーザデータと誤り訂正符号（ＥＣＣ）とを含むメモリ読み出しデータを復号して、ユーザデータの誤りを訂正する。
図１６は、領域＃１に仮想マシンイメージを書き込む処理の手順を示す。
サーバ（ホスト計算機）１００は、領域＃１（ネームスペース＃ＮＳ１）に仮想マシンイメージＡを書き込むためのライト要求をＳＳＤ３に送出する。ＳＳＤ３のコントローラ４は、仮想マシンイメージＡを領域＃１（ネームスペース＃ＮＳ１）に書き込む（ステップＳ１０１）。そして、コントローラ４は、ＬＵＴ＃１を更新して、仮想マシンイメージＡに対応する複数のＬＢＡに、仮想マシンイメージＡが書き込まれた領域＃１内の物理記憶位置を示す物理アドレスそれぞれをマッピングする（ステップＳ１０２）。
仮想マシンイメージＡの全てが領域＃１に書き込まれた後、サーバ１００（ホスト計算機）の管理者の操作に基づいて、サーバ（ホスト計算機）１００は、仮想マシンイメージＡの書き込み完了をＳＳＤ３に通知してもよい。この通知に応答して、コントローラ４は、領域＃１（ネームスペース＃ＮＳ１）を書き込み禁止モード（書き込みが禁止され且つリードだけが許可されたリードオンリーモード）に設定する（ステップＳ１０３）。なお、ステップＳ１０３では、領域＃１（ネームスペース＃ＮＳ１）をリードオンリーモードに設定するだけでなく、領域＃１（ネームスペース＃ＮＳ１）に対するガベージコレクションの実行を禁止してもよい。
図１７は、仮想ストレージ（領域＃３１または領域＃３２）を作成する処理の手順を示す。
新たな仮想ストレージを作成することが必要な時、サーバ（ホスト計算機）１００は、仮想ストレージの作成するために、ネームスペース作成コマンドをＳＳＤ３に送出する。ＳＳＤ３のコントローラ４は、ネームスペースを作成し、幾つかの数のブロックをこのネームスペースのために予約する（ステップＳ１１１）。そして、コントローラ４は、作成されたネームスペースにＩＤを割り当て、このネームスペースのＩＤをサーバ（ホスト計算機）１００に返す（ステップＳ１１２）。
サーバ（ホスト計算機）１００は、コピーコマンド（アドレス変換テーブルコピーコマンド）をＳＳＤ３に送出する。ＳＳＤ３のコントローラ４は、コピーコマンド内のコピー元パラメータによって指定されたＮＳＩＤに対応するＬＵＴの内容を、コピーコマンド内のコピー先パラメータによって指定されたＮＳＩＤに対応するＬＵＴにコピーする（ステップＳ１１３）。
図１８のフローチャートは、リード／ライト処理の手順を示す。
サーバ（ホスト計算機）１００からリード要求（リードコマンド）を受信すると（ステップＳ１２１のＹＥＳ）、ＳＳＤ３のコントローラ４は、リードコマンド内のＮＳＩＤによって指定されるネームスペースに対応するＬＵＴを参照して、リードコマンド内の論理アドレス（ＬＢＡ）に対応する物理アドレスをこのＬＵＴから取得する（ステップＳ１２２）。換言すれば、ある領域の論理アドレスを指定するリードコマンドを受信した時、コントローラ４は、この領域に対応するＬＵＴを参照して、リードコマンド内の論理アドレスに対応する物理アドレスを取得する。
コントローラ４は、この取得された物理アドレスに対応するＮＡＮＤ型フラッシュメモリ５内の物理記憶位置からデータを読み出し、この読み出したデータをサーバ（ホスト計算機）１００に返す（ステップＳ１２３）。本実施形態では、例えば、仮想ストレージ用の領域＃３１に対応するＬＵＴ＃３１には領域＃１のＬＵＴ＃１の内容がコピーされている。したがって、領域＃３１のある論理アドレスを指定するリードコマンドが受信された場合には、ＬＵＴ＃３１が参照され、そして、領域＃１内の物理記憶位置を示す物理アドレスがＬＵＴ＃３１から取得される。この結果、ＬＵＴ＃１の物理記憶位置からデータが読み出される。
サーバ（ホスト計算機）１００からライト要求（ライトコマンド）を受信すると（ステップＳ１２４のＹＥＳ）、ＳＳＤ３のコントローラ４は、ライトコマンド内のＮＳＩＤによって指定される書き込み先ネームスペースが書き込み禁止モード（リードオンリーモード）であるか否かを判定する（ステップＳ１２５）。換言すれば、ある領域の論理アドレスを指定するライトコマンドを受信した時、コントローラ４は、この領域が書き込み禁止モード（リードオンリーモード）であるか否かを判定する。
書き込み先ネームスペースが書き込み禁止モード（リードオンリーモード）に設定されているならば（ステップＳ１２４のＹＥＳ）、コントローラ４は、書き込み先ネームスペースへの書き込みが禁止されていることを示すエラー通知をサーバ（ホスト計算機）１００に返す（ステップＳ１２８）。
書き込み先ネームスペースが書き込み禁止モード（リードオンリーモード）ではないならば（ステップＳ１２４のＮＯ）、コントローラ４は、書き込み先ネームスペースに対応する領域にデータ（ライトデータ）を書き込む（ステップＳ１２６）。そして、コントローラ４は、ライトデータが書き込まれた物理記憶位置を示す物理アドレスがこのライトデータの論理アドレス（ＬＢＡ）にマッピングされるように、書き込み先ネームスペースに対応するＬＵＴを更新する（ステップＳ１２７）。
図１９のフローチャートは、リフレッシュ処理の手順を示す。
ＳＳＤ３のコントローラ４は、仮想マシンイメージが格納されているネームスペースに対応するブロック群、つまり仮想マシンイメージを格納しているブロック群から、リフレッシュ条件を満たすブロックを検出する（ステップＳ１３１）。コントローラ４は、この検出されたブロックからページ単位でデータを読み出し、読み出したデータの誤りをＥＣＣ回路１５を使用して訂正する（ステップＳ１３２）。ステップＳ１３２では、検出されたブロックの全てのページのデータの誤りが訂正される。コントローラ４は、検出されたブロックに消去動作を施して検出されたブロックの全てのメモリセルを消去状態にする（ステップＳ１３３）。そして、コントローラ４は、誤りが訂正された全てのページのデータを、検出されたブロックと同じブロックに書き戻す（ステップＳ１３４）。
図２０のフローチャートは、リフレッシュ処理の別の手順を示す。
ＳＳＤ３のコントローラ４は、仮想マシンイメージが格納されているネームスペースに対応するブロック群、つまり仮想マシンイメージを格納しているブロック群から、リフレッシュ条件を満たすブロックを検出する（ステップＳ１４１）。コントローラ４は、この検出されたブロックからページ単位でデータを読み出し、読み出したデータの誤りをＥＣＣ回路１５を使用して訂正する（ステップＳ１４２）。ステップＳ１４２では、検出されたブロックの全てのページのデータの誤りが訂正される。
コントローラ４は、検出されたブロックのビット誤り率またはリード回数がデータ移動用の閾値以上であるか否かを判定する（ステップＳ１４３）。この閾値は、誤りが訂正されたデータを検出されたブロックとは異なる別のブロックに移動すべきか否かを判定するための閾値である。
検出されたブロックのビット誤り率またはリード回数が閾値未満であるならば（ステップＳ１４３のＮＯ）、コントローラ４は、検出されたブロックに消去動作を施して検出されたブロックの全てのメモリセルを消去状態にする（ステップＳ１４４）。そして、コントローラ４は、誤りが訂正された全てのページのデータを、検出されたブロックと同じブロックに書き戻す（ステップＳ１４５）。
検出されたブロックのビット誤り率またはリード回数が閾値以上であるならば（ステップＳ１４３のＹＥＳ）、コントローラ４は、誤りが訂正された全てのページのデータを、検出されたブロックとは異なる別のブロック（移動先ブロック）に書き込む（ステップＳ１４６）。そして、コントローラ４は、検出されたブロックのブロックアドレスが移動先ブロックのブロックアドレスに変換されるように、ブロックアドレス変換テーブルＴ１を更新して、ブロックアドレス変換テーブルＴ１に移動先ブロックのブロックアドレスを格納する（ステップＳ１４７）。ステップＳ１４７では、移動先ブロックのブロックアドレスは、検出されたブロックのブロックアドレスに対応するエントリに格納される。
なお、ここでは、検出されたブロックのビット誤り率またはリード回数が閾値以上である場合にのみ、エラーが訂正されたデータを検出されたブロックとは異なる別のブロック（移動先ブロック）に書き込み、ブロックアドレス変換テーブルＴ１を更新する場合を説明したが、検出されたブロックのビット誤り率またはリード回数とは無関係に、エラーが訂正されたデータを、検出されたブロックとは異なる別のブロック（移動先ブロック）に書き込み、ブロックアドレス変換テーブルＴ１を更新してもよい。また、検出されたブロックに消去動作を施した結果、このブロックが不良ブロック（バッドブロック）となる場合もあり得る。この場合にも、エラーが訂正されたデータを、検出されたブロックとは異なる別のブロック（移動先ブロック）に書き込み、ブロックアドレス変換テーブルＴ１を更新してもよい。
図２１のフローチャートは、メモリセル当たりに１ビットのデータが書き込まれる第１の書き込みモードでデータを領域＃１（オリジナルの仮想マシンイメージを格納するオリジナルネームスペース）に書き込み、メモリセル当たりに複数のビットのデータが書き込まれる第２の書き込みモードでデータを領域＃３１（または領域＃３２）に書き込む処理の手順を示す。
ＳＳＤ３のコントローラ４は、書き込み先のネームスペースがオリジナルの仮想マシンイメージを格納すべきオリジナルネームスペース（領域＃１、または領域＃２）であるか否かを判定する（ステップＳ１５１）。
書き込み先のネームスペースがオリジナルネームスペース（領域＃１、または領域＃２）であるならば、コントローラ４は、メモリセル当たりに１ビットのデータが書き込まれる書き込みモード（ＳＬＣモード）で、データ（ここでは、オペレーティングシステムのバイナリイメージ、等）をオリジナルネームスペース（領域＃１、または領域＃２）に書き込む（ステップＳ１５２）。換言すれば、コントローラ４は、メモリセル当たりに１ビットのデータが書き込まれる書き込みモード（ＳＬＣモード）を使用して、領域＃１または領域＃２へのデータ書き込みを実行する。
一方、書き込み先のネームスペースが仮想マシン用の仮想ストレージとして利用されるネームスペース（領域＃３１、領域＃３２、または領域＃３３）であるならば、コントローラ４は、メモリセル当たりに複数ビットのデータが書き込まれる書き込みモード（ＭＬＣモードまたはＴＬＣモード）で、データを、仮想ストレージとして利用されるネームスペース（領域＃３１、領域＃３２、または領域＃３３）に書き込む（ステップＳ１５３）。換言すれば、コントローラ４は、メモリセル当たりに複数ビットのデータが書き込まれる書き込みモード（ＭＬＣモードまたはＴＬＣモード）を使用して、領域＃３１または領域＃３２へのデータ書き込みを実行する。
図２２は、複数のＳＳＤ３を含むサーバ（ホスト計算機）１００の構成例を示す。
このサーバ（ホスト計算機）１００として機能する情報処理装置は、ラックに収容可能な薄い箱形の筐体３０１を備える。多数のＳＳＤ３は筐体３０１内に配置されてもよい。この場合、各ＳＳＤ３は筐体３０１の前面３０１Ａに設けられたスロットに取り外し可能に挿入されてもよい。
システムボード（マザーボード）３０２は筐体３０１内に配置される。システムボード（マザーボード）３０２上においては、物理ＣＰＵ、物理メモリ、物理ＮＩＣを含む様々な電子部品が実装されている。
以上説明したように、本実施形態によれば、サーバ（ホスト計算機）１００からの要求に応じて、オリジナルデータ（第１のデータ）を格納している領域＃１に対応するＬＵＴ＃１の内容が、領域＃３１に対応するＬＵＴ＃３１にコピーされる。そして、サーバ（ホスト計算機）１００からの領域＃３１の論理アドレスを指定するリード要求の受信の度、ＬＵＴ＃３１に基づいて、第１のデータの一部が領域＃１から読み出されてサーバ（ホスト計算機）１００に返される。したがって、領域＃１に格納されている第１のデータを領域＃３１にコピーすることなく、領域＃１に格納されている第１のデータを、領域＃３１の論理アドレスそれぞれを介してリードアクセスすることができる。
また、領域＃３１の論理アドレスを指定するライト要求がサーバ（ホスト計算機）１００から受信された場合、書き込まれるべき第２のデータが領域＃３１に書き込まれると共に、第２のデータが書き込まれた領域＃３１内の物理記憶位置を示す物理アドレスがライト要求によって指定された論理アドレスにマッピングされるようにＬＵＴ＃３１が更新される。このように、ＬＵＴ＃３１が更新されるので、第２のデータが領域＃３１に書き込まれた後に第２のデータに対するリード要求がサーバ（ホスト計算機）１００から受信された場合には、この更新されたＬＵＴ＃３１に基づいて、第２のデータを領域＃３１から読み出してサーバ（ホスト計算機）１００に返すことができる。このように、書き込まれるべきデータは領域＃３１に書き込まれ、領域＃３１に書き込まれたデータは領域＃３１から読み出される。したがって、領域＃１のオリジナルデータ（第１のデータ）が複数の領域（領域＃３１、＃３２、…）によって共有されている場合であっても、矛盾が発生することはない。また、領域＃１はもっぱらリードに使用されることになるので、領域＃１の書き替え回数を低い値に維持することができる。
また、第１の領域に割り当てられているブロック群からリフレッシュ条件を満たすブロックが検出され、検出されたブロック内のデータの誤りが訂正され、誤りが訂正されたデータが、検出されたブロックと同じブロックに書き戻される。したがって、ＬＵＴ＃１、ＬＵＴ＃３１を更新することなく、第１の領域のリフレッシュ動作を実行することができる。領域＃１に割り当てられた各ブロックの書き換え回数は非常に少ない。したがって、たとえ誤りが訂正されたデータが検出されたブロックと同じブロックに書き戻されても、このブロックの書き替え回数（プログラム／イレーズサイクルの数）が制限値に近づくことはない。よって、誤りが訂正されたデータを検出されたブロックと同じブロックに書き戻すという改良されたリフレッシュ動作は、領域＃１に割り当てられた各ブロックの信頼性を効率良く改善することができる。
なお、本実施形態では、不揮発性メモリとしてＮＡＮＤ型フラッシュメモリを例示した。しかし、本実施形態の機能は、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、又は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような他の様々な不揮発性メモリにも適用できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、２１…ネームスペース管理部、２２…ＬＵＴコピー制御部、２３…ライト禁止制御部、２４…リード／ライト制御部、２５…リフレッシュ制御部、１００…サーバ（ホスト計算機）。

Claims (15)

  1. ホスト計算機に接続可能なメモリシステムであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されたコントローラとを具備し、
    前記コントローラは、
    前記不揮発性メモリ内の複数の領域を管理し、前記複数の領域は、他の領域から参照される第１のデータを格納している第１の領域と、前記第１のデータを参照する第２の領域とを含み、
    前記ホスト計算機からの要求に応じて、前記第１の領域に対応する第１の論理物理アドレス変換テーブルの内容を、前記第２の領域に対応する第２の論理物理アドレス変換テーブルにコピーし、
    前記ホスト計算機からの前記第２の領域の論理アドレスを指定するリード要求に応じて、前記第２の論理物理アドレス変換テーブルに基づいて、前記第１のデータの一部を前記第１の領域から読み出して前記ホスト計算機に返し、
    前記ホスト計算機からの前記第２の領域の論理アドレスを指定するライト要求に応じて、書き込まれるべき第２のデータを前記第２の領域に書き込むと共に、前記第２のデータが書き込まれた前記第２の領域内の物理記憶位置を示す物理アドレスが前記ライト要求によって指定された前記論理アドレスにマッピングされるように前記第２の論理物理アドレス変換テーブルを更新し、
    前記第１の領域に割り当てられている前記不揮発性メモリの第１のブロック群からリフレッシュ条件を満たすブロックを検出し、前記検出されたブロック内のデータの誤りを訂正し、誤りが訂正されたデータを、前記検出されたブロックと同じブロックに書き戻す、メモリシステム。
  2. 前記第１の領域は、オペレーティングシステムを前記第１のデータとして格納しており、
    前記第２の領域は、前記ホスト計算機上の仮想マシンによってアクセスされる仮想ストレージとして利用され、前記仮想マシンは前記オペレーティングシステムを実行する請求項１記載のメモリシステム。
  3. 前記第１の領域は、オペレーティングシステムおよびアプリケーションプログラムを前記第１のデータとして格納しており、
    前記第２の領域は、前記ホスト計算機上の仮想マシンによってアクセスされる仮想ストレージとして利用され、前記仮想マシンは前記オペレーティングシステムおよび前記アプリケーションプログラムを実行する請求項１記載のメモリシステム。
  4. 前記コントローラは、前記第２のデータが前記第２の領域に書き込まれた後に前記第２のデータに対するリード要求を前記ホスト計算機から受信した場合、前記更新された第２のアドレス変換テーブルに基づいて、前記第２のデータを前記第２の領域から読み出して前記ホスト計算機に返す請求項１記載のメモリシステム。
  5. 前記複数の領域は、前記第１のデータを参照する第３の領域をさらに含み、
    前記コントローラは、
    前記ホスト計算機からの要求に応じて、前記第１の論理物理アドレス変換テーブルの内容を、前記第３の領域に対応する第３の論理物理アドレス変換テーブルにコピーし、
    前記ホスト計算機からの前記第３の領域の論理アドレスを指定するリード要求に応じて、前記第３の論理物理アドレス変換テーブルに基づいて、前記第１のデータの一部を前記第１の領域から読み出して前記ホスト計算機に返し、
    前記ホスト計算機からの前記第３の領域の論理アドレスを指定するライト要求に応じて、書き込まれるべき第３のデータを前記第３の領域に書き込むと共に、前記第３のデータが書き込まれた前記第３の領域内の物理記憶位置を示す物理アドレスが前記ライト要求によって指定された前記論理アドレスにマッピングされるように前記第３の論理物理アドレス変換テーブルを更新する請求項１記載のメモリシステム。
  6. 前記コントローラは、
    前記ホスト計算機からの要求に応じて、前記第１のデータを前記第１の領域に書き込み、
    前記第１のデータの書き込みの完了の後に、前記第１の領域を、前記第１の領域への書き込みが禁止されるリードオンリーモードに設定する請求項１記載のメモリシステム。
  7. 前記コントローラは、
    前記検出されたブロックのビット誤り率またはリード回数が閾値以上である場合、前記誤りが訂正されたデータを前記検出されたブロックとは異なる別のブロックに書き込み、
    前記第１の論理物理アドレス変換テーブルまたは前記第２の論理物理アドレス変換テーブルから取得された物理アドレス内に含まれる前記検出されたブロックのブロックアドレスが前記別のブロックのブロックアドレスに変換されるように、変換前のブロックアドレスそれぞれと変換後のブロックアドレスそれぞれとの間のマッピングを管理するブロックアドレス変換テーブルに前記別のブロックのブロックアドレスを格納する請求項１記載のメモリシステム。
  8. 前記第１の領域に割り当てられている前記第１のブロック群は、メモリセル当たりに１ビットのデータを格納可能な第１のタイプのブロック群であり、
    前記第２の領域に割り当てられている前記不揮発性メモリの第２のブロック群は、メモリセル当たりに複数ビットのデータを格納可能な第２のタイプのブロック群である請求項１記載のメモリシステム。
  9. 前記コントローラは、
    メモリセル当たりに１ビットのデータが書き込まれる第１の書き込みモードを使用して前記第１の領域へのデータ書き込みを実行し、
    メモリセル当たりに複数ビットのデータが書き込まれる第２の書き込みモードを使用して前記第２の領域へのデータ書き込みを実行する請求項１記載のメモリシステム。
  10. ホスト計算機に接続可能なメモリシステムであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されたコントローラとを具備し、
    前記コントローラは、
    前記不揮発性メモリ内の複数の領域を管理し、前記複数の領域は、他の領域から参照される第１のデータを格納している第１の領域と、前記第１のデータを参照する第２の領域とを含み、
    前記ホスト計算機からの要求に応じて、前記第１の領域に対応する第１の論理物理アドレス変換テーブルの内容を、前記第２の領域に対応する第２の論理物理アドレス変換テーブルにコピーし、
    前記ホスト計算機からの前記第２の領域の論理アドレスを指定するリード要求に応じて、前記第２の論理物理アドレス変換テーブルに基づいて、前記第１のデータの一部を前記第１の領域から読み出して前記ホスト計算機に返し、
    前記ホスト計算機からの前記第２の領域の論理アドレスを指定するライト要求に応じて、書き込まれるべき第２のデータを前記第２の領域に書き込むと共に、前記第２のデータが書き込まれた前記第２の領域内の物理記憶位置を示す物理アドレスが前記ライト要求によって指定された前記論理アドレスにマッピングされるように前記第２の論理物理アドレス変換テーブルを更新し、
    前記第１の領域に割り当てられている前記不揮発性メモリの第１のブロック群からリフレッシュ条件を満たすブロックを検出し、前記検出されたブロック内のデータの誤りを訂正し、誤りが訂正されたデータを、前記検出されたブロックとは異なる別のブロックに書き込み、
    前記第１の論理物理アドレス変換テーブルまたは前記第２の論理物理アドレス変換テーブルから取得された物理アドレス内に含まれる前記検出されたブロックのブロックアドレスが前記別のブロックのブロックアドレスに変換されるように、変換前のブロックアドレスそれぞれと変換後のブロックアドレスそれぞれとの間のマッピングを管理するブロックアドレス変換テーブルに前記別のブロックのブロックアドレスを格納する、メモリシステム。
  11. 前記第１の領域は、オペレーティングシステムを前記第１のデータとして格納しており、
    前記第２の領域は、前記ホスト計算機上の仮想マシンによってアクセスされる仮想ストレージとして利用され、前記仮想マシンは前記オペレーティングシステムを実行する請求項１０記載のメモリシステム。
  12. 前記第１の領域は、オペレーティングシステムおよびアプリケーションプログラムを前記第１のデータとして格納しており、
    前記第２の領域は、前記ホスト計算機上の仮想マシンによってアクセスされる仮想ストレージとして利用され、前記仮想マシンは前記オペレーティングシステムおよび前記アプリケーションプログラムを実行する請求項１０記載のメモリシステム。
  13. 仮想マシンが実行される仮想化環境を含むサーバに接続可能なメモリシステムであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されたコントローラとを具備し、
    前記コントローラは、
    前記不揮発性メモリ内の複数の領域を管理し、前記複数の領域は、前記仮想マシン用のゲストオペレーティングシステムとして利用されるオペレーティングシステムを格納している第１の領域と、前記仮想マシンによってアクセスされる仮想ストレージとして利用される第２の領域とを含み、
    前記第１の領域に対応する第１の論理物理アドレス変換テーブルの内容を、前記第２の領域に対応する第２の論理物理アドレス変換テーブルにコピーし、
    前記仮想マシンからの前記第２の領域の論理アドレスを指定するリード要求に応じて、前記第２の論理物理アドレス変換テーブルに基づいて、前記オペレーティングシステムの一部を前記第１の領域から読み出して前記仮想マシンに返し、
    前記仮想マシンからの前記第２の領域の論理アドレスを指定するライト要求に応じて、書き込まれるべき第２のデータを前記第２の領域に書き込むと共に、前記第２のデータが書き込まれた前記第２の領域内の物理記憶位置を示す物理アドレスが前記ライト要求によって指定された前記論理アドレスにマッピングされるように前記第２の論理物理アドレス変換テーブルを更新し、
    前記第１の領域に割り当てられている前記不揮発性メモリの第１のブロック群からリフレッシュ条件を満たすブロックを検出し、前記検出されたブロック内のデータの誤りを訂正し、誤りが訂正されたデータを、前記検出されたブロックと同じブロックに書き戻す、メモリシステム。
  14. 前記第１の領域は、前記オペレーティングシステムおよびアプリケーションプログラムを格納しており、
    前記仮想マシンは、前記オペレーティングシステムおよび前記アプリケーションプログラムを実行する請求項１３記載のメモリシステム。
  15. 前記コントローラは、
    前記検出されたブロックのビット誤り率またはリード回数が閾値以上である場合、前記誤りが訂正されたデータを前記検出されたブロックとは異なる別のブロックに書き込み、
    前記第１の論理物理アドレス変換テーブルまたは前記第２の論理物理アドレス変換テーブルから取得された物理アドレス内に含まれる前記検出されたブロックのブロックアドレスが前記別のブロックのブロックアドレスに変換されるように、変換前のブロックアドレスそれぞれと変換後のブロックアドレスそれぞれとの間のマッピングを管理するブロックアドレス変換テーブルに前記別のブロックのブロックアドレスを格納する請求項１３記載のメモリシステム。
JP2017126616A 2017-06-28 2017-06-28 メモリシステム Pending JP2019008730A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017126616A JP2019008730A (ja) 2017-06-28 2017-06-28 メモリシステム
US15/820,516 US10719393B2 (en) 2017-06-28 2017-11-22 Memory system for controlling nonvolatile memory
CN201810021540.6A CN109144888B (zh) 2017-06-28 2018-01-10 存储器系统
US16/909,015 US11221914B2 (en) 2017-06-28 2020-06-23 Memory system for controlling nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017126616A JP2019008730A (ja) 2017-06-28 2017-06-28 メモリシステム

Publications (1)

Publication Number Publication Date
JP2019008730A true JP2019008730A (ja) 2019-01-17

Family

ID=64734411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126616A Pending JP2019008730A (ja) 2017-06-28 2017-06-28 メモリシステム

Country Status (3)

Country Link
US (2) US10719393B2 (ja)
JP (1) JP2019008730A (ja)
CN (1) CN109144888B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020123038A (ja) * 2019-01-29 2020-08-13 キオクシア株式会社 メモリシステムおよび制御方法
JP2020123039A (ja) * 2019-01-29 2020-08-13 キオクシア株式会社 メモリシステムおよび制御方法
JP2022007376A (ja) * 2020-06-26 2022-01-13 キオクシア株式会社 メモリシステムおよび制御方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204126A (ja) * 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
CN105278876B (zh) * 2015-09-23 2018-12-14 华为技术有限公司 一种固态硬盘的数据擦除方法及装置
JP7030463B2 (ja) 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム
JP6837419B2 (ja) * 2017-12-05 2021-03-03 ルネサスエレクトロニクス株式会社 半導体記憶装置、及び半導体記憶装置のリフレッシュ方法
US10990520B2 (en) * 2018-12-10 2021-04-27 Storart Technology Co., Ltd. Method for gabage collecting for non-volatile memory
KR20200084200A (ko) * 2019-01-02 2020-07-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20200085510A (ko) * 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법과, 이를 위한 컨트롤러
CN109828931B (zh) * 2019-01-25 2020-12-01 深圳忆联信息系统有限公司 一种dram碎片管理方法及其装置
TWI698749B (zh) * 2019-03-13 2020-07-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
JP6898393B2 (ja) * 2019-03-22 2021-07-07 株式会社日立製作所 ストレージシステム及びデータ転送方法
US11061787B2 (en) * 2019-04-23 2021-07-13 Micron Technology, Inc. Custom error recovery in selected regions of a data storage device
CN110209602A (zh) * 2019-05-17 2019-09-06 北京航空航天大学 跨域虚拟数据空间中区域划分及空间分配方法
US10860228B1 (en) * 2019-06-24 2020-12-08 Western Digital Technologies, Inc. Method to switch between traditional SSD and open-channel SSD without data loss
KR20210001206A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN110321081B (zh) * 2019-07-08 2023-06-06 深圳忆联信息系统有限公司 一种闪存读缓存的方法及其系统
JP6942163B2 (ja) * 2019-08-06 2021-09-29 株式会社日立製作所 ドライブボックス、ストレージシステム及びデータ転送方法
EP3792800A1 (en) * 2019-09-12 2021-03-17 Nxp B.V. Managing equally sized virtual memory regions and physical memory regions in an electronic device
JP7346311B2 (ja) * 2020-01-16 2023-09-19 キオクシア株式会社 メモリシステム
US11907570B2 (en) 2020-02-25 2024-02-20 Micron Technology, Inc. Predictive media management for read disturb
US12086072B1 (en) * 2020-03-11 2024-09-10 Amazon Technologies, Inc. Memory vulnerability mitigation
US11789611B2 (en) 2020-04-24 2023-10-17 Netapp, Inc. Methods for handling input-output operations in zoned storage systems and devices thereof
JP7457248B2 (ja) * 2020-05-27 2024-03-28 株式会社バッファロー 記憶装置
KR20220003757A (ko) 2020-07-02 2022-01-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
WO2022021280A1 (zh) * 2020-07-31 2022-02-03 华为技术有限公司 存储控制器、存储控制方法、固态硬盘及存储系统
US11836077B2 (en) 2020-09-01 2023-12-05 Micron Technology, Inc. Dynamically tuning host performance booster thresholds
CN112162935B (zh) * 2020-09-30 2021-06-08 深圳市时创意电子有限公司 存储芯片的数据处理方法、装置、计算机设备及存储介质
CN112199044B (zh) * 2020-10-10 2023-04-25 中国人民大学 面向多租户的ftl设置方法、系统、计算机程序及存储介质
US11762680B2 (en) * 2020-10-20 2023-09-19 Alilbaba Group Holding Limited Method and system of host resource utilization reduction
US12164796B2 (en) * 2020-12-16 2024-12-10 Kioxia Corporation Systems and methods for data copy offload for storage devices
US11340987B1 (en) 2021-03-04 2022-05-24 Netapp, Inc. Methods and systems for raid protection in zoned solid-state drives
JP2022143762A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 メモリシステム、制御方法およびメモリコントローラ
CN115185450A (zh) * 2021-04-01 2022-10-14 戴尔产品有限公司 用于迁移、复制和备份的基于阵列的拷贝机制
JP2023002294A (ja) * 2021-06-22 2023-01-10 キオクシア株式会社 メモリシステムおよびリフレッシュ制御方法
US11762735B2 (en) * 2021-10-01 2023-09-19 Western Digital Technologies, Inc. Interleaved ECC coding for key-value data storage devices
US11797377B2 (en) 2021-10-05 2023-10-24 Netapp, Inc. Efficient parity determination in zoned solid-state drives of a storage system
US11714565B2 (en) * 2021-11-18 2023-08-01 Western Digital Technologies, Inc. Block budget enhancement mechanisms for memory
US11803329B2 (en) 2021-11-22 2023-10-31 Netapp, Inc. Methods and systems for processing write requests in a storage system
US11934264B2 (en) 2021-11-22 2024-03-19 Western Digital Technologies, Inc. ECC parity biasing for Key-Value data storage devices
JP2023079292A (ja) * 2021-11-29 2023-06-08 ラピステクノロジー株式会社 半導体記憶装置、データ書込方法及び半導体記憶装置の製造方法
EP4449238A1 (en) 2021-12-16 2024-10-23 NetApp, Inc. Scalable solid-state storage system and methods thereof
US11816359B2 (en) 2021-12-16 2023-11-14 Netapp, Inc. Scalable solid-state storage system and methods thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047623B2 (ja) * 1982-02-12 1985-10-22 株式会社日立製作所 アドレス変換方式
JP3102495B2 (ja) * 1989-12-28 2000-10-23 株式会社日立製作所 仮想記憶管理方法
JP3579389B2 (ja) * 2001-11-30 2004-10-20 株式会社東芝 ディスクアレイ装置及び同装置におけるデータ復旧方法
JP3526452B2 (ja) * 2001-12-18 2004-05-17 株式会社東芝 ディスクアレイ装置及びデータバックアップ方法
JP3702231B2 (ja) * 2002-01-31 2005-10-05 株式会社東芝 ディスクアレイ装置及び同装置における動的記憶容量拡張方法
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
JP5221699B2 (ja) * 2011-03-23 2013-06-26 株式会社東芝 半導体記憶装置
US8972651B2 (en) * 2011-10-05 2015-03-03 Hitachi, Ltd. Storage system and storage method
JP5907739B2 (ja) * 2012-01-26 2016-04-26 株式会社日立製作所 不揮発性記憶装置
US8880687B1 (en) * 2012-02-06 2014-11-04 Netapp, Inc. Detecting and managing idle virtual storage servers
CN103377129B (zh) * 2012-04-11 2016-04-06 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
JP2015162001A (ja) 2014-02-26 2015-09-07 富士通株式会社 ストレージ管理装置、ストレージ装置、及びストレージ管理プログラム
JP6385556B2 (ja) * 2015-02-27 2018-09-05 株式会社日立製作所 不揮発性メモリデバイスおよび不揮発性メモリデバイスのデータ記憶方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020123038A (ja) * 2019-01-29 2020-08-13 キオクシア株式会社 メモリシステムおよび制御方法
JP2020123039A (ja) * 2019-01-29 2020-08-13 キオクシア株式会社 メモリシステムおよび制御方法
JP7155028B2 (ja) 2019-01-29 2022-10-18 キオクシア株式会社 メモリシステムおよび制御方法
JP7178916B2 (ja) 2019-01-29 2022-11-28 キオクシア株式会社 メモリシステムおよび制御方法
JP2023010765A (ja) * 2019-01-29 2023-01-20 キオクシア株式会社 メモリシステム
JP7392080B2 (ja) 2019-01-29 2023-12-05 キオクシア株式会社 メモリシステム
JP2022007376A (ja) * 2020-06-26 2022-01-13 キオクシア株式会社 メモリシステムおよび制御方法
JP7475989B2 (ja) 2020-06-26 2024-04-30 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
CN109144888A (zh) 2019-01-04
US20200319966A1 (en) 2020-10-08
US20190004964A1 (en) 2019-01-03
US11221914B2 (en) 2022-01-11
US10719393B2 (en) 2020-07-21
CN109144888B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN109144888B (zh) 存储器系统
US12038834B2 (en) Memory system and method for controlling nonvolatile memory during command processing without replacing defective blocks
US11669444B2 (en) Computing system and method for controlling storage device
JP6785205B2 (ja) メモリシステムおよび制御方法
CN109725846B (zh) 存储器系统及控制方法
JP6785204B2 (ja) メモリシステムおよび制御方法
JP6414852B2 (ja) メモリシステムおよび制御方法
CN114258535A (zh) 使用PCIe连接的远存储器的存储器分层
JP7178916B2 (ja) メモリシステムおよび制御方法
KR102281750B1 (ko) 비-휘발성 메모리에서 데이터 유효성 추적
JP2020021232A (ja) 情報処理システム
US10861580B2 (en) Memory system for controlling nonvolatile memory
JP7013546B2 (ja) メモリシステム
CN113064548A (zh) 存储器子系统中的逻辑到物理页转译中的相干性问题解决方案
JP7524443B2 (ja) メモリシステムおよび制御方法
JP7167295B2 (ja) メモリシステムおよび制御方法
JP7567009B2 (ja) メモリシステムおよび制御方法
JP7204020B2 (ja) 制御方法
JP6666405B2 (ja) メモリシステムおよび制御方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180830