[go: up one dir, main page]

JP2018163904A - Manufacturing method of printed wiring board - Google Patents

Manufacturing method of printed wiring board Download PDF

Info

Publication number
JP2018163904A
JP2018163904A JP2017058667A JP2017058667A JP2018163904A JP 2018163904 A JP2018163904 A JP 2018163904A JP 2017058667 A JP2017058667 A JP 2017058667A JP 2017058667 A JP2017058667 A JP 2017058667A JP 2018163904 A JP2018163904 A JP 2018163904A
Authority
JP
Japan
Prior art keywords
layer
forming
solder resist
opening
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017058667A
Other languages
Japanese (ja)
Inventor
外茂也 台蔵
Tomoya Taizo
外茂也 台蔵
展久 黒田
Nobuhisa Kuroda
展久 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2017058667A priority Critical patent/JP2018163904A/en
Publication of JP2018163904A publication Critical patent/JP2018163904A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a printed wiring board having high insulation reliability of a metal post.SOLUTION: After electrolytic plating for forming a convex pads 82 is completed, a solder resist layer 70 is formed. Therefore, insulation reliability of a first conductor layer 34 exposed from an opening 71 of the solder resist layer is increased, and a short circuit between metal posts 88 formed on the first conductor layer 34 is unlikely to occur.SELECTED DRAWING: Figure 1

Description

本発明は、凸パッドと金属ポストとを有するプリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board having a convex pad and a metal post.

特許文献1は、金属ポストとフィリップチップパッドとを有するプリント配線板の製造方法を開示している。特許文献1では、フィリップチップパッドを露出させる開口を備えるソルダーレジスト層の形成後、めっきによりソルダーレジスト層上に金属ポストを形成している。 Patent document 1 is disclosing the manufacturing method of the printed wiring board which has a metal post and a lip chip pad. In Patent Document 1, a metal post is formed on a solder resist layer by plating after the formation of a solder resist layer having an opening exposing a Philip chip pad.

特開2016−21475号公報JP-A-2006-21475

[特許文献1の課題]
特許文献1では、フィリップチップパッドを露出させる開口を備えるソルダーレジスト層の形成後、めっきによりソルダーレジスト層上に金属ポスト(凸パッド)を形成するため、フィリップチップパッドの絶縁信頼性を高めるのが難しいと考えられる。
[Problems of Patent Document 1]
In Patent Document 1, since a metal post (convex pad) is formed on the solder resist layer by plating after the formation of the solder resist layer having an opening exposing the Philip chip pad, the insulation reliability of the Philip chip pad is improved. It seems difficult.

本発明に係るプリント配線板の製造方法は、金属箔を備える支持板上に、前記金属箔側の第1導体層と、前記金属箔の反対側の第2導体層と、前記第1導体層と前記第2導体層とを接続するビア導体を有する樹脂絶縁層を形成することと、前記支持板と、前記金属箔及び樹脂絶縁層とを分離することと、前記金属箔上に凸パッド形成用の開口を有する第1めっきレジストを形成することと、前記第1めっきレジストの前記凸パッド形成用の開口内に電解めっき膜により凸パッドを形成することと、前記第1めっきレジストを除去することと、前記凸パッドの非形成部分の前記金属箔を除去することと、前記樹脂絶縁層、前記第1導体層、前記金属ポスト上にソルダーレジスト層を形成することと、前記ソルダーレジスト層の厚みを薄くして、前記凸パッドの上部を露出させることと、前記ソルダーレジスト層に金属ポストを設ける前記第1導体層を露出させる開口を形成することと、前記ソルダーレジスト層上、前記開口内にシード層を形成することと、前記シード層上に金属ポスト形成用の開口を有する第2めっきレジストを形成することと、前記金属ポスト形成用の開口内に電解めっき膜により金属ポストを形成することと、前記第2めっきレジストを除去することと、前記金属ポストの非形成部分の前記シード層を除去することと、を有する。 The printed wiring board manufacturing method according to the present invention includes a first conductor layer on the metal foil side, a second conductor layer on the opposite side of the metal foil, and the first conductor layer on a support plate including the metal foil. Forming a resin insulation layer having via conductors connecting the second conductor layer and the support plate, separating the metal foil and the resin insulation layer, and forming a convex pad on the metal foil Forming a first plating resist having an opening for forming, forming a convex pad with an electrolytic plating film in the opening for forming the convex pad of the first plating resist, and removing the first plating resist Removing the metal foil in the non-formed portion of the convex pad; forming a solder resist layer on the resin insulating layer, the first conductor layer, and the metal post; and Reduce the thickness, Exposing an upper portion of the convex pad; forming an opening for exposing the first conductor layer providing a metal post on the solder resist layer; and forming a seed layer on the solder resist layer in the opening. Forming a second plating resist having an opening for forming a metal post on the seed layer; forming a metal post by an electrolytic plating film in the opening for forming the metal post; Removing the plating resist and removing the seed layer in the non-formed portion of the metal post.

[実施形態の効果]
本発明の実施形態によれば、電解めっきで凸パッドが形成された後、ソルダーレジスト層が形成され、ソルダーレジスト層の厚みが薄くされて、凸パッドの上部が露出されてから、ソルダーレジスト層に金属ポストを設ける導体回路を露出させる開口が形成され、該開口に金属ポストが形成される。即ち、凸パッドを形成する電解めっきが終わってから、ソルダーレジスト層が形成される。このため、ソルダーレジスト層の開口から露出される第1導体層の絶縁信頼性が高くなり、第1導体層上に形成される金属ポスト間のショートが発生し難い。
[Effect of the embodiment]
According to the embodiment of the present invention, after the convex pad is formed by electrolytic plating, the solder resist layer is formed, the thickness of the solder resist layer is reduced, and the upper portion of the convex pad is exposed, and then the solder resist layer is exposed. An opening for exposing a conductor circuit on which a metal post is provided is formed, and a metal post is formed in the opening. That is, the solder resist layer is formed after the electrolytic plating for forming the convex pad is completed. For this reason, the insulation reliability of the 1st conductor layer exposed from the opening of a soldering resist layer becomes high, and it is hard to generate | occur | produce the short between metal posts formed on a 1st conductor layer.

図1(A)、図1(B)は本発明の第1実施形態に係るプリント配線板の製造工程図であり、図1(C)は第1実施形態の改変例に係るプリント配線板の断面図である。1A and 1B are manufacturing process diagrams of a printed wiring board according to the first embodiment of the present invention, and FIG. 1C is a printed wiring board according to a modification of the first embodiment. It is sectional drawing. 第1実施形態のプリント配線板の製造工程図Manufacturing process diagram of printed wiring board of first embodiment 第1実施形態のプリント配線板の製造工程図Manufacturing process diagram of printed wiring board of first embodiment 第1実施形態のプリント配線板の製造工程図Manufacturing process diagram of printed wiring board of first embodiment 第2実施形態のプリント配線板の製造工程図Manufacturing process diagram of printed wiring board of second embodiment

[第1実施形態]
図1(A)は、第1実施形態に係るプリント配線板の断面図である。
プリント配線板10は、第1面Fと第1面と反対側の第2面Sとを有する樹脂絶縁層50から成る。樹脂絶縁層50は、無機粒子を含む樹脂で形成され、芯材を有しない。樹脂絶縁層50は、第1面F側に第1導体層34が形成され、第2面S側に第2導体層58が形成されている。第1導体層34と第2導体層58とは樹脂絶縁層50に形成された貫通孔51にめっきを充填して成るビア導体60を介して接続されている。第1導体層34は、側面34Dと下面34Bが樹脂絶縁層50に埋まるように形成され、第1導体層34の上面34Uが樹脂絶縁層の第1面Fと同じ平面上に形成されている。第2導体層58は、樹脂絶縁層50の第2面Sから露出するように形成されている。樹脂絶縁層50の第1面F上、第1導体層34上にソルダーレジスト層70が形成されている。第1導体層34上には、ICチップ等の電子部品を搭載するための凸パッド82が設けられている。凸パッド82の上部はソルダーレジスト層70を貫通して露出している。ソルダーレジスト層70には、第1導体層34を露出させる開口71が形成される。開口71で露出される第1導体層34上に金属ポスト88が形成されている。
[First embodiment]
FIG. 1A is a cross-sectional view of the printed wiring board according to the first embodiment.
The printed wiring board 10 includes a resin insulating layer 50 having a first surface F and a second surface S opposite to the first surface. The resin insulating layer 50 is formed of a resin containing inorganic particles and does not have a core material. The resin insulating layer 50 has the first conductor layer 34 formed on the first surface F side and the second conductor layer 58 formed on the second surface S side. The first conductor layer 34 and the second conductor layer 58 are connected via a via conductor 60 formed by filling the through hole 51 formed in the resin insulating layer 50 with plating. The first conductor layer 34 is formed such that the side surface 34D and the lower surface 34B are embedded in the resin insulating layer 50, and the upper surface 34U of the first conductor layer 34 is formed on the same plane as the first surface F of the resin insulating layer. . The second conductor layer 58 is formed so as to be exposed from the second surface S of the resin insulating layer 50. A solder resist layer 70 is formed on the first surface F of the resin insulating layer 50 and on the first conductor layer 34. On the first conductor layer 34, a convex pad 82 for mounting an electronic component such as an IC chip is provided. The upper part of the convex pad 82 is exposed through the solder resist layer 70. An opening 71 for exposing the first conductor layer 34 is formed in the solder resist layer 70. A metal post 88 is formed on the first conductor layer 34 exposed at the opening 71.

図1(B)は、第1実施形態のプリント配線板10の応用例を示す。プリント配線板10には、金属ポスト88及び半田104を介してプリント配線板(上基板)210が搭載されている。プリント配線板10の凸パッド82上には、半田102を介してICチップ212が実装されている。第1実施形態のプリント配線板10は、凸パッド82がソルダーレジスト層70から突出しているため、ICチップ212との接続信頼性が高い。 FIG. 1B shows an application example of the printed wiring board 10 of the first embodiment. A printed wiring board (upper board) 210 is mounted on the printed wiring board 10 via a metal post 88 and solder 104. An IC chip 212 is mounted on the convex pad 82 of the printed wiring board 10 via the solder 102. The printed wiring board 10 of the first embodiment has high connection reliability with the IC chip 212 because the convex pad 82 protrudes from the solder resist layer 70.

[第1実施形態のプリント配線板の製造方法]
図2〜図4は第1実施形態のプリント配線板の製造方法を示す。
銅箔32を備える支持板30上に、第1導体層34が形成される。銅箔32及び第1導体層34上に、銅箔側の第1面Fと第1面と反対側の第2面Sとを有する樹脂絶縁層50が形成される。そして、レーザで第1導体層34に至る貫通孔51が形成され、貫通孔51内及び樹脂絶縁層50の第2面Sにシード層53が形成される。めっきレジスト(図示されず)が形成され、めっきレジストの非形成部に電解めっき54が形成され、電解めっきにより貫通孔51内にビア導体60が形成され、樹脂絶縁層50上に第2導体層58が形成される。第2導体層の非形成部分のシード層53が剥離される(図2(A))。
[Method for Manufacturing Printed Wiring Board of First Embodiment]
2 to 4 show a method for manufacturing a printed wiring board according to the first embodiment.
A first conductor layer 34 is formed on the support plate 30 including the copper foil 32. A resin insulating layer 50 having a first surface F on the copper foil side and a second surface S opposite to the first surface is formed on the copper foil 32 and the first conductor layer 34. Then, a through hole 51 reaching the first conductor layer 34 is formed by a laser, and a seed layer 53 is formed in the through hole 51 and on the second surface S of the resin insulating layer 50. A plating resist (not shown) is formed, electrolytic plating 54 is formed in a portion where the plating resist is not formed, a via conductor 60 is formed in the through hole 51 by electrolytic plating, and a second conductor layer is formed on the resin insulating layer 50. 58 is formed. The seed layer 53 in the portion where the second conductor layer is not formed is peeled off (FIG. 2A).

銅箔32及び樹脂絶縁層50が支持板30から分離される(図2(B))。樹脂絶縁層50、第1導体層34上に、凸パッド形成用の開口62aを備える第1めっきレジスト62が形成される(図2(C))。第1めっきレジスト62の凸パッド形成用の開口62a内であって、第1導体層34上に銅箔32を用いた電解銅めっきにより凸パッド82を構成する銅めっき膜84が形成される(図2(D))。第1めっきレジスト62が除去される(図2(E))。第1導体層34の非形成部分の銅箔32が剥離される(図2(F))。 The copper foil 32 and the resin insulating layer 50 are separated from the support plate 30 (FIG. 2B). On the resin insulating layer 50 and the first conductor layer 34, a first plating resist 62 having an opening 62a for forming a convex pad is formed (FIG. 2C). Within the opening 62a for forming the convex pad of the first plating resist 62, a copper plating film 84 constituting the convex pad 82 is formed on the first conductor layer 34 by electrolytic copper plating using the copper foil 32 (see FIG. FIG. 2 (D)). The first plating resist 62 is removed (FIG. 2E). The copper foil 32 of the non-formation part of the 1st conductor layer 34 is peeled (FIG.2 (F)).

樹脂絶縁層50、第1導体層34、凸パッド82上にソルダーレジスト組成物70eが形成される(図3(A))。エッチングによりソルダーレジスト組成物70eの厚みが薄くされ、ソルダーレジスト組成物70eから凸パッド82の上部が露出される(図3(B))。ソルダーレジスト組成物70eが露光され、ソルダーレジスト層70が形成されると共に、未硬化のソルダーレジスト組成物70eが非露光部分に残る(図3(C))。ソルダーレジスト層70、ソルダーレジスト組成物70eが現像される。第1面F側のソルダーレジスト層70に、パッド73を露出させる開口71が形成される(図3(D))。 A solder resist composition 70e is formed on the resin insulating layer 50, the first conductor layer 34, and the convex pad 82 (FIG. 3A). The thickness of the solder resist composition 70e is reduced by etching, and the upper portion of the convex pad 82 is exposed from the solder resist composition 70e (FIG. 3B). The solder resist composition 70e is exposed to form the solder resist layer 70, and the uncured solder resist composition 70e remains in the non-exposed portion (FIG. 3C). The solder resist layer 70 and the solder resist composition 70e are developed. An opening 71 exposing the pad 73 is formed in the solder resist layer 70 on the first surface F side (FIG. 3D).

ブラスト加工で、ソルダーレジスト層70の表面、開口71内の第1導体層34表面がシード層形成のため粗化される(図3(E))。無電解銅めっきで、ソルダーレジスト層70の表面、開口71内、凸パッド82の露出部にシード層52形成される(図4(A))。シード層52上に、金属ポスト形成用の開口94aを備える第2めっきレジスト94が形成される(図4(B))。第2めっきレジスト94の金属ポスト形成用の開口94a内であって、第1導体層34上にシード層52を用いた電解銅めっきにより金属ポスト88を構成する銅めっき膜87が形成される(図4(C))。第2めっきレジスト94が除去される(図4(D))。金属ポスト88の非形成部分のシード層52が剥離され、プリント配線板10が完成する(図1(A))。 By blasting, the surface of the solder resist layer 70 and the surface of the first conductor layer 34 in the opening 71 are roughened to form a seed layer (FIG. 3E). A seed layer 52 is formed by electroless copper plating on the surface of the solder resist layer 70, in the openings 71, and on the exposed portions of the convex pads 82 (FIG. 4A). A second plating resist 94 having an opening 94a for forming a metal post is formed on the seed layer 52 (FIG. 4B). A copper plating film 87 constituting the metal post 88 is formed by electrolytic copper plating using the seed layer 52 on the first conductor layer 34 in the opening 94a for forming the metal post of the second plating resist 94 ( FIG. 4 (C)). The second plating resist 94 is removed (FIG. 4D). The seed layer 52 in the non-formed portion of the metal post 88 is peeled off, and the printed wiring board 10 is completed (FIG. 1A).

凸パッド82に半田102を介してICチップ212が実装される。金属ポスト88に半田104を介してプリント配線板(上基板)210が搭載される(図1(B))。 An IC chip 212 is mounted on the convex pad 82 via the solder 102. A printed wiring board (upper substrate) 210 is mounted on the metal post 88 via the solder 104 (FIG. 1B).

第1実施形態のプリント配線板の製造方法によれば、電解めっきで凸パッド82が形成された後、ソルダーレジスト組成物70eが形成され、ソルダーレジスト組成物70eの厚みが薄くされて、凸パッド82の上部が露出されてから、ソルダーレジスト層70に金属ポスト88を設けるためのパッド73を構成する第1導体層34を露出させる開口71が形成される。即ち、凸パッド82を形成する電解めっきが終わってからソルダーレジスト層70が形成される。このため、ソルダーレジスト層70の開口71から露出される第1導体層34の絶縁信頼性が高くなり、第1導体層34上に形成される金属ポスト88間のショートが発生し難い。 According to the method for manufacturing a printed wiring board of the first embodiment, after the convex pad 82 is formed by electrolytic plating, the solder resist composition 70e is formed, and the thickness of the solder resist composition 70e is reduced. After the upper portion of 82 is exposed, an opening 71 is formed to expose the first conductor layer 34 constituting the pad 73 for providing the metal post 88 on the solder resist layer 70. That is, the solder resist layer 70 is formed after the electrolytic plating for forming the convex pad 82 is completed. For this reason, the insulation reliability of the 1st conductor layer 34 exposed from the opening 71 of the soldering resist layer 70 becomes high, and the short circuit between the metal posts 88 formed on the 1st conductor layer 34 does not occur easily.

[第1実施形態の改変例]
図1(C)は第1実施形態の改変例に係るプリント配線板110を示す。
プリント配線板110は、樹脂絶縁層50の第2面S上に第2樹脂絶縁層150が形成され、第2樹脂絶縁層150上に第3導体層158が形成されている。第2導体層58と第3導体層158とは、第2樹脂絶縁層150に形成されたビア導体160を介して接続されている。
[Modification of the first embodiment]
FIG. 1C shows a printed wiring board 110 according to a modification of the first embodiment.
In the printed wiring board 110, the second resin insulation layer 150 is formed on the second surface S of the resin insulation layer 50, and the third conductor layer 158 is formed on the second resin insulation layer 150. The second conductor layer 58 and the third conductor layer 158 are connected via a via conductor 160 formed in the second resin insulation layer 150.

[第2実施形態のプリント配線板の製造方法]
図5は第2実施形態のプリント配線板の製造方法を示す。
第2実施形態の製造方法で、図2(A)〜図2(F)までの製造工程は第1実施形態と同様である。
図2(F)に示される樹脂絶縁層50、第1導体層34、凸パッド82上にソルダーレジスト組成物70eが形成される(図5(A))。そして、露光処理又は熱処理によりソルダーレジスト組成物が硬化され、ソルダーレジスト層70が形成される(図5(B))。
[Method for Manufacturing Printed Wiring Board of Second Embodiment]
FIG. 5 shows a method for manufacturing a printed wiring board according to the second embodiment.
In the manufacturing method of the second embodiment, the manufacturing steps from FIG. 2A to FIG. 2F are the same as those of the first embodiment.
A solder resist composition 70e is formed on the resin insulating layer 50, the first conductor layer 34, and the convex pad 82 shown in FIG. 2F (FIG. 5A). And a soldering resist composition is hardened by exposure processing or heat processing, and soldering resist layer 70 is formed (Drawing 5 (B)).

ブラスト加工でソルダーレジスト層70の厚みが薄くされ、ソルダーレジスト層70から凸パッド82の上部が露出される(図5(C))。ソルダーレジスト層70上に、パッドを露出する開口形成用の通孔92aを備えるマスク92が載せられる(図5(D))。ブラスト加工で通孔92a下にパッド73を露出する開口71が形成される(図5(E))。マスク92が外される(図5(F))。以降の工程は、第1実施形態の図3(E)後の工程と同様である。 The thickness of the solder resist layer 70 is reduced by blasting, and the upper portion of the convex pad 82 is exposed from the solder resist layer 70 (FIG. 5C). On the solder resist layer 70, a mask 92 having an opening forming through hole 92a exposing the pad is placed (FIG. 5D). An opening 71 for exposing the pad 73 is formed under the through hole 92a by blasting (FIG. 5E). The mask 92 is removed (FIG. 5F). The subsequent steps are the same as the steps after FIG. 3E of the first embodiment.

第2実施形態のプリント配線板の製造方法によれば、電解めっきで凸パッド82が形成された後、ソルダーレジスト層70が形成され、ソルダーレジスト層70の厚みが薄くされて、凸パッド82の上部が露出されてから、ソルダーレジスト層70にパッド73を構成する第1導体層34を露出させる開口71が形成される。即ち、凸パッド82を形成する電解めっきが終わってからソルダーレジスト層70が形成される。このため、ソルダーレジスト層70の開口71から露出されるパッド73の絶縁信頼性が高くなり、パッド73に形成される金属ポスト88間のショートが発生し難い。 According to the printed wiring board manufacturing method of the second embodiment, after the convex pad 82 is formed by electrolytic plating, the solder resist layer 70 is formed, the thickness of the solder resist layer 70 is reduced, and the convex pad 82 is formed. After the upper portion is exposed, an opening 71 for exposing the first conductor layer 34 constituting the pad 73 is formed in the solder resist layer 70. That is, the solder resist layer 70 is formed after the electrolytic plating for forming the convex pad 82 is completed. For this reason, the insulation reliability of the pad 73 exposed from the opening 71 of the solder resist layer 70 becomes high, and a short circuit between the metal posts 88 formed on the pad 73 hardly occurs.

10 プリント配線板
30 支持板
32 銅箔
34 第1導体層
50 樹脂絶縁層
52 シード層
58 第2導体層
60 ビア導体
62 第1めっきレジスト
62a 開口
70e ソルダーレジスト組成物
70 ソルダーレジスト層
71 開口
73 パッド
82 凸パッド
88 金属ポスト
92 :マスク
94 第2めっきレジスト
94a 開口
F 第1面
S 第2面
DESCRIPTION OF SYMBOLS 10 Printed wiring board 30 Support plate 32 Copper foil 34 1st conductor layer 50 Resin insulation layer 52 Seed layer 58 2nd conductor layer 60 Via conductor 62 1st plating resist 62a Opening 70e Solder resist composition 70 Solder resist layer 71 Opening 73 Pad 82 Convex pad 88 Metal post 92: Mask 94 Second plating resist 94a Opening F First surface S Second surface

Claims (5)

プリント配線板の製造方法であって、
金属箔を備える支持板上に、前記金属箔側の第1導体層と、前記金属箔の反対側の第2導体層と、前記第1導体層と前記第2導体層とを接続するビア導体を有する樹脂絶縁層を形成することと、
前記支持板と、前記金属箔及び樹脂絶縁層とを分離することと、
前記金属箔上に凸パッド形成用の開口を有する第1めっきレジストを形成することと、
前記第1めっきレジストの前記凸パッド形成用の開口内に電解めっき膜により凸パッドを形成することと、
前記第1めっきレジストを除去することと、
前記凸パッドの非形成部分の前記金属箔を除去することと、
前記樹脂絶縁層、前記第1導体層、前記金属ポスト上にソルダーレジスト層を形成することと、
前記ソルダーレジスト層の厚みを薄くして、前記凸パッドの上部を露出させることと、
前記ソルダーレジスト層に金属ポストを設ける前記第1導体層を露出させる開口を形成することと、
前記ソルダーレジスト層上、前記開口内にシード層を形成することと、
前記シード層上に金属ポスト形成用の開口を有する第2めっきレジストを形成することと、
前記金属ポスト形成用の開口内に電解めっき膜により金属ポストを形成することと、
前記第2めっきレジストを除去することと、
前記金属ポストの非形成部分の前記シード層を除去することと、を有する。
A method of manufacturing a printed wiring board,
A via conductor connecting the first conductor layer on the metal foil side, the second conductor layer on the opposite side of the metal foil, and the first conductor layer and the second conductor layer on a support plate including the metal foil. Forming a resin insulation layer having
Separating the support plate from the metal foil and the resin insulating layer;
Forming a first plating resist having an opening for forming a convex pad on the metal foil;
Forming a convex pad with an electrolytic plating film in the opening for forming the convex pad of the first plating resist;
Removing the first plating resist;
Removing the metal foil in the non-formed portion of the convex pad;
Forming a solder resist layer on the resin insulating layer, the first conductor layer, and the metal post;
Reducing the thickness of the solder resist layer to expose the top of the convex pad;
Forming an opening for exposing the first conductor layer to provide a metal post in the solder resist layer;
Forming a seed layer on the solder resist layer in the opening;
Forming a second plating resist having an opening for forming a metal post on the seed layer;
Forming a metal post by an electrolytic plating film in the opening for forming the metal post;
Removing the second plating resist;
Removing the seed layer in the non-formed portion of the metal post.
請求項1のプリント配線板の製造方法であって、
前記シード層を形成する前に、前記ソルダーレジスト層表面、前記開口内を粗化する。
It is a manufacturing method of the printed wiring board of Claim 1,
Before forming the seed layer, the surface of the solder resist layer and the inside of the opening are roughened.
請求項1のプリント配線板の製造方法であって、
前記ソルダーレジスト層の厚みを薄くすることはエッチングにより行い、
前記ソルダーレジスト層に前記第1導体層を露出させる開口を形成することは露光現像により行う。
It is a manufacturing method of the printed wiring board of Claim 1,
Reducing the thickness of the solder resist layer is performed by etching,
Forming the opening for exposing the first conductor layer in the solder resist layer is performed by exposure and development.
請求項1のプリント配線板の製造方法であって、
前記ソルダーレジスト層の厚みを薄くすることはブラスト処理により行い、
前記ソルダーレジスト層に前記第1導体層を露出させる開口を形成することは、マスクを用いブラスト処理により行う。
It is a manufacturing method of the printed wiring board of Claim 1,
Reducing the thickness of the solder resist layer is performed by blasting,
Forming the opening exposing the first conductor layer in the solder resist layer is performed by blasting using a mask.
請求項4のプリント配線板の製造方法であって、
前記ソルダーレジスト層の厚みを薄くする前に、前記ソルダーレジスト層を硬化させる。
It is a manufacturing method of the printed wiring board of Claim 4,
Before reducing the thickness of the solder resist layer, the solder resist layer is cured.
JP2017058667A 2017-03-24 2017-03-24 Manufacturing method of printed wiring board Pending JP2018163904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017058667A JP2018163904A (en) 2017-03-24 2017-03-24 Manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058667A JP2018163904A (en) 2017-03-24 2017-03-24 Manufacturing method of printed wiring board

Publications (1)

Publication Number Publication Date
JP2018163904A true JP2018163904A (en) 2018-10-18

Family

ID=63860572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058667A Pending JP2018163904A (en) 2017-03-24 2017-03-24 Manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP2018163904A (en)

Similar Documents

Publication Publication Date Title
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
TW201712766A (en) Package carrier and manufacturing method thereof
JP2016058673A (en) Printed wiring board and method of manufacturing the same
TW201446103A (en) Circuit board and method for manufacturing same
TW201446084A (en) Printed circuit board and method for manufacturing same
JP2015216293A (en) Method of manufacturing wiring board and wiring board
CN108076586A (en) Circuit board and method for manufacturing the same
KR100772432B1 (en) Printed Circuit Board Manufacturing Method
TW201901889A (en) Wiring substrate and method of manufacturing wiring substrate
TWI691243B (en) Manufacturing method for printed circuit board
JP2009147080A (en) Semiconductor device package and method of manufacturing the same
KR20100111858A (en) Method of fabricating a metal bump for printed circuit board
JP2018163904A (en) Manufacturing method of printed wiring board
JP2015041770A (en) Printed circuit board and manufacturing method of the same
JP2011097010A (en) Method of manufacturing printed circuit board equipped with bump
JP2008010496A (en) Method of making mounting substrate
KR100999515B1 (en) Printed Circuit Board Manufacturing Method
KR101044106B1 (en) Landless Printed Circuit Board and Manufacturing Method Thereof
KR100688697B1 (en) Manufacturing Method of Package Substrate
TW201733412A (en) Printed circuit board and method for manufacturing same
JP2002289998A (en) Circuit board and manufacturing method thereof
JP2015204379A (en) Printed wiring board
KR101436827B1 (en) Printed circuit board and manufacturing method thereof
JP2006054322A (en) Cavity structure printed-wiring board, manufacturing method and mounting structure thereof
KR101420088B1 (en) Method of mannufacturing a printed circuit board