JP2018141950A - 表示装置および電子機器 - Google Patents

Abstract

【課題】狭額縁の表示装置を提供する。
【解決手段】同一面上に設けられた画素回路および駆動回路を有する表示装置であって、駆動回路は選択回路およびバッファ回路を有し、バッファ回路は、第１のトランジスタおよび第２のトランジスタを有し、第１のトランジスタおよび第２のトランジスタのソース同士、ドレイン同士、ゲート同士はそれぞれ電気的に接続され、第１のトランジスタおよび第２のトランジスタは、電流の流れる方向が平行になる向きで重なっている構成とする。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それらの駆動方法、またはそれらの作製方法に関する。特に、表示装置（表示パネル）に関する。または、表示装置を備える電子機器、発光装置、照明装置、またはそれらの作製方法に関する。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置を有している場合がある。

電子機器などに用いられる液晶表示装置、ＥＬ表示装置などの表示装置は、小型化やデザインの自由度を向上させるために狭額縁化することが求められている。狭額縁化には、同一基板上に画素部と、駆動回路の一部または全てを設けることが有効である。

また、当該駆動回路はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路で構成することが一般的であるが、単極性のトランジスタで構成することもできる。例えば、特許文献１では、シフトレジスタなどの回路を単極性のトランジスタで構成する技術が開示されている。

特開２０１４−２１１６２１号公報

本発明の一態様は、狭額縁の表示装置を提供することを目的の一つとする。または、スタック構造の駆動回路を有する表示装置を提供することを目的の一つとする。または、単極性のトランジスタを含む駆動回路を有する表示装置を提供することを目的の一つとする。または、視認性の高い表示装置を提供することを目的の一つとする。または、低消費電力の表示装置を提供することを目的の一つとする。または、新規な表示装置を提供することを目的の一つとする。または上記表示装置（表示パネル）を備えた電子機器を提供することを目的の一つとする。または、新規な電子機器を提供することを目的の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。

本発明の一態様は、表示装置の狭額縁化を可能とする駆動回路に関する。

本発明の一態様は、同一面上に設けられた画素回路および駆動回路を有する表示装置であって、駆動回路は選択回路およびバッファ回路を有し、バッファ回路は、第１のトランジスタおよび第２のトランジスタを有し、第１のトランジスタと第２のトランジスタは重なる領域を有し、第１のトランジスタのソースは、第２のトランジスタのソースと電気的に接続され、第１のトランジスタのドレインは、第２のトランジスタのドレインと電気的に接続され、第１のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続され、第１のトランジスタのゲートおよび第２のトランジスタのゲートは、選択回路と電気的に接続され、第１のトランジスタおよび第２のトランジスタのソースまたはドレインの一方は、画素回路と電気的に接続されている表示装置である。

また、本発明の他の一態様は、同一面上に設けられた画素回路および駆動回路を有する表示装置であって、駆動回路は選択回路およびバッファ回路を有し、バッファ回路は、第１のトランジスタおよび第２のトランジスタを有し、画素回路は、第３のトランジスタおよび第４のトランジスタを有し、第１のトランジスタと第２のトランジスタは重なる領域を有し、第３のトランジスタと第４のトランジスタは重なる領域を有し、第１のトランジスタのソースは、第２のトランジスタのソースと電気的に接続され、第１のトランジスタのドレインは、第２のトランジスタのドレインと電気的に接続され、第１のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続され、第１のトランジスタのゲートおよび第２のトランジスタのゲートは、選択回路と電気的に接続され、第１のトランジスタおよび第２のトランジスタのソースまたはドレインの一方は、第３のトランジスタのゲートと電気的に接続されている表示装置である。

第１のトランジスタおよび第２のトランジスタは、電流の流れる方向が平行になる向きで重なっている構成とする。

駆動回路および画素回路が有するトランジスタは単極性であり、例えばチャネル形成領域に金属酸化物を有する。

第１のトランジスタのチャネル幅と第２のトランジスタのチャネル幅は同一であることが好ましい。

画素回路は第１の表示素子を有することができる。第１の表示素子は可視光を発する機能または可視光を透過する機能を有する。

画素回路は、さらに第２の表示素子を有することができる。第２の表示素子は可視光を反射する機能を有する。

なお、本明細書中において、表示パネルにコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも、表示装置に含む場合がある。

本発明の一態様を用いることで、狭額縁の表示装置を提供することができる。または、スタック構造の駆動回路を有する表示装置を提供することができる。または、単極性のトランジスタを含む駆動回路を有する表示装置を提供することができる。または、視認性の高い表示装置を提供することができる。または、低消費電力の表示装置を提供することができる。または、新規な表示装置を提供することができる。または上記表示装置（表示パネル）を備えた電子機器を提供することができる。または、新規な電子機器を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

表示装置を説明する図。 駆動回路を説明する図。 駆動回路を説明する上面図。 駆動回路を説明する断面図。 駆動回路を説明する断面図。 駆動回路を説明する断面図。 駆動回路を説明する上面図。 駆動回路を説明する断面図。 駆動回路を説明する断面図。 駆動回路を説明する断面図。 駆動回路を説明する断面図。 駆動回路を説明するブロック図および回路図。 表示装置の構成を説明する図。 画素ユニットを説明する図。 表示装置を説明するブロック図および画素が有する電極を説明する図。 画素回路を説明する図。 画素回路を説明する図および画素の上面図。 表示装置の構成を説明する図。 表示装置の構成を説明する断面図。 電子機器を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図面を参照して説明する。

本発明の一態様の表示装置は、同一面上に設けられた画素回路および駆動回路を有する表示装置であって、駆動回路は選択回路およびバッファ回路を有する。バッファ回路は、並列接続される第１のトランジスタおよび第２のトランジスタを有し、両者は電流の流れる向きが平行になるように積層して設けられる。

選択回路から出力される信号はバッファ回路に入力され、バッファ回路は当該信号を複数の画素が並列に接続された容量の大きいゲート線等に出力する。そのため、バッファ回路にはチャネル幅の大きいトランジスタが用いられるが、当該サイズの大きいトランジスタは狭額縁の妨げになる。

本発明の一態様では、バッファ回路に用いるトランジスタを二つのトランジスタに分割し、積層することでバッファ回路部の占有面積を小さくすることができる。したがって、表示装置の額縁幅を狭めることができる。

図１は、本発明の一態様の表示装置１０の斜視概略図であり、基板２０上に設けられた表示部３１、駆動回路４０、駆動回路５０を示している。表示部３１はマトリクス状に配置された画素３０を有し、画素３０は配線４１を介して駆動回路４０と電気的に接続される。また、画素３０は配線５１を介して駆動回路５０と電気的に接続される。例えば、駆動回路４０はゲートドライバとして動作させることができる。また、駆動回路５０はソースドライバとして動作させることができる。

本発明の一態様では、駆動回路４０を層４０ａおよび層４０ｂの積層構造とすることで、表示装置の狭額縁化を行う。なお、本実施の形態では、駆動回路４０を積層構造とする構成について説明するが、駆動回路５０も同様の積層構造とすることができる。

図２（Ｂ）乃至（Ｄ）の模式図を用いて、駆動回路４０について説明する。駆動回路４０はシフトレジスタ回路６０およびバッファ回路７０を有し、バッファ回路７０はトランジスタ７１、または７１ａおよび７１ｂを有している。また、配線２１はシフトレジスタ回路６０の出力線、配線２２は信号線または電源線、配線４１は画素と接続されるゲート線である。なお、図２（Ｂ）乃至（Ｄ）は断面を模式した図ではあるが、配線の接続関係を明瞭にするため、トランジスタのソースおよびドレインの位置関係は実際とは異なる形態で図示している。

図２（Ａ）は、従来の駆動回路の模式図である。トランジスタ７１のゲートは配線２１と接続され、ソースまたはドレインの一方は配線２２と接続され、ソースまたはドレインの他方は配線４１と接続される。なお、ソースとドレインはトランジスタの動作によって入れ替わるものとする。

ここで、トランジスタ７１のチャネル幅をＷ、駆動回路４０の幅をＷ_ＧＤとする。前述したようにバッファ回路７０にはチャネル幅の大きいトランジスタが必要となる。以下にチャネル形成領域に金属酸化物を有するトランジスタを用いた場合の一例を挙げる。対角１３．３インチ、画素数８Ｋ×４Ｋの有機ＥＬパネルでは、シフトレジスタ回路に用いるトランジスタのチャネル幅が最大３００μｍ程度であるのに対し、バッファ回路に用いるトランジスタのチャネル幅は２０００μｍ程度である。したがって、Ｗ_ＧＤ中のＷの比率は非常に大きいことがわかる。

図２（Ｂ）は、本発明の一態様の駆動回路４０の模式図である。図２（Ａ）に示すトランジスタ７１をチャネル幅をＷ／２としたトランジスタ７１ａおよびトランジスタ７１ｂの二つに分割している。シフトレジスタ回路６０およびトランジスタ７１ａを層４０ａに設け、トランジスタ７１ａと重なるようにトランジスタ７１ｂを層４０ｂに設けた構成である。このような構成とすることで、バッファ回路７０の有するトランジスタの占有面積が小さくなるため、Ｗ_ＧＤを小さくすることができる。すなわち、表示装置の額縁幅を狭めることができる。

なお、図２（Ｃ）、（Ｄ）に示すように、トランジスタ７１ａ、７１ｂのチャネル幅が異なっていてもよい。例えば、トランジスタ７１ａ、７１ｂの一方のチャネル幅をＷ／３、他方のチャネル幅を２Ｗ／３などとすることができる。または、トランジスタ７１ａ、７１ｂの一方のチャネル幅をＷ／４、他方のチャネル幅を３Ｗ／４などとすることができる。このような構成においてもバッファ回路７０の有するトランジスタの占有面積が小さくなるため、Ｗ_ＧＤを小さくすることができる。

図３に図２（Ｂ）に示すシフトレジスタ回路６０の一部、およびバッファ回路７０が有するトランジスタの上面図の一例を示す。また、図４（Ａ）に図３に示すＹ１−Ｙ２の断面図、図４（Ｂ）に図３に示すＸ１−Ｘ２の断面図を示す。なお、明瞭化のため一部の絶縁層などは、図示を省略または符号を省略している。

シフトレジスタ回路６０の一部としては、信号を出力するトランジスタ６１を示している。トランジスタ６１は、ゲート電極６３、ゲート絶縁膜６９、半導体層６２、ソース電極６４、ドレイン電極６５を有する。

また、バッファ回路７０の一部としては、トランジスタ７１ａおよびトランジスタ７１ｂを示している。トランジスタ７１ａは、ゲート電極７３ａ、ゲート絶縁膜７９ａ、半導体層７２ａ、ソース電極７５ａ、ドレイン電極７４ａを有する。また、トランジスタ７１ｂは、ゲート電極７３ｂ、ゲート絶縁膜７９ｂ、半導体層７２ｂ、ソース電極７５ｂ、ドレイン電極７４ｂを有する。

トランジスタ７１ａおよびトランジスタ７１ｂは同一サイズとし、同一の向きで重ねることで占有面積の最小化を図ることができる。したがって、図３および図４（Ａ）、（Ｂ）に図示するように、トランジスタ７１ａ、７１ｂのそれぞれの電流の流れる向きが平行になるように重ねることが好ましい。すなわち、両者のチャネル形成領域の全体が重なるようにすることが好ましい。なお、トランジスタはボトムゲート型に限らず、トップゲート型でもよい。また、トランジスタ７１ａとトランジスタ７１ｂとの間に設けた平坦化膜２５を省いた構成であってもよい。

トランジスタ７１ａのソース電極７５ａは、接続部７６ｂにおいてトランジスタ７１ｂのソース電極７５ｂと電気的に接続される。また、トランジスタ７１ａのドレイン電極７４ａは、接続部７６ａにおいてトランジスタ７１ｂのドレイン電極７４ｂと電気的に接続される。ここで、図４（Ａ）では、接続部７６ａ、７６ｂがゲート電極７３ｂと同一工程で設けることのできる導電層２６ａ、２６ｂを有する構成を図示しているが、導電層２６ａ、２６ｂを設けず、トランジスタ７１ａ、７１ｂのソース電極同士およびドレイン電極同士が直接接する構成としてもよい。

トランジスタ７１ａのゲート電極７３ａは、接続部６６においてトランジスタ６１のドレイン電極６５およびトランジスタ７１ｂのゲート電極７３ｂと電気的に接続される。ここで、図４（Ｂ）では、接続部６６がソース電極７５ｂおよびドレイン電極７４ｂと同一工程で設けることのできる導電層７７を有する構成を図示しているが、導電層７７を設けない構成としてもよい。

トランジスタ６１、７１ａ、７１ｂは第２のゲート電極として作用する導電層を有していてもよい。図５（Ａ）、（Ｂ）にトランジスタ６１、７１ａ、７１ｂにそれぞれ導電層６８、７８ａ、７８ｂを設けた構成を示す。

第２のゲート電極には、低電位を供給してトランジスタのしきい値電圧を制御する機能のほか、トランジスタのフロント側のゲート電極と同じ電位を供給してオン電流を高める機能がある。ここでは、トランジスタ７１ａ、７１ｂに後者の機能を付与させるために、図５（Ｂ）に示すように接続部６６において、ゲート電極７３ａ、導電層７８ａ、ゲート電極７３ｂおよび導電層７８ｂを電気的に接続させる。また、トランジスタ６１では、図示しない領域において、ゲート電極６３と導電層６８を電気的に接続させればよい。

図６（Ａ）、（Ｂ）は、トランジスタ６１、７１ａ、７１ｂに第２のゲート電極を設ける構成であって、さらに平坦化膜２５を省いた構成である。この場合、トランジスタ７１ｂのゲート電極７３ｂが及ぼす電界がトランジスタ７１ａの半導体層７２ａにかかりやすくなるため、ゲート電極７３ｂをトランジスタ７１ａの第２のゲート電極として作用させることができる。したがって、図５（Ａ）、（Ｂ）に示した導電層７８ａを省くことができ、トランジスタの作製工程の簡略化を行うことができる。

図７、図８（Ａ）、（Ｂ）、図９（Ａ）、（Ｂ）は、図３乃至図５（Ａ）、（Ｂ）に示した構成におけるボトムゲート型トランジスタをセルフアライン型のトップゲートトランジスタに置き換えた構成を示している。図７は上面図であり、図８（Ａ）は、図７に示すＹ１−Ｙ２の断面図、図８（Ｂ）は、図７に示すＸ１−Ｘ２の断面図である。また、図９（Ａ）、（Ｂ）は、トランジスタ６１、７１ａ、７１ｂが第２のゲート電極として作用する導電層６８、７８ａ、７８ｂを有する構成を示している。

図７乃至図９（Ａ）、（Ｂ）では、図３乃至図５（Ａ）、（Ｂ）に示した接続部６６の変形例として、接続部６６ａに設けたドレイン電極６５と、接続部６６ｂ、６７に設けた導電層７７を電気的に接続する構成を示している。なお、図７乃至図９（Ａ）、（Ｂ）に示す構成において、図３乃至図５（Ａ）、（Ｂ）に示した接続部６６の構成を用いてもよい。

また、図３乃至図５（Ａ）、（Ｂ）に示した構成と、図７乃至図９（Ａ）、（Ｂ）に示した構成を複合してもよい。例えば、図１０（Ａ）、（Ｂ）に示すように、トランジスタ６１およびトランジスタ７１ａをボトムゲート型トランジスタとし、トランジスタ７１ｂをトップゲート型トランジスタとしてもよい。または、図１１（Ａ）、（Ｂ）に示すように、トランジスタ６１およびトランジスタ７１ａをトップゲート型トランジスタとし、トランジスタ７１ｂをボトムゲート型トランジスタとしてもよい。

以上の構成を用いることで、バッファ回路の占有面積を小さくすることができる。すなわち、ゲートドライバなどの駆動回路の幅を狭めることができ、狭額縁の表示装置を形成することができる。

表示装置が有する画素回路および駆動回路に用いられるトランジスタなどの半導体装置には、半導体層に金属酸化物を用いた酸化物半導体を適用することが好ましい。当該酸化物半導体としては、例えば、後述するＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などを用いることができる。

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減することができる。

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された電子機器を実現できる。

また、表示装置１０に設けられる各表示領域が備える画素や、各駆動回路に用いられるトランジスタなどの半導体装置に、多結晶半導体を用いてもよい。例えば、多結晶シリコンなどを用いることが好ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき、かつアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて多くの画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

本実施の形態は、その少なくとも一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる表示装置の駆動回路について、図１２（Ａ）乃至（Ｃ）を用いて説明する。

本実施の形態で説明する表示装置の駆動回路は、シフトレジスタ回路およびバッファ回路を有する。なお、当該バッファ回路は、シフトレジスタ回路に含まれる場合もある。

本実施の形態で示すシフトレジスタ回路は、パルス信号出力回路９０（パルス信号出力回路９０＿_１乃至パルス信号出力回路９０＿_ｎ、ｎは２以上の自然数）と、クロック信号を伝達する信号線８１乃至信号線８４を有する（図１２（Ａ）参照）。信号線８１にはクロック信号ＣＬＫ１が与えられ、信号線８２にはクロック信号ＣＬＫ２が与えられ、信号線８３にはクロック信号ＣＬＫ３が与えられ、信号線８４にはクロック信号ＣＬＫ４が与えられる。

クロック信号は、一定の間隔でＨ信号（高電位）とＬ信号（低電位）を繰り返す信号である。ここでは、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４は、１／４周期ずつ遅延した信号とする。本実施の形態では、上記クロック信号を利用して、パルス信号出力回路９０の制御等を行う。

パルス信号出力回路９０は、それぞれ、入力端子９１、入力端子９２、入力端子９３、入力端子９４、入力端子９５、出力端子９６、出力端子９７を有する（図１２（Ｂ）参照）。

入力端子９１、入力端子９２および入力端子９３は、信号線８１乃至信号線８４のいずれかと電気的に接続される。例えば、パルス信号出力回路９０＿_１は、入力端子９１が信号線８１と電気的に接続され、入力端子９２が信号線８２と電気的に接続され、入力端子９３が信号線８３と電気的に接続されている。また、パルス信号出力回路９０＿_２は、入力端子９１が信号線８２と電気的に接続され、入力端子９２が信号線８３と電気的に接続され、入力端子９３が信号線８４と電気的に接続されている。なお、ここでは、パルス信号出力回路９０＿_ｎと接続される信号線が、信号線８２、信号線８３、信号線８４である場合を示しているが、パルス信号出力回路９０＿_ｎと接続される信号線は、ｎの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。

また、本実施の形態で示すシフトレジスタのパルス信号出力回路９０＿_ｍ（ｍは２以上の自然数）において、入力端子９４はパルス信号出力回路９０＿_ｍ−１の出力端子９６と電気的に接続され、入力端子９５はパルス信号出力回路９０＿_ｍ＋２の出力端子９６と電気的に接続され、出力端子９６はパルス信号出力回路９０＿_ｍ＋１の入力端子９４と電気的に接続され、出力端子９７はＯＵＴ（ｍ）に信号を出力する。

例えば、パルス信号出力回路９０＿_３では、入力端子９４はパルス信号出力回路９０＿_２の出力端子９６と電気的に接続され、入力端子９５はパルス信号出力回路９０＿_５の出力端子９６と電気的に接続され、出力端子９６はパルス信号出力回路９０＿_４の入力端子９４およびパルス信号出力回路９０＿_１の入力端子９５と電気的に接続されている。

また、パルス信号出力回路９０＿_１では、入力端子９４に配線８５からのスタートパルス（ＳＰ１）が入力される。また、パルス信号出力回路９０＿_ｋ（ｋは２以上ｎ以下の自然数）では、入力端子９４に前段の出力パルスが入力される。また、パルス信号出力回路９０_{（ｎ−１）}では、入力端子９５にスタートパルス（ＳＰ２）が入力される。また、パルス信号出力回路９０＿_ｎでは、入力端子９５にスタートパルス（ＳＰ３）が入力される。なお、スタートパルス（ＳＰ２）およびスタートパルス（ＳＰ３）は、外部より入力される信号としてもよいし、回路内部で生成される信号としてもよい。

次に、パルス信号出力回路９０＿_１乃至パルス信号出力回路９０＿_ｎの具体的な構成に関して説明する。

パルス信号出力回路９０＿_１乃至パルス信号出力回路９０＿_ｎの各々は、トランジスタ１０１乃至トランジスタ１０４で構成されるパルス信号生成回路２００と、トランジスタ１０５乃至トランジスタ１０７で構成される入力信号生成回路２０１と、トランジスタ１０８乃至トランジスタ１１１で構成される入力信号生成回路２０２と、を含む（図１２（Ｃ）参照）。また、上述した入力端子９１乃至入力端子９５に加え、電源線９８および電源線９９から、トランジスタ１０１乃至トランジスタ１１１に信号が供給される。

なお、パルス信号生成回路２００が有するトランジスタ１０３、１０４は、バッファ回路２０３である。バッファ回路２０３は実施の形態１の図２などで説明したバッファ回路７０に相当し、パルス信号生成回路２００のバッファ回路２０３を除く部分、入力信号生成回路２０１および入力信号生成回路２０２がシフトレジスタ回路６０に相当する。

すなわち、実施の形態１の図３などに示したトランジスタ６１は、トランジスタ１０６、トランジスタ１０７、トランジスタ１０８またはトランジスタ１０９に相当する。また、トランジスタ７１ａおよびトランジスタ７１ｂは、トランジスタ１０３またはトランジスタ１０４に相当する。

パルス信号生成回路２００の具体的な構成例は次の通りである。

トランジスタ１０１の第１の端子（ソース端子とドレイン端子の一方、以下同じ）と、トランジスタ１０２の第１の端子と、出力端子９６は電気的に接続される。同様に、トランジスタ１０３の第１の端子と、トランジスタ１０４の第１の端子と、出力端子９７は電気的に接続される。そして、トランジスタ１０１のゲート端子と、トランジスタ１０３のゲート端子と、入力信号生成回路２０１の出力端子と、は電気的に接続される。また、トランジスタ１０２のゲート端子と、トランジスタ１０４のゲート端子と、入力信号生成回路２０２の出力端子と、は電気的に接続される。

トランジスタ１０１の第２の端子（ソース端子とドレイン端子の他方、以下同じ）と、トランジスタ１０３の第２の端子とは電気的に接続され、クロック信号ＣＬＫ１がノードに入力される。また、トランジスタ１０１の第２の端子と、トランジスタ１０３の第２の端子は、パルス信号出力回路９０の入力端子９１としても機能する。トランジスタ１０２の第２の端子には、電源線９８を介して第１の電位（例えば、低電位ＶＳＳ）が与えられ、トランジスタ１０４の第２の端子には、電源線９８を介して第１の電位が与えられる。

入力信号生成回路２０１の具体的な構成例は次の通りである。

トランジスタ１０５の第１の端子と、トランジスタ１０６の第１の端子と、トランジスタ１０７の第１の端子と、は電気的に接続される。また、トランジスタ１０７の第２の端子は、入力信号生成回路２０１の出力端子として機能する。また、トランジスタ１０５のゲート端子は、入力信号生成回路２０１の第１の入力端子として機能すると共に、パルス信号出力回路９０の入力端子９４としても機能する。

トランジスタ１０５の第２の端子には、電源線９９を介して第２の電位が与えられ、トランジスタ１０６の第２の端子には、電源線９８を介して第１の電位が与えられ、トランジスタ１０５のゲート端子には、前段からのパルス信号（初段のパルス信号出力回路９０ではスタートパルス信号）が入力される。トランジスタ１０６のゲート端子には、入力信号生成回路２０２の出力信号が入力される。また、トランジスタ１０６のゲート端子は、入力信号生成回路２０１の第２の入力端子として機能する。トランジスタ１０７のゲート端子には電源線９９を介して第２の電位が与えられる。

なお、本実施の形態では、トランジスタ１０７を設けているが、トランジスタ１０７を設けない構成としても良い。トランジスタ１０７を設ける場合には、ブートストラップ動作に起因して生じうるトランジスタ１０５の第１の端子の電位上昇を抑制できる。つまり、トランジスタ１０５のゲートとソースの間（またはゲートとドレインの間）の領域に大きな電圧が加わることを防止できるため、トランジスタ１０５の劣化を抑制することができる。

入力信号生成回路２０２の具体的な構成例は次の通りである。

トランジスタ１１０の第２の端子と、トランジスタ１０８の第１の端子とは電気的に接続される。また、トランジスタ１０８の第２の端子と、トランジスタ１１１の第２の端子と、トランジスタ１０９の第１の端子とは電気的に接続されて入力信号生成回路２０２の出力端子として機能する。

トランジスタ１１１の第１の端子と、トランジスタ１１０の第１の端子には、電源線９９を介して第２の電位が与えられる。トランジスタ１０９の第２の端子には、電源線９８を介して第１の電位が与えられる。トランジスタ１１１のゲート端子には２段後ろからのパルス信号が入力される。また、トランジスタ１１１のゲート端子は、入力信号生成回路２０２の第１の入力端子として機能すると共に、パルス信号出力回路９０の入力端子９５としても機能する。トランジスタ１０８のゲート端子にはクロック信号ＣＬＫ２が入力される。また、トランジスタ１０８のゲート端子は、入力信号生成回路２０２の第２の入力端子として機能すると共に、パルス信号出力回路９０の入力端子９２としても機能する。トランジスタ１０９のゲート端子には前段からのパルス信号（初段のパルス信号出力回路９０ではスタートパルス信号）が入力される。また、トランジスタ１０９のゲート端子は、入力信号生成回路２０２の第３の入力端子として機能すると共に、パルス信号出力回路９０の入力端子９４としても機能する。トランジスタ１１０のゲート端子にはクロック信号ＣＬＫ３が入力される。また、トランジスタ１１０のゲート端子は、入力信号生成回路２０２の第４の入力端子として機能すると共に、パルス信号出力回路９０の入力端子９３としても機能する。

なお、上述したパルス信号出力回路９０の各構成（パルス信号生成回路２００、入力信号生成回路２０１、および入力信号生成回路２０２の構成例など）は一例にすぎず、開示する発明がこれに限定されるものではない。

本実施の形態の以下の説明では、図１２（Ｃ）に示すパルス信号出力回路９０においてトランジスタ１０１のゲート端子と、トランジスタ１０３のゲート端子と、入力信号生成回路２０１の出力端子と、の接続により構成されるノードを、ノードＡとする。また、トランジスタ１０２のゲート端子と、トランジスタ１０４のゲート端子と、入力信号生成回路２０２の出力端子と、の接続により構成されるノードを、ノードＢとする。

上記ノードＡと出力端子９６との間には、ブートストラップ動作を好適に行うための容量素子を設けても良い。また、上記ノードＢの電位を保持するために、ノードＢに電気的に接続された容量素子を設けてもよい。

なお、トランジスタ１０１乃至トランジスタ１１１には、金属酸化物を用いた酸化物半導体を用いるのが好適である。酸化物半導体を用いることにより、トランジスタのオフ電流を低減することができる。また、非晶質シリコンなどと比較して、オン電流および電界効果移動度を高めることが出来る。また、トランジスタの劣化を抑制することができる。これにより、消費電力が小さく、高速動作が可能で、動作の正確性が高められた電子回路が実現する。

本実施の形態は、その少なくとも一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、本発明の一態様に用いることのできる表示装置、および表示装置の駆動方法について説明する。

本発明の一態様の表示装置は、可視光を反射する第１の表示素子が設けられた画素を有することができる。または、可視光を発する第２の表示素子が設けられた画素を有することができる。または、可視光を透過する第３の表示素子が設けられた画素を有することができる。または、第１の表示素子と、第２の表示素子または第３の表示素子と、が設けられた画素を有することができる。

本実施の形態では、可視光を反射する第１の表示素子と、可視光を発する第２の表示素子とを有する表示装置について説明する。

表示装置は、第１の表示素子が反射する第１の光と、第２の表示素子が発する第２の光のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示装置は、第１の表示素子が反射する第１の光の光量と、第２の表示素子が発する第２の光の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。

また、表示装置は、第１の表示素子の反射光の光量を制御することにより階調を表現する第１の画素と、第２の表示素子からの発光の光量を制御することにより階調を表現する第２の画素を有する構成とすることが好ましい。第１の画素および第２の画素は、例えばそれぞれマトリクス状に複数配置され、表示部を構成する。

また、第１の画素と第２の画素は、同数且つ同ピッチで、表示領域内に配置されていることが好ましい。このとき、隣接する第１の画素と第２の画素を合わせて、画素ユニットと呼ぶことができる。これにより、後述するように複数の第１の画素のみで表示された画像と、複数の第２の画素のみで表示された画像、ならびに複数の第１の画素および複数の第２の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。

第１の画素が有する第１の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。

第１の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第１の表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した素子などを用いることができる。

第２の画素が有する第２の表示素子は光源を有し、その光源からの光を利用して表示する素子を用いることができる。特に、電界を印加することにより発光性の物質から発光を取り出すことのできる、電界発光素子を用いることが好ましい。このような画素が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く（色域が広く）、且つコントラストの高い、つまり鮮やかな表示を行うことができる。

第２の表示素子には、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの自発光性の発光素子を用いることができる。または、第２の画素が有する表示素子として、光源であるバックライトと、バックライトからの光の透過光の光量を制御する透過型の液晶素子とを組み合わせたものを用いてもよい。

第１の画素は、例えば白色（Ｗ）を呈する副画素、または例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。また、第２の画素も同様に、例えば白色（Ｗ）を呈する副画素、または例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。なお、第１の画素および第２の画素がそれぞれ有する副画素は、４色以上であってもよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高めることができる。

本発明の一態様は、第１の画素で画像を表示する第１のモード、第２の画素で画像を表示する第２のモード、および第１の画素および第２の画素で画像を表示する第３のモードを切り替えることができる。

第１のモードは、第１の表示素子による反射光を用いて画像を表示するモードである。第１のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、外光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。第１のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。

第２のモードでは、第２の表示素子による発光を利用して画像を表示するモードである。そのため、外光の照度や色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２のモードでは輝度を抑えた表示を行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減することができる。第２のモードは、鮮やかな画像や滑らかな動画などを表示することに適したモードである。

第３のモードでは、第１の表示素子による反射光と、第２の表示素子による発光の両方を利用して表示を行うモードである。具体的には、第１の画素が呈する光と、第１の画素と隣接する第２の画素が呈する光を混色させることにより、１つの色を表現するように駆動する。第１のモードよりも鮮やかな表示をしつつ、第２のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的低い場合や、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混色させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。

以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。

［表示装置の構成例］
図１３（Ａ）は、本発明の一態様の表示装置１１を説明する図である。表示装置１１は、表示部３１、駆動回路４２ａ、駆動回路４２ｂおよび駆動回路５０を有する。また表示装置１１は、外光の照度等を取得する測光部を有していてもよい。

表示部３１は、マトリクス状に配置された複数の画素ユニット４５を有する。画素ユニット４５は、第１の画素４６と、第２の画素４７を有する。

図１３（Ａ）では、第１の画素４６および第２の画素４７が、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色に対応する表示素子を有する場合の例を示している。

第１の画素４６は、赤色（Ｒ）に対応する表示素子４６Ｒ、緑色（Ｇ）に対応する表示素子４６Ｇ、青色（Ｂ）に対応する表示素子４６Ｂを有する。表示素子４６Ｒ、４６Ｇ、４６Ｂはそれぞれ、外光の反射を利用した表示素子である。

第２の画素４７は、赤色（Ｒ）に対応する表示素子４７Ｒ、緑色（Ｇ）に対応する表示素子４７Ｇ、青色（Ｂ）に対応する表示素子４７Ｂを有する。表示素子４７Ｒ、４７Ｇ、４７Ｂはそれぞれ、光源の光を利用した表示素子である。

駆動回路４２ａ、４２ｂおよび駆動回路５０は、表示部３１内の複数の画素ユニット４５を駆動する回路を有する。具体的には、画素ユニット４５が有する第１の画素４６および第２の画素４７に、階調値を含む信号、走査信号、電源電位等を供給する。駆動回路４２ａは、例えば第１の画素４６を駆動するゲートドライバとすることができる。また、駆動回路４２ｂは、例えば第２の画素４７を選択するゲートドライバとすることができる。駆動回路５０は、例えば選択された第１の画素４６および第２の画素４７にビデオ信号を入力するソースドライバとすることができる。

なお、駆動回路４２ａ、４２ｂのそれぞれは、実施の形態１で示した駆動回路４０と同様に層４０ａに形成したシフトレジスタ回路と、層４０ａおよび層４０ｂに形成したバッファ回路を有する。

また、画素ユニット４５は、図１３（Ｂ）に示すように、層４０ａに設けられる構成にすることができる。または、図１３（Ｃ）に示すように層４０ａおよび層４０ｂに設けられる構成とすることができる。後者の場合、層４０ａに第１の画素４６または第２の画素４７の一方を設け、層４０ｂに第１の画素４６または第２の画素４７の他方を設ける構成とすることができる。このとき、第１の画素４６が有するトランジスタは層４０ａまたは層４０ｂの一方に設けることができる。また、第２の画素４７が有する第１のトランジスタは層４０ａに設けることができ、第２の画素４７が有する第２のトランジスタは層４０ｂに設けることができ、第１のトランジスタおよび第２のトランジスタは重なる領域を有することができる。このような構成とすることで、トランジスタの占有面積を小さくすることができ、画素密度を高めやすくなる。

以上が表示装置の構成例についての説明である。

［画素ユニットの構成例］
続いて、図１４（Ａ）、（Ｂ）、（Ｃ）を用いて画素ユニット４５について説明する。図１４（Ａ）、（Ｂ）、（Ｃ）は、画素ユニット４５の構成例を示す模式図である。

第１の画素４６は、表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂを有する。表示素子４６Ｒは、外光を反射し、第１の画素４６に入力される第１の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光Ｒ１を、表示面側に射出する。表示素子４６Ｇ、表示素子４６Ｂも同様に、それぞれ緑色の光Ｇ１または青色の光Ｂ１を、表示面側に射出する。

第２の画素４７は、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂを有する。表示素子４７Ｒは、光源を有し、第２の画素４７に入力される第２の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光Ｒ２を、表示面側に射出する。表示素子４７Ｇ、表示素子４７Ｂも同様に、それぞれ緑色の光Ｇ２または青色の光Ｂ２を、表示面側に射出する。

〔第３のモード〕
図１４（Ａ）は、外光を反射する表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂと、光を発する表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂの両方を駆動して画像を表示する動作モードの例を示している。図１４（Ａ）に示すように、画素ユニット４５は、光Ｒ１、光Ｇ１、光Ｂ１、光Ｒ２、光Ｇ２、および光Ｂ２の６つの光を混色させることにより、所定の色の光５５を表示面側に射出することができる。

このとき、表示素子４７Ｒ、表示素子４７Ｇおよび表示素子４７Ｂのそれぞれの輝度を低く抑えることが好ましい。例えば、表示素子４７Ｒ、表示素子４７Ｇおよび表示素子４７Ｂのそれぞれが発することのできる光の輝度の最大値を最大輝度というときに、第３のモードで表示素子４７Ｒ、表示素子４７Ｇおよび表示素子４７Ｂのそれぞれが発する光の輝度の最大値を、最大輝度の５％以上５０％以下、好ましくは１％以上６０％以下とすることが好ましい。これにより、低い消費電力で表示できるとともに、表示される画像がより絵画的になり、また目に優しい表示を行うことが可能となる。

〔第１のモード〕
図１４（Ｂ）は、外光を反射する表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂを駆動して画像を表示する動作モードの例を示している。図１４（Ｂ）に示すように、画素ユニット４５は、例えば外光の照度が十分に高い場合などでは、第２の画素４７を駆動させずに、第１の画素４６からの光（光Ｒ１、光Ｇ１、および光Ｂ１）のみを混色させることにより、所定の色の光５５を表示面側に射出することもできる。これにより、極めて低消費電力な駆動を行うことができる。

〔第２のモード〕
図１４（Ｃ）は、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂを駆動して画像を表示する動作モードの例を示している。図１４（Ｃ）に示すように、画素ユニット４５は、例えば外光の照度が極めて小さい場合などでは、第１の画素４６を駆動させずに、第２の画素４７からの光（光Ｒ２、光Ｇ２、および光Ｂ２）のみを混色させることにより、所定の色の光５５を表示面側に射出することもできる。これにより鮮やかな表示を行うことができる。また外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低減できる。

このとき、第３のモードよりも、可視光を発光する表示素子の輝度を高めることが好ましい。例えば、第２のモードで表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂのそれぞれが発する光の輝度の最大値を、最大輝度の１００％とする、または、５０％以上１００％以下、好ましくは６０％以上１００％以下とすることができる。これにより、外光の明るい場所であっても鮮やかな画像を表示することができる。

ここで、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂのそれぞれが発する光の輝度の最大値は、ダイナミックレンジに置き換えることができる。すなわち、第３のモードでは、第２のモードよりも表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂのそれぞれのダイナミックレンジを狭く設定することができる。例えば、表示素子４７Ｒ、表示素子４７Ｇまたは表示素子４７Ｂにおける第３のモードのダイナミックレンジを、第２のモードのダイナミックレンジの５％以上５０％以下、好ましくは１％以上６０％以下に設定することができる。

以上が画素ユニット４５の構成例についての説明である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子の両方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。

［構成例］
図１５（Ａ）は、表示装置４００の構成の一例を示すブロック図である。表示装置４００は、表示部３６２にマトリクス状に配列した複数の画素４１０を有する。また表示装置４００は、回路ＧＤと、回路ＳＤを有する。また、方向Ｒに配列した複数の画素４１０、回路ＧＤと電気的に接続する複数の配線Ｇ１、複数の配線Ｇ２、複数の配線ＡＮＯ、および複数の配線ＣＳＣＯＭを有する。また、方向Ｃに配列した複数の画素４１０、回路ＳＤと電気的に接続する複数の配線Ｓ１、および複数の配線Ｓ２を有する。

なお、ここでは簡単のために回路ＧＤと回路ＳＤを１つずつ有する構成を示したが、液晶素子を駆動する回路ＧＤおよび回路ＳＤと、発光素子を駆動する回路ＧＤおよび回路ＳＤとを、別々に設けてもよい。

画素４１０は、反射型の液晶素子と、発光素子を有する。画素４１０において、液晶素子と発光素子とは、互いに重なる部分を有する。

図１５（Ｂ１）は、画素４１０が有する導電層３１１ｂの構成例を示す。導電層３１１ｂは、画素４１０における液晶素子の反射電極として機能する。また導電層３１１ｂには、開口４５１が設けられている。

図１５（Ｂ１）には、導電層３１１ｂと重なる領域に位置する発光素子３６０を破線で示している。発光素子３６０は、導電層３１１ｂが有する開口４５１と重ねて配置されている。これにより、発光素子３６０が発する光は、開口４５１を介して表示面側に射出される。

図１５（Ｂ１）では、方向Ｒに隣接する画素４１０が異なる色に対応する画素である。このとき、図１５（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口４５１が一列に配列されないように、導電層３１１ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子３６０を離すことが可能で、発光素子３６０が発する光が隣接する画素４１０が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子３６０を離して配置することができるため、発光素子３６０のＥＬ層を遮蔽マスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。

また、図１５（Ｂ２）に示すような配列としてもよい。

非開口部の総面積に対する開口４５１の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口４５１の総面積の比の値が小さすぎると、発光素子３６０を用いた表示が暗くなってしまう。

また、反射電極として機能する導電層３１１ｂに設ける開口４５１の面積が小さすぎると、発光素子３６０が射出する光から取り出せる光の効率が低下してしまう。

開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

［回路構成例］
図１６は、画素４１０の構成例を示す回路図である。図１６では、隣接する２つの画素４１０を示している。

画素４１０は、スイッチＳＷ１、容量素子Ｃ１、液晶素子３４０、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２、および発光素子３６０等を有する。また、画素４１０には、配線Ｇ１、配線Ｇ２、配線ＡＮＯ、配線ＣＳＣＯＭ、配線Ｓ１、および配線Ｓ２が電気的に接続されている。また、図１６では、液晶素子３４０と電気的に接続する配線ＶＣＯＭ１、および発光素子３６０と電気的に接続する配線ＶＣＯＭ２を示している。

図１６では、スイッチＳＷ１およびスイッチＳＷ２に、トランジスタを用いた場合の例を示している。

スイッチＳＷ１は、ゲートが配線Ｇ１と接続され、ソースまたはドレインの一方が配線Ｓ１と接続され、ソースまたはドレインの他方が容量素子Ｃ１の一方の電極、および液晶素子３４０の一方の電極と接続されている。容量素子Ｃ１は、他方の電極が配線ＣＳＣＯＭと接続されている。液晶素子３４０は、他方の電極が配線ＶＣＯＭ１と接続されている。

また、スイッチＳＷ２は、ゲートが配線Ｇ２と接続され、ソースまたはドレインの一方が配線Ｓ２と接続され、ソースまたはドレインの他方が、容量素子Ｃ２の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２は、他方の電極がトランジスタＭのソースまたはドレインの一方、および配線ＡＮＯと接続されている。トランジスタＭは、ソースまたはドレインの他方が発光素子３６０の一方の電極と接続されている。発光素子３６０は、他方の電極が配線ＶＣＯＭ２と接続されている。

図１６では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。

配線Ｇ１には、スイッチＳＷ１を導通状態または非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ１には、所定の電位を与えることができる。配線Ｓ１には、液晶素子３４０が有する液晶の配向状態を制御する信号を与えることができる。配線ＣＳＣＯＭには、所定の電位を与えることができる。

配線Ｇ２には、スイッチＳＷ２を導通状態または非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ２および配線ＡＮＯには、発光素子３６０が発光する電位差が生じる電位をそれぞれ与えることができる。配線Ｓ２には、トランジスタＭの導通状態を制御する信号を与えることができる。

図１６に示す画素４１０は、例えば、反射モードの表示を行う場合には、配線Ｇ１および配線Ｓ１に与える信号により駆動し、液晶素子３４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線Ｇ２および配線Ｓ２に与える信号により駆動し、発光素子３６０を発光させて表示することができる。また、両方のモードで駆動する場合には、配線Ｇ１、配線Ｇ２、配線Ｓ１および配線Ｓ２のそれぞれに与える信号により駆動することができる。

なお、図１６では一つの画素４１０に、一つの液晶素子３４０と一つの発光素子３６０とを有する例を示したが、これに限られない。図１７（Ａ）は、一つの画素４１０に一つの液晶素子３４０と４つの発光素子３６０（発光素子３６０ｒ、３６０ｇ、３６０ｂ、３６０ｗ）を有する例を示している。

図１７（Ａ）では図１６の例に加えて、画素４１０に配線Ｇ３および配線Ｓ３が接続されている。

図１７（Ａ）に示す例では、例えば４つの発光素子３６０を、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子３４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

また、図１７（Ｂ）には、画素４１０の構成例を示している。画素４１０は、電極３１１が有する開口部と重なる発光素子３６０ｗと、電極３１１の周囲に配置された発光素子３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂとを有する。発光素子３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂは、発光面積がほぼ同等であることが好ましい。

［表示パネルの構成例］
図１８は、本発明の一態様の表示パネル３００の斜視概略図である。表示パネル３００は、基板３５１と基板３６１とが貼り合わされた構成を有する。図１８では、基板３６１を破線で明示している。

表示パネル３００は、表示部３６２、回路３６４、配線３６５等を有する。基板３５１には、例えば回路３６４、配線３６５、および画素電極として機能する導電層３１１ｂ等が設けられる。また図１８では基板３５１上にＩＣ３７３とＦＰＣ３７２が実装されている例を示している。そのため、図１８に示す構成は、表示パネル３００とＦＰＣ３７２およびＩＣ３７３を有する表示モジュールと言うこともできる。

回路３６４は、例えば走査線駆動回路として機能する回路を用いることができる。

配線３６５は、表示部３６２や回路３６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ３７２を介して外部、またはＩＣ３７３から配線３６５に入力される。

また、図１８では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板３５１にＩＣ３７３が設けられている例を示している。ＩＣ３７３は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル３００が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ３７２を介して表示パネル３００を駆動するための信号を入力する場合などでは、ＩＣ３７３を設けない構成としてもよい。また、ＩＣ３７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ３７２に実装してもよい。

図１８には、表示部３６２の一部の拡大図を示している。表示部３６２には、複数の表示素子が有する導電層３１１ｂがマトリクス状に配置されている。導電層３１１ｂは、可視光を反射する機能を有し、後述する液晶素子３４０の反射電極として機能する。

また、図１８に示すように、導電層３１１ｂは開口を有する。さらに導電層３１１ｂの基板３５１側に、発光素子３６０を有する。発光素子３６０からの光は、導電層３１１ｂの開口を介して基板３６１側に射出される。

［断面構成例］
図１９に、図１８で例示した表示パネルの、ＦＰＣ３７２を含む領域の一部、回路３６４を含む領域の一部、および表示部３６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

表示パネルは、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５１と絶縁層２２０の間に、発光素子３６０、トランジスタ２０１ａ、トランジスタ２０１ｂ、トランジスタ２０５、トランジスタ２０６、トランジスタ２０７、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、液晶素子３４０、着色層１３１等を有する。また、基板３６１と絶縁層２２０は接着層１４１を介して接着され、基板３５１と絶縁層２２０は接着層１４２を介して接着されている。

トランジスタ２０６は、液晶素子３４０と電気的に接続する。また、トランジスタ２０５はトランジスタ２０７と電気的に接続し、トランジスタ２０７は発光素子３６０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。また、トランジスタ２０７はトランジスタ２０５と重なるように形成されるため、画素サイズを小さくすることができる。なお、トランジスタ２０７のゲート電極が延在する層と、ゲート絶縁膜が延在する層と、ソース電極またはドレイン電極の一方が延在する層を用いて容量素子Ｃ２を形成することができる。

基板３６１には、着色層１３１、遮光層１３２、絶縁層１２１、液晶素子３４０の共通電極として機能する導電層１１３、配向膜１３３ｂ、絶縁層１１７等が設けられている。絶縁層１１７は、液晶素子３４０のセルギャップを保持するためのスペーサとして機能する。

絶縁層２２０の基板３５１側には、絶縁層２１１ａ、絶縁層２１２ａ、絶縁層２１３ａ、絶縁層２１４ａ、絶縁層２１５、絶縁層２１１ｂ、絶縁層２１２ｂ、絶縁層２１３ｂ、絶縁層２１４ｂ、絶縁層２１６等の絶縁層が設けられている。

絶縁層２１１ａは、その一部がトランジスタ２０５、２０６のゲート絶縁層として機能する。絶縁層２１２ａ、絶縁層２１３ａおよび絶縁層２１４ａは、トランジスタ２０５、２０６を覆って設けられている。

絶縁層２１１ｂは、その一部がトランジスタ２０７のゲート絶縁層として機能する。絶縁層２１２ｂ、絶縁層２１３ｂおよび絶縁層２１４ｂは、トランジスタ２０７を覆って設けられている。

絶縁層２１４ａおよび絶縁層２１４ｂは、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層が３層である場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４ａおよび絶縁層２１４ｂは、不要であれば設けなくてもよい。また、絶縁層２１４ａと絶縁層２１１ｂとの間には絶縁層２１５が設けられている場合を示しているが、絶縁層２１５は設けなくてもよい。

また、トランジスタ２０５、トランジスタ２０６およびトランジスタ２０７は、一部がゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層２２２、半導体層２３１を有する。

液晶素子３４０は反射型の液晶素子である。液晶素子３４０は、導電層３１１ａ、液晶１１２、導電層１１３が積層された積層構造を有する。また導電層３１１ａの基板３５１側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口２５１を有する。また導電層３１１ａおよび導電層１１３は可視光を透過する材料を含む。また液晶１１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶１１２と導電層１１３の間に配向膜１３３ｂが設けられている。また、基板３６１の外側の面には、偏光板１３０を有する。

液晶素子３４０において、導電層３１１ｂは可視光を反射する機能を有し、導電層１１３は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３０により偏光され、導電層１１３、液晶１１２を透過し、導電層３１１ｂで反射する。そして液晶１１２および導電層１１３を再度透過して、偏光板１３０に達する。このとき、導電層３１１ｂと導電層１１３の間に与える電圧によって液晶１１２の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御することができる。また光は着色層１３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

発光素子３６０は、ボトムエミッション型の発光素子である。発光素子３６０は、絶縁層２２０側から導電層１９１、ＥＬ層１９２、および導電層１９３ｂの順に積層された積層構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１９３ｂは可視光を反射する材料を含み、導電層１９１および導電層１９３ａは可視光を透過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口２５１、導電層１１３等を介して、基板３６１側に射出される。

ここで、図１９に示すように、開口２５１には可視光を透過する導電層３１１ａが設けられていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領域と同様に液晶１１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

ここで、基板３６１の外側の面に配置する偏光板１３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子３４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

また、導電層１９１の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている。絶縁層２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。

トランジスタ２０７のソースまたはドレインの一方は、導電層１９１を介して発光素子３６０のＥＬ層１９２と電気的に接続されている。

トランジスタ２０６のソースまたはドレインの一方は、接続部２０８を介して導電層３１１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、これらは電気的に接続されている。ここで、接続部２０８は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。

基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続部２０４は接続部２０８と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰＣ３７２とを接続層２４２を介して電気的に接続することができる。

接着層１４１が設けられる一部の領域には、接続部２５２が設けられている。接続部２５２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層１１３の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形成された導電層１１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号または電位を、接続部２５２を介して供給することができる。

接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体２４３は、図１９に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体２４３は、接着層１４１に覆われるように配置することが好ましい。例えば、硬化前の接着層１４１に接続体２４３を分散させておけばよい。

図１９では、回路３６４の例としてトランジスタ２０１ａ、２０１ｂが設けられている例を示している。例えば、トランジスタ２０１ａは、実施の形態１で説明したバッファ回路７０が有するトランジスタ７１ａに相当する。また、トランジスタ２０１ｂは、実施の形態１で説明したバッファ回路７０が有するトランジスタ７１ｂに相当する。

トランジスタ２０１ａは、トランジスタ２０５、２０６と同じ工程で作製することができる。また、トランジスタ２０１ｂは、トランジスタ２０７と同じ工程で作製することができる。

なお、回路３６４が有するトランジスタと、表示部３６２が有するトランジスタは、同じ構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。

各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。

基板３６１側において、着色層１３１、遮光層１３２を覆って絶縁層１２１が設けられている。絶縁層１２１は、平坦化層としての機能を有していてもよい。絶縁層１２１により、導電層１１３の表面を概略平坦にできるため、液晶１１２の配向状態を均一にできる。

［各構成要素について］
以下では、上記に示す各構成要素について説明する。

〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。

また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。

可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０^−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示パネルも軽量にすることができる。

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。

可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる。

〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。

半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の金属元素の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形成でき、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ａｎｄ Ａ−Ｂ−ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。

〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。

〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。

例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０^−５［ｇ／（ｍ^２・ｄａｙ）］以下、好ましくは１×１０^−６［ｇ／（ｍ^２・ｄａｙ）］以下、より好ましくは１×１０^−７［ｇ／（ｍ^２・ｄａｙ）］以下、さらに好ましくは１×１０^−８［ｇ／（ｍ^２・ｄａｙ）］以下とする。

〔液晶素子〕
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。

本発明の一態様では、特に反射型の液晶素子を用いることができる。

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また一方の偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。

〔発光素子〕
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。

ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等を含む層をさらに有していてもよい。

ＥＬ層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。

ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。

また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。

可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。

可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。

電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。

なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。

〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。

〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。

〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２０に示す。

図２０（Ａ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける表示部９７３に本発明の一態様の表示装置を備えることで、屋外での視認性を向上させ、かつ低消費電力化することができる。

図２０（Ｂ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカ９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。なお、図２０（Ｂ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。当該携帯型ゲーム機における表示部９０３に本発明の一態様の表示装置を備えることで、屋外での視認性を向上させ、かつ低消費電力化することができる。

図２０（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６等を有する。当該デジタルカメラにおける表示部９６５に本発明の一態様の表示装置を備えることで、屋外での視認性を向上させ、かつ低消費電力化することができる。

図２０（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における表示部９３２に本発明の一態様の表示装置を備えることで、屋外でも視認性を向上させることができる。また、額縁を狭めることができ、デザイン性を向上させることができる。

図２０（Ｅ）携帯電話機の一例であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことができる。当該携帯電話機における表示部９５２に本発明の一態様の表示装置を備えることで、屋外でも視認性を向上させることができる。また、額縁を狭めることができ、デザイン性を向上させることができる。

図２０（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における表示部９１２に本発明の一態様の表示装置を備えることで、屋外でも視認性を向上させることができる。また、額縁を狭めることができ、小型化することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

１０ 表示装置
１１ 表示装置
２０ 基板
２１ 配線
２２ 配線
２５ 平坦化膜
２６ａ 導電層
２６ｂ 導電層
３０ 画素
３１ 表示部
４０ 駆動回路
４０ａ 層
４０ｂ 層
４１ 配線
４２ａ 駆動回路
４２ｂ 駆動回路
４５ 画素ユニット
４６ 画素
４６Ｂ 表示素子
４６Ｇ 表示素子
４６Ｒ 表示素子
４７ 画素
４７Ｂ 表示素子
４７Ｇ 表示素子
４７Ｒ 表示素子
５０ 駆動回路
５１ 配線
５５ 光
６０ シフトレジスタ回路
６１ トランジスタ
６２ 半導体層
６３ ゲート電極
６４ ソース電極
６５ ドレイン電極
６６ 接続部
６６ａ 接続部
６６ｂ 接続部
６７ 接続部
６８ 導電層
６９ ゲート絶縁膜
７０ バッファ回路
７１ トランジスタ
７１ａ トランジスタ
７１ｂ トランジスタ
７２ａ 半導体層
７２ｂ 半導体層
７３ａ ゲート電極
７３ｂ ゲート電極
７４ａ ドレイン電極
７４ｂ ドレイン電極
７５ａ ソース電極
７５ｂ ソース電極
７６ａ 接続部
７６ｂ 接続部
７７ 導電層
７８ａ 導電層
７８ｂ 導電層
７９ａ ゲート絶縁膜
７９ｂ ゲート絶縁膜
８１ 信号線
８２ 信号線
８３ 信号線
８４ 信号線
８５ 配線
９０ パルス信号出力回路
９１ 入力端子
９２ 入力端子
９３ 入力端子
９４ 入力端子
９５ 入力端子
９６ 出力端子
９７ 出力端子
９８ 電源線
９９ 電源線
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ 液晶
１１３ 導電層
１１７ 絶縁層
１２１ 絶縁層
１３０ 偏光板
１３１ 着色層
１３２ 遮光層
１３３ａ 配向膜
１３３ｂ 配向膜
１３４ 着色層
１４１ 接着層
１４２ 接着層
１９１ 導電層
１９２ ＥＬ層
１９３ａ 導電層
１９３ｂ 導電層
２００ パルス信号生成回路
２０１ 入力信号生成回路
２０１ａ トランジスタ
２０１ｂ トランジスタ
２０２ 入力信号生成回路
２０３ バッファ回路
２０４ 接続部
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ 接続部
２１１ａ 絶縁層
２１１ｂ 絶縁層
２１２ 絶縁層
２１２ａ 絶縁層
２１２ｂ 絶縁層
２１３ 絶縁層
２１３ａ 絶縁層
２１３ｂ 絶縁層
２１４ａ 絶縁層
２１４ｂ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２１７ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２３１ 半導体層
２４２ 接続層
２４３ 接続体
２５１ 開口
２５２ 接続部
３００ 表示パネル
３１１ 電極
３１１ａ 導電層
３１１ｂ 導電層
３４０ 液晶素子
３５１ 基板
３６０ 発光素子
３６０ｂ 発光素子
３６０ｇ 発光素子
３６０ｒ 発光素子
３６０ｗ 発光素子
３６１ 基板
３６２ 表示部
３６４ 回路
３６５ 配線
３７２ ＦＰＣ
３７３ ＩＣ
４００ 表示装置
４１０ 画素
４５１ 開口
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカ
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ 表示部
９５３ 操作ボタン
９５４ 外部接続ポート
９５５ スピーカ
９５６ マイク
９５７ カメラ
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ 表示部
９６６ 操作キー
９６７ スピーカ
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部

Claims (9)

1. 同一面上に設けられた画素回路および駆動回路を有する表示装置であって、
   前記駆動回路は選択回路およびバッファ回路を有し、
   前記バッファ回路は、第１のトランジスタおよび第２のトランジスタを有し、
   前記第１のトランジスタと前記第２のトランジスタは重なる領域を有し、
   前記第１のトランジスタのソースは、前記第２のトランジスタのソースと電気的に接続され、
   前記第１のトランジスタのドレインは、前記第２のトランジスタのドレインと電気的に接続され、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
   前記第１のトランジスタのゲートおよび前記第２のトランジスタのゲートは、前記選択回路と電気的に接続され、
   前記第１のトランジスタおよび前記第２のトランジスタのソースまたはドレインの一方は、前記画素回路と電気的に接続されている表示装置。
2. 同一面上に設けられた画素回路および駆動回路を有する表示装置であって、
   前記駆動回路は選択回路およびバッファ回路を有し、
   前記バッファ回路は、第１のトランジスタおよび第２のトランジスタを有し、
   前記画素回路は、第３のトランジスタおよび第４のトランジスタを有し、
   前記第１のトランジスタと前記第２のトランジスタは重なる領域を有し、
   前記第３のトランジスタと前記第４のトランジスタは重なる領域を有し、
   前記第１のトランジスタのソースは、前記第２のトランジスタのソースと電気的に接続され、
   前記第１のトランジスタのドレインは、前記第２のトランジスタのドレインと電気的に接続され、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
   前記第１のトランジスタのゲートおよび前記第２のトランジスタのゲートは、前記選択回路と電気的に接続され、
   前記第１のトランジスタおよび前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのゲートと電気的に接続されている表示装置。
3. 請求項１または２において、
   前記第１のトランジスタおよび前記第２のトランジスタは、電流の流れる方向が平行になる向きで重なっている表示装置。
4. 請求項１乃至３のいずれか一項において、
   前記駆動回路および前記画素回路が有するトランジスタは、単極性である表示装置。
5. 請求項１乃至４のいずれか一項において、
   前記駆動回路および前記画素回路が有するトランジスタのチャネル形成領域は、金属酸化物を有する表示装置。
6. 請求項１乃至５のいずれか一項において、
   前記第１のトランジスタのチャネル幅と前記第２のトランジスタのチャネル幅は同一である表示装置。
7. 請求項１乃至６のいずれか一項において、
   前記画素回路は第１の表示素子を有し、
   前記第１の表示素子は可視光を発する機能または可視光を透過する機能を有する表示装置。
8. 請求項７において、
   前記画素回路は、さらに第２の表示素子を有し、
   前記第２の表示素子は、可視光を反射する機能を有する表示装置。
9. 請求項１乃至請求項８のいずれか一項に記載の表示装置と、前記表示装置と重なる位置にタッチセンサを備えた電子機器。

Images