JP2018116227A - 表示装置 - Google Patents

Abstract

【課題】表示品位の低下を抑制することが可能な表示装置を提供する。【解決手段】本実施形態によれば、絶縁基板と、第１ゲートドライバと、第１ゲートドライバに接続された第１端部及び第１端部とは反対側の第２端部を有し、第１方向に沿って延伸した第１ゲート線と、絶縁基板と第１ゲート線との間に位置し、第１ゲート線と重なって第１方向に延伸した導電材料からなる層と、を備え、第１ゲート線の第２端部は、導電材料からなる層と電気的に接続されている、表示装置が提供される。【選択図】図３

Description

本発明の実施形態は、表示装置に関する。

スマートフォンやタブレット等に用いられる液晶表示装置は、狭額縁化が求められている。このため、ゲートドライバ等の回路が表示パネルに内蔵される場合、これらの内蔵回路は、片側駆動・片側給電の方式をとることが多い。

透過型の液晶表示装置では、スイッチング素子の劣化防止やリーク電流の抑制のため、バックライトからの光を遮光するための遮光層が設けられている場合がある。この遮光層は、電気的にフローティング状態とならないよう、例えばスイッチング素子のゲート電極と電気的に接続されることが知られている。

特開２０１６−１３４３８８号公報

本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。

本実施形態によれば、
絶縁基板と、第１ゲートドライバと、前記第１ゲートドライバに接続された第１端部及び前記第１端部とは反対側の第２端部を有し、第１方向に沿って延伸した第１ゲート線と、前記絶縁基板と前記第１ゲート線との間に位置し、前記第１ゲート線と重なって前記第１方向に延伸した導電材料からなる層と、を備え、前記第１ゲート線の前記第２端部は、前記導電材料からなる層と電気的に接続されている、表示装置が提供される。

図１は、本実施形態の表示装置の構成を示す図である。 図２は、図１に示す表示パネルの基本構成及び等価回路を示す図である。 図３は、第１基板ＳＵＢ１の構成例を示す平面図である。 図４は、画素ＰＸの構成を示す平面図である。 図５は、図４のＡ−Ｂ線で切断した表示パネルの一部を示す断面図である。 図６は、図４のＣ−Ｄ線で切断した表示パネルの一部を示す断面図である。 図７は、第１基板ＳＵＢ１の他の構成例を示す平面図である。 図８は、第１基板ＳＵＢ１の他の構成例を示す平面図である。 図９は、第１基板ＳＵＢ１の他の構成例を示す平面図である。 図１０は、図９のＥ−Ｆ線で切断した表示パネルの一部を示す断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。図に示す第１方向Ｘ及び第２方向Ｙは互いに交差している。一例では、第１方向Ｘと第２方向Ｙとは、互いに直交しているが、９０度以外の角度で互いに交差していても良い。

本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

表示装置ＤＳＰは、表示パネルＰＮＬ、表示パネルＰＮＬを駆動する駆動ＩＣチップ１などを備えている。表示パネルＰＮＬは、例えば、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シール部ＳＥと、周辺遮光層ＢＭＡと、液晶層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シール部ＳＥは、右上がりの斜線で示す領域に設けられ、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。周辺遮光層ＢＭＡは、右下がりの斜線で示す領域に設けられ、後述する遮光層ＢＭと同一材料で形成されている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。本実施形態において、表示領域ＤＡは、周辺遮光層ＢＭＡによって囲まれた内側の領域であり、非表示領域ＮＤＡは、周辺遮光層ＢＭＡが設けられた領域である。

駆動ＩＣチップ１は、非表示領域ＮＤＡに位置している。図示した例では、駆動ＩＣチップ１は、第２基板ＳＵＢ２よりも外側に延伸した第１基板ＳＵＢ１の実装部ＭＴに実装されている。駆動ＩＣチップ１は、例えば、画像表示に必要な信号を出力するディスプレイドライバを内蔵している。ここでのディスプレイドライバは、後述するソースドライバＳＤ、ゲートドライバＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。なお、図示した例に限らず、駆動ＩＣチップ１は、別途表示パネルＰＮＬに接続されるフレキシブル基板上に実装されていても良い。

本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。

また、ここでは、表示パネルＰＮＬの詳細な構成については説明を省略するが、表示パネルＰＮＬは、Ｘ−Ｙ平面、あるいは、基板主面に沿った横電界を利用する表示モード、Ｘ−Ｙ平面の法線に沿った縦電界を利用する表示モード、あるいは、Ｘ−Ｙ平面に対して斜め方向に傾斜した傾斜電界を利用する表示モードのいずれを適用した構成を有していても良い。また、表示パネルＰＮＬは、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応した構成を有していても良い。

図２は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、マトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本のゲート線Ｇ（Ｇ１〜Ｇｎ）、複数本のソース線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。ゲート線Ｇは、各々第１方向Ｘに延伸し、第２方向Ｙに並んでいる。ソース線Ｓは、各々第２方向Ｙに延伸し、第１方向Ｘに並んでいる。なお、ゲート線Ｇ及びソース線Ｓは、必ずしも直線的に延伸していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。

表示パネルＰＮＬは、非表示領域ＮＤＡにおいて、ゲートドライバＧＤ１及びＧＤ２と、ソースドライバＳＤとを備えている。ゲートドライバＧＤ１とゲートドライバＧＤ２とは、第１方向Ｘに対向して配置され、表示領域ＤＡを挟んでいる。ゲート線Ｇは、ゲートドライバＧＤ１及びＧＤ２のいずれか一方に接続されている。図示した例では、奇数番目のゲート線Ｇ１、Ｇ３、…は、ゲートドライバＧＤ１に接続されている。偶数番目のゲート線Ｇ２、Ｇ４…は、ゲートドライバＧＤ２に接続されている。ソース線Ｓは、ソースドライバＳＤに接続されている。共通電極ＣＥは、共通電極駆動回路ＣＤに接続されている。ソースドライバＳＤ、ゲートドライバＧＤ、及び、共通電極駆動回路ＣＤは、非表示領域ＮＤＡにおいて、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示した駆動ＩＣチップ１に内蔵されていても良い。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。ゲート線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。ソース線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。これらのゲート線Ｇ、ソース線Ｓ、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどは、図１に示した第１基板ＳＵＢ１に備えられている。

図３は、第１基板ＳＵＢ１の構成例を示す平面図である。第１基板ＳＵＢ１は、表示パネルＰＮＬを構成する一方の基板である。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。

第１基板ＳＵＢ１は、表示領域ＤＡと非表示領域ＮＤＡに亘って位置している。第１基板ＳＵＢ１は、ゲートドライバＧＤ１及びＧＤ２、ゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３）、ソース線Ｓ（Ｓ１、Ｓ２、Ｓｍ−１、Ｓｍ）、スイッチング素子ＳＷ、画素電極ＰＥに加え、遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３）、中継電極ＲＥ１及びＲＥ２、などを備えている。

ゲートドライバＧＤ１及びＧＤ２は、第１基板ＳＵＢ１の非表示領域ＮＤＡに配置されている。非表示領域ＮＤＡは、図示した例において表示領域ＤＡの左側に隣接する第１非表示領域ＮＤＡ１及び表示領域ＤＡの右側に隣接する第２非表示領域ＮＤＡ２を有している。ゲートドライバＧＤ１は第１非表示領域ＮＤＡ１に位置し、ゲートドライバＧＤ２は第２非表示領域ＮＤＡ２に位置している。すなわちゲートドライバＧＤ１とＧＤ２とは、表示領域ＤＡを挟み、第１方向Ｘに対向している。図示した例では、ゲートドライバＧＤ１及びＧＤ２は、第２方向Ｙの幅が第１方向Ｘの幅よりも長い領域に配置されている。

ソース線Ｓは、ほぼ一定の幅を有する帯状に形成され、表示領域ＤＡにおいて各ゲート線Ｇと交差している。すべてのソース線Ｓは、ゲートドライバＧＤ１とゲートドライバＧＤ２との間に位置している。ソース線Ｓ１は、表示領域ＤＡにおいて最も第１非表示領域ＮＤＡ１に近接するソース線に相当し、図示した表示領域ＤＡの左側端部に位置している。ソース線Ｓｍは、表示領域ＤＡにおいて最も第２非表示領域ＮＤＡ２に近接するソース線に相当し、図示した表示領域ＤＡの右側端部に位置している。

スイッチング素子ＳＷは、隣り合うソース線Ｓの間に形成されている。一例として、スイッチング素子ＳＷは、ソース線Ｓｍ−１とソース線Ｓｍとの間で、ゲート線Ｇ１近傍に配置されている。スイッチング素子ＳＷは、ソース線Ｓｍに接続されるとともに、中継電極ＲＥ１を介して画素電極ＰＥとも電気的に接続されている。スイッチング素子ＳＷを含む画素ＰＸの構成については後述する。

ゲート線Ｇは、ほぼ一定の幅を有する帯状に形成され、第１及び第２非表示領域ＮＤＡ１及びＮＤＡ２にそれぞれ引き出されている。すなわち、ゲート線Ｇの第１方向Ｘの両端部は、非表示領域ＮＤＡに位置している。具体的には、ゲート線Ｇ１及びＧ３の一端部ＥＧ１１及びＥＧ３１は、第１非表示領域ＮＤＡ１においてゲートドライバＧＤ１に接続されている。ゲート線Ｇ１及びＧ３の他端部ＥＧ１２及びＥＧ３２は、第２非表示領域ＮＤＡ２に位置し、ゲートドライバＧＤ２から離間している。図示した例では、他端部ＥＧ１２及びＥＧ３２は、ソース線ＳｍとゲートドライバＧＤ２との間に位置している。一方、ゲート線Ｇ２の一端部ＥＧ２１は、第１非表示領域ＮＤＡ１に位置し、ゲートドライバＧＤ１から離間している。図示した例では、一端部ＥＧ２１は、ソース線Ｓ１とゲートドライバＧＤ１との間に位置している。ゲート線Ｇ２の他端部ＥＧ２２は、第２非表示領域ＮＤＡ２においてゲートドライバＧＤ２に接続されている。

導電材料からなる層例えば遮光層ＬＳは、第１方向Ｘに沿って延伸し、ゲート線Ｇと重なっている。遮光層ＬＳは、端部を除いて、ほぼ一定の幅を有する帯状に形成されている。ここでの幅とは、第２方向Ｙに沿った長さである。本実施形態において、遮光層ＬＳ１の第１方向Ｘに沿った長さＬＬＳは、表示領域ＤＡの第１方向Ｘに沿った長さＬＤＡより大きい。一例では、長さＬＬＳは、ゲート線Ｇ１の第１方向Ｘに沿った長さＬＧ１とほぼ等しい。さらに、遮光層ＬＳの両端部は、非表示領域ＮＤＡに位置している。遮光層ＬＳは、非表示領域ＮＤＡにおいて、対応するゲート線Ｇが接続されたゲートドライバに接続されるとともに、ゲートドライバと反対側の端部がゲート線Ｇと電気的に接続されている。

具体的には、遮光層ＬＳ１の一端部ＥＬ１１は、第１非表示領域ＮＤＡ１においてゲートドライバＧＤ１に接続されている。遮光層ＬＳ１の他端部ＥＬ１２は、第２非表示領域ＮＤＡ２に位置し、端部ＥＧ１２と重なっている。すなわち、他端部ＥＬ１２は、ソース線ＳｍとゲートドライバＧＤ２との間に位置し、ゲートドライバＧＤ２から離間している。遮光層ＬＳ１は、他端部ＥＬ１２及び他端部ＥＧ１２と重なって設けられた中継電極ＲＥ２を介して、他端部ＥＧ１２と電気的に接続されている。これにより、ゲート線Ｇ１と遮光層ＬＳ１とは、第２非表示領域ＮＤＡ２において電気的に接続される。

一方、遮光層ＬＳ２の一端部ＥＬ２１は、第１非表示領域ＮＤＡ１に位置し、一端部ＥＧ２１と重なっている。すなわち、一端部ＥＬ２１は、ゲートドライバＧＤ１とソース線Ｓ１の間に位置し、ゲートドライバＧＤ１から離間している。遮光層ＬＳ２の他端部ＥＬ２２は、第２非表示領域ＮＤＡ２においてゲートドライバＧＤ２に接続されている。遮光層ＬＳ２は、一端部ＥＬ２１及び一端部ＥＧ２１と重なって設けられた中継電極ＲＥ２を介して、ゲート線Ｇ２と電気的に接続されている。遮光層ＬＳ３の構成は、遮光層ＬＳ１と同様であるため説明を省略する。

なお、本実施形態において、一端部ＥＧ１１は、第１ゲート線の第１端部に対応し、他端部ＥＧ１２は、第１ゲート線の第１端部に対応する。一端部ＥＬ１１は、遮光層の第３端部に対応し、他端部ＥＬ１２は、遮光層の第４端部に対応する。

図４は、画素ＰＸの構成を示す平面図である。ここでは、第１基板ＳＵＢ１の平面図が示されている。図４は、ゲートドライバＧＤ１から第１方向Ｘに最も離間した画素ＰＸの近傍を拡大して示している。なお、一例では、第１基板ＳＵＢ１は共通電極を備えているが、ここでは共通電極の図示を省略する。

第１基板ＳＵＢ１は、ゲート線Ｇ１、遮光層ＬＳ１、ソース線Ｓｍ−１及びＳｍ、スイッチング素子ＳＷ、画素電極ＰＥ、中継電極ＲＥ１及びＲＥ２などを備えている。

ゲート線Ｇ１は、遮光層ＬＳ１の幅ＷＬＳより小さい幅ＷＧ１を有し、且つ、そのすべてが遮光層ＬＳ１と重なっている。図示した例では、ゲート線Ｇ１は、遮光層ＬＳ１の略中央に位置している。

スイッチング素子ＳＷは、ソース線Ｓｍ−１とソース線Ｓｍとの間に形成されている。一例では、スイッチング素子ＳＷは、ソース線Ｓｍ及び画素電極ＰＥと電気的に接続されたシングルゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、半導体層ＳＣ、ゲート電極ＧＥ、及び中継電極ＲＥ１などを備えている。

半導体層ＳＣは、略Ｌ字状に形成され、第１部分ＳＣ１と第２部分ＳＣ２とを有している。第１部分ＳＣ１は、ソース線Ｓｍ−１とソース線Ｓｍとの間で第２方向Ｙに沿って延伸し、ゲート線Ｇ１及び遮光層ＬＳ１と交差している。ゲート電極ＧＥは、ゲート線Ｇ１のうち、第１部分ＳＣ１と交差する部分に相当する。第１部分ＳＣ１の一端部は、画素電極ＰＥ及び中継電極ＲＥ１と重なっている。中継電極ＲＥ１は、第１部分ＳＣ１と重なる領域に形成されたコンタクトホールＣＨ１において、第１部分ＳＣ１と接している。これにより、第１部分ＳＣ１と中継電極ＲＥ１とは、電気的に接続される。第２部分ＳＣ２は、第１部分ＳＣ１の他端部から第１方向Ｘに沿ってソース線Ｓｍに向って延伸し、ソース線Ｓｍと交差している。第２部分ＳＣ２は、ソース線Ｓｍと重なる領域に形成されたコンタクトホールＣＨ２において、ソース線Ｓｍと接続されている。なお、図示した例では、第１部分ＳＣ１及び第２部分ＳＣ２は、直線状に形成されているが、一部が屈曲していてもよい。

画素電極ＰＥは、ソース線Ｓｍ−１とソース線Ｓｍとの間に位置している。画素電極ＰＥは、電極部ＰＡとコンタクト部ＰＢとを備えている。電極部ＰＡ及びコンタクト部ＰＢは、一体的あるいは連続的に形成され、互いに電気的に接続されている。コンタクト部ＰＢは、電極部ＰＡよりゲート線Ｇ１に近接している。すなわち、コンタクト部ＰＢは、中継電極ＲＥ１と重なる位置に配置され、中継電極ＲＥ１と電気的に接続されている。これにより、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続される。電極部ＰＡは、コンタクト部ＰＢから第２方向Ｙに延伸している。図示した例では、画素電極ＰＥは、３本の電極部ＰＡを有している。３本の電極部ＰＡは、間隔をおいて第１方向Ｘに並び、それぞれ第１方向Ｘに沿ってほぼ一定の幅を有する帯状に形成されている。なお、画素電極ＰＥの形状は、図示した例に限定されるものではなく、画素ＰＸの形状などに合わせて適宜変更することができる。例えば、画素電極ＰＥは、第１方向Ｘ及び第２方向Ｙと交差する斜め方向に延伸し、電極部ＰＡが斜め方向に延伸していてもよい。

次に、遮光層ＬＳ１の他端部ＥＬ１２及びゲート線Ｇ１の他端部ＥＧ１２について説明する。

本実施形態において、他端部ＥＬ１２は、遮光層ＬＳ１のうち、中継電極ＲＥ２とほぼ重なる領域に相当する。また、他端部ＥＧ１２は、ゲート線Ｇ１のうち中継電極ＲＥ２とほぼ重なる領域に相当する。図示した例では、他端部ＥＬ１２は、第２方向Ｙに沿った辺の長さが第１方向Ｘに沿った辺の長さより大きい矩形状である。一例では、他端部ＥＬ１２の幅ＷＥＬは、幅ＷＬＳの約２倍である。

中継電極ＲＥ２は、他端部ＥＬ１２及び他端部ＥＧ１２と重なっている。具体的には、中継電極ＲＥ２は、他端部ＬＥ１２と他端部ＥＧ１２の両方と重なっている領域と、他端部ＬＥ１２と重なっているが他端部ＥＧ１２とは重なっていない領域とを有している。図示した例では、中継電極ＲＥ２は、他端部ＥＬ１２と同形状であり、そのすべてが他端部ＥＬ１２の領域内に位置している。中継電極ＲＥ２が設けられた領域内には、コンタクトホールＣＨ３とコンタクトホールＣＨ４とが形成されている。コンタクトホールＣＨ３及びＣＨ４は、第２方向Ｙに沿って並んでいる。コンタクトホールＣＨ３は、中継電極ＲＥ２とゲート線Ｇ１とが重なる領域に位置している。コンタクトホールＣＨ４は、中継電極ＲＥ２と他端部ＥＬ１２とが重なる領域のうち、ゲート線Ｇ１と重なっていない領域に位置している。

中継電極ＲＥ２は、コンタクトホールＣＨ３において、ゲート線Ｇ１と接続されている。また、中継電極ＲＥ２は、コンタクトホールＣＨ４において、遮光層ＬＳ１と接続されている。これにより、遮光層ＬＳ１とゲート線Ｇ１とは、非表示領域ＮＤＡにおいて中継電極ＲＥ２を介して電気的に接続される。図示した例では、コンタクトホールＣＨ３及びＣＨ４は、同一の大きさの矩形状に形成されている。すなわち、中継電極ＲＥ２とゲート線Ｇ１とが接する領域の面積と、中継電極ＲＥ２と遮光層ＬＳ１とが接する領域の面積とはほぼ等しい。しかしながら、コンタクトホールＣＨ３及びＣＨ４の大きさ及び形状は適宜に変更されてもよい。また、コンタクトホールＣＨ３とコンタクトホールＣＨ４とは、第２方向Ｙと交差する方向に並んでいてもよい。

図５は、図４のＡ−Ｂ線で切断した表示パネルＰＮＬの一部を示す断面図である。図５において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向う方向を第３方向Ｚと定義する。また、第３方向Ｚを「上」又は「上方」と称し、第３方向Ｚと反対方向を「下」又は「下方」と称す。

第１基板ＳＵＢ１は、第１絶縁基板１０、絶縁膜１１、絶縁膜１２、絶縁膜１３、絶縁膜１４、絶縁膜１５、絶縁膜１６、遮光層ＬＳ１、半導体層ＳＣ、金属保護膜Ｍ１及びＭ２、ゲート電極ＧＥ（ゲート線Ｇ１）、ソース線Ｓｍ、中継電極ＲＥ１、共通電極ＣＥ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。

第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。絶縁膜１１は、第１絶縁基板１０の上に形成されている。遮光層ＬＳ１は、絶縁膜１１の上に位置している。遮光層ＬＳ１は、後述するバックライトユニットＢＬから半導体層ＳＣに向かう光を遮光する。遮光層ＬＳ１は、例えばチタン（Ｔｉ）などの金属材料によって形成されている。絶縁膜１２は、遮光層ＬＳ１を覆うとともに、絶縁膜１１の上にも形成されている。半導体層ＳＣは、絶縁膜１２の上に位置し、一部が遮光層ＬＳ１と重なっている。半導体層ＳＣは、例えば、透明アモルファス酸化物半導体（ＴＡＯＳ：transparent amorphous oxide semiconductor）によって形成されているが、多結晶シリコンやアモルファスシリコンによって形成されていても良い。金属保護膜Ｍ１及びＭ２は、互いに離間して設けられ、半導体層ＳＣの上面ＳＡに接している。絶縁膜１３は、半導体層ＳＣと金属保護膜Ｍ１及びＭ２とを覆っている。

ゲート線Ｇ１の一部であるゲート電極ＧＥは、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。ゲート電極ＧＥは、半導体層ＳＣのうち遮光層ＬＳ１と対向する領域の直上に位置している。ゲート線Ｇ１と金属保護膜Ｍ１及びＭ２とは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であっても良いし、多層構造であっても良い。

ソース線Ｓｍ及び中継電極ＲＥ１は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。ソース線Ｓｍ及び中継電極ＲＥ１は、同一材料によって形成され、上記の金属材料が適用可能である。ソース線Ｓｍは、絶縁膜１３及び絶縁膜１４を貫通するコンタクトホールＣＨ２において金属保護膜Ｍ１に接している。中継電極ＲＥ１は、絶縁膜１３及び絶縁膜１４を貫通するコンタクトホールＣＨ１において金属保護膜Ｍ２に接している。すなわち、金属保護膜Ｍ１は、半導体層ＳＣとソース線Ｓｍとの間に位置し、金属保護膜Ｍ２は、半導体層ＳＣと中継電極ＲＥ１との間に位置している。

共通電極ＣＥは、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。画素電極ＰＥは、絶縁膜１６の上に位置し、第１配向膜ＡＬ１によって覆われている。画素電極ＰＥの一部は、絶縁膜１６を介して共通電極ＣＥと対向している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。画素電極ＰＥは、共通電極ＣＥの開口部と重畳する位置において、絶縁膜１５及び絶縁膜１６を貫通するコンタクトホールＣＨ６において中継電極ＲＥ１に接している。図示した例では、コンタクトホールＣＨ６は、コンタクトホールＣＨ１の直上に形成されている。なお、絶縁膜１１、絶縁膜１２、絶縁膜１３、絶縁膜１４、及び、絶縁膜１６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁膜であり、単層構造であっても良いし、多層構造であっても良い。絶縁膜１５は、アクリル樹脂などの有機絶縁膜である。

第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭ、及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、例えば黒色に着色された樹脂材料によって形成されており、各画素を区画している。一例では、遮光層ＢＭは、ソース線Ｓｍ、ゲート線Ｇ１、スイッチング素子ＳＷなどの配線部とそれぞれ対向する位置に配置されている。カラーフィルタＣＦは、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。遮光層ＢＭは、カラーフィルタＣＦとオーバーコート層ＯＣとの間、あるいは、オーバーコート層ＯＣと第２配向膜ＡＬ２との間に配置されても良い。また、白色を表示する画素が追加されても良く、白色画素には白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第１配向膜ＡＬ１と第２配向膜ＡＬ２とが対向するように配置されている。第１配向膜ＡＬ１と第２配向膜ＡＬ２との間には、所定のセルギャップが形成される。セルギャップは、例えば２〜５μｍである。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、所定のセルギャップが形成された状態でシール材によって貼り合わせられている。

液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子を含んでいる。このような液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。

上記のような構成の表示パネルＰＮＬに対して、第１基板ＳＵＢ１の下方には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、第２基板ＳＵＢ２の上方には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。一例では、第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、それぞれの吸収軸がＸ−Ｙ平面において互いに直交するように配置されている。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて、１／４波長板や１／２波長板などの位相差板、散乱層、反射防止層などを備えていても良い。

このような構成例においては、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶層ＬＣに含まれる液晶分子は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、バックライトユニットＢＬから表示パネルＰＮＬに向けて照射された光は、第１光学素子ＯＤ１及び第２光学素子ＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子は、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、バックライトユニットＢＬからの光の一部は、第１光学素子ＯＤ１及び第２光学素子ＯＤ２を透過し、明表示となる。

図６は、図４のＣ−Ｄ線で切断した表示パネルＰＮＬの一部を示す断面図である。図５は、第１基板ＳＵＢ１の要部のみを示している。

他端部ＥＬ１２は、他端部ＥＧ１２よりも第２方向Ｙに延伸した領域Ａを有している。中継電極ＲＥ２は、絶縁膜１４の上に位置し、領域Ａ及び他端部ＥＧ１２と重なっている。換言すると、ゲート線Ｇ１は、中継電極ＲＥ２と遮光層ＬＳ１との間に位置しているが、領域Ａと中継電極ＲＥ２との間には介在していない。なお、中継電極ＲＥ２は、図５に示すソース線Ｓｍ及び中継電極ＲＥ１と同一工程及び同一材料で形成することができる。

コンタクトホールＣＨ３は、他端部ＥＧ１２の直上に形成され、絶縁膜１４を貫通している。コンタクトホールＣＨ４は、領域Ａの直上に形成され、絶縁膜１４、絶縁膜１３、及び絶縁膜１２を貫通している。中継電極ＲＥ２は、コンタクトホールＣＨ３において他端部ＥＧ１２の上面ＥＧＴと接し、コンタクトホールＣＨ４において他端部ＥＬ１２の上面ＥＬＴと接している。これにより、遮光層ＬＳ１とゲート線Ｇ１とが電気的に接続される。図示した例では、中継電極ＲＥ２と遮光層ＬＳ１とが接触している第１接触部Ｃ１と、中継電極ＲＥ２とゲート線Ｇ１とが接触している第２接触部Ｃ２とは、第２方向Ｙに沿って並んでいる。

なお、本実施形態において、絶縁膜１２は、第１絶縁膜に対応し、絶縁膜１３は、第２絶縁膜に対応し、絶縁膜１４は、第３絶縁膜に対応する。コンタクトホールＣＨ４は、第３絶縁膜、第２絶縁膜、第１絶縁膜を貫通する第１貫通孔に対応し、コンタクトホールＣＨ３は、第３絶縁膜を貫通する第２貫通孔に対応する。

本実施形態によれば、ゲート線Ｇと重なる遮光層ＬＳが設けられている。したがって、酸化物半導体層からなる半導体層ＳＣを備えたスイッチング素子ＳＷの特性劣化の防止や信頼性の向上が可能になる。

遮光層ＬＳは、ゲート線Ｇと電気的に接続されている。したがって、遮光層ＬＳが電気的にフローティング状態となることを抑制することができる。しかも、遮光層ＬＳとゲート線Ｇとは、非表示領域ＮＤＡにおいて接続されている。このため、例えば各画素ＰＸにおいて遮光層ＬＳとゲート線Ｇとを電気的に接続する場合と比較して、開口率を減らすことなく、遮光層ＬＳのフローティング状態を回避することができる。

さらに、遮光層ＬＳは、その両端部においてゲート線Ｇと電気的に接続されている。したがって、一端部のみで両者が電気的に接続されている場合と比較して、遮光層ＬＳがゲート線Ｇと同電位になるまでの時間を短縮することができる。すなわち、遮光層ＬＳとゲート線Ｇの材料、幅、膜厚等の違いに起因して両者の時定数が異なっている場合であっても、時定数の差による影響を抑制することができる。これにより、表示品位の低下を抑制することができる。

また、中継電極ＲＥ２と重なって設けられたコンタクトホールＣＨ３及びＣＨ４は、第２方向Ｙに沿って並んでいる。したがって、コンタクトホールＣＨ３及びＣＨ４が例えば第１方向Ｘに沿って並んでいる場合と比較して、非表示領域ＮＤＡの第１方向Ｘの幅を小さくすることができる。さらに、例えば図３に示すように、第２方向Ｙに並んだゲート線ＧをゲートドライバＧＤ１とゲートドライバＧＤ２とに交互に接続するレイアウトを適用することで、第１非表示領域ＮＤＡ１の幅と第２非表示領域ＮＤＡ２の幅とを均一化することができ、狭額縁化に好適である。

次に他の構成例について説明する。

図７に示す構成例は、図３に示す構成例と比較して、遮光層ＬＳの両端部が中継電極ＲＥ２を介してゲート線Ｇに接続されている点で相違している。

遮光層ＬＳ１の一端部ＥＬ１１は、第１非表示領域ＮＤＡ１に位置しているが、ゲートドライバＧＤ１から離間している。図示した例では、一端部ＥＬ１１は、ゲートドライバＧＤ１とソース線Ｓ１との間に位置している。遮光層ＬＳ１は、一端部ＥＬ１１及び他端部ＥＬ１２と重なって設けられた中継電極ＲＥ２を介してゲート線Ｇ１と接続されている。

また、遮光層ＬＳ２の他端部ＥＬ２２は、第２非表示領域ＮＤＡ２に位置しているが、ゲートドライバＧＤ２から離間している。図示した例では、他端部ＥＬ２２は、ソース線ＳｍとゲートドライバＧＤ２との間に位置している。遮光層ＬＳ２は、一端部ＥＬ２１及び他端部ＥＬ２２と重なって設けられた中液電極ＲＥ２を介してゲート線Ｇ２と接続されている。

一端部ＥＬ１１及び他端部ＥＬ２２の構成は、他端部ＥＬ１２及び一端部ＥＬ２１と同様である。なお、遮光層ＬＳ３の構成については、遮光層ＬＳ１と同様であるため、説明を省略する。本構成例においても、図３に示す構成例と同様の効果を得ることができる。

図８に示す構成例は、図３に示す構成例と比較して、第１基板ＳＵＢ１が１つのゲートドライバＧＤを有している点で相違している。

図示した例では、ゲートドライバＧＤは、第１非表示領域ＮＤＡ１に設けられている。一端部ＥＧ１１、ＥＧ２１、及びＥＧ３１と、一端部ＥＬ１１、ＥＬ２１、及びＥＬ３１とは、第１非表示領域ＮＤＡ１においてゲートドライバＧＤに接続されている。他端部ＥＧ１２、ＥＧ２２、及びＥＧ３２と、他端部ＥＬ１２、ＥＬ２２、及びＥＬ３２とは、第２非表示領域ＮＤＡ２に位置している。遮光層ＬＳ１、ＬＳ２、及びＬＳ３は、他端部ＥＧ１２、ＥＧ２２、及びＥＧ３２と他端部ＥＬ１２、ＥＬ２２、及びＥＬ３２とに重なって設けられた中継電極ＲＥ２を介してゲート線Ｇ１、Ｇ２、及びＧ３にそれぞれ接続されている。なお、一端部ＥＬ１１、ＥＬ２１、及びＥＬ３１は、図７に示したように、中継電極ＲＥ２を介してゲート線Ｇ１、Ｇ２、及びＧ３にそれぞれ接続されてもよい。

本構成例においても、図３に示す構成例と同様の効果を得ることができる。

図９に示す構成例は、図４に示す構成例と比較して、他端部ＥＧ１２と他端部ＥＬ１２とが１つのコンタクトホールＣＨ５（貫通孔）において接続されている点で相違している。

コンタクトホールＣＨ５は、中継電極ＲＥ２が設けられた領域内に位置し、他端部ＥＧ１２と他端部ＥＬ１２とに重なっている。図示した例では、コンタクトホールＣＨ５は、中継電極ＲＥ２の略中央に位置している。コンタクトホールＣＨ５のうち、他端部ＥＧ１２と重なっている領域の面積と、他端部ＥＬ１２と重なっている領域の面積とはほぼ等しい。図示した例では、コンタクトホールＣＨ５は矩形状であるが、他の形状であってもよい。また、他端部ＥＬ１２の幅ＷＥＬ’は、図３に示した幅ＷＥＬより小さくてもよい。

図１０は、図９に示すＥ−Ｆ線で切断した表示パネルＰＮＬの一部を示す断面図である。コンタクトホールＣＨ５は、絶縁膜１４、絶縁膜１３、及び絶縁膜１２を貫通している。中継電極ＲＥ２は、コンタクトホールＣＨ５において、絶縁膜１４、絶縁膜１３、及び絶縁膜１２に接するとともに、上面ＥＬＴにも接している。また、中継電極ＲＥ２は、コンタクトホールＣＨ５において、上面ＥＧＴに接するとともに、他端部ＥＧ１２の側面ＥＧＳにも接している。

本構成例においても、図３に示す構成例と同様の効果を得ることができる。さらに、本構成例によれば、中継電極ＲＥ２の面積を小さくすることができる。

以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１絶縁基板、１１，１２，１３，１４，１５，１６…絶縁膜、２０…第２絶縁基板、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＤＡ…表示領域、ＮＤＡ…非表示領域、ＧＤ１，ＧＤ２，ＧＤ…ゲートドライバ、Ｓ…ソース線、Ｇ…ゲート線、ＬＳ…遮光層、ＥＧ１１，ＥＬ１１…一端部、ＥＧ１２，ＥＬ１２…他端部、ＰＥ…画素電極、ＣＥ…共通電極、ＳＷ…スイッチング素子、ＳＣ…半導体層、Ｍ１，Ｍ２…金属保護膜、ＲＥ１，ＲＥ２…中継電極、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４…コンタクトホール、ＢＭ…遮光層、ＣＦ…カラーフィルタ、ＯＣ…オーバーコート層、ＬＣ…液晶層、ＡＬ１…第１配向膜、ＡＬ２…第２配向膜。

Claims (12)

1. 絶縁基板と、
   第１ゲートドライバと、
   前記第１ゲートドライバに接続された第１端部及び前記第１端部とは反対側の第２端部を有し、第１方向に沿って延伸した第１ゲート線と、
   前記絶縁基板と前記第１ゲート線との間に位置し、前記第１ゲート線と重なって前記第１方向に延伸した導電材料からなる層と、
   を備え、
   前記第１ゲート線の前記第２端部は、前記導電材料からなる層と電気的に接続されている、表示装置。
2. 前記絶縁基板は、表示領域と、前記表示領域と隣接する第１非表示領域と、前記表示領域と隣接し前記第１非表示領域とは反対側の第２非表示領域とに亘って位置し、
   前記第１ゲートドライバは、前記第１非表示領域に位置し、
   前記第２端部は、前記第２非表示領域に位置している、請求項１に記載の表示装置。
3. 前記導電材料からなる層は、第３端部及び前記第３端部とは反対側の第４端部を有し、
   前記第３端部は、前記第１ゲートドライバ又は前記第１ゲート線と電気的に接続され、
   前記第４端部は、前記第２端部と電気的に接続されている、請求項１又は２に記載の表示装置。
4. 前記第４端部及び前記第２端部と重なって配置され、前記導電材料からなる層及び前記第１ゲート線と接する中継電極をさらに備える、請求項３に記載の表示装置。
5. 前記導電材料からなる層と前記中継電極とが接触する第１接触部と、前記第１ゲート線と前記中継電極とが接触する第２接触部と、を備え、前記第１接触部と前記第２接触部とは、前記第１方向と交差する第２方向に沿って並んでいる、請求項４に記載の表示装置。
6. 前記導電材料からなる層及び前記第１ゲート線と交差し、前記導電材料からなる層と前記第１ゲート線との間に位置する酸化物半導体層をさらに備える、請求項１乃至５のいずれか１項に記載の表示装置。
7. 前記導電材料からなる層の上に位置する第１絶縁膜と、
   前記第１絶縁膜の上に位置する酸化物半導体層と、
   前記酸化物半導体層の上に位置する第２絶縁膜と、
   前記第１ゲート線の上に位置する第３絶縁膜と、
   前記第２端部と重なり、前記第３絶縁膜の上に位置する中継電極と、
   をさらに備え、
   前記第１ゲート線は、前記第２絶縁膜の上に位置し、
   前記中継電極は、前記第１絶縁膜、前記第２絶縁膜、及び前記第３絶縁膜を前記導電材料からなる層まで貫通する第１貫通孔において前記導電材料からなる層と接し、前記第３絶縁膜を前記第１ゲート線まで貫通する第２貫通孔において前記第１ゲート線と接し、
   前記第１貫通孔と前記第２貫通孔とは、前記第１方向と交差する第２方向に沿って並んでいる、請求項１乃至３のいずれか１項に記載の表示装置。
8. 前記導電材料からなる層の上に位置する第１絶縁膜と、
   前記第１絶縁膜の上に位置する酸化物半導体層と、
   前記酸化物半導体層の上に位置する第２絶縁膜と、
   前記第１ゲート線の上に位置する第３絶縁膜と、
   前記第２端部と重なり、前記第３絶縁膜の上に位置する中継電極と、
   をさらに備え、
   前記第１ゲート線は、前記第２絶縁膜の上に位置し、
   前記中継電極は、前記第１絶縁膜、前記第２絶縁膜、及び前記第３絶縁膜に形成された貫通孔において、前記導電材料からなる層の上面と、前記第１ゲート線の上面及び側面とに接している、請求項１乃至３のいずれか１項に記載の表示装置。
9. 前記第１ゲート線と交差するソース線と、
   前記酸化物半導体層と前記ソース線の間に位置し、前記酸化物半導体層及び前記ソース線と接する金属保護膜と、
   をさらに備えている、請求項７又は８に記載の表示装置。
10. 前記第２非表示領域に位置する第２ゲートドライバと、
    前記第２ゲートドライバに接続された第２ゲート線と、
    をさらに備え、
    前記第２端部は、前記第２非表示領域において前記第２ゲートドライバと前記表示領域との間に位置している、請求項２に記載の表示装置。
11. 前記第１ゲート線の時定数と前記導電材料からなる層の時定数とは、異なっている、請求項１乃至１０のいずれか１項に記載の表示装置。
12. 前記導電材料からなる層は遮光層である、請求項１乃至１１のいずれか１項に記載の表示装置。

Images