[go: up one dir, main page]

JP2018078274A - イメージセンサー装置及びそれを含むイメージセンサーモジュール - Google Patents

イメージセンサー装置及びそれを含むイメージセンサーモジュール Download PDF

Info

Publication number
JP2018078274A
JP2018078274A JP2017157302A JP2017157302A JP2018078274A JP 2018078274 A JP2018078274 A JP 2018078274A JP 2017157302 A JP2017157302 A JP 2017157302A JP 2017157302 A JP2017157302 A JP 2017157302A JP 2018078274 A JP2018078274 A JP 2018078274A
Authority
JP
Japan
Prior art keywords
semiconductor chip
image sensor
disposed
sensor device
connecting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017157302A
Other languages
English (en)
Inventor
クォン ジュン、ダエ
Dae Kwon Jung
クォン ジュン、ダエ
チュル コー、バン
Bang Chul Ko
チュル コー、バン
チョイ、チュル
Chul Choi
ヒュン チョ、ジュン
Jung Hyun Cho
ヒュン チョ、ジュン
ファン ジュン、ジュ
Joo Hwan Jung
ファン ジュン、ジュ
ホ ベク、ヨン
Yong Ho Baek
ホ ベク、ヨン
ウン リー、スン
Seung Eun Lee
ウン リー、スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160178488A external-priority patent/KR102041663B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018078274A publication Critical patent/JP2018078274A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】カメラモジュールなどに用いられるイメージセンサー装置、及びそれをセンサーパッケージとして用いるイメージセンサーモジュールに関する。【解決手段】本発明は、接続パッドが配置された活性面を有する第１半導体チップと、上記第１半導体チップの活性面上に配置され、上記第１半導体チップの接続パッドと電気的に連結された再配線層を含む第１連結部材と、上記第１連結部材上に配置され、上記第１半導体チップの少なくとも一部を封止する封止材と、を含むファン‐アウト半導体パッケージと、上記第１連結部材上に配置され、上記第１連結部材と電気的に連結された第２半導体チップと、上記第２半導体チップ上に配置され、上記第２半導体チップと電気的に連結された第３半導体チップと、を含み、上記第２及び第３半導体チップの少なくとも１つはイメージセンサーである、イメージセンサー装置及びそれを含むイメージセンサーモジュールに関する。【選択図】図９

Description

本発明は、カメラモジュールなどに用いられるイメージセンサー装置、及びそれをセンサーパッケージとして用いるイメージセンサーモジュールに関する。
スマートフォンやタブレットなどのモバイル製品に採用される電子部品には、小型化及び高性能化が求められ続けている。つまり、電子部品を小型に製造するとともに、同一の空間内により多くの機能を付加するなどの努力が展開されている。特に、メイン部品ではない、付加機能を有する部品においては、小型化の要求がさらに高まっている。例えば、カメラモジュールなどに用いられるイメージセンサー装置においても、小型化、高性能化、及び多機能化の要求が高まっている。
本発明の様々な目的の一つは、小型化、高性能化、及び多機能化が可能な新しい構造のイメージセンサー装置、及びそのイメージセンサー装置を含むイメージセンサーモジュールを提供することにある。
本発明により提案する様々な解決手段の一つは、ファン‐アウト形態でパッケージングした第１半導体チップを、互いに電気的に導通して少なくとも１つがイメージセンサーの機能を担う第２半導体チップ及び第３半導体チップに連結することで、小型化、高性能化、及び多機能化が可能な１つの装置として実現することである。
例えば、本発明により提案する一例によるイメージセンサー装置は、接続パッドが配置された活性面を有する第１半導体チップと、上記第１半導体チップの活性面上に配置され、上記第１半導体チップの接続パッドと電気的に連結された再配線層を含む第１連結部材と、上記第１連結部材上に配置され、上記第１半導体チップの少なくとも一部を封止する封止材と、を含むファン‐アウト半導体パッケージと、上記第１連結部材上に配置され、上記第１連結部材と電気的に連結された第２半導体チップと、上記第２半導体チップ上に配置され、上記第２半導体チップと電気的に連結された第３半導体チップと、を含み、上記第２半導体チップ及び第３半導体チップの少なくとも１つはイメージセンサーであることができる。
例えば、本発明により提案する一例によるイメージセンサーモジュールは、貫通孔を有し、回路パターンが形成された回路基板と、上記回路基板の貫通孔に配置され、上記回路基板の回路パターンと電気的に連結されたイメージセンサー装置と、を含み、上記イメージセンサー装置は上述のイメージセンサー装置であって、この際、上記第２及び第３半導体チップの少なくとも１つがイメージセンサーであることができる。
本発明の様々な効果の一効果として、小型化、高性能化、及び多機能化が可能な新しい構造のイメージセンサー装置、及びそのイメージセンサー装置を含むイメージセンサーモジュールを提供することができる。
電子機器システムの例を概略的に示すブロック図である。 電子機器の一例を概略的に示した斜視図である。 ファン‐イン半導体パッケージのパッケージング前後を概略的に示した断面図である。 ファン‐イン半導体パッケージのパッケージング過程を概略的に示した断面図である。 ファン‐イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン‐イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン‐アウト半導体パッケージの概略的な形態を示した断面図である。 ファン‐アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。 一例によるイメージセンサー装置を概略的に示した断面図である。 図９のイメージセンサー装置の概略的なＩ‐Ｉ'の切断平面図である。 図９のイメージセンサー装置の概略的な一製造例である。 図９のイメージセンサー装置の概略的な一製造例である。 図９のイメージセンサー装置の概略的な一製造例である。 他の一例によるイメージセンサー装置を概略的に示した断面図である。 さらに他の一例によるイメージセンサー装置を概略的に示した断面図である。 一例によるイメージセンサーモジュールを概略的に示した断面図である。 一例によるカメラモジュールを概略的に示した断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）誇張されることがある。
電子機器
図１は電子機器システムの例を概略的に示すブロック図である。
図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。
チップ関連部品１０２０としては、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ；アナログ‐デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ‐ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることはいうまでもない。また、これら部品１０２０が互いに組み合わされてもよいことはいうまでもない。
ネットワーク関連部品１０３０としては、Ｗｉ‐Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ‐ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線または有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことはいうまでもない。
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ‐Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ‐Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わされてもよいことはいうまでもない。
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に連結されているか連結されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることはいうまでもない。
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことはいうまでもない。
図２は電子機器の一例を概略的に示した斜視図である。
図面を参照すると、半導体パッケージは、上述のような種々の電子機器において様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容されており、メインボード１１１０には種々の部品１１２０が物理的及び／または電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／または電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。電子機器が必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことはいうまでもない。
半導体パッケージ
一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割をすることはできず、外部からの物理的または化学的衝撃により損傷する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。
半導体パッケージングが必要な理由は、電気的連結という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま取り付けることは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が要求される。このようなパッケージング技術により製造される半導体パッケージは、構造及び用途によって、ファン‐イン半導体パッケージ（Ｆａｎ‐ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とファン‐アウト半導体パッケージ（Ｆａｎ‐ｏｕｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とに区分されることができる。
以下では、図面を参照して、ファン‐イン半導体パッケージとファン‐アウト半導体パッケージについてより詳細に説明する。
（ファン‐イン半導体パッケージ）
図３はファン‐イン半導体パッケージのパッケージング前後を概略的に示した断面図である。
図４はファン‐イン半導体パッケージのパッケージング過程を概略的に示した断面図である。
図面を参照すると、半導体チップ２２２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などを含む本体２２２１と、本体２２２１の一面上に形成された、アルミニウム（Ａｌ）などの導電性物質を含む接続パッド２２２２と、本体２２２１の一面上に形成され、接続パッド２２２２の少なくとも一部を覆う酸化膜または窒化膜などのパッシベーション膜２２２３と、を含む、例えば、ベア（Ｂａｒｅ）状態の集積回路（ＩＣ）であることができる。この際、接続パッド２２２２が非常に小さいため、集積回路（ＩＣ）は、電子機器のメインボードなどはいうまでもなく、中間レベルの印刷回路基板（ＰＣＢ）にも実装されにくい。
そのため、接続パッド２２２２を再配線するために、半導体チップ２２２０上に半導体チップ２２２０のサイズに応じて連結部材２２４０を形成する。連結部材２２４０は、半導体チップ２２２０上に感光性絶縁樹脂（ＰＩＤ）などの絶縁物質で絶縁層２２４１を形成し、接続パッド２２２２をオープンさせるビアホール２２４３ｈを形成した後、配線パターン２２４２及びビア２２４３を形成することで形成することができる。その後、連結部材２２４０を保護するパッシベーション層２２５０を形成し、開口部２２５１を形成した後、アンダーバンプ金属層２２６０などを形成する。すなわち、一連の過程を経て、例えば、半導体チップ２２２０、連結部材２２４０、パッシベーション層２２５０、及びアンダーバンプ金属層２２６０を含むファン‐イン半導体パッケージ２２００が製造される。
このように、ファン‐イン半導体パッケージは、半導体チップの接続パッド、例えば、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子の全てを素子の内側に配置したパッケージ形態である。ファン‐イン半導体パッケージは、電気的特性に優れており、安価で生産することができる。したがって、スマートフォンに内蔵される多くの素子がファン‐イン半導体パッケージの形態で製作されており、具体的には、小型で、且つ速い信号伝達を実現するように開発が行われている。
しかしながら、ファン‐イン半導体パッケージは、Ｉ／Ｏ端子の全てを半導体チップの内側に配置しなければならないため、空間的な制約が多い。したがって、このような構造は、多数のＩ／Ｏ端子を有する半導体チップや、サイズが小さい半導体チップに適用するには困難な点がある。また、このような欠点により、電子機器のメインボードにファン‐イン半導体パッケージを直接実装して用いることができない。これは、再配線工程により半導体チップのＩ／Ｏ端子のサイズ及び間隔を拡大したとしても、電子機器のメインボードに直接実装可能な程度のサイズ及び間隔を有するわけではないためである。
図５はファン‐イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図６はファン‐イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン‐イン半導体パッケージ２２００は、半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がインターポーザ基板２３０１によりさらに再配線され、最終的には、インターポーザ基板２３０１上にファン‐イン半導体パッケージ２２００が実装された状態で電子機器のメインボード２５００に実装されることができる。この際、半田ボール２２７０などはアンダーフィル樹脂２２８０などにより固定されることができ、外側はモールディング材２２９０などで覆われることができる。または、ファン‐イン半導体パッケージ２２００は、別のインターポーザ基板２３０２内に内蔵（Ｅｍｂｅｄｄｅｄ）されてもよく、内蔵された状態で、インターポーザ基板２３０２により半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がさらに再配線され、最終的に電子機器のメインボード２５００に実装されることができる。
このように、ファン‐イン半導体パッケージは電子機器のメインボードに直接実装されて用いられることが困難であるため、別のインターポーザ基板上に実装された後、さらにパッケージング工程を経て電子機器のメインボードに実装されるか、またはインターポーザ基板内に内蔵された状態で電子機器のメインボードに実装されて用いられている。
（ファン‐アウト半導体パッケージ）
図７はファン‐アウト半導体パッケージの概略的な形態を示した断面図である。
図面を参照すると、ファン‐アウト半導体パッケージ２１００は、例えば、半導体チップ２１２０の外側が封止材２１３０により保護されており、半導体チップ２１２０の接続パッド２１２２が連結部材２１４０により半導体チップ２１２０の外側まで再配線される。この際、連結部材２１４０上にはパッシベーション層２１５０がさらに形成されることができ、パッシベーション層２１５０の開口部にはアンダーバンプ金属層２１６０がさらに形成されることができる。アンダーバンプ金属層２１６０上には半田ボール２１７０がさらに形成されることができる。半導体チップ２１２０は、本体２１２１、接続パッド２１２２、パッシベーション膜（不図示）などを含む集積回路（ＩＣ）であることができる。連結部材２１４０は、絶縁層２１４１と、絶縁層２１４１上に形成された再配線層２１４２と、接続パッド２１２２と再配線層２１４２などを電気的に連結するビア２１４３と、を含むことができる。
このように、ファン‐アウト半導体パッケージは、半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態である。上述のように、ファン‐イン半導体パッケージは、半導体チップのＩ／Ｏ端子の全てを半導体チップの内側に配置させなければならず、そのため、素子のサイズが小さくなると、ボールのサイズ及びピッチを減少させなければならないため、標準化されたボールレイアウトを用いることができない。これに対し、ファン‐アウト半導体パッケージは、このように半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態であるため、半導体チップのサイズが小さくなっても標準化されたボールレイアウトをそのまま用いることができる。したがって、後述のように、電子機器のメインボードに別のインターポーザ基板がなくても実装されることができる。
図８はファン‐アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン‐アウト半導体パッケージ２１００は半田ボール２１７０などを介して電子機器のメインボード２５００に実装されることができる。すなわち、上述のように、ファン‐アウト半導体パッケージ２１００は、半導体チップ２１２０上に半導体チップ２１２０のサイズを超えるファン‐アウト領域まで接続パッド２１２２を再配線できる連結部材２１４０を形成するため、標準化されたボールレイアウトをそのまま用いることができる。その結果、別のインターポーザ基板などがなくても電子機器のメインボード２５００に実装されることができる。
このように、ファン‐アウト半導体パッケージは、別のインターポーザ基板がなくても電子機器のメインボードに実装されることができるため、インターポーザ基板を用いるファン‐イン半導体パッケージに比べてその厚さを薄く実現することができて、小型化及び薄型化が可能である。また、熱特性及び電気的特性に優れるため、モバイル製品に特に好適である。また、印刷回路基板（ＰＣＢ）を用いる一般的なＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）タイプに比べて、よりコンパクトに実現することができ、反り現象の発生による問題を解決することができる。
一方、ファン‐アウト半導体パッケージは、このように半導体チップを電子機器のメインボードなどに実装するための、そして外部からの衝撃から半導体チップを保護するためのパッケージ技術を意味するものであり、これとはスケール、用途などが異なって、ファン‐イン半導体パッケージが内蔵されるインターポーザ基板などの印刷回路基板（ＰＣＢ）とは異なる概念である。
イメージセンサー装置
図９は一例によるイメージセンサー装置を概略的に示した断面図である。
図１０は図９のイメージセンサー装置の概略的なＩ‐Ｉ'の切断平面図である。
図面を参照すると、一例によるイメージセンサー装置３００は、接続パッド３１１ｐが配置された活性面を有する第１半導体チップ３１１と、第１半導体チップ３１１の活性面上に配置され、接続パッド３１１ｐと電気的に連結された再配線層３１３ｂを含む連結部材３１３と、連結部材３１３上に配置され、第１半導体チップ３１１の少なくとも一部を封止する封止材３１２と、を含むファン‐アウト半導体パッケージ３１０と、連結部材３１３上に配置され、接続部材３５０を介して連結部材３１３と電気的に連結された第２半導体チップ３２０と、第２半導体チップ３２０上に配置され、貫通電極３６０を介して第２半導体チップ３２０と電気的に連結された第３半導体チップ３３０と、を含む。この際、第２半導体チップ３２０及び第３半導体チップ３３０の少なくとも１つはイメージセンサーである。
近年、スマートフォンやタブレットなどのモバイル製品に採用される電子部品には、小型化及び高性能化が求め続けられており、特に、メイン部品ではない付加機能を有する部品においては、小型化の要求がさらに高まっている。例えば、カメラモジュールなどに用いられるイメージセンサー装置においても、小型化、高性能化、及び多機能化の要求が高まっている。このような要求を満たすための方法の１つとして、複数のウエハーをスタックする方法により、小型化、高性能化、及び多機能化を有するイメージセンサー装置を製造することが考えられる。例えば、多数のセンサーを含む第１ウエハー上に多数のロジックを含む第２ウエハーを形成し、この２スタックのウエハー上に多数のメモリーを含む第３ウエハーを形成した後、これらを貫通電極により電気的に連結することが考えられる。しかし、３スタックのウエハーに貫通電極を形成する場合、貫通電極の形成に不良が生じると、３スタックのウエハーの全てを廃棄しなければならないため、収率低下の問題が発生し得る。また、３スタックのウエハーの場合、メモリーのサイズをセンサーやロジックのサイズに応じて形成しなければならないため、ウエハー上に形成可能なメモリーの数に限界があり、生産性が低下し得る。
これに対し、本発明の一例によるイメージセンサー装置３００は、メモリーなどの第１半導体チップ３１１をファン‐アウト形態でパッケージングしてファン‐アウト半導体パッケージ３１０を別途製造し、それをロジックなどの第２半導体チップ３２０及びセンサーなどの第３半導体チップ３３０を含むウエハー上に接続部材３５０を介して連結する方法により製造されることができる。すなわち、イメージセンサー装置３００を２スタック構造に製造することができる。したがって、貫通電極の形成不良などによる収率の低下を最小化することができる。また、本発明の一例によるイメージセンサー装置３００は、第１半導体チップ３１１をファン‐アウト形態でパッケージングしているため、図１０に示すように、水平断面積を基準として、第１半導体チップ３１１のサイズを第２半導体チップ３２０や第３半導体チップ３３０のサイズより小さく実現することができる。したがって、ウエハー上に第２及び第３半導体チップ３２０、３３０に比べてより多数の第１半導体チップ３１１を形成することができるため、生産性を極大化することができる。これにより、小型化にもかかわらず、高性能化及び多機能化を有するイメージセンサー装置３００を高い収率及び高い生産性で製造することができる。
以下、一例によるイメージセンサー装置３００に含まれるそれぞれの構成についてより詳細に説明する。
ファン‐アウト半導体パッケージ３１０は、接続パッド３１１ｐが配置された活性面及び活性面の反対側に配置された非活性面を有する第１半導体チップ３１１と、第１半導体チップ３１１の活性面上に配置され、第１半導体チップ３１１の接続パッド３１１ｐと電気的に連結された再配線層３１３ｂを含む連結部材３１３と、連結部材３１３上に配置され、第１半導体チップ３１１の非活性面の少なくとも一部を封止する封止材３１２と、を含む。
第１半導体チップ３１１は、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーであり、好ましくはＤＲＡＭであることができるが、これに限定されるものではない。第１半導体チップ３１１は集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）の形態であることができ、この場合、第１半導体チップ３１１の本体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などからなることができる。第１半導体チップ３１１は、アルミニウム（Ａｌ）などの導電性物質で形成された接続パッド３１１ｐを含む。第１半導体チップ３１１において、接続パッド３１１ｐが形成された面が活性面となり、活性面と対向する反対面が非活性面となる。本体の内部には種々の回路が形成されていることができる。
封止材３１２は、第１半導体チップ３１１の少なくとも一部を封止する。封止形態は特に制限されず、第１半導体チップ３１１の少なくとも一部を囲む形態であればよい。例えば、封止材３１２は、第１半導体チップ３１１の側面及び非活性面の少なくとも一部を覆うことができる。封止材３１２は絶縁物質を含み、絶縁物質としては、無機フィラー及び絶縁樹脂を含む材料、例えば、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらに無機フィラーなどの補強材が含まれた樹脂、具体的には、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ‐ｕｐ Ｆｉｌｍ）などを用いることができる。必要に応じて、公知のＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）を用いてもよい。また、必要に応じて、熱硬化性樹脂や熱可塑性樹脂が無機フィラー及び／またはガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された材料を用いても良い。
連結部材３１３は、第１半導体チップ３１１の接続パッド３１１ｐを再配線する。連結部材３１３により、様々な機能を有する多数の接続パッド３１１ｐが再配線されることができ、接続部材３５０を介して、その機能に応じて第２半導体チップ３２０と電気的に連結されることができる。第２及び第３半導体チップ３２０、３３０のそれぞれの接続パッド３２０ｐ、３３０ｐも、必要に応じて連結部材３１３により再配線されることができる。連結部材３１３は、絶縁層３１３ａと、絶縁層３１３ａ上に形成された再配線層３１３ｂと、絶縁層３１３ａを貫通して再配線層３１３ｂと連結されたビア３１３ｃと、絶縁層３１３ａ上に配置されて再配線層３１３ｂの少なくとも一部を露出させるパッシベーション層３１３ｄと、を含む。連結部材３１３の層数は特に限定されず、設計事項に応じて多様に変形可能である。
絶縁層３１３ａの物質としては絶縁物質を用いることができる。この際、絶縁物質としては、上述のような絶縁物質の他にも、ＰＩＤ樹脂などの感光性絶縁物質を用いてもよい。すなわち、絶縁層３１３ａは感光性絶縁層であることができる。絶縁層３１３ａが感光性の性質を有する場合、絶縁層３１３ａをより薄く形成することができ、ビア３１３ｃのファインピッチをより容易に達成することができる。絶縁層３１３ａは、絶縁樹脂及び無機フィラーを含む感光性絶縁層であることができる。絶縁層３１３ａが多層である場合、これらの物質は互いに同一であってもよく、必要に応じては互いに異なってもよい。絶縁層３１３ａが多層である場合、これらは工程によって一体化され、その境界が不明確であり得る。
再配線層３１３ｂは、接続パッド３１１ｐなどを再配線する役割を担うものであって、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。再配線層３１３ｂは、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）、パワー（ＰＷＲ）などを除いた各種信号、例えば、データ信号などを伝送することができる。また、ビアパッド、接続端子パッドなどの各種パッドパターンを含むことができる。
ビア３１３ｃは、互いに異なる層に形成された再配線層３１３ｂ、接続パッド３１１ｐなどを電気的に連結させる。ビア３１３ｃの形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。ビア３１３ｃは、導電性物質で完全に充填されていてもよく、または、導電性物質がビアの壁に沿って形成されたものであってもよい。また、その形状としては、テーパ状、円筒状などの公知の全ての形状が適用可能である。
パッシベーション層３１３ｄは、再配線層３１３ｂなどを外部からの物理的、化学的損傷などから保護するための付加的な構成である。パッシベーション層３１３ｄは、再配線層３１３ｂの少なくとも一部を露出させる開口部を有することができる。このような開口部は、パッシベーション層３１３ｄに数十〜数千個形成されることができる。パッシベーション層３１３ｄの物質としては、特に限定されず、例えば、感光性絶縁樹脂などの感光性絶縁物質を用いることができる。または、半田レジストを用いてもよい。または、芯材は含まないが、フィラーは含む絶縁樹脂、例えば、無機フィラー及びエポキシ樹脂を含むＡＢＦなどを用いてもよい。
接続部材３５０は、ファン‐アウト半導体パッケージ３１０を第２半導体チップ３２０と物理的、電気的に連結させるための構成である。接続部材３５０は、導電性物質、例えば、半田（ｓｏｌｄｅｒ）などで形成されることができる。すなわち、接続部材３５０は半田バンプであることができるが、これに限定されるものではない。接続部材３５０の数、間隔、配置形態などは特に限定されず、設計事項に応じて十分に変形可能である。接続部材３５０の少なくとも１つはファン‐アウト領域に配置される。ファン‐アウト領域とは、第１半導体チップ３１１が配置された領域を外れた領域を意味する。すなわち、ファン‐アウト半導体パッケージ３１０は、第１半導体チップ３１１を基準としたイメージセンサー装置の形態である。
第２半導体チップ３２０は、アナログ‐デジタルコンバータ、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ‐Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）などのロジックであることができ、特定用途向け集積回路（ＡＳＩＣ）であることが好ましいが、これに限定されるものではない。第２半導体チップ３２０も集積回路の形態であることができる。したがって、第２半導体チップ３２０の本体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などからなることができる。第２半導体チップ３２０は、アルミニウム（Ａｌ）などの導電性物質で形成された接続パッド３２０ｐを含むことができ、接続パッド３２０ｐが形成された面が活性面となり、その反対面が非活性面となる。本体の内部には種々の回路が形成されていることができる。第２半導体チップ３２０の接続パッド３２０ｐは接続部材３５０と連結されることができる。これにより、第２半導体チップ３２０がファン‐アウト半導体パッケージ３１０と物理的及び／または電気的に連結されることができる。
第３半導体チップ３３０は、カメラモジュールなどに用いられるＣＭＯＳ（Ｃｏｍｐｌｅｔｅｍｅｎｔａｒｙ Ｍｅｔａｌ‐Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサー、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサーなどのイメージセンサーであることができるが、他の種類のイメージセンサーであってもよい。第３半導体チップ３３０も集積回路の形態であることができる。したがって、第３半導体チップ３３０の本体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などからなることができる。第３半導体チップ３３０は、アルミニウム（Ａｌ）などの導電性物質で形成された接続パッド３３０ｐを含むことができ、接続パッド３３０ｐが形成された面が活性面となり、その反対面が非活性面となる。本体の内部には種々の回路が形成されていることができる。図面には示していないが、第３半導体チップ３３０の活性面上にはマイクロレンズ（不図示）が配置されることができる。マイクロレンズ（不図示）はイメージセンサーに適用される公知のレンズであることができる。第３半導体チップ３３０の非活性面は、第２半導体チップ３２０の非活性面と接することができる。すなわち、第２半導体チップ３２０及び第３半導体チップ３３０を一体化されたウエハー状態で製造した後、ダイシング工程などにより切断することで、１つのチップ形態に形成することができる。但し、これに限定されるものではなく、それぞれ別のウエハー状態で製造した後、接着部材などを用いてそれぞれの非活性面を付着させる方法を用いてもよい。
貫通電極３６０は少なくとも第２半導体チップ３２０を貫通する。貫通電極３６０は公知のシリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）であることができる。貫通電極３６０を介して第２半導体チップ３２０と第３半導体チップ３３０とが電気的に連結されることができる。貫通電極３６０は第２半導体チップ３２０の接続パッド３２０ｐ及び／または第３半導体チップ３３０の接続パッド３３０ｐと物理的に及び／または電気的に連結されることができる。貫通電極３６０の数や配置形態、及び貫通形態などは特に限定されず、第２半導体チップ３２０及び第３半導体チップ３３０の設計事項に応じて変形可能である。
図１１ａから１１ｃは、図９のイメージセンサー装置の概略的な一製造例である。
図１１ａを参照すると、先ず、ウエハーなどを用いて多数の第１半導体チップ３１１を形成した後、それを切断して得られたそれぞれの第１半導体チップ３１１をテープ３９１上に付着する。その後、公知のラミネート方法や塗布方法などにより、第１半導体チップ３１１の少なくとも一部を封止する封止材３１２を形成する。次に、テープ３９１を取り外す。その後、テープ３９１を取り外した第１半導体チップ３１１の活性面上に絶縁層３１３ａを形成する。絶縁層３１３ａは、公知のＰＩＤなどであることができ、公知のラミネート方法や塗布方法などにより形成することができる。その後、絶縁層３１３ａに露光及び現像方法などによりビアホール３１３ｖ１を形成する。その後、絶縁層３１３ａ上にスパッタリングなどのめっき方法によりシード層３１３ｓを形成する。
図１１ｂを参照すると、次に、フォトレジスト３９２を用いてパターンを形成する。その後、形成されたパターンに公知の電解めっきや無電解めっきなどのめっき工程によりめっき層３１３ｍを形成する。次に、フォトレジスト３９２及びシード層３１３ｓをエッチングなどにより除去する。一連の過程を経て、再配線層３１３ｂ及びビア３１３ｃが形成される。その後、絶縁層３１３ａ上に公知のラミネート方法や塗布方法などによりパッシベーション層３１３ｄを形成する。その後、パッシベーション層３１３ｄに開口部３１３ｖ２を形成する。開口部３１３ｖ２は、パッシベーション層３１３ｄの材質に応じて、露光及び現像方法やレーザー及び／または機械的ドリルなどにより形成することができる。一連の過程を経て、ファン‐アウト半導体パッケージ３１０が製造される。
図１１ｃを参照すると、次に、開口部３１３ｖ２に半田バンプなどの接続部材３５０を形成する。その後、ウエハー３８０を用いて形成した第２半導体チップ３２０及び第３半導体チップ３３０上に、上記のファン‐アウト半導体パッケージ３１０を接続部材３５０を介してＴＣ接合などにより付着する。一方、ファン‐アウト半導体パッケージ３１０は、複数個が１つの工程により形成された状態で一体化された第２半導体チップ３２０及び第３半導体チップ３３０が複数個形成されたウエハー３８０上に付着されることができる。その後、ソーイング（Ｓａｗｉｎｇ）などのダイシング工程を経ることで、複数個のイメージセンサー装置３００を得ることができる。
図１２は他の一例によるイメージセンサー装置を概略的に示した断面図である。
図面を参照すると、他の一例によるイメージセンサー装置４００は、ファン‐アウト半導体パッケージ４１０が、貫通孔４１８Ｈを有する第１連結部材４１８と、貫通孔４１８Ｈに配置されており、接続パッド４１１ｐが配置された活性面及び活性面の反対側に配置された非活性面を有する第１半導体チップ４１１と、第１連結部材４１８及び第１半導体チップ４１１の活性面上に形成された第２連結部材４１３と、第２連結部材４１３上に形成され、第１連結部材４１８及び第１半導体チップ４１１の少なくとも一部を封止する封止材４１２と、を含む。第１半導体チップ４１１はメモリーであることができるが、これに限定されるものではない。
第１連結部材４１８は、第１絶縁層４１５ａと、第１絶縁層４１５ａに埋め込まれて第２連結部材４１３と接する第１再配線層４１６ａと、第１絶縁層４１５ａの第１再配線層４１６ａが埋め込まれた側の反対側上に配置された第２再配線層４１６ｂと、第１絶縁層４１５ａ上に配置されて第２再配線層４１６ｂを覆う第２絶縁層４１５ｂと、第２絶縁層４１５ｂ上に配置された第３再配線層４１６ｃと、を含む。第１及び第２再配線層４１６ａ、４１６ｂは、第１絶縁層４１５ａを貫通する第１ビア４１７ａを介して連結される。第２及び第３再配線層４１６ｂ、４１６ｃは、第２絶縁層４１５ｂを貫通する第２ビア４１７ｂを介して連結される。第１連結部材４１８が再配線層４１６ａ、４１６ｂ、４１６ｃを含むことで、第１半導体チップ４１１の接続パッド４１１ｐを再配線させることができるとともに、第２連結部材４１３の層数を最小化することができる。
第１再配線層４１６ａが第１絶縁層４１５ａの内部に入り込むことで、第１絶縁層４１５ａの下面は第１再配線層４１６ａの下面と段差を有することができる。この場合、封止材４１２の前駆体がブリードして第１再配線層４１６ａを汚染させることを防止することができる。第１連結部材４１８の第２再配線層４１６ｂは、第１半導体チップ４１１の活性面と非活性面との間に位置することができる。第１連結部材４１８の再配線層４１６ａ、４１６ｂ、４１６ｃの厚さは、第２連結部材４１３の再配線層の厚さより厚いことができる。
第２及び第３半導体チップ４２０、４３０は貫通電極４６０を介して電気的に連結されており、これらは、接続部材４５０を介してファン‐アウト半導体パッケージ４１０と物理的、電気的に連結される。第２及び第３半導体チップ４２０、４３０はそれぞれ接続パッド４２０ｐ、４３０ｐを有する。第２及び第３半導体チップ４２０、４３０はそれぞれロジック及びセンサーであることができるが、これに限定されるものではない。他の一例によるイメージセンサー装置４００の構成についてのそれ以外の具体的な説明は、一例によるイメージセンサー装置３００における説明と実質的に同一であるため省略する。また、第１連結部材４１８を導入することを除き、その製造工程も上述の説明と実質的に同一であるため、それについての詳細な説明も省略する。
図１３はさらに他の一例によるイメージセンサー装置を概略的に示した断面図である。
図面を参照すると、さらに他の一例によるイメージセンサー装置５００は、ファン‐アウト半導体パッケージ５１０が、貫通孔５１８Ｈを有する第１連結部材５１８と、貫通孔５１８Ｈに配置されており、接続パッド５１１ｐが配置された活性面及び活性面の反対側に配置された非活性面を有する第１半導体チップ５１１と、第１連結部材５１８及び第１半導体チップ５１１の活性面上に形成された第２連結部材５１３と、第２連結部材５１３上に形成され、第１連結部材５１８及び第１半導体チップ５１１の少なくとも一部を封止する封止材５１２と、を含む。
第１連結部材５１８は、第１絶縁層５１５ａと、第１絶縁層５１５ａの両側に配置された第１再配線層５１６ａ及び第２再配線層５１６ｂと、第１絶縁層５１５ａ上に配置されて第１再配線層５１６ａを覆う第２絶縁層５１５ｂと、第２絶縁層５１５ｂ上に配置されて第２連結部材５１３と接する第３再配線層５１６ｃと、第１絶縁層５１５ａ上に配置されて第２再配線層５１６ｂを覆う第３絶縁層５１５ｃと、第３絶縁層５１５ｃ上に配置された第４再配線層５１６ｄと、を含む。第１〜第４再配線層５１６ａ、５１６ｂ、５１６ｃ、５１６ｄは、第１〜第３絶縁層５１５ａ、５１５ｂ、５１５ｃをそれぞれ貫通する第１〜第３ビア５１７ａ、５１７ｂ、５１７ｃを介して連結される。第１連結部材５１８が再配線層５１６ａ、５１６ｂ、５１６ｃ、５１６ｄを含むことで、第１半導体チップ５１１の接続パッド５１１ｐを再配線させることができるとともに、第２連結部材５１３の層数を最小化することができる。
第１絶縁層５１５ａの厚さは、第２絶縁層５１５ｂ及び第３絶縁層５１５ｃの厚さより厚いことができる。第１絶縁層５１５ａは、基本的に、剛性を維持するために相対的に厚いことができる。また、第２絶縁層５１５ｂ及び第３絶縁層５１５ｃは、さらに多くの再配線層５１６ｃ、５１６ｄを形成するために導入したものであることができる。すなわち、第１絶縁層５１５ａは、第２絶縁層５１５ｂ及び第３絶縁層５１５ｃと異なる絶縁物質を含むことができる。例えば、第１絶縁層５１５ａは、ガラス繊維、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグであることができるが、これに限定されるものではない。また、第２絶縁層５１５ｂ及び第３絶縁層５１５ｃは、無機フィラー及び絶縁樹脂を含むＡＢＦまたはＰＩＤなどであることができるが、これに限定されるものではない。第１連結部材５１８の第１再配線層５１６ａ及び第２再配線層５１６ｂは、第１半導体チップ５１１の活性面と非活性面との間に位置することができる。第１連結部材５１８の再配線層５１６ａ、５１６ｂ、５１６ｃ、５１６ｄの厚さは、第２連結部材５１３の再配線層の厚さより厚いことができる。
第２及び第３半導体チップ５２０、５３０は貫通電極５６０を介して電気的に連結されており、これらは、接続部材５５０を介してファン‐アウト半導体パッケージ５１０と物理的、電気的に連結される。第２及び第３半導体チップ５２０、５３０はそれぞれ接続パッド５２０ｐ、５３０ｐを有する。第２及び第３半導体チップ５２０、５３０はそれぞれロジック及びセンサーであることができるが、これに限定されるものではない。さらに他の一例によるイメージセンサー装置５００の構成についてのそれ以外の具体的な説明は、一例によるイメージセンサー装置３００における説明と実質的に同一であるため省略する。また、第１連結部材５１８を導入することを除き、その製造工程も上述の説明と実質的に同一であるため、これについての詳細な説明も省略する。
イメージセンサーモジュール
図１４は一例によるイメージセンサーモジュールを概略的に示した断面図である。
図面を参照すると、一例によるイメージセンサーモジュール６４０は、貫通孔２１０を有し、回路パターンが形成された回路基板２００と、回路基板２００の貫通孔２１０内に配置され、回路基板２００の回路パターンと電気的に連結されたイメージセンサー装置３００'と、を含む。必要に応じて、一例によるイメージセンサーモジュール６４０は、回路基板２００の下側に配置された補強板１００をさらに含むことができる。イメージセンサー装置３００'は、貫通孔２１０内で補強板１００上に付着されることができる。
補強板１００は回路基板２００の下側に付着されることができる。例えば、補強板１００は、接着剤を介して回路基板２００の下側に付着されることができる。補強板１００はイメージセンサー装置３００を支持することができる。補強板１００の材質によって、貫通孔２１０にイメージセンサー装置３００を配置する時に回路基板２００が反ることを防止することができる。補強板１００はステンレス材質からなることができるが、これに限定されるものではなく、絶縁物質からなってもよい。必要に応じて、貫通孔２１０の形成方法によっては補強板１００が省略されてもよい。例えば、貫通孔２１０が回路基板２００の一部のみを貫通して入り込むように形成される場合には、別の補強板１００は省略されてもよい。
回路基板２００は、カメラモジュールなどに用いられる公知の印刷回路基板であることができる。例えば、回路基板２００は、リジッド印刷回路基板（Ｒｉｇｉｄ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＲＰＣＢ）とフレキシブル印刷回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＦＰＣＢ）が結合されたリジッド‐フレキシブル印刷回路基板（Ｒｉｇｉｄ‐Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＲＦＰＣＢ）であることができる。貫通孔２１０はリジッド印刷回路基板（ＲＰＣＢ）に形成されることができ、補強板１００もリジッド印刷回路基板（ＲＰＣＢ）の下側に付着されることができる。
イメージセンサー装置３００'は、回路基板２００の貫通孔２１０内に配置されて補強板１００上に付着されることができる。イメージセンサー装置３００'は、回路基板２００の回路パターンと電気的に連結されることができる。例えば、イメージセンサー装置３００'は、上述の一例によるイメージセンサー装置３００であることができ、この際、イメージセンサーである第３半導体チップ３３０の接続パッド３３０ｐをワイヤ３７０を用いて回路基板２００の回路パターンと連結する方法により、イメージセンサー装置３００'を回路基板２００の回路パターンと電気的に連結することができる。但し、必ずしもこれに限定されるものではなく、回路基板２００内にイメージセンサー装置３００'を配置する方法に応じて、他の方法により回路基板２００の回路パターンと電気的に連結することができる。一方、図面に示した内容とは異なり、イメージセンサー装置３００'として、上述の他の一例によるイメージセンサー装置４００、５００が適用されてもよいことはいうまでもない。
カメラモジュール
図１５は一例によるカメラモジュールを概略的に示した断面図である。
図面を参照すると、一例によるカメラモジュール１１３０'は、レンズモジュール６２０を収容するハウジング６３０と、ハウジング６３０に結合され、レンズモジュール６２０を通過した光を電気信号に変換するイメージセンサー装置３００'を含むイメージセンサーモジュール６４０'と、を含む。さらに、一例によるカメラモジュール１１３０'は、アクチュエーター６５０と、玉軸受部６７０と、ケース６１０と、制御部６６０と、などを含むことができる。一方、イメージセンサーモジュール６４０'には、上述の一例によるイメージセンサーモジュール６４０が適用されることができる。以下では、イメージセンサーモジュール６４０'を除き、その他の構成について説明する。
レンズモジュール６２０は、レンズ鏡筒６２１と、レンズ鏡筒６２１を内部に収容するレンズホルダー６２３と、を含むことができる。レンズ鏡筒６２１は、被写体を撮像する複数のレンズが内部に収容されるように、中空の円筒状を有することができる。複数のレンズは、光軸に沿ってレンズ鏡筒６２１に備えられることができる。複数のレンズは、レンズモジュール６２０の設計に応じて必要な数だけ積層されることができ、それぞれ同一または異なる屈折率などの光学的特性を有することができる。レンズ鏡筒６２１はレンズホルダー６２３と結合されることができる。例えば、レンズ鏡筒６２１がレンズホルダー６２３に備えられた中空に挿入され、レンズ鏡筒６２１とレンズホルダー６２３とがねじ結合方式または接着剤により結合されることができる。
レンズモジュール６２０は、ハウジング６３０の内部に収容され、自動焦点調整のために光軸方向に移動することができる。そのために、アクチュエーター６５０が提供されることができる。レンズモジュール６２０を光軸方向に移動させるために、アクチュエーター６５０は、レンズホルダー６２３の一側に取り付けられたマグネット６５１と、マグネット６５１と対向するように配置されたコイル６５３と、を含むことができる。コイル６５３は基板６５５に取り付けられており、基板６５５は、コイル６５３とマグネット６５１とが対向するようにハウジング６３０に取り付けられることができる。
コイル６５３と、それに隣接するマグネット６５１との電磁的影響力により、レンズモジュール６２０を光軸方向に移動させることができる。すなわち、マグネット６５１が磁場を形成し、コイル６５３に電源が印加されると、マグネット６５１とコイル６５３との間の電磁的影響力による駆動力が生じる。この駆動力により、レンズモジュール６２０が光軸方向に移動することができる。
制御部６６０は、駆動ＩＣ（Ｄｒｉｖｅｒ ＩＣ）及び位置センサーを含み、アクチュエーター６５０の作動を制御することができる。位置センサーはマグネット６５１の位置を検出することができ、これにより、マグネット６５１が取り付けられたレンズモジュール６２０の位置を検出することができる。位置センサーは、ドーナツ状のコイル６５３の中央に配置されるか、コイル６５３の外側に配置されることができる。駆動ＩＣ及び上記位置センサーは、１つの素子として一体に形成されることができるが、これに限定されるものではなく、駆動ＩＣと位置センサーが別の素子として提供されてもよい。
レンズモジュール６２０がハウジング６３０の内部で光軸方向に移動する時に、レンズモジュール６２０の移動を案内する案内手段として、玉軸受部６７０が提供されることができる。玉軸受部６７０は１つ以上の玉軸受を含み、複数の玉軸受が提供される場合には、複数の玉軸受が光軸方向に沿って配置されることができる。ここで、複数の玉軸受は、マグネット６５１を基準として光軸方向に垂直な方向に離隔して配置されることができる。玉軸受部６７０は、レンズホルダー６２３の外部面及びハウジング６３０の内部面と接触し、レンズモジュール６２０の光軸方向への移動を案内することができる。玉軸受部６７０は、レンズホルダー６２３とハウジング６３０との間に配置され、転がり運動によりレンズモジュール６２０の光軸方向への移動を案内することができる。
ハウジング６３０にはストッパー（不図示）が取り付けられることで、レンズモジュール６２０の移動距離を制限することができる。例えば、ストッパー（不図示）はハウジング６３０の上部に取り付けられることができ、コイル６５３に電源が印加されていない際には、ストッパー（不図示）とレンズモジュール６２０が光軸方向に離隔するように配置されることができる。コイル６５３に電源が印加されてレンズモジュール６２０が光軸方向に移動される時に、ストッパー（不図示）によってレンズモジュール６２０の移動距離が制限されるため、レンズモジュール６２０はストッパー（不図示）との間隔範囲内で移動することができる。また、ストッパー（不図示）とレンズモジュール６２０とが互いに衝突する場合における衝撃を緩和するように、ストッパー（不図示）は弾性力を有する材質で提供されることができる。
ケース６１０は、ハウジング６３０の外部面を囲むようにハウジング６３０と結合しており、カメラモジュールの駆動中に生じる電磁波を遮蔽する機能を担うことができる。すなわち、カメラモジュールの駆動時には電磁波が生じるが、このような電磁波が外部に放出される場合、他の電子部品に影響を与えて通信障害や誤作動を誘発する恐れがある。ケース６１０は金属材質で提供され、ハウジング６３０の下部に取り付けられる基板の接地パッドに接地されることができ、これにより、電磁波を遮蔽することができる。ケース６１０がプラスチック射出物で提供される場合には、ケース６１０の内部面に伝導性塗料が塗布されることで電磁波を遮蔽することができる。伝導性塗料としては伝導性エポキシを用いることができるが、これに限定されるものではなく、伝導性を有する種々の材料を用いることができる。また、伝導性フィルムまたは伝導性テープをケース６１０の内部面に付着する方式も可能である。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１０００ 電子機器、１０１０ メインボード、１０２０ チップ関連部品、１０３０ ネットワーク関連部品、１０４０ その他の部品、１０５０ カメラ、１０６０ アンテナ、１０７０ ディスプレイ、１０８０ 電池、１０９０ 信号ライン、１１００ スマートフォン、１１０１ スマートフォンの本体、１１１０ スマートフォンのメインボード、１１１１ メインボードの絶縁層、１１１２ メインボードの配線、１１２０ 部品、１１３０、１１３０' カメラモジュール、６１０ ケース、６２０ レンズモジュール、６３０ ハウジング、６４０、６４０' イメージセンサーモジュール、６５０ アクチュエーター、６６０ 制御部、１００ 補強板、２００ 回路基板、３００' イメージセンサー装置、３００、４００、５００ イメージセンサー装置、３１０、４１０、５１０ ファン‐アウト半導体パッケージ、３１１、４１１、５１１ 第１半導体チップ、３１２、４１２、５１２ 封止材、３１３、４１３、５１３ 第１連結部材、４１８、５１８ 第２連結部材、３２０、４２０、５２０ 第２半導体チップ、３３０、４３０、５３０ 第３半導体チップ、３５０、４５０、５５０ 接続部材、３６０、４６０、５６０ 貫通電極、３７０ ワイヤ

Claims (17)

  1. 接続パッドが配置された活性面を有する第１半導体チップと、前記第１半導体チップの活性面上に配置され、前記第１半導体チップの接続パッドと電気的に連結された再配線層を含む第１連結部材と、前記第１連結部材上に配置され、前記第１半導体チップの少なくとも一部を封止する封止材と、を含むファン‐アウト半導体パッケージと、
    前記第１連結部材上に配置され、前記第１連結部材と電気的に連結された第２半導体チップと、
    前記第２半導体チップ上に配置され、前記第２半導体チップと電気的に連結された第３半導体チップと、を含み、
    前記第２半導体チップ及び第３半導体チップの少なくとも１つはイメージセンサーである、イメージセンサー装置。
  2. 前記第１半導体チップはメモリー（Ｍｅｍｏｒｙ）であり、
    前記第２半導体チップはロジック（Ｌｏｇｉｃ）であり、
    前記第３半導体チップはイメージセンサー（Ｉｍａｇｅ ｓｅｎｓｏｒ）である、請求項１に記載のイメージセンサー装置。
  3. 前記第１半導体チップの水平断面積が、前記第２及び第３半導体チップの水平断面積より小さい、請求項１または２に記載のイメージセンサー装置。
  4. 前記第１連結部材と前記第２半導体チップは、前記第１連結部材と前記第２半導体チップとの間に配置された接続部材を介して互いに電気的に連結され、
    前記第２半導体チップと前記第３半導体チップは、前記第２半導体チップの少なくとも一部を貫通する貫通電極を介して互いに電気的に連結される、請求項１から３の何れか１項に記載のイメージセンサー装置。
  5. 前記第２半導体チップ及び前記第３半導体チップはそれぞれ、接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有し、
    前記第２半導体チップ及び前記第３半導体チップのそれぞれの非活性面が互いに接する、請求項４に記載のイメージセンサー装置。
  6. 前記第２半導体チップ及び前記第３半導体チップは一体化している、請求項４または５に記載のイメージセンサー装置。
  7. 前記ファン‐アウト半導体パッケージは、前記第１連結部材上に配置され、貫通孔を有する第２連結部材をさらに含み、
    前記第１半導体チップが前記貫通孔に配置されている、請求項１に記載のイメージセンサー装置。
  8. 前記第２連結部材は、前記第１半導体チップの接続パッドと電気的に連結された再配線層を含む、請求項７に記載のイメージセンサー装置。
  9. 前記第２連結部材は、第１絶縁層と、前記第１連結部材と接して前記第１絶縁層に埋め込まれた第１再配線層と、前記第１絶縁層の前記第１再配線層が埋め込まれた側の反対側上に配置された第２再配線層と、を含む、請求項７または８に記載のイメージセンサー装置。
  10. 前記第２連結部材は、前記第１絶縁層上に配置されて前記第２再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、をさらに含む、請求項９に記載のイメージセンサー装置。
  11. 前記第１絶縁層の下面は前記第１再配線層の下面と段差を有する、請求項９または１０に記載のイメージセンサー装置。
  12. 前記第２連結部材は、第１絶縁層と、前記第１絶縁層の両面に配置された第１再配線層及び第２再配線層と、前記第１絶縁層上に配置されて前記第１再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、を含む、請求項７に記載のイメージセンサー装置。
  13. 前記第２連結部材は、前記第１絶縁層上に配置されて前記第２再配線層を覆う第３絶縁層と、前記第３絶縁層上に配置された第４再配線層と、をさらに含む、請求項１２に記載のイメージセンサー装置。
  14. 前記第１絶縁層の厚さが前記第２絶縁層の厚さより厚い、請求項１２または１３に記載のイメージセンサー装置。
  15. 貫通孔を有し、回路パターンが形成された回路基板と、
    前記回路基板の貫通孔に配置され、前記回路基板の回路パターンと電気的に連結されたイメージセンサー装置と、を含むイメージセンサーモジュールであって、
    前記イメージセンサー装置は、
    接続パッドが配置された活性面を有する第１半導体チップと、前記第１半導体チップの活性面上に配置され、前記第１半導体チップの接続パッドと電気的に連結された再配線層を含む第１連結部材と、前記第１連結部材上に配置され、前記第１半導体チップの少なくとも一部を封止する封止材と、を含むファン‐アウト半導体パッケージと、
    前記第１連結部材上に配置され、前記第１連結部材と電気的に連結された第２半導体チップと、
    前記第２半導体チップ上に配置され、前記第２半導体チップと電気的に連結された第３半導体チップと、を含み、
    前記第２半導体チップ及び第３半導体チップの少なくとも１つはイメージセンサーである、イメージセンサーモジュール。
  16. 前記回路基板の下側に配置された補強板をさらに含み、
    前記イメージセンサー装置が前記貫通孔内で前記補強板上に付着されている、請求項１５に記載のイメージセンサーモジュール。
  17. 前記第２及び第３半導体チップはそれぞれ、接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有し、
    前記第２半導体チップ及び前記第３半導体チップのそれぞれの非活性面が互いに接しており、
    前記第３半導体チップの接続パッドは、ワイヤボンディングにより前記回路基板の回路パターンと電気的に連結されている、請求項１５または１６に記載のイメージセンサーモジュール。
JP2017157302A 2016-11-10 2017-08-17 イメージセンサー装置及びそれを含むイメージセンサーモジュール Pending JP2018078274A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0149833 2016-11-10
KR20160149833 2016-11-10
KR10-2016-0178488 2016-12-23
KR1020160178488A KR102041663B1 (ko) 2016-11-10 2016-12-23 이미지 센서 장치 및 이를 포함하는 이미지 센서 모듈

Publications (1)

Publication Number Publication Date
JP2018078274A true JP2018078274A (ja) 2018-05-17

Family

ID=62064029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017157302A Pending JP2018078274A (ja) 2016-11-10 2017-08-17 イメージセンサー装置及びそれを含むイメージセンサーモジュール

Country Status (2)

Country Link
US (1) US10153235B2 (ja)
JP (1) JP2018078274A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230243A1 (ja) * 2018-05-28 2019-12-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021111715A1 (ja) 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
WO2023166843A1 (ja) * 2022-03-01 2023-09-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
JP2023548706A (ja) * 2020-11-13 2023-11-20 エイエムエス－オスラム アーゲー Ｘ線放射の検出のためのモジュールアセンブリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790328B2 (en) 2017-11-28 2020-09-29 Asahi Kasei Microdevices Corporation Semiconductor package and camera module
US10991774B2 (en) * 2018-02-12 2021-04-27 Samsung Display Co., Ltd. Display device and method for fabricating the same
TWI704658B (zh) * 2019-06-04 2020-09-11 恆勁科技股份有限公司 封裝基板
CN110418040B (zh) * 2019-07-11 2020-11-06 北京中盛国华工程技术有限公司 一种智能安防监控装置
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
KR20210101440A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 Pcb 구조 및 이를 포함하는 전자 장치

Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2003264280A (ja) * 2002-03-08 2003-09-19 Hamamatsu Photonics Kk 検出器
JP2003309243A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003309213A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2005075784A (ja) * 2003-09-01 2005-03-24 Nagase & Co Ltd カルボニル化合物の製造方法
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2008042899A (ja) * 2006-07-19 2008-02-21 Advanced Chip Engineering Technology Inc イメージセンサ・モジュールの構造及びウェハーレベル・パッケージの製造方法
JP2008048313A (ja) * 2006-08-21 2008-02-28 Sony Corp 物理量検出装置、物理量検出装置の駆動方法及び撮像装置
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
JP2010232396A (ja) * 2009-03-26 2010-10-14 Nikon Corp 固体撮像装置及びこれを用いたモジュール
JP2011003961A (ja) * 2009-06-16 2011-01-06 Dainippon Printing Co Ltd 撮像素子モジュール
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
JP2012118060A (ja) * 2010-11-30 2012-06-21 General Electric Co <Ge> タイリング可能なセンサアレイ
JP2013179313A (ja) * 2005-06-02 2013-09-09 Sony Corp 半導体イメージセンサ・モジュール
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
JP2014526139A (ja) * 2011-06-30 2014-10-02 ムラタ エレクトロニクス オサケユキチュア システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス
JP2015050457A (ja) * 2013-08-29 2015-03-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板及びその製造方法
JP2015065479A (ja) * 2009-03-19 2015-04-09 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP2015088498A (ja) * 2013-10-28 2015-05-07 株式会社ニコン 固体撮像装置及び電子カメラ
US20150138741A1 (en) * 2013-11-21 2015-05-21 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
JP2015179859A (ja) * 2012-04-27 2015-10-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 縦方向に集積化される背面照射型イメージセンサ装置
US20160043047A1 (en) * 2014-08-07 2016-02-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Double-Sided Fan-Out Wafer Level Package
JP2016504774A (ja) * 2013-01-29 2016-02-12 アップル インコーポレイテッド 超薄型ＰｏＰパッケージ
JP2016048720A (ja) * 2014-08-27 2016-04-07 富士通株式会社 撮像装置及びその製造方法
US20160133614A1 (en) * 2014-11-07 2016-05-12 Qualcomm Incorporated Semiconductor package with incorporated inductance element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183425A (ja) 2012-03-05 2013-09-12 Toshiba Corp カメラモジュール

Patent Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2003264280A (ja) * 2002-03-08 2003-09-19 Hamamatsu Photonics Kk 検出器
JP2003309243A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003309213A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2005075784A (ja) * 2003-09-01 2005-03-24 Nagase & Co Ltd カルボニル化合物の製造方法
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2013179313A (ja) * 2005-06-02 2013-09-09 Sony Corp 半導体イメージセンサ・モジュール
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2008042899A (ja) * 2006-07-19 2008-02-21 Advanced Chip Engineering Technology Inc イメージセンサ・モジュールの構造及びウェハーレベル・パッケージの製造方法
JP2008048313A (ja) * 2006-08-21 2008-02-28 Sony Corp 物理量検出装置、物理量検出装置の駆動方法及び撮像装置
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
JP2015065479A (ja) * 2009-03-19 2015-04-09 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP2010232396A (ja) * 2009-03-26 2010-10-14 Nikon Corp 固体撮像装置及びこれを用いたモジュール
JP2011003961A (ja) * 2009-06-16 2011-01-06 Dainippon Printing Co Ltd 撮像素子モジュール
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
JP2012118060A (ja) * 2010-11-30 2012-06-21 General Electric Co <Ge> タイリング可能なセンサアレイ
JP2014526139A (ja) * 2011-06-30 2014-10-02 ムラタ エレクトロニクス オサケユキチュア システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
JP2015179859A (ja) * 2012-04-27 2015-10-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 縦方向に集積化される背面照射型イメージセンサ装置
JP2016504774A (ja) * 2013-01-29 2016-02-12 アップル インコーポレイテッド 超薄型ＰｏＰパッケージ
JP2015050457A (ja) * 2013-08-29 2015-03-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板及びその製造方法
JP2015088498A (ja) * 2013-10-28 2015-05-07 株式会社ニコン 固体撮像装置及び電子カメラ
US20150138741A1 (en) * 2013-11-21 2015-05-21 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
US20160043047A1 (en) * 2014-08-07 2016-02-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Double-Sided Fan-Out Wafer Level Package
JP2016048720A (ja) * 2014-08-27 2016-04-07 富士通株式会社 撮像装置及びその製造方法
US20160133614A1 (en) * 2014-11-07 2016-05-12 Qualcomm Incorporated Semiconductor package with incorporated inductance element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230243A1 (ja) * 2018-05-28 2019-12-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021111715A1 (ja) 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
US12356753B2 (en) 2019-12-04 2025-07-08 Sony Semiconductor Solutions Corporation Imaging device and method for manufacturing imaging device
JP2023548706A (ja) * 2020-11-13 2023-11-20 エイエムエス－オスラム アーゲー Ｘ線放射の検出のためのモジュールアセンブリ
JP7500876B2 (ja) 2020-11-13 2024-06-17 エイエムエス－オスラム アーゲー Ｘ線放射の検出のためのモジュールアセンブリ
WO2023166843A1 (ja) * 2022-03-01 2023-09-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Also Published As

Publication number Publication date
US20180130750A1 (en) 2018-05-10
US10153235B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
US10580812B2 (en) Fan-out sensor package and camera module including the same
US11037971B2 (en) Fan-out sensor package and optical fingerprint sensor module including the same
US10153235B2 (en) Image sensor device and image sensor module comprising the same
TWI670841B (zh) 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組
US10615212B2 (en) Fan-out sensor package
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
KR102005351B1 (ko) 팬-아웃 센서 패키지
JP6598890B2 (ja) ファン−アウト半導体パッケージモジュール
TWI661527B (zh) 扇出型感測器封裝與包含該封裝的光學式指紋感測器模組
KR102524812B1 (ko) 반도체 패키지
US10923521B2 (en) Fan-out sensor package and camera module
CN111146188A (zh) 半导体封装件
CN111199950A (zh) 扇出型半导体封装件
KR20210078952A (ko) 전자부품 내장기판
KR102041663B1 (ko) 이미지 센서 장치 및 이를 포함하는 이미지 센서 모듈
KR102513088B1 (ko) 팬-아웃 센서 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200303