JP2018042383A - スイッチング電源装置 - Google Patents

Abstract

【課題】ADコンバータの量子化ゆらぎによる出力リップルの発生を抑制すると共にコントロール電圧の変更に対する出力電圧の応答時間を短くする。【解決手段】出力制御部12にはコントロール電圧VTRMが入力され、出力電圧Voを設定する制御用基準値R1を出力する。ADコンバータ52は入力されたコントロール電圧からAD測定値NADmeasを生成して演算部54に出力し、演算部はAD測定値を積算回数ｍだけ積算した値であるAD積算値NADsumを生成し、AD測定値に積算回数ｍを乗じた値とAD積算値NADsumとの差分が所定の変動判定値以上の場合は、AD演算値NADcalcをAD測定値に積算回数ｍを乗じた値に設定して出力し、差分が所定の変動判定値未満の場合は、AD演算値NADcalcにAD積算値NADsumを設定して出力し、AD演算値NADcalcに基づき制御用基準値R1を生成して電力変換部10に出力する。【選択図】図１

Description

本発明は、入力電圧を所望の電圧に変換し電子機器に供給するためのスイッチング電源装置に関し、特に、低コストのデジタルプロセッサを用いて高精度な出力電圧制御を実現するスイッチング電源装置に関する。

（デジタルプロセッサによるスイッチング電源装置の出力電圧制御）
従来、スイッチング電源装置の出力電圧をデジタルプロセッサで制御する技術として、特許文献１が開示されている。

特許文献１のスイッチング電源装置は、デジタルプロセッサで制御可能な基準パルス生成部が出力する基準パルスＶｒｐをパルス平滑回路で平滑することで目標電圧信号Ｖｏｂを得る。

スイッチング電源装置の出力電圧Ｖｏは、誤差増幅回路によって目標電圧信号Ｖｏｂに比例した所定の値になるように制御が行われる。基準パルスＶｒｐは所定の周期と所定のデューティを持つ方形波であり、目標電圧Ｖｏｂは、基準パルスＶｒｐの振幅とデューティで決定される。

基準パルスＶｒｐがＨレベルの時の電圧をＶＨ、Ｌレベルの時の電圧をＶＬ、デューティをｄとすると、目標電圧Ｖｏｂは、
Ｖｏｂ＝（ＶＨ−ＶＬ）×ｄ＋ＶＬ
となる。例えば、ＶＨ＝５ボルト、ＶＬ＝０ボルト、ｄ＝０．５の場合は目標電圧Ｖｏｂ＝２．５ボルトが得られることになる。従って、スイッチング電源装置の出力電圧Ｖｏの設定の分解能は、基準パルスＶｒｐのデューティｄを設定する際の分解能によって決定される。

基準パルス生成部が出力する方形波は、クロック発生器のクロック信号Ｖｃｋをカウンタでカウントすることでカウント値を生成し、カウント値がレジスタ設定値Ｒ１に達したところで、基準パルスＶｒｐの電圧レベルをＬレベルとし、カウント値がレジスタ設定値Ｒ２に達したところで、基準パルスＶｒｐの電圧レベルをＨレベルにすると同時にカウント値をリセットする動作が繰り返されることで生成される。

従って、クロック信号Ｖｃｋの周期とレジスタ設定値Ｒ２が基準パルスＶｒｐの方形波の周期を決定し、レジスタ設定値Ｒ１が基準パルスＶｒｐのデューティを決定する。

このとき基準パルスＶｒｐのデューティｄはＲ１／Ｒ２であるので、デューティｄの設定分解能はレジスタ設定値Ｒ２となる。例えば、クロック信号Ｖｃｋの周期が１００ｎｓｅｃ、レジスタ設定値Ｒ２が１００００の場合は、基準パルスＶｒｐの周期は１ｍｓとなり、デューティｄの設定分解能は１００００となる。

レジスタ設定値Ｒ１が５０００の場合はデューティｄは０．５となり、目標電圧Ｖｏｂとして２．５ボルトが得られる。レジスタ設定値Ｒ１が５００１の場合はデューティｄは０．５００１となり、目標電圧Ｖｏｂとして２．５００５ボルトが得られる。ここで、レジスタ設定値Ｒ１、Ｒ２はデジタルプロセッサで設定される値である。

デジタルプロセッサを用いてスイッチング電源装置の出力電圧Ｖｏを高分解能で設定するためには、高分解能のＤＡコンバータを使用することが一般的であるが、高分解能のＤＡコンバータを備えたデジタルプロセッサはたいへん高価であるため、汎用の低コストのデジタルプロセッサはＤＡコンバータを備えていないか、もしくは、備えていても分解能が低いものである場合がほとんどである。

汎用の低コストなデジタルプロセッサでも、クロック発生器や基準パルス生成部を備えているため、特許文献１の技術を用いることで、低コストのデジタルプロセッサを用いた場合でも出力電圧を高分解能で制御することが可能となる。

（外部から入力された電圧によるスイッチング電源装置の出力電圧可変制御）
また、スイッチング電源装置の出力電圧を、外部から入力された電圧信号で可変する技術が、特許文献２に開示されている。

特許文献２のスイッチング電源装置は、出力電圧を抵抗で分圧した電圧が誤差増幅器の入力の一端に入力されており、誤差増幅器の入力の他端は、コントロール電圧端子とされている。誤差増幅器は、スイッチング電源装置の出力電圧をコントロール電圧端子に印加された電圧に比例した電圧となるように出力電圧を制御する。

これにより、誤差増幅器は、コントロール電圧端子に印加された電圧に対してスイッチング電源装置の出力電圧が比例した電圧となるように制御を行うことができるようになり、例えばコントロール電圧端子に正弦波を入力することでスイッチング電源装置の出力電圧を正弦波状に成形すると言ったようなことができる。

ところで、特許文献２のスイッチング電源装置は、コントロール電圧端子に印加された電圧を誤差増幅器に直接入力していたため、スイッチング電源装置の出力電圧をコントロール電圧端子に印加された電圧に比例した電圧となるようにしか制御することができなかった。

これに対し特許文献３のスイッチング電源装置には、スイッチング電源装置の出力電圧を可変するためのコントロール電圧（アナログ値）をデジタルプロセッサでデジタル値に変換した上で、このデジタル値に基づいてスイッチング電源装置の出力電圧を制御する技術が開示されている。

特許文献３のスイッチング電源装置は、外部入力端子に入力されているアナログ電圧（出力電圧を可変するためのコントロール電圧）を、デジタルプロセッサの処理部がＡＤコンバータを用いて、デジタル値の電圧設定信号Ｖｔｒｍ（ｋ）に変換して取得する。

処理部は電圧設定信号Ｖｔｒｍ（ｋ）や他に与えられている条件に従って、自己目標値ＶＲ（ｋ）を演算し、基準電源の電圧を自己目標値ＶＲ（ｋ）に設定し、誤差アンプに出力する。これにより、スイッチング電源装置の出力電圧Ｖｏは、基準電源の電圧ＶＲ（ｋ）に比例した所定の値になるように制御が行われる。

特許文献３の技術を用いることにより、スイッチング電源装置の処理部は、外部入力端子に入力されているアナログ値で出力電圧Ｖｏを設定することができるようになり、また、出力電圧を可変するためのコントロール電圧に対する出力電圧Ｖｏの可変方法を、比例、反比例、直線、対数、可変幅制限等のように自由に設定することができるようになる。また、スイッチング電源装置の動作中に、例えば、通信機能による電圧設定に切り替えると言ったことも自由に行うことができるようになる。

なお、特許文献３では、基準電源で自己目標電圧ＶＲ（ｋ）を生成する技術が明記されていないが、先の特許文献１を用いることで、基準電源の自己目標電圧ＶＲ（ｋ）を生成することができる。

特開２０１４−１２８１１０号公報 特開平６−２２２８４７号公報 特開２０１３−１３８５５７号公報

ところで、特許文献１と特許文献３を組み合わせることで、スイッチング電源装置は、出力電圧を可変するためのコントロール電圧の取得と出力電圧設定の双方をデジタルプロセッサで処理することが可能になる。ただし、これらの従来例を組み合わせたスイッチング電源装置においては、低コストのデジタルプロセッサを用いて広い出力電圧可変範囲を得ようとすると以下の問題がある。

低コストのデジタルプロセッサを制御に用いる場合において、出力電圧の設定に関しては、特許文献１の技術を用いることで十分に高分解能に設定することができる。ここで、低コストのデジタルプロセッサが備えるＡＤコンバータは、８ｂｉｔや１０ｂｉｔと言った分解能が低いものが一般的である。従って、特許文献３の技術を用いて出力電圧を設定するためのコントロール電圧をデジタル値に変換する場合、例えば、１０ｂｉｔのＡＤコンバータでは２¹⁰＝１０２４段階でしかデジタル値を得ることができない。

例えば、最高出力電圧として約６．１４４ボルト、最低出力電圧として約０ボルトを出力することができるスイッチング電源装置の出力電圧を、分解能１０ｂｉｔのＡＤコンバータを用いてコントロール電圧をデジタル値に変換して出力電圧を設定する場合、出力電圧設定の分解能は、
（６．１４４ボルト−０ボルト）／２¹⁰＝６ミリボルト
となる。この場合、デジタルプロセッサは、ＡＤコンバータからのデジタル値ＮＤＧに対して、式（１）に従うようにスイッチング電源の出力電圧Ｖｏを制御することになる。
Ｖｏ＝ＮＤＧ×６ミリボルト （１）
ここで、デジタル値ＮＤＧは、ＮＤＧ＝０〜１０２３の整数となる。

出力電圧の設定分解能は、特許文献１の技術で十分に高くすることができるが、出力電圧を可変するためのコントロール電圧をデジタル値に変換する際のＡＤコンバータの分解能が低いと、結果として、スイッチング電源装置の出力電圧Ｖｏを高分解能に設定することができなくなってしまう。

例えば、式（１）のスイッチング電源装置では６ミリボルト以下の部分の電圧を設定することができない。この問題は、出力電圧可変範囲を広くすると顕著となる。例えば、スイッチング電源装置において、出力電圧の可変範囲を半分にすると、出力電圧を可変するためのコントロール電圧の変化に対して、出力電圧の可変範囲が半分になるため、スイッチング電源装置は３ミリボルトのステップで出力電圧設定を行うことができることになる。

（ＡＤコンバータの量子化ゆらぎの問題）
次に、ＡＤコンバータの量子化ゆらぎに起因する出力電圧設定の問題を説明する。一般的な逐次変換型のＡＤコンバータを例にＡＤコンバータの動作を以下に説明する。ＡＤコンバータ回路内には、アナログのリファレンス電圧ＶＡＤｒｅｆを出力するリファレンス電圧回路、アナログの比較電圧ＶＡＤｃｍｐを出力する比較電圧生成回路、電圧コンパレータ、および、ＡＤコンバータ制御回路が備えられている。

比較電圧生成回路が発生する比較電圧ＶＡＤｃｍｐは、リファレンス電圧回路からのリファレンス電圧ＶＡＤｒｅｆを分圧した電圧で生成され、ＡＤコンバータ制御回路から比較電圧生成回路に与えられた分圧情報ＡＤｄｉｖに対応した電圧を発生する。１０ｂｉｔのＡＤコンバータでは、分圧情報ＡＤｄｉｖは０〜１０２３の整数が与えられることになり、比較電圧ＶＡＤｃｍｐは式（２）のようになる。
ＶＡＤｃｍｐ＝ＶＡＤＲｅｆ／１０２４×ＡＤｄｉｖ （２）

ＡＤコンバータ回路内の電圧コンパレータには、比較電圧生成回路からの比較電圧ＶＡＤｃｍｐと出力電圧を可変するためのコントロール電圧ＶＴＲＭが入力される。ＡＤコンバータ制御回路は、分圧情報ＡＤｄｉｖをスキャンすることで比較電圧生成回路からの比較電圧ＶＡＤｃｍｐを変化させる。そして、分圧情報ＡＤｄｉｖを変化させる毎に、電圧コンパレータで比較電圧ＶＡＤｃｍｐとコントロール電圧ＶＴＲＭの比較を行う。比較動作の結果、コントロール電圧ＶＴＲＭと比較電圧ＶＡＤｃｍｐの電圧値が最も近くなったときに比較動作を完了し、分圧情報ＡＤｄｉｖの値をＡＤ測定値（デジタル値）ＮＡＤｍｅａｓとして出力する。

ここで、リファレンス電圧ＶＡＤＲｅｆとして５．１２０ボルトが与えられているとして逐次変換型のＡＤコンバータの動作を説明する。

ＡＤコンバータが出力するＡＤ測定値ＮＡＤｍｅａｓを、式（１）のデジタル値ＮＤＧとして用いて出力電圧を制御するスイッチング電源装置を考える。このスイッチング電源装置は、コントロール電圧ＶＴＲＭに４．０００ボルトを与えると、式（２）よりＡＤ測定値ＮＡＤｍｅａｓとして８００が得られ、式（１）に従って出力電圧Ｖｏとして４．８００ボルトが出力され、また、コントロール電圧ＶＴＲＭに４．００５ボルトを与えると、式（２）よりＡＤ測定値ＮＡＤｍｅａｓとして８０１が得られ、式（１）に従って出力電圧Ｖｏとして４．８０６ボルトが出力される。

ここで、コントロール電圧ＶＴＲＭに４．０００ボルトと４．００５ボルトの中間の電圧である４．００２５ボルトを与えると、ＡＤコンバータの分解能よりも小さい電圧の部分をデジタル値に変換する動作を行うことになり、ＡＤ測定値ＮＡＤｍｅａｓは、確率５０%で８００か８０１の何れかが出力されることになる。

これは、ＡＤコンバータの「量子化ゆらぎ」と言われる一般的な現象で、先のＡＤコンバータの「コントロール電圧ＶＴＲＭと比較電圧ＶＡＤｃｍｐの電圧値が最も近くなったときに比較動作を完了し、分圧情報ＡＤｄｉｖの値をＡＤ測定値ＮＡＤｍｅａｓとして出力する」と言う動作と、実在の回路における「ＡＤコンバータ回路のリファレンス電圧回路のリファレンス電圧ＶＡＤＲｅｆや、出力電圧Ｖｏを可変するためのコントロール電圧ＶＴＲＭ等が持つ電圧のゆらぎ」に起因する。

以下、単純化して考えるために、リファレンス電圧ＶＡＤｒｅｆには電圧ゆらぎが無いとし、コントロール電圧ＶＴＲＭの電圧ゆらぎに対するＡＤ測定値ＮＡＤｍｅａｓを考える。

コントロール電圧ＶＴＲＭが４．００２５ボルトから若干高い方向の電圧ゆらぎが発生しているときにＡＤコンバータの変換動作が行われると、分圧情報ＡＤｄｉｖが８０１の時にコントロール電圧ＶＴＲＭと比較電圧ＶＡＤｃｍｐの値が最も近くなるためＡＤ測定値ＮＡＤｍｅａｓとして８０１が出力されることになる。

また、コントロール電圧ＶＴＲＭが４．００２５ボルトから若干低い方向の電圧ゆらぎが発生しているときにＡＤコンバータの変換動作が行われると、分圧情報ＡＤｄｉｖが８００の場合にコントロール電圧ＶＴＲＭと比較電圧ＶＡＤｃｍｐの値が最も近くなるためＡＤ測定値ＮＡＤｍｅａｓとして８００が出力されることになる。

電圧ゆらぎは、コントロール電圧ＶＴＲＭの４．００２５ボルトを中心として一様分布的に発生することになるため、ＡＤ測定値ＮＡＤｍｅａｓは５０%の確率で８００もしくは８０１の何れかが出力されることになる。

また、コントロール電圧ＶＴＲＭが４．０００Ｖボルトよりも大きく４．００２５ボルトよりも小さい場合は、ＡＤ測定値ＮＡＤｍｅａｓとして８００を出力する確率が８０１を出力する確率よりも高くなる。

このとき、コントロール電圧ＶＴＲＭが４．０００ボルトに近いほどＡＤ測定値ＮＡＤｍｅａｓは８００を出力する確率が高くなる。逆に、コントロール電圧ＶＴＲＭが４．００２５ボルトよりも大きく４．００５ボルトよりも小さい場合は、ＡＤ測定値ＮＡＤｍｅａｓとして８０１を出力する確率が８００を出力する確率よりも高くなる。

以上より、逐次比較型のＡＤコンバータから出力されるＡＤ測定値ＮＡＤｍｅａｓを基に出力電圧Ｖｏを制御しているスイッチング電源装置では、ＡＤ測定値ＮＡＤｍｅａｓが量子化ゆらぎによって変動すると出力電圧Ｖｏに変動が発生することになる。例えば、式（１）に従って出力電圧Ｖｏが制御されるようなスイッチング電源装置の場合には、ＡＤ測定値ＮＡＤｍｅａｓが１だけ変動すると出力電圧Ｖｏが６ミリボルトも変動することになる。

この量子化ゆらぎによるスイッチング電源装置の出力電圧Ｖｏの変動は、スイッチング電源装置の出力リップルとなって現れる。ＡＤコンバータに高分解能のものを用いることで、ＡＤコンバータの量子化ゆらぎによって発生するスイッチング電源装置の出力リップルを小さくすることが可能であるが、高分解能のＡＤコンバータは高コストであるため、スイッチング電源装置が高コストなものになってしまう。

また、他の方法として、リップルを除去するためのＬＣフィルタをスイッチング電源装置の出力に付加する方法があるが、ゆらぎは不定期かつ低周波数で発生するため、スイッチング電源装置の出力リップルも不定期かつ低周波数なものとなり、これを除去するためにはスイッチング電源装置の出力に低周波のリップルを除去できる大型のＬＣフィルタを取り付けることになり、スイッチング電源装置の大型化や高コスト化を招いてしまう。

（ＡＤコンバータの分解能に対する現在の解決法と問題）
ＡＤコンバータの分解能が低いことに起因して発生するスイッチング電源装置の出力リップルは、ＡＤコンバータの分解能を高くすることで実用上の問題が出ないレベルまで低減することができる。

低分解能のＡＤコンバータの分解能を擬似的に向上させる方法としてオーバーサンプリングと言われる手法がデジタルオーディオ機器等で使用されている。オーバーサンプリングは、ＡＤコンバータの測定値を所定の回数だけ積算して得られる値を使用することで分解能を向上させる方法である。

オーバーサンプリングでは、先の量子化ゆらぎに起因して発生するＡＤ測定値ＮＡＤｍｅａｓのゆらぎの確率を利用することで分解能を向上させる。ＡＤ測定値ＮＡＤｍｅａｓのゆらぎの確率は、ＡＤコンバータの分解能よりも小さな部分の電圧によって決まることになるため、ＡＤコンバータのサンプリング結果を積算した値にはＡＤコンバータの分解能以下の情報が得られることになる。

オーバーサンプリングによる積算回数に対して向上する分解能のビット数は、表１のようになることが知られている。例えば、１０ｂｉｔのＡＤコンバータの変換結果を４０９６回積算すると分解能は６ｂｉｔ分だけ向上することになり、１６ｂｉｔのＡＤコンバータを使用した場合と同じ分解能が得られることになる。

オーバーサンプリングを適用して分解能を向上させる場合、測定結果を得るまでに時間が長くなる問題が発生する。例えば、サンプリング周期が１００μｓｅｃの分解能１０ｂｉｔのＡＤコンバータを用いて、オーバーサンプリングを行うことで１３ｂｉｔ相当の分解能を得ようとする場合は、表１より、６４回のサンプリングが必要になる。この場合、１００μｓｅｃ×６４回＝６４００μｓｅｃの時間が必要になる。

スイッチング電源装置において、出力電圧を可変するためのコントロール電圧ＶＴＲＭをＡＤコンバータで取得している場合にオーバーサンプリングを用いると、コントロール入力端子に入力されたコントロール電圧ＶＴＲＭを変更した際にスイッチング電源装置の出力電圧Ｖｏが応答するまでの時間が長くなる。

特許文献３のスイッチング電源装置では、例えば、コントロール入力端子に正弦波を入力することで、スイッチング電源装置の出力電圧Ｖｏを正弦波状に成形することが可能であったが、オーバーサンプリングを用いたスイッチング電源装置では、コントロール入力端子に入力されたコントロール電圧ＶＴＲＭを変更した際に出力電圧Ｖｏが応答するまでの時間が長くなってしまうため、コントロール電圧ＶＴＲＭに対する出力電圧Ｖｏの成形が難しくなってしまう問題が発生する。

本発明は、低分解能のＡＤコンバータしか持たない低コストのデジタルプロセッサを用いて出力電圧制御を行った場合でも、ＡＤコンバータの量子化ゆらぎによるスイッチング電源装置の出力リップルの発生を抑制することと、コントロール入力端子に対する出力電圧の応答時間を短くすることを両立可能とするスッチング電源装置を提供することを目的とする。

この目的を達成するため本発明のスイッチング電源装置は次の構成を備える。なお、カッコ内に図面中の信号や情報の符号を示す。
（第１発明：出力電圧を制御するスイッチンング電源装置）
本発明は、電力変換部と出力制御部を備えたスイッチング電源装置であって、
電力変換部は、スイッチング素子と出力平滑回路を備え、スイッチング素子のオンオフによって入力電圧を断続電圧に変換し、断続電圧を出力平滑回路で直流電圧に変換して出力電圧（Ｖｏ）を生成する回路であって、出力電圧（Ｖｏ）は出力制御部から与えられた制御用基準値（Ｒ１）によって制御され、
出力制御部は、電力変換部の出力電圧（Ｖｏ）を制御するためのコントロール電圧（ＶＴＲＭ）が入力され、電力変換部に対して出力電圧（Ｖｏ）を設定する制御用基準値（Ｒ１）を出力する回路であって、ＡＤコンバータと、ＡＤ測定値積算処理部、ＡＤ測定値変動応答処理部及び設定情報生成処理部を備えた演算部とから構成されており、
ＡＤコンバータは、コントロール電圧（ＶＴＲＭ）が入力されており、入力されたコントロール電圧（ＶＴＲＭ）からデジタル値であるＡＤ測定値（ＮＡＤｍｅａｓ）を生成して演算部に出力し、
ＡＤ測定値積算処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）を所定の積算回数（ｍ）だけ積算した値であるＡＤ積算値（ＮＡＤｓｕｍ）を生成してＡＤ測定値変動応答処理部へ出力し、
ＡＤ測定値変動応答処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値とＡＤ積算値（ＮＡＤｓｕｍ）との差分を求め、差分が所定の変動判定値（ａ）以上又は超える場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値に設定して設定情報生成処理部に出力し、差分が所定の変動判定値（ａ）未満又は以下の場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ積算値（ＮＡＤｓｕｍ）に設定して設定情報生成処理部へ出力し、
設定情報生成処理部は、ＡＤ演算値（ＮＡＤｃａｌｃ）に基づき制御用基準値（Ｒ１）を生成して電力変換部に出力する、
ことを特徴とする。

（第２発明：出力電流を制御するスイッチング電源装置）
本発明の別の形態にあっては、電力変換部と出力制御部を備えたスイッチング電源装置であって、
電力変換部は、スイッチング素子と出力平滑回路を備え、スイッチング素子のオンオフによって入力電圧を断続電圧に変換し、断続電圧を出力平滑回路で直流電圧に変換して出力電圧（Ｖｏ）及び出力電流（Ｉｏ）を生成する回路であって、出力電流（Ｉｏ）は出力制御部から与えられた制御用基準値（Ｒ１）によって制御され、
出力制御部は、電力変換部の出力電流（Ｉｏ）を制御するためのコントロール電圧（ＩＴＲＭ）が入力され、電力変換部に対して出力電流（Ｉｏ）を設定する制御用基準値（Ｒ１）を出力する回路であって、ＡＤコンバータと、ＡＤ測定値積算処理部、ＡＤ測定値変動応答処理部及び設定情報生成処理部を備えた演算部とから構成されており、
ＡＤコンバータは、コントロール電圧（ＩＴＲＭ）が入力されており、入力されたコントロール電圧（ＩＴＲＭ）からデジタル値であるＡＤ測定値（ＮＡＤｍｅａｓ）を生成して演算部に出力し、
ＡＤ測定値積算処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）を所定の積算回数（ｍ）だけ積算した値であるＡＤ積算値（ＮＡＤｓｕｍ）を生成してＡＤ測定値変動応答処理部へ出力し、
ＡＤ測定値変動応答処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値とＡＤ積算値（ＮＡＤｓｕｍ）との差分を求め、差分が所定の変動判定値（ａ）以上又は超える場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値に設定して設定情報生成処理部に出力し、差分が所定の変動判定値（ａ）未満又は以下の場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ積算値（ＮＡＤｓｕｍ）に設定して設定情報生成処理部へ出力し、
設定情報生成処理部は、ＡＤ演算値（ＮＡＤｃａｌｃ）に基づき制御用基準値（Ｒ１）を生成して電力変換部に出力する、
ことを特徴とする。

（パルス周期設定用レジスタの設定値による演算の簡略化）
電力変換部は、出力制御部からの制御用基準値（Ｒ１）が入力される制御用基準電圧発生部を備えており、
制御用基準電圧発生部は、基準パルス発生部と平滑回路で構成され、
前記基準パルス発生部は、クロック信号が入力されたカウンタ、パルス周期設定用レジスタ、デューティ設定用レジスタ、及び基準パルスを平滑回路へ出力するパルス制御部を備え、
カウンタは、クロック信号をカウントしたカウント値をパルス制御部へ出力し、
パルス制御部は、カウント値がパルス周期設定用レジスタの設定値（Ｒ２）と一致した場合にカウンタのカウント値をリセットすると同時に基準パルスを所定の電圧レベルに設定し、カウント値がデューティ設定用レジスタの設定値（Ｒ１）と一致した場合に基準パルスの電圧レベルを反転させ、所定の周期、デューティおよびデューティの分解能を持った方形波の基準パルスを出力し、
パルス周期設定用レジスタには、基準パルスのデューティの分解能が、ＡＤコンバータの分解能と積算回数ｍの積を２のｎ乗で除算した値（ｎは整数）となるパルス周期制御用基準値（Ｒ２）が設定され、
デューティ設定用レジスタには出力制御部から出力された制御用基準値（Ｒ１）が設定され、
平滑回路は、パルス制御部から出力された基準パルスの平滑により制御用基準電圧を生成する。

（第１発明の効果）
本発明は、電力変換部と出力制御部を備えたスイッチング電源装置であって、電力変換部は、スイッチング素子と出力平滑回路を備え、スイッチング素子のオンオフによって入力電圧を断続電圧に変換し、断続電圧を出力平滑回路で直流電圧に変換して出力電圧（Ｖｏ）を生成する回路であって、出力電圧は出力制御部から与えられた制御用基準値（Ｒ１）によって制御され、出力制御部は、電力変換部の出力電圧（Ｖｏ）を制御するためのコントロール電圧（ＶＴＲＭ）が入力され、電力変換部に対して出力電圧（Ｖｏ）を設定する制御用基準値（Ｒ１）を出力する回路であって、ＡＤコンバータと、ＡＤ測定値積算処理部、ＡＤ測定値変動応答処理部及び設定情報生成処理部を備えた演算部とから構成されており、ＡＤコンバータは、コントロール電圧（ＶＴＲＭ）が入力されており、入力されたコントロール電圧（ＶＴＲＭ）からデジタル値であるＡＤ測定値（ＮＡＤｍｅａｓ）を生成して演算部に出力し、ＡＤ測定値積算処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）を所定の積算回数（ｍ）だけ積算した値であるＡＤ積算値（ＮＡＤｓｕｍ）を生成してＡＤ測定値変動応答処理部へ出力し、ＡＤ測定値変動応答処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値とＡＤ積算値（ＮＡＤｓｕｍ）との差分を求め、差分が所定の変動判定値（ａ）以上又は超える場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値に設定して設定情報生成処理部に出力し、差分が所定の変動判定値（ａ）未満又は以下の場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ積算値（ＮＡＤｓｕｍ）に設定して設定情報生成処理部へ出力し、設定情報生成処理部は、ＡＤ演算値（ＮＡＤｃａｌｃ）に基づき制御用基準値（Ｒ１）を生成して電力変換部に出力するようにしたため次の効果が得られる。

本発明では、低分解能のＡＤコンバータを用いた場合でも、オーバーサンプリング（ＡＤ測定値積算処理）により、量子化ゆらぎによる出力リップルの発生を抑制し、オーバーサンプリングに起因するコントロール電圧（ＶＴＲＭ）の可変に対する出力電圧（Ｖｏ）の応答遅れをＡＤ測定値積算処理（オーバーサンプリング）とＡＤ測定値変動応答処理を同時に行うことで解決し、低コストのデジタルプロセッサでも、高精度の制御と高速な制御を両立することができるようになる。

（第２発明の効果）
本発明の別の形態にあっては、電力変換部と出力制御部を備えたスイッチング電源装置であって、電力変換部は、スイッチング素子と出力平滑回路を備え、スイッチング素子のオンオフによって入力電圧を断続電圧に変換し、断続電圧を出力平滑回路で直流電圧に変換して出力電圧（Ｖｏ）及び出力電流（Ｉｏ）を生成する回路であって、出力電流（Ｉｏ）は出力制御部から与えられた制御用基準値（Ｒ１）によって制御され、出力制御部は、電力変換部の出力電流（Ｉｏ）を制御するためのコントロール電圧（ＩＴＲＭ）が入力され、電力変換部に対して出力電流（Ｉｏ）を設定する制御用基準値（Ｒ１）を出力する回路であって、ＡＤコンバータと、ＡＤ測定値積算処理部、ＡＤ測定値変動応答処理部及び設定情報生成処理部とを備えた演算部から構成されており、ＡＤコンバータは、コントロール電圧（ＩＴＲＭ）が入力されており、入力されたコントロール電圧（ＩＴＲＭ）からデジタル値であるＡＤ測定値（ＮＡＤｍｅａｓ）を生成して演算部に出力し、ＡＤ測定値積算処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）を所定の積算回数（ｍ）だけ積算した値であるＡＤ積算値（ＮＡＤｓｕｍ）を生成してＡＤ測定値変動応答処理部へ出力し、Ｄ測定値変動応答処理部は、ＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値とＡＤ積算値（ＮＡＤｓｕｍ）との差分を求め、差分が所定の変動判定値（ａ）以上又は超える場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ測定値（ＮＡＤｍｅａｓ）に積算回数（ｍ）を乗じた値に設定して設定情報生成処理部に出力し、差分が所定の変動判定値（ａ）未満又は以下の場合は、ＡＤ演算値（ＮＡＤｃａｌｃ）をＡＤ積算値（ＮＡＤｓｕｍ）に設定して設定情報生成処理部へ出力し、設定情報生成処理部は、ＡＤ演算値（ＮＡＤｃａｌｃ）に基づき制御用基準値（Ｒ１）を生成して電力変換部に出力するようにしたため、次の効果が得られる。

本発明では、低分解能のＡＤコンバータを用いた場合でも、オーバーサンプリング（ＡＤ測定値積算処理）により、量子化ゆらぎによる出力電流（Ｉｏ）の振動の発生を抑制し、オーバーサンプリングに起因するコントロール電圧（ＩＴＲＭ）の可変に対する出力電流（Ｉｏ）の応答遅れをＡＤ測定値積算処理（オーバーサンプリング）とＡＤ測定値変動応答処理を同時に行うことで解決し、低コストのデジタルプロセッサでも、高精度の制御と高速な制御を両立することができるようになる。

（パルス周期設定用レジスタの設定値による演算の効果）
また、電力変換部は、出力制御部からの制御用基準値（Ｒ１）が入力される制御用基準電圧発生部を備えており、制御用基準電圧発生部は、基準パルス発生部と平滑回路で構成され、基準パルス発生部は、クロック信号が入力されたカウンタ、パルス周期設定用レジスタ、デューティ設定用レジスタ、及び基準パルスを平滑回路へ出力するパルス制御部を備え、カウンタは、クロック信号をカウントしたカウント値をパルス制御部へ出力し、パルス制御部は、カウント値がパルス周期設定用レジスタの設定値（Ｒ２）と一致した場合にカウンタにカウント値をリセットすると同時に基準パルスを所定の電圧レベルに設定し、カウント値がデューティ設定用レジスタの設定値（Ｒ１）と一致した場合に基準パルスの電圧レベルを反転させ、所定の周期、デューティおよびデューティの分解能を持った方形波の基準パルスを出力し、パルス周期設定用レジスタには、基準パルスのデューティの分解能が、ＡＤコンバータの分解能と積算回数ｍの積を２のｎ乗で除算した値（ｎは整数）となるパルス周期制御用基準値（Ｒ２）が設定され、デューティ設定用レジスタには出力制御部から出力された制御用基準値（Ｒ１）が設定され、平滑回路は、パルス制御部から出力された基準パルスの平滑により制御用基準電圧を生成するようにしたため、出力制御部からの制御用基準値（Ｒ１）に基づく制御用基準電圧の生成がカウンタ、パルス周期設定用レジスタ、デューティ設定用レジスタ、及びパルス制御部を備えた基準パルス生成部を構成する回路と平滑回路で行われるようになるため、次の効果が得られる。

本発明では、オーバーサンプリングにより得られたＡＤ測定値（ＮＡＤｍｅａｓ）を所定の積算回数（ｍ）だけ積算した積算結果となるＡＤ積算値（ＮＡＤｓｕｍ）を直接、もしくは、補正値の加算や減算やレジスタのビットシフト程度の簡単な演算を行うだけで、制御用基準値（Ｒ１）として取り扱うことが可能となるため、デジタルプロセッサの演算が簡略化できることで、低コストのデジタルプロセッサでも高分解能の制御を高速で行うことが可能となり、また、リップル低減用の大型のコイルやコンデンサで構成されるＬＣフィルタ回路や高分解能のＡＤコンバータが不要となり、スイッチング電源装置の小型・低コスト化が可能になる。

コントロール電圧によって出力電圧を制御するスイッチング電源装置の実施形態を示したブロック図 ＡＤ測定値積算処理部の処理動作を示したフローチャート ＡＤ測定値変動応答処理部の処理動作を示したフローチャート 基準パルス生成部の動作を示したタイムチャート コントロール電圧によって出力電流を制御するスイッチング電源装置の実施形態を示したブロック図

［第１発明によるスイッチング装置の実施形態］
図１は出力電圧を制御するスイッチング電源装置の実施形態を示した回路ブロック図である。

図１に示すように、本実施形態のスイッチング電源装置は、電力変換部１０と出力制御部１２から構成される。

［電力変換部の回路構成］
（降圧チョッパー回路）
電力変換部１０は、入力端子１１ａ，１１ｂに対する入力電圧Ｖｉｎを出力電圧Ｖｏに変換して出力端子２５ａ，２５ｂから負荷に出力する電源回路として降圧チョッパー回路を備えている。

電力変換部１０の降圧チョッパー回路は、プラス側の入力端子１１ａにＭＯＳ−ＦＥＴを用いたスイッチング素子１４のドレインが接続され、スイッチング素子１４のソースに整流用のダイオード１６のアノードとインダクタ１８の一端が接続され、インダクタ１８の他端にコンデンサ２０の一端が接続され、コンデンサ２０の他端とダイオード１６のカソードがマイナス側の入力端子１１ｂに接続されている。

降圧チョッパー回路は、入力端子１１ａ，１１ｂからの入力電圧Ｖｉｎを、スイッチング素子１４のオン、オフ動作によって断続電圧に変換し、断続電圧をダイオード１６により整流してインダクタ１８とコンデンサ２０で構成される平滑回路で平滑することで直流電圧に変換し、出力電圧Ｖｏを生成して出力端子２５ａ，２５ｂから負荷に供給している。

なお、本実施形態では、電力変換部１０に非絶縁型の降圧チョッパーを用いているが、スイッチング素子のオン、オフで電力変換できる回路であれば良く、例えば、絶縁型のフォワードコンバータやフライバックコンバータを用いても良い。

また、電力変換部１０には、制御用基準電圧発生部２８、フィードバック制御回路２６及びＰＷＭ制御回路３０が設けられている。

（制御用基準電圧発生部）
電力変換部１０は、出力制御部１２から入力された制御用基準値Ｒ１に従うように、出力電圧Ｖｏの制御を行うものであり、このため電力変換部１０に制御用基準電圧発生部２８が設けられ、制御用基準電圧発生部２８は入力された制御用基準値Ｒ１を制御用基準電圧ＶｏＲｅｆに変換してフィードバック制御回路２６に出力する。なお、制御用基準電圧発生部２８の詳細は後の説明で明らかにする。

（フィードバック制御回路）
フィードバック制御回路２６は、誤差アンプ３２で構成される。誤差アンプ３２には、制御用基準電圧ＶｏＲｅｆと抵抗２２，２４で分圧された出力電圧Ｖｏに比例した電圧である出力検出電圧Ｖｓｅｎｓが入力される。誤差アンプ３２は制御用基準電圧ＶｏＲｅｆと出力検出電圧Ｖｓｅｎｓとの誤差に応じて変化するフィードバック信号ＶＦＢをＰＷＭ制御回路３０に出力する。

即ち、フィードバック制御回路２６の誤差アンプ３２は、Ｖｓｅｎｓ＞ＶｏＲｅｆのときフィードバック信号ＶＦＢが低下するように制御を行い、Ｖｓｅｎｓ＜ＶｏＲｅｆのときフィードバック信号ＶＦＢが上昇するように制御を行う。

（ＰＷＭ制御回路）
ＰＷＭ制御回路３０は、ＰＷＭコンパレータ５０と三角波発振器４８から構成される。三角波発振器４８は所定の周波数と振幅の三角波信号Ｖｔｒｉを出力する。ＰＷＭコンパレータ５０には三角波信号Ｖｔｒｉとフィードバック信号ＶＦＢが入力され、三角波信号Ｖｔｒｉとフィードバック信号ＶＦＢを比較した結果に基づいてスイッチング素子１４をオン、オフさせるスイッチング制御信号ＶＧＳを出力する。

即ち、ＰＷＭ制御回路３０は、ＶＦＢ＞Ｖｔｒｉのときスイッチング制御信号ＶＧＳがＨレベルになるように制御を行い、ＶＦＢ＜Ｖｔｒｉのときスイッチング制御信号ＶＧＳがＬレベルになるように制御を行う。

これにより、スイッチング電源装置のスイッチング周波数は、三角波発振器４８の周波数で決定される。また、スイッチング素子１４のオンデューティは、フィードバック信号ＶＦＢの電圧レベルで制御され、フィードバック信号ＶＦＢが上昇するとスイッチング素子１４のオンデューティが大きくなり、フィードバック信号ＶＦＢが低下するとスイッチング素子１４のオンデューティが小さくなる。

［出力制御部］
出力制御部１２はデジタルプロセッサにより実現される機能であり、コントロール電圧入力端子１５にコントロール電圧ＶＴＲＭが入力され、演算を行うことで制御用基準値Ｒ１を出力する回路であり、ＡＤコンバータ５２と演算部５４から構成される。

（ＡＤコンバータ）
ＡＤコンバータ５２には、コントロール電圧入力端子１５からコントロール電圧ＶＴＲＭが入力されており、アナログ電圧であるコントロール電圧ＶＴＲＭをデジタル値であるＡＤ測定値ＮＡＤｍｅａｓに変換する動作を行う。ＡＤ測定値ＮＡＤｍｅａｓは、ＡＤコンバータ５２のサンプリング周期ＴＡＤで新しい値に更新され、演算部５４に出力される。本実施形態のＡＤコンバータ５２は逐次変換型のＡＤコンバータを示しており、先の従来例で説明したものと同様の動作を行う。

ＡＤコンバータ５２の回路内には、アナログ電圧のリファレンス電圧ＶＡＤｒｅｆを出力するリファレンス電圧発生回路５８、アナログ電圧の比較電圧ＶＡＤｃｍｐを出力する比較電圧生成回路６０、電圧コンパレータ５６、および、ＡＤコンバータ制御回路６２が備えられている。

比較電圧生成回路６０が発生する比較電圧ＶＡＤｃｍｐは、リファレンス電圧発生回路５８からのリファレンス電圧ＶＡＤｒｅｆを分圧した電圧で生成され、ＡＤコンバータ制御回路６２から比較電圧生成回路６０に与えられた分圧情報ＡＤｄｉｖに対応した電圧を発生する。例えば１０ｂｉｔのＡＤコンバータ５２では、分圧情報ＡＤｄｉｖは０〜１０２３の整数が与えられることになり、比較電圧ＶＡＤｃｍｐは前述した式（２）のようになる。

電圧コンパレータ５６には、比較電圧生成回路６０の比較電圧ＶＡＤｃｍｐと出力電圧を可変するためのコントロール電圧ＶＴＲＭが入力される。ＡＤコンバータ制御回路６２は、分圧情報ＡＤｄｉｖをスキャンすることで比較電圧生成回路６０からの比較電圧ＶＡＤｃｍｐを変化させる。そして、分圧情報ＡＤｄｉｖを変化させる毎に、電圧コンパレータ５６で比較電圧ＶＡＤｃｍｐとコントロール電圧ＶＴＲＭの比較を行う。ＡＤコンバータ制御回路６２は、比較動作の結果、コントロール電圧ＶＴＲＭと比較電圧ＶＡＤｃｍｐの電圧値が最も近くなったときに比較動作を完了し、分圧情報ＡＤｄｉｖの値をＡＤ測定値（デジタル値）ＮＡＤｍｅａｓとして演算部５４に出力する。

（演算部）
演算部５４はデジタルプロセッサのハードウェアとなるＣＰＵや演算用のプログラムが格納されたメモリ等で構成されるもので、ＡＤ測定値積算処理部６４、ＡＤ測定値変動応答処理部６６及び設定情報生成処理部６８の処理機能を備える。

（ＡＤ測定値積算処理部）
ＡＤ測定値積算処理部６４は、ＡＤコンバータ５２がサンプリングする毎に得られたＡＤ測定値ＮＡＤｍｅａｓを所定の積算回数ｍだけ積算した値であるＡＤ積算値ＮＡＤｓｕｍを生成し、ＡＤ測定値変動応答処理部６６に出力する。ＡＤ測定値積算処理部６４によるＡＤ測定値ＮＡＤｍｅａｓの積算は、ＡＤコンバータ５２のサンプリング周期ＴＡＤ毎に行われる。従って、ＡＤ積算値ＮＡＤｓｕｍの更新周期は、
（ＡＤコンバータ５２のサンプリング周期ＴＡＤ）×（積算回数ｍ）
となる。

図２はＡＤ測定値積算処理部の演算処理を示したフローチャートであり、次の演算処理が実行される。図２に示すように、ＡＤ測定値積算処理部６４は、ステップＳ１で積算用変数Ｓを０にリセットすると共に、カウンタ用変数Ｃに積算回数ｍをセットしてＣ＝ｍとする。続いて、ステップＳ２に進み、ＡＤコンバータ５２からのＡＤ測定値ＮＡＤｍｅａｓが更新されたことを確認するとステップＳ３に進み、ＡＤ測定値ＮＡＤｍｅａｓを積算用変数Ｓに積算して
Ｓ＝Ｓ＋ＮＡＤｍｅａｓ
とし、更に、カウンタ用変数Ｃを１つ減算してＣ＝Ｃ−１とする。

続いてステップＳ４に進み、積算回数Ｃが０に達したか否か確認し、０に達するまでステップＳ２からの処理を繰り返す。

ステップＳ４で積算回数Ｃが０に達したことが確認されるとステップＳ５に進み、ＡＤ積算値ＮＡＤｓｕｍを更新し、ステップＳ６で更新されたＡＤ積算値ＮＡＤｓｕｍをＡＤ測定値変動応答処理部６６に出力する。

（ＡＤ測定値変動応答処理部）
ＡＤ測定値変動応答処理部６６は、ＡＤコンバータ５２が出力するＡＤ測定値ＮＡＤｍｅａｓとＡＤ測定値積算処理部６４が出力するＡＤ積算値ＮＡＤｓｕｍとの比較を行い、ＡＤ積算値ＮＡＤｓｕｍとＡＤ測定値ＮＡＤｍｅａｓに上記の積算回数ｍを乗じた値の差分を求め、差分が変動判定値ａ以上の時にＡＤ測定値ＮＡＤｍｅａｓに変動があることを検出する。

ＡＤ測定値変動応答処理部６６は、変動があることを検出したときには
（ＡＤ測定値ＮＡＤｍｅａｓ）×（積算回数ｍ）
として求めた値をＡＤ演算値ＮＡＤｃａｌｃとして出力し、変動がないことを検出した場合は、ＡＤ積算値ＮＡＤｓｕｍをそのままＡＤ演算値ＮＡＤｃａｌｃとして出力する。

ＡＤ測定値変動応答処理部６６では、ＡＤ測定値ＮＡＤｍｅａｓが新しい値に更新される周期であるＡＤコンバータ５２のサンプリング周期ＴＡＤ毎に、ＡＤ積算値ＮＡＤｓｕｍとＡＤ測定値の比較を行い、ＡＤ演算値ＮＡＤｃａｌｃを設定情報生成処理へ出力するため、ＡＤコンバータ５２で分解能を高めるためのオーバーサンプリング（ＡＤ測定値積算処理）を行っていても、コントロール電圧ＶＴＲＭの変動に対して高速に応答できる。

図３はＡＤ測定値変動応答処理部の演算処理を示したフローチャートである。図３に示すように、ＡＤ測定値変動応答処理部６６は、ステップＳ１１でＡＤ測定値ＮＡＤｍｅａｓが更新されたことを確認するとステップＳ１２に進み、ＡＤ積算値ＮＡＤｓｕｍと、ＡＤ測定値ＮＡＤｍｅａｓに積算回数ｍを乗じた値との差の絶対値を求めて変動判定値ａと比較し、変動判定値ａ未満を確認した場合はステップＳ１３に進み、ＡＤ測定値ＮＡＤｍｅａｓに変動が無いと認識し、ＡＤ演算値ＮＡＤｃａｌｃにＡＤ積算値ＮＡＤｓｕｍを代入し、ステップＳ１５に進んでＡＤ演算値ＮＡＤｃａｌｃを設定情報生成処理部６８に出力する。

また、ステップＳ１２で変動判定値ａ以上を確認した場合はステップＳ１４に進み、ＡＤ測定値ＮＡＤｍｅａｓに変動が有ると認識し、ＡＤ演算値ＮＡＤｃａｌｃに
（ＡＤ測定値ＮＡＤｍｅａｓ）×（積算回数ｍ）
の値を代入し、ステップＳ１５に進んでＡＤ演算値ＮＡＤｃａｌｃを設定情報生成処理部６８に出力する。

（設定情報生成処理部）
設定情報生成処理部６８は、ＡＤ測定値変動応答処理部６６から入力されたＡＤ演算値ＮＡＤｃａｌｃを基に演算を行うことで制御用基準値Ｒ１を生成し、電力変換部１０に設けられた制御用基準電圧発生部２８に入力させる。

また、設定情報生成処理部６８は、ＡＤコンバータ５２の分解能と積算回数ｍの積を２のｎ乗で除算した値（ｎは整数）となるパルス周期制御用基準値Ｒ２を生成し、電力変換部１０に設けられた制御用基準電圧発生部２８に入力させる。

［制御用基準電圧発生部］
電力変換部１０に設けられた制御用基準電圧発生部２８は、演算部５４からの制御用基準値Ｒ１とパルス周期制御用基準値Ｒ２を受けて、制御用基準電圧ＶｏＲｅｆを発生する。本実施形態の制御用基準電圧発生部２８は、基準パルス生成部３６と平滑回路４４で構成されている。

（基準パルス生成部）
基準パルス生成部３６は、カウンタ３８、パルス制御部４０、制御用基準値Ｒ１が入力されることでデューティ設定用レジスタ設定値Ｒ１が設定されるデューティ設定用レジスタ４１、及びパルス幅制御用基準値Ｒ２が入力されることでパルス周期設定値Ｒ２が設定されるパルス周期設定用レジスタ４２を備えている。カウンタ３８は、図４（Ａ）に示すようにクロック発生部３４からのクロック信号Ｖｃｋをカウントすることでカウント値ＮＣＴを出力する。図４（Ｂ）に示すように、カウント値ＮＣＴは、最初はゼロとなっており、クロック信号Ｖｃｋをカウントすると１だけ増加する。

パルス制御部４０は、カウンタ３８のカウント値ＮＣＴ、デューティ設定用レジスタ４１のデューティ設定用レジスタ設定値Ｒ１、および、パルス周期設定用レジスタ４２のパルス周期設定値Ｒ２が入力され、カウント値ＮＣＴと設定値Ｒ１、Ｒ２の値により図４（Ｃ）に示すように、基準パルスＶｒｐの電圧レベルを制御する。

基準パルスＶｒｐの電圧レベルは、最初はＨレベルとなっているが、カウント値ＮＣＴが増加してデューティ設定用レジスタ設定値Ｒ１と一致する時刻ｔ１で基準パルスＶｒｐの電圧レベルを反転させてＬレベルとする。さらにカウント値ＮＣＴが増加してパルス周期設定値Ｒ２と一致する時刻ｔ２で、基準パルスＶｒｐの電圧レベルをリセットしてＨレベルにすると共に、カウンタ３８もリセットされカウント値ＮＣＴがゼロになる。

この動作が繰り返されることで、基準パルスＶｒｐは、クロック信号Ｖｃｋの周期とパルス幅制御用基準値Ｒ２の値で規定された周期を持ち、また、制御用基準値Ｒ１の値で規定されたデューティを持つ方形波が作られ、基準パルスＶｒｐは平滑回路４４に出力される。

平滑回路４４は、入力された基準パルスＶｒｐを抵抗４５とコンデンサ４６で平滑することで直流電圧の制御用基準電圧ＶｏＲｅｆを出力する。

（パルス周期制御用基準値Ｒ２）
出力制御部１２に設けられた設定情報生成処理部６８は、基準パルス生成部３６のデューティの分解能が、ＡＤコンバータ５２の分解能と積算回数ｍの積を２のｎ乗で除算した値となるように、パルス周期制御用基準値Ｒ２を設定する。
Ｒ２＝（ＡＤコンバータの分解能×積算回数ｍ）／２ⁿ （３）

パルス周期制御用基準値Ｒ２をこの設定とすることで、設定情報生成処理部６８に必要な演算を高速化することができるようになるため、低コストのデジタルプロセッサを用いる場合に効果が高い。

ここで、ｎ＝０とすれば、２ｎ＝１となるので、式（３）で得られるパルス周期制御用基準値Ｒ２は、ＡＤ演算値ＮＡＤｃａｌｃの最大値とほぼ等しくなる。これにより、設定情報生成処理部６８は、ＡＤ演算値ＮＡＤｃａｌｃに補正値を加算（もしくは減算）する程度の演算を行った結果を、パルス周期制御用基準値Ｒ２として出力することができるようになる。ここでの補正値は、ＡＤコンバータ５２や周辺回路部品（例えば、抵抗等）に起因した誤差を補正するために与える値であり、デジタルプロセッサは、加算や減算は高速に処理することができる。

また、基準パルス生成部３６のデューティの分解能を低く設定しても良い場合は、ｎ＝１以上の値とすることでパルス周期制御用基準値Ｒ２を小さくして、基準パルスＶｒｐの周波数を高くし、平滑回路４４の抵抗４５とコンデンサ４６を小型化できる。

この場合は、パルス周期制御用基準値Ｒ２を生成する際にＡＤ演算値ＮＡＤｃａｌｃを２のｎ乗で除算した値に補正値を加算（もしくは減算）することになる。デジタルプロセッサは、一般的な乗算や除算には大変な時間を必要とするが、２進数演算に限っては、レジスタのビットシフトで行うことができるため、２のｎ乗の乗算および除算に限って高速に処理することができる。

本実施形態では、ＡＤコンバータ５２、演算部５４、基準パルス生成部３６は、低コストのデジタルプロセッサに内蔵されているものを示しているが、デジタルプロセッサに内蔵されていないものを使用しても構わない。また、電力変換部１０は、制御用基準電圧発生部２８において、制御用基準値Ｒ１から制御用基準電圧ＶｏＲｅｆを生成し、出力電圧Ｖｏが制御用基準電圧ＶｏＲｅｆと比例した電圧になるようなに回路を構成しているが、例えば、スイッチング素子１４をデジタルプロセッサで制御を行う構成とし、制御用基準値Ｒ１から出力電圧Ｖｏを制御する構成、即ち、制御用基準電圧発生部２８を持たない構成としても構わない。

［スイッチング電源装置の動作］
次に、図１に示したスイッチング電源装置の動作を実際の数値を代入して説明する。

（コントロール電圧ＶＴＲＭが一定値の場合の動作）
まず、コントロール電圧ＶＴＲＭが一定値の場合について説明する。スイッチング電源装置のコントロール電圧入力端子１５に印可するコントロール電圧ＶＴＲＭとして、従来例と同様に４．００２５ボルトが与えられているとする。

ＡＤコンバータ５２として分解能１０ｂｉｔ、サンプリング周期ＴＡＤが１００μｓｅｃのものを用いており、ＡＤコンバータ５２のリファレンス電圧ＶＡＤｒｅｆとして、従来例と同様に、５．１２０ボルトが与えられているものとする。

ＡＤコンバータ５２、サンプリング周期ＴＡＤの１００μｓｅｃ毎にアナログ値であるコントロール電圧ＶＴＲＭをデジタル値であるＡＤ測定値ＮＡＤｍｅａｓに変換する。ＡＤコンバータ５２の分解能やリファレンス電圧ＶＡＤｒｅｆは従来例の説明と同じ値が与えられているので、従来例と同様に、ＡＤ測定値ＮＡＤｍｅａｓは、量子化ゆらぎに起因して、５０％の確率で８００もしくは８０１となる。

ＡＤ測定値積算処理部６４において、積算回数ｍをｍ＝６４に設定すると、ＡＤ積算値ＮＡＤｓｕｍは、確率５０％で８００もしくは８０１となる値を６４回だけ積算した値となるので、
ＮＡＤｓｕｍ＝８００×（６４／２）+８０１×（６４／２）＝５１２３２
となる。

積算回数ｍはｍ＝６４であるので、ＡＤ積算値ＮＡＤｓｕｍは、前述した表１から分解能１３ｂｉｔのＡＤコンバータの測定値と同等の分解能が得られることになる。また、ＡＤ測定値積算処理部６４は、
（ＴＡＤ×ｍ）＝（１００μｓｅｃ×６４回）＝６４００μｓｅｃ
の周期でＡＤ積算値ＮＡＤｓｕｍをＡＤ測定値変動応答処理部６６に出力する。

ＡＤ測定値変動応答処理部６６では、変動判定値ａとしてａ＝１２８が与えられているとする。ＡＤ測定値変動応答処理部６６は、図３のフローチャートに従って、ＡＤ測定値積算処理部６４から入力されたＡＤ積算値ＮＡＤｓｕｍとＡＤコンバータ５２から入力されたＡＤ測定値ＮＡＤｍｅａｓに積算回数ｍ＝６４を乗じた値との差分を計算し、変動判定値ａ＝１２８との比較を行った結果から、ＡＤ演算値ＮＡＤｃａｌｃを演算する。

ＡＤ測定値ＮＡＤｍｅａｓは８００もしくは８０１であるので、ＡＤ測定値ＮＡＤｍｅａｓに積算回数ｍを乗じた値は、
８００×６４＝５１２００、もしくは
８０１×６４＝５１２６４
となる。

ＡＤ積算値ＮＡＤｓｕｍは５１２３２であるので、ＡＤ測定値ＮＡＤｍｅａｓに積算回数ｍを乗じた値との差は、それぞれ、
｜５１２３２−５１２００｜＝３２、および、
｜５１２３２−５１２６４＝｜−３２｜＝３２
となり、差分はいずれの場合も３２となっている。

ここで、差分の３２と変動判定値ａ＝１２８とを比較すると、いずれの差分も変動判定値以下であるので、ＡＤ測定値変動応答処理部６６は、ＡＤ積算値ＮＡＤｓｕｍ＝５１２３２をＡＤ演算値ＮＡＤｃａｌｃとして設定情報生成処理部６８へ出力する。また、ＡＤ測定値変動応答処理部６６は、ＡＤコンバータ５２のサンプリング周期ＴＡＤ＝１００μｓｅｃ毎にＡＤ演算値ＮＡＤｃａｌｃを設定情報生成処理部６８へ出力する。

設定情報生成処理部６８では、基準パルス生成部３６のデューティ分解能がＡＤコンバータ５２の分解能１０ｂｉｔ（２¹⁰＝１０２４）に積算回数ｍ＝６４を乗じた値である６５５３６になるように、基準パルス生成部３６に対してパルス周期制御基準値Ｒ２を出力する。また、設定情報生成処理部６８は、ＡＤ測定値変動応答処理部６６から入力されたＡＤ演算値ＮＡＤｃａｌｃ＝５１２３２を制御用基準値Ｒ１として基準パルス生成部３６に出力する。

基準パルス生成部３６は、Ｈレベルとして５ボルト、Ｌレベルとして０ボルトを出力するものとする。設定情報生成処理部６８から与えられた条件、即ち、デューティ設定用レジスタ４１に設定された制御用基準値Ｒ１＝５１２３２とパルス周期設定用レジスタ４２のパルス周期制御用基準値Ｒ２＝６５５３６に従って、基準パルス生成部３６は、
Ｒ１／Ｒ２＝５１２３２／６５５３６≒０．７８１７４
のデューティの矩形波となる基準パルスＶｒｐを平滑回路４４に出力する。

この基準パルスＶｒｐの矩形波が平滑回路４４で平滑されて得られる制御用基準電圧ＶｏＲｅｆは、
ＶｏＲｅｆ＝５×０．７８１７４≒３．９０８７ボルト
となる。

ここで、従来例と同じく、出力電圧Ｖｏ＝０〜６．１４４ボルトを出力できるスイッチング電源装置を制御用基準電圧ＶｏＲｅｆ＝０〜５ボルトで制御しているものとすると、式（４）で出力電圧Ｖｏが制御されることになる。
Ｖｏ＝６．１４４Ｖ／５Ｖ×ＶｏＲｅｆ （４）
これらより、電力変換部１０から出力電圧Ｖｏ＝４．８０３ボルトが出力されることになる。

従来例では、分解能１０ｂｉｔのＡＤコンバータのＡＤ測定値ＡＤｍｅａｓで出力電圧を制御していたため、量子化ゆらぎによって、Ｖｏ＝４．８００ボルトとＶｏ＝４．８０６ボルトをー様分布的に出力することになり、６ミリボルトの大きなリップルが発生していたが、本実施形態では積算処理によって得られたＡＤ演算値ＡＤｃａｌｃで出力電圧Ｖｏを制御するため、量子化ゆらぎによって発生する大きなリップルを無くし、Ｖｏ＝４．８０３ボルトの安定な出力電圧を得ることができる。

（コントロール電圧ＶＴＲＭを可変させた場合の動作）
次に、コントロール電圧ＶＴＲＭを可変させた場合について説明する。コントロール電圧ＶＴＲＭを４．００２５ボルトから４．５ボルトに可変させた場合を考える。このとき、ＡＤコンバータ５２は、ＡＤ測定値ＮＡＤｍｅａｓ＝９００をサンプリング周期ＴＡＤ＝１００μｓｅｃ毎にＡＤ測定値積算処理部６４およびＡＤ測定値変動応答処理部６６へ出力する。

ＡＤ測定値積算処理部６４は、ＡＤ測定値ＮＡＤｍｅａｓを１００μｓｅｃ毎に積算回数ｍ＝６４回積算することで、ＡＤ積算値ＮＡＤｓｕｍ＝９００×６４＝５７６００を生成する。また、ＡＤ測定値積算処理部６４は、１００μｓｅｃ×６４回＝６４００μｓｅｃ毎に、ＡＤ積算値ＮＡＤｓｕｍをＡＤ測定値変動応答処理部６６へ出力する。

ここで、コントロール電圧ＶＴＲＭを可変させた直後の情報がＡＤ積算値ＮＡＤｓｕｍに反映されるのは、最短でも６４００μｓｅｃ後と言うことになる。従って、コントロール電圧ＶＴＲＭを可変させた直後からＡＤ積算値ＮＡＤｓｕｍが新しい値である５７６００に更新されるまでの６４００μｓｅｃの期間は、コントロール電圧ＶＴＲＭ＝４．００２５ボルトの時の値である５１２３２がＡＤ積算値ＮＡＤｓｕｍとしてＡＤ測定値変動応答処理部６６へ出力されることになる。

ＡＤ測定値変動応答処理部６６は、ＡＤコンバータ５２のサンプリング周期ＴＡＤ＝１００μｓｅｃ毎にＡＤコンバータ５２から出力されたＡＤ測定値ＮＡＤｍｅａｓ＝９００に積算回数ｍ＝６４を乗じた値である９００×６４＝５７６００と、ＡＤ測定値積算処理部６４が出力するＡＤ積算値ＮＡＤｓｕｍの差分を計算し、変動判定値ａ＝１２８と比較を行う。

コントロール電圧ＶＴＲＭを可変してから６４００μｓｅｃ後まではＡＤ積算値ＮＡＤｓｕｍ＝５１２３２であるので、差分は、
｜５７６００−５１２３２｜＝６３６８
となり、変動判定値ａ＝１２８よりも大きいため、ＡＤ測定値変動応答処理部６６は、変動判定値以上であることを検出し、ＡＤ演算値ＮＡＤｃａｌｃをＡＤ積算値ＮＡＤｍｅａｓ×ｍ＝５７６００に設定し、これを、設定情報生成処理部６８へ出力する。

コントロール電圧ＶＴＲＭを可変した直後の値がＡＤ積算値ＮＡＤｓｕｍに反映されるには６４００μｓｅｃ応答遅れがあるが、ＡＤ測定値変動応答処理部６６によってＡＤ測定値ＮＡＤｍｅａｓが変化した直後にＡＤ演算値ＮＡＤｃａｌｃの値をコントロール電圧ＶＴＲＭに追従させることができるようになるため、コントロール電圧ＶＴＲＭの可変情報を短時間でスイッチング電源装置の出力電圧Ｖｏに反映させることができる。

（第１発明の実施形態のメリット）
図１に示したスイッチング電源装置の実施形態では、低分解能のＡＤコンバータ５２を用いた場合でも、オーバーサンプリング（ＡＤ測定値積算処理）により、量子化ゆらぎによる出力リップルの発生を抑制し、オーバーサンプリングに起因するコントロール電圧ＶＴＲＭの可変に対する出力電圧Ｖｏの応答遅れをＡＤ測定値積算処理部６４とＡＤ測定値変動応答処理部６６の処理を同時に行うことで解決し、低コストのデジタルプロセッサでも、高精度の制御と高速な制御を両立することができるようになる。

また、オーバーサンプリングにより得られた積算結果を直接、もしくは、補正値の加算、減算やレジスタのビットシフト程度の簡単な演算を行うだけで、出力電圧Ｖｏを設定するための値として取り扱うことが可能となるため、低コストのデジタルプロセッサでも高分解能で出力電圧を制御することが可能となり、リップル低減用の大型のコイルやコンデンサで構成されるＬＣフィルタ回路や高分解能のＡＤコンバータが不要となり、スイッチング電源装置の小型・低コスト化が可能になる。

［第２発明によるスイッチング装置の実施形態］
（回路構成と機能）
図５は出力電流を制御するスイッチング電源装置の実施形態を示した回路ブロック図であり、コントロール電圧ＩＴＲＭにより、スイッチング電源装置の出力電流Ｉｏの設定を可能にしたことを特徴とする。

図５に示すように、本実施形態では、制御用基準電圧発生部２８は、制御用基準電圧ＩｏＲｅｆを出力しており、電力変換部１０のフィードバック制御回路２６には、電流検出抵抗等の出力電流検出器７０により検出された出力電流検出信号Ｉｓｅｎｓと制御用基準電圧ＩｏＲｅｆが入力されている。それ以外の構成及び機能は図１の実施形態と同じになることから、同一符号を付して、その説明は省略する。これによりコントロール電圧ＩＴＲＭによる出力電流Ｉｏの制御が可能になる。

（本実施形態のメリット）
本実施形態のスイッチング電源装置によれば、低分解能のＡＤコンバータ５２を用いた場合でも、オーバーサンプリング（ＡＤ測定値積算処理）により、量子化ゆらぎによる出力電流Ｉｏの振動の発生を抑制し、オーバーサンプリングに起因するコントロール電圧ＩＴＲＭの可変に対する出力電流Ｉｏの応答遅れをＡＤ測定値積算処理部６４とＡＤ測定値変動応答処理部６６の処理を同時に行うことで解決し、低コストのデジタルプロセッサでも、高精度の制御と高速な制御を両立することができるようになる。

また、オーバーサンプリングにより得られた積算結果を直接、もしくは、補正値の加算、減算やレジスタのビットシフト程度の簡単な演算で出力電流Ｉｏを設定するための値として取り扱うことが可能となるため、低コストのデジタルプロセッサでも高分解能で出力電流Ｉｏを制御することが可能となり、リップル低減用の大型のコイルやコンデンサで構成されるＬＣフィルタ回路や高分解能のＡＤコンバータが不要となり、スイッチング電源装置の小型・低コスト化が可能になる。

［本発明の変形例］
本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

１０：電力変換部
１２：出力制御部
１４：スイッチング素子
１５：コントロール電圧入力端子
１６：ダイオード
１８：インダクタ
２０，４６：コンデンサ
２２，２４，４５：抵抗
２６：フィードバック制御回路
２８：制御用基準電圧発生部
３０：ＰＷＭ制御回路
３２：誤差アンプ
３４：クロック発生部
３６：基準パルス生成部
３８：カウンタ
４０：パルス制御部
４１：デューティ設定用レジスタ
４２：パルス周期設定用レジスタ
４４：平滑回路
４８：三角波発振器
５０：ＰＷＭコンパレータ
５２：ＡＤコンバータ
５４：演算部
５６：電圧コンパレータ
５８：リファレンス電圧発生回路
６０：比較電圧生成回路
６２：ＡＤコンバータ制御回路
６４：ＡＤ測定値積算処理部
６６：ＡＤ測定値変動応答処理部
６８：設定情報生成処理部
７０：出力電流検出器

Claims (3)

1. 電力変換部と出力制御部を備えたスイッチング電源装置であって、
   前記電力変換部は、スイッチング素子と出力平滑回路を備え、前記スイッチング素子のオンオフによって入力電圧を断続電圧に変換し、前記断続電圧を前記出力平滑回路で直流電圧に変換して出力電圧を生成する回路であって、前記出力電圧は前記出力制御部から与えられた制御用基準値によって制御され、
   前記出力制御部は、前記電力変換部の前記出力電圧を制御するためのコントロール電圧が入力され、前記電力変換部に対して前記出力電圧を設定する制御用基準値を出力する回路であって、ＡＤコンバータと、ＡＤ測定値積算処理部、ＡＤ測定値変動応答処理部及び設定情報生成処理部を備えた演算部とから構成されており、
   前記ＡＤコンバータは、前記コントロール電圧が入力されており、入力された前記コントロール電圧からデジタル値であるＡＤ測定値を生成して前記演算部に出力し、
   前記ＡＤ測定値積算処理部は、前記ＡＤ測定値を所定の積算回数だけ積算した値であるＡＤ積算値を生成して前記ＡＤ測定値変動応答処理部へ出力し、
   前記ＡＤ測定値変動応答処理部は、前記ＡＤ測定値に前記積算回数を乗じた値と前記ＡＤ積算値との差分を求め、前記差分が所定の変動判定値以上又は超える場合は、ＡＤ演算値を前記ＡＤ測定値に前記積算回数を乗じた値に設定して前記設定情報生成処理部に出力し、前記差分が所定の変動判定値未満又は以下の場合は、前記ＡＤ演算値に前記ＡＤ積算値を設定して前記設定情報生成処理部へ出力し、
   前記設定情報生成処理部は、前記ＡＤ演算値に基づき前記制御用基準値を生成して前記電力変換部に出力する、
   ことを特徴とするスイッチング電源装置。
   
2. 電力変換部と出力制御部を備えたスイッチング電源装置であって、
   前記電力変換部は、スイッチング素子と出力平滑回路を備え、前記スイッチング素子のオンオフによって入力電圧を断続電圧に変換し、前記断続電圧を前記出力平滑回路で直流電圧に変換して出力電圧及び出力電流を生成する回路であって、前記出力電流は前記出力制御部から与えられた制御用基準値によって制御され、
   前記出力制御部は、前記電力変換部の前記出力電流を制御するためのコントロール電圧が入力され、前記電力変換部に対して前記出力電流を設定する制御用基準値を出力する回路であって、ＡＤコンバータと、ＡＤ測定値積算処理部、ＡＤ測定値変動応答処理部及び設定情報生成処理部を備えた演算部とから構成されており、
   前記ＡＤコンバータは、前記コントロール電圧が入力されており、入力された前記コントロール電圧からデジタル値であるＡＤ測定値を生成して前記演算部に出力し、
   前記ＡＤ測定値積算処理部は、前記ＡＤ測定値を所定の積算回数だけ積算した値であるＡＤ積算値を生成して前記ＡＤ測定値変動応答処理部へ出力し、
   前記ＡＤ測定値変動応答処理部は、前記ＡＤ測定値に前記積算回数を乗じた値と前記ＡＤ積算値との差分を求め、前記差分が所定の変動判定値以上又は超える場合は、ＡＤ演算値を前記ＡＤ測定値に前記積算回数を乗じた値に設定して前記設定情報生成処理部に出力し、前記差分が所定の変動判定値未満又は以下の場合は、前記ＡＤ演算値に前記ＡＤ積算値を設定して前記設定情報生成処理部へ出力し、
   前記設定情報生成処理部は、前記ＡＤ演算値に基づき前記制御用基準値を生成して前記電力変換部に出力する、
   ことを特徴とするスイッチング電源装置。
   
3. 請求項１又は２記載のスイッチング電源装置に於いて、
   前記電力変換部は、前記出力制御部からの前記制御用基準値が入力される制御用基準電圧発生部を備えており、
   前記制御用基準電圧発生部は、基準パルス生成部と平滑回路で構成され、
   前記基準パルス生成部は、クロック信号が入力されたカウンタ、パルス周期設定用レジスタ、デューティ設定用レジスタ、及び基準パルスを前記平滑回路へ出力するパルス制御部を備え、
   前記カウンタは、前記クロック信号をカウントしたカウント値を前記パルス制御部へ出力し、
   前記パルス制御部は、前記カウント値が前記パルス周期設定用レジスタの設定値と一致した場合に前記カウンタのカウント値をリセットすると同時に基準パルスを所定の電圧レベルに設定し、前記カウント値が前記デューティ設定用レジスタの設定値と一致した場合に前記基準パルスの電圧レベルを反転させ、所定の周期、デューティおよびデューティの分解能を持った方形波の基準パルスを出力し、
   前記パルス周期設定用レジスタには、前記基準パルスのデューティの分解能が、前記ＡＤコンバータの分解能と積算回数ｍの積を２のｎ乗で除算した値（ｎは整数）となるパルス周期制御用基準値が設定され、
   前記デューティ設定用レジスタには、前記出力制御部から出力された制御用基準値が設定され、
   前記平滑回路は、前記パルス制御部から出力された前記基準パルスの平滑により前記制御用基準電圧を生成することを特徴とするスイッチング電源装置。

Images