JP2017215511A - 表示装置 - Google Patents

Abstract

【課題】 信号線と画素電極とのカップリングを抑制すること。
【解決手段】 一実施形態に係る表示装置は、複数の走査線と、上記複数の走査線に交差する複数の信号線と、上記複数の走査線と上記複数の信号線とで区画された複数の副画素と、各上記副画素に配置されたスイッチング素子と、各上記副画素に配置された画素電極と、を備えている。上記スイッチング素子は、上記画素電極に接する中継電極と、第１位置で上記信号線に接するとともに、第２位置で上記中継電極に接し、上記第１位置と上記第２位置との間で屈曲して上記走査線と交差する半導体層と、を備えている。上記複数の副画素の少なくとも１つにおいて、上記半導体層を介して接続された上記中継電極と上記信号線との間に上記走査線の一部が延在している。
【選択図】 図２

Description

本発明の実施形態は、表示装置に関する。

液晶表示装置などの表示装置は、複数の信号線と、各画素に配置された画素電極及びスイッチング素子とを備えている。スイッチング素子は、画素電極と信号線とに接続された半導体層を備えている。半導体層と画素電極の間には、例えば信号線と同層の中継電極が設けられる。

近年、表示装置においては、高精細化が進んでいる。高精細化された表示装置においては、画素サイズが小さいので、画素電極の保持容量を大きく確保することが難しい。そのため、信号線と、画素電極とのカップリングによる影響が表れ得る。このカップリングは、上述の中継電極と信号線との間で生じ易い。

特開２０１４−１３７４１２号公報

本開示の一態様における目的は、信号線と画素電極とのカップリングを抑制することが可能な表示装置を提供することにある。

一実施形態に係る表示装置は、複数の走査線と、上記複数の走査線に交差する複数の信号線と、上記複数の走査線と上記複数の信号線とで区画された複数の副画素と、各上記副画素に配置されたスイッチング素子と、各上記副画素に配置された画素電極と、を備えている。上記スイッチング素子は、上記画素電極に接する中継電極と、第１位置で上記信号線に接するとともに、第２位置で上記中継電極に接し、上記第１位置と上記第２位置との間で屈曲して上記走査線と交差する半導体層と、を備えている。上記複数の副画素の少なくとも１つにおいて、上記半導体層を介して接続された上記中継電極と上記信号線との間に上記走査線の一部が延在している。

図１は、第１実施形態に係る表示装置の概略的な構成を示す平面図である。 図２は、１つの画素に含まれる副画素の概略的な平面図である。 図３は、図２におけるIII−III線に沿う表示装置の概略的な断面図である。 図４は、第２実施形態における副画素の概略的な平面図である。 図５は、第３実施形態における副画素の概略的な平面図である。

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態においては、表示装置の一例として、液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、有機エレクトロルミネッセンス表示素子を有する自発光型の表示装置や、電気泳動素子を有する電子ペーパ型の表示装置などが想定される。

（第１実施形態）
図１は、第１実施形態に係る表示装置１の概略的な構成を示す平面図である。表示装置１は、表示パネル２と、ドライバＩＣ３とを備えている。表示パネル２は、第１基板ＳＵＢ１（アレイ基板）と、第２基板ＳＵＢ２（対向基板）と、液晶層ＬＣとを備えている。図１の例において、第１基板ＳＵＢ１は第２基板ＳＵＢ２よりもサイズが大きい。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、３辺を揃えて貼り合わされている。液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に封入されている。

表示パネル２は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重なる領域において、画像表示のための画素ＰＸが形成された表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＳＡとを有している。さらに、表示パネル２は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重ならない端子領域ＴＡ（非対向領域）を有している。図１の例において、ドライバＩＣ３は、端子領域ＴＡに実装されている。

第１基板ＳＵＢ１は、表示領域ＤＡにおいて、第１方向Ｘに延びるとともに第２方向Ｙに並ぶ複数の走査線Ｇと、第２方向Ｙに延びるとともに第１方向Ｘに並ぶ複数の信号線Ｓとを備えている。図１の例では、走査線Ｇ及び信号線Ｓを直線で示しているが、走査線Ｇ及び信号線Ｓは屈曲或いは蛇行していても良い。以下、第１方向Ｘ及び第２方向Ｙと直交する方向（表示装置１の厚み方向）を第３方向Ｚと呼ぶ。

第１基板ＳＵＢ１は、各走査線Ｇが接続された第１ドライバ４（ゲートドライバ）と、各信号線Ｓが接続された第２ドライバ５（ソースドライバ）とを備えている。図１の例において、第１ドライバ４は、周辺領域ＳＡにおいて表示領域ＤＡの第２方向Ｙに延びる一方の辺に沿って設けられ、第２ドライバ５は、周辺領域ＳＡにおいて表示領域ＤＡと端子領域ＴＡとの間に設けられている。第１ドライバ４及び第２ドライバ５は、他の態様で第１基板ＳＵＢ１に設けられても良いし、第１基板ＳＵＢ１の外部に設けられても良い。また、表示領域ＤＡの第２方向Ｙに延びる両辺に沿って一対の第１ドライバ４が設けられても良い。

画素ＰＸは、第１方向Ｘ及び第２方向Ｙにおいてマトリクス状に配列されている。画素ＰＸは、複数の副画素ＳＰを含む。各副画素ＳＰは、例えば、隣り合う２本の走査線Ｇと隣り合う２本の信号線Ｓとによって区画された領域に相当する。

図１の例では、１つの画素ＰＸに３つの副画素ＳＰが含まれている。これら副画素ＳＰは、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）をそれぞれ表示する。但し、画素ＰＸは、より多くの副画素ＳＰを含んでも良い。また、画素ＰＸに含まれる副画素ＳＰの色は赤色、緑色、青色に限られず、白色や黄色などの他の色であっても良い。

各副画素ＳＰにおいて、第１基板ＳＵＢ１は、スイッチング素子ＳＷと、画素電極ＰＥとを備えている。各副画素ＳＰには、複数の副画素ＳＰに対して共通に設けられた共通電極ＣＥが延在している。共通電極ＣＥは、第１基板ＳＵＢ１に設けられても良いし、第２基板ＳＵＢ２に設けられても良い。

ドライバＩＣ３は、第１ドライバ４及び第２ドライバ５を制御する。第１ドライバ４は、各走査線Ｇに走査信号を供給する。第２ドライバ５は、各信号線Ｓに映像信号を供給する。第２ドライバ５は、隣り合う信号線Ｓに供給する映像信号の極性を反転させるカラム反転駆動を実行しても良い。

あるスイッチング素子ＳＷに対応する走査線Ｇに走査信号が供給されると、当該スイッチング素子ＳＷに接続された信号線Ｓに供給される映像信号が、当該スイッチング素子ＳＷに接続された画素電極ＰＥに供給される。このとき、画素電極ＰＥと共通電極ＣＥの間に電界が形成され、この電界が液晶層ＬＣに作用する。このような動作により、各副画素ＳＰの点灯と非点灯を制御することができる。

表示装置１は、バックライトの光を利用して画像を表示する透過型であっても良いし、外光やフロントライトの光を反射して画像を表示する反射型であっても良い。また、表示装置１は、これら透過型及び反射型の双方の機能を備えていても良い。

図２は、１つの画素ＰＸに含まれる３つの副画素ＳＰの概略的な平面図である。この図の例において、走査線Ｇは、直線状に第１方向Ｘに延びている。信号線Ｓは、屈曲しながら第２方向Ｙに延びている。走査線Ｇ及び信号線Ｓは、金属材料で形成されている。

スイッチング素子ＳＷは、半導体層ＳＣと、中継電極ＲＥとを備えている。半導体層ＳＣは、例えば低温ポリシリコン（ＬＴＰＳ）で形成されている。但し、半導体層ＳＣは他の材料で形成されても良い。中継電極ＲＥは、例えば信号線Ｓと同じ金属材料で、信号線Ｓと同層に形成されている。

半導体層ＳＣは、第１位置Ｐ１で信号線Ｓに接し、第２位置Ｐ２で中継電極ＲＥに接している。半導体層ＳＣは、第１位置Ｐ１から信号線Ｓと重畳して走査線Ｇの方向に延び、走査線Ｇと交差した後に第１方向Ｘと平行な方向に屈曲し、さらに第２方向Ｙと平行な方向に屈曲し、走査線Ｇと再び交差して第２位置Ｐ２に到る。すなわち、半導体層ＳＣは、Ｕ字型或いはＪ字型の形状を有する。また、半導体層ＳＣは、走査線Ｇと２回交差するため、走査線Ｇと対向する２つのゲート領域Ａ１，Ａ２を有している。

図２の例において、中継電極ＲＥは矩形状であり、その一部が走査線Ｇと重畳している。但し、中継電極ＲＥは矩形状に限られないし、走査線Ｇと重畳しなくても良い。中継電極ＲＥと画素電極ＰＥは、第３位置Ｐ３において接している。

画素電極ＰＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）で形成することができる。図２には示していないが、上述の共通電極ＣＥは、画素電極ＰＥと対向している。共通電極ＣＥについても、ＩＴＯで形成することができる。

図２の例において、画素電極ＰＥは、信号線Ｓと平行に延びる２本のスリットＳＬを有している。但し、画素電極ＰＥは、より多くのスリットＳＬを有しても良いし、スリットＳＬを１本のみ有しても良いし、スリットＳＬを有さなくても良い。

図中に１点鎖線で示す領域は、光を遮る遮光層２１に相当する。遮光層２１は、信号線Ｓ、走査線Ｇ、中継電極ＲＥ、及び半導体層ＳＣと対向している。遮光層２１は、副画素ＳＰにおいて、開口ＡＰを有している。画素電極ＰＥは、この開口ＡＰに延出している。

図３は、図２におけるIII−III線に沿う表示装置１の概略的な断面図である。第１基板ＳＵＢ１は、第１絶縁基板１０と、第１絶縁層１１と、第２絶縁層１２と、第３絶縁層１３と、第４絶縁層１４と、第５絶縁層１５と、第１配向膜１６と、上記走査線Ｇと、上記信号線Ｓと、上記半導体層ＳＣと、上記中継電極ＲＥと、上記画素電極ＰＥと、上記共通電極ＣＥとを備えている。

第１絶縁基板１０は、例えば透明なガラス基板或いは樹脂基板である。第１絶縁層１１は、第１絶縁基板１０の内面（第２基板ＳＵＢ２との対向面）を覆っている。半導体層ＳＣは、第１絶縁層１１の上に形成されている。第２絶縁層１２は、第１絶縁層１１及び半導体層ＳＣを覆っている。走査線Ｇは、第２絶縁層１２の上に形成されている。第３絶縁層１３は、第２絶縁層１２及び走査線Ｇを覆っている。

信号線Ｓ及び中継電極ＲＥは、第３絶縁層１３の上に形成されている。第４絶縁層１４は、第３絶縁層１３、信号線Ｓ、及び中継電極ＲＥを覆っている。共通電極ＣＥは、第４絶縁層１４の上に形成されている。第５絶縁層１５は、第４絶縁層１４及び共通電極ＣＥを覆っている。画素電極ＰＥは、第５絶縁層１５の上に形成されている。第１配向膜１６は、第５絶縁層１５及び画素電極ＰＥを覆っている。

第１位置Ｐ１においては、第２絶縁層１２及び第３絶縁層１３を貫通する第１コンタクトホールＣ１が設けられている。また、第２位置Ｐ２においては、第２絶縁層１２及び第３絶縁層１３を貫通する第２コンタクトホールＣ２が設けられている。信号線Ｓは、第１コンタクトホールＣ１を通じて半導体層ＳＣに接している。中継電極ＲＥは、第２コンタクトホールＣ２を通じて半導体層ＳＣに接している。

第３位置においては、第４絶縁層１４及び第５絶縁層１５を貫通する第３コンタクトホールＣ３が設けられている。画素電極ＰＥは、この第３コンタクトホールＣ３を通じて中継電極ＲＥに接している。

第２基板ＳＵＢ２は、第２絶縁基板２０と、カラーフィルタ層２２と、オーバーコート層２３と、第２配向膜２４と、上記遮光層２１とを備えている。第２絶縁基板２０は、例えば透明なガラス基板或いは樹脂基板である。遮光層２１は、第２絶縁基板２０の内面（第１基板ＳＵＢ１との対向面）に形成されている。カラーフィルタ層２２は、遮光層２１及び第２絶縁基板２０の内面を覆っている。カラーフィルタ層２２は、各副画素ＳＰに対応する色に着色されている。オーバーコート層２３は、カラーフィルタ層２２を覆っている。第２配向膜２４は、オーバーコート層２３を覆っている。

液晶層ＬＣは、第１配向膜１６と第２配向膜２４の間に配置されている。第１絶縁基板１０の外面には、第１偏光板ＰＬ１が設けられている。第２絶縁基板２０の外面には、第２偏光板ＰＬ２が設けられている。これら偏光板ＰＬ１，ＰＬ２の偏光軸は、互いに直交する。

図３に示した構造は、画素電極ＰＥと共通電極ＣＥが第１基板ＳＵＢ１に設けられたＩＰＳ（In-Plane Switching）モード、特にＦＦＳ（Fringe Field Switching）モードに適用可能な構成である。但し、表示装置１の構造はこれに限られない。例えば、共通電極ＣＥは第２基板ＳＵＢ２に設けられも良い。また、共通電極ＣＥが第１基板ＳＵＢ１において画素電極ＰＥよりも液晶層ＬＣ側に配置されても良い。

ここで、図２の説明に戻る。本実施形態では、各副画素ＳＰにおいて、半導体層ＳＣを介して接続された中継電極ＲＥと信号線Ｓの間に、走査線Ｇの一部が延在している。具体的には、走査線Ｇは各副画素ＳＰにおいて突出部ＰＴを有し、この突出部ＰＴが信号線Ｓと中継電極ＲＥとの間に延在している。

図２の例において、突出部ＰＴの第１方向Ｘにおける幅は、走査線Ｇの第２方向Ｙにおける幅や、信号線Ｓの第１方向Ｘにおける幅よりも小さい。また、突出部ＰＴの第２方向Ｙにおける長さは、中継電極ＲＥの第２方向Ｙにおける長さよりも小さい。但し、突出部ＰＴの第２方向Ｙにおける長さは、中継電極ＲＥの第２方向Ｙにおける長さ以上でも良い。第２方向Ｙにおいて、突出部ＰＴの先端は、第１位置Ｐ１と第３位置Ｐ３の間に位置している。なお、ここで例示した突出部ＰＴの形状は一例であり、その他にも種々の形状を採用できる。

突出部ＰＴは、半導体層ＳＣ、中継電極ＲＥ、信号線Ｓ、及び画素電極ＰＥと対向していない。また、突出部ＰＴは、第１方向Ｘにおいて、第１位置Ｐ１と第２位置Ｐ２の間にある。他の言い方をすれば、突出部ＰＴは、屈曲した半導体層ＳＣの間にある。

ここで、突出部ＰＴが無い場合に生じ得る現象について説明する。
信号線Ｓと中継電極ＲＥの間には、寄生容量が生じ得る。特に、図２及び図３のようなスイッチング素子ＳＷの構造においては、信号線Ｓと中継電極ＲＥが同層であるために、上記寄生容量が大きくなる。さらに、画素ＰＸが例えば５００ｐｐｉを超える程度に高精細化された場合には、中継電極ＲＥと信号線Ｓの間に十分な隙間を設けることができないし、画素電極ＰＥと共通電極ＣＥの間の保持容量も小さくなるために、上記寄生容量は相対的に一層大きくなる。このような寄生容量の増大に伴い、信号線Ｓと画素電極ＰＥがカップリングし、画素電極ＰＥの不所望な電位変動が生じる。

このような電位変動は、表示画像において、フリッカとして視認され得る。例えば上述のカラム反転駆動を採用する場合、白色のラスター表示時のように、各副画素ＳＰが同時に点灯する際には隣り合う信号線Ｓの極性が異なるため、これら信号線Ｓの影響が互いに打ち消し合う。しかしながら、例えば各副画素ＳＰのいずれかのみを点灯させる単色ラスター表示時には、打ち消しの効果が得られないため、フリッカが顕著となる。

また、近年では、低消費電力化を図るために、表示装置１の駆動周波数を例えば３０Ｈｚや１５Ｈｚといった低い値に設定することがある。フリッカは、高周波であれば人の目で視認され難いが、このような低周波駆動においては視認され易い。

これらに対し、本実施形態においては、中継電極ＲＥと信号線Ｓの間に走査線Ｇの一部、すなわち突出部ＰＴが延在している。この突出部ＰＴは、信号線Ｓと中継電極ＲＥ及び画素電極ＰＥとの間のカップリングを防ぐシールドとして機能する。したがって、画素電極ＰＥの不所望な電位変動を抑制できる。その結果、フリッカの発生も抑制し、表示装置１の表示品位を高めることができる。

フリッカの発生が抑制されるために、例えば表示装置１が５００ｐｐｉを超える程度に高精細化された画素ＰＸを有する場合や、表示装置１が低周波駆動を実施する場合であっても、良好な表示品位を得ることができる。
以上の他にも、本実施形態からは種々の好適な効果を得ることができる。

（第２実施形態）
第２実施形態について説明する。特に言及しない構成は、第１実施形態と同様である。
図４は、本実施形態に係る表示装置１において、１つの画素ＰＸに含まれる副画素ＳＰの概略的な平面図である。図４の例においては、緑色（Ｇ）の副画素ＳＰにのみ突出部ＰＴが設けられている点で、図２の例と相違する。

赤色、緑色、青色のうちで、人間の視感度が最も高い色は、緑色である。そのため、上述のフリッカは、緑色の副画素ＳＰで生じる場合に最も目立つ。本実施形態のように、視感度が最も高い副画素ＳＰにのみ突出部ＰＴを設けた場合でも、人間が視感できるフリッカを抑制し、表示品位を高めることができる。

図４の構成では、赤色（Ｒ）の副画素ＳＰと青色（Ｂ）の副画素ＳＰにおいて、中継電極ＲＥと、この中継電極ＲＥに半導体層ＳＣを介して接続された信号線Ｓとの間隔を、緑色の副画素ＳＰにおける当該間隔よりも小さくできる。これにより、赤色と青色の副画素ＳＰのサイズを小さくできる。

例えば、赤色及び青色の副画素ＳＰの第１方向Ｘ（走査線Ｇの延出方向）における第１幅Ｗ１は、緑色の副画素ＳＰの第１方向Ｘにおける第２幅Ｗ２よりも小さい。例えば、第１幅Ｗ１及び第２幅Ｗ２は、隣り合う信号線Ｓの間隔に相当する。なお、各色の副画素ＳＰにおける開口ＡＰの大きさ（開口率）は同じである。開口ＡＰの大きさは、遮光層２１の形状により調整することができる。

本実施形態では、緑色の副画素ＳＰのみに突出部ＰＴを設ける例を示したが、緑色の副画素ＳＰに加え、赤色及び青色の副画素ＳＰの一方に突出部ＰＴを設けても良い。すなわち、突出部ＰＴは、視感度などに応じて、１つの画素ＰＸを構成する各副画素ＳＰのうちの一部に設けることができる。

（第３実施形態）
第３実施形態について説明する。特に言及しない構成は、上述の各実施形態と同様である。
図５は、本実施形態に係る表示装置１において、１つの画素ＰＸに含まれる副画素ＳＰの概略的な平面図である。走査線Ｇは、いずれの副画素ＳＰにおいても上述の突出部ＰＴを有していない。一方で、図５の例では、走査線Ｇが屈曲しながら第１方向Ｘに延びている。

具体的には、走査線Ｇは、赤色（Ｒ）及び青色（Ｂ）の副画素ＳＰにおいては図中の右側に示す第１ラインＬ１に沿って延び、緑色（Ｇ）の副画素ＳＰにおいては第２ラインＬ２に沿って延びている。各ラインＬ１，Ｌ２は、第１方向Ｘと平行である。走査線Ｇは、第１ラインＬ１に沿う部分と、第２ラインＬ２に沿う部分との間に、屈曲部Ｂを有している。図４の例において、屈曲部Ｂは、各ラインＬ１，Ｌ２の間で滑らかに曲がっている。また、屈曲部Ｂは、平面視において信号線Ｓ及び半導体層ＳＣと斜めに交差している。

屈曲部Ｂの幅は、例えば各ラインＬ１，Ｌ２に沿う部分の幅と同じである。但し、屈曲部Ｂの幅は、各ラインＬ１，Ｌ２に沿う部分の幅と異なっていても良い。図５の構成においては、走査線Ｇ（屈曲部Ｂ）と半導体層ＳＣが垂直以外の角度で交わる。そのため、屈曲部Ｂの幅が仮に図２や図４の走査線Ｇの幅と同じであれば、ゲート領域Ａ１の面積が大きくなる。この観点から、屈曲部Ｂの幅を各ラインＬ１，Ｌ２に沿う部分の幅よりも小さくして、ゲート領域Ａ１の面積を調整しても良い。

赤色及び青色の副画素ＳＰにおいては、第１位置Ｐ１、第２位置Ｐ２、中継電極ＲＥ、及び画素電極ＰＥが走査線Ｇに対して図中の下方にある。一方で、緑色の副画素ＳＰにおいては、第１位置Ｐ１、第２位置Ｐ２、中継電極ＲＥ、及び画素電極ＰＥが走査線Ｇに対して図中の上方にある。すなわち、赤色及び青色の副画素ＳＰと、緑色の副画素ＳＰとは、第１方向Ｘを軸とした線対称の関係にある。

各副画素ＳＰにおいては、１点鎖線の円で示したように、信号線Ｓと、この信号線Ｓに半導体層ＳＣを介して接続された中継電極ＲＥとの間に屈曲部Ｂの一部が延在している。当該一部は、上述の突出部ＰＴと同様に、信号線Ｓと中継電極ＲＥのカップリングを抑制する役割を担う。したがって、図５に示した構造においても、上述の各実施形態と同様の効果を得ることができる。

以上の第１乃至第３実施形態にて開示した構成は、適宜に組み合わせることができる。
例えば、図５の構成において、図２や図４に示した突出部ＰＴを設けても良い。
また、各実施形態では、２本の信号線Ｓの間の中継電極ＲＥと、これら信号線Ｓの一方との間に走査線Ｇの一部が延在する構造を開示した。しかしながら、中継電極ＲＥと、２本の信号線Ｓの他方との間にも走査線Ｇの一部が延在しても良い。すなわち、図２及び図４においては、中継電極ＲＥと一方の信号線Ｓの間、及び、中継電極ＲＥと他方の信号線Ｓの間のそれぞれに突出部ＰＴを設けても良い。また、図５の例においては、中継電極ＲＥと一方の信号線Ｓの間、及び、中継電極ＲＥと他方の信号線Ｓの間のそれぞれに屈曲部Ｂの一部が延在しても良い。

本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

１…表示装置、２…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＬＣ…液晶層、ＤＡ…表示領域、ＳＡ…周辺領域、Ｇ…走査線、Ｓ…信号線、ＳＰ…副画素、ＰＥ…画素電極、ＣＥ…共通電極、ＳＷ…スイッチング素子、ＳＣ…半導体層、ＲＥ…中継電極、Ｐ１…第１位置、Ｐ２…第２位置、Ｐ３…第３位置、ＰＴ…突出部、Ｂ…屈曲部、２１…遮光層。

Claims (6)

1. 複数の走査線と、
   前記複数の走査線に交差する複数の信号線と、
   前記複数の走査線と前記複数の信号線とで区画された複数の副画素と、
   各前記副画素に配置されたスイッチング素子と、
   各前記副画素に配置された画素電極と、を備え、
   前記スイッチング素子は、
   前記画素電極に接する中継電極と、
   第１位置で前記信号線に接するとともに、第２位置で前記中継電極に接し、前記第１位置と前記第２位置との間で屈曲して前記走査線と交差する半導体層と、を備え、
   前記複数の副画素の少なくとも１つにおいて、前記半導体層を介して接続された前記中継電極と前記信号線との間に前記走査線の一部が延在している、
   表示装置。
2. 前記走査線は、前記複数の副画素の少なくとも１つにおいて突出部を有し、
   前記突出部は、前記半導体層を介して接続された前記中継電極と前記信号線との間に延在している、
   請求項１に記載の表示装置。
3. 前記走査線は、前記複数の副画素のうち最も視感度が高い色を表示する副画素において、前記突出部を有する、
   請求項２に記載の表示装置。
4. 前記走査線の延出方向において、前記突出部が設けられていない前記副画素の第１幅は、前記突出部が設けられている前記副画素の第２幅よりも小さい、
   請求項２又は３に記載の表示装置。
5. 前記走査線は、前記複数の副画素の少なくとも１つにおいて屈曲部を有し、
   前記屈曲部は、前記半導体層を介して接続された前記中継電極と前記信号線との間に延在している、
   請求項１に記載の表示装置。
6. 前記屈曲部は、前記信号線と交差する、
   請求項５に記載の表示装置。

Images