JP2017123377A - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2017123377A JP2017123377A JP2016000565A JP2016000565A JP2017123377A JP 2017123377 A JP2017123377 A JP 2017123377A JP 2016000565 A JP2016000565 A JP 2016000565A JP 2016000565 A JP2016000565 A JP 2016000565A JP 2017123377 A JP2017123377 A JP 2017123377A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- via conductor
- opening
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000004020 conductor Substances 0.000 claims abstract description 295
- 239000011347 resin Substances 0.000 claims abstract description 93
- 229920005989 resin Polymers 0.000 claims abstract description 93
- 238000009413 insulation Methods 0.000 claims abstract description 60
- 238000007747 plating Methods 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000007772 electroless plating Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010954 inorganic particle Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09863—Concave hole or via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】薄いプリント配線板の提供。
【解決手段】プリント配線板は、第3面F3と該第3面F3と反対側の第4面F4とを有する第2樹脂絶縁層50Bと、上面58AUと該上面58AUと反対側の下面58ALを有し、下面58ALが第3面F3から露出するように第2樹脂絶縁層50B内に埋まっている第2導体層58Aと、第2樹脂絶縁層50Bの第4面F4上に形成されていて、第2樹脂絶縁層50Bの第4面F4から突出している第3導体層58Bと、第2樹脂絶縁層50Bを貫通し、第2導体層58Aと第3導体層58Bとを接続している第2ビア導体36Bとを有する。そして、第2導体層58Aと第2ビア導体36Bは一体的に形成されていて、第3導体層58Bと第2ビア導体36Bは個々に形成されている。
【選択図】図6
【解決手段】プリント配線板は、第3面F3と該第3面F3と反対側の第4面F4とを有する第2樹脂絶縁層50Bと、上面58AUと該上面58AUと反対側の下面58ALを有し、下面58ALが第3面F3から露出するように第2樹脂絶縁層50B内に埋まっている第2導体層58Aと、第2樹脂絶縁層50Bの第4面F4上に形成されていて、第2樹脂絶縁層50Bの第4面F4から突出している第3導体層58Bと、第2樹脂絶縁層50Bを貫通し、第2導体層58Aと第3導体層58Bとを接続している第2ビア導体36Bとを有する。そして、第2導体層58Aと第2ビア導体36Bは一体的に形成されていて、第3導体層58Bと第2ビア導体36Bは個々に形成されている。
【選択図】図6
Description
本発明は、プリント配線板とそのプリント配線板の製造方法に関する。
特許文献1は、コアレス基板とその製造方法を開示している。
[特許文献1の課題]
特許文献1の図2によれば、特許文献1の製造方法は、キャリア基板上にピラーを形成することと、ピラーが埋まるようにキャリア基板上に絶縁層を形成することと、絶縁層を研磨することでピラーを露出することと、絶縁層上にピラーと接続する回路を形成することと、を含んでいる。そのため、特許文献1の技術で多層のコアレス基板が製造されると、ピラーの形成と絶縁層の形成と研磨と回路の形成が繰り返されると考えられる。例えば、研磨によりコアレス基板にストレスが蓄積されると考えられる。コアレス基板の反りが大きくなると予想される。ピラーと回路との間の接続信頼性が低下しやすいと考えられる。
特許文献1の図2によれば、特許文献1の製造方法は、キャリア基板上にピラーを形成することと、ピラーが埋まるようにキャリア基板上に絶縁層を形成することと、絶縁層を研磨することでピラーを露出することと、絶縁層上にピラーと接続する回路を形成することと、を含んでいる。そのため、特許文献1の技術で多層のコアレス基板が製造されると、ピラーの形成と絶縁層の形成と研磨と回路の形成が繰り返されると考えられる。例えば、研磨によりコアレス基板にストレスが蓄積されると考えられる。コアレス基板の反りが大きくなると予想される。ピラーと回路との間の接続信頼性が低下しやすいと考えられる。
本発明のプリント配線板は、第3面と前記第3面と反対側の第4面とを有する第2樹脂絶縁層と、上面と前記上面と反対側の下面を有し、前記下面が前記第3面から露出するように前記第2樹脂絶縁層内に埋まっている第2導体層と、前記第2樹脂絶縁層の前記第4面上に形成されていて、前記第2樹脂絶縁層の前記第4面から突出している第3導体層と、前記第2樹脂絶縁層を貫通し、前記第2導体層と前記第3導体層とを接続している第2ビア導体とを有する。そして、前記第2導体層と前記第2ビア導体は一体的に形成されていて、前記第3導体層と前記第2ビア導体は個々に形成されている。
本発明のプリント配線板の製造方法は、面上に第2ビア導体用の第2開口と第2導体層用の第3開口を有するめっきレジストを形成することと、前記第2開口と前記第3開口内にめっき膜を形成することと、前記第2開口内の前記めっき膜上にエッチングレジストを形成することと、前記エッチングレジストから露出する前記めっき膜を薄くすることで、前記第2ビア導体と前記第2導体層を形成することと、前記エッチングレジストを除去することと、前記めっきレジストを除去することと、前記第2ビア導体の上面が露出するように、前記第2導体層と前記面上に第2樹脂絶縁層を形成することと、前記第2樹脂絶縁層上に前記第2ビア導体に接続する第3導体層を形成することと、を有する。
本発明のプリント配線板の製造方法は、面上に第2ビア導体用の第2開口と第2導体層用の第3開口を有するめっきレジストを形成することと、前記第2開口と前記第3開口内にめっき膜を形成することと、前記第2開口内の前記めっき膜上にエッチングレジストを形成することと、前記エッチングレジストから露出する前記めっき膜を薄くすることで、前記第2ビア導体と前記第2導体層を形成することと、前記エッチングレジストを除去することと、前記めっきレジストを除去することと、前記第2ビア導体の上面が露出するように、前記第2導体層と前記面上に第2樹脂絶縁層を形成することと、前記第2樹脂絶縁層上に前記第2ビア導体に接続する第3導体層を形成することと、を有する。
本発明の実施形態によれば、第2ビア導体と第2導体層が一体的に形成される。第1ビア導体と第2ビア導体と第1ビア導体と第2ビア導体で挟まれる第2導体層が一体的に形成されている。そのため、第2ビア導体と第2導体層との間の接続信頼性を高くすることができる。第1ビア導体と第2ビア導体との間の接続信頼性を高くすることができる。研磨の回数を少なくすることができるので、プリント配線板内のストレスを小さくすることができる。プリント配線板の反りを小さくすることができる。プリント配線板の歩留りを高くすることができる。
[第1実施形態]
第1実施形態のプリント配線板10の断面が図6(A)に示される。第1実施形態のプリント配線板10は、第3面F3と第3面F3と反対側の第4面とを有する第2樹脂絶縁層50Bと、第2樹脂絶縁層50Bの第3面F3上に形成されている第2導体層58Aと、第2樹脂絶縁層50Bの第4面F4上に形成されている第3導体層58Bと、第2樹脂絶縁層50Bを貫通し第2導体層58Aと第3導体層58Bとを接続している第2ビア導体36Bとを有している。
第1実施形態のプリント配線板10の断面が図6(A)に示される。第1実施形態のプリント配線板10は、第3面F3と第3面F3と反対側の第4面とを有する第2樹脂絶縁層50Bと、第2樹脂絶縁層50Bの第3面F3上に形成されている第2導体層58Aと、第2樹脂絶縁層50Bの第4面F4上に形成されている第3導体層58Bと、第2樹脂絶縁層50Bを貫通し第2導体層58Aと第3導体層58Bとを接続している第2ビア導体36Bとを有している。
第2樹脂絶縁層50Bは厚みd2を有する。厚みd2は第2導体層58Aと第3導体層58Bとの間の距離である。厚みd2は1.5μm以上、3.5μm以下である。例えば、厚みd2は2.5μmである。
第2導体層58Aは複数の導体回路58AWを有する。第2導体層58Aは上面58AUと上面58AUと反対側の下面58ALを有する。第2導体層58Aは、下面58ALが第3面F3から露出されるように第2樹脂絶縁層内に埋まっている。第2導体層58Aは厚みt2を有する。厚みt2は1.5μm以上、3.5μm以下である。例えば、厚みt2は2.5μmである。
第2ビア導体36Bと第2導体層58Aは一体的に形成されている。第2ビア導体36Bは第2導体層58A内の導体回路58AW上に形成されている。第2ビア導体36Bと第2導体層58A内の導体回路58AWは一体的に形成されている。第2ビア導体36Bと導体回路58AWは一つのめっき膜から形成されている。そのため、導体回路58AWと第2ビア導体36Bとの間の接続信頼性は高い。例えば、めっき膜の外周をエッチングで薄くすることで、1つのめっき膜から第2ビア導体36Bと導体回路58AWは形成される。
図6(A)では、第2ビア導体36Bの形状は略円柱である。第2ビア導体36Bの形状の例が図6(B)と図6(C)に示されている。図6(B)と図6(C)では、第2ビア導体36Bの側面は湾曲している。図6(B)では、第3導体層58Bから第2導体層58Aに向かって第2ビア導体36Bは太くなっている。第2ビア導体36Bは第4面F4から第3面F3に向かって太くなっている。図6(C)では、第2ビア導体36Bの側面は変曲点36BPを有し、第2ビア導体36Bは第3導体層58Bから変曲点36BPに向かって細くなり、変曲点36BPから第2導体層58Aに向かって太くなっている。第2樹脂絶縁層50Bが第2ビア導体36Bから剥がれがたい。マイグレーションが発生しがたい。プリント配線板10の絶縁信頼性が高くなる。プリント配線板10が反っても、第2ビア導体36Bが反りに追従しやすい。第2ビア導体36Bを介する接続信頼性を高くすることが出来る。第2樹脂絶縁層50Bが樹脂のみで形成されている。あるいは、第2樹脂絶縁層50Bが樹脂と無機粒子のみで形成されている。その場合、第2樹脂絶縁層50Bの強度が低い。そのため、導体回路58AWと第2ビア導体36Bが1つの樹脂絶縁層に埋まっていると、導体回路58AWと第2ビア導体36Bとの間の界面にストレスが集中しやすい。しかしながら、実施形態では、第2ビア導体36Bと導体回路58AWは一体的に形成されている。そのため、第2ビア導体36Bが導体回路58AWから剥がれがたい。
第2ビア導体36Bは長さt5を有する。長さt5は厚みd2と略等しい。
第2ビア導体36Bは長さt5を有する。長さt5は厚みd2と略等しい。
第2樹脂絶縁層50Bの第4面F4上に第3導体層58Bが形成されている。第3導体層58Bは第2樹脂絶縁層50Bの第4面F4から突出している。第3導体層58Bと第2ビア導体36Bは個々に形成されている。第3導体層58Bと第2ビア導体36Bとの間に界面が存在する。第3導体層58Bは複数の第3導体層58B内の導体回路58BWを有する。導体回路58BWと第2ビア導体36Bは個々に形成されている。第3導体層58Bは厚みt3を有する。厚みt3は1.5μm以上、3.5μm以下である。例えば、厚みt3は2.5μmである。
[第2実施形態]
図1(A)は、第2実施形態のプリント配線板10の断面図を示す。第2実施形態のプリント配線板は、第1実施形態のプリント配線板に第1導体層34と、第1導体層34上の第1樹脂絶縁層50Aと、第1樹脂絶縁層50Aを貫通し第1導体層34と第2導体層58Aを接続する第1ビア導体36Aを加えることで形成されている。
図1(A)は、第2実施形態のプリント配線板10の断面図を示す。第2実施形態のプリント配線板は、第1実施形態のプリント配線板に第1導体層34と、第1導体層34上の第1樹脂絶縁層50Aと、第1樹脂絶縁層50Aを貫通し第1導体層34と第2導体層58Aを接続する第1ビア導体36Aを加えることで形成されている。
第1樹脂絶縁層50Aは第1面F1と第1面F1と反対側の第2面F2を有する。第2面F2上に第2導体層58Aと第2樹脂絶縁層50Bが形成されている。第2面F2は第3面F3と対向している。第2面F2と第2導体層58Aの下面58ALが対向している。第1樹脂絶縁層50Aは、第2導体層58Aの下面58ALと第2樹脂絶縁層50Bの第3面F3下に形成されている。第1樹脂絶縁層50Aは樹脂のみで形成されている。あるいは、第1樹脂絶縁層50Aは樹脂と無機粒子のみで形成されている。第1樹脂絶縁層50Aは厚みd1を有する。厚みd1は第1導体層34と第2導体層58Aとの間の距離である。厚みd1は1.5μm以上、3.5μm以下である。例えば、厚みd1は2.5μmである。
第1導体層34は上面34Tと上面34Tと反対側の下面34Bと側面34Wを有する。第1導体層34は第1樹脂絶縁層50Aに埋まっていて、下面34Bのみが第1面F1から露出している。第1導体層34の厚みt1は1.5μm以上、3.5μm以下である。例えば、厚みt1は2.5μmである。
第1ビア導体36Aは図1(A)に示されるように、第2導体層58Aから第1導体層34に向かって細くなっている。第1ビア導体36Aが第2導体層58Aから第1導体層34に向かって細くなり、第2ビア導体が第2導体層58Aから第3導体層58Bに向かって細くなると、第2導体層58Aを挟んでいるビア導体36A、36Bの対称性が高くなる。プリント配線板の反りを小さくすることができる。第1ビア導体36Aが図1(A)に示されている形状を有し、第2ビア導体36Bが図6(C)に示されている形状を有すると、第1ビア導体36Aと第2導体層58Aを介し第2ビア導体36Bに伝わるストレスが変曲点36BPで緩和される。ビア導体36A、36Bを介する接続信頼性が高くなる。
第1ビア導体36Aと第2ビア導体36Bと第1ビア導体36Aと第2ビア導体36Bに挟まれている第2導体層58A内の導体回路58AWが一体的に形成されている。第1ビア導体36Aと第2ビア導体36Bと導体回路58AWは同時に形成されている。第1ビア導体36Aと第2ビア導体36Bと導体回路58AWは同じめっき膜で形成されている。プリント配線板が反りを有しても、第1ビア導体36Aと導体回路58AWとの間で剥がれが発生しがたい。第2ビア導体36Bと導体回路58AWとの間で剥がれが発生しがたい。
図1(C)に示されるように、第1実施形態や第2実施形態のプリント配線板10の第1導体層34内の導体回路(パッド)34Pの下面34Bに半田バンプ76Sを形成することができる。図1(C)では、第1導体層34はパッド34P以外に配線34Sを有する。パッド34Pにより、第2実施形態のプリント配線板10は他の回路基板や電子部品と繋がる。配線34Sにより、第1導体層34内で信号等が伝送される。図1(C)のプリント配線板10の第1導体層34はパッド34Pと配線34Sを有するが、第2実施形態のプリント配線板10の第1導体層34はパッド34Pのみで形成されてもよい。
第1実施形態のプリント配線板が他の回路基板や電子部品に繋げられる時、第2導体層58A内の導体回路58AWがパッドとして働く。その場合、第2導体層58Aをパッドのみで形成することができる。
第1実施形態のプリント配線板が他の回路基板や電子部品に繋げられる時、第2導体層58A内の導体回路58AWがパッドとして働く。その場合、第2導体層58Aをパッドのみで形成することができる。
第2実施形態のプリント配線板10は、図1(C)に示されるように、第2樹脂絶縁層50Bと第3導体層58B上にソルダーレジスト層70Fを有してもよい。ソルダーレジスト層70Fは開口72を有し、開口72により露出される第3導体層58Bは上側のパッド74として機能する。上側のパッド74上に半田バンプ76Fが形成され、半田バンプ76Fを介し、プリント配線板10上にICチップが実装される。第1実施形態のプリント配線板10は、第2樹脂絶縁層50Bと第3導体層58B上に図1(C)に示されるソルダーレジスト層70Fと上側のパッド74と半田バンプ76Fを有してもよい。
図1(B)は第3実施形態のプリント配線板10を示す。第3実施形態のプリント配線板10は第2実施形態の第2樹脂絶縁層50Bと第3導体層58B上に形成されている第3樹脂絶縁層50Cと第3樹脂絶縁層50C上の第4導体層58Cと第3樹脂絶縁層50Cを貫通し第3導体層58Bと第4導体層58Cとを接続する第3ビア導体36Cとを有する。第3樹脂絶縁層50Cは厚みd3を有し、厚みd3は1.5μm以上、3.5μm以下である。例えば、厚みd3は2.5μmである。樹脂絶縁層50A、50B、50Cの厚みd1、d2、d3は樹脂絶縁層を挟む導体層間の距離である。第4導体層58Cは厚みt4を有する。厚みt4は1.5μm以上、3.5μm以下である。例えば、厚みt4は2.5μmである。第3ビア導体36Cは長さt6を有する。長さt6は厚みd3と略等しい。
第3ビア導体36Cは第2ビア導体36Bと同様な形状を有する。第3ビア導体36Cの形状の例が図6(A)、図6(B)や図6(C)に示されている。
第3ビア導体36Cと第3導体層58Bは一体的に形成されている。第3ビア導体36Cと第3導体層58Bは同時に形成されている。第3ビア導体36Cと第3導体層58Bは同じめっき膜で形成されている。プリント配線板が反りを有しても、第3ビア導体36Cと第3導体層58Bとの間で剥がれが発生しがたい。
図6(C)や図6(D)に示されるように、ビア導体と同時に形成されている導体層はビア導体に直接繋がっているランド58ALLを有する。ビア導体とランドをビア導体上から観察することで得られる平面図が図6(D)に示されている。ビア導体36Bの外周が点線で描かれ、ランド58ALLの外周が実線で描かれている。ランドのサイズはビア導体のサイズより大きい。ランドの全外周がビア導体から露出する。
図1(B)に示されるように、第3樹脂絶縁層50Cと第4導体層58C上にソルダーレジスト層70Fが形成されている。ソルダーレジスト層70Fは上側のパッド74を露出する開口72を有している。上側のパッド74上に半田バンプ76Fを形成することができる。半田バンプ76Fを介して図示されていないICチップ等の電子部品がプリント配線板に実装される。第1実施形態や第2実施形態のプリント配線板10は第2樹脂絶縁層50B上にソルダーレジスト層70Fを有しても良い。
[第3実施形態のプリント配線板の製造方法]
図2〜図5は第3実施形態のプリント配線板の製造方法を示す。
支持板12zが準備される。支持板12zは絶縁基板12と絶縁基板12の両面に積層されている銅箔14で形成されている。支持板12zに銅箔16が積層される(図2(A))。銅箔16上にめっきレジスト22が形成される(図2(B))。めっきレジスト22から露出する銅箔16上に電解銅めっきにより電解銅めっき膜24が形成される(図2(C))。めっきレジストが除去される。電解銅めっき膜24から成る第1導体層34が形成される(図2(D))。第1導体層34の厚みt1は、例えば、2.5μmである。第1導体層34と銅箔16上に第1樹脂絶縁層50Aが形成される(図2(E))。第1樹脂絶縁層50Aは第1面F1と第2面F2を有し、第1面F1が支持板を向いている。第1導体層34は第1樹脂絶縁層50Aに埋まっている。
図2〜図5は第3実施形態のプリント配線板の製造方法を示す。
支持板12zが準備される。支持板12zは絶縁基板12と絶縁基板12の両面に積層されている銅箔14で形成されている。支持板12zに銅箔16が積層される(図2(A))。銅箔16上にめっきレジスト22が形成される(図2(B))。めっきレジスト22から露出する銅箔16上に電解銅めっきにより電解銅めっき膜24が形成される(図2(C))。めっきレジストが除去される。電解銅めっき膜24から成る第1導体層34が形成される(図2(D))。第1導体層34の厚みt1は、例えば、2.5μmである。第1導体層34と銅箔16上に第1樹脂絶縁層50Aが形成される(図2(E))。第1樹脂絶縁層50Aは第1面F1と第2面F2を有し、第1面F1が支持板を向いている。第1導体層34は第1樹脂絶縁層50Aに埋まっている。
レーザで第1樹脂絶縁層50Aに第1導体層34に至る第1ビア導体用の第1開口51Aが形成される。第1導体層34は銅箔16上に形成されている。そのため、レーザで発生する熱が第1導体層34から銅箔16に伝わる。従って、レーザが第1導体層34を貫通し難い。
無電解めっき膜(シード層)52Aが、第1樹脂絶縁層50Aの第2面F2及び第1ビア導体用の第1開口51A内に形成される。その後、無電解めっき膜52A上にめっきレジスト53Aが形成される。めっきレジストは、第2開口53AO1と第3開口53AO2とを有する。第2開口53AO1は第1開口51A上に形成されている。第2開口53AO1と第1開口51Aはつながっている。第3開口53AO2は第2面F2上のシード層52Aを露出している。第3開口53AO2は第1開口51Aにつながっていない。電解めっきにより、めっきレジスト53Aから露出する無電解めっき膜52A上にめっき膜(電解めっき膜)54Aが形成される(図2(F))。この時、第2開口53AO1が第1開口51A上に形成されているので、第1ビア導体用の第1開口51Aがめっき膜54Aで充填される。第2開口53AO1と第1開口51A内に同時にめっき膜54Aが形成される。第1開口51Aと第2開口53AO1と第3開口53AO2内に同時にめっき膜54Aが形成される。その時、第3開口53AO2内にめっき膜54Aが形成される。第1樹脂絶縁層50Aの第2面F2上の無電解めっき膜52Aの厚みとめっき膜54Aの厚みとの厚みの和t7(図2(F))は、5μm以上である。図2(F)では和t7は5μmである。
めっきレジスト53Aとめっき膜54A上にエッチングレジスト組成物55αが塗布される(図3(A))。めっき膜54Aから第2ビア導体36Bと第2導体層58Aを形成するため、めっき膜54A上にエッチングレジスト55Aが形成される(図3(B))。エッチングレジスト55Aは、写真技術により、エッチングレジスト組成物55αから形成される。エッチングレジスト55Aを形成する位置は第2ビア導体36B上である。めっき膜54Aを部分的に薄くすることで、第2ビア導体36Bと第2導体層58Aが形成される。めっき膜54Aから第2導体層58Aが形成される場合、めっき膜54Aを薄くすることで、第2導体層58Aが形成される。そのため、第2導体層58Aを形成するためのめっき膜54A上にエッチングレジスト55Aは形成されない。第2導体層58Aに変化するめっき膜54はエッチングレジストから露出する。エッチングレジストの大きさはめっきレジストの第2開口53AO1の大きさより小さい。そのため、ランドが形成される。図3(C)に示されるように、エッチングレジスト55Aから露出するめっき膜54Aの厚みが薄くされる。無電解めっき膜52Aと電解めっき膜54Aの厚みt2が2.5μmに調整される。
エッチングレジスト55Aが除去される。その後、めっきレジスト53Aが除去される。あるいは、めっきレジスト53Aが除去されてから、エッチングレジスト55Aが除去される。あるいは、めっきレジスト53Aとエッチングレジスト55Aが同時に除去される。めっき膜54Aから露出する無電解めっき膜52Aが除去される。第2導体層58Aと第2ビア導体36Bと第1ビア導体36Aが形成される(図4(A))。第2開口53AO1と第1開口51Aが繋がっていると、第1ビア導体36Aと第2ビア導体36Bとランド58ALLは同時に形成される。第1ビア導体36Aと第2ビア導体36Bとランド58ALLは同じめっき膜54Aで形成される。第3開口53AO2と第1開口51Aが繋がっていなく、第3開口53AO2が無電解めっき膜52A上に直接形成されていると、第2ビア導体36Bとランド58ALLは同時に形成される。第2ビア導体36Bとランド58ALLは同じめっき膜54Aで形成される。第1ビア導体36Aやランド58ALLはシード層52Aを含んでもよい。
図4(A)では、第2導体層58Aの厚みt2は2.5μmであり、第2ビア導体36Bの長さt5’は2.5μmより長い。実施形態の製造方法では、第1ビア導体36Aと第2ビア導体36Bが同時に形成される。製造時間の短縮と製造コストの低減が可能である。
図4(A)では、第2導体層58Aの厚みt2は2.5μmであり、第2ビア導体36Bの長さt5’は2.5μmより長い。実施形態の製造方法では、第1ビア導体36Aと第2ビア導体36Bが同時に形成される。製造時間の短縮と製造コストの低減が可能である。
第1樹脂絶縁層50Aと第2導体層58A上に、第2ビア導体36Bが埋められるように第2樹脂絶縁層50Bが形成される(図4(B))。第2ビア導体36Bの頂部(上側)を露出するため、第2樹脂絶縁層50Bの表面が研磨される(図4(C))。第2樹脂絶縁層50Bの表面と第2ビア導体36Bの頂部上に無電解めっき膜52Bが形成される。無電解めっき膜52B上にめっきレジスト53Bが形成される。めっきレジスト53Bから露出する無電解めっき膜52B上に電解めっき膜(めっき膜)54Bが形成される(図5(A))。図3(A)と図3(B)、図3(C)に示される方法と同様な方法で、エッチングレジストから露出するめっき膜54Bの厚みが薄くされる。エッチングレジストとめっきレジスト53Bが除去される。めっき膜54Bから露出する無電解めっき膜52Bが除去される。第3導体層58Bと第3ビア導体36Cが形成される。図4(B)や図4(C)に示されると方法と同様な方法で、第2樹脂絶縁層50Bと第3導体層58B上に第3樹脂絶縁層50Cが形成される(図5(B))。第3樹脂絶縁層50C上にセミアディティブ法などで第4導体層58Cが形成される(図5(C))。第4導体層58Cの厚みt4は2.5μmである。第1樹脂絶縁層50Aと第2樹脂絶縁層50B、第3樹脂絶縁層50Cを含む中間基板110が形成される(図5(C))。
中間基板110が銅箔16と共に支持板12zから分離される。中間基板110から銅箔16が除去され、第3実施形態のプリント配線板10が形成される。プリント配線板10の第3樹脂絶縁層50C上に上側のパッド74を露出するための開口72を有するソルダーレジスト層70Fが形成される(図1(B))。上側のパッド74上に半田バンプ76Fを形成することができる。第1導体層34内のパッド34P上に半田バンプ76Sを形成することができる。
第3実施形態のプリント配線板の製造方法から第3ビア導体36Cと第3樹脂絶縁層50Cと第4導体層58Cを形成することを除去することができる。第2実施形態のプリント配線板10が製造される。
第3実施形態の製造方法では、図2(B)で第1導体層34が形成される。それに代わり、図6(E)に示されるように銅箔16上に第2開口53AO1と第3開口53AO2を有するめっきレジスト53Aを形成することができる。めっきレジスト53Aは銅箔16の上面で形成される面上に形成される。開口53AO1、53AO2内に第2導体層を形成するためのめっき膜54Aが形成される。その後、図3と図4に示される方法と同様な工程が行われる。その後、第2樹脂絶縁層50B上に第3導体層58Bが形成される。これにより、第1実施形態のプリント配線板10が製造される。この場合、ランドはシード層を有していない。
実施形態のプリント配線板10が製造される時、支持板12zが存在している。そのため、第2実施形態や第3実施形態のプリント配線板が製造される時、第1ビア導体36Aを形成するための第1開口51Aをレーザで形成するができる。支持板12に最も近い樹脂絶縁層のみにビア導体用の開口をレーザで形成することができる。それ以外の樹脂絶縁層にレーザでビア導体用の開口を形成することは必須でない。レーザでビア導体用の開口を形成することは不要である。例えば、第1樹脂絶縁層50Aのみにレーザでビア導体36A用の開口が形成され、第2樹脂絶縁層50Bや第3樹脂絶縁層50Cはレーザによるビア導体36B、36C用の開口を有さない。レーザでビア導体用の開口が形成されると、導体層は所定の厚みを有しなければならない。なぜなら、導体層が薄いと、レーザが導体層を貫通しやすいからである。実施形態によれば、レーザを用いない方法でビア導体が形成されている。そのため、導体層の厚みを薄くすることができる。従って、プリント配線板の厚みを薄くすることができる。
10 プリント配線板
34 第1導体層
36A 第1ビア導体
36B 第2ビア導体
36C 第3ビア導体
50A 第1樹脂絶縁層
50B 第2樹脂絶縁層
50C 第3樹脂絶縁層
34 第1導体層
58A 第2導体層
58B 第3導体層
34 第1導体層
36A 第1ビア導体
36B 第2ビア導体
36C 第3ビア導体
50A 第1樹脂絶縁層
50B 第2樹脂絶縁層
50C 第3樹脂絶縁層
34 第1導体層
58A 第2導体層
58B 第3導体層
Claims (9)
- 第3面と前記第3面と反対側の第4面とを有する第2樹脂絶縁層と、
上面と前記上面と反対側の下面を有し、前記下面が前記第3面から露出するように前記第2樹脂絶縁層内に埋まっている第2導体層と、
前記第2樹脂絶縁層の前記第4面上に形成されていて、前記第2樹脂絶縁層の前記第4面から突出している第3導体層と、
前記第2樹脂絶縁層を貫通し、前記第2導体層と前記第3導体層とを接続している第2ビア導体とを有するプリント配線板であって、
前記第2導体層と前記第2ビア導体は一体的に形成されていて、前記第3導体層と前記第2ビア導体は個々に形成されている。 - 請求項1のプリント配線板であって、さらに、前記第2導体層の前記下面と前記第2樹脂絶縁層の前記第3面下に形成されている第1樹脂絶縁層と、前記第1樹脂絶縁層下に形成されている第1導体層と、前記第1樹脂絶縁層を貫通し前記第1導体層と前記第2導体層とを接続する第1ビア導体とを有し、前記第1ビア導体と前記第2ビア導体と前記第1ビア導体と前記第2ビア導体で挟まれる前記2導体層は一体的に形成されている。
- 請求項2のプリント配線板であって、前記第1樹脂絶縁層は前記第1導体層を向く第1面と前記第1面と反対側の第2面を有し、前記第1ビア導体は前記第1面から前記第2面に向かって太くなっていて、前記第2ビア導体は前記第4面から前記第3面に向かって太くなっている。
- 請求項1のプリント配線板であって、前記第2導体層は前記第2ビア導体を形成しているめっき膜を薄くすることで形成される。
- 請求項2のプリント配線板であって、前記第1樹脂絶縁層は前記第1導体層を向く第1面と前記第1面と反対側の第2面を有し、前記第1ビア導体は前記第1面から前記第2面に向かって太くなっていて、前記第2ビア導体の側面は内側に湾曲している。
- 請求項5のプリント配線板であって、前記第2ビア導体の前記側面は前記第3面と前記第4面との間に変曲点を有し、前記第2ビア導体は前記第4面から前記変曲点に向かって細くなり、前記変曲点から前記第3面に向かって太くなる。
- 面上に第2ビア導体用の第2開口と第2導体層用の第3開口を有するめっきレジストを形成することと、
前記第2開口と前記第3開口内にめっき膜を形成することと、
前記第2開口内の前記めっき膜上にエッチングレジストを形成することと、
前記エッチングレジストから露出する前記めっき膜を薄くすることで、前記第2ビア導体と前記第2導体層を形成することと、
前記エッチングレジストを除去することと、
前記めっきレジストを除去することと、
前記第2ビア導体の上面が露出するように、前記第2導体層と前記面上に第2樹脂絶縁層を形成することと、
前記第2樹脂絶縁層上に前記第2ビア導体に接続する第3導体層を形成すること、とを有するプリント配線板の製造方法。 - 請求項7のプリント配線板であって、さらに、第1導体層を形成することと、前記第1導体層上に第1樹脂絶縁層を形成することと、前記第1樹脂絶縁層に前記第1導体層に至る第1ビア導体用の第1開口を形成することと、前記第1開口内と前記第1樹脂絶縁層上にシード層を形成すること、前記第2導体層から露出する前記シード層を除去すること、とを有し、前記めっきレジストは前記シード層上に形成され、前記第1開口と前記第2開口は繋がっていて、前記めっき膜は、前記第1開口と前記第2開口と前記第3開口内に同時に形成される。
- 請求項7のプリント配線板であって、前記エッチングレジストは前記第2開口内の前記めっき膜を部分的に覆っていて、前記第2開口内の前記めっき膜の全外周は前記エッチングレジストから露出している。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016000565A JP2017123377A (ja) | 2016-01-05 | 2016-01-05 | プリント配線板及びプリント配線板の製造方法 |
US15/398,935 US20170196096A1 (en) | 2016-01-05 | 2017-01-05 | Printed wiring board and method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016000565A JP2017123377A (ja) | 2016-01-05 | 2016-01-05 | プリント配線板及びプリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017123377A true JP2017123377A (ja) | 2017-07-13 |
Family
ID=59227214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016000565A Pending JP2017123377A (ja) | 2016-01-05 | 2016-01-05 | プリント配線板及びプリント配線板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170196096A1 (ja) |
JP (1) | JP2017123377A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019207927A (ja) * | 2018-05-29 | 2019-12-05 | Tdk株式会社 | プリント配線板およびその製造方法 |
US20230300983A1 (en) * | 2020-07-29 | 2023-09-21 | Kyocera Corporation | Circuit substrate and method for manufacturing the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10325842B2 (en) * | 2017-09-08 | 2019-06-18 | Advanced Semiconductor Engineering, Inc. | Substrate for packaging a semiconductor device package and a method of manufacturing the same |
US12144114B2 (en) * | 2019-05-29 | 2024-11-12 | Kyocera Corporation | Electronic element mounting substrate, electronic device, and electronic module |
JP2023056890A (ja) * | 2021-10-08 | 2023-04-20 | イビデン株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243735A (ja) * | 1992-03-03 | 1993-09-21 | Hitachi Chem Co Ltd | 多層配線板の製造法 |
US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
US8933556B2 (en) * | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
KR101412225B1 (ko) * | 2012-08-10 | 2014-06-25 | 이비덴 가부시키가이샤 | 배선판 및 그 제조 방법 |
KR101872532B1 (ko) * | 2012-12-28 | 2018-06-28 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법 |
JP6161437B2 (ja) * | 2013-07-03 | 2017-07-12 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
KR20150135946A (ko) * | 2014-05-26 | 2015-12-04 | 삼성전기주식회사 | 임베디드 코어리스 기판 및 그 제조방법 |
-
2016
- 2016-01-05 JP JP2016000565A patent/JP2017123377A/ja active Pending
-
2017
- 2017-01-05 US US15/398,935 patent/US20170196096A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019207927A (ja) * | 2018-05-29 | 2019-12-05 | Tdk株式会社 | プリント配線板およびその製造方法 |
JP7210905B2 (ja) | 2018-05-29 | 2023-01-24 | Tdk株式会社 | プリント配線板およびその製造方法 |
US20230300983A1 (en) * | 2020-07-29 | 2023-09-21 | Kyocera Corporation | Circuit substrate and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20170196096A1 (en) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
JP5535494B2 (ja) | 半導体装置 | |
US20080308308A1 (en) | Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board | |
US10090238B2 (en) | Wiring substrate and method for manufacturing the same | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
KR102186148B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
JP2017123377A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US10186486B2 (en) | Wiring board | |
US10129982B2 (en) | Embedded board and method of manufacturing the same | |
JP5357239B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
JP2016201424A (ja) | プリント配線板およびその製造方法 | |
JP2014239218A (ja) | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 | |
US20250227857A1 (en) | Manufacturing method of circuit carrier | |
JP2016111069A (ja) | パッケージ基板 | |
US10219374B2 (en) | Printed wiring board | |
JP2012238804A (ja) | プリント配線板 | |
KR20160010996A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
JP5693763B2 (ja) | 半導体装置及びその製造方法 | |
US20170256470A1 (en) | Wiring substrate and method for manufacturing the same | |
JP2016115823A (ja) | プリント配線板 | |
US20130153280A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2007149731A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2015220354A (ja) | 配線基板の製造方法 |