JP2017088454A - Substrate, luminous element, and method of producing substrate - Google Patents
Substrate, luminous element, and method of producing substrate Download PDFInfo
- Publication number
- JP2017088454A JP2017088454A JP2015221683A JP2015221683A JP2017088454A JP 2017088454 A JP2017088454 A JP 2017088454A JP 2015221683 A JP2015221683 A JP 2015221683A JP 2015221683 A JP2015221683 A JP 2015221683A JP 2017088454 A JP2017088454 A JP 2017088454A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- sapphire substrate
- ito
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、基体、発光素子および基体の製造方法に関する。 The present invention relates to a substrate, a light emitting element, and a method for manufacturing the substrate.
サファイア基板上にn型GaN(窒化ガリウム)、MQW(多重量子井戸)、p型AlGaN(窒化アルミニウムガリウム)、p型GaNを形成して、MQWを発光層として用いる、いわゆる横型構造を有するLED(Light Emitting Diode)が提案されている。この横型構造のLEDでは、発光層の厚さ方向に直交する方向において一方の電極が他方の電極に対してずれた状態で配置されている。従って、発光層およびn型GaNを流れる電流が不均一になり、発光層およびn型GaNのうち電流の集中する部分が劣化しやすいという問題がある。この点、縦型構造のLEDでは、発光層の厚さ方向に直交する方向において一方の電極と他方の電極とが略同じ位置に配置されているので、発光層およびGaNを流れる電流の不均一性が抑制され、効率および信頼性が高いという特長を有する。 An LED having a so-called lateral structure in which n-type GaN (gallium nitride), MQW (multiple quantum well), p-type AlGaN (aluminum gallium nitride), and p-type GaN are formed on a sapphire substrate and MQW is used as a light emitting layer ( Light Emitting Diode) has been proposed. In the LED of this horizontal structure, one electrode is arranged in a state shifted from the other electrode in a direction orthogonal to the thickness direction of the light emitting layer. Therefore, the current flowing through the light emitting layer and the n-type GaN becomes non-uniform, and there is a problem that the current concentrated portion of the light emitting layer and the n-type GaN is likely to deteriorate. In this regard, in an LED having a vertical structure, since one electrode and the other electrode are arranged at substantially the same position in the direction orthogonal to the thickness direction of the light emitting layer, the current flowing through the light emitting layer and GaN is not uniform. It has the characteristics that the efficiency is suppressed and the efficiency and reliability are high.
例えば、特許文献1ではサファイア基板上にGaNを形成した後、GaNをサファイア基板より、レーザを用いてリフトオフし、MQW層、p−GaNを形成した後にGaNのリフトオフした側に導電性の支持基板を形成し、さらに電極を付けることで電流集中を避けることが実施されている。しかしながら、特許文献1ではリフトオフという製造方法を採っているためにエキシマレーザを導入する等の必要があり、工程コストと製造設備コストがかかってしまうという問題がある。また、数μm程度の薄い構造体を取り扱わなければならないため、歩留まりを上げるために更なる工夫や装置が必要となるという問題もある。 For example, in Patent Document 1, after forming GaN on a sapphire substrate, GaN is lifted off from the sapphire substrate using a laser, and after forming an MQW layer and p-GaN, a conductive support substrate is formed on the GaN lift-off side. It is practiced to avoid current concentration by forming an electrode and further attaching an electrode. However, since Patent Document 1 employs a manufacturing method called lift-off, it is necessary to introduce an excimer laser, and there is a problem in that process costs and manufacturing equipment costs are required. In addition, since a thin structure of about several μm must be handled, there is a problem that further devices and devices are required to increase the yield.
このため、機械的に強度の高いサファイア基板上にGaNと格子整合した導電体層を形成し、この導電体層上にn型GaN層、発光層、p型GaN層を順に結晶成長させることより縦型構造のLEDを実現することが要請されている。このような縦型のLEDにおいて、光の取り出し効率の向上または基板側に光を取り出す場合、導電体層としては、発光層から放射される青色光に対して透明な材料が要求される。しかし、一般的に上記導電層上に結晶性の良好なGaNを成長させることは困難である。 For this reason, a conductor layer lattice-matched with GaN is formed on a sapphire substrate having high mechanical strength, and an n-type GaN layer, a light-emitting layer, and a p-type GaN layer are sequentially grown on this conductor layer. There is a demand for realizing an LED having a vertical structure. In such a vertical LED, when improving light extraction efficiency or extracting light to the substrate side, the conductor layer is required to be a material transparent to blue light emitted from the light emitting layer. However, it is generally difficult to grow GaN with good crystallinity on the conductive layer.
この要求に対して、特許文献2では透明導電膜としてよく利用されている酸化亜鉛膜(ZnO)をサファイア基板上に形成している。ここで、ZnOは高い導電性を付与することができることが知られている。しかし、ZnO膜上にGaNを形成した場合、ZnOとGaNは格子不整合が2%と大きいので、GaNの結晶性が低下してしまいLED等の半導体素子の特性が大きく劣化してしまうという重大な欠点がある。 In response to this requirement, in Patent Document 2, a zinc oxide film (ZnO) often used as a transparent conductive film is formed on a sapphire substrate. Here, it is known that ZnO can impart high conductivity. However, when GaN is formed on a ZnO film, since the lattice mismatch between ZnO and GaN is as large as 2%, the crystallinity of GaN is lowered and the characteristics of semiconductor elements such as LEDs are greatly deteriorated. There are some disadvantages.
また、ITO(インジウム錫酸化膜、酸化インジウム(In2O3)に数%の酸化スズ(SnO2)を添加した化合物)が透明導電膜として広く用いられている。作成方法はITOをスパッタまたは蒸着でアモルファス膜(非晶質膜)を形成し、熱処理によって結晶化を行う。ITOは、結晶構造として安定相の立方晶(bixbyite構造、以下bcc−ITO)と準安定相の菱面体晶(rhombohedral構造、以下rh−ITOと言う)が存在し、通常は膜形成が容易なbcc−ITOが用いられる。準安定相のrh−ITOは、膜形成に高圧・高温などの特別な条件が必要なため、微粒子の形成例はあるものの、薄膜としての形成例はほとんどない。そのため、一般に用いられているITOは、立方晶(bcc−ITO)もしくは、非晶質のものがほとんどであり、菱面体晶rh−ITOはほとんど利用されていない。 ITO (indium tin oxide film, a compound obtained by adding several percent of tin oxide (SnO 2 ) to indium oxide (In 2 O 3 )) is widely used as a transparent conductive film. As a preparation method, an amorphous film (amorphous film) is formed by sputtering or vapor deposition of ITO, and crystallization is performed by heat treatment. ITO has a stable phase cubic crystal (bixbyite structure, hereinafter referred to as bcc-ITO) and a metastable phase rhombohedral crystal (hereinafter referred to as rhomboITR), and usually facilitates film formation. bcc-ITO is used. Since meta-stable phase rh-ITO requires special conditions such as high pressure and high temperature for film formation, although there are examples of formation of fine particles, there are few examples of formation as a thin film. Therefore, generally used ITO is almost cubic (bcc-ITO) or amorphous, and rhombohedral rh-ITO is hardly used.
また、非特許文献1には、サファイア基板の上にα−Fe2O3をバッファ層として形成し、その上に菱面体晶α−In2O3を形成した例(半導体として用いる例)が記載されている。しかし、α−In2O3に錫を添加して結晶成長がより難しくなるrh−ITOを透明電極として形成することについての記載はない。さらに、非特許文献1に記載されているα−Ga2O3をバッファ材として用いても、良質なα−In2O3さえも形成することはできなかったことが記載されている。このことは、rh−ITOの成膜がいかに困難であるかを示すものである。 Non-Patent Document 1 discloses an example (an example of use as a semiconductor) in which α-Fe 2 O 3 is formed as a buffer layer on a sapphire substrate and rhombohedral α-In 2 O 3 is formed thereon. Have been described. However, there is no description about forming rh-ITO as a transparent electrode by adding tin to α-In 2 O 3 to make crystal growth more difficult. Furthermore, it is described that even if α-Ga 2 O 3 described in Non-Patent Document 1 is used as a buffer material, even high-quality α-In 2 O 3 could not be formed. This shows how difficult it is to form rh-ITO.
非特許文献2には、サファイア基板の上にα−Ga2O3をバッファ層として形成し、その上にα−(InxGa1−x)2O3薄膜を形成した例(半導体として用いる)が記載されている。しかし、同様にrh−ITO薄膜の形成についての記載はない。 Non-Patent Document 2 discloses an example in which α-Ga 2 O 3 is formed as a buffer layer on a sapphire substrate and an α- (In x Ga 1-x ) 2 O 3 thin film is formed thereon (used as a semiconductor). ) Is described. However, there is no description about formation of a rh-ITO thin film similarly.
上記に記したように、一般的な蒸着法やスパッタリング法を採用した製造方法では、サファイア基板上にGaN結晶と格子整合する結晶構造(例えば菱面体晶構造)を有するrh−ITOを含む薄膜を得ることは困難である。そして、従来のような製造方法により作製されたITO薄膜上にGaN層を積層した場合、その結晶性は悪くなってしまうので、このようなGaN層を有する発光素子またはその他半導体素子は、その特性および信頼性が低下してしまうという問題がある。 As described above, in a manufacturing method employing a general vapor deposition method or sputtering method, a thin film containing rh-ITO having a crystal structure (for example, rhombohedral structure) lattice-matched with a GaN crystal on a sapphire substrate is used. It is difficult to get. When a GaN layer is stacked on an ITO thin film produced by a conventional manufacturing method, the crystallinity of the GaN layer deteriorates. Therefore, a light-emitting element or other semiconductor element having such a GaN layer has its characteristics. In addition, there is a problem that reliability is lowered.
本発明は、上記事由に鑑みてなされたものであり、特性と信頼性の高い発光素子またはその他半導体素子を実現することができる基体を提供することを目的とする。 The present invention has been made in view of the above-described reasons, and an object of the present invention is to provide a substrate capable of realizing a light-emitting element or other semiconductor element with high characteristics and reliability.
本発明に係る基体は、
サファイア基板と、
前記サファイア基板上に形成され、ガリウム、鉄、クロム、インジウムおよびアルミニウムのうち少なくとも1つを含む菱面体晶構造を有する酸化物からなる緩衝層と、
前記緩衝層の上に形成され、菱面体晶構造を有するITO(Indium Tin Oxide)からなる導電体層と、を備える。
The substrate according to the present invention comprises:
A sapphire substrate,
A buffer layer formed on the sapphire substrate and made of an oxide having a rhombohedral structure including at least one of gallium, iron, chromium, indium, and aluminum;
And a conductive layer made of ITO (Indium Tin Oxide) having a rhombohedral crystal structure formed on the buffer layer.
本発明に係る発光素子は、
前記基体と、
前記基体上に形成され、GaNを含む第1クラッド層と、
前記第1クラッド層上に形成された発光層と、
前記発光層上に形成された第2クラッド層と、
前記第2クラッド層上に形成された第1電極と、を備え、
前記基体の前記導電体層が、第2電極である。
The light emitting device according to the present invention is
The substrate;
A first cladding layer formed on the substrate and containing GaN;
A light emitting layer formed on the first cladding layer;
A second cladding layer formed on the light emitting layer;
A first electrode formed on the second cladding layer,
The conductor layer of the base is a second electrode.
本発明に係る基体の製造方法は、
サファイア基板を準備する工程と、
ミストCVD法により、前記サファイア基板上に、ガリウム、鉄、クロム、アルミニウム、インジウムのうちの少なくとも1つを含む菱面体晶構造を有する酸化物からなる緩衝層を形成する工程と、
ミストCVD法により、前記緩衝層上に、菱面体晶構造を有するITO(Indium Tin Oxide)からなる導電体層を形成する工程と、を含む。
The method for producing a substrate according to the present invention includes:
Preparing a sapphire substrate;
Forming a buffer layer made of an oxide having a rhombohedral structure containing at least one of gallium, iron, chromium, aluminum, and indium on the sapphire substrate by mist CVD;
Forming a conductor layer made of ITO (Indium Tin Oxide) having a rhombohedral crystal structure on the buffer layer by a mist CVD method.
本発明によれば、基体が、ガリウム、鉄、クロム、インジウムおよびアルミニウムのうち少なくとも1つを含む菱面体晶構造を有する酸化物からなる緩衝層と、緩衝層の上に形成された菱面体晶構造を有するITO(Indium Tin Oxide)(rh−ITO)からなる導電体層と、を備える。これにより、基体の導電体層側に結晶性のよいGaN層を形成することができるので、例えばこの基体における導電体層側に積層されたGaN層を有する発光素子またはその他半導体素子を作製した場合、この発光素子またはその他半導体素子の特性および信頼性を向上させることができる。つまり、特性が良好であり信頼性も高い発光素子またはその他半導体素子を実現することができる。 According to the present invention, the base is a buffer layer made of an oxide having a rhombohedral structure containing at least one of gallium, iron, chromium, indium and aluminum, and a rhombohedral crystal formed on the buffer layer. And a conductive layer made of ITO (Indium Tin Oxide) (rh-ITO) having a structure. As a result, a GaN layer with good crystallinity can be formed on the conductor layer side of the substrate. For example, when a light emitting device or other semiconductor device having a GaN layer laminated on the conductor layer side of this substrate is produced. The characteristics and reliability of this light emitting element or other semiconductor element can be improved. That is, a light-emitting element or other semiconductor element with favorable characteristics and high reliability can be realized.
(実施形態1)
以下、本発明の実施形態1に係る基体について図面を参照しながら説明する。本実施形態に係る基体10は、図1に示すように、サファイア基板1と、サファイア基板1上に形成された緩衝層2と、緩衝層2上に形成された導電体層3と、を備える。サファイア基板1は、少なくとも緩衝層2が形成される側の表面が平坦であり且つ表面がc面、r面、a面およびm面のいずれかである。また、サファイア基板1は、PSS(Patterned Sapphire Substrate、以下「PSS基板」と称する。)、即ち、少なくとも緩衝層2が形成される側の表面がc面であり且つ表面に規則正しく整列した微細な凹凸が形成されたものであってもよい。
(Embodiment 1)
Hereinafter, the substrate according to Embodiment 1 of the present invention will be described with reference to the drawings. As shown in FIG. 1, the base 10 according to the present embodiment includes a sapphire substrate 1, a buffer layer 2 formed on the sapphire substrate 1, and a conductor layer 3 formed on the buffer layer 2. . The sapphire substrate 1 has a flat surface on at least the side on which the buffer layer 2 is formed, and the surface is any one of c-plane, r-plane, a-plane, and m-plane. Further, the sapphire substrate 1 is PSS (Patterned Sapphire Substrate, hereinafter referred to as “PSS substrate”), that is, a fine unevenness in which at least the surface on which the buffer layer 2 is formed is c-plane and regularly aligned on the surface. May be formed.
緩衝層2は、ガリウム、鉄、クロム、アルミニウム、インジウムのうちの少なくとも1つを含む菱面体晶構造を有する酸化物から形成されており、そのa軸長は0.4754nmから0.5487nmの間の範囲にある。緩衝層2は、例えばα−Fe2O3、α−Cr2O3、α−Al2O3、α−In2O3またはα−Ga2O3から形成されている。 The buffer layer 2 is formed of an oxide having a rhombohedral structure including at least one of gallium, iron, chromium, aluminum, and indium, and the a-axis length is between 0.4754 nm and 0.5487 nm. It is in the range. The buffer layer 2 is made of, for example, α-Fe 2 O 3 , α-Cr 2 O 3 , α-Al 2 O 3 , α-In 2 O 3 or α-Ga 2 O 3 .
導電体層3は、菱面体晶構造を有するITO(Indium Tin Oxide、rh−ITO)から形成されている。なお、導電体層3は、ITO以外に、不純物としてチタン、ジルコニウム、フッ素および塩素のうちの少なくとも1つを含むインジウム酸化物から形成されていてもよい。 The conductor layer 3 is made of ITO (Indium Tin Oxide, rh-ITO) having a rhombohedral crystal structure. The conductor layer 3 may be formed of indium oxide containing at least one of titanium, zirconium, fluorine, and chlorine as impurities in addition to ITO.
本実施形態に係る基体は、ミストCVD(Chemical Vapor Deposition)法を用いて、サファイア基板1上に緩衝層2を積層する工程と、緩衝層2上に導電体層3を積層する工程と、を順に行うことにより製造される。ミストCVD法を用いた基体の製造では、図2に示すようなミストCVD装置が使用される。このミストCVD装置は、ガス供給源21と流量計23と原料供給容器31と貯水容器33と超音波振動子35と反応容器41とヒータ42とサセプタ43とを備える。ガス供給源21と原料供給容器31とは第1ガス供給管P1を介して接続されている。原料供給容器31と反応容器41とは第2ガス供給管P2を介して接続されている。また、反応容器41には、反応容器41内の余分なガスを排出するための排気管P3が接続されている。原料供給容器31には、緩衝層2を形成する酸化物の前駆体原料または導電体層3を形成するITOの前駆体原料を溶媒(例えば水、塩酸)に溶解させてなる原料溶液32が貯留されている。図2では原料供給容器31は一つのみが記載されており、緩衝層2と導電体層3を順次形成することができるが、緩衝層2用と導電体層3用の二つの原料供給容器31を備えて、緩衝層2を形成する時と導電体層3を形成する時とで切り替えて連続して形成することもできる。 The substrate according to the present embodiment includes a step of laminating the buffer layer 2 on the sapphire substrate 1 and a step of laminating the conductor layer 3 on the buffer layer 2 using a mist CVD (Chemical Vapor Deposition) method. Manufactured in order. In the manufacture of a substrate using the mist CVD method, a mist CVD apparatus as shown in FIG. 2 is used. The mist CVD apparatus includes a gas supply source 21, a flow meter 23, a raw material supply container 31, a water storage container 33, an ultrasonic vibrator 35, a reaction container 41, a heater 42, and a susceptor 43. The gas supply source 21 and the raw material supply container 31 are connected via a first gas supply pipe P1. The raw material supply container 31 and the reaction container 41 are connected via a second gas supply pipe P2. The reaction vessel 41 is connected to an exhaust pipe P3 for discharging excess gas in the reaction vessel 41. The raw material supply container 31 stores a raw material solution 32 formed by dissolving an oxide precursor raw material for forming the buffer layer 2 or an ITO precursor raw material for forming the conductor layer 3 in a solvent (for example, water or hydrochloric acid). Has been. In FIG. 2, only one raw material supply container 31 is shown, and the buffer layer 2 and the conductor layer 3 can be formed sequentially, but two raw material supply containers for the buffer layer 2 and the conductor layer 3 are formed. 31 can be formed continuously by switching between the formation of the buffer layer 2 and the formation of the conductor layer 3.
緩衝層2を形成する酸化物の前駆体原料としては、β−ジケトン化合物、アルコール化合物等から選択される1種類または複数種類とガリウム、鉄、クロム、インジウム、アルミニウム等の金属との化合物が挙げられる。また、導電体層3を形成する酸化物の前駆体原料としては、β−ジケトン化合物、アルコール化合物等から選択される1種類または複数種類の化合物と、インジウムとの化合物または錫、チタン、ジルコニウムの塩素化合物と、が挙げられる。 Examples of the precursor material for the oxide forming the buffer layer 2 include compounds of one or more selected from β-diketone compounds, alcohol compounds, and the like, and metals such as gallium, iron, chromium, indium, and aluminum. It is done. The precursor material for the oxide forming the conductor layer 3 includes one or more compounds selected from β-diketone compounds, alcohol compounds, etc., and a compound of indium or tin, titanium, zirconium. And chlorine compounds.
ガス供給源21は、霧状の原料溶液を、反応用器41内に送り込むための空気、窒素または酸素等のキャリアガスを原料供給容器31へ供給する。貯水容器33には、超音波整合用の水34が貯められており、原料供給容器31は、その一部が貯水容器33に貯められた水34に浸かった状態で貯水容器33の内側に配置されている。貯水容器33には、超音波振動子35が固定されている。超音波振動子35で発生した超音波は、貯水容器33に貯められた整合用の水34を介して原料供給容器31に貯められた原料溶液32に伝達する。 The gas supply source 21 supplies a carrier gas such as air, nitrogen, or oxygen for feeding the atomized raw material solution into the reaction vessel 41 to the raw material supply container 31. Ultrasound matching water 34 is stored in the water storage container 33, and the raw material supply container 31 is disposed inside the water storage container 33 with a part of the raw material supply container 31 immersed in the water 34 stored in the water storage container 33. Has been. An ultrasonic transducer 35 is fixed to the water storage container 33. The ultrasonic waves generated by the ultrasonic vibrator 35 are transmitted to the raw material solution 32 stored in the raw material supply container 31 through the matching water 34 stored in the water storage container 33.
次に、ミストCVD装置の動作について説明する。まず、超音波振動子35が振動することにより、整合用の水34を介して原料溶液32に振動エネルギが伝達し、その振動エネルギにより原料溶液32が霧状(ミスト)になる。そして、霧状になった原料溶液が、ガス供給源21から原料供給容器31内に供給されるキャリアガスにより、第2ガス供給管P2を通じて反応容器41内に送り込まれる。このとき、流量計23を確認しながら第1ガス供給管P1を流れるキャリアガスの流量を調節することにより、反応容器41に送り込む原料溶液の量を調節する。反応容器41内に送り込まれた霧状の原料溶液は、反応容器41内でサセプタ43に支持されたサファイア基板1の表面に供給される。サファイア基板1の表面に供給された霧状の原料溶液が、ヒータ42により加熱されると、その原料溶液中の金属化合物と水とが化学反応し、サファイア基板1の表面に金属酸化物が成長する。 Next, the operation of the mist CVD apparatus will be described. First, when the ultrasonic vibrator 35 vibrates, vibration energy is transmitted to the raw material solution 32 via the matching water 34, and the raw material solution 32 becomes mist (mist) by the vibration energy. Then, the atomized raw material solution is sent into the reaction vessel 41 through the second gas supply pipe P2 by the carrier gas supplied from the gas supply source 21 into the raw material supply vessel 31. At this time, the amount of the raw material solution fed into the reaction vessel 41 is adjusted by adjusting the flow rate of the carrier gas flowing through the first gas supply pipe P <b> 1 while checking the flow meter 23. The atomized raw material solution fed into the reaction vessel 41 is supplied to the surface of the sapphire substrate 1 supported by the susceptor 43 in the reaction vessel 41. When the mist-like raw material solution supplied to the surface of the sapphire substrate 1 is heated by the heater 42, the metal compound in the raw material solution and water chemically react, and a metal oxide grows on the surface of the sapphire substrate 1. To do.
サファイア基板1上に緩衝層2を積層する工程では、原料溶液として、ガリウム、鉄、クロムのうちの少なくとも1つを含む前駆体原料を溶媒に溶解させたものを使用する。サファイア基板1は、300℃から1000℃の間の温度に加熱される。この工程では、ガリウム、鉄、クロムのうちの少なくとも1つを含み、菱面体晶構造を有し且つそのa軸長が0.4952nmから0.5053nmの間の長さである酸化物からなる緩衝層2が形成される。 In the step of laminating the buffer layer 2 on the sapphire substrate 1, a raw material solution obtained by dissolving a precursor raw material containing at least one of gallium, iron, and chromium in a solvent is used. The sapphire substrate 1 is heated to a temperature between 300 ° C. and 1000 ° C. In this step, the buffer is made of an oxide containing at least one of gallium, iron, and chromium, having a rhombohedral structure, and having an a-axis length between 0.4952 nm and 0.5053 nm. Layer 2 is formed.
また、サファイア基板1上に緩衝層2を積層する工程では、原料溶液として、ガリウム、鉄、クロムの他にインジウム、アルミニウムのうちの少なくとも1つを含む前駆体原料を使用してもよい。この場合、菱面体晶構造を有し且つそのa軸長が0.4754nmから0.5487nmの間の長さである酸化物からなる緩衝層2が形成される。 In the step of laminating the buffer layer 2 on the sapphire substrate 1, a precursor material containing at least one of indium and aluminum in addition to gallium, iron, and chromium may be used as a raw material solution. In this case, the buffer layer 2 made of an oxide having a rhombohedral structure and an a-axis length between 0.4754 nm and 0.5487 nm is formed.
緩衝層2上に導電体層3を積層する工程では、原料溶液として、錫を含むインジウムの前駆体原料を溶媒に溶解させたものを使用する。緩衝層2が積層されたサファイア基板1は、300℃から1000℃の間の温度に加熱される。この工程では、菱面体晶構造を有するITO(rh−ITO)からなる導電体層3が形成される。 In the step of laminating the conductor layer 3 on the buffer layer 2, a raw material solution in which a precursor raw material of indium containing tin is dissolved in a solvent is used. The sapphire substrate 1 on which the buffer layer 2 is laminated is heated to a temperature between 300 ° C. and 1000 ° C. In this step, the conductor layer 3 made of ITO having a rhombohedral structure (rh-ITO) is formed.
また、緩衝層2上に導電体層3を積層する工程では、原料溶液として、チタン、ジルコニウム、フッ素、塩素のうちの少なくとも1つを含むインジウムの前駆体原料を溶媒に溶解させたものを使用してもよい。この場合、菱面体晶構造を有し、チタン、ジルコニウム、フッ素、塩素のうちの少なくとも1つが不純物としてドーピングされた酸化インジウムからなる導電体層3が形成される。このようなITO等の不純物がドーピングされた酸化インジウムは、不純物がドーピングされていない酸化インジウムよりもキャリア密度が高く、抵抗が低い。上記不純物がドーピングされた各種酸化インジウムの中では、特に、ITOが最も抵抗が低い。また、原料溶液として、錫、チタン、ジルコニウム、フッ素、塩素のうちの少なくとも1つの他に、ガリウム、アルミニウム、鉄、クロムのうちの少なくとも1つを含むインジウムの前駆体原料を溶媒に溶解させたものを使用してもよい。この場合、GaNのみならず、GaNにAlを化合させAlGaN(アルミニウムガリウムナイトライド)や、AlN(アルミナイトライド)、AnGaInN(アルミニウムインジウムガリウムナイトライド)とも良好に格子整合させることができる導電体層3が形成される。 In the step of laminating the conductor layer 3 on the buffer layer 2, a raw material solution in which an indium precursor raw material containing at least one of titanium, zirconium, fluorine, and chlorine is dissolved in a solvent is used. May be. In this case, the conductor layer 3 having a rhombohedral structure and made of indium oxide doped with at least one of titanium, zirconium, fluorine, and chlorine as an impurity is formed. Such indium oxide doped with impurities such as ITO has a higher carrier density and lower resistance than indium oxide not doped with impurities. Among various indium oxides doped with the impurities, ITO has the lowest resistance. Further, as a raw material solution, an indium precursor raw material containing at least one of gallium, aluminum, iron, and chromium in addition to at least one of tin, titanium, zirconium, fluorine, and chlorine was dissolved in a solvent. Things may be used. In this case, not only GaN, but also a conductor layer that can combine Al with GaN and lattice match well with AlGaN (aluminum gallium nitride), AlN (aluminum nitride), and AnGaInN (aluminum indium gallium nitride). 3 is formed.
以上説明したように、本実施形態に係る基体10は、サファイア基板1の表面に緩衝層2を介してGaNと格子整合する菱面体晶構造を有するITO(rh−ITO)を含む導電体層3を備える。これにより、基体10における導電体層3側に結晶性のよいGaN層を形成することができるので、例えばこの基体10における導電体層3側に積層されたGaN層を有する発光素子またはその他半導体素子を作製した場合、この発光素子またはその他半導体素子の特性および信頼性を向上させることができる。つまり、特性が良好であり信頼性も高い発光素子および他の半導体素子を実現することができる。また、本実施の形態に係る基体10は、青色光に対して略透明であり、青色の波長帯域(415nm〜500nm)において80%以上の透過率を有する。これにより、例えばこの基体10における導電体層3側に青色光を発する発光素子を形成した場合、その光の取り出し効率を向上させることができる。また、発光素子の基体10側から外部へ光を取り出すことも可能となる。 As described above, the base body 10 according to the present embodiment has the conductor layer 3 containing ITO (rh-ITO) having a rhombohedral structure lattice-matched with GaN via the buffer layer 2 on the surface of the sapphire substrate 1. Is provided. Thereby, a GaN layer with good crystallinity can be formed on the conductor layer 3 side of the base body 10, so that, for example, a light-emitting element or other semiconductor element having a GaN layer stacked on the conductor layer 3 side of the base body 10 When the is manufactured, the characteristics and reliability of the light-emitting element or other semiconductor elements can be improved. That is, a light-emitting element and other semiconductor elements with favorable characteristics and high reliability can be realized. In addition, the substrate 10 according to the present embodiment is substantially transparent to blue light, and has a transmittance of 80% or more in the blue wavelength band (415 nm to 500 nm). Thereby, for example, when a light emitting element that emits blue light is formed on the side of the conductor layer 3 in the substrate 10, the light extraction efficiency can be improved. It is also possible to extract light from the base 10 side of the light emitting element to the outside.
また、本実施形態に係る基体10の製造方法で採用するミストCVD法は、非真空プロセスからなる手法であるので、真空雰囲気を実現するための構成が不要であるため装置の簡素化を図ることができる。また、ミストCVD法によれば、一般的にスパッタ法や他のCVD法に比べて、歪みやダメージの少ない薄膜が作製できる。 In addition, since the mist CVD method employed in the method for manufacturing the substrate 10 according to the present embodiment is a technique comprising a non-vacuum process, a configuration for realizing a vacuum atmosphere is not required, so that the apparatus can be simplified. Can do. In addition, according to the mist CVD method, a thin film with less distortion and damage can be generally produced as compared with a sputtering method or other CVD methods.
なお、緩衝層2、導電体層3を製造するのに用いる方法は、ミストCVD法に限定されるものではなく、スパッタ法、他のCVD法等が採用されてもよい。また、ミストCVD法において霧状の原料溶液を生成する方法として、例えば2流体スプレーノズルを用いる方法が採用されてもよい。 Note that the method used to manufacture the buffer layer 2 and the conductor layer 3 is not limited to the mist CVD method, and a sputtering method, other CVD methods, or the like may be employed. Further, as a method for generating a mist-like raw material solution in the mist CVD method, for example, a method using a two-fluid spray nozzle may be employed.
(実施形態2)
本実施形態に係る発光素子100は、縦型LED(Light Emitting Diode)であり、図3に示すように、結晶方位がc面であり且つ表面に微細な凹凸形状が形成されたサファイア基板(PSS基板)1上に、緩衝層2、導電体層3が順に積層された基体10を備える。ここで、基体10の導電体層3は、抵抗が十分に低いので、電極(第2電極)として機能する。この発光素子100は、第1クラッド層104と発光層105と第2クラッド層106と電極層107(第1電極)とを備える。第1クラッド層104は、基体10の導電体層3側に形成され、n型GaNからなる。発光層105は、例えばMQW(Multi Quantum Well)構造を有し、第1クラッド層104上に形成されている。第2クラッド層106は、発光層105上に形成され、p型GaNからなる。電極層107は、例えばITOのような導電体材料から形成されている。この電極層107は、第2クラッド層106上に形成されている。
(Embodiment 2)
The light emitting device 100 according to the present embodiment is a vertical LED (Light Emitting Diode), and as shown in FIG. 3, a sapphire substrate (PSS) having a crystal orientation of c-plane and a fine uneven shape formed on the surface. The substrate 10 is provided with a base 10 on which a buffer layer 2 and a conductor layer 3 are sequentially laminated. Here, since the conductor layer 3 of the base 10 has a sufficiently low resistance, it functions as an electrode (second electrode). The light emitting device 100 includes a first cladding layer 104, a light emitting layer 105, a second cladding layer 106, and an electrode layer 107 (first electrode). The first cladding layer 104 is formed on the side of the conductor layer 3 of the base 10 and is made of n-type GaN. The light emitting layer 105 has, for example, an MQW (Multi Quantum Well) structure, and is formed on the first cladding layer 104. The second cladding layer 106 is formed on the light emitting layer 105 and is made of p-type GaN. The electrode layer 107 is made of a conductive material such as ITO. The electrode layer 107 is formed on the second cladding layer 106.
この発光素子100では、導電体層3と電極層107との間に電圧を印加することにより発光層105に電流を注入すると、発光層105が発光する。発光層105から放出される光の一部は、第1クラッド層104を透過して基体10のサファイア基板1の表面に形成された微細な凹凸に到達する。そして、サファイア基板1の表面に形成された微細な凹凸にまで到達した光の一部がその凹凸で散乱されることにより発光素子100の外部(例えば上方)に効率良く取り出される。これにより、発光層105で発生した光は、発光素子100の外部へ高い効率で取り出される。また、基体10の導電体層3と電極層107とは、発光層105の厚さ方向において発光層105を挟んで対面する形で配置されている。これにより、発光層105には、電流が略均一に注入されるので、LED100は、発光効率が高く且つ信頼性も高いものとなる。導電体層3には、例えばその一部に接する金属からなる電極体(図示せず)を介して電圧が印加される。 In the light emitting element 100, when a current is injected into the light emitting layer 105 by applying a voltage between the conductor layer 3 and the electrode layer 107, the light emitting layer 105 emits light. A part of the light emitted from the light emitting layer 105 passes through the first cladding layer 104 and reaches the fine irregularities formed on the surface of the sapphire substrate 1 of the base 10. Then, a part of the light reaching the fine unevenness formed on the surface of the sapphire substrate 1 is scattered by the unevenness, so that the light is efficiently extracted outside (for example, above) the light emitting element 100. Accordingly, light generated in the light emitting layer 105 is extracted with high efficiency to the outside of the light emitting element 100. In addition, the conductor layer 3 and the electrode layer 107 of the substrate 10 are arranged so as to face each other with the light emitting layer 105 in the thickness direction of the light emitting layer 105. Thereby, current is injected into the light emitting layer 105 substantially uniformly, so that the LED 100 has high light emission efficiency and high reliability. A voltage is applied to the conductor layer 3 through, for example, an electrode body (not shown) made of a metal in contact with a part of the conductor layer 3.
なお、サファイア基板1は、PSS基板に限らず、例えば結晶方位がc面、r面、a面またはm面であり且つ表面が平坦な基板であってもよい。 Note that the sapphire substrate 1 is not limited to a PSS substrate, and may be a substrate whose crystal orientation is c-plane, r-plane, a-plane or m-plane and whose surface is flat, for example.
また、発光素子100は、LEDに限定されない。例えば、前述の発光素子100のサファイア基板1側と電極層107側とに反射層(図示せず)を設けることにより、発光層105の厚さ方向に沿ってレーザ光を放出する面発光レーザダイオードであってもよい。或いは、発光素子100における、発光層105の厚さ方向に直交する方向の両側に反射部が設けられたレーザダイオードであってもよい。 Moreover, the light emitting element 100 is not limited to LED. For example, a surface emitting laser diode that emits laser light along the thickness direction of the light emitting layer 105 by providing a reflective layer (not shown) on the sapphire substrate 1 side and the electrode layer 107 side of the light emitting element 100 described above. It may be. Alternatively, the light emitting element 100 may be a laser diode provided with reflection portions on both sides in a direction orthogonal to the thickness direction of the light emitting layer 105.
更に、本発明は発光素子100に限らず、例えば実施形態1で説明した基体10上にHEMT等のスイッチング素子が形成された半導体素子であってもよい。或いは、実施形態1で説明した基体10を備えるIGBT(Insulated Gate Bipolar Transistor)やサイリスタ等の他のスイッチング素子やダイオード(整流素子)であってもよい。 Furthermore, the present invention is not limited to the light emitting element 100, and may be a semiconductor element in which a switching element such as a HEMT is formed on the substrate 10 described in the first embodiment. Alternatively, another switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a thyristor including the base body 10 described in the first embodiment or a diode (rectifier element) may be used.
本発明に係る基体について、実施例および比較例に基づいて説明する。比較例に係る基体は、サファイア基板1上に導電体層3のみを形成したものである。各実施例に係る基体10の製造方法は、実施形態1で説明したように、サファイア基板1上に緩衝層2を積層する工程と、緩衝層2上に導電体層3を積層する工程と、からなる。一方、比較例に係る基体の製造方法は、サファイア基板1上に導電体層3を積層する工程のみからなる。比較例に係る基体の製造方法においてもミストCVD法が採用される。 The substrate according to the present invention will be described based on examples and comparative examples. The substrate according to the comparative example is obtained by forming only the conductor layer 3 on the sapphire substrate 1. As described in the first embodiment, the method of manufacturing the substrate 10 according to each example includes the step of stacking the buffer layer 2 on the sapphire substrate 1, the step of stacking the conductor layer 3 on the buffer layer 2, and Consists of. On the other hand, the substrate manufacturing method according to the comparative example includes only a step of laminating the conductor layer 3 on the sapphire substrate 1. The mist CVD method is also employed in the substrate manufacturing method according to the comparative example.
(基体の製造条件等について)
各実施例に係る基体10並びに比較例に係る基体の製造に用いるミストCVD装置の超音波振動子として2.4MHzの周波数で振動する超音波振動子(本多電子社製、HM-2412)を採用した。また、このミストCVD装置で用いるキャリアガスとして窒素を採用した。
(Substrate manufacturing conditions, etc.)
An ultrasonic vibrator (HM-2412, manufactured by Honda Electronics Co., Ltd.) that vibrates at a frequency of 2.4 MHz is used as the ultrasonic vibrator of the mist CVD apparatus used for manufacturing the base body 10 according to each example and the base body according to the comparative example. Adopted. Moreover, nitrogen was adopted as a carrier gas used in this mist CVD apparatus.
全ての実施例に係る緩衝層2を積層する工程では、サファイア基板1を、反応容器41内のサセプタ43に載置してからヒータ42により450℃に加熱された状態にした。この緩衝層2を積層する工程での成膜時間は1minに設定した。 In the step of laminating the buffer layers 2 according to all the examples, the sapphire substrate 1 was placed on the susceptor 43 in the reaction vessel 41 and then heated to 450 ° C. by the heater 42. The film formation time in the step of laminating the buffer layer 2 was set to 1 min.
全ての実施例に係る導電体層3を積層する工程では、緩衝層2が積層されたサファイア基板1の緩衝層2上に導電体層3を積層するのに対して、全ての比較例に係る導電体層3を積層する工程では、サファイア基板1上に直接導電体層3を積層する。また、全ての実施例および比較例に係る導電体層3を積層する工程のいずれにおいても、サファイア基板1を反応容器41内のサセプタ43に載置してからヒータ42により500℃に加熱された状態にした。また、この工程では、原料溶液として、インジウムアセチルアセトナートと塩化錫(II)を水と塩酸に溶解させたものを採用した。この導電体層3を積層する工程での成膜時間は30minに設定した。 In the step of laminating the conductor layers 3 according to all the examples, the conductor layer 3 is laminated on the buffer layer 2 of the sapphire substrate 1 on which the buffer layer 2 is laminated, whereas all the comparative examples are concerned. In the step of laminating the conductor layer 3, the conductor layer 3 is directly laminated on the sapphire substrate 1. In any of the steps of laminating the conductor layers 3 according to all the examples and comparative examples, the sapphire substrate 1 was placed on the susceptor 43 in the reaction vessel 41 and then heated to 500 ° C. by the heater 42. It was in a state. In this step, a raw material solution in which indium acetylacetonate and tin (II) chloride were dissolved in water and hydrochloric acid was used. The film formation time in the step of laminating the conductor layer 3 was set to 30 minutes.
以下、表1に各実施例、各比較例におけるサファイア基板の種類と、緩衝層2を形成する工程の有無、緩衝層2の種類を纏めたものを示す。
表1において、緩衝層2の種類が酸化ガリウム「Ga2O3」の場合、緩衝層2を積層する工程で用いる原料溶液として、ガリウムアセチルアセトナートを水と塩酸に溶解させたものを採用した。 In Table 1, when the type of the buffer layer 2 is gallium oxide “Ga 2 O 3 ”, a solution in which gallium acetylacetonate is dissolved in water and hydrochloric acid is used as a raw material solution used in the step of laminating the buffer layer 2. .
(基体の評価結果について)
表1に示す各実施例および各比較例に係る基体について、結晶構造の確認、導電体層3の比抵抗値、導電体層3側の表面のSEM観察および透過光スペクトル測定を実施することにより各基体を評価した。
(About the evaluation results of the substrate)
By carrying out the confirmation of the crystal structure, the specific resistance value of the conductor layer 3, the SEM observation of the surface on the conductor layer 3 side, and the transmitted light spectrum measurement for the substrates according to the examples and comparative examples shown in Table 1. Each substrate was evaluated.
各実施例および各比較例に係る基体の緩衝層2および導電体層3の結晶構造は、X線回折(XRD)測定装置(BRUKER社製、D8 DISCOVER)を用いて測定される回折ピークの位置により確認した。 The crystal structures of the buffer layer 2 and the conductor layer 3 of the substrate according to each example and each comparative example are the positions of diffraction peaks measured using an X-ray diffraction (XRD) measuring apparatus (manufactured by BRUKER, D8 DISCOVER). Confirmed by
各実施例および各比較例に係る導電体層3の比抵抗は、4探針法を採用したシート抵抗測定器(三菱化学アナリテック社製、ロレスタGP MCP−T610型)を用いて測定した。 The specific resistance of the conductor layer 3 according to each example and each comparative example was measured by using a sheet resistance measuring instrument (manufactured by Mitsubishi Chemical Analytech Co., Ltd., Loresta GP MCP-T610 type) employing a 4-probe method.
各実施例および各比較例に係る基体の導電体層3側の表面の観察は、電子顕微鏡(SEM)(日本電子社製、JSM7400)を用いて行った。 Observation of the surface on the conductor layer 3 side of the substrate according to each example and each comparative example was performed using an electron microscope (SEM) (manufactured by JEOL Ltd., JSM7400).
基体の透過光スペクトル測定は、透過率測定器(日立ハイテクサイエンス社製、UV−VIS U−4100)を用いて行った。 The transmitted light spectrum of the substrate was measured using a transmittance meter (manufactured by Hitachi High-Tech Science Co., Ltd., UV-VIS U-4100).
以下、各実施例に係る基体10並びに各比較例に係る基体に対して行った評価の結果について個別に詳述する。
(実施例1)
XRDによれば、図4(A)に示すように、菱面体晶構造を有するITO(rh−ITO)に対応した(0006)の回折ピークが確認できた。即ち、菱面体晶構造を有するITOからなる導電体層3が形成されていることが判った。また、c面のサファイア基板1に対応する回折ピーク(α−Al2O3(0006))と、菱面体晶構造を有する酸化ガリウムに対応するピーク(α−Ga2O3(0006))とが確認できた。このことから、緩衝層2が菱面体晶構造を有する酸化ガリウムであることが判った。つまり、緩衝層2であるα−Ga2O3層上にGaNと格子整合する菱面体晶構造を有するITOからなる導電体層3が形成されていることが判った。導電体層3のシート抵抗から算出した比抵抗は、4.0×10−4Ω・cmであった。基体の導電体層3側の表面では、図5(A)に示すように、導電体層3が連続的に繋がっていることが判った。このように、導電体層3が連続的に繋がっていることにより、導電体層3の比抵抗が低くなると考えられた。なお、導電体層3を電極として機能させるためには、導電体層3の比抵抗の大きさは、一般的に1.0×10−3Ω・cm以下であることが好ましい。これに対して、実施例1の導電体層3はこの導電体層3を電極として機能させるため条件を満足していると言える。
Hereinafter, the results of evaluation performed on the base 10 according to each example and the base according to each comparative example will be described in detail.
Example 1
According to XRD, as shown in FIG. 4A, a diffraction peak of (0006) corresponding to ITO having a rhombohedral structure (rh-ITO) was confirmed. That is, it was found that the conductor layer 3 made of ITO having a rhombohedral crystal structure was formed. Further, a diffraction peak (α-Al 2 O 3 (0006)) corresponding to the c-plane sapphire substrate 1 and a peak (α-Ga 2 O 3 (0006)) corresponding to gallium oxide having a rhombohedral crystal structure, Was confirmed. From this, it was found that the buffer layer 2 was gallium oxide having a rhombohedral crystal structure. That is, it was found that the conductor layer 3 made of ITO having a rhombohedral crystal structure lattice-matched with GaN was formed on the α-Ga 2 O 3 layer as the buffer layer 2. The specific resistance calculated from the sheet resistance of the conductor layer 3 was 4.0 × 10 −4 Ω · cm. As shown in FIG. 5A, it was found that the conductor layer 3 was continuously connected on the surface of the base on the conductor layer 3 side. Thus, it was thought that the specific resistance of the conductor layer 3 was lowered by the continuous connection of the conductor layer 3. In order to cause the conductor layer 3 to function as an electrode, it is generally preferable that the specific resistance of the conductor layer 3 is 1.0 × 10 −3 Ω · cm or less. On the other hand, it can be said that the conductor layer 3 of Example 1 satisfies the condition because the conductor layer 3 functions as an electrode.
(比較例1)
XRDによれば、図4(B)に示すように、菱面体晶構造を有するITOに対応したピークは確認されなかった。導電体層3のシート抵抗は、シート抵抗器の測定限界を超えるほど高い抵抗値を示した。基体の導電体層側の表面では、図5(B)に示すように、凹凸の凸部分(山の部分)のみに導電体層が形成され、凹凸の凹部分(谷の部分)には導電体層が形成されていないことが判った。このように、凹部分に導電体層3が形成されず隣接する凸部分に形成された導電体層同士が電気的に絶縁されているために、導電体層のシート抵抗が高くなると考えられた。
(Comparative Example 1)
According to XRD, as shown in FIG. 4B, no peak corresponding to ITO having a rhombohedral structure was confirmed. The sheet resistance of the conductor layer 3 showed a higher resistance value that exceeded the measurement limit of the sheet resistor. On the surface of the substrate on the conductor layer side, as shown in FIG. 5 (B), a conductor layer is formed only on the concave and convex portions (mountain portions) and conductive on the concave and convex portions (valley portions). It was found that no body layer was formed. Thus, since the conductor layer 3 was not formed in the concave portion and the conductor layers formed in the adjacent convex portions were electrically insulated from each other, it was considered that the sheet resistance of the conductor layer was increased. .
実施例1、比較例1の評価結果から、緩衝層2が存在することにより、結晶方位がc面であり且つ表面に微細な凹凸形状が形成されたサファイア基板1の上方に、GaNと格子整合する菱面体晶構造を有するITOからなる導電体層3が形成されると言える。また、緩衝層2が存在することにより、サファイア基板1表面の凹凸形状の山の部分と谷の部分の両方において互いに連続的に繋がった形で導電体層3が形成されるので、導電体層3のシート抵抗が低くなる。このように、PSS基板において、緩衝層2を形成することによって結晶性の良い薄膜形成が難しいrh−ITO導電体層3が連続して形成できることはデバイス基板の特性にとって大きな効果である。 From the evaluation results of Example 1 and Comparative Example 1, due to the presence of the buffer layer 2, lattice matching with GaN is achieved above the sapphire substrate 1 having a crystal orientation of c-plane and a fine irregular shape formed on the surface. It can be said that the conductor layer 3 made of ITO having a rhombohedral crystal structure is formed. In addition, since the buffer layer 2 is present, the conductor layer 3 is continuously connected to each other at both the ridge and valley portions of the concavo-convex shape on the surface of the sapphire substrate 1. 3 sheet resistance becomes low. Thus, in the PSS substrate, the formation of the rh-ITO conductor layer 3 that is difficult to form a thin film with good crystallinity by forming the buffer layer 2 is a great effect on the characteristics of the device substrate.
(実施例2)
XRDによれば、図6(A)に示すように、菱面体晶構造を有するITO(rh−ITO)に対応した(0006)の回折ピーク、c面のサファイア基板1に対応する回折ピーク(α−Al2O3(0006))、緩衝層2に対応する菱面体晶構造を有する酸化ガリウムに対応するピーク(α−Ga2O3(0006))が確認できた。このことから、菱面体晶構造を有する酸化ガリウムからなる緩衝層2と、GaNと格子整合する菱面体晶構造を有するITOからなる導電体層3と、が形成されていることが判った。透過光スペクトルは、図7に示すようになった。図7から、青色の波長帯域(415〜500nm)における基体10の透過率が80%以上であることが判った。また、導電体層3のシート抵抗から算出した比抵抗は、2.4×10−4Ω・cmであった。従って、実施例2の導電体層3は前述の導電体層3を電極として機能させるため条件を満足していると言える。
(Example 2)
According to XRD, as shown in FIG. 6A, the diffraction peak of (0006) corresponding to ITO having rhombohedral structure (rh-ITO), the diffraction peak corresponding to c-plane sapphire substrate 1 (α -Al 2 O 3 (0006)), a peak corresponding to gallium oxide having a rhombohedral structure corresponding to the buffer layer 2 (α-Ga 2 O 3 (0006)) was confirmed. From this, it was found that the buffer layer 2 made of gallium oxide having a rhombohedral structure and the conductor layer 3 made of ITO having a rhombohedral structure lattice-matched with GaN were formed. The transmitted light spectrum was as shown in FIG. From FIG. 7, it was found that the transmittance of the substrate 10 in the blue wavelength band (415 to 500 nm) was 80% or more. The specific resistance calculated from the sheet resistance of the conductor layer 3 was 2.4 × 10 −4 Ω · cm. Therefore, it can be said that the conductor layer 3 of Example 2 satisfies the conditions for allowing the above-described conductor layer 3 to function as an electrode.
(比較例2)
XRDによれば、図6(B)に示すように、bcc構造を有するITO(bcc−ITO)に対応した(222)、(400)の回折ピーク、c面のサファイア基板1に対応する回折ピーク(α−Al2O3(0006))のみが確認できた。但し、菱面体晶構造を有するITO(rh−ITO)に対応する回折ピークは確認できなかった。
(Comparative Example 2)
According to XRD, as shown in FIG. 6B, diffraction peaks corresponding to (222) and (400) corresponding to ITO having a bcc structure (bcc-ITO), and diffraction peaks corresponding to sapphire substrate 1 on the c-plane. Only (α-Al 2 O 3 (0006)) could be confirmed. However, a diffraction peak corresponding to ITO having a rhombohedral crystal structure (rh-ITO) could not be confirmed.
実施例2、比較例2の評価結果から、緩衝層2が存在することにより、c面のサファイア基板1の上方に、GaNと格子整合する菱面体晶構造を有するITOを含む導電体層3が形成されると言える。 From the evaluation results of Example 2 and Comparative Example 2, when the buffer layer 2 is present, a conductor layer 3 containing ITO having a rhombohedral structure lattice-matched with GaN is present above the c-plane sapphire substrate 1. It can be said that it is formed.
(実施例3)
XRDによれば、図8(A)に示すように、菱面体晶構造を有するITO(rh−ITO)に対応した(10−12)の回折ピーク、r面のサファイア基板1に対応する回折ピーク(α−Al2O3(10−12))、緩衝層2に対応する菱面体晶構造を有する酸化ガリウムに対応するピーク(α−Ga2O3(10−12))が確認できた。このことから、菱面体晶構造を有する酸化ガリウムからなる緩衝層2と、GaNと格子整合する菱面体晶構造を有するITOからなる導電体層3とが形成されていることが判った。導電体層3のシート抵抗から算出した比抵抗は、3.0×10−4Ω・cmであった。従って、実施例3の導電体層3は前述の導電体層3を電極として機能させるため条件を満足していると言える。
(Example 3)
According to XRD, as shown in FIG. 8A, a diffraction peak corresponding to (10-12) corresponding to ITO having a rhombohedral structure (rh-ITO), and a diffraction peak corresponding to the r-plane sapphire substrate 1 A peak (α-Ga 2 O 3 (10-12)) corresponding to (α-Al 2 O 3 (10-12)) and gallium oxide having a rhombohedral structure corresponding to the buffer layer 2 was confirmed. From this, it was found that the buffer layer 2 made of gallium oxide having a rhombohedral structure and the conductor layer 3 made of ITO having a rhombohedral structure lattice-matched with GaN were formed. The specific resistance calculated from the sheet resistance of the conductor layer 3 was 3.0 × 10 −4 Ω · cm. Therefore, it can be said that the conductor layer 3 of Example 3 satisfies the conditions because the conductor layer 3 described above functions as an electrode.
(比較例3)
XRDによれば、図8(B)に示すように、bcc構造を有するITO(bcc−ITO)に対応した(400)の回折ピーク、r面のサファイア基板1に対応する回折ピーク(α−Al2O3(10−12))のみが確認できた。但し、菱面体晶構造を有するITO(rh−ITO)に対応する回折ピークは確認できなかった。即ち、緩衝層2が存在しない場合、GaNと格子整合する菱面体晶構造を有するITOを含む導電体層3が形成されないことが判った。
(Comparative Example 3)
According to XRD, as shown in FIG. 8B, a diffraction peak of (400) corresponding to ITO having a bcc structure (bcc-ITO), a diffraction peak corresponding to r-plane sapphire substrate 1 (α-Al Only 2 O 3 (10-12)) could be confirmed. However, a diffraction peak corresponding to ITO having a rhombohedral crystal structure (rh-ITO) could not be confirmed. That is, it was found that when the buffer layer 2 does not exist, the conductor layer 3 containing ITO having a rhombohedral structure lattice-matched with GaN is not formed.
実施例3、比較例3の評価結果から、緩衝層2が存在することにより、r面のサファイア基板1の上方に、GaNと格子整合する菱面体晶構造を有するITOからなる導電体層3が形成されると言える。 From the evaluation results of Example 3 and Comparative Example 3, when the buffer layer 2 is present, the conductor layer 3 made of ITO having a rhombohedral structure lattice-matched with GaN is formed above the r-plane sapphire substrate 1. It can be said that it is formed.
なお、実施例1から3では、c面、r面のサファイア基板1を有する基体10の例について説明したが、a面、m面のサファイア基板1を用いても菱面体晶構造を有するITOからなる導電体層3を有する基体10を得ることができると考えられる。例えばc面およびr面において格子整合度を算出すると、サファイア基板1のa軸長は0.4754nmであり菱面体晶構造を有するITOのa軸長は0.5487nmであるので、c面、r面のサファイア基板1表面と菱面体晶構造を有するITOとの間での格子不整合度は15.4%である。これに対して、a面およびm面において格子整合度を算出すると、サファイア基板1のc軸長は1.2982nmであり菱面体晶構造を有するITOのc軸長は1.4510nmであるので、a面、m面のサファイア基板1表面と菱面体晶構造を有するITOとの間での格子不整合度は11.8%である。即ち、a面、m面のサファイア基板1表面と菱面体晶構造を有するITOとの間での格子不整合度は、c面、r面のサファイア基板1表面と菱面体晶構造を有するITOとの間での格子不整合度に比べて小さい。これにより、菱面体晶構造を有するITOは、c面、r面のサファイア基板1上に比べて、a面、m面のサファイア基板1上の方が容易に形成できると考えられる。従って、a面、m面のサファイア基板1を用いても菱面体晶構造を有するITOからなる導電体層3を有する基体10を得ることができる。 In Examples 1 to 3, the example of the base body 10 having the c-plane and r-plane sapphire substrate 1 has been described. However, even if the a-plane and m-plane sapphire substrate 1 is used, the ITO has a rhombohedral crystal structure. It is considered that the base 10 having the conductor layer 3 can be obtained. For example, when the lattice matching degree is calculated in the c-plane and the r-plane, the a-axis length of the sapphire substrate 1 is 0.4754 nm, and the a-axis length of ITO having a rhombohedral crystal structure is 0.5487 nm. The degree of lattice mismatch between the surface of the sapphire substrate 1 and the ITO having a rhombohedral crystal structure is 15.4%. On the other hand, when the lattice matching degree is calculated in the a-plane and the m-plane, the c-axis length of the sapphire substrate 1 is 1.2982 nm, and the c-axis length of ITO having a rhombohedral crystal structure is 1.4510 nm. The degree of lattice mismatch between the surface of the a-plane and m-plane sapphire substrate 1 and ITO having a rhombohedral crystal structure is 11.8%. That is, the degree of lattice mismatch between the surface of the a-plane and m-plane sapphire substrate 1 and the ITO having a rhombohedral crystal structure is as follows. It is smaller than the degree of lattice mismatch between. Accordingly, it is considered that ITO having a rhombohedral crystal structure can be formed more easily on the a-plane and m-plane sapphire substrate 1 than on the c-plane and r-plane sapphire substrate 1. Therefore, even if the a-plane and m-plane sapphire substrate 1 is used, the base body 10 having the conductor layer 3 made of ITO having a rhombohedral crystal structure can be obtained.
また、酸化物緩衝層2としてα−Ga2O3を用いているが、α−Al2O3、α−Fe2O3、α−Cr2O3、α−In2O3を用いることもできる。 Further, α-Ga 2 O 3 is used as the oxide buffer layer 2, but α-Al 2 O 3 , α-Fe 2 O 3 , α-Cr 2 O 3 , and α-In 2 O 3 are used. You can also.
また、実施例に係る緩衝層2を積層する工程では、サファイア基板1を、反応容器41内のサセプタ43に載置してからヒータ42により450℃に加熱された状態にし、導電体層3を積層する工程のいずれにおいても、サファイア基板1を反応容器41内のサセプタ43に載置してからヒータ42により500℃に加熱された状態にしているが、いずれも300℃から1000℃の間で設定できる。好ましくは、緩衝層2形成工程では350℃から700℃に加熱された状態にし、導電体層3形成工程では400℃から800℃に加熱された状態に設定することができる。 Further, in the step of laminating the buffer layer 2 according to the embodiment, the sapphire substrate 1 is placed on the susceptor 43 in the reaction vessel 41 and then heated to 450 ° C. by the heater 42, and the conductor layer 3 is formed. In any of the laminating steps, the sapphire substrate 1 is placed on the susceptor 43 in the reaction vessel 41 and then heated to 500 ° C. by the heater 42, but both are between 300 ° C. and 1000 ° C. Can be set. Preferably, the buffer layer 2 forming step can be set to be heated to 350 ° C. to 700 ° C., and the conductor layer 3 forming step can be set to be heated to 400 ° C. to 800 ° C.
本発明に係る基体は、発光素子、太陽電池、高周波デバイス、パワーデバイス等に好適である。 The substrate according to the present invention is suitable for light-emitting elements, solar cells, high-frequency devices, power devices, and the like.
1:サファイア基板、2:緩衝層、3:導電体層、10:基体、21:ガス供給源、23:流量計、31:原料供給容器、33:貯水容器、35:超音波振動子、41:反応容器、42:ヒータ、43:サセプタ、100:発光素子、104:第1クラッド層、105:発光層、106:第2クラッド層、107:電極層、P1:第1ガス供給管、P2:第2ガス供給管、P3:排気管 1: sapphire substrate, 2: buffer layer, 3: conductor layer, 10: substrate, 21: gas supply source, 23: flow meter, 31: raw material supply container, 33: water storage container, 35: ultrasonic transducer, 41 : Reaction vessel, 42: heater, 43: susceptor, 100: light emitting element, 104: first cladding layer, 105: light emitting layer, 106: second cladding layer, 107: electrode layer, P1: first gas supply pipe, P2 : Second gas supply pipe, P3: Exhaust pipe
Claims (6)
前記サファイア基板上に形成され、ガリウム、鉄、クロム、アルミニウム、インジウムのうちの少なくとも1つを含む菱面体晶構造を有する酸化物からなる緩衝層と、
前記緩衝層の上に形成され、菱面体晶構造を有するITO(Indium Tin Oxide)からなる導電体層と、を備える、
基体。 A sapphire substrate,
A buffer layer formed on the sapphire substrate and made of an oxide having a rhombohedral structure including at least one of gallium, iron, chromium, aluminum, and indium;
A conductive layer made of ITO (Indium Tin Oxide) formed on the buffer layer and having a rhombohedral structure;
Substrate.
請求項1に記載の基体。 In the sapphire substrate, the crystal orientation is any one of c-plane, r-plane, a-plane and m-plane, and the surface on the buffer layer side in the thickness direction is flat.
The substrate according to claim 1.
請求項1に記載の基体。 The sapphire substrate has a c-plane crystal orientation and a concavo-convex shape formed on the surface on the buffer layer side in the thickness direction.
The substrate according to claim 1.
請求項1から3のいずれか1項に記載の基体。 The buffer layer includes at least one of α-Fe 2 O 3 , α-Al 2 O 3 , α-Ga 2 O 3 , α-Cr 2 O 3 , α-In 2 O 3 ,
The substrate according to any one of claims 1 to 3.
前記基体上に形成され、GaNを含む第1クラッド層と、
前記第1クラッド層上に形成された発光層と、
前記発光層上に形成された第2クラッド層と、
前記第2クラッド層上に形成された第1電極と、を備え、
前記基体の前記導電体層は、第2電極である、
発光素子。 A substrate according to any one of claims 1 to 4,
A first cladding layer formed on the substrate and containing GaN;
A light emitting layer formed on the first cladding layer;
A second cladding layer formed on the light emitting layer;
A first electrode formed on the second cladding layer,
The conductor layer of the substrate is a second electrode;
Light emitting element.
ミストCVD法により、前記サファイア基板上に、ガリウム、鉄、クロム、アルミニウム、インジウムのうちの少なくとも1つを含む菱面体晶構造を有する酸化物からなる緩衝層を形成する工程と、
ミストCVD法により、前記緩衝層上に、菱面体晶構造を有するITO(Indium Tin Oxide)からなる導電体層を形成する工程と、を含む、
基体の製造方法。 Preparing a sapphire substrate;
Forming a buffer layer made of an oxide having a rhombohedral structure containing at least one of gallium, iron, chromium, aluminum, and indium on the sapphire substrate by mist CVD;
Forming a conductor layer made of ITO (Indium Tin Oxide) having a rhombohedral structure on the buffer layer by a mist CVD method,
A method for manufacturing a substrate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015221683A JP6732201B2 (en) | 2015-11-11 | 2015-11-11 | Light emitting element |
JP2020078846A JP6890858B2 (en) | 2015-11-11 | 2020-04-28 | Substrate and method for manufacturing the substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015221683A JP6732201B2 (en) | 2015-11-11 | 2015-11-11 | Light emitting element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020078846A Division JP6890858B2 (en) | 2015-11-11 | 2020-04-28 | Substrate and method for manufacturing the substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017088454A true JP2017088454A (en) | 2017-05-25 |
JP6732201B2 JP6732201B2 (en) | 2020-07-29 |
Family
ID=58768963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015221683A Active JP6732201B2 (en) | 2015-11-11 | 2015-11-11 | Light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6732201B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018035044A (en) * | 2016-08-31 | 2018-03-08 | 株式会社Flosfia | Crystalline oxide semiconductor film and semiconductor device |
JP2019034882A (en) * | 2017-08-21 | 2019-03-07 | 株式会社Flosfia | Method of manufacturing crystal film |
JP2020098846A (en) * | 2018-12-18 | 2020-06-25 | 信越化学工業株式会社 | Manufacturing method of gallium oxide film |
CN111601773A (en) * | 2018-01-15 | 2020-08-28 | 国立大学法人东北大学 | ITO particles, dispersion, method for producing ITO particles, method for producing dispersion, and method for producing ITO film |
JPWO2021124006A1 (en) * | 2019-12-20 | 2021-06-24 | ||
JP2021127262A (en) * | 2020-02-12 | 2021-09-02 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
US20210376184A1 (en) * | 2018-11-05 | 2021-12-02 | King Abdullah University Of Science And Technology | Optoelectronic semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001089846A (en) * | 1999-07-16 | 2001-04-03 | Hoya Corp | Low resistance ito thin film and its preparation |
US20030003613A1 (en) * | 2001-06-27 | 2003-01-02 | Min-Hsun Hsieh | Light emitting diode having a transparent substrate and a method for manufacturing the same |
JP2011129718A (en) * | 2009-12-17 | 2011-06-30 | Showa Denko Kk | Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element, and electronic device |
JP2014072463A (en) * | 2012-09-28 | 2014-04-21 | Roca Kk | Semiconductor device and crystal |
-
2015
- 2015-11-11 JP JP2015221683A patent/JP6732201B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001089846A (en) * | 1999-07-16 | 2001-04-03 | Hoya Corp | Low resistance ito thin film and its preparation |
US20030003613A1 (en) * | 2001-06-27 | 2003-01-02 | Min-Hsun Hsieh | Light emitting diode having a transparent substrate and a method for manufacturing the same |
JP2011129718A (en) * | 2009-12-17 | 2011-06-30 | Showa Denko Kk | Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element, and electronic device |
JP2014072463A (en) * | 2012-09-28 | 2014-04-21 | Roca Kk | Semiconductor device and crystal |
Non-Patent Citations (2)
Title |
---|
N. SUZUKI, ET AL.: "Growth of corundum-structured (InxGa1-x)2O3 alloy thin films on sapphire substrates with buffer laye", JOURNAL OF CRYSTAL GROWTH, vol. 401, JPN6019027490, 2014, pages 670 - 672, ISSN: 0004211118 * |
N. SUZUKI, ET AL.: "Growth of corundum-structured In2O3 thin films on sapphire substrates with Fe2O3 buffer layers", JOURNAL OF CRYSTAL GROWTH, vol. 364, JPN6019027491, 2013, pages 30 - 33, ISSN: 0004211119 * |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018035044A (en) * | 2016-08-31 | 2018-03-08 | 株式会社Flosfia | Crystalline oxide semiconductor film and semiconductor device |
JP2022172066A (en) * | 2016-08-31 | 2022-11-15 | 株式会社Flosfia | Crystalline oxide semiconductor film and semiconductor device |
JP7126082B2 (en) | 2016-08-31 | 2022-08-26 | 株式会社Flosfia | Crystalline oxide semiconductor film and semiconductor device |
JP2019034882A (en) * | 2017-08-21 | 2019-03-07 | 株式会社Flosfia | Method of manufacturing crystal film |
JP7163540B2 (en) | 2017-08-21 | 2022-11-01 | 株式会社Flosfia | Crystalline film manufacturing method |
US11952508B2 (en) | 2018-01-15 | 2024-04-09 | Tohoku University | ITO particles, dispersion, production method of ITO particles, production method of dispersion, and production method of ITO film |
CN111601773A (en) * | 2018-01-15 | 2020-08-28 | 国立大学法人东北大学 | ITO particles, dispersion, method for producing ITO particles, method for producing dispersion, and method for producing ITO film |
EP3741727A4 (en) * | 2018-01-15 | 2021-10-06 | Tohoku University | ITO PARTICLES, DISPERSION, METHOD FOR MANUFACTURING ITO PARTICLES, METHOD FOR MANUFACTURING DISPERSION AND METHOD FOR MANUFACTURING ITO LAYER |
US20210376184A1 (en) * | 2018-11-05 | 2021-12-02 | King Abdullah University Of Science And Technology | Optoelectronic semiconductor device |
US11949039B2 (en) * | 2018-11-05 | 2024-04-02 | King Abdullah University Of Science And Technology | Optoelectronic semiconductor device with nanorod array |
WO2020129625A1 (en) * | 2018-12-18 | 2020-06-25 | 信越化学工業株式会社 | Method for manufacturing gallium oxide film |
JP2020098846A (en) * | 2018-12-18 | 2020-06-25 | 信越化学工業株式会社 | Manufacturing method of gallium oxide film |
US12327725B2 (en) | 2018-12-18 | 2025-06-10 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing gallium oxide film |
JPWO2021124006A1 (en) * | 2019-12-20 | 2021-06-24 | ||
JP7646566B2 (en) | 2019-12-20 | 2025-03-17 | 株式会社半導体エネルギー研究所 | INORGANIC LIGHT-EMITTING ELEMENT, SEMICONDUCTOR DEVICE HAVING INORGANIC LIGHT-EMITTING ELEMENT, AND METHOD FOR MANUFACTURING INORGANIC LIGHT-EMITTING ELEMENT |
JP2021127262A (en) * | 2020-02-12 | 2021-09-02 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP7315927B2 (en) | 2020-02-12 | 2023-07-27 | 株式会社デンソー | Semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP6732201B2 (en) | 2020-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732201B2 (en) | Light emitting element | |
TWI375335B (en) | Method for producing group iii nitride semiconductor light emitting device, group iii nitride semiconductor light emitting device, and lamp | |
JP5246219B2 (en) | Group III nitride semiconductor device manufacturing method and group III nitride semiconductor light emitting device manufacturing method | |
JP5661509B2 (en) | LAMINATE, MANUFACTURING METHOD THEREOF, AND FUNCTIONAL DEVICE USING THE SAME | |
KR101067122B1 (en) | Method of manufacturing group III nitride semiconductor, method of manufacturing group III nitride semiconductor light emitting device and group III nitride semiconductor light emitting device, and lamp | |
TWI413279B (en) | Group III nitride semiconductor light-emitting device, method of manufacturing the same, and lamp | |
CN101960625B (en) | Semiconductor light emitting element, method for manufacturing the semiconductor light emitting element and lamp using the semiconductor light emitting element | |
JP5262206B2 (en) | Group III nitride semiconductor layer manufacturing method and group III nitride semiconductor light emitting device manufacturing method | |
WO2008072681A1 (en) | Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element | |
JP5916980B2 (en) | Manufacturing method of nitride semiconductor light emitting diode device | |
JP2009277882A (en) | Method of manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element, and lamp | |
KR20100049123A (en) | Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp | |
TW201145584A (en) | Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device | |
TW200917529A (en) | Group III nitride semiconductor light emitting device, process for producing the same, and lamp | |
JP2009260237A (en) | Compound semiconductor light-emitting element and its manufacturing method, conduction type translucent electrode for compound semiconductor light-emitting element, lamp, electronic device, and mechanical apparatus | |
TW200921941A (en) | Light emitting device of III-nitride based semiconductor and manufacturing method thereof | |
JP2009295753A (en) | Method of manufacturing group iii nitride semiconductor light-emitting device and group iii nitride semiconductor light-emitting device, and lamp | |
CN102208503A (en) | Light-emitting diode (LED) epitaxial structure and manufacturing method thereof | |
JP5392708B2 (en) | Heteroepitaxial growth method | |
JP4882351B2 (en) | Semiconductor laminated substrate, manufacturing method thereof, and light emitting device | |
JP6890858B2 (en) | Substrate and method for manufacturing the substrate | |
CN110473943B (en) | Light emitting diode element and method for manufacturing light emitting diode element | |
CN109473511B (en) | A kind of gallium nitride-based light-emitting diode epitaxial wafer and its growth method | |
KR102070209B1 (en) | A growth substrate and a light emitting device | |
CN106129201B (en) | Epitaxial wafer of light emitting diode and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20151208 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181022 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200428 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6732201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |