[go: up one dir, main page]

JP2017059697A - Cascode normally-off circuit - Google Patents

Cascode normally-off circuit Download PDF

Info

Publication number
JP2017059697A
JP2017059697A JP2015183732A JP2015183732A JP2017059697A JP 2017059697 A JP2017059697 A JP 2017059697A JP 2015183732 A JP2015183732 A JP 2015183732A JP 2015183732 A JP2015183732 A JP 2015183732A JP 2017059697 A JP2017059697 A JP 2017059697A
Authority
JP
Japan
Prior art keywords
normally
switch
nitride semiconductor
semiconductor layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015183732A
Other languages
Japanese (ja)
Other versions
JP6578842B2 (en
Inventor
宏憲 青木
Hironori Aoki
宏憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2015183732A priority Critical patent/JP6578842B2/en
Publication of JP2017059697A publication Critical patent/JP2017059697A/en
Application granted granted Critical
Publication of JP6578842B2 publication Critical patent/JP6578842B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inexpensive cascode normally-off circuit which needs no external part, and which is arranged so that a normally-on switch can be turned off without breaking a normally-off switch when turning off a normally-off switch.SOLUTION: A cascode normally-off circuit comprises: a normally-on switch Q1 including a nitride semiconductor having a drain electrode, a source electrode and a gate electrode, in which a high voltage is applied to the drain electrode; a normally-off switch Q2 including a silicon semiconductor having a drain electrode, a source electrode and a gate electrode, in which the drain electrode is connected to the source electrode of the normally-on switch, the source electrode is connected to the gate electrode of the normally-on switch, and a voltage is applied to the gate electrode; and a leak current regulating part 1 for regulating a gate leak current of the normally-off switch so that the electric potential of the source electrode of the normally-on switch becomes equal to or larger than an electric potential which can turn off the normally-on switch under a breakdown voltage of the normally-off switch when the normally-off switch is turned off.SELECTED DRAWING: Figure 1

Description

本発明は、ノーマリオンスイッチとノーマリオフスイッチとをカスコード接続して構成されたカスコードノーマリオフ回路に関する。   The present invention relates to a cascode normally-off circuit configured by cascode-connecting a normally-on switch and a normally-off switch.

カスコードノーマリオフ回路は、図8に示すように、MOSFETからなるノーマリオンスイッチQ1とノーマリオフスイッチQ2とをカスコード接続して1つのノーマリオフトランジスタとして動作させる回路である(特許文献1)。   As shown in FIG. 8, the cascode normally-off circuit is a circuit that operates as a normally-off transistor by cascode-connecting a normally-on switch Q1 and a normally-off switch Q2 made of MOSFETs (Patent Document 1).

ノーマリオンスイッチQ1とノーマリオフスイッチQ2とは、直列に接続され、ノーマリオンスイッチQ1のゲートは、ノーマリオフスイッチQ2のソースに接続され、ノーマリオフスイッチQ2のゲートに入力信号が印加される。ノーマリオンスイッチQ1のドレイン端には例えば数百Vが印加されている。ノーマリオンスイッチQ1の耐圧は、例えば、600Vである。   The normally-on switch Q1 and the normally-off switch Q2 are connected in series, the gate of the normally-on switch Q1 is connected to the source of the normally-off switch Q2, and an input signal is applied to the gate of the normally-off switch Q2. For example, several hundred volts is applied to the drain end of the normally-on switch Q1. The breakdown voltage of the normally-on switch Q1 is, for example, 600V.

以上の構成において、ノーマリオフスイッチQ2のゲートに閾値電圧Vth以上の電圧が印加されている時には、カスコード接続されたスイッチQ1,Q2は、オンしている。   In the above configuration, when a voltage equal to or higher than the threshold voltage Vth is applied to the gate of the normally-off switch Q2, the cascode-connected switches Q1 and Q2 are turned on.

しかし、ノーマリオフスイッチQ2のゲートに閾値電圧Vth未満の電圧が印加された瞬間にノーマリオフスイッチQ2はオフし、X点の電位は、ノーマリオフスイッチQ2のソースSに対して上昇する。   However, at the moment when a voltage lower than the threshold voltage Vth is applied to the gate of the normally-off switch Q2, the normally-off switch Q2 is turned off, and the potential at the point X rises with respect to the source S of the normally-off switch Q2.

ノーマリオンスイッチQ1のゲートは、ノーマリオフスイッチQ2のソースSに接続されているので、X点(ノーマリオンスイッチQ1のソース)に対してノーマリオンスイッチQ1のゲートは、負電位になる。このため、X点の電位は、更に上昇し、負電圧がノーマリオフスイッチQ2の閾値電圧Vth、例えば−5Vより大きくなると、ノーマリオンスイッチQ1はオフする。   Since the gate of the normally-on switch Q1 is connected to the source S of the normally-off switch Q2, the gate of the normally-on switch Q1 has a negative potential with respect to the point X (the source of the normally-on switch Q1). For this reason, the potential at the point X further increases, and when the negative voltage becomes larger than the threshold voltage Vth of the normally-off switch Q2, for example, −5V, the normally-on switch Q1 is turned off.

このため、電源からの高電圧は、ノーマリオンスイッチQ1に印加されるので、ノーマリオフスイッチQ2には大きな電圧は印加されない。従って、ノーマリオフスイッチQ2の導通損失を低減させるためにノーマリオフスイッチQ2には低耐圧、例えば20V程度の耐圧のFETを選択することができる。   For this reason, since a high voltage from the power supply is applied to the normally-on switch Q1, a large voltage is not applied to the normally-off switch Q2. Therefore, in order to reduce the conduction loss of the normally-off switch Q2, it is possible to select an FET having a low breakdown voltage, for example, a breakdown voltage of about 20V, for the normally-off switch Q2.

しかし、ノーマリオンスイッチQ1のリーク電流が大きいと、ノーマリオンスイッチQ1がオフしていてもX点の電位は、徐々に上昇していく。X点に高電圧が印加され続けると、ノーマリオフスイッチQ2が劣化してしまう。   However, if the normally-on switch Q1 has a large leakage current, the potential at the point X gradually increases even when the normally-on switch Q1 is off. If a high voltage is continuously applied to the point X, the normally-off switch Q2 will deteriorate.

このため、図9に示すように、ノーマリオフスイッチQ2のドレインとソース間に抵抗R2を接続して、X点の電位の上昇を抑制している。この場合、抵抗R2の抵抗値は、ノーマリオフスイッチQ2のリーク電流値、X点の電位に応じて選択される。例えば、ノーマリオフスイッチQ2のリーク電流が1μA、X点の電位が10Vであると、抵抗R2の抵抗値は、10MΩとなる。   For this reason, as shown in FIG. 9, a resistor R2 is connected between the drain and source of the normally-off switch Q2 to suppress an increase in potential at the point X. In this case, the resistance value of the resistor R2 is selected according to the leakage current value of the normally-off switch Q2 and the potential at the point X. For example, if the normally-off switch Q2 has a leakage current of 1 μA and the potential at the point X is 10 V, the resistance value of the resistor R2 is 10 MΩ.

リーク電流は、製造バラツキ、温度依存性によりばらつくので、抵抗R2は想定されるリーク電流の最大値に設計し、抵抗値を小さくする。   Since the leakage current varies due to manufacturing variations and temperature dependence, the resistance R2 is designed to the maximum value of the assumed leakage current and the resistance value is reduced.

また、図10に示すように、ノーマリオフスイッチQ2のドレインとソース間にダイオードD1を接続して、過電圧をクランプすることで、X点の電位の上昇を抑制することもできる。   In addition, as shown in FIG. 10, by connecting a diode D1 between the drain and source of the normally-off switch Q2 and clamping an overvoltage, an increase in the potential at the point X can be suppressed.

特許第5697996号公報Japanese Patent No. 5697996

しかしながら、リーク電流のバラツキが大きく、抵抗R2に小さい抵抗値を選択せざるを得ない場合やリーク電流が小さい場合、X点の電位が上昇せず最悪の場合にはノーマリオンスイッチQ1をオフできなくなる。即ち、ある程度のリーク電流が流れないと、X点の電位がノーマリオンスイッチQ1をオフできる電位にならない。   However, when the variation in the leakage current is large and a small resistance value must be selected for the resistor R2, or when the leakage current is small, the normally-on switch Q1 can be turned off in the worst case without increasing the potential at the point X. Disappear. That is, unless a certain amount of leakage current flows, the potential at the point X does not become a potential at which the normally-on switch Q1 can be turned off.

また、図10に示すように、ダイオードD1を設けた場合には、ダイオードD1の内部抵抗によりX点の電位は実際には安定しない。また、抵抗R2を設ける場合もダイオードD1を設けた場合にも余計な外付け部品が必要でありコストがアップする。   As shown in FIG. 10, when the diode D1 is provided, the potential at the point X is not actually stabilized due to the internal resistance of the diode D1. Further, both when the resistor R2 is provided and when the diode D1 is provided, an extra external component is required, resulting in an increase in cost.

本発明の課題は、ノーマリオフスイッチをオフした時に、ノーマリオフスイッチが破壊せず且つノーマリオンスイッチをオフでき、外付け部品が不要で安価なカスコードノーマリオフ回路を提供することにある。   An object of the present invention is to provide a low-cost cascode normally-off circuit that does not break down a normally-off switch when the normally-off switch is turned off and can turn off the normally-on switch, and does not require external parts.

本発明に係るカスコードノーマリオフ回路は、第1ドレイン電極と第1ソース電極と第1ゲート電極とを有する窒化物半導体からなり、第1ドレイン電極に高電圧が印加されるノーマリオンスイッチと、第2ドレイン電極と第2ソース電極と第2ゲート電極とを有するシリコン半導体からなり、第2ドレイン電極が前記ノーマリオンスイッチの第1ソース電極に接続され、第2ソース電極が前記ノーマリオンスイッチの第1ゲート電極に接続され、第2ゲート電極に電圧が印加されるノーマリオフスイッチと、前記ノーマリオフスイッチをオフしたときに、前記ノーマリオンスイッチの第1ソース電極の電位が前記ノーマリオンスイッチをオフできる電位以上で且つ前記ノーマリオフスイッチの耐圧未満となるように、前記ノーマリオンスイッチのリーク電流を調整するリーク電流調整部とを備えることを特徴とする。   A cascode normally-off circuit according to the present invention includes a normally-on switch made of a nitride semiconductor having a first drain electrode, a first source electrode, and a first gate electrode, and a high voltage applied to the first drain electrode; A silicon semiconductor having a drain electrode, a second source electrode, and a second gate electrode is connected, the second drain electrode is connected to the first source electrode of the normally-on switch, and the second source electrode is the first of the normally-on switch. A normally-off switch connected to the gate electrode and applying a voltage to the second gate electrode; and when the normally-off switch is turned off, the potential of the first source electrode of the normally-on switch is greater than or equal to a potential at which the normally-on switch can be turned off. And the normally-on switch is set so that it is less than the withstand voltage of the normally-off switch. Characterized in that it comprises a leakage current adjusting unit for adjusting the leakage current of the switch.

本発明によれば、リーク電流調整部は、ノーマリオフスイッチをオフしたときに、ノーマリオンスイッチの第1ソース電極の電位がノーマリオンスイッチをオフできる電位以上で且つノーマリオフスイッチの耐圧未満となるように、ノーマリオンスイッチのゲートリーク電流を調整するので、ノーマリオフスイッチが破壊せず且つノーマリオンスイッチをオフでき、外付け部品が不要で安価なカスコードノーマリオフ回路を提供できる。   According to the present invention, when the normally-off switch is turned off, the leakage current adjustment unit is configured such that the potential of the first source electrode of the normally-on switch is equal to or higher than the potential at which the normally-on switch can be turned off and less than the withstand voltage of the normally-off switch. Since the normally-on switch gate leakage current is adjusted, the normally-off switch is not destroyed and the normally-on switch can be turned off, and an inexpensive cascode normally-off circuit that does not require external components can be provided.

本発明の実施例1に係るカスコードノーマリオフ回路の基本的な回路構成を示す図である。It is a figure which shows the basic circuit structure of the cascode normally-off circuit based on Example 1 of this invention. 本発明の実施例1に係るカスコードノーマリオフ回路に有するノーマリオンスイッチの構造を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the normally-on switch which has in the cascode normally-off circuit which concerns on Example 1 of this invention. 本発明の実施例1に係るカスコードノーマリオフ回路に有するノーマリオンスイッチのドレイン電圧とゲートリーク電流との関係を示す図である。It is a figure which shows the relationship between the drain voltage of the normally-on switch which has in the cascode normally-off circuit which concerns on Example 1 of this invention, and gate leakage current. 従来のカスコードノーマリオフ回路に有するノーマリオンスイッチのドレイン電圧とゲートリーク電流との関係を示す図である。It is a figure which shows the relationship between the drain voltage of the normally-on switch which has the conventional cascode normally-off circuit, and gate leak current. 本発明の実施例2に係るカスコードノーマリオフ回路に有するノーマリオンスイッチの構造を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the normally-on switch which has in the cascode normally-off circuit which concerns on Example 2 of this invention. 本発明の実施例3に係るカスコードノーマリオフ回路に有するノーマリオンスイッチの構造を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the normally-on switch which has in the cascode normally-off circuit which concerns on Example 3 of this invention. 本発明の実施例4に係るカスコードノーマリオフ回路に有するノーマリオンスイッチの構造を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the normally-on switch which has in the cascode normally-off circuit which concerns on Example 4 of this invention. 従来のカスコードノーマリオフ回路の第1の例を示す回路図である。It is a circuit diagram which shows the 1st example of the conventional cascode normally-off circuit. 従来のカスコードノーマリオフ回路の第2の例を示す回路図である。It is a circuit diagram which shows the 2nd example of the conventional cascode normally-off circuit. 従来のカスコードノーマリオフ回路の第3の例を示す回路図である。It is a circuit diagram which shows the 3rd example of the conventional cascode normally-off circuit.

以下、本発明の実施の形態に係るカスコードノーマリオフ回路について、図面を参照しながら詳細に説明する。   Hereinafter, a cascode normally-off circuit according to an embodiment of the present invention will be described in detail with reference to the drawings.

図1は、本発明の実施例1に係るカスコードノーマリオフ回路の基本的な回路構成を示す図である。図1に示すカスコードノーマリオフ回路は、ノーマリオンスイッチQ1と、ノーマリオフスイッチQ2と、リーク電流調整部1とを備えている。   1 is a diagram illustrating a basic circuit configuration of a cascode normally-off circuit according to a first embodiment of the present invention. The cascode normally-off circuit shown in FIG. 1 includes a normally-on switch Q1, a normally-off switch Q2, and a leakage current adjusting unit 1.

ノーマリオンスイッチQ1は、GaN、AlGaN等の窒化物半導体からなり、第1ドレイン電極Dと第1ソース電極Sと第1ゲート電極Gとを有し、通常はオンし、第1ソース電極Sの電位が第1ゲート電極Gの電位よりも負電位となった時にオフする。ノーマリオンスイッチQ1の第1ドレイン電極Dは、図示しない電源に接続される。   The normally-on switch Q1 is made of a nitride semiconductor such as GaN or AlGaN, and has a first drain electrode D, a first source electrode S, and a first gate electrode G. It turns off when the potential becomes more negative than the potential of the first gate electrode G. The first drain electrode D of the normally-on switch Q1 is connected to a power source (not shown).

ノーマリオフスイッチQ2は、MOSFET等のシリコン半導体からなり、第2ドレイン電極Dと第2ソース電極Sと第2ゲート電極Gとを有する。第2ドレイン電極DがノーマリオンスイッチQ1の第1ソース電極Sに接続され、第2ソース電極SがノーマリオンスイッチQ1の第1ゲート電極Gに接続され、第2ゲート電極Gに電圧が印加される。   The normally-off switch Q2 is made of a silicon semiconductor such as a MOSFET and has a second drain electrode D, a second source electrode S, and a second gate electrode G. The second drain electrode D is connected to the first source electrode S of the normally-on switch Q1, the second source electrode S is connected to the first gate electrode G of the normally-on switch Q1, and a voltage is applied to the second gate electrode G. The

図1に示すX点、即ちノーマリオンスイッチQ1の第1ソース電極Sに流れ込むリーク電流は、ソース電流と基板電流とを合計したものである。ここでは、ノーマリオンスイッチQ1とノーマリオフスイッチQ2とを基板に実装したものとする。デバイス設計段階で、ノーマリオンスイッチQ1の全体のリーク電流の内、ノーマリオンスイッチQ1のドレインからゲートにリークするゲートリーク電流を支配的大きく調整することで、ノーマリオンスイッチQ1のソースリーク電流と基板電流との合計電流を小さくすることできる。このとき、ノーマリオンスイッチQ1のゲートリーク電流は、ノーマリオフスイッチQ2の第2ソース電極Sに流れるので、点Xの電位は変化しない。   The leakage current flowing into the X point shown in FIG. 1, that is, the first source electrode S of the normally-on switch Q1, is the sum of the source current and the substrate current. Here, it is assumed that normally-on switch Q1 and normally-off switch Q2 are mounted on the substrate. In the device design stage, the gate leakage current leaking from the drain of the normally-on switch Q1 to the gate is dominantly adjusted in the entire leakage current of the normally-on switch Q1, so that the source leakage current of the normally-on switch Q1 and the substrate are adjusted. The total current with the current can be reduced. At this time, since the gate leakage current of the normally-on switch Q1 flows to the second source electrode S of the normally-off switch Q2, the potential at the point X does not change.

リーク電流調整部1は、前述したゲートリーク電流を調整する手段であり、ノーマリオンスイッチQ1内部に設けられている。リーク電流調整部1は、ノーマリオフスイッチQ2をオフしたときに、ノーマリオンスイッチQ1の第1ソース電極Sの電位がノーマリオンスイッチQ1をオフできる電位以上で且つノーマリオフスイッチQ2の耐圧未満となるように、ノーマリオンスイッチQ1の第1ドレイン電極Dから第1ゲート電極Gに流れるゲートリーク電流を調整する。   The leakage current adjusting unit 1 is a means for adjusting the above-described gate leakage current, and is provided in the normally-on switch Q1. When the normally-off switch Q2 is turned off, the leakage current adjusting unit 1 is configured such that the potential of the first source electrode S of the normally-on switch Q1 is equal to or higher than the potential at which the normally-on switch Q1 can be turned off and less than the withstand voltage of the normally-off switch Q2. The gate leakage current flowing from the first drain electrode D to the first gate electrode G of the normally-on switch Q1 is adjusted.

次に、ノーマリオンスイッチQ1の構造を示す断面図及びリーク電流調整部1の第1の具体例について、図2を用いて説明する。   Next, a cross-sectional view showing the structure of the normally-on switch Q1 and a first specific example of the leakage current adjusting unit 1 will be described with reference to FIG.

ノーマリオンスイッチQ1は、窒化物半導体装置からなり、図2に示すように、ソース電極3、ドレイン電極4、ソース電極3とドレイン電極4間に配置されたゲート電極5を備える。   The normally-on switch Q1 is made of a nitride semiconductor device, and includes a source electrode 3, a drain electrode 4, and a gate electrode 5 disposed between the source electrode 3 and the drain electrode 4, as shown in FIG.

ノーマリオンスイッチQ1は、キャリア供給層22及びキャリア供給層22とヘテロ接合を形成するキャリア走行層21を積層した窒化物半導体層2と、窒化物半導体層2上に配置された絶縁膜71とを備え、窒化物半導体層2上にソース電極3、ドレイン電極4及びゲート電極5が配置されたHEMTである。   The normally-on switch Q1 includes a nitride semiconductor layer 2 in which a carrier supply layer 22 and a carrier travel layer 21 that forms a heterojunction with the carrier supply layer 22 are stacked, and an insulating film 71 disposed on the nitride semiconductor layer 2 A HEMT in which a source electrode 3, a drain electrode 4, and a gate electrode 5 are disposed on the nitride semiconductor layer 2.

絶縁膜7は、ソース電極3及びドレイン電極4を覆って配置され、絶縁膜71に形成された開口部を埋め込むようにしてゲート電極5が配置されている。ゲート電極5と絶縁膜71上に層間絶縁膜72が配置され、層間絶縁膜72に形成された開口部をそれぞれ介して、ソース電極配線31がソース電極3と接続され、ドレイン電極配線41がドレイン電極4と接続されている。   The insulating film 7 is disposed so as to cover the source electrode 3 and the drain electrode 4, and the gate electrode 5 is disposed so as to fill the opening formed in the insulating film 71. An interlayer insulating film 72 is disposed on the gate electrode 5 and the insulating film 71, the source electrode wiring 31 is connected to the source electrode 3 through the openings formed in the interlayer insulating film 72, and the drain electrode wiring 41 is drained. It is connected to the electrode 4.

また、ノーマリオンスイッチQ1は、ゲート電極5と電気的に接続するゲートフィールドプレート50を備える。ゲート電極5とドレイン電極4間に配置されたゲートフィールドプレート50により、ゲート電極5のドレイン側端部の空乏層の曲率が制御されて、ゲート電極5のドレイン電極側の端部に集中するバイアス電界の集中が緩和される。   The normally-on switch Q1 includes a gate field plate 50 that is electrically connected to the gate electrode 5. The gate field plate 50 disposed between the gate electrode 5 and the drain electrode 4 controls the curvature of the depletion layer at the drain side end of the gate electrode 5 and concentrates on the drain electrode side end of the gate electrode 5. Electric field concentration is reduced.

ゲートフィールドプレート50はゲート電極5の上端部と連接して、ゲート電極5とドレイン電極4間で絶縁膜71上に配置されている。基板10上にはバッファ層11が配置され、バッファ層11上には窒化物半導体層2が配置されている。   The gate field plate 50 is connected to the upper end portion of the gate electrode 5 and is disposed on the insulating film 71 between the gate electrode 5 and the drain electrode 4. A buffer layer 11 is disposed on the substrate 10, and the nitride semiconductor layer 2 is disposed on the buffer layer 11.

基板10には、シリコン(Si)基板、シリコンカーバイト(SiC)基板、GaN基板等の半導体基板や、サファイア基板、セラミック基板等の絶縁体基板を用いることができる。   As the substrate 10, a semiconductor substrate such as a silicon (Si) substrate, a silicon carbide (SiC) substrate, or a GaN substrate, or an insulator substrate such as a sapphire substrate or a ceramic substrate can be used.

バッファ層11は、有機金属気相成長(MOCVD)法等のエピタキシャル成長法で形成する。窒化物半導体層2は、第1の窒化物半導体層からなるキャリア供給層22、及び第1の窒化物半導体層と異なるバンドギャップエネルギーを有する第2の窒化物半導体層からなるキャリア走行層21を有する。   The buffer layer 11 is formed by an epitaxial growth method such as a metal organic chemical vapor deposition (MOCVD) method. The nitride semiconductor layer 2 includes a carrier supply layer 22 made of a first nitride semiconductor layer, and a carrier traveling layer 21 made of a second nitride semiconductor layer having a band gap energy different from that of the first nitride semiconductor layer. Have.

バッファ層11上に配置されたキャリア走行層21は、例えば不純物が添加されていないノンドープGaNを、有機金属気相成長(MOCVD)法等によりエピタキシャル成長させて形成する。ここでノンドープとは、不純物が意図的に添加されていないことを意味する。   The carrier traveling layer 21 disposed on the buffer layer 11 is formed by, for example, epitaxially growing non-doped GaN to which no impurity is added by a metal organic chemical vapor deposition (MOCVD) method or the like. Here, non-doped means that no impurity is intentionally added.

キャリア走行層21上に配置されたキャリア供給層22は、キャリア走行層21よりもバンドギャップが大きく、且つキャリア走行層21より格子定数の小さい窒化物半導体からなる。キャリア供給層22としてノンドープのAlxGa1-xNを用いることができる。 The carrier supply layer 22 disposed on the carrier traveling layer 21 is made of a nitride semiconductor having a band gap larger than that of the carrier traveling layer 21 and a lattice constant smaller than that of the carrier traveling layer 21. Non-doped Al x Ga 1-x N can be used as the carrier supply layer 22.

キャリア供給層22は、MOCVD法等によるエピタキシャル成長によってキャリア走行層21上に形成される。キャリア供給層22とキャリア走行層21は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層22の結晶が有する自発分極により、ヘテロ接合付近のキャリア走行層21に高密度のキャリアが生じ、電流通路(チャネル)としての二次元キャリアガス層23が形成される。   The carrier supply layer 22 is formed on the carrier traveling layer 21 by epitaxial growth using MOCVD or the like. Since the carrier supply layer 22 and the carrier traveling layer 21 have different lattice constants, piezoelectric polarization due to lattice distortion occurs. Due to the piezoelectric polarization and the spontaneous polarization of the crystal of the carrier supply layer 22, high-density carriers are generated in the carrier traveling layer 21 near the heterojunction, and a two-dimensional carrier gas layer 23 as a current path (channel) is formed.

ソース電極3及びドレイン電極4は、窒化物半導体層2と低抵抗接触(オーミック接触)可能な金属により形成される。例えばアルミニウム(Al)、チタン(Ti)などがソース電極3及びドレイン電極4に用いられる。あるいはTiとAlの積層体として、ソース電極3及びドレイン電極4は形成される。   The source electrode 3 and the drain electrode 4 are made of a metal capable of low resistance contact (ohmic contact) with the nitride semiconductor layer 2. For example, aluminum (Al), titanium (Ti), or the like is used for the source electrode 3 and the drain electrode 4. Alternatively, the source electrode 3 and the drain electrode 4 are formed as a laminate of Ti and Al.

ゲート電極5には、例えばニッケル金(NiAu)などを用いることができる。ソース電極配線31、ドレイン電極配線41には、例えばAlや金(Au)、銅(Cu)などを用いることができる。   For the gate electrode 5, for example, nickel gold (NiAu) or the like can be used. For the source electrode wiring 31 and the drain electrode wiring 41, for example, Al, gold (Au), copper (Cu), or the like can be used.

次に、実施例1の特徴であるリーク電流調整部1の第1の具体例を説明する。キャリア供給層22は、AlGaNからなるが、AlGaNに対するAl組成比を所定比率よりも大きくすることでゲートリーク電流を所定電流よりも大きくすることを特徴とする。   Next, a first specific example of the leakage current adjusting unit 1 that is a feature of the first embodiment will be described. The carrier supply layer 22 is made of AlGaN, and is characterized in that the gate leakage current is made larger than the predetermined current by making the Al composition ratio with respect to AlGaN larger than a predetermined ratio.

従来のキャリア供給層のAlGaNに対するAl組成比は、例えば、0.25(所定比率)である。実施例1のAlGaNに対するAl組成比は、例えば、0.26としている。   The Al composition ratio of the conventional carrier supply layer to AlGaN is, for example, 0.25 (predetermined ratio). The Al composition ratio with respect to AlGaN in Example 1 is, for example, 0.26.

即ち、キャリア供給層22のAl組成比を大きくすると、二次元キャリアガス層23の濃度が上がるので、ゲート電極近傍の電界強度が高くなり、ゲートリーク電流が、Al組成比0.25における所定電流よりも上昇する。   That is, when the Al composition ratio of the carrier supply layer 22 is increased, the concentration of the two-dimensional carrier gas layer 23 is increased, so that the electric field strength in the vicinity of the gate electrode is increased and the gate leakage current is a predetermined current at an Al composition ratio of 0.25. Than to rise.

従って、ノーマリオンスイッチQ1のソースリーク電流と基板電流との合計電流を小さくすることできる。このため、ノーマリオフスイッチQ2をオフしたときに、ノーマリオンスイッチQ1の第1ソース電極Sの電位がノーマリオンスイッチQ1をオフできる電位以上で且つノーマリオフスイッチQ2の耐圧未満となるようにすることができる。従って、ノーマリオフスイッチQ2が破壊せず且つノーマリオンスイッチQ1をオフでき、外付け部品が不要で安価なカスコードノーマリオフ回路を提供できる。   Therefore, the total current of the source leakage current of the normally-on switch Q1 and the substrate current can be reduced. For this reason, when the normally-off switch Q2 is turned off, the potential of the first source electrode S of the normally-on switch Q1 can be equal to or higher than the potential at which the normally-on switch Q1 can be turned off and less than the withstand voltage of the normally-off switch Q2. . Therefore, the normally-off switch Q2 is not destroyed and the normally-on switch Q1 can be turned off, so that an inexpensive cascode normally-off circuit that does not require external components can be provided.

図3に、実施例1のノーマリオンスイッチQ1のドレイン電圧とゲートリーク電流との関係を示す。図4に、従来のノーマリオンスイッチのドレイン電圧とゲートリーク電流との関係を示す。図3及び図4において、IDは、ドレインリーク電流、ISはソースリーク電流、IGはゲートリーク電流、ISUBは、基板リーク電流である。図3に示す実施例1では、ゲートリーク電流IGが大であり、ソースリーク電流ISと基板リーク電流ISUBとの合計が小さいことがわかる。   FIG. 3 shows the relationship between the drain voltage of the normally-on switch Q1 of Example 1 and the gate leakage current. FIG. 4 shows the relationship between the drain voltage and gate leakage current of a conventional normally-on switch. 3 and 4, ID is a drain leakage current, IS is a source leakage current, IG is a gate leakage current, and ISUB is a substrate leakage current. In Example 1 shown in FIG. 3, it can be seen that the gate leakage current IG is large and the sum of the source leakage current IS and the substrate leakage current ISUB is small.

一方、図4に示す従来例では、ゲートリーク電流IGが小であり、ソースリーク電流ISと基板リーク電流ISUBとの合計が大きいことがわかる。   On the other hand, in the conventional example shown in FIG. 4, it can be seen that the gate leakage current IG is small and the sum of the source leakage current IS and the substrate leakage current ISUB is large.

次に、図5に示すノーマリオンスイッチの構造断面図を参照しながら、実施例2のリーク電流調整部1の第2の具体例を説明する。図5に示すノーマリオンスイッチは、エピタルキシャル層であるキャリア供給層22aの厚みを所定厚よりも大きくすることでゲートリーク電流を所定電流よりも大きくすることを特徴とする。   Next, a second specific example of the leakage current adjusting unit 1 according to the second embodiment will be described with reference to a sectional view of a normally-on switch shown in FIG. The normally-on switch shown in FIG. 5 is characterized in that the gate leakage current is made larger than the predetermined current by making the thickness of the carrier supply layer 22a which is an epitaxial layer larger than the predetermined thickness.

従来のキャリア供給層22の厚みは、例えば、25nm(所定厚)であるのに対して、実施例2のキャリア供給層22aの厚みは、例えば、35nmとしている。   The thickness of the conventional carrier supply layer 22 is, for example, 25 nm (predetermined thickness), whereas the thickness of the carrier supply layer 22a of the second embodiment is, for example, 35 nm.

このように、キャリア供給層22aの厚みを所定厚よりも大きくすると、二次元キャリアガス層23の濃度が上がるので、ゲート電極近傍の電界強度が高くなり、ゲートリーク電流が、キャリア供給層22の所定厚における所定電流よりも上昇する。   As described above, when the thickness of the carrier supply layer 22a is larger than the predetermined thickness, the concentration of the two-dimensional carrier gas layer 23 is increased, so that the electric field strength in the vicinity of the gate electrode is increased and the gate leakage current is increased in the carrier supply layer 22. It rises above a predetermined current at a predetermined thickness.

従って、実施例2のカスコードノーマリオフ回路においても、実施例1のカスコードノーマリオフ回路の効果と同様な効果が得られる。   Therefore, also in the cascode normally-off circuit of the second embodiment, the same effect as that of the cascode normally-off circuit of the first embodiment can be obtained.

次に、図6に示すノーマリオンスイッチの構造断面図を参照しながら、実施例3のリーク電流調整部1の第3の具体例を説明する。   Next, a third specific example of the leakage current adjusting unit 1 according to the third embodiment will be described with reference to a sectional view of a normally-on switch shown in FIG.

図6に示すノーマリオンスイッチは、ゲートフィールドプレート50aの長さL2を所定長よりも短くすることでゲートリーク電流を所定電流よりも大きくすることを特徴とする。   The normally-on switch shown in FIG. 6 is characterized in that the gate leakage current is made larger than the predetermined current by making the length L2 of the gate field plate 50a shorter than the predetermined length.

従来のゲートフィールドプレート50の長さは、例えば、2μm(所定長)であるのに対して、実施例3のゲートフィールドプレート50aの長さは、例えば、1μmとしている。   The length of the conventional gate field plate 50 is, for example, 2 μm (predetermined length), whereas the length of the gate field plate 50a of the third embodiment is, for example, 1 μm.

このように、ゲートフィールドプレート50aの長さを所定長よりも短くすると、電界緩和が若干弱められるので、ゲートリーク電流が、所定長における所定電流よりも上昇する。   As described above, when the length of the gate field plate 50a is made shorter than the predetermined length, the electric field relaxation is slightly weakened, so that the gate leakage current increases from the predetermined current at the predetermined length.

従って、実施例3のカスコードノーマリオフ回路においても、実施例1のカスコードノーマリオフ回路の効果と同様な効果が得られる。   Therefore, also in the cascode normally-off circuit of the third embodiment, the same effect as that of the cascode normally-off circuit of the first embodiment can be obtained.

次に、図7に示すノーマリオンスイッチの構造断面図を参照しながら、実施例4のリーク電流調整部1の第4の具体例を説明する。図7に示すノーマリオンスイッチは、ゲート電極5の端部における絶縁膜71に形成された絶縁膜傾斜部71aの傾斜角度を所定角度よりも大きくすることでゲートリーク電流を所定電流よりも大きくすることを特徴とする。   Next, a fourth specific example of the leakage current adjusting unit 1 according to the fourth embodiment will be described with reference to a sectional view of a normally-on switch shown in FIG. In the normally-on switch shown in FIG. 7, the gate leakage current is made larger than the predetermined current by making the inclination angle of the insulating film inclined portion 71a formed in the insulating film 71 at the end of the gate electrode 5 larger than the predetermined angle. It is characterized by that.

従来の絶縁膜71に形成された絶縁膜傾斜部71aの傾斜角度は、例えば、30度(所定角度)であるのに対して、実施例4の絶縁膜傾斜部71aの傾斜角度は、例えば、45度としている。   The inclination angle of the insulating film inclined portion 71a formed in the conventional insulating film 71 is, for example, 30 degrees (predetermined angle), whereas the inclination angle of the insulating film inclined portion 71a of the fourth embodiment is, for example, It is 45 degrees.

このように、絶縁膜傾斜部71aの傾斜角度を所定角度よりも大きくすると、電界緩和が若干弱められるので、ゲートリーク電流が、所定角度における所定電流よりも上昇する。   As described above, when the inclination angle of the insulating film inclined portion 71a is made larger than the predetermined angle, the electric field relaxation is slightly weakened, so that the gate leakage current increases from the predetermined current at the predetermined angle.

従って、実施例4のカスコードノーマリオフ回路においても、実施例1のカスコードノーマリオフ回路の効果と同様な効果が得られる。   Therefore, also in the cascode normally-off circuit of the fourth embodiment, the same effect as that of the cascode normally-off circuit of the first embodiment can be obtained.

なお、実施例1乃至実施例4のカスコードノーマリオフ回路に限定されるものではない。例えば、実施例1乃至実施例4のカスコードノーマリオフ回路のいくつの実施例を組み合わせて用いても良い。このようすれば、さらに、効果が大となる。   Note that the present invention is not limited to the cascode normally-off circuit of the first to fourth embodiments. For example, any number of embodiments of the cascode normally-off circuit according to the first to fourth embodiments may be used in combination. In this way, the effect is further increased.

Q1 ノーマリオンスイッチ
Q2 ノーマリオフスイッチ
R1,R2 抵抗
1 リーク電流調整部
2 窒化物半導体層
3 ソース電極
4 ドレイン電極
5 ゲート電極
10 基板
11 バッファ層
21 キャリア走行層
22,22a キャリア供給層
23 二次元キャリアガス層
30 ソースフィールドプレート
31 ソース電極配線
41 ドレイン電極配線
50,50a ゲートフィールドプレート
71 絶縁膜
71a 絶縁膜傾斜部
72 層間絶縁膜
Q1 Normally-on switch Q2 Normally-off switch R1, R2 Resistor 1 Leakage current adjusting unit 2 Nitride semiconductor layer 3 Source electrode 4 Drain electrode 5 Gate electrode 10 Substrate 11 Buffer layer 21 Carrier running layer 22, 22a Carrier supply layer 23 Two-dimensional carrier gas Layer 30 Source field plate 31 Source electrode wiring 41 Drain electrode wiring 50, 50a Gate field plate 71 Insulating film 71a Insulating film inclined portion 72 Interlayer insulating film

Claims (5)

第1ドレイン電極と第1ソース電極と第1ゲート電極とを有する窒化物半導体からなり、第1ドレイン電極に高電圧が印加されるノーマリオンスイッチと、
第2ドレイン電極と第2ソース電極と第2ゲート電極とを有するシリコン半導体からなり、第2ドレイン電極が前記ノーマリオンスイッチの第1ソース電極に接続され、第2ソース電極が前記ノーマリオンスイッチの第1ゲート電極に接続され、第2ゲート電極に電圧が印加されるノーマリオフスイッチと、
前記ノーマリオフスイッチをオフしたときに、前記ノーマリオンスイッチの第1ソース電極の電位が前記ノーマリオンスイッチをオフできる電位以上で且つ前記ノーマリオフスイッチの耐圧未満となるように、前記ノーマリオンスイッチのゲートリーク電流を調整するリーク電流調整部と、
を備えることを特徴とするカスコードノーマリオフ回路。
A normally-on switch comprising a nitride semiconductor having a first drain electrode, a first source electrode, and a first gate electrode, wherein a high voltage is applied to the first drain electrode;
A silicon semiconductor having a second drain electrode, a second source electrode, and a second gate electrode is connected, the second drain electrode is connected to the first source electrode of the normally-on switch, and the second source electrode is connected to the normally-on switch. A normally-off switch connected to the first gate electrode and applying a voltage to the second gate electrode;
The gate leakage of the normally-on switch is such that when the normally-off switch is turned off, the potential of the first source electrode of the normally-on switch is greater than or equal to the potential at which the normally-on switch can be turned off and less than the withstand voltage of the normally-off switch. A leakage current adjustment unit for adjusting the current;
A cascode normally-off circuit comprising:
前記ノーマリオンスイッチは、
AlGaNからなるキャリア供給層、及び前記キャリア供給層とヘテロ接合を形成するキャリア走行層を積層した窒化物半導体層と、
前記窒化物半導体層上に配置された絶縁膜と、
前記窒化物半導体層上に配置された前記第1ソース電極と、
前記窒化物半導体層上に前記第1ソース電極と離間して配置された前記第1ドレイン電極と、
前記第1ソース電極と前記第1ドレイン電極間で前記窒化物半導体層上に配置された前記第1ゲート電極とを備え、
前記リーク電流調整部は、前記キャリア供給層のAlGaNに対するAl組成比を所定比率よりも大きくすることで前記ゲートリーク電流を所定電流よりも大きくすることを特徴とする請求項1記載のカスコードノーマリオフ回路。
The normally-on switch is
A nitride semiconductor layer in which a carrier supply layer made of AlGaN and a carrier travel layer that forms a heterojunction with the carrier supply layer are stacked;
An insulating film disposed on the nitride semiconductor layer;
The first source electrode disposed on the nitride semiconductor layer;
The first drain electrode disposed on the nitride semiconductor layer and spaced apart from the first source electrode;
The first gate electrode disposed on the nitride semiconductor layer between the first source electrode and the first drain electrode;
2. The cascode normally-off circuit according to claim 1, wherein the leakage current adjusting unit makes the gate leakage current larger than a predetermined current by making an Al composition ratio of the carrier supply layer to AlGaN larger than a predetermined ratio. .
前記ノーマリオンスイッチは、
キャリア供給層、及び前記キャリア供給層とヘテロ接合を形成するキャリア走行層を積層した窒化物半導体層と、
前記窒化物半導体層上に配置された絶縁膜と、
前記窒化物半導体層上に配置された前記第1ソース電極と、
前記窒化物半導体層上に前記第1ソース電極と離間して配置された前記第1ドレイン電極と、
前記第1ソース電極と前記第1ドレイン電極間で前記窒化物半導体層上に配置された前記第1ゲート電極とを備え、
前記リーク電流調整部は、前記キャリア供給層の厚みを所定厚よりも大きくすることで前記ゲートリーク電流を所定電流よりも大きくすることを特徴とする請求項1記載のカスコードノーマリオフ回路。
The normally-on switch is
A nitride semiconductor layer in which a carrier supply layer and a carrier travel layer that forms a heterojunction with the carrier supply layer are stacked;
An insulating film disposed on the nitride semiconductor layer;
The first source electrode disposed on the nitride semiconductor layer;
The first drain electrode disposed on the nitride semiconductor layer and spaced apart from the first source electrode;
The first gate electrode disposed on the nitride semiconductor layer between the first source electrode and the first drain electrode;
2. The cascode normally-off circuit according to claim 1, wherein the leakage current adjusting unit makes the gate leakage current larger than a predetermined current by making a thickness of the carrier supply layer larger than a predetermined thickness.
前記ノーマリオンスイッチは、
キャリア供給層、及び前記キャリア供給層とヘテロ接合を形成するキャリア走行層を積層した窒化物半導体層と、
前記窒化物半導体層上に配置された絶縁膜と、
前記窒化物半導体層上に配置された前記第1ソース電極と、
前記窒化物半導体層上に前記第1ソース電極と離間して配置された前記第1ドレイン電極と、
前記第1ソース電極と前記第1ドレイン電極間で前記窒化物半導体層上に配置された前記第1ゲート電極と、
前記第1ゲート電極と電気的に接続され、前記第1ゲート電極と前記第1ドレイン電極間で前記絶縁膜上に配置されたゲートフィールドプレートとを備え、
前記リーク電流調整部は、前記ゲートフィールドプレートの長さを所定長よりも短くすることで前記ゲートリーク電流を所定電流よりも大きくすることを特徴とする請求項1記載のカスコードノーマリオフ回路。
The normally-on switch is
A nitride semiconductor layer in which a carrier supply layer and a carrier travel layer that forms a heterojunction with the carrier supply layer are stacked;
An insulating film disposed on the nitride semiconductor layer;
The first source electrode disposed on the nitride semiconductor layer;
The first drain electrode disposed on the nitride semiconductor layer and spaced apart from the first source electrode;
The first gate electrode disposed on the nitride semiconductor layer between the first source electrode and the first drain electrode;
A gate field plate electrically connected to the first gate electrode and disposed on the insulating film between the first gate electrode and the first drain electrode;
2. The cascode normally-off circuit according to claim 1, wherein the leakage current adjusting unit makes the gate leakage current larger than a predetermined current by making a length of the gate field plate shorter than a predetermined length.
前記ノーマリオンスイッチは、
キャリア供給層、及び前記キャリア供給層とヘテロ接合を形成するキャリア走行層を積層した窒化物半導体層と、
前記窒化物半導体層上に配置された絶縁膜と、
前記窒化物半導体層上に配置された前記第1ソース電極と、
前記窒化物半導体層上に前記第1ソース電極と離間して配置された前記第1ドレイン電極と、
前記第1ソース電極と前記第1ドレイン電極間で前記窒化物半導体層上に配置された前記第1ゲート電極とを備え、
前記リーク電流調整部は、前記第1ゲート電極の端部における前記絶縁膜の傾斜角度を所定角度よりも大きくすることで前記ゲートリーク電流を所定電流よりも大きくすることを特徴とする請求項1記載のカスコードノーマリオフ回路。
The normally-on switch is
A nitride semiconductor layer in which a carrier supply layer and a carrier travel layer that forms a heterojunction with the carrier supply layer are stacked;
An insulating film disposed on the nitride semiconductor layer;
The first source electrode disposed on the nitride semiconductor layer;
The first drain electrode disposed on the nitride semiconductor layer and spaced apart from the first source electrode;
The first gate electrode disposed on the nitride semiconductor layer between the first source electrode and the first drain electrode;
2. The leakage current adjusting unit according to claim 1, wherein the gate leakage current is made larger than a predetermined current by making an inclination angle of the insulating film at an end of the first gate electrode larger than a predetermined angle. The cascode normally-off circuit described.
JP2015183732A 2015-09-17 2015-09-17 Cascode normally-off circuit Active JP6578842B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015183732A JP6578842B2 (en) 2015-09-17 2015-09-17 Cascode normally-off circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015183732A JP6578842B2 (en) 2015-09-17 2015-09-17 Cascode normally-off circuit

Publications (2)

Publication Number Publication Date
JP2017059697A true JP2017059697A (en) 2017-03-23
JP6578842B2 JP6578842B2 (en) 2019-09-25

Family

ID=58390365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015183732A Active JP6578842B2 (en) 2015-09-17 2015-09-17 Cascode normally-off circuit

Country Status (1)

Country Link
JP (1) JP6578842B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710734B2 (en) 2018-11-07 2023-07-25 Denso Corporation Cascode-connected JFET-MOSFET semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136001A (en) * 2003-10-28 2005-05-26 Fujitsu Ltd Compound semiconductor device and manufacturing method thereof
JP2011049741A (en) * 2009-08-26 2011-03-10 Sharp Corp Semiconductor device, and electronic apparatus
JP2013042270A (en) * 2011-08-12 2013-02-28 Advanced Power Device Research Association Transistor circuit, bidirectional switch circuit, diode circuit, and method of manufacturing transistor circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136001A (en) * 2003-10-28 2005-05-26 Fujitsu Ltd Compound semiconductor device and manufacturing method thereof
JP2011049741A (en) * 2009-08-26 2011-03-10 Sharp Corp Semiconductor device, and electronic apparatus
JP2013042270A (en) * 2011-08-12 2013-02-28 Advanced Power Device Research Association Transistor circuit, bidirectional switch circuit, diode circuit, and method of manufacturing transistor circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710734B2 (en) 2018-11-07 2023-07-25 Denso Corporation Cascode-connected JFET-MOSFET semiconductor device

Also Published As

Publication number Publication date
JP6578842B2 (en) 2019-09-25

Similar Documents

Publication Publication Date Title
JP6097298B2 (en) High-power semiconductor electronic components with improved reliability
CN106449727B (en) Avalanche-resistant quasi-vertical HEMT
EP3447917B1 (en) Bidirectional switch with passive electrical network for substrate potential stabilization
US8598628B2 (en) Semiconductor device
JP5130641B2 (en) Composite semiconductor device
US9911843B2 (en) Semiconductor device
JP4542912B2 (en) Nitrogen compound semiconductor device
JP4755961B2 (en) Nitride semiconductor device and manufacturing method thereof
US6940090B2 (en) Wideband gap having a low on-resistance and having a high avalanche capability
CN102354705B (en) Semiconductor device
CN102017160B (en) Enhancement mode III-N HEMTs
CN103367356B (en) There is the semiconductor element of nitride layer
US11374121B2 (en) Nitride semiconductor device
KR101008272B1 (en) Nitride-based high electron mobility transistors having normal-off characteristics and a method of manufacturing the same
US20140091363A1 (en) Normally-off high electron mobility transistor
US9300223B2 (en) Rectifying circuit and semiconductor device
JP2010103236A (en) Nitride semiconductor device
WO2014174550A1 (en) Nitride semiconductor device
US20150263155A1 (en) Semiconductor device
JP2007180143A (en) Nitride semiconductor device
JP2013062494A (en) Nitride semiconductor device
KR20150065005A (en) Normally off high electron mobility transistor
US20150263103A1 (en) Semiconductor device
CN104064593A (en) Semiconductor device
JP2009278028A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6578842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250