[go: up one dir, main page]

JP2017050503A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2017050503A
JP2017050503A JP2015174923A JP2015174923A JP2017050503A JP 2017050503 A JP2017050503 A JP 2017050503A JP 2015174923 A JP2015174923 A JP 2015174923A JP 2015174923 A JP2015174923 A JP 2015174923A JP 2017050503 A JP2017050503 A JP 2017050503A
Authority
JP
Japan
Prior art keywords
layer
graphene
graphene layer
catalyst
catalyst layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015174923A
Other languages
English (en)
Inventor
太志 石倉
Taishi Ishikura
太志 石倉
厚伸 磯林
Atsunobu Isobayashi
厚伸 磯林
達朗 斎藤
Tatsuro Saito
達朗 斎藤
明広 梶田
Akihiro Kajita
明広 梶田
酒井　忠司
Tadashi Sakai
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015174923A priority Critical patent/JP2017050503A/ja
Priority to US15/067,140 priority patent/US9741663B2/en
Publication of JP2017050503A publication Critical patent/JP2017050503A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 グラフェンシートに複数の端を形成する。
【解決手段】 実施形態に係わる半導体装置は、基板１０上の下地層１１と、前記下地層１１上に配置され、配線長さ方向Ｌに伸びる触媒層１４と、前記触媒層１４の上面上に配置された上グラフェン層１６ｕと、前記触媒層１４の前記配線長さ方向Ｌに伸びる２つの側面上にそれぞれ配置された横グラフェン層１６ｓと、を含む。さらに、上グラフェン層１６ｕの前記配線方向Ｌに伸びる２つの側面は、それぞれ、前記触媒層１４に接しない非触媒コンタクト端面１６ｕｎｃを含み、前記横グラフェン層１６ｓの上面は、前記触媒層１４に接しない非触媒コンタクト端面１６ｓｎｃを含み、前記横グラフェン層１６ｓの前記配線方向Ｌに伸びる側面のうち、前記触媒層１４に接する側面は、前記触媒層１４に接する触媒コンタクト端面１６ｓｃを含む。
【選択図】図１

Description

実施形態は、半導体装置とその製造方法に関する。
グラフェンシートは、カーボンナノチューブと同様に量子化伝導（Ballistic伝導）を有する新規炭素材料であり、金属配線に代わる画期的な低抵抗配線として注目されている。グラフェンシート内の電子の平均自由行程は、約100nm〜1μm程度で非常に長いため、グラフェンシートは、長距離配線の電気伝導にとても有利である。グラフェンシートは、触媒層の露出面にCVD法などを用いて形成される。グラフェンシートの端（edge）の部分は、グラフェンシートの中で最も電気抵抗が低いため、グラフェンシートに複数の端を形成する方法が求められている。
特開２０１２−０５４３０３号公報
実施形態は、グラフェンシートに複数の端を形成する方法を提案する。
実施形態によれば、半導体装置は、基板上の下地層と、前記下地層上に配置され、配線長さ方向に伸びる触媒層と、前記触媒層の上面上に配置された上グラフェン層と、前記触媒層の前記配線長さ方向に伸びる２つの側面上にそれぞれ配置された横グラフェン層と、を含む。さらに、上グラフェン層の前記配線方向に伸びる２つの側面は、それぞれ、前記触媒層に接しない非触媒コンタクト端面を含み、前記横グラフェン層の上面は、前記触媒層に接しない非触媒コンタクト端面を含み、前記横グラフェン層の前記配線方向に伸びる側面のうち、前記触媒層に接する側面は、前記触媒層に接する触媒コンタクト端面を含む。
第１の実施形態に係る半導体装置の概略構成を示す斜視図。 図１のＩＩ−ＩＩ線に沿う断面図。 グラフェンシートの線幅と電気抵抗との関係を示す図。 第１の実施形態に係る半導体装置の概略構成を示す断面図。 第１の実施形態に係る半導体装置の概略構成を示す断面図。 第１の実施形態に係る半導体装置の概略構成を示す断面図。 第１の実施形態に係る半導体装置の概略構成を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 第２の実施形態に係る半導体装置の概略構成を示す斜視図。 図１６のXVII−XVII線に沿う断面図。 第２の実施形態に係る半導体装置の概略構成を示す断面図。 第２の実施形態に係る半導体装置の概略構成を示す断面図。 第２の実施形態に係る半導体装置の概略構成を示す断面図。 第２の実施形態に係る半導体装置の概略構成を示す断面図。
以下、図面を参照しながら実施形態を説明する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の概略構成を示す斜視図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
図に示すように、第１の実施形態に係る半導体装置は、トランジスタやキャパシタ等の半導体素子が形成された半導体基板１０と、半導体基板１０上に形成された下地層１１と、下地層１１内に埋め込み形成された第１のコンタクトビア１２と、下地層１１上に形成されたライナー層（liner layer）１３と、ライナー層１３上に形成された触媒層１４と、触媒層１４の上に形成されたマスク層１５と、マスク層１５の上に形成された上グラフェン層（upper grapheme layer）１６ｕと、触媒層１４の両側面上にそれぞれ形成された横グラフェン層（side grapheme layer）１６ｓと、を含む。横グラフェン層１６ｓは、触媒層１４のＬ方向に沿って伸びる２つの側面上にそれぞれ設けられている。つまり、２つの横グラフェン層１６ｓが１つの触媒層１４に設けられている。
触媒層１４は、下地層１１およびライナー層１３側の底面と、底面に対向する上面と、配線長さ方向Ｌ（第１の方向に直行する第２の方向）に沿って伸びる２つの側面と、を有する。また、触媒層１４は、配線高さ方向Ｗ２（第１および第２の方向に直行する第３の方向）に高さを有する。触媒層１４の高さは、グラフェン層１６の高さに影響する。触媒層１４は、上グラフェン層１６ｕを形成するための上面と、横グラフェン層１６ｓを形成するための２つの側面を有する。この３面は、いずれも、下地層１１およびライナー層１３に接していない。下地層１１およびライナー層１３に接するのは、触媒層１４の底面のみである。
図では、触媒層１４は、四角柱であり、配線幅方向Ｗ１（第１の方向）において、触媒層１４の上面の長さと触媒層１４の底面の長さが同程度である。そのため、触媒層１４のＬ方向に伸びる２つの側面は、互いに平行（Ｗ２方向）である。これに限らず、触媒層１４の形状は、例えば、四角形、円形、多角形でも良いし、中空の筒構造や積層構造でも良い。
触媒層１４の材料は、例えば、コバルトCo、ニッケルNi、鉄Fe、ルテニウムRu、銅Cuなどの単体金属、または、これらの元素を1つ以上含む合金、あるいは、炭化物などが好ましい。または、これらの材料を含む層が積み重ねられた積層構造でも良い。触媒層１４の厚さは、グラフェン層１６が不連続に形成されることを防ぐために、0.5nm以上であることが望ましい
グラフェン層１６は、上グラフェン層１６ｕを１つ以上含み、横グラフェン層１６ｓを２つ以上含む。上グラフェン層１６ｕと、横グラフェン層１６ｓは、１つのグラフェン層１６から切り出された層であり、同じ材料を含む。また、上グラフェン層１６ｕ、および、横グラフェン層１６ｓは、単層のグラフェンシートが積層された積層構造を有しており、それぞれが、配線として機能する。
上グラフェン層１６ｕの側面のうち、Ｌ方向に沿って伸びる２つの側面には、それぞれ、触媒層１４に接しないグラフェン層１６の端面（非触媒コンタクト端面：non catalyst contact edge face）１６ｕｎｃが含まれている。上グラフェン層１６ｕの２つの非触媒コンタクト端面１６ｕｎｃは、いずれも触媒層１４に接していない。各々の非触媒コンタクト端面１６ｕｎｃには、上グラフェン層１６ｕに含まれる各々の単層グラフェン層１６の端が含まれている。
横グラフェン層１６ｓの触媒層１４に接しない上面には、触媒層１４に接しないグラフェン層１６の端面（非触媒コンタクト端面）１６ｓｎｃが含まれている。また、横グラフェン層１６ｓの触媒層１４に接する側面には、触媒層１４に接するグラフェン層１６の端面（触媒コンタクト端面：catalyst contact edge face）１６ｓｃが含まれている。
つまり、各々の横グラフェン層１６ｓには、触媒コンタクト端面１６ｓｃと非触媒コンタクト端面１６ｓｎｃが、それぞれ設けられている。非触媒コンタクト端面１６ｓｎｃ、および、触媒コンタクト端面１６ｓｃには、横グラフェン層１６ｓに含まれる各々の単層グラフェンシートの端が含まれている。
横グラフェン層１６ｓ内では、各々の単層グラフェンシートが、触媒コンタクト端面１６ｓｃ側から非触媒コンタクト端面１６ｓｎｃ側に向けてＬ字を描くように形成されている。つまり、触媒コンタクト端面１６ｓｃを含むＷ１方向に伸びる辺と、非触媒コンタクト端面１６ｓｎｃを含むＷ２方向に伸びる辺とが連続してＬ字形状を形成している。
後述するコンタクトビア２０との接続面積を広げるために、上グラフェン層１６ｕの非触媒コンタクト端面１６ｕｎｃと、横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃとの距離は、近い方が良い。また、上グラフェン層１６ｕの非触媒コンタクト端面１６ｕｎｃの高さ（Ｗ２方向）と、横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃの幅（Ｗ１方向）は、同じ大きさであることが望ましい。さらに、上グラフェン層１６ｕの非触媒コンタクト端面１６ｕｎｃの長さ（Ｌ方向）と、横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃの長さ（Ｌ方向）は、同じ大きさであることが望ましい。
一般に、グラフェンシートの端は、局在した電子状態が存在するため、グラフェンシートの他の部分に比べて電子の量子化伝導（バリスティック伝導）が起こりやすく、電気抵抗が非常に低い。そのため、グラフェンシートの端が多いほど、電気抵抗が低くなる。上グラフェン層１６ｕ、および、横グラフェン層１６ｓの非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃは、グラフェンシートの端を多く含むので、電気抵抗が非常に低く、低抵抗な伝導パスである。
図に示した構造の場合、１つの触媒層１４上に形成された１つのグラフェン層１６からは、少なくとも４つの非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃが得られる。
このようにグラフェンシートの端を複数有するグラフェン層１６は、グラフェンシートの端を複数持たないグラフェンシートに比べて電気抵抗が低い。そのため、グラフェン層１６の高さ（Ｗ２方向）を下げることができる。
ライナー層１３は、触媒層１４の結晶性を改善するための補助層である。ライナー層１３は、触媒層１４とグラフェン層１６との密着性を高め、触媒層１４上にグラフェン層１６を均一に成長させる。さらに、ライナー層１３は、触媒層１４に含まれる金属が、下地層１１及びコンタクトビア１２内に拡散することを防止する。ライナー層１３の材料は、例えば、タンタルＴａ、チタンＴｉ、ルテニウムＲｕ、タングステンＷ、アルミニウムＡｌ、または、これらの元素を含む窒化物（例えば、タンタル窒化物ＴａＮ）、酸化物である。さらに、ライナー層１３は、これらの材料を含む層が積層された構造でも良い。
上グラフェン層１６ｕ、および、横グラフェン層１６ｓの非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃ上には、端封止層(edge seal layer)１７が設けられている。端封止層１７は、インターカラントが、上グラフェン層１６ｕ、および、横グラフェン層１６ｓの非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃから脱離することを防止する。端封止層１７は、例えば、シリコン酸化膜、シリコン窒化膜などである。
上グラフェン層１６ｕの上面（most upper face）１６ｕｕは、面封止層(face seal layer)１８で覆われている。面封止層１８は、インターカラントが、上グラフェン層１６ｕの上面１６ｕｕから脱離することを防止する。面封止層１８は、例えば、シリコン酸化膜、シリコン窒化膜などである。
さらに、図中の破線に示すように、上グラフェン層１６ｕ、および、横グラフェン層１６ｓの非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃ上に修飾層（modify layer）１９を設けても良い。修飾層１９は、非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃを修飾（端面処理）し、上グラフェン層１６ｕ内、および、横グラフェン層１６ｓ内にインターカラントをドーピングする。修飾層１９は、非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃに含まれるグラフェンシートの端を修飾するので、修飾層１９は、上グラフェン層１６ｕの上面１６ｕｕに含まれない。また、修飾層１９は、層状（連続膜）に限らず、分子や単原子層であっても良い。修飾基は、例えば、酸素、窒素、ホウ素などである。インターカラントは、インターカレーションなどの方法により、上グラフェン層１６ｕおよび横グラフェン層１６ｓにドーピングされる不純物である。インターカラントは、例えば、ハロゲン、金属ハロゲン化物、アルカリ金属などである。
インターカレーションや、修飾基などの方法を用いてグラフェン層１６にインターカラントをドーピングすることで、グラフェン層１６の電気抵抗をさらに低下させることが可能である。
ただし、ライナー層１３、マスク層１５、面封止層１７、端封止層１８、修飾層１９は、無くても良い。
半導体基板１０は、例えば、シリコン半導体基板である。下地層１１は、主に、酸化シリコン、窒化シリコン、ＡｉｒＧａｐなどを含む層間絶縁層である。コンタクトビア１２は、例えば、銅、アルミニウム、タングステン、および、これらの元素を１つ以上含む合金である。
図３は、グラフェンシート配線、および、金属配線それぞれの幅（Ｗｎｍ）と電気抵抗(γΩ/μｍ)との関係を示す図である。
図に示すように、グラフェンシート配線の幅が所定の幅（例えば１０ｎｍ）以下の時、グラフェンシート配線は、金属配線（例えば銅Ｃｕ）よりも低い電気抵抗を示す。逆に、グラフェンシート配線が所定の幅よりも太い時、グラフェンシート配線の電気抵抗が金属配線よりも高くなる。
このような理由から、所定の線幅よりも太いグラフェンシート配線は、マスク加工などの方法を用いて所定の線幅以下に切断（cutting、partition、division）することが望ましい。太いグラフェンシート配線では、１回切断するごとに、触媒層１４に接しないグラフェンシートの端面が２面ずつ増える。
図では、所定の線幅よりも太いグラフェン層１６は、上グラフェン層１６ｕの非触媒コンタクト端面１６ｕｎｃを４面有する。つまり、所定の線幅よりも太いグラフェン層１６は、上グラフェン層１６ｕおよび横グラフェン層１６ｓの非触媒コンタクト端面１６ｕｎｃ１６ｓｎｃを、合計６面有する。
本例の場合、所定の線幅よりも太いグラフェン層１６でも、複数の端面を切り出す（cut out）ことが可能である。そのため、太いグラフェン層１６を分割するために、新たな層を設ける必要がない。このように、複数の端面を有する太いグラフェン層１６は、複数の端面を持たない太いグラフェン層に比べて電気抵抗が低くなる。
いずれの場合も、グラフェン層１６内の電流は、Ｌ方向に流れる。
ここで、マスク層１５が導電性、または、マスク層１５が無い場合について、グラフェン層１６とコンタクトビア２０との接続方法を説明する。触媒層１４と、マスク層１５、グラフェン層１６が導電性であるため、コンタクトビア２０は、グラフェン層１６の全ての部分に電気的に接続が可能である。
図４では、コンタクトビア２０は、上グラフェン層１６ｕの上面１６ｕｕ上、の１面上に接続される（第１の接続方法）。第１の接続方法は、コンタクトビア２０とグラフェン層１６との接続面積が小さいので、微細化に有利である。
図４の場合、コンタクトビア２０は、グラフェン層１６の非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃに接していない。しかし、上述の通り、グラフェン層１６は複数の非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃを有するので、非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃを持たないグラフェン層に比べて低抵抗である。
図５では、コンタクトビア２０は、上グラフェン層が有する２つの前記非触媒コンタクト端面のうちの一方上、および、横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃ上、の２面上に接続される（第２の接続方法）。
図６では、コンタクトビア２０は、上グラフェン層１６ｕの上面１６ｕｕ上、上グラフェン層１６ｕの非触媒コンタクト端面１６ｕｎｃ上、および横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃ上、の３面上に接続される（第３の接続方法）。
図７では、コンタクトビア２０は、上グラフェン層１６ｕの上面１６ｕｕ上、上グラフェン層１６ｕの２つの非触媒コンタクト端面１６ｕｎｃ上、２つの横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃ上、の５面上に接続される。つまり、コンタクトビア２０は、上グラフェン層１６ｕの上面１６ｕｕ上と、グラフェン層１６が有する全ての非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃとを覆う（第４の接続方法）。
前述のように、グラフェンシートの中で最も抵抗が低いのは、グラフェンシートの端部分である。そのため、非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃは、上グラフェン層１６ｕの上面１６ｕｕよりも電気抵抗が低い。つまり、コンタクトビア２０に接するグラフェンシートの数とコンタクトビア２０に接するグラフェンシートの端の数が多い程、電気抵抗が低下する。
図４に示す第１の接続では、コンタクトビア２０は、上グラフェン層１６ｕの上面１６ｕｕに含まれる最上層のグラフェンシートの面に接している。一方、図５乃至図７に示す第２乃至第４の接続では、コンタクトビア２０は、少なくとも、非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃに含まれる複数のグラフェンシートの端に接している。第２乃至第４の接続方法では、コンタクトビア２０が、複数の非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃに電気的に接続されているため、第１の接続方法に比べて低抵抗である。第２乃至第４の接続では、第１の接続に比べて、コンタクトビア２０に接するグラフェンシートの数が多く、さらに、各々のグラフェンシートの端に電気的に接しているので、第２乃至第４の接続は、第１の接続よりも電気抵抗が低い。
図６に示す第３の接続は、図５に示す第２の接続と同じように、上グラフェン層１６ｕの非触媒コンタクト端面１６ｕｎｃ上、および、横グラフェン層１６ｓの非触媒コンタクト端面１６ｓｎｃ上に接続されている。さらに、図６に示す第３の接続では、上グラフェン層１６ｕの上面１６ｕｕ上にも接続されているので、第３の接続は、第２の接続に比べて電気抵抗が低い。
図７に示す第４の接続は、図６に示す第３の接続に比べてコンタクトビア２０に電気的に接するグラフェンシートの端の数が多いので、第４の接続は、第３の接続に比べて電気抵抗が低い。
コンタクトビア２０とグラフェン層１６との電気的な接続面積が広いほど低抵抗なので、第１の接続方法、第２の接続方法、第３の接続方法、第４の接続方法の順に電気抵抗の値が低下する。また、第１および第２の接続方法に比べて第３乃至第４の接続方法は、コンタクトビア２０とグラフェン層１６との接続面積が大きいため、コンタクトビア２０を加工する時に生じる合わせマージン不良を改善することが可能である。図では、コンタクトビア２０とグラフェン層１６との間にある面封止層１７、端封止層１８、修飾層１９は、除去されているが、面封止層１７、端封止層１８、修飾層１９が導電性である場合、必ずしもこれらを除去する必要は無い。つまり、面封止層１７、端封止層１８、修飾層１９が導電性である場合、面封止層１７、端封止層１８、修飾層１９は、コンタクトビア２０とグラフェン層１６との間に設けられていても良い。
尚、マスク層１５が絶縁性である場合、コンタクトビア２０は、上グラフェン層１６ｕと横グラフェン層１６ｓの両方に接続されている必要がある。この場合、グラフェン層１６とコンタクトビア２０は、第２乃至第４の接続方法を用いて接続される。
次に、第１の実施形態に係る半導体装置の製造方法を、図８〜図１５を参照して説明する。
図８に示すように、半導体基板１０上に下地層１１を形成し、下地層１１内に第１のコンタクトビア１２を埋め込み形成し、下地層１１上にライナー層１３を形成し、ライナー層１３上に触媒層１４を形成する。
次に、図９に示すように、触媒層１４上にマスク層１５のパターンを形成する。
次に、図１０に示すように、RIEなどの加工方法により、マスク層１５のパターンに合わせて、ライナー層１３、および、触媒層１４をパターニングする。この時、マスク層１５は、触媒層１４上に残しても良いし、触媒層１４上から完全に除去しても良い。
次に、図１１に示すように、触媒層１４上にグラフェン層１６を形成する。
グラフェン層１６は、触媒層１４の表面に形成された凹凸、特に、触媒層１４の側面に形成された凹凸を基点に成長する。
触媒層１４に接する最も内側の単層グラフェンシートは、触媒層１４のＬ方向に伸びる両側面のうちの一方に沿って形成され（Ｗ２方向）、触媒層１４およびマスク層１５の上面上を通過した後（Ｗ１方向）、触媒層１４のもう一方の側面に到達する（Ｗ２方向）。そのため、最も内側の単層グラフェンシートは、触媒層１４、および、マスク層１５を軸として触媒層１４、および、マスク層１５を巻く（roll）ように成長する。
次に、最も内側の単層グラフェンシートを覆うように、外側の単層グラフェンシートが成長する。このように、外側の単層グラフェンシートが内側の単層グラフェンシートを覆という成長を繰り返すことで、触媒層１４を取り巻く（surrounding）グラフェン層１６が形成される。
グラフェン層１６の成長の過程で、横グラフェン層１６ｓに含まれる単層グラフェンシートは、触媒層１４のＬ方向に伸びる側面に垂直方向（Ｗ１方向）に積層され、上グラフェン層１６ｕに含まれる単層グラフェンシートは、触媒層１４の高さ方向（Ｗ２方向）に積層される。
下地層１１、および、ライナー層１３付近では、グラフェンシートの成長を阻害する効果が大きくなる。そのため、最も外側の単層グラフェンシートが下地層１１、および、ライナー層１３に成長を阻害された時に、グラフェンシートの成長が終了する。
このように、グラフェン層１６は、触媒層１４、および、マスク層１５を軸として、触媒層の一方の側面上からもう一方の側面上に向かって、触媒層１４およびマスク層１５を巻く（roll）ように、囲む(surround)ように、覆う(cover)ように形成される。
尚、隣接するグラフェン層１６同士が接触することを防ぐために、隣接する触媒層１４との間には、グラフェン層１６の成長を阻害する下地層（絶縁層）１１が設けられている。
次に、図１２に示すように、グラフェン層１６およびライナー層１３を覆うように、下地層１１上に絶縁層２１を形成し、絶縁層２１上にマスクパターン２２を形成する。マスクパターン２２は、触媒層１４の上方に形成されている。Ｗ１方向において、マスクパターン２２の幅は、マスクパターン２２に対向する触媒層１４の幅と同程度であることが望ましい。
次に、図１３に示すように、フォトリソグラフィーなどの加工方法により、マスクパターン２２に沿って、絶縁層２１をパターニングし、絶縁層パターン２１ｐを形成する。絶縁層パターン２１ｐは、グラフェン層１６を加工する時のマスクとして機能する。Ｗ１方向において、絶縁層パターン２１ｐの幅は、絶縁層パターン２１ｐに対向する触媒層１４の幅と同程度であることが望ましい。
次に、図１４に示すように、絶縁層パターン２１ｐをマスクとして、グラフェン層１６を加工する。この時、絶縁層パターン２１ｐよりも外側、つまり、触媒層１４のＬ方向に伸びる側壁よりも外側に形成されたグラフェン層１６は、削り取られる（cut out）。
このようにして、１つのグラフェン層１６から、少なくとも１つの上グラフェン層１６ｕと、少なくとも２つの横グラフェン層１６ｓが形成される。
次に、図１５に示すように、絶縁層パターン２１ｐを除去し、上グラフェン層１６ｕ、横グラフェン層１６ｓ、および、ライナー層１３を覆うように下地層１１上に絶縁層２３を形成する。尚、下地層１１と絶縁層２３との間に、グラフェン層１６（１６ｕ、１６ｓ）、および、ライナー層１３を覆う、拡散防止層（Diffusion Barrier、不図示）、例えば、窒化シリコン層などを形成しても良い。
最後に、図４乃至図７に示すように、絶縁層２３内にコンタクトビア２０を形成する。
このようにして、第１の実施形態の半導体装置が完成する。
以上より、第１の実施形態では、１つのグラフェン層１６から、４つ以上の非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃを切り出す（cut out）ことができる。そのため、４つ以上の複数の端面を持たないグラフェンシートに比べて、電気抵抗を低くすることが可能である。その結果、加工限界やグラフェン層１６の幅によらず、グラフェン層１６を低抵抗化することが可能である。
（第２の実施形態）
次に、第２の実施形態について説明する。なお、本実施形態の基本的な構成や製造方法は、第１の実施形態と同様である。したがって、第１の実施形態で説明した事項の説明は省略する。
図１６及び図１７は、第２の実施形態に係る半導体装置の概略構成を示す平面図である。図１７は、図１５のＸVIＩ−ＸVIＩ線に沿う断面図である。
図に示すように、第２の実施形態でも、触媒層１４上に形成されたグラフェン層１６には、少なくとも４つ以上の非触媒コンタクト端面１６ｕｎｃ、１６ｓｎｃが形成されている。さらに、第２の実施形態では、台形の触媒層１４上に、円形のグラフェン層１６が形成される。台形の触媒層１４は、Ｗ１方向において、上面の幅が底面の幅よりも短く、テーパー（先細り）形状を有する。つまり、触媒層１４のＬ方向に伸びる両側面は、傾斜を有する。
グラフェン層１６は、触媒層１４のＬ方向に伸びる一方の側面からもう一方の側面に向けて円を描くように成長する。
横グラフェン層１６ｓに含まれる各々の単層グラフェンシートは、非触媒コンタクト端面１６ｓｎｃから触媒コンタクト端面１６ｓｃに向かって円弧状に形成される。上グラフェン層１６ｕに含まれる各々の単層グラフェンシートは、一方の非触媒コンタクト端面１６ｕｎｃから、もう一方の非触媒コンタクト端面１６ｕｎｃに向かって円弧状に形成される。また、第１の実施形態と同様に、グラフェン層１６内の電流は、配線長さ方向Lに流れる。
図１８ないし図２１は、第２の実施形態に関する、コンタクトビア２０とグラフェン層１６との接続関係を示す図である。第１の実施形態と同様に、マスク層１５が導電性、または、マスク層１５が無い場合、コンタクトビア２０は、第１乃至第４の接続方法（図１８乃至図２１）を用いてグラフェン層１６に接続される。また、マスク層１５が絶縁性である場合、コンタクトビア２０は、第２乃至第４の接続方法（図１９および図２１）を用いてグラフェン層１６に接続される。
第２の実施形態の製造方法は、第１の実施形態と同様であるため省略する。
このように、グラフェン層１６の形状は、触媒層１４の形状によって変化する。触媒層１４の形状は、例えば、四角形、円形、多角形、中空の筒構造、および、積層構造などである。
以上より、第２の実施形態でも、第１の実施形態と同様の効果が得られる。さらに第２の実施形態では、台形の触媒層１４上に円形のグラフェンシートが形成される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
※以下、上述の実施形態の要点を付記する。
≪付記≫
［１］
基板上の下地層と、
前記下地層上に配置され、配線長さ方向に伸びる触媒層と、
前記触媒層の上面上に配置された上グラフェン層と、
前記触媒層の前記配線長さ方向に伸びる２つの側面上にそれぞれ配置された横グラフェン層と、
を含む、ことを特徴とする半導体装置。
［２］
前記上グラフェン層の前記配線方向に伸びる２つの側面は、それぞれ、前記触媒層に接しない非触媒コンタクト端面を含み、
前記横グラフェン層の上面は、前記触媒層に接しない非触媒コンタクト端面を含み、
前記横グラフェン層の前記配線方向に伸びる側面のうち、前記触媒層に接する側面は、前記触媒層に接する触媒コンタクト端面を含む、ことを特徴とする［１］に記載の半導体装置。
［３］
前記下地層と前記触媒層との間に、前記触媒層の結晶性を高めるライナー層をさらに備えることを特徴とする［１］に記載の半導体装置。
［４］
前記触媒層と前記上グラフェン層との間に、前記触媒層を加工するためのマスク層をさらに備えることを特徴とする［１］に記載の半導体装置。
［５］
前記上グラフェン層の上面を覆う面封止層さらに備えることを特徴とする［１］に記載の半導体装置。
［６］
前記上グラフェン層の前記非触媒コンタクト端面上と、前記横グラフェン層の前記非触媒コンタクト端面上に設けられた端封止層をさらに備えることを特徴とする［２］に記載の半導体装置。
［７］
前記上グラフェン層は、ハロゲン、金属ハロゲン化物、アルカリ金属などのインターカラントを含む、ことを特徴とする［１］に記載の半導体装置。
［８］
前記横グラフェン層は、ハロゲン、金属ハロゲン化物、アルカリ金属などのインターカラントを含む、ことを特徴とする［１］に記載の半導体装置。
［９］
前記上グラフェン層の前記非触媒コンタクト端面と、前記横グラフェン層の前記非触媒コンタクト端面上に設けられた修飾層をさらに備えることを特徴とする［２］に記載の半導体装置。
［１０］
前記修飾層は、酸素、窒素、ホウ素などの修飾基を含み、前記修飾層は、記上グラフェン層の前記非触媒コンタクト端面、および、前記横グラフェン層の前記非触媒コンタクト端面を修飾することを特徴とする［９］に記載の半導体装置。
［１１］
前記触媒層の形状は、配線幅方向において、上面と底面の長さが同程度であり、前記２つの側面が互いに平行である、四角柱(pillar)であることを特徴とする［１］に記載の半導体装置。
［１２］
前記横グラフェン層は、前記横グラフェン層の前記触媒コンタクト端面から配線幅方向に伸びる辺と、前記横グラフェン層の前記非触媒コンタクト端面から配線高さ方向に伸びる辺とが連続する、Ｌ字形状を有することを特徴とする［２］に記載の半導体装置。
［１３］
前記触媒層は、配線幅方向において、前記上面の長さが底面の長さよりも短く、前記２つの側面が傾斜を有する、台形であることを特徴とする［１］に記載の半導体装置。
［１４］
前記横グラフェン層は、前記触媒コンタクト端面から前記非触媒コンタクト端面にかけて円弧形状を有することを特徴とする［２］に記載の半導体装置。
［１５］
前記上グラフェン層の上面に接続されたコンタクトビアをさらに備えることを特徴とする［１］に記載の半導体装置。
［１６］
前記横グラフェン層の前記非触媒コンタクト端面と、
前記上グラフェン層が有する２つの前記非触媒コンタクト端面のうちの一方、に接続されたコンタクトビアをさらに備えることを特徴とする［２］に記載の半導体装置。
［１７］
前記上グラフェン層の上面と、
前記上グラフェン層が有する２つの前記非触媒コンタクト端面のうちの一方と、
前記触媒層上に形成された２つの前記横グラフェン層のうちの一方に形成された前記非触媒コンタクト端面と、に接続されたコンタクトビアをさらに備えることを特徴とする［２］に記載の半導体装置。
［１８］
前記上グラフェン層の上面と、
前記触媒層１４上に形成された全ての前記非触媒コンタクト端面に接続されたコンタクトビアをさらに備えることを特徴とする［２］に記載の半導体装置。
［１９］
基板上に下地層を形成し、
前記下地層上に配線長さ方向に伸びる触媒層を形成し、
前記触媒層の前期配線長さ方向に伸びる２つの側面、および、前記触媒層の上面を覆うグラフェン層を形成し、
前記グラフェン層上にマスクパターンを形成し、
前記マスクパターンをマスクとして前記グラフェン層の一部を切り取る（cut out）ことで、前記グラフェン層から１つ以上の上グラフェン層と２つ以上の横グラフェン層を形成することを特徴とする半導体装置の製造方法。

［２０］
配線幅方向において、所定の線幅よりも太いグラフェン層を、所定の線幅以下のグラフェン層に分断する工程が、前記グラフェン層の一部を切り取る工程に含まれることを特徴とする［１９］に記載の半導体装置の製造方法。
１０： 半導体層、 １１： 下地層、 １２,２０： コンタクトビア、 １３： ライナー層、 １４： 触媒層、 １５： マスク層、 １６： グラフェン層１６ｕ： 上グラフェン層１６ｓ： 横グラフェン層１６ｕｎｃ、１６ｓｎｃ： 非触媒コンタクト端面、 １６ｓｃ： 触媒コンタクト端面

Claims (6)

  1. 基板上の下地層と、
    前記下地層上に配置され、配線長さ方向に伸びる触媒層と、
    前記触媒層の上面上に配置された上グラフェン層と、
    前記触媒層の前記配線長さ方向に伸びる２つの側面上にそれぞれ配置された横グラフェン層と、
    を含む、ことを特徴とする半導体装置。
  2. 前記上グラフェン層の前記配線方向に伸びる２つの側面は、それぞれ、前記触媒層に接しない非触媒コンタクト端面を含み、
    前記横グラフェン層の上面は、前記触媒層に接しない非触媒コンタクト端面を含み、
    前記横グラフェン層の前記配線方向に伸びる側面のうち、前記触媒層に接する側面は、前記触媒層に接する触媒コンタクト端面を含む、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記下地層と前記触媒層との間に、前記触媒層の結晶性を高めるライナー層をさらに備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記触媒層と前記上グラフェン層との間に、前記触媒層を加工するためのマスク層をさらに備えることを特徴とする請求項１に記載の半導体装置。
  5. 前記横グラフェン層は、前記横グラフェン層の前記触媒コンタクト端面から配線幅方向に伸びる辺と、前記横グラフェン層の前記非触媒コンタクト端面から配線高さ方向に伸びる辺とが連続する、Ｌ字形状を有することを特徴とする請求項２に記載の半導体装置。
  6. 基板上に下地層を形成し、
    前記下地層上に配線長さ方向に伸びる触媒層を形成し、
    前記触媒層の前期配線長さ方向に伸びる２つの側面、および、前記触媒層の上面を覆うグラフェン層を形成し、
    前記グラフェン層上にマスクパターンを形成し、
    前記マスクパターンをマスクとして前記グラフェン層の一部を切り取る（cut out）ことで、前記グラフェン層から１つ以上の上グラフェン層と２つ以上の横グラフェン層を形成することを特徴とする半導体装置の製造方法。
JP2015174923A 2015-09-04 2015-09-04 半導体装置とその製造方法 Pending JP2017050503A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015174923A JP2017050503A (ja) 2015-09-04 2015-09-04 半導体装置とその製造方法
US15/067,140 US9741663B2 (en) 2015-09-04 2016-03-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015174923A JP2017050503A (ja) 2015-09-04 2015-09-04 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2017050503A true JP2017050503A (ja) 2017-03-09

Family

ID=58189633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015174923A Pending JP2017050503A (ja) 2015-09-04 2015-09-04 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US9741663B2 (ja)
JP (1) JP2017050503A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184984B1 (en) 1999-02-09 2001-02-06 Kla-Tencor Corporation System for measuring polarimetric spectrum and other properties of a sample
JP2017050503A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置とその製造方法
KR102637671B1 (ko) 2018-08-11 2024-02-15 어플라이드 머티어리얼스, 인코포레이티드 그래핀 확산 장벽
US12283490B1 (en) 2023-12-21 2025-04-22 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8482126B2 (en) * 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
JP5972735B2 (ja) * 2012-09-21 2016-08-17 株式会社東芝 半導体装置
US9698204B2 (en) * 2013-12-06 2017-07-04 Sharp Kabushiki Kaisha Light-emitting substrate, photovoltaic cell, display device, lighting device, electronic device, organic light-emitting diode, and method of manufacturing light-emitting substrate
JP6246676B2 (ja) * 2014-08-20 2017-12-13 株式会社東芝 半導体装置
JP2016174039A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2017050419A (ja) * 2015-09-02 2017-03-09 株式会社東芝 半導体装置とその製造方法
JP2017050503A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
US9741663B2 (en) 2017-08-22
US20170069576A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
EP2847792B1 (en) Graphene cap for copper interconnect structures
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
JP5813678B2 (ja) 半導体装置
JP5820416B2 (ja) 半導体装置及びその製造方法
US8907495B2 (en) Semiconductor device and manufacturing method thereof
JP2021093439A (ja) 半導体装置
JP2017050503A (ja) 半導体装置とその製造方法
JP5755618B2 (ja) 半導体装置
US20160071803A1 (en) Semiconductor device and method for manufacturing the same
US9646933B2 (en) Semiconductor device and manufacturing method thereof
CN112885836A (zh) 垂直半导体装置及其制造方法
JP2014086583A (ja) 半導体装置及びその製造方法
US9209125B2 (en) Semiconductor device and manufacturing method of the same
US20130277636A1 (en) Variable resistance memory device and method for fabricating the same
US9076795B1 (en) Semiconductor device and method of manufacturing the same
JP6180977B2 (ja) グラフェン配線及び半導体装置
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
JP2013197407A (ja) 半導体装置
JP2021044490A (ja) 半導体記憶装置およびその製造方法
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
JP6244770B2 (ja) カーボン導電構造及びその製造方法
JP5921475B2 (ja) 半導体装置及びその製造方法
KR20230086169A (ko) 금속과 열 분산층을 포함하는 전극 구조 및 이를 포함하는 반도체 장치
JP5458146B2 (ja) 半導体装置