JP2017046260A - 固体撮像素子および電子機器 - Google Patents

Abstract

【課題】単位画素領域ごとに各画素の画素信号を所定の順番で読み出す場合に、読み出しを制御する配線の本数を削減する、ＣＭＯＳイメージセンサに適用できる固体撮像素子及び電子機器を提供する。【解決手段】単位画素領域７１−１〜７１−４は、アレイ状に配置された、複数の画素７０から構成される。読み出し回路は、単位画素領域ごとに設けられ、単位画素領域を構成する複数の画素の画素信号を所定の順番で読み出す。垂直方向に隣接する単位画素領域を構成する、読み出す順番が同一である画素どうしの読み出しを制御する画素駆動線は共有される。【選択図】図２

Description

本開示は、固体撮像素子および電子機器に関し、特に、単位画素領域ごとに各画素の画素信号を所定の順番で読み出す場合に、読み出しを制御する配線の本数を削減することができるようにした固体撮像素子および電子機器に関する。

近年、裏面照射型撮像チップと信号処理チップとが積層された撮像素子がある。このような撮像素子において、裏面照射型撮像チップに形成されるアレイ状に配置された画素を、複数の画素からなる単位画素領域に分割し、単位画素領域ごとに各画素の画素信号を所定の順番で読み出すことが考案されている（例えば、特許文献１参照）。

特許文献１の発明は、隣接する単位画素領域内の画素信号を読み出す順番が同一である画素どうしの位置が、その単位画素領域の境界に対して線対称になるように、画素信号の読み出しを制御することにより、単位画素領域の境界における画像の歪みを抑制している。

特開2014-179893号公報

ところで、特許文献１の発明では、単位画素領域内の各画素に対して、画素信号の読み出しを制御する配線（以下、画素駆動線という）が設けられている。従って、単位画素領域がH（横）×V（縦）(H，Vは自然数)の画素から構成される場合、１つの単位画素領域に必要な画素駆動線はH×V本であり、画素の各行に対して形成される画素駆動線の本数はH本である。よって、単位画素領域内の画素の数の増加に伴い、画素駆動線の本数が増加する。

本開示は、このような状況に鑑みてなされたものであり、単位画素領域ごとに各画素の画素信号を所定の順番で読み出す場合に、読み出しを制御する配線の本数を削減することができるようにするものである。

本開示の第１の側面の固体撮像素子は、アレイ状に配置された、複数の画素から構成される単位画素領域と、前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路とを備え、所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線は共有されるように構成された固体撮像素子である。

本開示の第１の側面においては、アレイ状に配置された、複数の画素から構成される単位画素領域と、前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路とが備えられ、所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線が共有される。

本開示の第２の側面の電子機器は、アレイ状に配置された、複数の画素から構成される単位画素領域と、前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路とを備え、所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線は共有されるように構成された固体撮像素子を備える電子機器である。

本開示の第２の側面においては、アレイ状に配置された、複数の画素から構成される単位画素領域と、前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路とが備えられ、所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線が共有される。

本開示の第１および第２の側面によれば、撮像することができる。また、本開示の第１の側面によれば、単位画素領域ごとに各画素の画素信号を所定の順番で読み出す場合に、読み出しを制御する配線の本数を削減することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本開示を適用した固体撮像素子としてのCMOSイメージセンサの一実施の形態の構成例を示す図である。 図１の画素領域の第１の構成例を示す図である。 図１の画素領域の第２の構成例を示す図である。 図１の画素領域の第３の構成例を示す図である。 図１の画素領域の第４の構成例を示す図である。 図１の画素領域の第５の構成例を示す図である。 図１の画素領域の第６の構成例を示す図である。 図１の信号処理部により生成される画像を説明する図である。 読み出す順番が同一である画素のカラーフィルタの色が同一である場合の画像を説明する図である。 第１の補正方法を説明する図である。 第２の補正方法を説明する図である。 図１のCMOSイメージセンサの各部の配置例を示す図である。 本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。 CMOSイメージセンサを使用する使用例を示す図である。

以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１実施の形態：CMOSイメージセンサ（図１乃至図１２）
２．第２実施の形態：撮像装置（図１３）
３．CMOSイメージセンサの使用例（図１４）

＜第１実施の形態＞
（CMOSイメージセンサの一実施の形態の構成例）
図１は、本開示を適用した固体撮像素子としてのCMOSイメージセンサの一実施の形態の構成例を示す図である。

CMOSイメージセンサ５０は、画素領域５１、画素駆動線５２、画素駆動部５４、読み出し領域５５、読み出し駆動線５６、垂直信号線５７、読み出し回路駆動部５８、カラム処理部５９、水平駆動部６０、システム制御部６１、信号処理部６２、およびメモリ部６３が、図示せぬシリコン基板等の半導体基板(チップ)に形成されたものである。

CMOSイメージセンサ５０の画素領域５１には、入射光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子を有する複数の画素が、アレイ状に２次元配置される。画素領域５１に配置された画素は、複数の画素ごとに、単位画素領域５１Ａに分割される。即ち、画素領域５１は、アレイ状に配置された、複数の画素から構成される単位画素領域５１Ａにより構成される。各画素には、その画素を含む単位画素領域５１Ａごとに、単位画素領域５１Ａ内の各画素の光電変換素子に蓄積された電荷に対応する画素信号が所定の順番で読み出されるように、その画素の画素信号を読み出す順番が設定されている。

画素領域５１には、画素に対して、２行ごとに、単位画素領域５１Ａ内の水平方向の画素数（列数）だけ画素駆動線５２が形成される。画素駆動線５２は、対応する２行の画素のうちの読み出す順番が同一である画素ごとに接続され、画素信号の読み出しを制御する。

画素駆動部５４は、シフトレジスタやアドレスデコーダなどによって構成される。画素駆動部５４は、読み出す順番にしたがって、その読み出す順番の画素に接続された画素駆動線５２に信号を供給する。これにより、各単位画素領域５１Ａ内の画素の画素信号は、その画素に設定された読み出す順番で、同一の読み出す順番が設定された他の単位画素領域５１Ａ内の画素の画素信号と同時に読み出される。読み出された画素信号は、読み出し領域５５のうちの、その画素信号に対応する単位画素領域５１Ａの読み出し回路５５Ａに出力される。

読み出し領域５５には、各単位画素領域５１Ａの読み出し回路５５Ａがアレイ状に２次元配置される。読み出し回路５５Ａは、対応する単位画素領域５１Ａ内の画素から出力された画素信号に対して、A/D変換処理、CDS(Correlated Double Sampling)（相関二重サンプリング）処理等の信号処理を行い、一時的に保持する。また、読み出し領域５５には、アレイ状の読み出し回路５５Ａに対して、行ごとに読み出し駆動線５６が形成され、列ごとに垂直信号線５７が形成される。

読み出し回路駆動部５８は、シフトレジスタやアドレスデコーダなどによって構成され、読み出し領域５５の各読み出し回路５５Ａを行単位等で駆動する。具体的には、読み出し回路駆動部５８は、各行を順に選択し、選択行の読み出し駆動線５６に選択信号を出力する。これにより、選択行の各読み出し回路５５Ａに保持された信号処理後の画素信号が読み出され、垂直信号線５７に供給される。

カラム処理部５９は、読み出し回路５５Ａの列ごとに信号処理回路を有する。カラム処理部５９の各信号処理回路は、選択行の各読み出し回路５５Ａから垂直信号線５７を通して出力される画素信号を一時的に保持する。

水平駆動部６０は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部５９の信号処理回路を順番に選択する。この水平駆動部６０による選択走査により、カラム処理部５９の各信号処理回路に保持された画素信号が順番に信号処理部６２に出力される。

システム制御部６１は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に画素駆動部５４、読み出し回路駆動部５８、カラム処理部５９、および水平駆動部６０を制御する。

信号処理部６２は、カラム処理部５９から出力される画素信号をフレーム単位で画像としてメモリ部６３に格納する。信号処理部６２は、メモリ部６３に格納されている画像の各画素の画素信号が、所定の閾値以上であるかどうかを判定する。

信号処理部６２は、画素領域５１内の所定の領域における、全ての画素に対する画素信号が所定の閾値以上である画素の割合が閾値以上である場合、メモリ部６３に格納されている画素信号を用いて、所定の閾値以上である画素信号を補正する。信号処理部６２は、所定の閾値以上である画素信号が補正された画像を出力する。一方、画素領域５１内の所定の領域における、全ての画素に対する画素信号が所定の閾値以上である画素の割合が閾値より小さい場合、信号処理部６２は、メモリ部６３に格納されている画像をそのまま出力する。

メモリ部６３は、DRAM（Dynamic Random Access Memory）やSRAM（Static Random Access Memory）などにより構成される。

（画素領域の第１の構成例）
図２は、図１の画素領域５１の第１の構成例を示す図である。

なお、図２において、正方形は、画素７０を表し、正方形内の数字は、その画素７０に設定された読み出す順番を表している。また、同一の単位画素領域５１Ａ内の画素７０を表す正方形には、同一のハッチが付されている。これらのことは、後述する図３乃至７においても同様である。

図２の例では、画素領域５１に、２（横）×２（縦）の単位画素領域５１Ａである単位画素領域７１−１乃至７１−４が配置される。単位画素領域７１−１は、４×１の画素７０からなる画素群７２−１−１乃至７２−１−４から構成される。即ち、単位画素領域７１−１は、４×４の画素７０から構成される。

単位画素領域７１−２乃至７１−４も、単位画素領域７１−１と同様に、それぞれ、４×１の画素７０からなる画素群７２−２−１乃至７２−２−４、画素群７２−３−１乃至７２−３−４、画素群７２−４−１乃至７２−４−４により構成される。

なお、以下では、単位画素領域７１−１乃至７１−４を特に区別する必要がない場合、それらをまとめて単位画素領域７１という。同様に、画素群７２−１−１乃至７２−１−４、画素群７２−２−１乃至７２−２−４、画素群７２−３−１乃至７２−３−４、および画素群７２−４−１乃至７２−４−４をまとめて、画素群７２という。

垂直方向に隣接する単位画素領域７１を構成する各画素群７２は、垂直方向に交互に配置される。具体的には、垂直方向に隣接する単位画素領域７１−１の各画素群７２−１−１乃至７２−１−４と、単位画素領域７１−２の各画素群７２−２−１乃至７２−２−４は、先頭から順に、画素群７２−１−１、画素群７２−２−１、画素群７２−１−２、画素群７２−２−２、画素群７２−１−３、画素群７２−２−３、画素群７２−１−４、画素群７２−２−４となるように配置される。

また、垂直方向に隣接する単位画素領域７１−３の各画素群７２−３−１乃至７２−３−４と、単位画素領域７１−４の各画素群７２−４−１乃至７２−４−４は、先頭から順に、画素群７２−３−１、画素群７２−４−１、画素群７２−３−２、画素群７２−４−２、画素群７２−３−３、画素群７２−４−３、画素群７２−３−４、画素群７２−４−４となるように配置される。

各画素７０の読み出す順番は、以下の第１乃至第３の条件にしたがって設定される。第１の条件は、垂直方向に隣接する単位画素領域７１の境界のうちの画素７０の２行ごとの境界に隣接する画素７０の読み出す順番は、その境界に対して線対称であるという条件である。

第２の条件は、水平方向に隣接する２つの単位画素領域７１の各画素７０の読み出す順番は、単位画素領域７１の境界に対して線対称であるという条件である。第３の条件は、各画素群７２を構成する画素７０の読み出す順番は、水平方向に連続するという条件である。

ここで、垂直方向に隣接する単位画素領域７１−１（７１−３）と単位画素領域７１−２（７１−４）の境界７３−１乃至７３−７のうちの２行ごとの境界は、境界７３−１、境界７３−３、境界７３−５、境界７３−７である。従って、例えば、第１乃至第３の条件にしたがって、境界７３−１の直上の画素７０の読み出す順番と境界７３−１の直下の画素７０の読み出す順番は、左から順に１，２，３，４，４，３，２，１に設定される。

即ち、境界７３−１の直上の画素７０の読み出す順番と境界７３−１の直下の画素７０の読み出す順番は、左から順に同一であり、境界７３−１に対して線対称になっている。また、水平方向に隣接する単位画素領域７１−１（７１−２）と単位画素領域７１−３（７１−４）の各画素７０の読み出す順番は、単位画素領域７１−１（７１−２）と単位画素領域７１−３（７１−４）の境界７４側から順に同一であり、境界７４に対して線対称になっている。さらに、画素群７２−１−１、画素群７２−３−１、画素群７２−２−１、および画素群７２−４−１内の水平方向に並ぶ画素７０の読み出す順番は連続している。

以上により、垂直方向に隣接する単位画素領域７１を構成する、読み出す順番が同一である画素７０どうしは、２行ごとの境界７３−１、境界７３−３、境界７３−５、または境界７３−７に対して垂直方向に向き合う。従って、画素駆動線５２を、境界７３−１、境界７３−３、境界７３−５、または境界７３−７付近に配置することで、この画素７０どうしの画素駆動線５２を共有化することができる。

例えば、垂直方向に隣接する単位画素領域７１−１と単位画素領域７１−２、および、単位画素領域７１−３と単位画素領域７１−４を構成する、読み出す順番が５である画素７０どうしの画素駆動線５２は共有化することができる。その結果、CMOSイメージセンサ５０では、２行ごとに、単位画素領域７１を構成する水平方向の画素７０の数（図２の例では４）だけ画素駆動線５２が形成される。

また、境界７３−１、境界７３−３、境界７３−５、および境界７３−７、並びに、境界７４を介して隣り合う画素７０の読み出す順番が同一になる。従って、単位画素領域７１の境界における画像の歪みの発生を防止することができる。

なお、図２では、説明の便宜上、読み出す順番が５である画素７０の画素駆動線５２についてのみ図示してあるが、読み出す順番が５以外である画素７０の画素駆動線５２も同様に形成される。このことは、後述する図３、図４、図６、および図７においても同様である。

（画素領域の第２の構成例）
図３は、図１の画素領域５１の第２の構成例を示す図である。

図３に示す構成のうち、図２の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図３の画素領域５１の構成は、単位画素領域７１を構成する画素群が１×１の画素７０からなる１６個の画素群である点、および、画素群の配置を除いて、図２の構成と同一である。

具体的には、図３の単位画素領域７１−１は、１×１の画素７０からなる１６個の画素群９１−１−１乃至９１−１―１６から構成される。単位画素領域７１−２乃至７１−４も、単位画素領域７１−１と同様に、それぞれ、１×１の画素７０からなる１６個の画素群により構成される。なお、以下では、単位画素領域７１−１乃至７１−４の画素群を特に区別する必要がない場合、それらをまとめて画素群９１という。

垂直方向に隣接する単位画素領域７１を構成する各画素群９１は、水平方向および垂直方向に交互に配置される。即ち、垂直方向に隣接する２つの単位画素領域７１の各画素群９１は、市松模様状に配置される。

具体的には、垂直方向に隣接する単位画素領域７１−１の各画素群９１と単位画素領域７１−２の各画素群９１は、水平方向および垂直方向に交互に配置される。また、垂直方向に隣接する単位画素領域７１−３の各画素群９１と、単位画素領域７１−４の各画素群９１は、水平方向および垂直方向に交互に配置される。

図３の画素領域５１においても、図２の画素領域５１と同様に、上述した第１乃至第３の条件にしたがって、各画素７０の読み出す順番が設定される。これにより、図３の画素領域５１の各画素７０の読み出す順番は、図２の画素領域５１の各画素７０の読み出す順番と同一になる。

従って、画素駆動線５２を、境界７３−１、境界７３−３、境界７３−５、または境界７３−７付近に配置することで、垂直方向に隣接する単位画素領域７１を構成する、読み出す順番が同一である画素７０どうしの読み出しを制御する画素駆動線５２を共有化することができる。その結果、CMOSイメージセンサ５０では、２行ごとに、単位画素領域７１を構成する水平方向の画素７０の数（図３の例では４）だけ画素駆動線５２が形成される。

また、境界７３−１、境界７３−３、境界７３−５、および境界７３−７、並びに、境界７４を介して隣り合う画素７０の読み出す順番が同一になるので、単位画素領域７１の境界における画像の歪みの発生を防止することができる。

（画素領域の第３の構成例）
図４は、図１の画素領域５１の第３の構成例を示す図である。

図４に示す構成のうち、図３の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図４の画素領域５１の構成は、単位画素領域７１を構成する画素群が２×２の画素７０からなる４個の画素群である点を除いて、図３の構成と同一である。

具体的には、図４の単位画素領域７１−１は、２×２の画素７０からなる画素群１１１−１−１乃至１１１−１−４から構成される。単位画素領域７１−２乃至７１−４も、単位画素領域７１−１と同様に、それぞれ、２×２の画素７０からなる画素群１１１−２−１乃至１１１−２−４、画素群１１１−３−１乃至１１１−３−４、画素群１１１−４−１乃至１１１−４−４により構成される。

なお、以下では、画素群１１１−１−１乃至１１１−１−４、画素群１１１−２−１乃至１１１−２−４、画素群１１１−３−１乃至１１１−３−４、および画素群１１１−４−１乃至１１１−４−４を特に区別する必要がない場合、それらをまとめて、画素群１１１という。

垂直方向に隣接する単位画素領域７１を構成する各画素群１１１は、図３の各画素群９１と同様に、水平方向および垂直方向に交互に配置される。

また、図４の画素領域５１においても、図３の画素領域５１と同様に、上述した第１乃至第３の条件にしたがって、各画素７０の読み出す順番が設定される。なお、図４の例では、垂直方向に隣接する単位画素領域７１の全ての境界１１２−１乃至１１２−３は２行ごとに存在する。従って、全ての境界１１２−１乃至１１２−３に隣接する各画素７０の読み出す順番が、その境界１１２−１乃至１１２−３に対して線対称になる。

よって、例えば、境界１１２−１の直上の画素７０の読み出す順番と境界１１２−１の直下の画素７０の読み出す順番は、左から順に３，４，５，６，６，５，４，３に設定される。

即ち、境界１１２−１の直上の画素７０の読み出す順番と境界１１２−１の直下の画素７０の読み出す順番は、左から順に同一であり、境界１１２−１に対して線対称になっている。また、水平方向に隣接する単位画素領域７１−２（７１−１）と単位画素領域７１−３（７１−４）の各画素７０の読み出す順番は、単位画素領域７１−２（７１−１）と単位画素領域７１−３（７１−４）の境界７４側から順に同一であり、境界７４に対して線対称になっている。

さらに、画素群１１１−１−１、画素群１１１−２−１、画素群１１１−３−１、画素群１１１−４−１、画素群１１１−２−２、画素群１１１−１−２、画素群１１１−４−２、および画素群１１１−３−２内の水平方向に並ぶ画素７０の読み出す順番は連続している。

以上により、垂直方向に隣接する単位画素領域７１を構成する、読み出す順番が同一である画素７０どうしは、２行ごとの境界１１２−１乃至１１２−３に対して垂直方向に向き合う。従って、画素駆動線５２を、境界１１２−１乃至１１２−３付近に配置することで、この画素７０どうしの画素駆動線５２を共有化することができる。その結果、CMOSイメージセンサ５０では、２行ごとに、単位画素領域７１を構成する水平方向の画素７０の数（図４の例では４）だけ画素駆動線５２が形成される。

また、境界１１２−１乃至１１２−３、並びに、境界７４を介して隣り合う画素７０の読み出す順番が同一になる。従って、単位画素領域７１の境界における画像の歪みの発生を防止することができる。

（画素領域の第４の構成例）
図５は、図１の画素領域５１の第４の構成例を示す図である。

図５に示す構成のうち、図４の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図５の画素領域５１の構成は、１つの画素群１１１から単位画素領域５１Ａが構成される点、および、各画素７０の読み出す順番の設定条件を除いて、図４の構成と同一である。

具体的には、図５の画素領域５１には、２×２の単位画素領域５１Ａである単位画素領域１３１−１乃至１３１−４が配置される。単位画素領域１３１−１は１つの画素群１１１−１−１により構成される。即ち、単位画素領域１３１−１は、２×２の画素７０から構成される。

単位画素領域１３１−２乃至１３１−４も、単位画素領域１３１−１と同様に、それぞれ、１つの画素群１１１−２−１、画素群１１１−３−１、画素群１１１−４−１により構成される。なお、以下では、単位画素領域１３１−１乃至１３１−４を特に区別する必要がない場合、それらをまとめて単位画素領域１３１という。

各画素７０の読み出す順番は、上述した第１の条件および第２の条件にしたがって設定される。従って、例えば、第１および第２の条件にしたがって、垂直方向に隣接する単位画素領域１３１−１と単位画素領域１３１−２の境界１３２の直上の画素７０の読み出す順番と境界１３２の直下の画素７０の読み出す順番は、左から順に４，２，２，４に設定される。

即ち、境界１３２の直上の画素７０の読み出す順番と境界１３２の直下の画素７０の読み出す順番は、左から順に同一であり、境界１３２に対して線対称になっている。また、水平方向に隣接する単位画素領域１３１−１（１３１−２）と単位画素領域１３１−３（１３１−４）の各画素７０の読み出す順番は、単位画素領域１３１−１（１３１−２）と単位画素領域１３１−３（１３１−４）の境界１３３側から順に同一であり、境界１３３に対して線対称になっている。

以上により、垂直方向に隣接する単位画素領域１３１を構成する、読み出す順番が同一である画素７０どうしは、境界１３２に対して垂直方向に向き合う。従って、画素駆動線５２を境界１３２付近に配置することで、この画素７０どうしの画素駆動線５２を共有化することができる。その結果、CMOSイメージセンサ５０では、２行ごとに、単位画素領域１３１を構成する水平方向の画素７０の数（図５の例では２）だけ画素駆動線５２が形成される。

また、境界１３２および境界１３３を介して隣り合う画素７０の読み出す順番が同一になる。従って、単位画素領域１３１の境界における画像の歪みの発生を防止することができる。

なお、図５では、説明の便宜上、読み出す順番が４である画素７０の画素駆動線５２についてのみ図示してあるが、読み出す順番が４以外である画素７０の画素駆動線５２も同様に形成される。

また、図５の画素領域５１における各画素７０の読み出す順番の設定条件には、第１および第２の条件だけでなく、第３の条件も含まれるようにしてもよい。

（画素領域の第５の構成例）
図６は、図１の画素領域５１の第５の構成例を示す図である。

図６に示す構成のうち、図４の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図６の画素領域５１の構成は、各画素７０の読み出す順番の設定条件を除いて、図４の構成と同一である。

具体的には、図６の画素領域５１では、各画素７０の読み出す順番が、上述した第２および第３の条件、並びに、新たな第４の条件にしたがって設定される。第４の条件は、垂直方向に隣接する単位画素領域７１の境界のうちの画素７０の２行ごとの境界１１２−１乃至１１２−３を挟んで隣接する画素７０の読み出す順番は、その境界１１２−１乃至１１２−３に対して非線対称であるが、単位画素領域７１ごとに同一である。

従って、例えば、境界１１２−１の直上の画素７０の読み出す順番は、左から順に、３，４，６，５，５，６，４，３に設定される。一方、境界１１２−１の直下の画素７０の読み出す順番は、左から順に、４，３，５，６，６，５，３，４に設定される。

即ち、境界１１２−１の直上の画素７０の読み出す順番と境界１１２−１の直下の画素７０の読み出す順番は、左から順に同一ではなく、境界１１２−１に対して非線対称になっている。

また、境界１１２−１の直上の画素７０のうちの単位画素領域７１−１（７１−４）内の２つの画素７０の読み出す順番と、その画素７０と境界１１２−１を挟んで隣接する単位画素領域７１−２（７１−３）内の２つの画素７０の読み出す順番は、両方とも３と４である。

同様に、境界１１２−１の直上の画素７０のうちの単位画素領域７１−２（７１−３）内の２つの画素７０の読み出す順番と、その画素７０と境界１１２−１を挟んで隣接する単位画素領域７１−１（７１−４）内の２つの画素７０の読み出す順番は、両方とも５と６である。

また、水平方向に隣接する単位画素領域７１−２（７１−１）と単位画素領域７１−３（７１−４）の各画素７０の読み出す順番は、単位画素領域７１−２（７１−１）と単位画素領域７１−３（７１−４）の境界７４から順に同一であり、境界７４に対して線対称になっている。

さらに、画素群１１１−１−１、画素群１１１−１−２、画素群１１１−２−１、画素群１１１−２−２、画素群１１１−３−１、画素群１１１−３−２、および画素群１１１−４−１、画素群１１１−４−２内の水平方向に並ぶ画素７０の読み出す順番は連続している。

以上により、垂直方向に隣接する単位画素領域７１を構成する、読み出す順番が同一である画素７０どうしは、同一の２行ごとの境界１１２−１乃至１１２−３に隣接する。従って、画素駆動線５２を、境界１１２−１乃至１１２−３付近に配置することで、この画素７０どうしの画素駆動線５２を共有化することができる。その結果、CMOSイメージセンサ５０では、２行ごとに、単位画素領域７１を構成する水平方向の画素７０の数（図６の例では４）だけ画素駆動線５２が形成される。

（画素領域の第６の構成例）
図７は、図１の画素領域５１の第６の構成例を示す図である。

図７に示す構成のうち、図２の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図７の画素領域５１の構成は、各画素７０の読み出す順番の設定条件を除いて、図４の構成と同一である。

具体的には、図７の画素領域５１では、各画素７０の読み出す順番が、上述した第４の条件と新たな第５の条件にしたがって設定される。第５の条件は、水平方向に隣接する２つの単位画素領域７１の各画素７０の読み出す順番は、単位画素領域７１の境界７４に対して非線対称であるが、その境界７４を挟んで隣接する画素７０の読み出す順番は、単位画素領域７１ごとに同一である。

従って、例えば、境界７３−３の直上の画素７０の読み出す順番は、左から順に、５，６，７，８，８，５，６，７に設定される。一方、境界７３−３の直下の画素７０の読み出す順番は、左から順に、７，８，５，６，６，７，８，５に設定される。

即ち、境界７３−３の直上の画素７０の読み出す順番と境界７３−３の直下の画素７０の読み出す順番は、左から順に同一ではなく、境界７３−１に対して非線対称になっている。また、境界７３−３の直上の画素７０のうちの単位画素領域７１−１（７１−３）内の４つの画素７０の読み出す順番と、境界７３−３の直下の画素７０のうちの単位画素領域７１−２（７１−４）内の４つの画素７０の読み出す順番は、両方とも、５乃至８である。

また、水平方向に隣接する単位画素領域７１−１（７１−２）と単位画素領域７１−３（７１−４）の各画素７０の読み出す順番は、単位画素領域７１−１（７１−２）と単位画素領域７１−３（７１−４）の境界７４から順に同一ではなく、境界７４に対して非線対称になっている。境界７４の左の画素７０のうちの単位画素領域７１−１（７１−２）内の４つの画素７０の読み出す順番と、境界７４の右の画素７０のうちの単位画素領域７１−３（７１−４）内の４つの画素７０の読み出す順番は、両方とも、５乃至８である。

さらに、画素群７２−１−２、画素群７２−２−２、画素群７２−３−２、および画素群７２−４−２内の水平方向に並ぶ画素７０の読み出す順番は連続していない。

以上により、垂直方向に隣接する単位画素領域７１を構成する、読み出す順番が同一である画素７０どうしは、同一の２行ごとの境界７３−１，７３−３，７３−５、または７３−７に隣接する。従って、画素駆動線５２を、境界７３−１，７３−３，７３−５、または７３−７付近に配置することで、この画素７０どうしの画素駆動線５２を共有化することができる。その結果、CMOSイメージセンサ５０では、２行ごとに、単位画素領域７１を構成する水平方向の画素７０の数（図７の例では４）だけ画素駆動線５２が形成される。

（信号処理部による補正の説明）
図８乃至図１０は、図１の信号処理部６２による補正を説明する図である。

なお、図８乃至図１０では、画素領域５１の構成が図５に示した構成である場合について説明するが、図２乃至図４、図６、および図７に示した構成である場合についても同様である。図８において、図５と同一のものには同一の符号を付してある。

また、図８において、正方形は、画素７０を表し、正方形内の数字は、その画素７０に設定された読み出す順番を表している。また、正方形に付された斜線、水玉、縦縞、格子は、それぞれ、その正方形が表す画素７０が有するカラーフィルタの色が赤（Ｒ）、緑（Ｇｒ）、緑（Ｇｂ）、青（Ｂ）であることを表す。

図８Ａに示すように、画素領域５１に配置される画素７０が有するカラーフィルタの色の配列は、ベイヤ配列である。具体的には、画素７０のカラーフィルタの色は、２（横）×２（縦）の画素７０ごとに、左上、右上、左下、右下の順に、Ｒ、Ｇｒ、Ｇｂ、Ｂである。

従って、図８Ａに示すように、画素領域５１内の全ての単位画素領域１３１のそれぞれを構成する、読み出す順番が同一である画素７０のカラーフィルタの色には、画素７０のカラーフィルタの色として割り当て可能なＲ，Ｇｒ，Ｇｂ、およびＢの全てが含まれる。

よって、図８Ｂに示すように、例えば、読み出す順番が２である画素７０の画素信号の読み出し中にフラッシュ等による白色光が画素７０に照射された場合、読み出す順番が３以降である画素７０において、その白色光の全ての色の画素信号を取得することができる。

信号処理部６２は、このようにして取得された各画素７０のＲ，Ｇｒ，ＧｂまたはＢの画素信号に基づいて補間を行うことにより、全ての画素７０のＲ，Ｇｒ，ＧｂおよびＢの画素信号を画像として生成する。従って、画像には、白色光の白色が含まれ、カラーアーティファクトは発生しない。

これに対して、図９Ａに示すように、画素領域５１の代わりに、各単位画素領域１３１内の読み出す順番が同一である画素７０のカラーフィルタの色が同一である画素領域１５０が設けられる場合、読み出す順番が２である画素７０の読み出し中にフラッシュ等による白色光が画素７０に照射されると、カラーアーティファクトが発生する。

即ち、図９Ｂに示すように、読み出す順番が２である画素７０の画素信号の読み出し中にフラッシュ等による白色光が画素７０に照射されると、読み出す順番が３以降である画素７０において、その白色光のうちのＧｂおよびＢの画素信号のみが取得される。その結果、信号処理部６２により生成された画像には、白色光に対応する白色のうちのＧｂおよびＢのみが含まれる。よって、カラーアーティファクトが発生する。

以上のように、画素領域５１では、全ての画素７０の画素信号の読み出し中にフラッシュ等による白色光が画素７０に照射された場合、画像に白色光に対応する白色が含まれ、カラーアーティファクトは発生しない。しかしながら、白色光に対応する白色により、所定の閾値以上である画素信号がパタン状に発生し得る可能性がある。

従って、信号処理部６２は、画素領域５１内の所定の領域における、全ての画素７０に対する、画素信号が所定の閾値以上である画素７０の割合が閾値以上である場合、フラッシュ光により所定の閾値以上である画素信号がパタン状に発生していると判断する。そして、信号処理部６２は、メモリ部６３に格納されている画素信号を用いて、所定の閾値以上である画素信号を補正する。補正方法としては、例えば、以下の第１の方法および第２の方法がある。

第１の方法は、図１０に示すように、画素信号が所定の閾値以上である画素７０の、その所定の閾値以上である画素信号より時間的に前および後の少なくとも一方の所定の閾値より小さい画素信号を用いて、その所定の閾値以上である画素信号を補正する方法である。第１の方法では、例えば、ｎフレーム目の画像２０１の所定の閾値以上である画素信号２１１が、その画素信号２１１に対応する画素７０の、ｎ−１フレーム目の画像２０２内の所定の閾値より小さい画素信号２１２と、ｎ＋１フレーム目の画像２０３内の所定の閾値より小さい画素信号２１３とを用いて補正される。なお、図１０において、正方形は、各画素７０の画素信号を表している。このことは、後述する図１１においても同様である。

第１の方法による補正は、CMOSイメージセンサ５０により撮像される画像が動画像である場合に行うことができる。第１の方法による補正では、補正後の解像度を補正前の解像度と同一の解像度にすることができる。

第２の方法は、図１１に示すように、所定の閾値以上である画素信号に対応する画素７０の周辺の画素７０の所定の閾値より小さい画素信号を用いて所定の閾値以上である画素信号を補正する方法である。即ち、第２の方法では、画像２３０内の所定の閾値以上である画素信号２３１が、その画素信号２３１に対応する画素７０の周辺の画素７０の所定の閾値より小さい画素信号（図１１の例では、上下左右の画素７０の画素信号２４１乃至２４４）を用いて補正される。

第２の方法による補正は、CMOSイメージセンサ５０により撮像される画像が動画像であっても、静止画像であっても行うことができる。第２の方法による補正では、補正後の解像度は、補正前の解像度に比べて低下する。

以上のように、CMOSイメージセンサ５０では、垂直方向に隣接する単位画素領域７１（１３１）を構成する、読み出す順番が同一である画素７０どうしの画素駆動線５２が共有される。従って、画素７０ごとに画素駆動線５２が形成される場合に比べて、画素駆動線５２の本数を削減することができる。例えば、単位画素領域７１（１３１）がH（横）×V（縦）画素から構成される場合、１つの単位画素領域７１（１３１）に必要な画素駆動線５２はHxV/2本であり、画素７０の１行あたりの画素駆動線５２の本数はH/2本となる。

（CMOSイメージセンサの各部の配置例）
図１２は、図１のCMOSイメージセンサ５０の各部の配置例を示す図である。

図１２に示すように、CMOSイメージセンサ５０は、半導体基板２６４（第１のチップ）と半導体基板２６５（第２のチップ）が積層されることにより形成される。半導体基板２６４には、画素領域５１が形成され、半導体基板２６５には、制御回路２７１とロジック回路２７２が形成される。半導体基板２６４と半導体基板２６５は、単位画素領域７１（１３１）ごとに接続される。

制御回路２７１は、画素駆動部５４、読み出し領域５５、読み出し駆動線５６、垂直信号線５７、読み出し回路駆動部５８、カラム処理部５９、水平駆動部６０、およびシステム制御部６１からなる回路であり、ロジック回路２７２は、信号処理部６２およびメモリ部６３からなる回路である。

なお、図１２の例では、制御回路２７１とロジック回路２７２が同一の半導体基板２６５に形成されたが、異なる半導体基板に形成されるようにしてもよい。

＜第２実施の形態＞
（撮像装置の一実施の形態の構成例）
図１３は、本開示を適用した電子機器としての撮像装置の一実施の形態の構成例を示すブロック図である。

図１３の撮像装置１０００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置１０００は、レンズ群１００１、固体撮像素子１００２、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８からなる。ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８は、バスライン１００９を介して相互に接続されている。

レンズ群１００１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００２の撮像面上に結像する。固体撮像素子１００２は、上述したCMOSイメージセンサ５０からなる。固体撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。

ＤＳＰ回路１００３は、固体撮像素子１００２から供給される画素信号に対して所定の画像処理を行い、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、一時的に記憶させる。

表示部１００５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号に基づいて、画像を表示する。

記録部１００６は、ＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出し、記録する。

操作部１００７は、ユーザによる操作の下に、撮像装置１０００が持つ様々な機能について操作指令を発する。電源部１００８は、電源を、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、および操作部１００７に対して適宜供給する。

本技術を適用する電子機器は、画像取込部（光電変換部）にCMOSイメージセンサ５０を用いる装置であればよく、撮像装置１０００のほか、撮像機能を有する携帯端末装置、画像読取部にCMOSイメージセンサ５０を用いる複写機などがある。

＜CMOSイメージセンサの使用例＞
図１４は、上述のCMOSイメージセンサ５０を使用する使用例を示す図である。

上述したCMOSイメージセンサ５０は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。

また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

例えば、単位画素領域５１Ａを構成する画素群の数は１以上であれば、任意の数にすることができる。また、画素群を構成する画素の数は１以上であれば、任意の数にすることができる。さらに、画素領域５１を構成する単位画素領域５１Ａの数は、２以上であれば、任意の数にすることができる。

なお、本開示は、以下のような構成もとることができる。

（１）
アレイ状に配置された、複数の画素から構成される単位画素領域と、
前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路と
を備え、
所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線は共有される
ように構成された
固体撮像素子。
（２）
前記複数の画素は、１行または２行の画素から構成される１以上の画素群である
ように構成された
前記（１）に記載の固体撮像素子。
（３）
前記複数の画素が複数の前記画素群である場合、前記所定の方向に隣接する前記単位画素領域を構成する各画素群は交互に配置される
ように構成された
前記（２）に記載の固体撮像素子。
（４）
前記所定の方向に隣接する前記単位画素領域の境界のうちの、前記画素の２行ごとの境界に隣接する前記画素の前記読み出す順番は、前記単位画素領域ごとに同一である
ように構成された
前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）
前記所定の方向に隣接する前記単位画素領域の境界のうちの、前記画素の２行ごとの境界に隣接する前記画素の前記読み出す順番は、その境界に対して線対称になる
ように構成された
前記（４）に記載の固体撮像素子。
（６）
全ての前記単位画素領域内の前記読み出す順番が同一である前記画素が有するカラーフィルタの色には、前記カラーフィルタの色として割り当て可能な全ての色が含まれる
ように構成された
前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）
前記画素信号が、所定の閾値以上である場合、前記画素信号を補正する補正部
をさらに備える
前記（６）に記載の固体撮像素子。
（８）
前記補正部は、所定の領域内の全ての前記画素に対する、前記画素信号が前記所定の閾値以上である前記画素の割合が閾値以上である場合、前記所定の閾値以上である画素信号を補正する
ように構成された
前記（７）に記載の固体撮像素子。
（９）
前記補正部は、前記所定の閾値以上である画素信号に対応する前記画素の、その画素信号より時間的に前および後の少なくとも一方の画素信号を用いて、前記所定の閾値以上である画素信号を補正する
ように構成された
前記（８）に記載の固体撮像素子。
（１０）
前記補正部は、前記所定の閾値以上である画素信号に対応する前記画素の周辺の前記画素の前記画素信号を用いて、前記所定の閾値以上である画素信号を補正する
ように構成された
前記（８）に記載の固体撮像素子。
（１１）
前記単位画素領域は第１のチップに形成され、
前記読み出し回路は第２のチップに形成され、
前記第１のチップと前記第２のチップは、前記単位画素領域ごとに接続する
ように構成された
前記（１）乃至（１０）のいずれかに記載の固体撮像素子。
（１２）
アレイ状に配置された、複数の画素から構成される単位画素領域と、
前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路と
を備え、
所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線は共有される
ように構成された
固体撮像素子
を備える電子機器。

５０ CMOSイメージセンサ, ５２ 画素駆動線, ５５Ａ 読み出し回路， ６２ 信号処理部, ７０ 画素, ７１−１乃至７１−４ 単位画素領域， ７２−１−１乃至７２−１−４,７２−２−１乃至７２−２−４，７２−３−１乃至７２−３−４,７２−４−１乃至７２−４−４ 画素群,７３−１乃至７３−７ 境界, ９１−１−１乃至９１−１−１６ 画素群, １１１−１−１乃至１１１−１−４,１１１−２−１乃至１１１−２−４,１１１−３−１乃至１１１−３−４,１１１−４−１乃至１１１−４−４ 画素群, １３１−１乃至１３１−４ 単位画素領域, ２１１乃至２１３ 画素信号, ２３１,２４１乃至２４４ 画素信号, ２６４，２６５ 半導体基板, １０００ 撮像装置， １００２ 固体撮像素子

Claims (12)

1. アレイ状に配置された、複数の画素から構成される単位画素領域と、
   前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路と
   を備え、
   所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線は共有される
   ように構成された
   固体撮像素子。
2. 前記複数の画素は、１行または２行の画素から構成される１以上の画素群である
   ように構成された
   請求項１に記載の固体撮像素子。
3. 前記複数の画素が複数の前記画素群である場合、前記所定の方向に隣接する前記単位画素領域を構成する各画素群は交互に配置される
   ように構成された
   請求項２に記載の固体撮像素子。
4. 前記所定の方向に隣接する前記単位画素領域の境界のうちの、前記画素の２行ごとの境界に隣接する前記画素の前記読み出す順番は、前記単位画素領域ごとに同一である
   ように構成された
   請求項１に記載の固体撮像素子。
5. 前記所定の方向に隣接する前記単位画素領域の境界のうちの、前記画素の２行ごとの境界に隣接する前記画素の前記読み出す順番は、その境界に対して線対称になる
   ように構成された
   請求項４に記載の固体撮像素子。
6. 全ての前記単位画素領域内の前記読み出す順番が同一である前記画素が有するカラーフィルタの色には、前記カラーフィルタの色として割り当て可能な全ての色が含まれる
   ように構成された
   請求項１に記載の固体撮像素子。
7. 前記画素信号が、所定の閾値以上である場合、前記画素信号を補正する補正部
   をさらに備える
   請求項６に記載の固体撮像素子。
8. 前記補正部は、所定の領域内の全ての前記画素に対する、前記画素信号が前記所定の閾値以上である前記画素の割合が閾値以上である場合、前記所定の閾値以上である画素信号を補正する
   ように構成された
   請求項７に記載の固体撮像素子。
9. 前記補正部は、前記所定の閾値以上である画素信号に対応する前記画素の、その画素信号より時間的に前および後の少なくとも一方の画素信号を用いて、前記所定の閾値以上である画素信号を補正する
   ように構成された
   請求項８に記載の固体撮像素子。
10. 前記補正部は、前記所定の閾値以上である画素信号に対応する前記画素の周辺の前記画素の前記画素信号を用いて、前記所定の閾値以上である画素信号を補正する
    ように構成された
    請求項８に記載の固体撮像素子。
11. 前記単位画素領域は第１のチップに形成され、
    前記読み出し回路は第２のチップに形成され、
    前記第１のチップと前記第２のチップは、前記単位画素領域ごとに接続する
    ように構成された
    請求項１に記載の固体撮像素子。
12. アレイ状に配置された、複数の画素から構成される単位画素領域と、
    前記単位画素領域ごとに設けられた、前記単位画素領域を構成する前記複数の画素の画素信号を所定の順番で読み出す読み出し回路と
    を備え、
    所定の方向に隣接する前記単位画素領域を構成する、読み出す順番が同一である前記画素どうしの読み出しを制御する配線は共有される
    ように構成された
    固体撮像素子
    を備える電子機器。

Images