JP2017045767A - Photoelectric conversion element and manufacturing method thereof - Google Patents
Photoelectric conversion element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2017045767A JP2017045767A JP2015164947A JP2015164947A JP2017045767A JP 2017045767 A JP2017045767 A JP 2017045767A JP 2015164947 A JP2015164947 A JP 2015164947A JP 2015164947 A JP2015164947 A JP 2015164947A JP 2017045767 A JP2017045767 A JP 2017045767A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- hydrogenated amorphous
- amorphous semiconductor
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Electrodes Of Semiconductors (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、光を電気に変換する光電変換素子およびその製造方法に関する。 The present invention relates to a photoelectric conversion element that converts light into electricity and a method for manufacturing the photoelectric conversion element.
光電変換素子には、照射光の強度、波長などが変化した結果、素子抵抗が変化するフォトレジスタ、素子電流または電圧が変化するフォトダイオード、素子電流がフォトダイオードより増幅されて変化するフォトトランジスタ、出力電流、電圧、電力が変化する太陽電池などがある。フォトダイオード、太陽電池を構成する電子構造には、pn接合、MIS構造などが知られている。 The photoelectric conversion element includes a photo-resistor whose element resistance changes as a result of changes in intensity, wavelength, etc. of the irradiation light, a photodiode whose element current or voltage changes, a phototransistor whose element current is amplified and changed by the photodiode, There are solar cells whose output current, voltage and power change. Known electronic structures constituting photodiodes and solar cells include pn junctions and MIS structures.
pn接合は更に、p形半導体とn形の半導体とが同じ半導体材料でpn接合が構成されるホモ接合、p形半導体とn形半導体とが異なる半導体材料でpn接合が構成されるヘテロ接合がある。このヘテロ接合は短波長感度の良いフォトダイオード、高効率の太陽電池を化合物半導体で実現する手段として使われてきた。 The pn junction further includes a homojunction in which a p-type semiconductor and an n-type semiconductor are made of the same semiconductor material to form a pn junction, and a heterojunction in which a p-type semiconductor and an n-type semiconductor are made of a pn junction. is there. This heterojunction has been used as a means for realizing a photodiode having a short wavelength sensitivity and a high-efficiency solar cell with a compound semiconductor.
一方、シリコン半導体でフォトダイオード、フォトトランジスタを実現する場合はホモ接合を用いる場合が多いが、水素化アモルファスシリコンと結晶シリコンのpn接合によるヘテロ接合太陽電池が高効率を目指して開発されてきた。この水素化アモルファスシリコンと結晶シリコンのヘテロ接合のp形水素化アモルファスシリコンとn形結晶シリコンの間に、価電子制御不純物を意図的に添加しない “i”層(i形水素化アモルファスシリコン)と呼ばれる水素化アモルファスシリコンを介在させることにより開放電圧Vocを改善する技術が1990年代から開発されてきた(例えば、非特許文献1を参照)。更にp形、i形水素化アモルファスシリコンを設けた結晶シリコン基板の裏側にn形、i形水素化アモルファスシリコンを設けて高効率化が進められてきた。なお、以後これら2層のp形、i形水素化アモルファスシリコンをp/i層、およびこれら2層のn形、i形水素化アモルファスシリコンをn/i層と記すことがある。 On the other hand, when a photodiode or phototransistor is realized with a silicon semiconductor, a homojunction is often used. However, a heterojunction solar cell using a pn junction of hydrogenated amorphous silicon and crystalline silicon has been developed for high efficiency. An “i” layer (i-type hydrogenated amorphous silicon) in which no valence-control impurity is intentionally added between the p-type hydrogenated amorphous silicon and the n-type crystalline silicon at the heterojunction of hydrogenated amorphous silicon and crystalline silicon, A technique for improving the open-circuit voltage Voc by interposing a so-called hydrogenated amorphous silicon has been developed since the 1990s (see, for example, Non-Patent Document 1). Furthermore, high efficiency has been promoted by providing n-type and i-type hydrogenated amorphous silicon on the back side of a crystalline silicon substrate provided with p-type and i-type hydrogenated amorphous silicon. Hereinafter, these two layers of p-type and i-type hydrogenated amorphous silicon may be referred to as p / i layers, and these two layers of n-type and i-type hydrogenated amorphous silicon may be referred to as n / i layers.
一方、近年太陽電池は変換効率の改善を目指して、裏面コンタクト形の開発が進められている。裏面コンタクト形では従来、太陽電池の両面(表裏)に分かれて設けられていた正負の電流電圧の取り出し電極を太陽電池の裏面(受光面の反対側)に集めて配置することにより電極が入射光を遮らないようにして出力電流の改善を図っている。上記のヘテロ接合太陽電池においても図13に示すような裏面コンタクト形の構造が開発されている(例えば、非特許文献2を参照)。 On the other hand, in recent years, the development of back contact type solar cells has been promoted with the aim of improving the conversion efficiency. In the back contact type, the positive and negative current / voltage extraction electrodes, which were conventionally provided separately on both sides (front and back) of the solar cell, are collected and arranged on the back side of the solar cell (opposite the light receiving surface). The output current is improved so as not to block. Also in the above heterojunction solar cell, a back contact type structure as shown in FIG. 13 has been developed (see, for example, Non-Patent Document 2).
図13は、非特許文献2の「Figure 3」において光電変換素子の各構成要素に符号を追加した断面図である。図13において、510は第1表面511と第2表面(裏面)512を有するn形結晶Si基板、520はn形結晶Si基板510の裏面512に接して設けられたi形水素化アモルファスシリコン層、530はi形水素化アモルファスシリコン層520に接して設けられた高不純物濃度n形水素化アモルファスシリコン層であり、n/i層を形成している。 FIG. 13 is a cross-sectional view in which reference numerals are added to the components of the photoelectric conversion element in “FIG. 3” of Non-Patent Document 2. In FIG. 13, 510 is an n-type crystal Si substrate having a first surface 511 and a second surface (back surface) 512, and 520 is an i-type hydrogenated amorphous silicon layer provided in contact with the back surface 512 of the n-type crystal Si substrate 510. Reference numeral 530 denotes a high impurity concentration n-type hydrogenated amorphous silicon layer provided in contact with the i-type hydrogenated amorphous silicon layer 520, and forms an n / i layer.
540はn形結晶Si基板510の裏面512に接して設けられたi形水素化アモルファスシリコン層、550はi形水素化アモルファスシリコン層540に接して設けられた高不純物濃度p形水素化アモルファスシリコン層であり、p/i層を形成している。560はn形結晶Si基板510の表面511に接して設けられたi形水素化アモルファスシリコン層、570はi形水素化アモルファスシリコン層560に接して設けられたパッシベーション層であり、高不純物濃度のn形水素化アモルファスシリコンで形成されている。更に580はパッシベーション層570に接して設けられた酸化チタン(TiO2)からなる反射防止膜である。 540 is an i-type hydrogenated amorphous silicon layer provided in contact with the back surface 512 of the n-type crystalline Si substrate 510, and 550 is a high impurity concentration p-type hydrogenated amorphous silicon provided in contact with the i-type hydrogenated amorphous silicon layer 540. A p / i layer. Reference numeral 560 denotes an i-type hydrogenated amorphous silicon layer provided in contact with the surface 511 of the n-type crystal Si substrate 510, and reference numeral 570 denotes a passivation layer provided in contact with the i-type hydrogenated amorphous silicon layer 560, which has a high impurity concentration. It is made of n-type hydrogenated amorphous silicon. Reference numeral 580 denotes an antireflection film made of titanium oxide (TiO 2 ) provided in contact with the passivation layer 570.
ここで裏面のp/i層とn/i層の位置関係に注目すると、p/i層上にn/i層が551の部分で重畳している。p層550とn層530とが接触すると出力電圧の短絡が起こるため、p層550とn層530とが離間しなければならない。しかし、p層550とn層530とが裏面512に沿って離間するとそのギャップ部分で電流と電圧の損失が生ずる。このため、551の部分でp/i層上にi層520を介してn層530を重畳させている。この重畳部分551の長さは製造技術のパターン作成精度、p/i層とn/i層の位置合わせ精度で決まるが、例えば、100μm程度の寸法が必要である。 Here, paying attention to the positional relationship between the p / i layer and the n / i layer on the back surface, the n / i layer is superimposed on the p / i layer at a portion 551. When the p layer 550 and the n layer 530 come into contact with each other, a short circuit of the output voltage occurs, and therefore the p layer 550 and the n layer 530 must be separated from each other. However, when the p layer 550 and the n layer 530 are separated along the back surface 512, current and voltage are lost at the gap. For this reason, the n layer 530 is superimposed on the p / i layer via the i layer 520 at the portion 551. The length of the overlapped portion 551 is determined by the pattern creation accuracy of the manufacturing technique and the alignment accuracy of the p / i layer and the n / i layer, but for example, a size of about 100 μm is required.
このパターン作成精度と位置合わせ精度が関係するn層用導電電極590がn層530をカバーできない部分531の寸法、p層用導電電極600がp層550をカバーできない部分552の寸法も同様の寸法となる。 The dimensions of the portion 531 where the n-layer conductive electrode 590 related to the pattern creation accuracy and the alignment accuracy cannot cover the n-layer 530 and the size of the portion 552 where the p-layer conductive electrode 600 cannot cover the p-layer 550 are similar. It becomes.
上記のp/i層上にn/i層を重畳させてp層とn層の離間距離を最小とするアイデアは評価できるが、裏面512とi層540間界面の再結合準位密度が大きいと、551部分の重畳距離が100μmのとき、変換効率は重畳距離0のときの0.85以下に低下することが非特許文献2で報告されている。この低下率はp層用導電電極590がp層550をカバーできない部分531の寸法が同じ値のときの低下率の約2倍であることが示されている。これらの様子は非特許文献2の「Figure 4」で示されている。折角、p層とn層間の距離を最小に縮小しても、効果が少ない。p層とn層の間隔が大きくても、変換効率の低下が少ない光電変換素子の提供が望まれる。 The idea of overlapping the n / i layer on the p / i layer to minimize the separation distance between the p layer and the n layer can be evaluated, but the recombination level density at the interface between the back surface 512 and the i layer 540 is large. It is reported in Non-Patent Document 2 that when the overlapping distance of the 551 portion is 100 μm, the conversion efficiency decreases to 0.85 or less when the overlapping distance is 0. This decrease rate is shown to be about twice the decrease rate when the dimension of the portion 531 where the p-layer conductive electrode 590 cannot cover the p-layer 550 is the same value. These aspects are shown in “FIGURE 4” of Non-Patent Document 2. Even if the folding angle and the distance between the p layer and the n layer are reduced to the minimum, the effect is small. Even if the distance between the p layer and the n layer is large, it is desired to provide a photoelectric conversion element with little reduction in conversion efficiency.
本発明は、こうした問題に鑑みてなされたものであり、変換効率の低下を抑制する技術を提供することを目的とする。 The present invention has been made in view of these problems, and an object thereof is to provide a technique for suppressing a decrease in conversion efficiency.
上記目的を達成するためになされた第1発明の光電変換素子は、結晶半導体領域と、第1水素化アモルファス半導体膜と、第1仕事関数膜と、第2水素化アモルファス半導体膜と、第2仕事関数膜と、第3水素化アモルファス半導体膜と、第1電荷保有絶縁膜とを備える。 The photoelectric conversion element of the first invention made to achieve the above object includes a crystalline semiconductor region, a first hydrogenated amorphous semiconductor film, a first work function film, a second hydrogenated amorphous semiconductor film, and a second A work function film, a third hydrogenated amorphous semiconductor film, and a first charge retention insulating film are provided.
結晶半導体領域は、多結晶または単結晶の半導体で形成されて第1導電形を有し、対向する第1表面と第2表面を有する。この結晶半導体領域は、目的、原材料により、層状、シート状、基板状、基板内または基板上に分離された立方体等任意形状、基板内または基板上に集積された複数の形状、円筒形等任意の形状を取ることができる。第1導電形はp形でもn形でもよい。 The crystalline semiconductor region is formed of a polycrystalline or single crystal semiconductor, has a first conductivity type, and has a first surface and a second surface that face each other. This crystalline semiconductor region can be any shape such as layer, sheet, substrate, cube separated in or on the substrate, multiple shapes integrated in or on the substrate, cylindrical, etc., depending on the purpose and raw materials Can take the shape of The first conductivity type may be p-type or n-type.
第1水素化アモルファス半導体膜は、結晶半導体領域の第2表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
第1仕事関数膜は、第1水素化アモルファス半導体膜に接するように配置され、第1仕事関数を有する材料で形成されている。
The first hydrogenated amorphous semiconductor film is disposed so as to be in contact with the second surface of the crystalline semiconductor region, is formed of an amorphous semiconductor, and is hydrogenated.
The first work function film is disposed in contact with the first hydrogenated amorphous semiconductor film and is formed of a material having the first work function.
第2水素化アモルファス半導体膜は、第2表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
第2仕事関数膜は、第1仕事関数膜から離間し、第2水素化アモルファス半導体膜に接するように配置され、第2仕事関数を有する材料で形成されている。
The second hydrogenated amorphous semiconductor film is disposed in contact with the second surface, is formed of an amorphous semiconductor, and is hydrogenated.
The second work function film is disposed away from the first work function film and in contact with the second hydrogenated amorphous semiconductor film, and is formed of a material having a second work function.
第3水素化アモルファス半導体膜は、第1仕事関数膜と第2仕事関数膜との間において第2表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。 The third hydrogenated amorphous semiconductor film is disposed between the first work function film and the second work function film so as to be in contact with the second surface, is formed of an amorphous semiconductor, and is hydrogenated.
第1電荷保有絶縁膜は、第1仕事関数膜と第2仕事関数膜との間において第3水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。 The first charge retaining insulating film is an insulating film that is disposed between the first work function film and the second work function film so as to be in contact with the third hydrogenated amorphous semiconductor film and retains charges on the surface and / or inside thereof. .
そして、第1発明の光電変換素子では、第1電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第1保有電荷の極性は、結晶半導体領域の第1導電形がn形である場合には正であり、結晶半導体領域の第1導電形がp形である場合には負である。第1電荷保有絶縁膜および後述の第2電荷保有絶縁膜が保有する電荷は該絶縁膜の表面にあっても内部にあっても機能する。 In the photoelectric conversion element of the first invention, the polarity of the first retained charge, which is the charge retained on the surface and / or inside the first charge retaining insulating film, is the case where the first conductivity type of the crystalline semiconductor region is n-type Is positive, and negative when the first conductivity type of the crystalline semiconductor region is p-type. The electric charge held by the first charge holding insulating film and the second charge holding insulating film described later functions both on the surface and inside of the insulating film.
このように構成された第1発明の光電変換素子では、結晶半導体領域の第1表面側から光を入射することにより光電変換素子の内部で発生した光発生電流を結晶半導体領域の第2表面にそれぞれ第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜を介して設けられた第1仕事関数膜と第2仕事関数膜との間に取り出すことができる。 In the photoelectric conversion element of the first invention configured as described above, the light generation current generated inside the photoelectric conversion element by the incidence of light from the first surface side of the crystal semiconductor region is applied to the second surface of the crystal semiconductor region. They can be taken out between a first work function film and a second work function film provided through the first hydrogenated amorphous semiconductor film and the second hydrogenated amorphous semiconductor film, respectively.
第1仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベル側にある場合は、多数キャリアと同符号の光発生電流を、(結晶半導体領域の第2表面側に設けられた)第1仕事関数膜から引き出すことができる。また、第1仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベルと逆側にある場合は、少数キャリアと同符号の光電流を第1仕事関数膜から取り出すことができる。 When the energy level of the first work function is on the Fermi level side of the crystalline semiconductor region with respect to the energy level of the midgap of the crystalline semiconductor region, the photogenerated current having the same sign as the majority carrier is expressed as (second surface side of the crystalline semiconductor region) Can be extracted from the first work function film. Further, when the energy level of the first work function is opposite to the Fermi level of the crystal semiconductor region with respect to the energy level of the mid gap of the crystal semiconductor region, a photocurrent having the same sign as the minority carrier is taken out from the first work function film. be able to.
また、第1発明の光電変換素子では、結晶半導体領域の第1表面側から光を入射することにより、第2仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベル側にある場合は、多数キャリアと同符号の光発生電流を、第2仕事関数膜からとり出すことができる。また、第2仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベルと逆側にある場合は、少数キャリアと同符号の光電流を第2仕事関数膜から取り出すことができる。 In the photoelectric conversion element according to the first aspect of the present invention, when light is incident from the first surface side of the crystal semiconductor region, the energy level of the second work function is about the Fermi of the crystal semiconductor region with respect to the energy level of the midgap of the crystal semiconductor region. When it is on the level side, a photo-generated current having the same sign as the majority carrier can be taken out from the second work function film. When the energy level of the second work function is opposite to the Fermi level of the crystal semiconductor region with respect to the energy level of the mid gap of the crystal semiconductor region, a photocurrent having the same sign as the minority carrier is taken out from the second work function film. be able to.
第1仕事関数のエネルギーレベルと第2仕事関数のエネルギーレベルとが結晶半導体領域のミッドギャップエネルギーレベルに関して同じ側にある場合は第1発明の光電変換素子はフォトレジスター、光―電流変換素子として機能する。 When the energy level of the first work function and the energy level of the second work function are on the same side with respect to the midgap energy level of the crystalline semiconductor region, the photoelectric conversion element of the first invention functions as a photoresistor and a light-current conversion element To do.
第1仕事関数のエネルギーレベルと第2仕事関数のエネルギーレベルとが結晶半導体領域のミッドギャップエネルギーレベルに関して互いに(上下)逆方向にある場合は、第1仕事関数膜と第2仕事関数膜の間に、光電変換素子の内部で発生した光起電圧と光発生電流とを、取り出すことができる。この場合は、第1発明の光電変換素子はフォトダイオード、太陽電池として機能する。 When the energy level of the first work function and the energy level of the second work function are opposite to each other (up and down) with respect to the midgap energy level of the crystalline semiconductor region, between the first work function film and the second work function film In addition, the photovoltage and the photocurrent generated inside the photoelectric conversion element can be taken out. In this case, the photoelectric conversion element of the first invention functions as a photodiode and a solar cell.
この第1仕事関数膜、第2仕事関数膜として使用するに望ましい材料の内、結晶半導体領域が結晶シリコンであり、結晶シリコンと組み合わせて光起電圧を取り出すのに望ましい材料の組み合わせ例を挙げる。結晶シリコンのミッドギャップエネルギーから結晶シリコンの電導帯側に仕事関数のエネルギーレベルがある材料を第1仕事関数膜と第2仕事関数膜のうちの一方の材料とし、結晶シリコンのミッドギャップエネルギーから結晶シリコンの荷電子帯側に仕事関数のエネルギーレベルがある材料を第1仕事関数膜と第2仕事関数膜のうちの他方の材料とする組み合わせ、すなわち、第1仕事関数のエネルギーレベルと第2仕事関数のエネルギーレベルとが結晶半導体領域のエネルギーバンドのミッドギャップエネルギーレベルに関して互いに(上下)逆方向にある場合の組み合わせである。 Of the materials desirable for use as the first work function film and the second work function film, a crystalline semiconductor region is crystalline silicon, and an example of a combination of materials desirable for taking out a photovoltaic voltage in combination with crystalline silicon will be given. A material having a work function energy level on the conductive band side of the crystalline silicon from the mid gap energy of the crystalline silicon is set as one of the first work function film and the second work function film. A combination of a material having a work function energy level on the silicon valence band side as the other material of the first work function film and the second work function film, that is, the first work function energy level and the second work function film. This is a combination when the energy level of the function is in the opposite direction (up and down) with respect to the midgap energy level of the energy band of the crystalline semiconductor region.
結晶半シリコンのミッドギャップエネルギーより結晶シリコンの電導帯側に仕事関数のエネルギーレベルがあるる材料としては、アルミニュウム、マグネシュウム(化学的に安定な材料によるコーティングが必要)n形酸化亜鉛(TiドープZnO等)等がある。更に結晶シリコンの電導帯を真空のエネルギーレベルに近い方向へ超えたエネルギーレベルの仕事関数を有する材料を選択すること時より変換効率を上げることができる。 Materials whose work function energy level is closer to the conduction band side of crystalline silicon than the mid gap energy of crystalline semi-silicon are aluminum and magnesium (need to be coated with a chemically stable material) n-type zinc oxide (Ti-doped ZnO) Etc.). Furthermore, the conversion efficiency can be increased more than when a material having an energy level work function exceeding the conduction band of crystalline silicon in a direction close to the vacuum energy level is selected.
結晶半シリコンのミッドギャップエネルギーより結晶シリコンの価電子帯側に仕事関数のエネルギーレベルがある材料としては、ニッケル、白金、酸化タングステン等がある。更に結晶シリコンの荷電子帯を真空のエネルギーレベルから遠い方向へ超えたエネルギーレベルの仕事関数を有する酸化モリブデン等の材料を選択することにより変換効率をあげることができる。 Examples of the material having a work function energy level closer to the valence band side of crystalline silicon than the mid gap energy of crystalline half silicon include nickel, platinum, and tungsten oxide. Furthermore, the conversion efficiency can be increased by selecting a material such as molybdenum oxide having a work function with an energy level exceeding the valence band of crystalline silicon in a direction far from the vacuum energy level.
なお、ミッドギャップとは、結晶半導体領域の禁制帯の中央のエネルギーレベルを示す。また、仕事関数のエネルギーレベルとは、真空のエネルギーレベル(真空準位)から仕事関数の値だけ低いエネルギーレベルである。 The mid gap indicates the energy level at the center of the forbidden band of the crystalline semiconductor region. The work function energy level is an energy level lower than the vacuum energy level (vacuum level) by the value of the work function.
そして、第1発明の光電変換素子は、結晶半導体領域の第2表面側における第1仕事関数膜と第2仕事関数膜との間に第1電荷保有絶縁膜を備えることにより、結晶半導体領域の第2表面における第1電荷保有絶縁膜に対向する部分が蓄積状態(accumulation)、すなわち、多数キャリアが平衡状態より多く集まった状態となる。この部分の電界は少数キャリアを第2表面から追い返す極性の電界となるので、光発生した少数キャリアが第2表面で再結合をして失われる機会を阻止する。したがって、第1発明の光電変換素子は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、多数キャリアは平衡状態より多く結晶半導体領域の第2表面に集まっているため、第1仕事関数膜と第2仕事関数膜との間における結晶半導体領域の第2表面の表面抵抗が小さくなり、第1発明の光電変換素子は、フィルファクターも向上させることができる。このため、第1発明の光電変換素子は、第1仕事関数膜と第2仕事関数膜との間隔が大きくなっても、変換効率の低下を抑制することができる。 And the photoelectric conversion element of 1st invention is equipped with the 1st electric charge retention insulating film between the 1st work function film and the 2nd work function film in the 2nd surface side of a crystalline semiconductor region, A portion of the second surface facing the first charge retaining insulating film is in an accumulation state, that is, a state where more majority carriers are collected than in an equilibrium state. This portion of the electric field becomes a polar electric field that repels minority carriers from the second surface, thus preventing the opportunity for light-generated minority carriers to be recombined and lost on the second surface. Therefore, the photoelectric conversion element of the first invention can improve the photocurrent output and can also improve the output voltage. Further, since the majority carriers are collected on the second surface of the crystalline semiconductor region more than the equilibrium state, the surface resistance of the second surface of the crystalline semiconductor region between the first work function film and the second work function film is reduced. The photoelectric conversion element of the first invention can also improve the fill factor. For this reason, the photoelectric conversion element of 1st invention can suppress the fall of conversion efficiency, even if the space | interval of a 1st work function film | membrane and a 2nd work function film | membrane becomes large.
この時、第1電荷保有絶縁膜が該第1仕事関数膜、および該第2仕事関数膜へ重畳しても絶縁膜であるため、第1仕事関数膜・第2仕事関数膜間は電気的に短絡されない。したがって、該第1仕事関数膜、第2仕事関数膜と該電荷保有絶縁膜の位置合わせ精度は厳しく要求されないので製造技術上の観点からこの構造は作りやすい。 At this time, since the first charge retention insulating film is an insulating film even if it overlaps with the first work function film and the second work function film, the first work function film and the second work function film are electrically connected. Is not short-circuited. Therefore, since the alignment accuracy of the first work function film, the second work function film, and the charge holding insulating film is not strictly required, this structure is easy to make from the viewpoint of manufacturing technology.
正電荷を有する絶縁膜としてはシリコン窒化膜、負電荷を有する絶縁膜としては酸化アルミニュウム膜が知られている。酸化アルミニュウム膜は原子層堆積法(atomic layer deposition、ALD)により250℃以下の低温で堆積することが可能であり、シリコン窒化膜は100℃程度の低温プラズマCVD、室温を含む低温の触媒CVD(catCVD)で堆積可能である。 A silicon nitride film is known as an insulating film having a positive charge, and an aluminum oxide film is known as an insulating film having a negative charge. An aluminum oxide film can be deposited at a low temperature of 250 ° C. or less by atomic layer deposition (ALD), and a silicon nitride film can be deposited at a low temperature plasma CVD at about 100 ° C. or a low temperature catalytic CVD including room temperature ( catCVD).
また、第1発明の光電変換素子では、第1保有電荷の電荷密度は、qを電荷素量として、4x1011[q/cm2]以上であるようにするとよい。なおq=1.6x10−19クーロンである。 In the photoelectric conversion element of the first invention, the charge density of the first held charge may be 4 × 10 11 [q / cm 2 ] or more, where q is an elementary charge amount. Note that q = 1.6 × 10 −19 coulombs.
なお、第1仕事関数膜から取り出す電流値が大きく、第1仕事関数膜を介して取り出す時の第1仕事関数膜の抵抗による電圧降下が大きいときは、第1仕事関数膜に接して低抵抗の第1導電電極を設ける。 In addition, when the current value taken out from the first work function film is large and the voltage drop due to the resistance of the first work function film when taking out through the first work function film is large, the low resistance is in contact with the first work function film. The first conductive electrode is provided.
なお、第2仕事関数膜から取り出す電流値が大きく、第2仕事関数膜を介して取り出す時の第2仕事関数膜の抵抗による電圧降下が大きいときは、第2仕事関数膜に接して低抵抗の第1導電電極を設ける。ここで、第1導電電極と第2導電電極は互いに離間されている。 When the current value taken out from the second work function film is large and the voltage drop due to the resistance of the second work function film when taking out through the second work function film is large, the resistance is low in contact with the second work function film. The first conductive electrode is provided. Here, the first conductive electrode and the second conductive electrode are separated from each other.
上記第1、第2導電電極は金属薄膜、金属印刷膜(金属ペースト塗布、乾燥または焼成したもの)グラフェン等のナノカーボンなどで構成される。更に、光の反射を確保するため、または第1、第2導電電極用金属と第1、第2仕事関数膜との間の反応を防ぐために、透明導電膜を金属薄膜、金属印刷膜、ナノカーボンと第1、第2仕事関数膜との間に設けた2層構造をとる場合もある。なお、透明導電膜としては酸化インジュウム(InOx)、水素化酸化インジュウム(InOx:H)、酸化インジュウム錫(ITO)、酸化亜鉛(ZnOx)およびそのアルミニュム(Al)添加物またはホウ素(B)添加物、などが使用される。金属薄膜、金属印刷膜の金属としては銀(Ag)、アルミニュム(Al)などが使用される。 The first and second conductive electrodes are composed of a metal thin film, a metal printed film (metal paste coated, dried or baked), nanocarbon such as graphene. Further, in order to ensure light reflection or to prevent reaction between the first and second conductive electrode metals and the first and second work function films, the transparent conductive film is made of a metal thin film, metal printed film, nano In some cases, a two-layer structure provided between the carbon and the first and second work function films is employed. In addition, as transparent conductive film, indium oxide (InOx), hydrogenated indium oxide (InOx: H), indium tin oxide (ITO), zinc oxide (ZnOx) and its aluminum (Al) additive or boron (B) additive , Etc. are used. Silver (Ag), aluminum (Al), etc. are used as a metal of a metal thin film and a metal printing film.
一方、第2発明の光電変換素子は、結晶半導体領域と、第1水素化アモルファス半導体膜と、第1半導体膜と、第2水素化アモルファス半導体膜と、第2半導体膜と、第4水素化アモルファス半導体膜と、第2電荷保有絶縁膜と、要すれば第1導電電極と第2導電電極とを備える。 On the other hand, the photoelectric conversion element of the second invention includes a crystalline semiconductor region, a first hydrogenated amorphous semiconductor film, a first semiconductor film, a second hydrogenated amorphous semiconductor film, a second semiconductor film, and a fourth hydrogenated film. An amorphous semiconductor film, a second charge retaining insulating film, and a first conductive electrode and a second conductive electrode, if necessary.
結晶半導体領域は、多結晶または単結晶の半導体で形成されて第1導電形を有し、対向する第1表面と第2表面を有する。
第1水素化アモルファス半導体膜は、結晶半導体領域の第2表面に接するように配置されている。第2水素化アモルファス半導体膜は、結晶半導体領域の第2表面に接するように配置されている。
The crystalline semiconductor region is formed of a polycrystalline or single crystal semiconductor, has a first conductivity type, and has a first surface and a second surface that face each other.
The first hydrogenated amorphous semiconductor film is disposed in contact with the second surface of the crystalline semiconductor region. The second hydrogenated amorphous semiconductor film is disposed in contact with the second surface of the crystalline semiconductor region.
第1半導体膜は、第1水素化アモルファス半導体膜に接するように配置され、第1導電形を有する半導体で形成されている。
第2半導体膜は、第1半導体膜から離間し、第2水素化アモルファス半導体膜に接するように配置され、第1導電形とは逆の導電形である第2導電形を有する半導体で形成されている。
The first semiconductor film is disposed in contact with the first hydrogenated amorphous semiconductor film and is formed of a semiconductor having the first conductivity type.
The second semiconductor film is disposed so as to be separated from the first semiconductor film and in contact with the second hydrogenated amorphous semiconductor film, and is formed of a semiconductor having a second conductivity type opposite to the first conductivity type. ing.
第4水素化アモルファス半導体膜は、第1半導体膜と第2半導体膜との間において第2表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
第2電荷保有絶縁膜は、第1半導体膜と第2半導体膜との間において第4水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。
The fourth hydrogenated amorphous semiconductor film is disposed between the first semiconductor film and the second semiconductor film so as to be in contact with the second surface, is formed of an amorphous semiconductor, and is hydrogenated.
The second charge retaining insulating film is an insulating film that is disposed between the first semiconductor film and the second semiconductor film so as to be in contact with the fourth hydrogenated amorphous semiconductor film and retains charges on the surface and / or inside thereof.
そして、第2発明の光電変換素子では、第2電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第2保有電荷の極性は、結晶半導体領域の第1導電形がn形である場合には正であり、結晶半導体領域の第1導電形がp形である場合には負である。 In the photoelectric conversion element of the second invention, the polarity of the second retained charge, which is the charge retained on the surface and / or inside the second charge retaining insulating film, is the case where the first conductivity type of the crystalline semiconductor region is n-type Is positive, and negative when the first conductivity type of the crystalline semiconductor region is p-type.
このように構成された第2発明の光電変換素子は、結晶半導体領域の第1表面側から光が入射することにより光電変換素子の内部で発生した多数キャリアと同符号の光発生電流を、結晶半導体領域の第2表面側に設けられた第1半導体膜から引き出すことができる。また、第2発明の光電変換素子は、結晶半導体領域の第1表面側から光が入射することにより発生した光起電圧と、光電変換素子の内部で発生した少数キャリアと同符号の光発生電流とを、結晶半導体領域の第2表面側に設けられた第2半導体膜から引き出すことができる。 The photoelectric conversion element according to the second aspect of the present invention configured as described above generates a photo-generated current having the same sign as the majority carrier generated inside the photoelectric conversion element when light is incident from the first surface side of the crystal semiconductor region. It can be drawn from the first semiconductor film provided on the second surface side of the semiconductor region. Further, the photoelectric conversion element of the second invention is a photovoltage generated when light is incident from the first surface side of the crystalline semiconductor region, and a photogenerated current having the same sign as the minority carrier generated inside the photoelectric conversion element. Can be extracted from the second semiconductor film provided on the second surface side of the crystalline semiconductor region.
そして、第2発明の光電変換素子は、結晶半導体領域の第2表面側における第1半導体膜と第2半導体膜との間に第2電荷保有絶縁膜を備えることにより、結晶半導体領域の第2表面における第2電荷保有絶縁膜に対向する部分が蓄積状態となる。この部分の電界は少数キャリアを第2表面から追い返す極性の電界となるので、光発生した少数キャリアが第2表面で再結合をして失われる機会を阻止する。したがって、第2発明の光電変換素子は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、この結晶半導体領域の第2表面の第2電荷保有絶縁膜に対向する部分では、多数キャリアは平衡状態より多く結晶半導体領域の第2表面に集まっているため、第1半導体膜と第2半導体膜との間における結晶半導体領域の第2表面の表面抵抗が小さくなり、第2発明の光電変換素子は、フィルファクターも向上させることができる。このため、第2発明の光電変換素子は、第1半導体膜と第2半導体膜との間隔が大きくなっても、変換効率の低下を抑制することができる。 The photoelectric conversion element according to the second aspect of the present invention includes the second charge retention insulating film between the first semiconductor film and the second semiconductor film on the second surface side of the crystal semiconductor region, so that the second in the crystal semiconductor region. A portion of the surface facing the second charge retaining insulating film is in an accumulation state. This portion of the electric field becomes a polar electric field that repels minority carriers from the second surface, thus preventing the opportunity for light-generated minority carriers to be recombined and lost on the second surface. Therefore, the photoelectric conversion element of the second invention can improve the photocurrent output and can also improve the output voltage. In the portion of the second surface of the crystalline semiconductor region facing the second charge retaining insulating film, the majority carriers are collected on the second surface of the crystalline semiconductor region more than the equilibrium state. The surface resistance of the second surface of the crystalline semiconductor region between the semiconductor film and the semiconductor film is reduced, and the photoelectric conversion element of the second invention can also improve the fill factor. For this reason, the photoelectric conversion element of 2nd invention can suppress the fall of conversion efficiency, even if the space | interval of a 1st semiconductor film and a 2nd semiconductor film becomes large.
この時、第2電荷保有絶縁膜が第1半導体膜、および第2半導体膜へ重畳しても絶縁膜であるため、第1仕事関数膜・第2仕事関数膜間は電気的に短絡されない。したがって、第1半導体膜、第2半導体膜と該電荷保有絶縁膜の位置合わせ精度は厳しく要求されないので製造技術上の観点からこの構造は作りやすい。 At this time, even if the second charge retaining insulating film overlaps with the first semiconductor film and the second semiconductor film, the first work function film and the second work function film are not electrically short-circuited. Therefore, since the alignment accuracy of the first semiconductor film, the second semiconductor film and the charge retaining insulating film is not strictly required, this structure is easy to make from the viewpoint of manufacturing technology.
正電荷を有する絶縁膜としてはシリコン窒化膜、負電荷を有する絶縁膜としては酸化アルミニュウム膜が知られている。酸化アルミニュウム膜は原子層堆積法(atomic layer deposition、ALD)により250℃以下の低温で堆積することが可能であり、シリコン窒化膜は100℃程度の低温プラズマCVD、室温を含む低温の触媒CVD(catCVD)で堆積可能である。 A silicon nitride film is known as an insulating film having a positive charge, and an aluminum oxide film is known as an insulating film having a negative charge. An aluminum oxide film can be deposited at a low temperature of 250 ° C. or less by atomic layer deposition (ALD), and a silicon nitride film can be deposited at a low temperature plasma CVD at about 100 ° C. or a low temperature catalytic CVD including room temperature ( catCVD).
また、第2発明の光電変換素子では、第2保有電荷の電荷密度は、qを電荷素量として、4x1011[q/cm2]以上であるようにするとよい。
また、第2発明の光電変換素子では、第1半導体膜および第2半導体膜は、非晶質のシリコンで形成されるとともに水素化された、水素化アモルファスシリコンであり、1018[原子/cm3]以上の価電子制御不純物が添加されているようにするとよい。
In the photoelectric conversion element of the second invention, the charge density of the second held charge may be 4 × 10 11 [q / cm 2 ] or more, where q is the elementary charge.
In the photoelectric conversion element of the second invention, the first semiconductor film and the second semiconductor film are hydrogenated amorphous silicon formed of amorphous silicon and hydrogenated, and 10 18 [atoms / cm. 3 ] It is preferable to add the above valence electron control impurities.
また、第2発明の光電変換素子では、第1半導体膜および第2半導体膜は、微結晶のシリコンで形成されるとともに水素化された、水素化微結晶シリコンであり、1018[原子/cm3]以上の価電子制御不純物が添加されているようにするとよい。微結晶は、ナノメーターからサブミクロンサイズの結晶がアモルファスの組織の中に埋め込まれた構造を有し、アモルファスに比べて抵抗率が低い。 In the photoelectric conversion element of the second invention, the first semiconductor film and the second semiconductor film are hydrogenated microcrystalline silicon formed and hydrogenated with microcrystalline silicon, and 10 18 [atoms / cm 2]. 3 ] It is preferable to add the above valence electron control impurities. The microcrystal has a structure in which a nanometer to submicron size crystal is embedded in an amorphous structure, and has a lower resistivity than an amorphous structure.
一方、第1、第2、第3、第4水素化アモルファス半導体膜は、電子欠陥が少ないことが必要である。このためにたとえば硼素、隣、砒素、などの価電子制御不純物を意図的には添加しない、または抵抗率、フェルミ準位等の調整のため添加したとしても電子欠陥の増加を防ぐため1018[原子/cc]より低濃度の添加にとどめることが望ましい。 On the other hand, the first, second, third and fourth hydrogenated amorphous semiconductor films are required to have few electron defects. For this reason, even if valence electron control impurities such as boron, neighbor, arsenic, etc. are not intentionally added, or even if they are added for adjusting the resistivity, Fermi level, etc., 10 18 [ It is desirable to keep the addition at a lower concentration than atoms / cc.
第1発明及び第2発明の光電変換素子において、第1、第2、第3、第4水素化アモルファス半導体膜(以後まとめて単に水素化アモルファス半導体膜と記す)は結晶半導体領域の該第1表面、第2表面を含む表面との界面を水素結合によりパッシベーションすることができる。このため界面準位密度を低く抑えることができる。特に結晶半導体領域がシリコン、シリコン・ゲルマニュウム、ゲルマニュウムで形成されている場合は効果が大きい。 In the photoelectric conversion elements of the first and second inventions, the first, second, third, and fourth hydrogenated amorphous semiconductor films (hereinafter simply referred to as hydrogenated amorphous semiconductor films) are the first of the crystalline semiconductor regions. The interface between the surface and the surface including the second surface can be passivated by hydrogen bonding. Therefore, the interface state density can be kept low. In particular, the effect is great when the crystalline semiconductor region is formed of silicon, silicon-germanium, or germanium.
第1発明及び第2発明の光電変換素子において、水素化アモルファス半導体が水素化アモルファスシリコン(aSi:H)、水素化アモルファスシリコンカーバイト(aSixCy:H)、酸素を含む水素化アモルファスシリコン(aSixOy:H)、窒素を含む水素化アモルファスシリコン(aSixNy:H)、水素化アモルファスシリコンゲルマニュウム(aSixGey:H)などの場合、これらのアモルファス半導体は100℃程度の低温プラズマCVDで製膜可能であり、触媒CVD(catCVD)の場合は室温での製膜も可能である。 In the photoelectric conversion elements of the first and second inventions, the hydrogenated amorphous semiconductor is hydrogenated amorphous silicon (aSi: H), hydrogenated amorphous silicon carbide (aSixCy: H), hydrogenated amorphous silicon containing oxygen (aSixOy: H), hydrogenated amorphous silicon containing nitrogen (aSixNy: H), hydrogenated amorphous silicon germanium (aSixGey: H), etc., these amorphous semiconductors can be formed by low-temperature plasma CVD at about 100 ° C. In the case of CVD (catCVD), film formation at room temperature is also possible.
第1発明及び第2発明の光電変換素子において、水素化アモルファス半導体膜を結晶半導体領域表面に堆積する前にプラズマ、光励起、触媒(加熱タングステン、加熱パラジュウムなど)励起などによりラディカル水素を形成し、該結晶半導体領域の第2表面をクリーニング、水素化することができる。また、結晶半導体領域の第2表面に付着した不純物のうち水素化して気化できるものは除去することもできる。 In the photoelectric conversion elements of the first and second inventions, radical hydrogen is formed by plasma, photoexcitation, catalyst (heated tungsten, heated palladium, etc.) excitation, etc. before depositing the hydrogenated amorphous semiconductor film on the surface of the crystalline semiconductor region, The second surface of the crystalline semiconductor region can be cleaned and hydrogenated. In addition, impurities that can be hydrogenated and vaporized among the impurities attached to the second surface of the crystalline semiconductor region can be removed.
結晶半導体領域がシリコン、シリコン・ゲルマニュウム、ゲルマニウムの場合はSF6等を同様に励起して結晶半導体領域の第2表面をエッチングして清浄化することもできる。これらの状態で真空を破らずに水素化アモルファス半導体膜の堆積チャンバーに搬送することによりさらに界面準位の少ない水素化アモルファス半導体膜と結晶半導体領域との界面を得ることができる。 When the crystalline semiconductor region is silicon, silicon germanium, or germanium, SF6 or the like can be excited in the same manner to etch and clean the second surface of the crystalline semiconductor region. In such a state, the interface between the hydrogenated amorphous semiconductor film and the crystalline semiconductor region with a lower interface state can be obtained by transporting to the deposition chamber of the hydrogenated amorphous semiconductor film without breaking the vacuum.
第1発明及び第2発明の光電変換素子において、水素化アモルファス半導体膜はMIS形光電変換素子に使用された超薄絶縁膜と比べて、厚さ方向に数十mA/cm2オーダーの電流を流しても劣化は少ない。 In the photoelectric conversion elements of the first and second inventions, the hydrogenated amorphous semiconductor film has a current of several tens of mA / cm 2 in the thickness direction compared to the ultrathin insulating film used in the MIS type photoelectric conversion element. There is little deterioration even if it flows.
なお、第2発明の光電変換素子において、第1半導体膜から取り出す電流値が大きく、第1半導体膜を介して取り出す時の第1半導体の抵抗による電圧降下が大きいときは、第1半導体膜に接して低抵抗の第1導電電極を設ける。 In the photoelectric conversion element of the second invention, when the current value taken out from the first semiconductor film is large and the voltage drop due to the resistance of the first semiconductor when taking out through the first semiconductor film is large, the first semiconductor film A low-resistance first conductive electrode is provided in contact therewith.
なお、第2発明の光電変換素子において、第2半導体膜から取り出す電流値が大きく、第2半導体膜を介して取り出す時の第2半導体膜の抵抗による電圧降下が大きいときは、第2半導体膜に接して低抵抗の第1導電電極を設ける。ここで、第1導電電極と第2導電電極は互いに離間されている。 In the photoelectric conversion element of the second invention, when the current value taken out from the second semiconductor film is large and the voltage drop due to the resistance of the second semiconductor film when taken out through the second semiconductor film is large, the second semiconductor film A low-resistance first conductive electrode is provided in contact with the electrode. Here, the first conductive electrode and the second conductive electrode are separated from each other.
第2発明の光電変換素子の第1導電電極、第2導電電極に使用する材料および材料の組み合わせは上述の第1発明の光電変換素子と同様である。
また、第1発明の光電変換素子において、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜のうち少なくとも2つは、同じ半導体を材料として形成されるようにしてもよい。これにより、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜のうち少なくとも2つを同時に堆積することが可能となる。このため、第1発明の光電変換素子は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を低く抑えることができる。
The materials and combinations of materials used for the first conductive electrode and the second conductive electrode of the photoelectric conversion element of the second invention are the same as those of the above-described photoelectric conversion element of the first invention.
In the photoelectric conversion element of the first invention, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film are formed using the same semiconductor as a material. It may be. Thereby, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film can be deposited simultaneously. For this reason, the photoelectric conversion element of the first invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region low.
また、第2発明の光電変換素子において、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜のうち少なくとも2つは、同じ半導体を材料として形成されるようにしてもよい。これにより、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜のうち少なくとも2つを同時に堆積することが可能となる。このため、第2発明の光電変換素子は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を低く抑えることができる。 In the photoelectric conversion element of the second invention, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film are formed using the same semiconductor as a material. It may be. As a result, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film can be deposited simultaneously. For this reason, the photoelectric conversion element of the second invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region low.
また、第1発明の光電変換素子において、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜は連続した一つの膜であるようにしてもよい。これにより、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜を同時に堆積することが可能となる。このため、第1発明の光電変換素子は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を均一にかつ低く抑えることができる。 In the photoelectric conversion element of the first invention, the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film may be one continuous film. As a result, the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film can be deposited simultaneously. For this reason, the photoelectric conversion element of the first invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region uniformly and low. .
また、第2発明の光電変換素子において、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜は連続した一つの膜であるようにしてもよい。これにより、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜を同時に堆積することが可能となる。このため、第2発明の光電変換素子は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を低く抑えることができる。 In the photoelectric conversion element of the second invention, the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film may be one continuous film. Thereby, the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film can be deposited simultaneously. For this reason, the photoelectric conversion element of the second invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region low.
また、第1発明の光電変換素子において、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜のうち少なくとも2つは、膜厚が等しいようにしてもよい。これにより、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜のうち少なくとも2つを同時に堆積することが可能となる。このため、第1発明の光電変換素子は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を低く抑えることができる。 In the photoelectric conversion element of the first invention, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film may have the same film thickness. . Thereby, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film can be deposited simultaneously. For this reason, the photoelectric conversion element of the first invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region low.
また、第2発明の光電変換素子において、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜のうち少なくとも2つは、膜厚が等しいようにしてもよい。これにより、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜のうち少なくとも2つを同時に堆積することが可能となる。このため、第2発明の光電変換素子は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を低く抑えることができる。 In the photoelectric conversion element of the second invention, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film may have the same film thickness. . As a result, at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film can be deposited simultaneously. For this reason, the photoelectric conversion element of the second invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region low.
また、第3発明は、第1発明の光電変換素子の製造方法であって、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第3水素化アモルファス半導体膜のうち少なくとも2つを、第2表面上に同時に堆積する。これにより、第3発明の製造方法は、結晶半導体領域の第2表面が加工に晒される頻度を低減し、結晶半導体領域の第2表面における界面準位密度を低く抑えることができる。 A third invention is a method for manufacturing a photoelectric conversion element according to the first invention, wherein at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film are formed. , Simultaneously deposited on the second surface. Thereby, the manufacturing method of the third invention can reduce the frequency with which the second surface of the crystalline semiconductor region is exposed to processing, and can keep the interface state density on the second surface of the crystalline semiconductor region low.
また、第4発明は、第2発明の光電変換素子の製造方法であって、第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜のうち少なくとも2つを、裏面上に同時に堆積する。これにより、第4発明の製造方法は、結晶半導体層の裏面が加工に晒される頻度を低減し、結晶半導体層の裏面における界面準位密度を低く抑えることができる。 The fourth invention is a method for manufacturing a photoelectric conversion element according to the second invention, wherein at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film are formed. , Simultaneously deposited on the backside. Thereby, the manufacturing method of the 4th invention can reduce the frequency which the back surface of a crystalline semiconductor layer is exposed to a process, and can suppress the interface state density in the back surface of a crystalline semiconductor layer low.
(第1実施形態)
以下に本発明の第1実施形態を図面とともに説明する。
[光電変換素子1の構成]
本実施形態の光電変換素子1は、図1に示すように、結晶半導体領域10と、水素化アモルファス半導体膜20と、第1、第2半導体膜30、40と、第1,第2導電電極50,60と、第2電荷保有絶縁膜70と、パッシベーション膜80と、反射防止膜90を備える。
(First embodiment)
A first embodiment of the present invention will be described below with reference to the drawings.
[Configuration of Photoelectric Conversion Element 1]
As shown in FIG. 1, the photoelectric conversion element 1 of this embodiment includes a crystalline semiconductor region 10, a hydrogenated amorphous semiconductor film 20, first and second semiconductor films 30 and 40, and first and second conductive electrodes. 50, 60, a second charge retaining insulating film 70, a passivation film 80, and an antireflection film 90.
結晶半導体領域10は、多結晶または単結晶の半導体で形成された領域である。本実施形態では、結晶半導体領域10は、シリコンで形成され、厚さが150μmの基板である。また本実施形態では、結晶半導体領域10は、n形の不純物が1.9×1015[/cm3]の濃度でドーピングされている。なお、結晶半導体領域10はp形でもよい。 The crystalline semiconductor region 10 is a region formed of a polycrystalline or single crystal semiconductor. In the present embodiment, the crystalline semiconductor region 10 is a substrate made of silicon and having a thickness of 150 μm. In the present embodiment, the crystalline semiconductor region 10 is doped with n-type impurities at a concentration of 1.9 × 10 15 [/ cm 3 ]. The crystal semiconductor region 10 may be p-type.
水素化アモルファス半導体膜20は、非晶質の半導体で形成されるとともに水素化された膜である。
水素化アモルファス半導体膜20は、結晶半導体領域10の第2表面11に接するように配置される。本実施形態では、水素化アモルファス半導体膜20は、厚さが5nmの水素化アモルファスシリコンである。また本実施形態では、水素化アモルファス半導体膜20は、意図的な不純物ドープはされていないか、されていたとしてもn形の不純物が2.2×1015[/cm3]の濃度でドーピングされている程度である。また水素化アモルファス半導体膜20は、結晶半導体領域10の第2表面11との界面を水素結合によりパッシベーションすることができる。このため、界面準位密度を低く抑えることができる。特に、結晶半導体領域10がシリコン、シリコン・ゲルマニュウム、ゲルマニュウムで形成されている場合に効果が大きい。
The hydrogenated amorphous semiconductor film 20 is a film formed of an amorphous semiconductor and hydrogenated.
The hydrogenated amorphous semiconductor film 20 is disposed in contact with the second surface 11 of the crystalline semiconductor region 10. In the present embodiment, the hydrogenated amorphous semiconductor film 20 is hydrogenated amorphous silicon having a thickness of 5 nm. Further, in this embodiment, the hydrogenated amorphous semiconductor film 20 is not intentionally doped with impurities, or even if doped, n-type impurities are doped at a concentration of 2.2 × 10 15 [/ cm 3 ]. It is a grade that has been done. Further, the hydrogenated amorphous semiconductor film 20 can passivate the interface between the crystalline semiconductor region 10 and the second surface 11 by hydrogen bonding. For this reason, the interface state density can be kept low. In particular, the effect is great when the crystalline semiconductor region 10 is formed of silicon, silicon-germanium, or germanium.
水素化アモルファス半導体膜20はMIS形光電変換素子に使用された超薄絶縁膜と比べて、数十[mA/cm2]オーダーの電流を流しても劣化は少ない。抵抗率、フェルミレベルの調整に価電子制御不純物(例えば、硼素、燐、砒素など)を添加することができるが、価電子制御不純物の添加は膜中の電子的欠陥の増加を伴うので、価電子制御不純物(硼素、燐、等)の濃度は1018[/cm3]より小さいことが望ましい。 The hydrogenated amorphous semiconductor film 20 is less deteriorated even when a current of the order of several tens [mA / cm 2 ] is passed, compared to the ultrathin insulating film used in the MIS type photoelectric conversion element. Valence control impurities (for example, boron, phosphorus, arsenic, etc.) can be added to adjust the resistivity and Fermi level, but the addition of valence electron control impurities is accompanied by an increase in electronic defects in the film. The concentration of electron control impurities (boron, phosphorus, etc.) is preferably less than 10 18 [/ cm 3 ].
第1、第2半導体膜30,40は、水素化アモルファス半導体膜20の第2表面21に接するように配置される。本実施形態では、第1半導体膜30と、第2半導体膜40は、水素化アモルファスシリコン膜で形成され、厚さが20nmである。 The first and second semiconductor films 30 and 40 are disposed in contact with the second surface 21 of the hydrogenated amorphous semiconductor film 20. In the present embodiment, the first semiconductor film 30 and the second semiconductor film 40 are formed of a hydrogenated amorphous silicon film and have a thickness of 20 nm.
第1半導体膜30と、第2半導体膜40は、水素化アモルファス半導体膜20の第2表面21に接して交互に配置されている。図1では、第1、第2半導体膜30,40をそれぞれ1つ示している。互いに並置された第1半導体膜30と、第2半導体膜40は、互いに電気的に接続されないように離間して配置される。 The first semiconductor film 30 and the second semiconductor film 40 are alternately arranged in contact with the second surface 21 of the hydrogenated amorphous semiconductor film 20. In FIG. 1, one each of the first and second semiconductor films 30 and 40 is shown. The first semiconductor film 30 and the second semiconductor film 40 juxtaposed with each other are spaced apart so as not to be electrically connected to each other.
本実施形態では、第1半導体膜30は、n形の不純物(燐)が1.5×1019[/cm3]の濃度でドーピングされ、第2半導体膜40は、p形の不純物(硼素)が2.05×1019[/cm3]の濃度でドーピングされている。なお、第1半導体膜30と、第2半導体膜40は、少なくとも1018[原子/cm3]以上の価電子制御不純物(燐、ヒ素、ホウ素等)を添加される。 In the present embodiment, the first semiconductor film 30 is doped with an n-type impurity (phosphorus) at a concentration of 1.5 × 10 19 [/ cm 3 ], and the second semiconductor film 40 is formed of a p-type impurity (boron). ) Is doped at a concentration of 2.05 × 10 19 [/ cm 3 ]. Note that at least 10 18 [atoms / cm 3 ] or more of valence electron control impurities (phosphorus, arsenic, boron, or the like) are added to the first semiconductor film 30 and the second semiconductor film 40.
導電電極50は、銀(Ag)またはアルミニュウム(Al)またはグラフェン等のナノカーボン等で形成され、第1半導体膜30上に配置される。
導電電極60は、銀(Ag)またはアルミニュウム(Al)またはグラフェン等のナノカーボン等で形成され、第2半導体膜40上に配置される。
The conductive electrode 50 is formed of nanocarbon such as silver (Ag), aluminum (Al), or graphene, and is disposed on the first semiconductor film 30.
The conductive electrode 60 is made of nanocarbon such as silver (Ag), aluminum (Al), or graphene, and is disposed on the second semiconductor film 40.
更に、光の反射を確保するため、または第1、第2導電電極用金属と第1、第2半導体膜との間の反応を防ぐために、透明導電膜を金属薄膜、金属印刷膜、グラフェン等のナノカーボンと第1、第2半導体膜との間に設けた2層構造をとる場合もある。なお、透明導電膜としては酸化インジュウム(InOx)、水素化酸化インジュウム(InOx:H)、酸化インジュウム錫(ITO)、酸化亜鉛(ZnOx)およびそのアルミニュム(Al)添加物またはホウ素(B)添加物、などが使用される。金属薄膜、金属印刷膜の金属としては銀(Ag)、アルミニュム(Al)などが使用される。 Further, in order to ensure light reflection or to prevent a reaction between the first and second conductive electrode metals and the first and second semiconductor films, the transparent conductive film is made of a metal thin film, a metal printed film, graphene, etc. In some cases, a two-layer structure provided between the nanocarbon and the first and second semiconductor films is employed. In addition, as transparent conductive film, indium oxide (InOx), hydrogenated indium oxide (InOx: H), indium tin oxide (ITO), zinc oxide (ZnOx) and its aluminum (Al) additive or boron (B) additive , Etc. are used. Silver (Ag), aluminum (Al), etc. are used as a metal of a metal thin film and a metal printing film.
電荷保有絶縁膜70は、表面およびまたは内部に電荷を保有するように形成された絶縁膜であり、水素化アモルファス半導体膜20の第2表面21に接するとともに、第1半導体膜30と、第2半導体膜40との間に位置するように配置される。本実施形態では、電荷保有絶縁膜70は、シリコン窒化膜であり、例えば、1×1013[q/cm2]の電荷密度で正の電荷を保有する。なお、[q/cm2]におけるqは、電荷素量(電子1個の電荷)であり、1.6×10−19クーロンである。 The charge retaining insulating film 70 is an insulating film formed so as to retain charges on the surface and / or inside thereof, and is in contact with the second surface 21 of the hydrogenated amorphous semiconductor film 20, and includes the first semiconductor film 30 and the second semiconductor film 30. It arrange | positions so that it may be located between the semiconductor films 40. In the present embodiment, the charge holding insulating film 70 is a silicon nitride film, and holds positive charges with a charge density of 1 × 10 13 [q / cm 2 ], for example. In addition, q in [q / cm 2 ] is an elementary charge (a charge of one electron) and is 1.6 × 10 −19 coulomb.
また、結晶半導体領域10がn形の場合はその第2表面11が蓄積状態となり少数キャリアが追い返される状態を作るための電荷保有絶縁膜70の電荷密度は、結晶半導体領域10が1〜10Ωcm程度の結晶シリコンであり、水素化アモルファス半導体膜20における電荷保有絶縁膜70と接している部分に価電子制御不純物を意図的に添加しない場合には、8x1011[q/cm2]以上である。 When the crystalline semiconductor region 10 is n-type, the charge density of the charge retaining insulating film 70 for creating a state in which the second surface 11 is accumulated and minority carriers are repelled is about 1 to 10 Ωcm in the crystalline semiconductor region 10. In the case where a valence control impurity is not intentionally added to a portion of the hydrogenated amorphous semiconductor film 20 that is in contact with the charge retention insulating film 70, it is 8 × 10 11 [q / cm 2 ] or more.
結晶半導体領域10がp形の場合はその第2表面11が蓄積状態となり少数キャリアが追い返される状態を作るための電荷保有絶縁膜70としてアルミナ等、正の電荷を保有する絶縁膜が用いられる。 When the crystalline semiconductor region 10 is p-type, an insulating film having a positive charge, such as alumina, is used as the charge holding insulating film 70 for creating a state in which the second surface 11 is accumulated and minority carriers are repelled.
パッシベーション膜80は、光が光電変換素子1内に入射することにより発生した少数キャリアが再結合するのを抑制するために、結晶半導体領域10の第1表面12に接するように配置される。本実施形態では、パッシベーション膜80は、非晶質のシリコンで形成されるとともに水素化された水素化アモルファスシリコンであり、厚さが5nmである。このパッシベーション膜80により、変換効率を改善することができる。 The passivation film 80 is disposed so as to be in contact with the first surface 12 of the crystalline semiconductor region 10 in order to suppress recombination of minority carriers generated when light enters the photoelectric conversion element 1. In the present embodiment, the passivation film 80 is hydrogenated amorphous silicon formed of amorphous silicon and hydrogenated, and has a thickness of 5 nm. The passivation film 80 can improve conversion efficiency.
反射防止膜90は、パッシベーション膜80の第1表面81に接するように配置される。本実施形態では、反射防止膜90は、シリコン窒化膜であり、厚さが75nmである。この反射防止膜90により、変換効率を更に改善することができる。 The antireflection film 90 is disposed so as to contact the first surface 81 of the passivation film 80. In the present embodiment, the antireflection film 90 is a silicon nitride film and has a thickness of 75 nm. This antireflection film 90 can further improve the conversion efficiency.
[光電変換素子1の製造工程]
次に、光電変換素子1の製造工程の一例を説明する。
図2に示すように、結晶半導体領域10の第1表面12にパッシベーション膜80と反射防止膜90が積層されている状態において、まず、結晶半導体領域10の第2表面11に対してクリーニングと水素終端処理を施した後に、低温プラズマCVD(Chemical Vapor Deposition)または低温触媒CVDにより、結晶半導体領域10の第2表面11上に水素化アモルファス半導体膜20を堆積する。
[Manufacturing Process of Photoelectric Conversion Element 1]
Next, an example of the manufacturing process of the photoelectric conversion element 1 will be described.
As shown in FIG. 2, in a state where the passivation film 80 and the antireflection film 90 are stacked on the first surface 12 of the crystalline semiconductor region 10, first, cleaning and hydrogen are performed on the second surface 11 of the crystalline semiconductor region 10. After the termination treatment, a hydrogenated amorphous semiconductor film 20 is deposited on the second surface 11 of the crystalline semiconductor region 10 by low temperature plasma CVD (Chemical Vapor Deposition) or low temperature catalytic CVD.
水素化アモルファス半導体膜20が水素化アモルファスシリコン(aSi:H)、水素化アモルファスシリコンカーバイト(aSixCy:H)、酸素を含む水素化アモルファスシリコン(aSixOy:H)、水素化アモルファスシリコン・ゲルマニュウム(aSixGey:H)などの場合、これらの水素化アモルファス半導体は100℃程度の低温プラズマCVDで成膜可能であり、触媒CVDの場合は室温での成膜も可能である。 Hydrogenated amorphous semiconductor film 20 is hydrogenated amorphous silicon (aSi: H), hydrogenated amorphous silicon carbide (aSi x C y : H), hydrogenated amorphous silicon containing oxygen (aSi x O y : H), hydrogenated In the case of amorphous silicon / germanium (aSi x Ge y : H), these hydrogenated amorphous semiconductors can be formed by low-temperature plasma CVD at about 100 ° C., and in the case of catalytic CVD, film formation at room temperature is also possible. is there.
水素化アモルファス半導体膜を結晶半導体領域10の第2表面に堆積する前にプラズマ、光励起、触媒(加熱タングステン、加熱パラジュウムなど)励起によりラディカル水素を形成し、結晶半導体領域10の第2表面をクリーニング、水素化することができる。また、結晶半導体領域10の第2表面に付着した不純物のうち水素化して気化できるものは除去することもできる。 Before depositing the hydrogenated amorphous semiconductor film on the second surface of the crystalline semiconductor region 10, radical hydrogen is formed by plasma, photoexcitation, or catalyst (heated tungsten, heated palladium, etc.) excitation to clean the second surface of the crystalline semiconductor region 10. Can be hydrogenated. Further, impurities that can be hydrogenated and vaporized among the impurities attached to the second surface of the crystalline semiconductor region 10 can be removed.
結晶半導体領域10がシリコン、シリコン・ゲルマニュウム、ゲルマニウムの場合はSF6等を同様に励起して結晶半導体領域10の第2表面をエッチングして清浄化することもできる。これらの状態で真空を破らずに水素化アモルファス半導体膜の堆積チャンバーに搬送することによりさらに界面準位の少ない水素化アモルファス半導体膜と結晶半導体領域10との界面を得ることができる。 In the case where the crystalline semiconductor region 10 is silicon, silicon germanium, or germanium, SF 6 or the like can be excited in the same manner to etch and clean the second surface of the crystalline semiconductor region 10. In this state, the interface between the hydrogenated amorphous semiconductor film and the crystalline semiconductor region 10 with fewer interface states can be obtained by transporting it to the hydrogenated amorphous semiconductor film deposition chamber without breaking the vacuum.
次に図3に示すように、低温プラズマCVDまたは低温触媒CVDにより、水素化アモルファス半導体膜20上の一部に価電子制御不純物を添加した水素化アモルファスシリコン膜を堆積することにより、第2半導体膜40を形成する。なお、第2半導体膜40が配置される位置と、第2半導体膜40の形状とを設定するために、第2半導体膜40の形状に対応した開口部が形成された堆積マスクを用いることができる。 Next, as shown in FIG. 3, the second semiconductor is deposited by depositing a hydrogenated amorphous silicon film to which a valence electron control impurity is added on a part of the hydrogenated amorphous semiconductor film 20 by low temperature plasma CVD or low temperature catalytic CVD. A film 40 is formed. In order to set the position where the second semiconductor film 40 is disposed and the shape of the second semiconductor film 40, a deposition mask in which an opening corresponding to the shape of the second semiconductor film 40 is formed is used. it can.
次に図4に示すように、低温プラズマCVDまたは低温触媒CVDにより、水素化アモルファス半導体膜20上において第2半導体膜40から離間するようにして第1半導体膜を堆積することにより、第1半導体膜30を形成する。なお、第1半導体膜30が配置される位置と、第1半導体膜30の形状とを設定するために、第1半導体膜30の形状に対応した開口部が形成された堆積マスクを用いることができる。 Next, as shown in FIG. 4, the first semiconductor film is deposited on the hydrogenated amorphous semiconductor film 20 so as to be separated from the second semiconductor film 40 by low temperature plasma CVD or low temperature catalytic CVD. A film 30 is formed. In order to set the position where the first semiconductor film 30 is disposed and the shape of the first semiconductor film 30, a deposition mask in which an opening corresponding to the shape of the first semiconductor film 30 is formed is used. it can.
次に図5に示すように、真空蒸着またはスパッタ等により、導電電極50,60の位置と形状を設定するために導電電極50,60の形状に対応した開口部が形成された蒸着マスクを用いて、第1半導体膜30,第2半導体膜40上に電極材料(例えば、銀またはアルミニュウム)を付着させて、導電電極50,60を形成する。なお、導電電極50,60は、真空蒸着またはスパッタ等により電極材料が第1、第2半導体膜30,40以外の領域に付着しないように、配列方向DAに沿った長さが第1半導体膜30,第2半導体膜40よりも短くなるように形成される。このため、第1半導体膜30,第2半導体膜40の第2表面31,41には、導電電極50,60に覆われない領域33,43が存在する。この領域33,43の幅は、一例を図10に示すようなセルフアライン(self-alignment)プロセスを使うことにより第1半導体膜30と第2半導体膜40との間隔Wg(図1を参照)より小さく調整できる。 Next, as shown in FIG. 5, a vapor deposition mask having openings corresponding to the shape of the conductive electrodes 50 and 60 is used to set the positions and shapes of the conductive electrodes 50 and 60 by vacuum vapor deposition or sputtering. Then, an electrode material (for example, silver or aluminum) is deposited on the first semiconductor film 30 and the second semiconductor film 40 to form the conductive electrodes 50 and 60. The conductive electrodes 50 and 60 have a length along the alignment direction DA so that the electrode material does not adhere to regions other than the first and second semiconductor films 30 and 40 by vacuum deposition or sputtering. 30, formed to be shorter than the second semiconductor film 40. Therefore, regions 33 and 43 that are not covered with the conductive electrodes 50 and 60 exist on the second surfaces 31 and 41 of the first semiconductor film 30 and the second semiconductor film 40. The widths of the regions 33 and 43 are set such that an interval Wg between the first semiconductor film 30 and the second semiconductor film 40 is obtained by using a self-alignment process as shown in FIG. 10 (see FIG. 1). It can be adjusted smaller.
次に、低温プラズマCVDまたは低温触媒CVDにより、電荷保有絶縁膜70の位置と形状を設定するために電荷保有絶縁膜70の形状に対応した開口部が形成された堆積マスクを用いて、シリコン窒化膜を堆積することにより、電荷保有絶縁膜70を形成する。シリコン窒化膜は100℃程度の低温プラズマCVD、室温を含む低温の低温触媒CVDで堆積可能である。 Next, silicon nitride is used by low temperature plasma CVD or low temperature catalytic CVD, using a deposition mask in which an opening corresponding to the shape of the charge holding insulating film 70 is formed in order to set the position and shape of the charge holding insulating film 70. By depositing the film, the charge retaining insulating film 70 is formed. The silicon nitride film can be deposited by low-temperature plasma CVD at about 100 ° C. or low-temperature low-temperature catalytic CVD including room temperature.
電荷保有絶縁膜70は、図1に示すように、第1半導体膜30と第2半導体膜40との間において水素化アモルファス半導体膜20と接するとともに、領域33,43上で第1半導体膜30,第2半導体膜40と接するように形成される。 As shown in FIG. 1, the charge retention insulating film 70 is in contact with the hydrogenated amorphous semiconductor film 20 between the first semiconductor film 30 and the second semiconductor film 40, and on the regions 33 and 43, the first semiconductor film 30. , Formed in contact with the second semiconductor film 40.
[光電変換素子1の太陽電池効率]
次に、電荷保有絶縁膜70の効果を定量的に確認するために、光電変換素子1について、電荷保有絶縁膜70に保有される電荷(以下、保有電荷という)に対する太陽電池効率(開放電圧Voc[mV]、短絡電流密度Jsc [mA/cm2]、フィルファクターFF[%]、電力変換効率η[%])の変化を調べた。変換効率の評価にはエアマス(Air Mass)1.5 の模擬光源を用いる。保有電荷の変化は、例えば電荷保有絶縁膜として窒化シリコン膜を用いる場合には、窒化シリコンにおけるシリコンと窒素との割合を変化させることにより、または、電荷保有絶縁膜上に設けた電極から正孔を注入することにより実現可能である。
[Solar cell efficiency of photoelectric conversion element 1]
Next, in order to quantitatively confirm the effect of the charge retention insulating film 70, the photovoltaic cell efficiency (open voltage Voc) for the charge retained in the charge retention insulating film 70 (hereinafter referred to as retained charge) for the photoelectric conversion element 1. Changes in [mV], short circuit current density Jsc [mA / cm 2 ], fill factor FF [%], power conversion efficiency η [%]) were examined. For evaluation of the conversion efficiency, a simulated light source of Air Mass 1.5 is used. For example, when a silicon nitride film is used as the charge retention insulating film, the retained charge changes by changing the ratio of silicon and nitrogen in the silicon nitride or from the electrode provided on the charge retention insulating film. This can be realized by injecting.
また、第1半導体膜30の幅を500μmとし、第2半導体膜40の幅を1200μmとし、第1半導体膜30と第2半導体膜40との間隔Wg(図1を参照)を50μm,100μm,150μmとした。そして、保有電荷の密度Qfを1011〜1013[q/cm2]で変化させた。なお、結晶半導体領域10の第2表面11の界面準位密度は、1012[/cm2]である。なお、領域33、43の寸法はセルフアラインプロセスにより無視できる程度に小さくした。 Further, the width of the first semiconductor film 30 is 500 μm, the width of the second semiconductor film 40 is 1200 μm, and the interval Wg (see FIG. 1) between the first semiconductor film 30 and the second semiconductor film 40 is 50 μm, 100 μm, 150 μm. And the density Qf of the retained charge was changed from 10 11 to 10 13 [q / cm 2 ]. Note that the interface state density of the second surface 11 of the crystalline semiconductor region 10 is 10 12 [/ cm 2 ]. The dimensions of the regions 33 and 43 were made small enough to be ignored by the self-alignment process.
結晶半導体領域10の第2表面11の界面準位密度(=1012[/cm2])が清浄界面の界面準位密度(=1010[/cm2])より遥かに大きく、製造装置を超クリーンに維持しなくても実現できるレベルであるにも関わらず、図6に示すように、保有電荷の密度Qfが1x1011から増加して8x1011に至り、それ以上になると全ての太陽電池パラメータが最高値に急速に近付く。また電力変換効率は、最高値である約21%の0.95倍の値に近付く。この傾向は、間隔Wgが50〜150μmで変化しても大きく変化しない。 The interface state density (= 10 12 [/ cm 2 ]) of the second surface 11 of the crystalline semiconductor region 10 is much larger than the interface state density (= 10 10 [/ cm 2 ]) of the clean interface, Although it is a level that can be realized without maintaining ultra-cleanness, as shown in FIG. 6, the density Qf of the retained charge increases from 1 × 10 11 to 8 × 10 11 , and when it exceeds that, all solar cells The parameter approaches the maximum value rapidly. The power conversion efficiency approaches 0.95 times the maximum value of about 21%. This tendency does not change greatly even if the interval Wg changes between 50 and 150 μm.
以上より、光電変換素子1は、結晶半導体領域10の第2表面11の界面準位密度が1012[/cm2]と大きくても、第1半導体膜30と第2半導体膜40との間隔Wgを大きくすることができるとともに、間隔Wgがばらついても保有電荷の密度Qfを増加させることにより最高効率に近い変換効率を得ることができる。 As described above, in the photoelectric conversion element 1, even if the interface state density of the second surface 11 of the crystalline semiconductor region 10 is as large as 10 12 [/ cm 2 ], the distance between the first semiconductor film 30 and the second semiconductor film 40. Wg can be increased, and even if the interval Wg varies, the conversion efficiency close to the maximum efficiency can be obtained by increasing the density Qf of the retained charge.
さらに電荷保有絶縁膜70が接する部分でアモルファス半導体膜20に価電子制御不純物(半導体領域10がn形の場合は燐)を8x1017原子/cm3添加すると、保有電荷の密度Qfが4x1011[/cm2]以上で、すべての太陽電池パラメータは最高値の0.95倍に近づく。 Further, when 8 × 10 17 atoms / cm 3 of valence electron control impurities (phosphorus when the semiconductor region 10 is n-type) is added to the amorphous semiconductor film 20 at the portion where the charge retention insulating film 70 is in contact, the retained charge density Qf is 4 × 10 11 [ / Cm 2 ] and above, all solar cell parameters approach 0.95 times the maximum value.
このように光電変換素子1は、結晶半導体領域10と、水素化アモルファス半導体膜20と、第1半導体膜30と第2半導体膜40と、電荷保有絶縁膜70とを備える。
結晶半導体領域10は、多結晶または単結晶のシリコンで形成されてn形を有する。
As described above, the photoelectric conversion element 1 includes the crystalline semiconductor region 10, the hydrogenated amorphous semiconductor film 20, the first semiconductor film 30, the second semiconductor film 40, and the charge retention insulating film 70.
The crystalline semiconductor region 10 is formed of polycrystalline or single crystal silicon and has an n-type.
水素化アモルファス半導体膜20は、結晶半導体領域10の第2表面11に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
第1半導体膜30は、水素化アモルファス半導体膜20に接するように配置され、ドナー(燐)を1.5x1019原子/cm3添加された20nm厚の水素化アモルファスシリコンで形成されている。
The hydrogenated amorphous semiconductor film 20 is disposed so as to be in contact with the second surface 11 of the crystalline semiconductor region 10 and is formed of amorphous silicon and hydrogenated.
The first semiconductor film 30 is disposed so as to be in contact with the hydrogenated amorphous semiconductor film 20, and is formed of 20 nm thick hydrogenated amorphous silicon to which a donor (phosphorus) is added at 1.5 × 10 19 atoms / cm 3 .
第2半導体膜40は、第1半導体膜30から離間し、水素化アモルファス半導体膜20に接するように配置され、アクセプター(硼素)を2.05x1019原子/cm3添加された20nm厚の水素化アモルファスシリコンで形成されている。 The second semiconductor film 40 is separated from the first semiconductor film 30, is disposed so as to be in contact with the hydrogenated amorphous semiconductor film 20, and is 20 nm thick hydrogenated with acceptor (boron) added at 2.05 × 10 19 atoms / cm 3 . It is made of amorphous silicon.
電荷保有絶縁膜70は、第1半導体膜30と第2半導体膜40との間において水素化アモルファス半導体膜20に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。 The charge retaining insulating film 70 is an insulating film that is disposed between the first semiconductor film 30 and the second semiconductor film 40 so as to be in contact with the hydrogenated amorphous semiconductor film 20 and retains charges on the surface and / or inside thereof.
そして光電変換素子1では、電荷保有絶縁膜70が表面およびまたは内部に保有する保有電荷の極性は結晶半導体領域10がn形の場合は正である。
このように構成された光電変換素子1は、結晶半導体領域10の第1表面12側から光が入射することにより光電変換素子1の内部で発生した多数キャリアと同符号の光発生電流を、結晶半導体領域10の第2表面11側に設けられた第1半導体膜30から引き出すことができる。また光電変換素子1は、結晶半導体領域10の第1表面12側から光が入射することにより発生した光起電圧と、光電変換素子1の内部で発生した少数キャリアと同符号の光発生電流とを、結晶半導体領域10の第2表面11側に設けられた第2半導体膜40から引き出すことができる。
In the photoelectric conversion element 1, the polarity of the charge held on the surface and / or inside the charge holding insulating film 70 is positive when the crystalline semiconductor region 10 is n-type.
The photoelectric conversion element 1 configured as described above generates a photogenerated current having the same sign as the majority carriers generated inside the photoelectric conversion element 1 when light enters from the first surface 12 side of the crystal semiconductor region 10. The semiconductor region 10 can be extracted from the first semiconductor film 30 provided on the second surface 11 side. In addition, the photoelectric conversion element 1 includes a photovoltage generated when light enters from the first surface 12 side of the crystal semiconductor region 10, and a photogenerated current having the same sign as the minority carrier generated inside the photoelectric conversion element 1. Can be extracted from the second semiconductor film 40 provided on the second surface 11 side of the crystalline semiconductor region 10.
そして光電変換素子1は、結晶半導体領域10の第2表面11側における第1半導体膜30と第2半導体膜40との間に電荷保有絶縁膜70を備えることにより、結晶半導体領域10の第2表面11における電荷保有絶縁膜70に対向する部分が蓄積状態となる。この部分の電界は少数キャリアを第2表面11から追い返す極性の電界となるので、光発生した少数キャリアが第2表面11で再結合をして失われる機会を阻止する。したがって、光電変換素子1は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、多数キャリアは平衡状態より多く結晶半導体領域10の第2表面11に集まっているため、第1半導体膜30と第2半導体膜40との間における結晶半導体領域10の第2表面11の表面抵抗が小さくなり、光電変換素子1は、フィルファクターも向上させることができる。このため、光電変換素子1は、第1半導体膜30と第2半導体膜40との間隔が大きくなっても、変換効率の低下を抑制することができる。 The photoelectric conversion element 1 includes the charge retaining insulating film 70 between the first semiconductor film 30 and the second semiconductor film 40 on the second surface 11 side of the crystal semiconductor region 10, thereby providing the second in the crystal semiconductor region 10. A portion of the surface 11 facing the charge retaining insulating film 70 is in an accumulated state. This portion of the electric field becomes an electric field having a polarity for repelling minority carriers from the second surface 11, and thus prevents the chance that the light-generated minority carriers are recombined on the second surface 11 and lost. Therefore, the photoelectric conversion element 1 can improve the photocurrent output and can also improve the output voltage. In addition, since the majority carriers are collected on the second surface 11 of the crystalline semiconductor region 10 more than the equilibrium state, the surface of the second surface 11 of the crystalline semiconductor region 10 between the first semiconductor film 30 and the second semiconductor film 40. Resistance becomes small and the photoelectric conversion element 1 can also improve a fill factor. For this reason, even if the space | interval of the 1st semiconductor film 30 and the 2nd semiconductor film 40 becomes large, the photoelectric conversion element 1 can suppress the fall of conversion efficiency.
また、電荷保有絶縁膜70は絶縁膜であるため、電荷保有絶縁膜70が第1半導体膜30、第2半導体膜40へ重畳しても第1半導体膜30と第2半導体膜40との間は電気的に短絡されない。したがって、第1半導体膜30、第2半導体膜40と電荷保有絶縁膜70との位置合わせは高い精度が要求されず、製造技術上の観点から製造し易い構造となる。すなわち、光電変換素子1、更には本発明の光電変換素子は、加工寸法に裕度を持って製造することが可能となる。 In addition, since the charge retaining insulating film 70 is an insulating film, even if the charge retaining insulating film 70 overlaps the first semiconductor film 30 and the second semiconductor film 40, the charge retaining insulating film 70 is between the first semiconductor film 30 and the second semiconductor film 40. Is not electrically shorted. Therefore, alignment between the first semiconductor film 30 and the second semiconductor film 40 and the charge retaining insulating film 70 does not require high accuracy, and the structure is easy to manufacture from the viewpoint of manufacturing technology. That is, the photoelectric conversion element 1 and further the photoelectric conversion element of the present invention can be manufactured with a margin in processing dimensions.
また、光電変換素子1において、第1半導体膜30、第2半導体膜40と電荷保有絶縁膜70と接する水素化アモルファス半導体膜20は連続した一つの膜である。すなわち、第1半導体膜30、第2半導体膜40と電荷保有絶縁膜70と接する水素化アモルファス半導体膜は、同じ半導体を材料として形成され、且つ、膜厚が等しい。これにより、第1半導体膜30、第2半導体膜40および電荷保有絶縁膜70と接する水素化アモルファス半導体膜20を同時に堆積することが可能となる。このため、光電変換素子1は、結晶半導体領域10の第2表面11が加工に晒される頻度を低減し、結晶半導体領域10の第2表面11における界面準位密度を低く抑えることができる。 In the photoelectric conversion element 1, the hydrogenated amorphous semiconductor film 20 in contact with the first semiconductor film 30, the second semiconductor film 40, and the charge retention insulating film 70 is a continuous film. That is, the hydrogenated amorphous semiconductor films that are in contact with the first semiconductor film 30, the second semiconductor film 40, and the charge retention insulating film 70 are formed using the same semiconductor as the material and have the same film thickness. Thereby, the hydrogenated amorphous semiconductor film 20 in contact with the first semiconductor film 30, the second semiconductor film 40 and the charge retention insulating film 70 can be deposited simultaneously. For this reason, the photoelectric conversion element 1 can reduce the frequency with which the second surface 11 of the crystalline semiconductor region 10 is exposed to processing, and can keep the interface state density at the second surface 11 of the crystalline semiconductor region 10 low.
以上説明した実施形態において、結晶半導体領域10は本発明における結晶半導体領域、水素化アモルファス半導体膜20は本発明における第1水素化アモルファス半導体膜、第2水素化アモルファス半導体膜および第4水素化アモルファス半導体膜、第1半導体膜30は本発明における第1半導体膜、第2半導体膜40は本発明における第2半導体膜、電荷保有絶縁膜70は本発明における第2電荷保有絶縁膜である。 In the embodiment described above, the crystalline semiconductor region 10 is the crystalline semiconductor region in the present invention, and the hydrogenated amorphous semiconductor film 20 is the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor in the present invention. The semiconductor film, the first semiconductor film 30 is the first semiconductor film in the present invention, the second semiconductor film 40 is the second semiconductor film in the present invention, and the charge retaining insulating film 70 is the second charge retaining insulating film in the present invention.
(第2実施形態)
以下に本発明の第2実施形態を図面とともに説明する。
[光電変換素子101の構成]
本実施形態の光電変換素子101は、図7に示すように、図5に示されている領域33、34を無視できるほど小さくするために、第1導電電極170、第1仕事関数膜150、第1水素化アモルファス膜120の平面形状をを自動整合(self-align)させ、第2導電電極180、第2仕事関数膜160、第2水素化アモルファス膜130の平面形状ををを自動整合(self-align)させて結晶半導体領域110の第2表面111へ積層させた構造を示している。第1仕事関数膜150、第2仕事関数膜160がWgだけ離間している部分へ電荷保有絶縁膜190、第4水素化アモルファス半導体膜が結晶半導体領域110の第2表面111へ積層されている。なお、上記自動整合させる製造方法の一例を別の光電変換素子の実施例の図8〜12で示す。
(Second Embodiment)
A second embodiment of the present invention will be described below with reference to the drawings.
[Configuration of Photoelectric Conversion Element 101]
As shown in FIG. 7, the photoelectric conversion element 101 of this embodiment has a first conductive electrode 170, a first work function film 150, and a region 33 and 34 shown in FIG. The planar shape of the first hydrogenated amorphous film 120 is automatically aligned (self-aligned), and the planar shapes of the second conductive electrode 180, the second work function film 160, and the second hydrogenated amorphous film 130 are automatically aligned ( The self-aligned structure is stacked on the second surface 111 of the crystalline semiconductor region 110. FIG. A charge retaining insulating film 190 and a fourth hydrogenated amorphous semiconductor film are stacked on the second surface 111 of the crystalline semiconductor region 110 in a portion where the first work function film 150 and the second work function film 160 are separated by Wg. . In addition, FIGS. 8-12 of the Example of another photoelectric conversion element shows an example of the manufacturing method to perform the said automatic alignment.
本実施形態の光電変換素子101は、図7に示すように、結晶半導体領域110と、水素化アモルファス半導体膜120,130,140と、仕事関数膜150,160と、導電電極170,180と、電荷保有絶縁膜190と、パッシベーション膜200と、反射防止膜210を備える。 As shown in FIG. 7, the photoelectric conversion element 101 of the present embodiment includes a crystalline semiconductor region 110, hydrogenated amorphous semiconductor films 120, 130, and 140, work function films 150 and 160, conductive electrodes 170 and 180, A charge retaining insulating film 190, a passivation film 200, and an antireflection film 210 are provided.
結晶半導体領域110は、多結晶または単結晶の半導体で形成された基板である。本実施形態では、結晶半導体領域110は、導電形がn形のシリコンで形成されている。p形シリコンでもよい。 厚さは少数キャリアの拡散長より小さく選ばれる。また本実施形態では、結晶半導体領域110は、n形の不純物が1×1015〜1×1016[/cm3]の濃度でドーピングされている。 The crystalline semiconductor region 110 is a substrate formed of a polycrystalline or single crystal semiconductor. In the present embodiment, the crystalline semiconductor region 110 is formed of silicon whose conductivity type is n-type. P-type silicon may be used. The thickness is selected to be smaller than the minority carrier diffusion length. In the present embodiment, the crystalline semiconductor region 110 is doped with n-type impurities at a concentration of 1 × 10 15 to 1 × 10 16 [/ cm 3 ].
水素化アモルファス半導体膜120,130,140は、非晶質の半導体で形成されるとともに水素化された膜であり、結晶半導体領域110の第2表面111に接するように配置される。本実施形態では、水素化アモルファス半導体膜120,130は、厚さが5nmの水素化アモルファスシリコンである。また本実施形態では、水素化アモルファス半導体膜120,130は、意図的な不純物添加はされていない。水素化アモルファス半導体膜140は厚さが7nmの水素化アモルファスシリコンである、n形不純物が2.2×1015[/cm3]から8x1017[/cm3]までの濃度で可変としている。また水素化アモルファス半導体膜120,130,140は、結晶半導体領域110の第2表面111との界面を水素結合によりパッシベーションすることができる。このため、界面準位密度を低く抑えることができる。特に、結晶半導体領域110がシリコン、シリコン・ゲルマニュウム、ゲルマニュウムで形成されている場合に効果が大きい。 The hydrogenated amorphous semiconductor films 120, 130, and 140 are formed of an amorphous semiconductor and hydrogenated, and are disposed so as to be in contact with the second surface 111 of the crystalline semiconductor region 110. In this embodiment, the hydrogenated amorphous semiconductor films 120 and 130 are hydrogenated amorphous silicon having a thickness of 5 nm. In this embodiment, the hydrogenated amorphous semiconductor films 120 and 130 are not intentionally doped with impurities. The hydrogenated amorphous semiconductor film 140 is hydrogenated amorphous silicon having a thickness of 7 nm, and the n-type impurity is variable at a concentration from 2.2 × 10 15 [/ cm 3 ] to 8 × 10 17 [/ cm 3 ]. Further, the hydrogenated amorphous semiconductor films 120, 130, and 140 can passivate the interface with the second surface 111 of the crystalline semiconductor region 110 by hydrogen bonding. For this reason, the interface state density can be kept low. In particular, the effect is large when the crystalline semiconductor region 110 is formed of silicon, silicon-germanium, or germanium.
水素化アモルファス半導体膜120,130は、結晶半導体領域110の第2表面111と接して設けられ、予め設定された配列方向DAに沿って交互に配列されている。図7では、水素化アモルファス半導体膜120,130をそれぞれ1つ示している。互いに並置された水素化アモルファス半導体膜120と水素化アモルファス半導体膜130は、互いに離間して配置される。水素化アモルファス半導体膜120,130は互いに同じ膜厚であっても異なっていてもよい。 The hydrogenated amorphous semiconductor films 120 and 130 are provided in contact with the second surface 111 of the crystalline semiconductor region 110 and are alternately arranged along a preset arrangement direction DA. In FIG. 7, one hydrogenated amorphous semiconductor film 120 and 130 is shown. The hydrogenated amorphous semiconductor film 120 and the hydrogenated amorphous semiconductor film 130 that are juxtaposed with each other are arranged apart from each other. The hydrogenated amorphous semiconductor films 120 and 130 may be the same thickness or different from each other.
水素化アモルファス半導体膜140は、水素化アモルファス半導体膜120と水素化アモルファス半導体膜130との間に位置するように配置される。水素化アモルファス半導体膜140は、水素化アモルファス半導体膜120,130と異なる膜厚でもよい。 The hydrogenated amorphous semiconductor film 140 is disposed so as to be positioned between the hydrogenated amorphous semiconductor film 120 and the hydrogenated amorphous semiconductor film 130. The hydrogenated amorphous semiconductor film 140 may have a thickness different from that of the hydrogenated amorphous semiconductor films 120 and 130.
仕事関数膜150は、結晶半導体領域110のエネルギーバンドのミッドギャップ(mid-gap)のエネルギーレベルから見て結晶半導体領域110のフェルミレベル側にエネルギーレベルがある仕事関数を有する材料で形成され、水素化アモルファス半導体膜120上に配置される。なお、ミッドギャップとは、結晶半導体領域110の禁制帯の中央のエネルギーレベルを示す。また、仕事関数のエネルギーレベルとは、真空のエネルギーレベル(真空準位)から仕事関数の値だけ低いエネルギーレベルである。本実施形態では、仕事関数膜150は、n形酸化亜鉛、アルミニュウム等で形成されており、真空蒸着またはスパッタ等により水素化アモルファス半導体膜120上に付着される。 The work function film 150 is formed of a material having a work function having an energy level on the Fermi level side of the crystal semiconductor region 110 when viewed from the energy level of the mid-gap of the energy band of the crystal semiconductor region 110. Arranged on the amorphous semiconductor film 120. Note that the mid gap indicates an energy level at the center of the forbidden band of the crystalline semiconductor region 110. The work function energy level is an energy level lower than the vacuum energy level (vacuum level) by the value of the work function. In this embodiment, the work function film 150 is made of n-type zinc oxide, aluminum, or the like, and is deposited on the hydrogenated amorphous semiconductor film 120 by vacuum deposition or sputtering.
仕事関数膜160は、結晶半導体領域110のミッドギャップのエネルギーレベルから見て結晶半導体領域110のフェルミレベルと反対側にエネルギーレベルがある仕事関数を有する材料で形成され、水素化アモルファス半導体膜130上に配置される。本実施形態では、仕事関数膜160は、酸化モリブデン(MoOx)、酸化タングステン(WOx)等で形成されており、真空蒸着またはスパッタ等により水素化アモルファス半導体膜130上に付着される。 The work function film 160 is formed of a material having a work function having an energy level opposite to the Fermi level of the crystal semiconductor region 110 when viewed from the energy level of the mid gap of the crystal semiconductor region 110, and on the hydrogenated amorphous semiconductor film 130. Placed in. In the present embodiment, the work function film 160 is made of molybdenum oxide (MoOx), tungsten oxide (WOx), or the like, and is deposited on the hydrogenated amorphous semiconductor film 130 by vacuum deposition or sputtering.
導電電極170は、銀(Ag)またはアルミニュウム(Al)等で形成され、仕事関数膜150上に配置される。導電電極180は、銀(Ag)またはアルミニュウム(Al)等で形成され、仕事関数膜160上に配置される。導電電極170,180として金属膜を使用した場合、第1、第2仕事関数膜と金属膜の界面で第1、第2仕事関数膜と金属膜とが化合してしまう場合はそれを防ぐため、また界面での光の高反射率を確保するために、金属膜と第1、第2仕事関数膜の間に酸化インジュウム、酸化インジュウム錫、酸化亜鉛等の透明導電膜を挿入することがある。 The conductive electrode 170 is made of silver (Ag), aluminum (Al), or the like, and is disposed on the work function film 150. The conductive electrode 180 is made of silver (Ag), aluminum (Al), or the like, and is disposed on the work function film 160. In order to prevent the case where the first and second work function films and the metal film are combined at the interface between the first and second work function films and the metal film when the metal films are used as the conductive electrodes 170 and 180. In order to secure a high reflectance of light at the interface, a transparent conductive film such as indium oxide, indium tin oxide, or zinc oxide may be inserted between the metal film and the first and second work function films. .
電荷保有絶縁膜190は、表面およびまたは内部に電荷を保有するように形成された絶縁膜であり、水素化アモルファス半導体膜140上に配置される。本実施形態では、電荷保有絶縁膜190は、結晶半導体領域110がn形の場合は、シリコン窒化膜であり、結晶半導体領域110がp形の場合は、酸化アルミニュウム膜である。 The charge retaining insulating film 190 is an insulating film formed so as to retain charges on the surface and / or inside thereof, and is disposed on the hydrogenated amorphous semiconductor film 140. In the present embodiment, the charge retention insulating film 190 is a silicon nitride film when the crystalline semiconductor region 110 is n-type, and an aluminum oxide film when the crystalline semiconductor region 110 is p-type.
パッシベーション膜200は、光が光電変換素子101内に入射することにより発生した少数キャリアが再結合するのを抑制するために、結晶半導体領域110の第1表面112に接するように配置される。反射防止膜210は、パッシベーション膜200の第1表面201に接するように配置される。 The passivation film 200 is disposed in contact with the first surface 112 of the crystalline semiconductor region 110 in order to suppress recombination of minority carriers generated when light enters the photoelectric conversion element 101. The antireflection film 210 is disposed so as to contact the first surface 201 of the passivation film 200.
このように光電変換素子101は、結晶半導体領域110と、水素化アモルファス半導体膜120,130,140と、仕事関数膜150,160と、電荷保有絶縁膜190とを備える。 Thus, the photoelectric conversion element 101 includes the crystalline semiconductor region 110, the hydrogenated amorphous semiconductor films 120, 130, and 140, the work function films 150 and 160, and the charge retention insulating film 190.
結晶半導体領域110は、多結晶または単結晶のシリコンで形成されてn形を有する。
水素化アモルファス半導体膜120は、結晶半導体領域110の第2表面111に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
The crystalline semiconductor region 110 is formed of polycrystalline or single crystal silicon and has an n-type.
The hydrogenated amorphous semiconductor film 120 is disposed so as to be in contact with the second surface 111 of the crystalline semiconductor region 110, is formed of amorphous silicon, and is hydrogenated.
仕事関数膜150は、水素化アモルファス半導体膜120に接するように配置され、結晶半導体領域110のエネルギーバンドのミッドギャップのエネルギーレベルから見て結晶半導体領域110のフェルミレベル側にエネルギーレベルがある仕事関数を有する材料で形成されている。 The work function film 150 is disposed so as to be in contact with the hydrogenated amorphous semiconductor film 120, and has a work function having an energy level on the Fermi level side of the crystalline semiconductor region 110 as viewed from the energy level of the mid gap of the energy band of the crystalline semiconductor region 110. It is formed with the material which has.
水素化アモルファス半導体膜130は、結晶半導体領域110の第2表面111に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
仕事関数膜160は、仕事関数膜150から離間し、水素化アモルファス半導体膜130に接するように配置され、結晶半導体領域110のミッドギャップのエネルギーレベルから見て結晶半導体領域110のフェルミレベルと反対側(逆側)にエネルギーレベルがある仕事関数を有する材料で形成されている。
The hydrogenated amorphous semiconductor film 130 is disposed so as to be in contact with the second surface 111 of the crystalline semiconductor region 110, is formed of amorphous silicon, and is hydrogenated.
The work function film 160 is disposed so as to be separated from the work function film 150 and in contact with the hydrogenated amorphous semiconductor film 130, and is opposite to the Fermi level of the crystalline semiconductor region 110 when viewed from the energy level of the mid gap of the crystalline semiconductor region 110. It is made of a material having a work function with an energy level on the (opposite side).
水素化アモルファス半導体膜140は、仕事関数膜150と仕事関数膜160との間において結晶半導体領域110の第2表面111に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。 The hydrogenated amorphous semiconductor film 140 is disposed between the work function film 150 and the work function film 160 so as to be in contact with the second surface 111 of the crystalline semiconductor region 110, is formed of amorphous silicon, and is hydrogenated. ing.
電荷保有絶縁膜190は、仕事関数膜150と仕事関数膜160との間において水素化アモルファス半導体膜140に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。 The charge retaining insulating film 190 is an insulating film that is disposed between the work function film 150 and the work function film 160 so as to be in contact with the hydrogenated amorphous semiconductor film 140 and retains charges on the surface and / or inside thereof.
そして光電変換素子101では、電荷保有絶縁膜190が表面およびまたは内部に保有する保有電荷の極性は結晶半導体領域の電導度がn形の場合は正であり、結晶半導体領域の電導度がp形の場合は負である。 In the photoelectric conversion element 101, the polarity of the retained charge held on the surface and / or inside the charge retaining insulating film 190 is positive when the conductivity of the crystalline semiconductor region is n-type, and the conductivity of the crystalline semiconductor region is p-type. The case is negative.
このように構成された光電変換素子101は、結晶半導体領域110の第1表面112側から光が入射することにより光電変換素子101の内部で発生した多数キャリアと同符号の光発生電流を、結晶半導体領域110の第2表面111側に設けられた仕事関数膜150から引き出すことができる。また光電変換素子101は、結晶半導体領域110の第1表面112側から光が入射することにより発生した光起電圧と、光電変換素子101の内部で発生した少数キャリアと同符号の光発生電流とを、結晶半導体領域110の第2表面111側に設けられた仕事関数膜160から引き出すことができる。 The photoelectric conversion element 101 configured as described above generates a photo-generated current having the same sign as the majority carrier generated inside the photoelectric conversion element 101 when light enters from the first surface 112 side of the crystalline semiconductor region 110. It can be extracted from the work function film 150 provided on the second surface 111 side of the semiconductor region 110. In addition, the photoelectric conversion element 101 includes a photovoltage generated when light enters from the first surface 112 side of the crystalline semiconductor region 110, and a photogenerated current having the same sign as the minority carrier generated in the photoelectric conversion element 101. Can be extracted from the work function film 160 provided on the second surface 111 side of the crystalline semiconductor region 110.
そして光電変換素子101は、結晶半導体領域110の第2表面111側における仕事関数膜150と仕事関数膜160との間に電荷保有絶縁膜190を備えることにより、結晶半導体領域110の第2表面111における電荷保有絶縁膜190に対向する部分が蓄積状態となる。この部分の電界は少数キャリアを第2表面111から追い返す極性の電界となるので、光発生した少数キャリアが第2表面111で再結合をして失われる機会を阻止する。したがって、光電変換素子101は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、多数キャリアは平衡状態より多く結晶半導体領域110の第2表面111に集まっているため、仕事関数膜150と仕事関数膜160との間における結晶半導体領域110の第2表面111の第1表面抵抗が小さくなり、光電変換素子101は、フィルファクターも向上させることができる。このため、光電変換素子101は、仕事関数膜150と仕事関数膜160との間隔が大きくなっても、変換効率の低下を抑制することができる。 The photoelectric conversion element 101 includes the charge retaining insulating film 190 between the work function film 150 and the work function film 160 on the second surface 111 side of the crystal semiconductor region 110, whereby the second surface 111 of the crystal semiconductor region 110. The portion facing the charge retaining insulating film 190 is in the accumulation state. This portion of the electric field becomes an electric field having a polarity for repelling minority carriers from the second surface 111, so that the opportunity for light-generated minority carriers to be recombined on the second surface 111 and lost is prevented. Therefore, the photoelectric conversion element 101 can improve the photocurrent output and can also improve the output voltage. In addition, since more carriers are collected on the second surface 111 of the crystalline semiconductor region 110 than in the equilibrium state, the first surface of the second surface 111 of the crystalline semiconductor region 110 between the work function film 150 and the work function film 160. The resistance is reduced, and the photoelectric conversion element 101 can also improve the fill factor. For this reason, even if the space | interval of the work function film | membrane 150 and the work function film | membrane 160 becomes large, the photoelectric conversion element 101 can suppress the fall of conversion efficiency.
また、電荷保有絶縁膜190は絶縁膜であるため、電荷保有絶縁膜190が仕事関数膜150,160へ重畳しても仕事関数膜150と仕事関数膜160との間は電気的に短絡されない。したがって、仕事関数膜150,160と電荷保有絶縁膜190との位置合わせは高い精度が要求されず、製造技術上の観点から製造し易い構造となる。すなわち、光電変換素子101は、加工寸法に裕度を持って製造することが可能となる。 In addition, since the charge retaining insulating film 190 is an insulating film, the work function film 150 and the work function film 160 are not electrically short-circuited even if the charge retaining insulating film 190 is superimposed on the work function films 150 and 160. Therefore, the alignment between the work function films 150 and 160 and the charge retaining insulating film 190 does not require high accuracy, and the structure is easy to manufacture from the viewpoint of manufacturing technology. That is, the photoelectric conversion element 101 can be manufactured with a margin in processing dimensions.
また、光電変換素子101において、水素化アモルファス半導体膜120,130は、同じ半導体を材料として形成され、且つ、膜厚を等しくすることができる。これにより、水素化アモルファス半導体膜120,130を同時に堆積することが可能となる。このため、光電変換素子101は、結晶半導体領域110の第2表面111が加工に晒される頻度を低減し、結晶半導体領域110の第2表面111における界面準位密度を低く抑えることができる。 In the photoelectric conversion element 101, the hydrogenated amorphous semiconductor films 120 and 130 are formed using the same semiconductor as a material and can have the same film thickness. Thereby, the hydrogenated amorphous semiconductor films 120 and 130 can be deposited simultaneously. Therefore, the photoelectric conversion element 101 can reduce the frequency with which the second surface 111 of the crystalline semiconductor region 110 is exposed to processing, and can suppress the interface state density on the second surface 111 of the crystalline semiconductor region 110 to be low.
以上説明した実施形態において、結晶半導体領域110は本発明における結晶半導体領域、水素化アモルファス半導体膜120は本発明における第1水素化アモルファス半導体膜、仕事関数膜150は本発明における第1仕事関数膜、水素化アモルファス半導体膜130は本発明における第2水素化アモルファス半導体膜、仕事関数膜160は本発明における第2仕事関数膜、水素化アモルファス半導体膜140は本発明における第3水素化アモルファス半導体膜、電荷保有絶縁膜190は本発明における第1電荷保有絶縁膜である。 In the embodiment described above, the crystalline semiconductor region 110 is the crystalline semiconductor region in the present invention, the hydrogenated amorphous semiconductor film 120 is the first hydrogenated amorphous semiconductor film in the present invention, and the work function film 150 is the first work function film in the present invention. The hydrogenated amorphous semiconductor film 130 is the second hydrogenated amorphous semiconductor film in the present invention, the work function film 160 is the second work function film in the present invention, and the hydrogenated amorphous semiconductor film 140 is the third hydrogenated amorphous semiconductor film in the present invention. The charge retaining insulating film 190 is the first charge retaining insulating film in the present invention.
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
(変形例1)
例えば上記第1実施形態では、第1、第2半導体膜30,40の第2表面31,41において、導電電極50,60に覆われない領域33,43が存在する製造工程を示した(図5を参照)。しかし、領域33,43が形成されるのを回避するために、以下に示す製造工程を採用するとよい。
As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, As long as it belongs to the technical scope of this invention, a various form can be taken.
(Modification 1)
For example, in the first embodiment, the manufacturing process in which the regions 33 and 43 not covered with the conductive electrodes 50 and 60 exist on the second surfaces 31 and 41 of the first and second semiconductor films 30 and 40 is shown (FIG. 5). However, in order to avoid the formation of the regions 33 and 43, the following manufacturing process may be employed.
まず、図8に示すように、第1、第2半導体膜30,40と導電電極50,60の幅(すなわち、配列方向DAに沿った長さ)が第1実施形態より大きくなるように第1、第2半導体膜30,40と導電電極50,60を形成する。そして、図9に示すように、図8に示す工程で形成された第1、第2半導体膜30,40と導電電極50,60の幅より小さい幅でエッチングレジスト56,66を印刷する。さらに、図10に示すように、エッチングレジスト56とエッチングレジスト66をマスクとしてそれぞれ、導電電極50および第1半導体膜30と、導電電極60および第2半導体膜40をエッチングする。これにより、領域33,43が形成されるのを回避することができる。 First, as shown in FIG. 8, the widths of the first and second semiconductor films 30 and 40 and the conductive electrodes 50 and 60 (that is, the length along the arrangement direction DA) are made larger than those in the first embodiment. First, second semiconductor films 30 and 40 and conductive electrodes 50 and 60 are formed. Then, as shown in FIG. 9, etching resists 56 and 66 are printed with a width smaller than the width of the first and second semiconductor films 30 and 40 and the conductive electrodes 50 and 60 formed in the step shown in FIG. Further, as shown in FIG. 10, the conductive electrode 50, the first semiconductor film 30, the conductive electrode 60, and the second semiconductor film 40 are etched using the etching resist 56 and the etching resist 66 as a mask, respectively. Thereby, formation of the regions 33 and 43 can be avoided.
次に、図11に示すように、エッチングレジスト56,66が導電電極50,60に接着した状態で、堆積マスクを用いて、水素化アモルファス半導体膜25と電荷保有絶縁膜70を堆積する。その後、エッチングレジスト56,66を溶媒またはオゾン等により溶融または気相エッチングすると、いわゆるリフトオフ効果により、図12に示すように、第1半導体膜30と第2半導体膜40との間に、電荷保有絶縁膜70が残る。この場合に、電荷保有絶縁膜70と第1、第2半導体膜30,40との間には、水素化アモルファス半導体膜25が介在する。しかし、水素化アモルファス半導体膜25の厚さが通常10nm前後であるのに対して、間隔Wgは数十〜百μmのオーダーである。このため、水素化アモルファス半導体膜25の影響を無視することができる。 Next, as shown in FIG. 11, the hydrogenated amorphous semiconductor film 25 and the charge retaining insulating film 70 are deposited using a deposition mask with the etching resists 56 and 66 adhered to the conductive electrodes 50 and 60. After that, when the etching resists 56 and 66 are melted or vapor-phase etched with a solvent or ozone or the like, a charge is held between the first semiconductor film 30 and the second semiconductor film 40 as shown in FIG. The insulating film 70 remains. In this case, the hydrogenated amorphous semiconductor film 25 is interposed between the charge retaining insulating film 70 and the first and second semiconductor films 30 and 40. However, while the thickness of the hydrogenated amorphous semiconductor film 25 is usually around 10 nm, the interval Wg is on the order of several tens to one hundred μm. For this reason, the influence of the hydrogenated amorphous semiconductor film 25 can be ignored.
また、電荷保有絶縁膜70と第1、第2半導体膜30,40との間に水素化アモルファス半導体膜25が介在するのを回避するためには、エッチングレジスト56,66をマスクとして導電電極50,60および第1、第2半導体膜30,40をエッチングする工程で、水素化アモルファス半導体膜20までエッチングしないようにするとよい。これにより、水素化アモルファス半導体膜25を堆積する必要がなくなるからである。 Further, in order to avoid the hydrogenated amorphous semiconductor film 25 being interposed between the charge retaining insulating film 70 and the first and second semiconductor films 30 and 40, the conductive electrode 50 using the etching resists 56 and 66 as a mask. , 60 and the first and second semiconductor films 30 and 40 are preferably not etched until the hydrogenated amorphous semiconductor film 20 is etched. This is because it is not necessary to deposit the hydrogenated amorphous semiconductor film 25.
(変形例2)
また上記第1実施形態では、結晶半導体領域10の導電形がn形であるものを示した。しかし、結晶半導体領域10の導電形がp形であるようにしてもよい。この場合には、第1半導体膜30の導電形をp形に、第2半導体膜40の導電形をn形に、電荷保有絶縁膜70が保有する電荷の極性を負にする必要がある。負の電荷を保有する絶縁膜としては、酸化アルミニュウムが挙げられる。酸化アルミニュウム膜は原子層堆積法(ALD:atomic layer deposition)により250℃以下の低温で堆積することが可能である。
(Modification 2)
In the first embodiment, the crystalline semiconductor region 10 has an n-type conductivity. However, the conductivity type of the crystalline semiconductor region 10 may be p-type. In this case, it is necessary that the conductivity type of the first semiconductor film 30 is p-type, the conductivity type of the second semiconductor film 40 is n-type, and the polarity of the charge held by the charge holding insulating film 70 is negative. An example of the insulating film having a negative charge is aluminum oxide. The aluminum oxide film can be deposited at a low temperature of 250 ° C. or lower by an atomic layer deposition (ALD) method.
(変形例3)
また上記第1実施形態では、第1、第2半導体膜30,40を用いたものを示した。しかし、第1、第2半導体膜30,40の代わりに、水素化微結晶シリコンを用いるようにしてもよい。微結晶は、ナノメーターからサブミクロンサイズの結晶がアモルファスの組織の中に埋め込まれた構造を有し、アモルファスに比べて抵抗率が低い。
(Modification 3)
In the first embodiment, the first and second semiconductor films 30 and 40 are used. However, hydrogenated microcrystalline silicon may be used instead of the first and second semiconductor films 30 and 40. The microcrystal has a structure in which a nanometer to submicron size crystal is embedded in an amorphous structure, and has a lower resistivity than an amorphous structure.
(変形例4)
また上記第1実施形態では、反射防止膜90がシリコン窒化膜であるものを示した。しかし、反射防止膜90が酸化チタンであるようにしてもよい。また、パッシベーション膜と反射防止膜を一つで兼用する材料を選ぶようにしてもよい。このような材料として、例えば、結晶半導体領域10がn形シリコンである場合にはシリコン窒化膜が挙げられる。
(Modification 4)
In the first embodiment, the antireflection film 90 is a silicon nitride film. However, the antireflection film 90 may be made of titanium oxide. Alternatively, a material that serves as both a passivation film and an antireflection film may be selected. An example of such a material is a silicon nitride film when the crystalline semiconductor region 10 is n-type silicon.
(変形例5)
また上記第1,2実施形態では、水素化アモルファス半導体膜が水素化アモルファスシリコン(aSi:H)であるものを示した。しかし、水素化アモルファス半導体膜として、水素化アモルファスシリコン(aSi:H)、水素化アモルファスシリコンカーバイト(aSixCy:H)、酸素を含む水素化アモルファスシリコン(aSixOy:H)、水素化アモルファスシリコン・ゲルマニュウム(aSixGey:H)などを用いるようにしてもよい。
(Modification 5)
In the first and second embodiments, the hydrogenated amorphous semiconductor film is hydrogenated amorphous silicon (aSi: H). However, as a hydrogenated amorphous semiconductor film, hydrogenated amorphous silicon (aSi: H), hydrogenated amorphous silicon carbide (aSi x C y : H), hydrogenated amorphous silicon containing oxygen (aSi x O y : H), Hydrogenated amorphous silicon germanium (aSi x Ge y : H) or the like may be used.
また上記第1,2実施形態では、導電電極が金属薄膜であるものを示した。しかし、導電電極は、金属印刷膜(金属ペースト塗布、乾燥または焼成したもの)、またはグラフェン等のナノカーボンなどであってもよい。更に、光の反射を確保するため、または金属と第1、第2半導体膜または第1、第2仕事関数膜との反応を防ぐために透明導電膜を、導電電極50,60と第1、第2半導体膜30,40との間、および、導電電極170,180と仕事関数膜150,160との間に設けるようにしてもよい。透明導電膜としては、例えば、酸化インジュウム(InOx)、水素化酸化インジュウム(InOx:H)、酸化インジュウム錫(ITO)、酸化亜鉛(ZnOx)およびそのアルミニュム(Al)添加物またはホウ素(B)添加物などが挙げられる。 In the first and second embodiments, the conductive electrode is a metal thin film. However, the conductive electrode may be a metal printed film (metal paste coated, dried or baked), or nanocarbon such as graphene. Further, in order to ensure light reflection, or to prevent the reaction between the metal and the first and second semiconductor films or the first and second work function films, a transparent conductive film is formed between the conductive electrodes 50 and 60 and the first and second conductive films. It may be provided between the two semiconductor films 30 and 40 and between the conductive electrodes 170 and 180 and the work function films 150 and 160. As the transparent conductive film, for example, indium oxide (InO x ), hydrogenated indium oxide (InO x : H), indium tin oxide (ITO), zinc oxide (ZnO x ) and its aluminum (Al) additive or boron ( B) An additive etc. are mentioned.
(変形例6)
また上記第1実施形態では、結晶半導体領域10に接するように水素化アモルファス半導体膜20を堆積した後に、水素化アモルファス半導体膜20に接するように第1、第2半導体膜30,40と電荷保有絶縁膜70を形成するものを示した。しかし、結晶半導体領域10に接するように形成される水素化アモルファス半導体膜は、第1半導体膜30と接する部分と、第2半導体膜40と接する部分と、電荷保有絶縁膜70と接する部分とをそれぞれ別々に堆積するようにしてもよい。
(Modification 6)
In the first embodiment, after depositing the hydrogenated amorphous semiconductor film 20 so as to be in contact with the crystalline semiconductor region 10, the first and second semiconductor films 30, 40 and the charge retention are brought into contact with the hydrogenated amorphous semiconductor film 20. What forms the insulating film 70 is shown. However, the hydrogenated amorphous semiconductor film formed so as to be in contact with the crystalline semiconductor region 10 has a portion in contact with the first semiconductor film 30, a portion in contact with the second semiconductor film 40, and a portion in contact with the charge retention insulating film 70. Each may be deposited separately.
そして、上記第1実施形態において、水素化アモルファス半導体膜20における第1、第2半導体膜30,40と接する部分では意図的な不純物ドープがされていないか、されていたとしてもn形不純物濃度が2.2×1015[/cm3]であり、水素化アモルファス半導体膜20における電荷保有絶縁膜70と接する部分のn形不純物濃度が8×1017[/cm3]である場合には、変換効率の急速な増加が生ずる保有電荷密度Qfが4x1011[q/cm2]になる。すなわち、Qf≧4x1011[q/cm2]であれば変換効率が増加する。 In the first embodiment, the portion of the hydrogenated amorphous semiconductor film 20 in contact with the first and second semiconductor films 30 and 40 is not intentionally doped with impurities, or the n-type impurity concentration even if it has been intentionally doped. Is 2.2 × 10 15 [/ cm 3 ], and the n-type impurity concentration of the portion in contact with the charge retaining insulating film 70 in the hydrogenated amorphous semiconductor film 20 is 8 × 10 17 [/ cm 3 ]. The retained charge density Qf that causes a rapid increase in conversion efficiency is 4 × 10 11 [q / cm 2 ]. That is, if Qf ≧ 4 × 10 11 [q / cm 2 ], the conversion efficiency increases.
結晶半導体領域10の第2表面11が蓄積状態となり少数キャリアが追い返される状態を作るための電荷保有絶縁膜70の電荷密度は、結晶半導体領域10が1〜10Ωcm程度の結晶シリコンであり、水素化アモルファス半導体膜20における電荷保有絶縁膜70と接している部分に価電子制御不純物を8×1017[/cm3]程度添加したときは、4x1011[q/cm2]以上である。 The charge retention insulating film 70 for creating a state in which the second surface 11 of the crystalline semiconductor region 10 is in an accumulated state and minority carriers are repelled is crystalline silicon in which the crystalline semiconductor region 10 is about 1 to 10 Ωcm, When about 8 × 10 17 [/ cm 3 ] of the valence electron control impurity is added to the portion of the amorphous semiconductor film 20 in contact with the charge retention insulating film 70, the value is 4 × 10 11 [q / cm 2 ] or more.
また、結晶半導体領域10に接するように形成される水素化アモルファス半導体膜は、第1半導体膜30と接する部分と、第2半導体膜40接する部分と、電荷保有絶縁膜70と接する部分との少なくとも2つを同時に堆積するようにしてもよい。これにより、結晶半導体領域10の第2表面11が加工に晒される頻度を低減し、結晶半導体領域10の第2表面11における界面準位密度を低く抑えることができる。 The hydrogenated amorphous semiconductor film formed so as to be in contact with the crystalline semiconductor region 10 includes at least a portion in contact with the first semiconductor film 30, a portion in contact with the second semiconductor film 40, and a portion in contact with the charge retention insulating film 70. Two may be deposited simultaneously. As a result, the frequency with which the second surface 11 of the crystalline semiconductor region 10 is exposed to processing can be reduced, and the interface state density on the second surface 11 of the crystalline semiconductor region 10 can be kept low.
(変形例7)
また上記第2実施形態では、結晶半導体領域110の導電形がn形であるものを示した。しかし、結晶半導体領域10の導電形がp形であるようにしてもよい。この場合には、仕事関数膜150は、エネルギーレベルが結晶半導体領域110のエネルギーバンドのミッドギャップエネルギーレベルより価電子帯側にある仕事関数を有する材料で形成され、仕事関数膜160は、エネルギーレベルが結晶半導体領域110のエネルギーバンドのミッドギャップエネルギーレベルより伝導帯側にある仕事関数を有する材料で形成されるようにする。
(Modification 7)
In the second embodiment, the crystalline semiconductor region 110 has an n-type conductivity. However, the conductivity type of the crystalline semiconductor region 10 may be p-type. In this case, the work function film 150 is formed of a material having a work function whose energy level is closer to the valence band side than the mid gap energy level of the energy band of the crystalline semiconductor region 110, and the work function film 160 has the energy level. Is formed of a material having a work function located on the conduction band side of the midgap energy level of the energy band of the crystalline semiconductor region 110.
(変形例8)
また上記第2実施形態では、仕事関数膜150が、n形酸化亜鉛、アルミニュウム等で形成されているものを示した。しかし、仕事関数膜150は、結晶シリコンのエネルギーバンドのミッドギャップエネルギーレベルから伝導帯に近いエネルギーレベルか、更に結晶シリコンの伝導帯よりも真空のエネルギーレベル側のエネルギーレベルである仕事関数を有する材料であればよく、例えば、マグネシュウム(化学的に安定な材料によるコーティングが必要)等が挙げられる。
(Modification 8)
In the second embodiment, the work function film 150 is formed of n-type zinc oxide, aluminum, or the like. However, the work function film 150 is a material having a work function that is an energy level close to the conduction band from the midgap energy level of the energy band of crystalline silicon, or an energy level closer to the vacuum energy level than the conduction band of crystalline silicon. For example, magnesium (a coating with a chemically stable material is necessary) can be used.
また上記第2実施形態では、仕事関数膜160が酸化モリブデン(MoOx)、酸化タングステン(WOx)で形成されているものを示した。しかし、仕事関数膜160は、結晶シリコンのエネルギーバンドのミッドギャップエネルギーレベルから価電子帯に近いか、更に結晶シリコンの価電子帯よりも真空のエネルギーレベルから遠い側のエネルギーレベルである仕事関数を有する材料であればよい。 In the second embodiment, the work function film 160 is made of molybdenum oxide (MoOx) or tungsten oxide (WOx). However, the work function film 160 has a work function that is close to the valence band from the midgap energy level of the crystalline silicon energy band, or is further away from the vacuum energy level than the valence band of crystalline silicon. Any material can be used.
なお、結晶半導体領域110の導電形がp形である場合には、仕事関数膜150用と仕事関数膜160用としての材料選択グループが上記とは逆になる。
(変形例9)
また上記第2実施形態では、仕事関数膜150が、結晶半導体領域110のエネルギーバンドのミッドギャップのエネルギーレベルから見て結晶半導体領域110のフェルミレベル側にエネルギーレベルがある仕事関数を有する材料で形成されているものを示した。しかし、結晶半導体領域110がn形である場合は、仕事関数膜150は、エネルギーレベルが結晶半導体領域110のフェルミレベルより伝導帯(conduction band)側にある仕事関数を有する材料で形成されるのが望ましい。また、結晶半導体領域110の導電形がp形である場合には、仕事関数膜150は、エネルギーレベルが結晶半導体領域110のエネルギーバンドのミッドギャップのエネルギーレベルから見て価電子帯(valence band)側にある仕事関数を有する材料で形成されるのが望ましい。この組み合わせにより、結晶半導体領域110の第2表面111にはエネルギーバンドの曲りが生じ蓄積層が形成される。このため、結晶半導体領域110の多数キャリアと同符号の光発生電流が引き出し易くなり、且つ、これと逆符号の光発生少数キャリアは蓄積層で形成された電界により仕事関数膜150下の第2表面111から追い返され、仕事関数膜160下の第2表面111で取り出されるようになり、光電流の効率も増加する。
Note that when the conductivity type of the crystalline semiconductor region 110 is p-type, the material selection groups for the work function film 150 and the work function film 160 are reversed.
(Modification 9)
In the second embodiment, the work function film 150 is formed of a material having a work function having an energy level on the Fermi level side of the crystalline semiconductor region 110 when viewed from the energy level of the mid gap of the energy band of the crystalline semiconductor region 110. Showed what has been. However, when the crystalline semiconductor region 110 is n-type, the work function film 150 is formed of a material having a work function whose energy level is closer to the conduction band than the Fermi level of the crystalline semiconductor region 110. Is desirable. When the conductivity type of the crystalline semiconductor region 110 is p-type, the work function film 150 has a valence band when the energy level is viewed from the energy level of the mid gap of the energy band of the crystalline semiconductor region 110. It is preferably formed of a material having a work function on the side. By this combination, an energy band is bent on the second surface 111 of the crystalline semiconductor region 110 to form an accumulation layer. For this reason, the photogenerated current having the same sign as the majority carriers in the crystalline semiconductor region 110 can be easily drawn, and the photogenerated minority carriers having the opposite sign can be extracted from the second under the work function film 150 by the electric field formed by the accumulation layer. It is repelled from the surface 111 and extracted at the second surface 111 under the work function film 160, and the efficiency of photocurrent is also increased.
(変形例10)
また上記第2実施形態では、結晶半導体領域110がn形である場合は、仕事関数膜160が、結晶半導体領域110のエネルギーバンドのミッドギャップのエネルギーレベルから見て価電子帯側にある仕事関数を有する材料で形成されるのが望ましい。また、結晶半導体領域110の導電形がp形である場合には、仕事関数膜160は、エネルギーレベルが結晶半導体領域110のエネルギーバンドのミッドギャップのエネルギーレベルから見て伝導帯側にある仕事関数を有する材料で形成されるのが望ましい。この組み合わせにより、結晶半導体領域110の第2表面111にはエネルギーバンドの曲りが生じ空乏層(depletion layer)または反転層(inversion layer)が形成される。このため、光電変換素子101から、光起電圧と、結晶半導体領域110の少数キャリアと同符号の光発生電流とを引き出すことができる。
(Modification 10)
In the second embodiment, when the crystalline semiconductor region 110 is n-type, the work function film 160 is on the valence band side when viewed from the energy level of the mid gap of the energy band of the crystalline semiconductor region 110. It is desirable to form with the material which has. When the conductivity type of the crystalline semiconductor region 110 is p-type, the work function film 160 has a work function whose energy level is on the conduction band side when viewed from the energy level of the mid gap of the energy band of the crystalline semiconductor region 110. It is desirable to form with the material which has. By this combination, an energy band is bent on the second surface 111 of the crystalline semiconductor region 110, and a depletion layer or an inversion layer is formed. Therefore, a photovoltaic voltage and a photogenerated current having the same sign as the minority carrier in the crystalline semiconductor region 110 can be extracted from the photoelectric conversion element 101.
(変形例11)
また上記第1実施形態では、導電電極50,60を備えるものを示した。しかし、第1、第2半導体膜30,40の抵抗が、第1、第2半導体膜30,40から電流を引き出すことができる程度の大きさである場合には、導電電極50,60を省略してもよい。同様に、上記第2実施形態では、導電電極170,180を備えるものを示した。しかし、仕事関数膜150,160の抵抗が、仕事関数膜150,160から電流を引き出すことができる程度の大きさである場合には、導電電極170,180を省略してもよい。
(Modification 11)
Moreover, in the said 1st Embodiment, what was provided with the conductive electrodes 50 and 60 was shown. However, when the resistances of the first and second semiconductor films 30 and 40 are large enough to draw current from the first and second semiconductor films 30 and 40, the conductive electrodes 50 and 60 are omitted. May be. Similarly, in the said 2nd Embodiment, what was provided with the conductive electrodes 170 and 180 was shown. However, when the resistances of the work function films 150 and 160 are large enough to draw current from the work function films 150 and 160, the conductive electrodes 170 and 180 may be omitted.
(変形例12)
また上記第1実施形態では、結晶半導体領域10に接するように水素化アモルファス半導体膜20を堆積した後に、水素化アモルファス半導体膜20に接するように第1、第2半導体膜30,40と電荷保有絶縁膜70を形成するものを示した。すなわち、結晶半導体領域10に接するように形成される水素化アモルファス半導体膜は、第1半導体膜30と接する部分と、第2半導体膜40と接する部分と、電荷保有絶縁膜70と接する部分とで膜厚が等しいものを示した。しかし、第1半導体膜30と接する部分と、第2半導体膜40と接する部分と、電荷保有絶縁膜70と接する部分とが互いに異なる膜厚を有するようにしてもよい。
(Modification 12)
In the first embodiment, after depositing the hydrogenated amorphous semiconductor film 20 so as to be in contact with the crystalline semiconductor region 10, the first and second semiconductor films 30, 40 and the charge retention are brought into contact with the hydrogenated amorphous semiconductor film 20. What forms the insulating film 70 is shown. That is, the hydrogenated amorphous semiconductor film formed so as to be in contact with the crystalline semiconductor region 10 includes a portion in contact with the first semiconductor film 30, a portion in contact with the second semiconductor film 40, and a portion in contact with the charge holding insulating film 70. The film thickness was equal. However, the portion in contact with the first semiconductor film 30, the portion in contact with the second semiconductor film 40, and the portion in contact with the charge retention insulating film 70 may have different thicknesses.
または、結晶半導体領域10に接するように形成される水素化アモルファス半導体膜は、第1半導体膜30と接する部分と、第2半導体膜40接する部分と、電荷保有絶縁膜70と接する部分との少なくとも2つは、膜厚が等しいようにしてもよい。これにより、結晶半導体領域10の第2表面11が加工に晒される頻度を低減し、結晶半導体領域10の第2表面11における界面準位密度を低く抑えることができる。 Alternatively, the hydrogenated amorphous semiconductor film formed so as to be in contact with the crystalline semiconductor region 10 includes at least a portion in contact with the first semiconductor film 30, a portion in contact with the second semiconductor film 40, and a portion in contact with the charge retention insulating film 70. The two may have the same film thickness. As a result, the frequency with which the second surface 11 of the crystalline semiconductor region 10 is exposed to processing can be reduced, and the interface state density on the second surface 11 of the crystalline semiconductor region 10 can be kept low.
また上記第2実施形態では、水素化アモルファス半導体膜140が水素化アモルファス半導体膜120,130と異なる膜厚であるものを示した。しかし、水素化アモルファス半導体膜120,130,140が互いに異なる膜厚を有するようにしてもよい。 In the second embodiment, the hydrogenated amorphous semiconductor film 140 has a thickness different from that of the hydrogenated amorphous semiconductor films 120 and 130. However, the hydrogenated amorphous semiconductor films 120, 130, and 140 may have different thicknesses.
または、水素化アモルファス半導体膜120,130,140は、互いに膜厚が等しいようにしてもよい。これにより、水素化アモルファス半導体膜120,130,140を同時に堆積することが可能となる。このため、光電変換素子101は、結晶半導体領域110の第2表面111が加工に晒される頻度を低減し、結晶半導体領域110の第2表面111における界面準位密度を低く抑えることができる。 Alternatively, the hydrogenated amorphous semiconductor films 120, 130, and 140 may have the same thickness. Thereby, the hydrogenated amorphous semiconductor films 120, 130, and 140 can be deposited simultaneously. Therefore, the photoelectric conversion element 101 can reduce the frequency with which the second surface 111 of the crystalline semiconductor region 110 is exposed to processing, and can suppress the interface state density on the second surface 111 of the crystalline semiconductor region 110 to be low.
1…光電変換素子、10…結晶半導体領域、20,25,30,40…水素化アモルファス半導体膜、70…電荷保有絶縁膜、101…光電変換素子、110…結晶半導体領域、120,130,140…水素化アモルファス半導体膜、30、40---半導体膜、150,160…仕事関数膜、190…電荷保有絶縁膜 DESCRIPTION OF SYMBOLS 1 ... Photoelectric conversion element, 10 ... Crystal semiconductor region, 20, 25, 30, 40 ... Hydrogenated amorphous semiconductor film, 70 ... Charge holding insulating film, 101 ... Photoelectric conversion element, 110 ... Crystal semiconductor region, 120, 130, 140 ... Hydrogenated amorphous semiconductor film, 30, 40 --- Semiconductor film, 150, 160 ... Work function film, 190 ... Charge retention insulating film
Claims (19)
前記結晶半導体領域は対向する2つの面を有し、一方の面を第1表面とし他方の面を第2表面として、前記第2表面に接するように配置された第1水素化アモルファス半導体膜と、
前記第1水素化アモルファス半導体膜に接するように配置され、第1仕事関数を有する材料で形成された第1仕事関数膜と、
前記第2表面に接するように配置された第2水素化アモルファス半導体膜と、
前記第1仕事関数膜から離間し、前記第2水素化アモルファス半導体膜に接するように配置され、第2仕事関数を有する材料で形成された第2仕事関数膜と、
前記第1仕事関数膜と前記第2仕事関数膜との間において前記第2表面に接するように配置された第3水素化アモルファス半導体膜と、
前記第1仕事関数膜と前記第2仕事関数膜との間において前記第3水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である第1電荷保有絶縁膜とを備え、
前記第1電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第1保有電荷の極性は、前記結晶半導体領域の前記第1導電形がn形である場合には正であり、前記結晶半導体領域の前記第1導電形がp形である場合には負である
ことを特徴とする光電変換素子。 A crystalline semiconductor region formed of a polycrystalline or single crystal semiconductor and having a first conductivity type;
The crystalline semiconductor region has two opposing surfaces, one surface being a first surface and the other surface being a second surface, and a first hydrogenated amorphous semiconductor film disposed in contact with the second surface; ,
A first work function film disposed in contact with the first hydrogenated amorphous semiconductor film and formed of a material having a first work function;
A second hydrogenated amorphous semiconductor film disposed in contact with the second surface;
A second work function film formed of a material having a second work function, disposed away from the first work function film and in contact with the second hydrogenated amorphous semiconductor film;
A third hydrogenated amorphous semiconductor film disposed between and in contact with the second surface between the first work function film and the second work function film;
A first charge retaining insulation which is an insulating film which is disposed between the first work function film and the second work function film so as to be in contact with the third hydrogenated amorphous semiconductor film and retains charges on the surface and / or inside thereof. With a membrane,
The polarity of the first retained charge, which is the charge retained on the surface and / or inside the first charge retaining insulating film, is positive when the first conductivity type of the crystalline semiconductor region is n-type, and the crystal When the first conductivity type of the semiconductor region is p-type, the photoelectric conversion element is negative.
ことを特徴とする請求項1に記載の光電変換素子。 2. The photoelectric conversion element according to claim 1, wherein the charge density of the first held electric charge is 4 × 10 11 [q / cm 2 ] or more, where q is an elementary charge amount.
前記結晶半導体領域は対向する2つの面を有し、一方の面を第1表面とし他方の面を第2表面として、前記第2表面に接するように配置された第1水素化アモルファス半導体膜と、
前記第1水素化アモルファス半導体膜に接するように配置され、前記第1導電形を有する半導体で形成された第1半導体膜と、
前記第2表面に接するように配置された第2水素化アモルファス半導体膜と、
前記第1半導体膜から離間し、前記第2水素化アモルファス半導体膜に接するように配置され、前記第1導電形とは逆の導電形である第2導電形を有する半導体で形成された第2半導体膜と、
前記第1半導体膜と前記第2半導体膜との間において前記第2表面に接するように配置された第4水素化アモルファス半導体膜と、
前記第1半導体膜と前記第2半導体膜との間において前記第4水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である第2電荷保有絶縁膜とを備え、
前記第2電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第2保有電荷の極性は、前記結晶半導体領域の前記第1導電形がn形である場合には正であり、前記結晶半導体領域の前記第1導電形がp形である場合には負である
ことを特徴とする光電変換素子。 A crystalline semiconductor region formed of a polycrystalline or single crystal semiconductor and having a first conductivity type;
The crystalline semiconductor region has two opposing surfaces, one surface being a first surface and the other surface being a second surface, and a first hydrogenated amorphous semiconductor film disposed in contact with the second surface; ,
A first semiconductor film disposed in contact with the first hydrogenated amorphous semiconductor film and formed of a semiconductor having the first conductivity type;
A second hydrogenated amorphous semiconductor film disposed in contact with the second surface;
The second semiconductor layer is formed of a semiconductor having a second conductivity type that is spaced apart from the first semiconductor film and is in contact with the second hydrogenated amorphous semiconductor film and having a conductivity type opposite to the first conductivity type. A semiconductor film;
A fourth hydrogenated amorphous semiconductor film disposed between and in contact with the second surface between the first semiconductor film and the second semiconductor film;
A second charge retaining insulating film which is disposed between the first semiconductor film and the second semiconductor film so as to be in contact with the fourth hydrogenated amorphous semiconductor film and is an insulating film which retains charges on the surface and / or inside thereof; With
The polarity of the second held charge, which is the charge held on the surface and / or inside the second charge holding insulating film, is positive when the first conductivity type of the crystalline semiconductor region is n-type, and the crystal When the first conductivity type of the semiconductor region is p-type, the photoelectric conversion element is negative.
ことを特徴とする請求項6に記載の光電変換素子。 7. The photoelectric conversion element according to claim 6, wherein a charge density of the second retained charge is 4 × 10 11 [q / cm 2 ] or more, where q is an elementary charge amount.
前記第2半導体膜に接して前記第1導電電極と離間して第2導電電極を設けたことを特徴とする請求項6記載の光電変換素子。 Providing a first conductive electrode in contact with the first semiconductor film;
The photoelectric conversion element according to claim 6, wherein a second conductive electrode is provided in contact with the second semiconductor film and apart from the first conductive electrode.
ことを特徴とする請求項6〜請求項8の何れか1項に記載の光電変換素子。 The first semiconductor film and the second semiconductor film are hydrogenated amorphous silicon, and a valence electron control impurity of 10 18 [atoms / cm 3 ] or more is added thereto. The photoelectric conversion element according to any one of 8.
ことを特徴とする請求項6〜請求項8の何れか1項に記載の光電変換素子。 The first semiconductor film and the second semiconductor film are hydrogenated microcrystalline silicon which is formed of microcrystalline silicon and is hydrogenated, and is added with a valence electron control impurity of 10 18 [atoms / cm 3 ] or more. The photoelectric conversion element according to any one of claims 6 to 8, wherein the photoelectric conversion element is provided.
ことを特徴とする請求項1〜請求項3の何れか1項に記載の光電変換素子。 The at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film are formed using the same semiconductor as a material. The photoelectric conversion element of any one of Claim 3.
ことを特徴とする請求項6〜請求項10の何れか1項に記載の光電変換素子。 The at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film are formed using the same semiconductor as a material. The photoelectric conversion element according to claim 10.
ことを特徴とする請求項1〜請求項3の何れか1項に記載の光電変換素子。 The first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film are one continuous film. The photoelectric conversion element of a term.
ことを特徴とする請求項6〜請求項10の何れか1項に記載の光電変換素子。 The first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film are one continuous film. The photoelectric conversion element of a term.
ことを特徴とする請求項1〜請求項3の何れか1項に記載の光電変換素子。 The film thickness of at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film is the same. The photoelectric conversion element of any one.
ことを特徴とする請求項6〜請求項10の何れか1項に記載の光電変換素子。 The film thickness of at least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film is the same. The photoelectric conversion element of any one.
前記第1水素化アモルファス半導体膜、前記第2水素化アモルファス半導体膜および前記第3水素化アモルファス半導体膜のうち少なくとも2つを、前記第2表面上に同時に堆積する
ことを特徴とする光電変換素子の製造方法。 It is a manufacturing method of the photoelectric conversion element given in any 1 paragraph of Claims 1-3,
At least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the third hydrogenated amorphous semiconductor film are simultaneously deposited on the second surface. Manufacturing method.
前記第1水素化アモルファス半導体膜、前記第2水素化アモルファス半導体膜および前記第4水素化アモルファス半導体膜のうち少なくとも2つを、前記第2表面上に同時に堆積する
ことを特徴とする光電変換素子の製造方法。 It is a manufacturing method of the photoelectric conversion element given in any 1 paragraph of Claims 6-10,
At least two of the first hydrogenated amorphous semiconductor film, the second hydrogenated amorphous semiconductor film, and the fourth hydrogenated amorphous semiconductor film are simultaneously deposited on the second surface. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164947A JP2017045767A (en) | 2015-08-24 | 2015-08-24 | Photoelectric conversion element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164947A JP2017045767A (en) | 2015-08-24 | 2015-08-24 | Photoelectric conversion element and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017045767A true JP2017045767A (en) | 2017-03-02 |
Family
ID=58210079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015164947A Pending JP2017045767A (en) | 2015-08-24 | 2015-08-24 | Photoelectric conversion element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017045767A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118825111A (en) * | 2024-09-18 | 2024-10-22 | 金阳(泉州)新能源科技有限公司 | Back contact cell with specific second semiconductor film layer and its manufacturing method and application |
-
2015
- 2015-08-24 JP JP2015164947A patent/JP2017045767A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118825111A (en) * | 2024-09-18 | 2024-10-22 | 金阳(泉州)新能源科技有限公司 | Back contact cell with specific second semiconductor film layer and its manufacturing method and application |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10573770B2 (en) | Solar cell and method of manufacturing the same | |
CN106057919B (en) | Solar cell with the metal gate by electroplating manufacture | |
CN106575676B (en) | Solar battery with interdigital back contacts | |
CN1862840B (en) | Surface passivated photovoltaic devices | |
CN102074599B (en) | Solar cell and method for manufacturing the same | |
EP3391419A1 (en) | Tandem solar cell and method for manufacturing such a solar cell | |
CN102074593A (en) | Solar cell | |
JP2010219527A (en) | Manufacturing method of back contact single heterojunction-type solar battery, and back contact single heterojunction-type solar battery | |
CN105900248A (en) | Dielectric-passivated metal insulator photovoltaic solar cells | |
TWI424582B (en) | Solar cell manufacturing method | |
US20130125974A1 (en) | Solar cell with metal grid fabricated by electroplating | |
KR101768907B1 (en) | Method of fabricating Solar Cell | |
CN102792455A (en) | Rear-contact heterojunction photovoltaic cell | |
KR101886818B1 (en) | Method for manufacturing of heterojunction silicon solar cell | |
US20180219118A1 (en) | Back contact photovoltaic cells with induced junctions | |
US20080241356A1 (en) | Photovoltaic devices manufactured using crystalline silicon thin films on glass | |
KR101686663B1 (en) | Thin Back Contact Solar Cells and Manufacturing Method thereof | |
WO2017076832A1 (en) | Photovoltaic device and method for manufacturing the same | |
KR101247815B1 (en) | Hetero-junction silicon solar cell and method of fabricating the same | |
CN104810414A (en) | Solar cell and manufacturing method therefor | |
KR102218417B1 (en) | Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same | |
JP5645734B2 (en) | Solar cell element | |
JP2017045767A (en) | Photoelectric conversion element and manufacturing method thereof | |
CN112951928B (en) | Electrode structure and solar cell structure | |
CN108630763B (en) | Photoelectric conversion device and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191217 |