[go: up one dir, main page]

JP2017028226A - 半導体装置及びその製造方法、並びに電子機器 - Google Patents

半導体装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2017028226A
JP2017028226A JP2015148682A JP2015148682A JP2017028226A JP 2017028226 A JP2017028226 A JP 2017028226A JP 2015148682 A JP2015148682 A JP 2015148682A JP 2015148682 A JP2015148682 A JP 2015148682A JP 2017028226 A JP2017028226 A JP 2017028226A
Authority
JP
Japan
Prior art keywords
flexible printed
printed circuit
solid
circuit board
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015148682A
Other languages
English (en)
Inventor
雄太 籾内
Yuta MOMIUCHI
雄太 籾内
高岡　裕二
Yuji Takaoka
裕二 高岡
清久 田仲
Kiyohisa Tanaka
清久 田仲
栄一郎 岸田
Eiichiro Kishida
栄一郎 岸田
恵美 西岡
Emi Nishioka
恵美 西岡
直生 山下
Naoki Yamashita
直生 山下
大一 関
Daiichi Seki
大一 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015148682A priority Critical patent/JP2017028226A/ja
Priority to US15/743,911 priority patent/US11171170B2/en
Priority to PCT/JP2016/070874 priority patent/WO2017018231A1/ja
Publication of JP2017028226A publication Critical patent/JP2017028226A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/152—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】フレキシブルプリント基板により、より簡易的にチップサイズパッケージを実現することができるようにする。
【解決手段】光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、固体撮像素子の受光面側となる上面側に設けられるパッド部と、上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板とを備え、フレキシブルプリント基板は、上面側の端部の位置が、受光面上の空間内の位置とは異なる位置となるように、固体撮像素子における各面に沿って配置される半導体装置が提供される。本技術は、例えば、CMOSイメージセンサをパッケージングする際に適用することができる。
【選択図】図１

Description

本技術は、半導体装置及びその製造方法、並びに電子機器に関し、特に、フレキシブルプリント基板により、より簡易的にチップサイズパッケージを実現することができるようにした半導体装置及びその製造方法、並びに電子機器に関する。
半導体装置(半導体パッケージ)において、ICチップ等の半導体チップを、フレキシブルプリント基板(FPC：Flexible Printed Circuits)に直接実装するチップオンフィルム(COF：Chip On Film)と称される技術が知られている。例えば、イメージセンサ用のチップを、中央部に穴を有し、かつ、回路パターンが形成されたフレキシブルプリント基板に実装する技術が開示されている(例えば、特許文献１参照)。
特開２００６−３２４３０４号公報
上述した特許文献１では、固体撮像素子における画素領域の受光面を露出させるために、フレキシブルプリント基板に開口を設ける必要があったため、フレキシブルプリント基板により、より簡易的にチップサイズパッケージ(CSP：Chip Size Package)を実現できるようにする技術が求められていた。
本技術はこのような状況に鑑みてなされたものであり、フレキシブルプリント基板により、より簡易的にチップサイズパッケージを実現することができるようにするものである。
本技術の一側面の半導体装置は、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、前記固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板とを備え、前記フレキシブルプリント基板は、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って配置される半導体装置である。
本技術の一側面の製造方法は、固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板を、前記受光面に入射する光を透過させる透明部材に固定する工程と、前記固体撮像素子に設けられるパッド部と、前記フレキシブルプリント基板の配線とを電気的に接続する工程と、前記フレキシブルプリント基板を、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って折り曲げるとともに、前記固体撮像素子の下面側の面を、前記固体撮像素子の下面に固定する工程と、前記フレキシブルプリント基板に、前記外部端子を搭載する工程とを含む半導体装置の製造方法である。
本技術の一側面の電子機器は、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、前記固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板とを有し、前記フレキシブルプリント基板は、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って配置される半導体装置を備える電子機器である。
本技術の一側面の半導体装置及びその製造方法、並びに電子機器においては、光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子の受光面側となる上面側に設けられるパッド部と、上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板が、上面側の端部の位置が、受光面上の空間内の位置とは異なる位置となるように、固体撮像素子における各面に沿って配置される。
本技術の一側面によれば、フレキシブルプリント基板により、より簡易的にチップサイズパッケージを実現することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
第１の実施の形態の半導体装置の断面を示す断面図である。 第１の実施の形態の半導体装置の製造工程を示すフローチャートである。 第１の実施の形態の半導体装置の各製造工程を説明する図である。 第１の実施の形態の半導体装置の各製造工程を説明する図である。 第２の実施の形態の半導体装置の構造を説明する図である。 第２の実施の形態の半導体装置の各製造工程を説明する図である。 第３の実施の形態の半導体装置の構造を説明する図である。 第３の実施の形態の半導体装置の各製造工程を説明する図である。 半導体装置を有する電子機器の構成例を示す図である。 半導体装置の使用例を示す図である。
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．第１の実施の形態：基本構造の半導体装置
２．第２の実施の形態：四方側面フレキ封止構造の半導体装置
３．第３の実施の形態：四方側面フレキ円弧構造の半導体装置
４．電子機器の構成
５．半導体装置の使用例
＜１．第１の実施の形態＞
（半導体装置の構造）
図１は、第１の実施の形態の半導体装置１０の断面を示す断面図である。
なお、以下の説明では、説明の都合上、半導体装置１０における各部材について、光の入射する側の面を上面(表面)と称し、表面と反対の面を下面(裏面)と称して説明するものとする。また、説明の都合上、半導体装置１０(固体撮像素子１０１)における四方の側面のうち、左側の側面を左側面、右側の側面を右側面、手前側の側面を前側面、後ろ側の側面を後側面と称するものとする。
図１において、半導体装置１０は、固体撮像素子１０１を収納してパッケージングした半導体パッケージである。半導体装置１０は、固体撮像素子１０１、透明部材１０２、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２、接着剤１０４−１及び接着剤１０４−２、接着剤１０５、パッド部１０６−１及びパッド部１０６−２、バンプ１０７−１及びバンプ１０７−２、並びに、複数の外部端子(BGA：Ball Grid Array)１０８から構成される。
固体撮像素子１０１は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサやCCD(Charge Coupled Device)イメージセンサ等のイメージセンサである。固体撮像素子１０１は、光電変換素子(例えばフォトダイオード)を有する複数の画素が行列状に２次元配置される画素アレイ部と、画素の駆動やA/D(Analog/Digital)変換などを行う周辺回路部から構成される。
フレキシブルプリント基板１０３−１は、絶縁体基材として、薄く柔軟性のある材料を用いており、変形させた状態で使用することができる。図１において、フレキシブルプリント基板１０３−１は、固体撮像素子１０１の各面(上面、右側面、及び、下面)に沿って折り曲げられている。
また、フレキシブルプリント基板１０３−１は、固体撮像素子１０１の上面(表面)側に設けられたパッド部１０６−１上に形成された(導電性の)バンプ１０７−１と、固体撮像素子１０１の下面(裏面)側に設けられる複数の外部端子(BGA)１０８とを接続するための配線(再配線(RDL：Redistribution Layer))を有している。
フレキシブルプリント基板１０３−２は、フレキシブルプリント基板１０３−１と同様に、固体撮像素子１０１のパット部１０６−２上に形成された(導電性の)バンプ１０７−２と、複数の外部端子(BGA)１０８とを接続するための配線(再配線(RDL))を有し、フレキシブルプリント基板１０３−１と対称になるように、固体撮像素子１０１の各面(上面、左側面、及び、下面)に沿って折り曲げられている。
このような状態に折り曲げられたフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２において、固体撮像素子１０１の上面(表面)に沿った面には、接着剤１０４−１及び接着剤１０４−２により透明部材１０２が接着(固定)されている。なお、透明部材１０２としては、例えば、カバーガラスやIRフィルタなどを用いることができる。
また、フレキシブルプリント基板１０３−１における、透明部材１０２が接着された面の反対側の面に設けられた端子(図３Ａの端子１２２−１)は、固体撮像素子１０１のパッド部１０６−１上に形成されたバンプ１０７−１と電気的に接続されている。同様に、フレキシブルプリント基板１０３−２における、透明部材１０２が接着された面の反対側の面に設けられた端子(図３Ａの端子１２２−２)は、固体撮像素子１０１のパッド部１０６−２上に形成されたバンプ１０７−２と電気的に接続されている。
また、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２において、固体撮像素子１０１の下面(裏面)に沿った面には、接着剤１０５により固体撮像素子１０１が接着(固定)されている。また、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２における、固体撮像素子１０１が接着された面の反対側の面に設けられた端子(図３Ａの端子１２３−１，１２３−２)には、複数の外部端子(BGA)１０８が電気的に接続されている。
以上のような構造からなる半導体装置１０においては、被写体からの光が、透明部材１０２を透過して固体撮像素子１０１の受光面に入射され、この入射光(の光量)に応じた信号が、固体撮像素子１０１のパッド部１０６−１，１０６−２から、側面(右側面、左側面)、下面(裏面)にかけて折り曲げられたフレキシブルプリント基板１０３−１，１０３−２に形成された配線を介して、複数の外部端子(BGA)１０８から出力されることになる。
また、固体撮像素子１０１の受光面側の面(上面)に沿って配置される、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２においては、その端部が、受光面上を覆わないように(入射光を遮らないように)、すなわち、端部の位置が、受光面上の空間内の位置とは異なる位置となるように、折り曲げられている。したがって、半導体装置１０においては、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２によって、入射光が遮られることはなく、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２に対して、開口を設ける必要はない。つまり、半導体装置１０においては、フレキシブルプリント基板１０３−１，１０３−２を、固体撮像素子１０１の上面(表面)から、側面(右側面、左側面)、下面(裏面)に折り曲げるだけでよいため、フレキシブルプリント基板１０３−１，１０３−２によって、より簡易的にチップサイズパッケージ(CSP：Chip Size Package)を実現することができる。
例えば、従来のチップサイズパッケージでは、固体撮像素子の上面(表面)のパッド部から、固体撮像素子の下面(裏面)に形成された外部端子(BGA)に配線を行うためには、シリコン貫通電極(TSV：Through Silicon Via)などのウェハ技術を用いる必要があった。一方で、図１の半導体装置１０では、フレキシブルプリント基板１０３−１，１０３−２を用いているため、シリコン貫通電極(TSV)などのウェハ技術を用いることなく、チップサイズパッケージを実現することができる。そのため、例えば、再配線(RDL：Redistribution Layer)の剥離やパッド部(AIパッド)の腐食といった、シリコン貫通電極(TSV)に起因する特有の問題が生じることがないため、従来のチップサイズパッケージと比べて、歩留まりを向上させることができる。
また、例えば、従来のチップオンフィルム(COF：Chip On Film)では、上述した特許文献１に開示されているように、固体撮像素子の受光面を露出させるための開口を、フレキシブルプリント基板に設ける必要がある。フレキシブルプリント基板に開口を設ける場合、開口がないフレキシブルプリント基板と比べて、フレキシブルプリント基板の製造時に、ワークシートからの取数が減少する場合がある。さらに、チップ面積に対して受光面(画素領域)の割合が大きい固体撮像素子に対しては、広い開口を設ける必要があるため、それに応じてフレキシブルプリント基板のサイズを大きくしなければならなかった。その結果として、半導体装置(半導体パッケージ)のサイズが、固体撮像素子(イメージセンサ用のチップ)のサイズよりも大きくなる可能性があった。
一方で、図１の半導体装置１０では、フレキシブルプリント基板１０３−１，１０３−２に開口を設ける必要はない。また、図１の半導体装置１０においては、従来のチップオンフィルムと比べて、多ピン(Pin)で、チップ面積に対して受光面(画素領域)の割合が大きい固体撮像素子１０１(イメージセンサ用のチップ)を用いる場合でも、フレキシブルプリント基板１０３−１，１０３−２の幅が、固体撮像素子１０１の幅よりも大きくなることはないため、あらゆる種類の固体撮像素子１０１(イメージセンサ用のチップ)を収容することができる。
また、図１の半導体装置１０においては、フレキシブルプリント基板１０３−１，１０３−２を、固体撮像素子１０１の上面(表面)から、側面(右側面、左側面)、下面(裏面)に折り曲げるだけでよく、さらに、複数の外部端子(BGA)１０８が、固体撮像素子１０１の下面(裏面)側に形成されるため、半導体装置１０(半導体パッケージ)のサイズと、固体撮像素子１０１(イメージセンサ用のチップ)のサイズがほぼ同等になる。その結果として、半導体装置１０のサイズを、固体撮像素子１０１のサイズとほぼ同等とすることができるため、半導体装置１０の小型化を実現することができる。また、従来のチップオンフィルムと比べて、再配線(RDL)のレイアウトが容易になるため、フレキシブルプリント基板１０３−１，１０３−２を作成するためのコストを低減することができる。
さらに、従来のチップオンフィルムにおいて、固体撮像素子(イメージセンサ用のチップ)の片側から、固体撮像素子の外部又は下面(裏面)に再配線(RDL)を形成するレイアウトを採用している場合には、受光面(画素領域)の近傍に高密度な配線を施す必要があり、また、再配線(RDL)が長くなるため、信号遅延や信号減衰、消費電力の増大などが生じる可能性がある。一方で、図１の半導体装置１０では、フレキシブルプリント基板１０３−１，１０３−２を、固体撮像素子１０１の上面(表面)から、側面(右側面、左側面)、下面(裏面)に折り曲げる構造を採用しているため、再配線(RDL)を最短にすることが可能となり、信号遅延や信号減衰、消費電力の増大などのリスクを低減することができる。
なお、以下の説明において、フレキシブルプリント基板１０３−１とフレキシブルプリント基板１０３−２を、特に区別する必要がない場合、フレキシブルプリント基板１０３と称する。また、パッド部１０６−１とパッド部１０６−２を区別する必要がない場合、パッド部１０６と称し、バンプ１０７−１とバンプ１０７−２を区別する必要がない場合、バンプ１０７と称する。
（半導体装置の製造工程の流れ）
次に、図２のフローチャートを参照して、第１の実施の形態の半導体装置１０の製造工程の流れについて説明する。
なお、図２に示す製造工程は、後工程に相当するものであって、前工程(ウェハ工程)により、固体撮像素子１０１が完成されている。また、図３及び図４には、図２の製造工程が模式的に示されており、図３及び図４を適宜参照しながら、図２における各工程の詳細な内容を説明するものとする。
（再配線(RDL)形成工程）
ステップＳ１１においては、再配線(RDL：Redistribution Layer)形成工程が行われる。
この再配線(RDL)形成工程では、図３Ａに示すように、フレキシブルプリント基板１０３−１上に、RDL１２１−１が形成され、固体撮像素子１０１のパッド部１０６−１の数に応じた端子１２２−１と、外部端子(BGA)１０８の数に応じた端子１２３−１が形成される。なお、フレキシブルプリント基板１０３−１上には、固体撮像素子１０１の各面に沿って折り曲げやすくするためのスリット１３１−１，１３２−１が形成されている。
同様に、フレキシブルプリント基板１０３−２上に、RDL１２１−２が形成され、固体撮像素子１０１のパッド部１０６−２の数に応じた端子１２２−２と、外部端子(BGA)１０８の数に応じた端子１２３−２が形成される。また、フレキシブルプリント基板１０３−２上にも、スリット１３１−２，１３２−２が形成されている。
(基板・透明部材接着工程)
ステップＳ１２においては、基板・透明部材接着工程が行われる。
この基板・透明部材接着工程では、図３Ｂに示すように、透明部材１０２の下面側に、RDL１２１−１が形成されたフレキシブルプリント基板１０３−１が、接着剤１０４−１により接着(固定)され、RDL１２１−２が形成されたフレキシブルプリント基板１０３−２が、接着剤１０４−２により接着(固定)される。
ただし、フレキシブルプリント基板１０３−１において、接着剤１０４−１により透明部材１０２と接着された面と反対側の面には、端子１２２−１が設けられている。同様に、フレキシブルプリント基板１０３−２において、接着剤１０４−２により透明部材１０２と接着された面と反対側の面には、端子１２２−２が設けられている。
（フリップチップ接合工程）
ステップＳ１３においては、フリップチップ接合工程が行われる。
このフリップチップ接合工程では、図３Ｃに示すように、固体撮像素子１０１の受光面側に設けられたパッド部１０６−１上に、バンプ１０７−１が形成され、パッド部１０６−２上に、バンプ１０７−２が形成される。
そして、フリップチップ接合工程では、図４Ａに示すように、固体撮像素子１０１のパッド部１０６−１上に形成されたバンプ１０７−１と、フレキシブルプリント基板１０３−１上に形成された端子１２２−１とが接続され、固体撮像素子１０１のパッド部１０６−２上に形成されたバンプ１０７−２と、フレキシブルプリント基板１０３−２上に形成された端子１２２−２とが接続される。
例えば、フレキシブルプリント基板１０３−１上には、７個の端子１２２−１(図３Ａ)が形成され、フレキシブルプリント基板１０３−２上には、７個の端子１２２−２(図３Ａ)が形成されているが、固体撮像素子１０１においては、それらの端子１２２に応じたパッド部１０６が設けられ、各パッド部１０６には、バンプ１０７が形成されているので、各バンプ１０７と端子１２２とが接続されることになる。
このようにして、フリップチップ接合工程が行われ、固体撮像素子１０１と、透明部材１０２に接着されたフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２とが、電気的に接続される。
（基板・素子接着工程）
ステップＳ１４においては、基板・素子接着工程が行われる。
この基板・素子接着工程では、図４Ｂに示すように、固体撮像素子１０１と電気的に接続され、透明部材１０２に接着されたフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２が、固体撮像素子１０１の各面(側面(右側面又は左側面)、及び、下面)に沿って折り曲げられ、接着剤１０５により、固体撮像素子１０１の下面(裏面)に接着(固定)される。
具体的には、図４Ｂに示すように、透明部材１０２に接着されたフレキシブルプリント基板１０３−１は、スリット１３１−１により、固体撮像素子１０１の右側面側に折り曲げられ、さらにスリット１３２−１により、固体撮像素子１０１の下面側に折り曲げられる。同様に、透明部材１０２に接着されたフレキシブルプリント基板１０３−２は、スリット１３１−２により、固体撮像素子１０１の左側面側に折り曲げられ、さらにスリット１３２−２により、固体撮像素子１０１の下面側に折り曲げられる。
そして、このように折り曲げられたフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２における、固体撮像素子１０１の下面側の面が、接着剤１０５によって、固体撮像素子１０１の下面に接着される。
（外部端子搭載工程）
ステップＳ１５においては、外部端子搭載工程が行われる。
この外部端子搭載工程では、図４Ｃに示すように、フレキシブルプリント基板１０３−１上に形成された端子１２３−１に外部端子(BGA)１０８が搭載され、フレキシブルプリント基板１０３−２上に形成された端子１２３−２に外部端子(BGA)１０８が搭載される。
例えば、フレキシブルプリント基板１０３−１上には、３×３個の端子１２３−１(図３Ａ)が形成されているので、各端子１２３−１に、合計９個の外部端子(BGA)１０８が搭載されることになる。同様に、例えば、フレキシブルプリント基板１０３−２上には、３×３個の端子１２３−２(図３Ａ)が形成されているので、各端子１２３−２に、合計９個の外部端子(BGA)１０８が搭載されることになる。すなわち、半導体装置１０においては、合計１８個の外部端子(BGA)１０８が搭載されていることになる。
以上、第１の実施の形態の半導体装置１０の製造工程の流れについて説明した。この製造工程においては、固体撮像素子１０１の上面側に設けられるパッド部１０６と、下面側に設けられる外部端子(BGA)１０８とを接続するための配線を有するフレキシブルプリント基板１０３−１，１０３−２を、透明部材１０２に接着(固定)する工程と、固体撮像素子１０１の上面側に設けられるパッド部１０６とフレキシブルプリント基板１０３−１，１０３−２の配線とを電気的に接続する工程が行われる。そして、フレキシブルプリント基板１０３−１，１０３−２を、固体撮像素子１０１の上面側の端部の位置が、受光面上の空間内の位置とは異なる位置となるように、固体撮像素子１０１における各面に沿って折り曲げるとともに、固体撮像素子１０１の下面側の面を、固体撮像素子１０１の下面に固定する工程と、フレキシブルプリント基板１０３−１，１０３−２に、外部端子(BGA)を搭載する工程が行われることで、図１の半導体装置１０が製造されることになる。
＜２．第２の実施の形態＞
上述した第１の実施の形態では、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２により、固体撮像素子１０１の左右の側面(左側面、右側面)を覆う構造としたが、固体撮像素子１０１の手前側の側面(前側面)と、後ろ側の側面(後側面)についても、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２で覆われるような構造としてもよい。
このような構造を採用することで、固体撮像素子１０１の四方の側面が、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２により囲まれるので、固体撮像素子１０１を封止することができる。これにより、固体撮像素子１０１において、複数の画素が２次元配置される画素アレイ部に、ダストが付着するのを防止することができる。
（半導体装置の構造）
図５は、第２の実施の形態の半導体装置１０の構造を説明する図である。
図５Ａは、半導体装置１０の上面図である。図５Ａの上面図のうち、左側の上面図は、半導体装置１０において、透明部材１０２が取り付けられた状態を示しているが、右側の上面図は、透明部材１０２が取り外された状態を示し、固体撮像素子１０１の受光面１１１が露出している。
また、図５Ａの右側の上面図に示すように、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２においては、その端部が、受光面１１１上を覆わないように(入射光を遮らないように)、すなわち、端部の位置が、受光面１１１上の空間内の位置とは異なる位置となるように、折り曲げられている。このような構造を有しているため、半導体装置１０においては、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２によって、入射光が遮られることはなく、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２に対して、開口を設ける必要がない。
図５Ｂは、半導体装置１０の正面図であって、図５Ａの左側の透明部材１０２が取り付けられた状態の半導体装置１０を、矢印Ｆ１の方向から見た場合の図とされる。図５Ｂに示すように、第２の実施の形態の半導体装置１０においては、固体撮像素子１０１の左側面と右側面だけでなく、固体撮像素子１０１の前側面と後側面についても、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２で覆われるような構造となっている。
図５Ｃは、第２の実施の形態におけるフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２の構造を示している。
図５Ｃにおいて、フレキシブルプリント基板１０３−１では、スリット１３３−１により折り曲げられる側面折り曲げ部１２５−１と、スリット１３４−１により折り曲げられる側面折り曲げ部１２６−１が設けられている。また、フレキシブルプリント基板１０３−２では、スリット１３３−２により折り曲げられる側面折り曲げ部１２５−２と、スリット１３４−２により折り曲げられる側面折り曲げ部１２６−２が設けられている。
このような構造を有しているフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２を、上述した第１の実施の形態と同様に、固体撮像素子１０１の各面(上面、側面(右側面、左側面)、及び、下面)に沿って折り曲げることで、固体撮像素子１０１の右側面と左側面を覆うことができる。
また、フレキシブルプリント基板１０３−１において、側面折り曲げ部１２５−１をスリット１３３−１で折り曲げ、フレキシブルプリント基板１０３−２において、側面折り曲げ部１２５−２をスリット１３３−２で折り曲げることで、固体撮像素子１０１の前側面を覆うことができる。さらに、フレキシブルプリント基板１０３−１において、側面折り曲げ部１２６−１をスリット１３４−１で折り曲げ、フレキシブルプリント基板１０３−２において、側面折り曲げ部１２６−２をスリット１３４−２で折り曲げることで、固体撮像素子１０１の後側面を覆うことができる。
このようにして、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２における各側面折り曲げ部を折り曲げることで、固体撮像素子１０１の左右の側面(左側面と右側面)だけでなく、前後の側面(前側面と後側面)も、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２により覆うことができる。これにより、半導体装置１０においては、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を、フレキシブルプリント基板１０３により覆い、固体撮像素子１０１を封止することができるので、画素アレイ部に配置される各画素に、ダストが付着するのを防止することができる。
（半導体装置の製造工程の流れ）
図６は、第２の実施の形態の半導体装置１０の各製造工程を説明する図である。
なお、第２の実施の形態の半導体装置１０の製造工程は、上述した第１の実施の形態の半導体装置１０の製造工程(図２)と基本的に同様の流れで行われるが、フレキシブルプリント基板１０３に、側面折り曲げ部１２５，１２６が設けられ、この側面折り曲げ部１２５，１２６により、固体撮像素子１０１の前後の側面(前側面と後側面)を覆う点が異なっている。
以下、これらの異なる点を中心に、図２の各工程(ステップＳ１１乃至Ｓ１５)と、図６の模式図(図６Ａ乃至図６Ｃ)とを対応させながら、第２の実施の形態の半導体装置１０の製造工程の流れを説明する。なお、図６Ａ乃至図６Ｃにおいては、半導体装置１０の上面図と正面図がそれぞれ図示されている。
第２の実施の形態の半導体装置１０の製造工程においても、第１の実施の形態の半導体装置１０の製造工程(図２)と同様に、再配線(RDL)形成工程(Ｓ１１)と、基板・透明部材接着工程(Ｓ１２)が行われ、透明部材１０２の下面側に、RDL１２１−１が形成されたフレキシブルプリント基板１０３−１が、接着剤１０４−１により接着(固定)され、RDL１２１−２が形成されたフレキシブルプリント基板１０３−２が、接着剤１０４−２により接着(固定)される。
ただし、第２の実施の形態において、フレキシブルプリント基板１０３−１には、側面折り曲げ部１２５−１及び側面折り曲げ部１２６−１が設けられ、フレキシブルプリント基板１０３−２には、側面折り曲げ部１２５−２及び側面折り曲げ部１２６−２が設けられている。
次に、フリップチップ接合工程(Ｓ１３)では、固体撮像素子１０１の受光面側に設けられたパッド部１０６−１上に、バンプ１０７−１が形成され、パッド部１０６−２上に、バンプ１０７−２が形成される。そして、フリップチップ接合工程(Ｓ１３)では、図６Ａに示すように、固体撮像素子１０１のパッド部１０６−１上に形成されたバンプ１０７−１と、フレキシブルプリント基板１０３−１上に形成された端子１２２−１とが接続され、固体撮像素子１０１のパッド部１０６−２上に形成されたバンプ１０７−２と、フレキシブルプリント基板１０３−２上に形成された端子１２２−２とが接続される。
このようにして、フリップチップ接合工程(Ｓ１３)が行われ、固体撮像素子１０１と、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２とが、電気的に接続される。
次に、基板・素子接着工程(Ｓ１４)では、図６Ｂに示すように、固体撮像素子１０１と電気的に接続され、透明部材１０２に接着されたフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２が、固体撮像素子１０１の各面(上面、側面(右側面又は左側面)、及び、下面)に沿って折り曲げられ、接着剤１０５により、固体撮像素子１０１の下面(裏面)に接着(固定)される。これにより、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２が、固体撮像素子１０１の各面に沿って折り曲げられ、固体撮像素子１０１の左右の側面(左側面と右側面)がフレキシブルプリント基板１０３により覆われる。
また、基板・素子接着工程(Ｓ１４)では、図６Ｃに示すように、固体撮像素子１０１の下面(裏面)に接着されたフレキシブルプリント基板１０３−１における側面折り曲げ部１２５−１及び側面折り曲げ部１２６−１と、フレキシブルプリント基板１０３−２における側面折り曲げ部１２５−２及び側面折り曲げ部１２６−２が、各側面側に折り曲げられ、固体撮像素子１０１の前後の側面(前側面と後側面)がフレキシブルプリント基板１０３により覆われる。これにより、半導体装置１０において、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)が、フレキシブルプリント基板１０３により覆われたことになる。
次に、外部端子搭載工程(Ｓ１５)では、第１の実施の形態の半導体装置１０の製造工程(図２)と同様に、フレキシブルプリント基板１０３−１上に形成された端子１２３−１に外部端子(BGA)１０８が搭載され、フレキシブルプリント基板１０３−２上に形成された端子１２３−２に外部端子(BGA)１０８が搭載される。
以上、第２の実施の形態の半導体装置１０の製造工程について説明した。
このように、第２の実施の形態の半導体装置１０では、固体撮像素子１０１の四方の側面が、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２により囲まれるので、固体撮像素子１０１を封止することができる。これにより、固体撮像素子１０１において、複数の画素が２次元配置される画素アレイ部に、ダストが付着するのを防止することができる。
また、第２の実施の形態の半導体装置１０では、第１の実施の形態の半導体装置１０と同様に、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２によって、固体撮像素子１０１の受光面に入射される入射光が遮られることはないので、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２に、開口を設ける必要がない。
＜３．第３の実施の形態＞
上述した第２の実施の形態では、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)が、フレキシブルプリント基板１０３により囲まれるようにして、固体撮像素子１０１を封止した構造としたが、固体撮像素子１０１の四方の側面を囲むフレキシブルプリント基板１０３の各面が、所定の曲率を有する円弧形状からなる構造としてもよい。また、このような構造を採用した場合に、フレキシブルプリント基板１０３の各面を円弧形状とすることで、半導体装置１０の四隅の角部に空間が生じることになるが、樹脂などの封止部材を用いて、固体撮像素子１０１が封止されるようにする。
これにより、固体撮像素子１０１において、複数の画素が２次元配置される画素アレイ部に、ダストが付着するのを防止することができる。また、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を囲むフレキシブルプリント基板１０３の面が、円弧形状となることから、四方の側面に対する外部からの衝撃に強くなるため、固体撮像素子１０１を外部の衝撃から守ることができる。
（半導体装置の構造）
図７は、第３の実施の形態の半導体装置１０の構造を説明する図である。
図７Ａは、半導体装置１０の上面図である。また、図７Ｂは、半導体装置１０の正面図であって、図７Ａの半導体装置１０を、矢印Ｆ２の方向から見た場合の図とされる。
図７Ａに示すように、第３の実施の形態の半導体装置１０においては、第２の実施の形態の半導体装置１０と同様に、フレキシブルプリント基板１０３−１には、側面折り曲げ部１２５−１及び側面折り曲げ部１２６−１が設けられ、フレキシブルプリント基板１０３−２には、側面折り曲げ部１２５−２及び側面折り曲げ部１２６−２が設けられている。
そして、このような構造を有しているフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２を、上述した第２の実施の形態と同様に、固体撮像素子１０１の各面(上面、側面(右側面、左側面)、及び、下面)に沿って折り曲げることで、固体撮像素子１０１の右側面と左側面を覆うことができる。ただし、第３の実施の形態においては、固体撮像素子１０１の右側面を覆うフレキシブルプリント基板１０３−１の面が、所定の曲率を有する円弧形状となっている。同様に、固体撮像素子１０１の左側面を覆うフレキシブルプリント基板１０３−２の面が、所定の曲率を有する円弧形状となっている。
また、フレキシブルプリント基板１０３−１において、側面折り曲げ部１２５−１をスリット１３３−１で折り曲げ、フレキシブルプリント基板１０３−２において、側面折り曲げ部１２５−２をスリット１３３−２で折り曲げることで、固体撮像素子１０１の前側面を覆うことができる。ただし、第３の実施の形態においては、固体撮像素子１０１の前側面を覆うフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２の面(側面折り曲げ部１２５−１及び側面折り曲げ部１２５−２)が、所定の曲率を有する円弧形状となっている。
さらに、フレキシブルプリント基板１０３−１において、側面折り曲げ部１２６−１をスリット１３４−１で折り曲げ、フレキシブルプリント基板１０３−２において、側面折り曲げ部１２６−２をスリット１３４−２で折り曲げることで、固体撮像素子１０１の後側面を覆うことができる。ただし、第３の実施の形態においては、固体撮像素子１０１の後側面を覆うフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２の面(側面折り曲げ部１２６−１及び側面折り曲げ部１２６−２)が、所定の曲率を有する円弧形状となっている。
このようにして、フレキシブルプリント基板１０３における各側面折り曲げ部を折り曲げることで、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を、フレキシブルプリント基板１０３により囲むことができるが、フレキシブルプリント基板１０３の面を円弧形状とすることで、半導体装置１０においては、四隅の角部に空間が生じることになる。
ここでは、半導体装置１０において、四隅の角部に生じた空間を、例えば樹脂などの封止部材１５１−１乃至１５１−４を用いて封止することで、固体撮像素子１０１が封止されるようにする。これにより、半導体装置１０においては、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を、フレキシブルプリント基板１０３の面(所定の曲率を有する円弧形状からなる面)により囲み、さらに、四隅の角部に生じた空間を封止部材１５１により封止することができるので、画素アレイ部に配置される各画素に、ダストが付着するのを防止することができる。
また、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を囲むフレキシブルプリント基板１０３の面が、円弧形状となることから、四方の側面に対する外部からの衝撃に強くなるため、固体撮像素子１０１を外部の衝撃から守ることができる。
（半導体装置の製造工程の流れ）
図８は、第３の実施の形態の半導体装置１０の各製造工程を説明する図である。
なお、第３の実施の形態の半導体装置１０の製造工程は、上述した第１の実施の形態の半導体装置１０の製造工程(図２)と基本的に同様の流れで行われるが、フレキシブルプリント基板１０３に、側面折り曲げ部１２５，１２６が設けられ、この側面折り曲げ部１２５，１２６により、固体撮像素子１０１の前後の側面を囲む点と、固体撮像素子１０１の四方の側面を囲むフレキシブルプリント基板１０３の各面が、所定の曲率を有する円弧形状からなる点と、四隅の角部を封止部材１５１により封止している点が異なっている。
以下、これらの異なる点を中心に、図２の各工程(ステップＳ１１乃至Ｓ１５)と、図８の模式図(図８Ａ乃至図８Ｄ)とを対応させながら、第３の実施の形態の半導体装置１０の製造工程の流れを説明する。なお、図８Ａ乃至図８Ｄにおいては、半導体装置１０の上面図と正面図がそれぞれ図示されている。
第３の実施の形態の半導体装置１０の製造工程においても、第１の実施の形態の半導体装置１０の製造工程(図２)と同様に、再配線(RDL)形成工程(Ｓ１１)と、基板・透明部材接着工程(Ｓ１２)が行われ、透明部材１０２の下面側に、RDL１２１−１が形成されたフレキシブルプリント基板１０３−１が、接着剤１０４−１により接着(固定)され、RDL１２１−２が形成されたフレキシブルプリント基板１０３−２が、接着剤１０４−２により接着(固定)される。
ただし、第３の実施の形態において、フレキシブルプリント基板１０３−１には、側面折り曲げ部１２５−１及び側面折り曲げ部１２６−１が設けられ、フレキシブルプリント基板１０３−２には、側面折り曲げ部１２５−２及び側面折り曲げ部１２６−２が設けられている。
次に、フリップチップ接合工程(Ｓ１３)では、固体撮像素子１０１の受光面側に設けられたパッド部１０６−１上に、バンプ１０７−１が形成され、パッド部１０６−２上に、バンプ１０７−２が形成される。そして、フリップチップ接合工程(Ｓ１３)では、図８Ａに示すように、固体撮像素子１０１のパッド部１０６−１上に形成されたバンプ１０７−１と、フレキシブルプリント基板１０３−１上に形成された端子１２２−１とが接続され、固体撮像素子１０１のパッド部１０６−２上に形成されたバンプ１０７−２と、フレキシブルプリント基板１０３−２上に形成された端子１２２−２とが接続される。
このようにして、フリップチップ接合工程(Ｓ１３)が行われ、固体撮像素子１０１と、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２とが、電気的に接続される。
次に、基板・素子接着工程(Ｓ１４)では、図８Ｂに示すように、固体撮像素子１０１と電気的に接続され、透明部材１０２に接着されたフレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２が、固体撮像素子１０１の各面(上面、側面(右側面又は左側面)、及び、下面)に沿って折り曲げられ、接着剤１０５により、固体撮像素子１０１の下面(裏面)に接着(固定)される。
これにより、フレキシブルプリント基板１０３−１及びフレキシブルプリント基板１０３−２が、固体撮像素子１０１の各面に沿って折り曲げられ、固体撮像素子１０１の左右の側面(右側面及び左側面)がフレキシブルプリント基板１０３により囲まれるが、左右の側面側のフレキシブルプリント基板１０３の各面は、所定の曲率を有する円弧形状となっている。なお、矢高(円弧の高さ)は、例えば、固体撮像素子１０１の厚み以下とすることができる。
また、基板・素子接着工程(Ｓ１４)では、図８Ｃに示すように、固体撮像素子１０１の下面(裏面)に接着されたフレキシブルプリント基板１０３−１における側面折り曲げ部１２５−１及び側面折り曲げ部１２６−１と、フレキシブルプリント基板１０３−２における側面折り曲げ部１２５−２及び側面折り曲げ部１２６−２が、各側面側に折り曲げられ、固体撮像素子１０１の前後の側面(前側面と後側面)がフレキシブルプリント基板１０３により囲まれる。ただし、固体撮像素子１０１の前後の側面側のフレキシブルプリント基板１０３の各面(側面折り曲げ部１２５−１，１２５−２と、側面折り曲げ部１２６−１，１２６−２)は、所定の曲率を有する円弧形状となっている。なお、円弧の高さは、例えば、固体撮像素子１０１の厚み以下とすることができる。
このようにして、フレキシブルプリント基板１０３における各側面折り曲げ部を折り曲げることで、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を、フレキシブルプリント基板１０３により囲むことができるが、フレキシブルプリント基板１０３の面を円弧形状とすることで、半導体装置１０においては、四隅の角部に空間が生じることになる。そのため、基板・素子接着工程(Ｓ１４)では、図８Ｄに示すように、四隅の角部に生じた空間を、例えば樹脂などの封止部材１５１−１乃至１５１−４を用いて封止する。
次に、外部端子搭載工程(Ｓ１５)では、第１の実施の形態の半導体装置１０の製造工程(図２)と同様に、フレキシブルプリント基板１０３−１上に形成された端子１２３−１に外部端子(BGA)１０８が搭載され、フレキシブルプリント基板１０３−２上に形成された端子１２３−２に外部端子(BGA)１０８が搭載される。
以上、第３の実施の形態の半導体装置１０の製造工程について説明した。
このように、第３の実施の形態の半導体装置１０では、固体撮像素子１０１の四方の側面(左側面、右側面、前側面、及び、後側面)を囲むフレキシブルプリント基板１０３の面が、所定の曲率を有する円弧形状となることから、四方の側面に対する外部からの衝撃に強くなるため、固体撮像素子１０１を外部の衝撃から守ることができる。
また、フレキシブルプリント基板１０３の各面を円弧形状とすることで、半導体装置１０の四隅の角部に空間が生じることになるが、樹脂などの封止部材１５１−１乃至１５１−４を用いて、固体撮像素子１０１が封止されるようにすることで、固体撮像素子１０１において、複数の画素が２次元配置される画素アレイ部に、ダストが付着するのを防止することができる。
なお、上述した第１の実施の形態乃至第３の実施の形態においては、２枚のフレキシブルプリント基板１０３(フレキシブルプリント基板１０３−１，１０３−２)を用いた場合を一例に説明したが、本技術は、フレキシブルプリント基板１０３の枚数で限定されるものではなく、上述した機能を実現できるのであれば、１枚又は３枚以上のフレキシブルプリント基板１０３を用いるようにしてもよい。また、第３の実施の形態においては、半導体装置１０の四隅の角部に生じた空間が、封止部材１５１−１乃至１５１−４により封止されるようにしたが、必ずしも封止する必要はない。この場合、固体撮像素子１０１を封止することはできないが、固体撮像素子１０１の四方の側面を囲むフレキシブルプリント基板１０３の面が、円弧形状となっているので、固体撮像素子１０１を外部の衝撃から守ることはできる。また、固体撮像素子１０１の四方の側面を囲むフレキシブルプリント基板１０３のすべての面を円弧形状とする必要はなく、一部の面のみが円弧形状となるようにしてもよい。
＜４．電子機器の構成＞
図９は、本技術を適用した半導体装置を有する電子機器３００の構成例を示す図である。
図９の電子機器３００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
図９において、電子機器３００は、半導体装置３０１、DSP回路３０２、フレームメモリ３０３、表示部３０４、記録部３０５、操作部３０６、及び、電源部３０７から構成される。また、電子機器３００において、DSP回路３０２、フレームメモリ３０３、表示部３０４、記録部３０５、操作部３０６、及び、電源部３０７は、バスライン３０８を介して相互に接続されている。
半導体装置３０１は、第１の実施の形態乃至第３の実施の形態の半導体装置１０に対応しており、例えば、図１の断面構造を有している。
DSP回路３０２は、半導体装置３０１(の固体撮像素子１０１)から供給される信号を処理するカメラ信号処理回路である。DSP回路３０２は、半導体装置３０１からの信号を処理して得られる画像データを出力する。フレームメモリ３０３は、DSP回路３０２により処理された画像データを、フレーム単位で一時的に保持する。
表示部３０４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、半導体装置３０１(の固体撮像素子１０１)で撮像された動画又は静止画を表示する。記録部３０５は、半導体装置３０１(の固体撮像素子１０１)で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部３０６は、ユーザによる操作に従い、電子機器３００が有する各種の機能についての操作指令を出力する。電源部３０７は、DSP回路３０２、フレームメモリ３０３、表示部３０４、記録部３０５、及び、操作部３０６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
電子機器３００は、以上のように構成される。
＜５．半導体装置の使用例＞
図１０は、イメージセンサとしての固体撮像素子１０１を含む半導体装置１０の使用例を示す図である。
上述した半導体装置１０は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図１０に示すように、上述した、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、半導体装置１０を使用することができる。
具体的には、上述したように、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置(例えば図９の電子機器３００)で、半導体装置１０を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、半導体装置１０を使用することができる。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、半導体装置１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、半導体装置１０を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、半導体装置１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、半導体装置１０を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、半導体装置１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、半導体装置１０を使用することができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上述した複数の実施の形態の全て又は一部を組み合わせた形態を採用することができる。
また、本技術は、以下のような構成をとることができる。
（１）
光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、
前記固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板と
を備え、
前記フレキシブルプリント基板は、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って配置される
半導体装置。
（２）
前記フレキシブルプリント基板は、第１のフレキシブルプリント基板と、第２のフレキシブルプリント基板とから構成され、
前記第１のフレキシブルプリント基板は、前記固体撮像素子における上面、四方の側面のうちの一側面、及び、下面に沿って折り曲げられ、
前記第２のフレキシブルプリント基板は、前記固体撮像素子における上面、四方の側面のうちの前記一側面と反対側の側面、及び、下面に沿って折り曲げられる
（１）に記載の半導体装置。
（３）
前記受光面に入射する光を透過させる透明部材をさらに備え、
前記第１のフレキシブルプリント基板は、一方の面の一部の領域で、前記固体撮像素子と固定され、他方の面の一部の領域で、前記透明部材と固定され、
前記第２のフレキシブルプリント基板は、一方の面の一部の領域で、前記固体撮像素子と固定され、他方の面の一部の領域で、前記透明部材と固定される
（２）に記載の半導体装置。
（４）
前記第１のフレキシブルプリント基板は、
前記固体撮像素子を封止するために、前記固体撮像素子における四方の側面のうち、残りの２つの側面に沿って折り曲げられる第１の側面折り曲げ部を有し、
前記第２のフレキシブルプリント基板は、
前記固体撮像素子を封止するために、前記固体撮像素子における四方の側面のうち、残りの２つの側面に沿って折り曲げられる第２の側面折り曲げ部を有する
（３）に記載の半導体装置。
（５）
前記第１のフレキシブルプリント基板及び前記第２のフレキシブルプリント基板において、前記固体撮像素子における四方の側面に沿って折り曲げられた面は、所定の曲率を有する円弧形状からなる
（４）に記載の半導体装置。
（６）
前記固体撮像素子における四方の側面に沿って折り曲げられた面を、所定の曲率を有する円弧形状とすることで生じた空間を封止するための封止部材をさらに備える
（５）に記載の半導体装置。
（７）
前記封止部材は、樹脂である
（６）に記載の半導体装置。
（８）
前記第１のフレキシブルプリント基板及び前記第２のフレキシブルプリント基板は、折り曲げられる部分にスリットを形成している
（２）乃至（７）のいずれかに記載の半導体装置。
（９）
固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板を、前記受光面に入射する光を透過させる透明部材に固定する工程と、
前記固体撮像素子に設けられるパッド部と、前記フレキシブルプリント基板の配線とを電気的に接続する工程と、
前記フレキシブルプリント基板を、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って折り曲げるとともに、前記固体撮像素子の下面側の面を、前記固体撮像素子の下面に固定する工程と、
前記フレキシブルプリント基板に、前記外部端子を搭載する工程と
を含む半導体装置の製造方法。
（１０）
光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、
前記固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板と
を有し、
前記フレキシブルプリント基板は、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って配置される
半導体装置を備える
電子機器。
１０ 半導体装置， １０１ 固体撮像装置， １０２ 透明部材， １０３，１０３−１，１０３−２ フレキシブルプリント基板， １０４−１，１０４−２ 接着剤， １０５ 接着剤， １０６−１，１０６−２ パッド部， １０７−１，１０７−２ バンプ， １０８ 外部端子， １２５−１，１２５−２，１２６−１，１２６−２ 側面折り曲げ部， １５１−１，１５１−２，１５１−３，１５１−４ 封止部材， ３００ 電子機器， ３０１ 半導体装置

Claims (10)

  1. 光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、
    前記固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板と
    を備え、
    前記フレキシブルプリント基板は、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って配置される
    半導体装置。
  2. 前記フレキシブルプリント基板は、第１のフレキシブルプリント基板と、第２のフレキシブルプリント基板とから構成され、
    前記第１のフレキシブルプリント基板は、前記固体撮像素子における上面、四方の側面のうちの一側面、及び、下面に沿って折り曲げられ、
    前記第２のフレキシブルプリント基板は、前記固体撮像素子における上面、四方の側面のうちの前記一側面と反対側の側面、及び、下面に沿って折り曲げられる
    請求項１に記載の半導体装置。
  3. 前記受光面に入射する光を透過させる透明部材をさらに備え、
    前記第１のフレキシブルプリント基板は、一方の面の一部の領域で、前記固体撮像素子と固定され、他方の面の一部の領域で、前記透明部材と固定され、
    前記第２のフレキシブルプリント基板は、一方の面の一部の領域で、前記固体撮像素子と固定され、他方の面の一部の領域で、前記透明部材と固定される
    請求項２に記載の半導体装置。
  4. 前記第１のフレキシブルプリント基板は、
    前記固体撮像素子を封止するために、前記固体撮像素子における四方の側面のうち、残りの２つの側面に沿って折り曲げられる第１の側面折り曲げ部を有し、
    前記第２のフレキシブルプリント基板は、
    前記固体撮像素子を封止するために、前記固体撮像素子における四方の側面のうち、残りの２つの側面に沿って折り曲げられる第２の側面折り曲げ部を有する
    請求項３に記載の半導体装置。
  5. 前記第１のフレキシブルプリント基板及び前記第２のフレキシブルプリント基板において、前記固体撮像素子における四方の側面に沿って折り曲げられた面は、所定の曲率を有する円弧形状からなる
    請求項４に記載の半導体装置。
  6. 前記固体撮像素子における四方の側面に沿って折り曲げられた面を、所定の曲率を有する円弧形状とすることで生じた空間を封止するための封止部材をさらに備える
    請求項５に記載の半導体装置。
  7. 前記封止部材は、樹脂である
    請求項６に記載の半導体装置。
  8. 前記第１のフレキシブルプリント基板及び前記第２のフレキシブルプリント基板は、折り曲げられる部分にスリットを形成している
    請求項２に記載の半導体装置。
  9. 固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板を、前記受光面に入射する光を透過させる透明部材に固定する工程と、
    前記固体撮像素子に設けられるパッド部と、前記フレキシブルプリント基板の配線とを電気的に接続する工程と、
    前記フレキシブルプリント基板を、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って折り曲げるとともに、前記固体撮像素子の下面側の面を、前記固体撮像素子の下面に固定する工程と、
    前記フレキシブルプリント基板に、前記外部端子を搭載する工程と
    を含む半導体装置の製造方法。
  10. 光電変換素子を有する複数の画素が行列状に２次元配置される画素アレイ部を有する固体撮像素子と、
    前記固体撮像素子の受光面側となる上面側に設けられるパッド部と、前記上面側と反対の下面側に設けられる外部端子とを接続するための配線を有するフレキシブルプリント基板と
    を有し、
    前記フレキシブルプリント基板は、前記上面側の端部の位置が、前記受光面上の空間内の位置とは異なる位置となるように、前記固体撮像素子における各面に沿って配置される
    半導体装置を備える
    電子機器。
JP2015148682A 2015-07-28 2015-07-28 半導体装置及びその製造方法、並びに電子機器 Pending JP2017028226A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015148682A JP2017028226A (ja) 2015-07-28 2015-07-28 半導体装置及びその製造方法、並びに電子機器
US15/743,911 US11171170B2 (en) 2015-07-28 2016-07-14 Image sensor package with flexible printed circuits
PCT/JP2016/070874 WO2017018231A1 (ja) 2015-07-28 2016-07-14 半導体装置及びその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015148682A JP2017028226A (ja) 2015-07-28 2015-07-28 半導体装置及びその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2017028226A true JP2017028226A (ja) 2017-02-02

Family

ID=57886910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015148682A Pending JP2017028226A (ja) 2015-07-28 2015-07-28 半導体装置及びその製造方法、並びに電子機器

Country Status (3)

Country Link
US (1) US11171170B2 (ja)
JP (1) JP2017028226A (ja)
WO (1) WO2017018231A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108606775A (zh) * 2018-03-23 2018-10-02 天津大学 分布式柔性生物电子器件及多层柔性通道的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201096B2 (en) * 2019-07-09 2021-12-14 Texas Instruments Incorporated Packaged device with die wrapped by a substrate
US11765838B2 (en) 2021-08-20 2023-09-19 Apple Inc. Right angle sidewall and button interconnects for molded SiPs
US12148741B2 (en) 2021-08-20 2024-11-19 Apple Inc. Sidewall connections and button interconnects for molded SiPs
JPWO2024009694A1 (ja) * 2022-07-05 2024-01-11

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377757B2 (ja) * 1999-01-04 2003-02-17 シャープ株式会社 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール
CN1185915C (zh) * 2001-06-13 2005-01-19 佳能株式会社 柔性基板、半导体器件、摄像装置和放射线摄像系统
CN1650426A (zh) 2002-12-17 2005-08-03 富士通株式会社 半导体装置及叠层型半导体装置
US20060261458A1 (en) * 2003-11-12 2006-11-23 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US20050104186A1 (en) * 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
TWM264775U (en) 2004-10-21 2005-05-11 Chipmos Technologies Inc Image sensor with multi chip module
JP2006324304A (ja) 2005-05-17 2006-11-30 Yuutekku System:Kk 半導体パッケージ及びイメージセンサー型モジュール
TWI344680B (en) * 2007-04-02 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US9402303B2 (en) * 2013-06-03 2016-07-26 Apple Inc. Flexible printed circuit cables with slits
JP5727076B2 (ja) * 2013-06-27 2015-06-03 キヤノン・コンポーネンツ株式会社 フレキシブルプリント配線板、フレキシブル回路板およびそれを用いた電子装置
US9583445B2 (en) * 2014-03-18 2017-02-28 Apple Inc. Metal electromagnetic interference (EMI) shielding coating along an edge of a ceramic substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108606775A (zh) * 2018-03-23 2018-10-02 天津大学 分布式柔性生物电子器件及多层柔性通道的制备方法

Also Published As

Publication number Publication date
US11171170B2 (en) 2021-11-09
US20180204870A1 (en) 2018-07-19
WO2017018231A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
US11862656B2 (en) Semiconductor device and manufacturing method, and electronic appliance
JP6957112B2 (ja) 固体撮像装置及び電子機器
WO2017018231A1 (ja) 半導体装置及びその製造方法、並びに電子機器
US11043436B2 (en) Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness
JP6743035B2 (ja) 撮像装置、製造方法
KR20180097522A (ko) 고체 촬상 소자 및 전자 장치
CN108886024B (zh) 半导体装置、半导体装置制造方法、集成基板和电子设备
CN108701696B (zh) 玻璃中介层模块、成像装置和电子设备
US9515108B2 (en) Image sensors with contamination barrier structures
CN113658966B (zh) 半导体装置和电子设备
TWI746620B (zh) 相機模組、製造方法及電子機器
JP6910814B2 (ja) 固体撮像装置および電子機器
CN116472609A (zh) 固态摄像元件、制造方法和电子设备