JP2017003894A - 表示装置及び電子機器 - Google Patents

Abstract

【課題】画素ユニットの微細化、ひいては高精細化を実現可能な表示装置、及び、当該表示装置を有する電子機器を提供する。
【解決手段】本開示の表示装置は、発光部を含む画素が行列状に配置されて成る画素アレイ部、及び、画素アレイ部の画素列毎に設けられた信号線に対して映像信号を供給する映像信号供給部を備える。そして、映像信号供給部は、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成る。本開示の電子機器は、上記の構成の表示装置を有する。
【選択図】 図６

Description

本開示は、表示装置及び電子機器に関する。

発光部を含む画素が行列状に配置され、画素列毎に設けられた信号線を通して映像信号を画素に供給する表示装置において、隣接する信号線への映像信号の供給タイミング（書込みタイミング）が異なると、隣接する信号線間に存在する寄生容量を介したカップリングが発生する。すると、隣接する信号線に対して同じレベルの映像信号を書き込んだとしても、画素に書き込む際の信号レベルに、隣接する画素間で差が生じる。その結果、発光部の駆動電流が隣接する画素間で異なるため、画素列に沿ったノイズ、所謂、縦筋状のノイズとなってユニフォーミティ不良として視認されることになる。

特開２００４−１０２３１９号公報

特許文献１には、隣接する画素からのカップリングによる影響を受け難くするために、隣り合う画素列間にシールド部を設けて成る表示装置の発明が開示されているが、画素列毎にシールド部を設けることになるため、画素ユニットの微細化、ひいては高精細化の妨げとなる。ここで、「画素ユニット」とは、１つの画素（あるいは、副画素）とその周辺の配線等を画素単位（あるいは、副画素単位）で含む構成単位を言う。

本開示は、画素ユニットの微細化、ひいては高精細化を実現可能な表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。

上記の目的を達成するための本開示の表示装置は、
発光部を含む画素が行列状に配置されて成る画素アレイ部、及び、
画素アレイ部の画素列毎に設けられた信号線に対して映像信号を供給する映像信号供給部を備え、
映像信号供給部は、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成る。また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。

映像信号供給部が、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成ることで、隣接する複数の信号線に対して複数系統のドライバの各々から同じタイミングで映像信号を供給することが可能となる。そして、隣接する複数の信号線に対する映像信号の供給タイミングが同じであることで、隣接する複数の信号線間に寄生容量が存在してもカップリングが発生しない。これにより、隣接する複数の信号線間にシールド部を設けなくても、カップリングに起因するユニフォーミティの悪化を防止できる。

本開示によれば、隣接する複数の信号線間にシールド部を設けなくても、カップリングに起因するユニフォーミティの悪化を防止できるため、シールド部を省略できる分だけ画素ユニットの微細化、ひいては表示装置の高精細化を実現できる。

尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、アクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。 図２は、画素（画素回路）の回路構成の一例を示す回路図である。 図３は、アクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の一例を説明するためのタイミング波形図である。 図４は、従来例に係る映像信号供給部の構成例を示すブロック図である。 図５Ａは、従来例に係る映像信号供給部におけるスイッチ回路の各スイッチＳＷ₁〜ＳＷ₆及び選択信号ＳＥＬ₁〜ＳＥＬ₆の詳細を示す図であり、図５Ｂは、選択信号ＳＥＬ₁，ＳＥＬ₂及び隣接する信号線の電位Ｓｉｇ₁，Ｓｉｇ₂の波形を示すタイミング波形図である。 図６は、実施例１に係る映像信号供給部の構成例を示すブロック図である。 図７Ａは、実施例１に係る映像信号供給部におけるスイッチ回路の各スイッチＳＷ₁〜ＳＷ₄及び選択信号ＳＥＬ₁〜ＳＥＬ₄の詳細を示す図であり、図７Ｂは、選択信号ＳＥＬ₁，ＳＥＬ₂及び隣接する信号線の電位Ｓｉｇ₁（上），Ｓｉｇ₁（下）の波形を示すタイミング波形図である。 図８は、実施例２に係る映像信号供給部の構成例を示すブロック図である。 図９は、実施例２に係る画素の構成要素の配置例の概略を示す平面パターン図である。 図１０Ａは、４つの副画素ＲＧＢＷがストライプ配列の場合の色配列を示す図であり、図１０Ｂは、４つの副画素ＲＧＢＷがスクエア配列の場合の色配列を示す図である。 図１１は、ストライプ配列の場合の実施例３に係る映像信号供給部の構成例を示すブロック図である。 図１２は、各画素列のスイッチを駆動する選択信号と各信号線に供給される映像信号の波形図である。 図１３Ａは、変形例１に係るスクエア配列の配線構造を模式的に示す斜視図であり、図１３Ｂは、変形例２に係るスクエア配列の配線構造を模式的に示す配線図である。 図１４は、画素（画素回路）の回路構成の他の例を示す回路図である。 図１５Ａは、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの正面図であり、図１５Ｂは、当該デジタルスチルカメラの背面図である。 図１６は、ヘッドマウントディスプレイの外観図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．本開示の技術が適用される表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．セレクタ駆動方式
３．本開示の一実施形態
３−１．実施例１
３−２．実施例２（実施例１の変形例）
３−３．実施例３（実施例２の変形例）
３−４．実施例４（実施例３の変形例；スクエア配列の信号線の配線構造の変形例）
４．電子機器
５．変形例

＜本開示の表示装置及び電子機器、全般に関する説明＞
本開示の表示装置及び電子機器にあっては、複数系統のドライバについて、隣接する複数の信号線に対して同じタイミングで映像信号を供給する構成とすることができる。隣接する複数の信号線に対する映像信号の供給タイミングが同じであることで、隣接する複数の信号線間に寄生容量が存在してもカップリングが発生しない。これにより、隣接する複数の信号線間にシールド部を設けなくても、カップリングに起因するユニフォーミティの悪化を防止できる。

上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、映像信号供給部について、画素アレイ部の画素列毎に設けられた信号線を、複数本を単位とし、当該単位となる複数本の信号線に対して、時分割にて映像信号を供給する構成とすることができる。この映像信号供給部の映像信号の供給方式は、所謂、セレクタ駆動方式である。セレクタ駆動方式は、時分割駆動方式と呼ばれる場合もある。セレクタ駆動では、１つのドライバと単位となる複数本の信号線との間にスイッチを設け、当該スイッチを順次オン／オフすることにより、１つのドライバで複数本の信号線を順次充放電する駆動が行われる。そして、画素への映像信号の書込みは、各信号線への映像信号の供給が終わった後、書込み走査信号に同期して一括して行われる。このセレクタ駆動方式を採用することで、映像信号供給部を構成するドライバの数を削減したり、表示パネルの狭額縁化を実現したりすることができる。

更に、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、隣接する複数の信号線を、互いに近接して設けられた２本の信号線とし、当該２本の信号線に対応する２つの画素列について、２本の信号線の外側に配されている構成とすることができる。換言すれば、２つの画素列の間に２本の信号線が画素列に沿って配線された構成とすることができる。そして、２つの画素列間で２本の信号線を挟んで隣接する画素については、２本の信号線の中間を通る軸線に関して対称な所謂ミラー配置の構成とすることができる。画素は、信号線に供給される映像信号を画素内に書き込む書込みトランジスタを有している。このとき、２本の信号線を挟んで隣接する画素の各書込みトランジスタのゲート電極について、共通の電極から成る構成とすることができる。

更に、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素について、隣接する２つの画素列を単位とするとき、一の２つの画素列に属し、視感度が相対的に高い副画素と、一の２つの画素列に隣接する他の２つの画素列に属し、視感度が相対的に低い副画素とから成る構成とすることができる。このとき、一の２つの画素列の各信号線と他の２つの画素列の各信号線との間には、シールド部がが設けられている構成とすることが好ましい。また、映像信号供給部について、隣接する２本の信号線毎に時分割にて段階的に映像信号を供給する際に、最初の段階で、視感度が相対的に低い副画素が接続された信号線に対して映像信号を供給し、２段階目以降に、視感度が相対的に高い副画素が接続された信号線に対して映像信号を供給する構成とすることができる。

更に、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素について、赤色の副画素、緑色の副画素、青色の副画素、及び、白色の副画素の４つの副画素から成る構成とすることができる。このとき、映像信号供給部について、最初の段階で、赤色の副画素及び青色の副画素の副画素が接続された信号線に対して映像信号を供給し、２段階目以降に、緑色の副画素及び白色の副画素が接続された信号線に対して映像信号を供給する構成とすることが好ましい。また、２本の信号線に対応する２つの画素列間で隣接する画素について、赤色の副画素と青色の副画素との組合せ、及び、緑色の副画素と白色の副画素との組合せから成る構成とすることができる。

＜本開示の技術が適用される表示装置＞
本開示の技術が適用される表示装置として、アクティブマトリクス型表示装置を例示する。アクティブマトリクス型表示装置は、発光部（発光素子／電気光学素子）に流れる電流を、当該発光部と同じ画素回路内に設けられた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を例示することができる。

以下では、画素回路の発光部（発光素子）が、例えば、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子から成る有機ＥＬ表示装置の場合を例に挙げて説明するものとする。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である。

［システム構成］
図１は、アクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。以下では、発光部（発光素子）を含む「画素回路」を単に「画素」と記述する場合がある。

図１に示すように、本例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状（２次元マトリクス状）に２次元配列されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置されて各画素２０を駆動する駆動部とを有する構成となっている。駆動部は、例えば、書込み走査部４０、駆動走査部５０、及び、映像信号供給部６０等から構成されている。

本例では、書込み走査部４０、駆動走査部５０、及び、映像信号供給部６０は、画素アレイ部３０の周辺回路として当該画素アレイ部３０と同じ基板上、即ち、表示パネル７０上に搭載されている。但し、書込み走査部４０、駆動走査部５０、及び、映像信号供給部６０のいくつか、あるいは全部を表示パネル７０の外部に設ける構成を採ることも可能である。また、書込み走査部４０及び駆動走査部５０をそれぞれ、画素アレイ部３０の一方側に配置する構成としているが、画素アレイ部３０を挟んで両側に配置する構成を採ることも可能である。表示パネル７０の基板としては、ガラス基板等の絶縁性基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。

有機ＥＬ表示装置１０は、カラー表示対応の表示装置である。この場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は、複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。

但し、１つの画素については、ＲＧＢの３原色の副画素の組合せに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１（３１₁〜３１_m）と駆動線３２（３２₁〜３２_m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３（３３₁〜３３_n）が画素列毎に配線されている。

走査線３１₁〜３１_mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。駆動線３２₁〜３２_mは、駆動走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３３₁〜３３_nは、映像信号供給部６０の対応する列の出力端にそれぞれ接続されている。

書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際し、走査線３１（３１₁〜３１_m）に対して書込み走査信号ＷＳ（ＷＳ₁〜ＷＳ_m）を順次供給する。これにより、画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査が行われる。

駆動走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部５０は、書込み走査部４０による線順次走査に同期して、駆動線３２（３２₁〜３２_m）に対して発光制御信号ＤＳ（ＤＳ₁〜ＤＳ_m）を供給することによって画素２０の発光／非発光（消光）の制御を行う。

映像信号供給部６０は、輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合がある）Ｖ_sigと基準電圧Ｖ_ofsとを選択的に信号線３３₁〜３３_nに供給する。ここで、基準電圧Ｖ_ofsは、映像信号の信号電圧Ｖ_sigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正に用いられる。映像信号供給部６０は、データドライバ６１（図４参照）の数の削減し、表示パネル７０の狭額縁化を図るために、周知のセレクタ駆動方式を採用している。セレクタ駆動方式の詳細については後述する。

映像信号供給部６０から択一的に信号線３３₁〜３３_nに供給される信号電圧Ｖ_sig／基準電圧Ｖ_ofsは、画素アレイ部３０の各画素２０に対して、書込み走査部４０による走査によって選択された画素行の単位で書き込まれる。すなわち、本例に係る有機ＥＬ表示装置１０は、信号線３３₁〜３３_nに供給された信号電圧Ｖ_sigを、画素アレイ部３０の各画素２０に対して、行（ライン）単位で書き込む形態を採っている。

［画素回路］
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とから構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４に対してカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３、発光制御トランジスタ２４、保持容量２５、及び、補助容量２６を有する構成となっている。尚、本例では、画素２０をシリコン基板のような半導体基板上に形成することを想定し、駆動トランジスタ２２として、Ｐチャネル型のトランジスタを用いる構成を採っている。

また、本例では、書込みトランジスタ２３及び発光制御トランジスタ２４についても、駆動トランジスタ２２と同様に、Ｐチャネル型のトランジスタを用いる構成を採っている。従って、駆動トランジスタ２２、書込みトランジスタ２３、及び、発光制御トランジスタ２４は、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲートの４端子となっている。バックゲートには、電源電圧Ｖ_ddが印加される。

但し、書込みトランジスタ２３及び発光制御トランジスタ２４については、スイッチ素子として機能するスイッチングトランジスタであることから、Ｐチャネル型のトランジスタに限られるものではない。従って、書込みトランジスタ２３及び発光制御トランジスタ２４は、Ｎチャネル型のトランジスタでも、Ｐチャネル型とＮチャネル型が混在した構成のものでもよい。

上記の構成の画素２０において、書込みトランジスタ２３は、映像信号供給部６０から信号線３３に供給される信号電圧Ｖ_sigをサンプリングすることによって画素２０内に書き込む。発光制御トランジスタ２４は、電源電圧Ｖ_ddのノードと駆動トランジスタ２２のソース電極との間に接続され、発光制御信号ＤＳによる駆動の下に、有機ＥＬ素子２１の発光／非発光を制御する。

保持容量２５は、駆動トランジスタ２２のゲート電極とソース電極との間に接続されている。この保持容量２５は、書込みトランジスタ２３によって書き込まれた信号電圧Ｖ_sigを保持する。駆動トランジスタ２２は、保持容量２５の保持電圧に応じた駆動電流を有機ＥＬ素子２１に流すことによって有機ＥＬ素子２１を駆動する。

補助容量２６は、駆動トランジスタ２２のソース電極と、固定電位のノード、例えば、電源電圧Ｖ_ddのノードとの間に接続されている。この補助容量２６は、信号電圧Ｖ_sigを書き込んだときに駆動トランジスタ２２のソース電位が変動するのを抑制するとともに、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsを駆動トランジスタ２２の閾値電圧Ｖ_thにする作用を為す。

［基本的な回路動作］
続いて、アクティブマトリクス型有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて説明する。

図３のタイミング波形図には、信号線３３の電位Ｖ_ofs／Ｖ_sig、発光制御信号ＤＳ、書込み走査信号ＷＳ、駆動トランジスタ２２のソース電位Ｖ_s、ゲート電位Ｖ_g、及び、有機ＥＬ素子２１のアノード電位Ｖ_anoのそれぞれの変化の様子を示している。図３のタイミング波形図では、ゲート電位Ｖ_gの波形については一点鎖線で図示している。

尚、書込みトランジスタ２３及び発光制御トランジスタ２４がＰチャネル型であるため、書込み走査信号ＷＳ及び発光制御信号ＤＳの低電位の状態がアクティブ状態となり、高電位の状態が非アクティブ状態となる。そして、書込みトランジスタ２３及び発光制御トランジスタ２４は、書込み走査信号ＷＳ及び発光制御信号ＤＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。

時刻ｔ₈で、発光制御信号ＤＳが非アクティブ状態となり、発光制御トランジスタ２４が非導通状態となることで、保持容量２５に保持されていた電荷が駆動トランジスタ２２を通して放電される。そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが、当該駆動トランジスタ２２の閾値電圧Ｖ_th以下になると、駆動トランジスタ２２がカットオフする。

駆動トランジスタ２２がカットオフすると、有機ＥＬ素子２１への電流供給の経路が遮断されるため、有機ＥＬ素子２１のアノード電位Ｖ_anoが徐々に低下する。やがて、有機ＥＬ素子２１のアノード電位Ｖ_anoが、有機ＥＬ素子２１の閾値電圧Ｖ_thel以下になると、有機ＥＬ素子２１が完全に消光状態となる。その後、時刻ｔ₁で、発光制御信号ＤＳがアクティブ状態となり、発光制御トランジスタ２４が導通状態となることで、次の１Ｈ期間（Ｈは１水平期間）に入る。これにより、ｔ₈−ｔ₁の期間が消光期間となる。

発光制御トランジスタ２４が導通状態となることで、駆動トランジスタ２２のソース電極には電源電圧Ｖ_ddが書き込まれる。そして、駆動トランジスタ２２のソース電位Ｖ_sの上昇に連動して、ゲート電位Ｖ_gも上昇する。その後時刻ｔ₂で、書込み走査信号ＷＳがアクティブ状態となることで、書込みトランジスタ２３が導通状態になり、信号線３３の電位をサンプリングする。このとき、信号線３３には、基準電圧Ｖ_ofsが供給された状態にある。従って、書込みトランジスタ２３によるサンプリングによって、駆動トランジスタ２２のゲート電極に基準電圧Ｖ_ofsが書き込まれる。これにより、保持容量２５には、（Ｖ_dd−Ｖ_ofs）の電圧が保持される。

ここで、後述する閾値補正動作（閾値補正処理）を行うには、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsを、当該駆動トランジスタ２２の閾値電圧Ｖ_thを超える電圧に設定しておく必要がある。そのため、｜Ｖ_gs｜＝｜Ｖ_dd−Ｖ_ofs｜＞｜Ｖ_th｜となる関係に各電圧値が設定されることになる。

このように、駆動トランジスタ２２のゲート電位Ｖ_gを基準電圧Ｖ_ofsに設定する初期化動作が、次の閾値補正動作を行う前の準備（閾値補正準備）の動作である。従って、基準電圧Ｖ_ofsが、駆動トランジスタ２２のゲート電位Ｖ_gの初期化電圧ということになる。

次に、時刻ｔ₃で、発光制御信号ＤＳが非アクティブ状態になり、発光制御トランジスタ２４が非導通状態になると、駆動トランジスタ２２のソース電位Ｖ_sがフローティングとなる。そして、駆動トランジスタ２２のゲート電位Ｖ_gが基準電圧Ｖ_ofsに保たれた状態で閾値補正動作が開始される。すなわち、駆動トランジスタ２２のゲート電位Ｖ_gから閾値電圧Ｖ_thを減じた電位（Ｖ_ofs−Ｖ_th）に向けて、駆動トランジスタ２２のソース電位Ｖ_sが下降（低下）を開始する。

このように、駆動トランジスタ２２のゲート電位Ｖ_gの初期化電圧Ｖ_ofsを基準とし、当該初期化電圧Ｖ_ofsから閾値電圧Ｖ_thを減じた電位（Ｖ_ofs−Ｖ_th）に向けて駆動トランジスタ２２のソース電位Ｖ_sを変化させる動作が閾値補正動作となる。この閾値補正動作が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが、駆動トランジスタ２２の閾値電圧Ｖ_thに収束する。この閾値電圧Ｖ_thに相当する電圧は保持容量２５に保持される。このとき、駆動トランジスタ２２のソース電位Ｖ_sは、Ｖ_s＝Ｖ_ofs−Ｖ_thとなる。

そして、時刻ｔ₄で、書込み走査信号ＷＳが非アクティブ状態になり、書込みトランジスタ２３が非導通状態になると、閾値補正期間が終了する。その後、映像信号供給部６０から信号線３３に映像信号の信号電圧Ｖ_sigが出力され、信号線３３の電位が基準電圧Ｖ_ofsから信号電圧Ｖ_sigに切り替わる。

次に、時刻ｔ₅で、書込み走査信号ＷＳがアクティブ状態になることで、書込みトランジスタ２３が導通状態になり、信号電圧Ｖ_sigをサンプリングして画素２０内に書き込む。この書込みトランジスタ２３による信号電圧Ｖ_sigの書込み動作により、駆動トランジスタ２２のゲート電位Ｖ_gが信号電圧Ｖ_sigになる。

この映像信号の信号電圧Ｖ_sigの書込みの際に、駆動トランジスタ２２のソース電極と電源電圧Ｖ_ddのノードとの間に接続されている補助容量２６は、駆動トランジスタ２２のソース電位Ｖ_sが変動するのを抑える作用を為す。そして、映像信号の信号電圧Ｖ_sigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖ_thが保持容量２５に保持された閾値電圧Ｖ_thに相当する電圧と相殺される。

このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが、信号電圧Ｖ_sigに応じて拡大するが、駆動トランジスタ２２のソース電位Ｖ_sは依然としてフローティングの状態にある。そのため、保持容量２５の充電電荷は、駆動トランジスタ２２の特性に応じて放電される。そして、このとき駆動トランジスタ２２に流れる電流によって有機ＥＬ素子２１の等価容量Ｃ_elの充電が開始される。

有機ＥＬ素子２１の等価容量Ｃ_elが充電されることにより、駆動トランジスタ２２のソース電位Ｖ_sが時間が経過するにつれて徐々に下降していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖ_thの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsは当該駆動トランジスタ２２の移動度ｕに依存したものとなる。尚、駆動トランジスタ２２の移動度ｕは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。

ここで、駆動トランジスタ２２のソース電位Ｖ_sの下降分は、保持容量２５の充電電荷を放電するように作用する。換言すれば、駆動トランジスタ２２のソース電位Ｖ_sの下降分（変化量）は、保持容量２５に対して負帰還がかけられたことになる。従って、駆動トランジスタ２２のソース電位Ｖ_sの下降分は負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉ_dsに応じた帰還量で保持容量２５に対して負帰還をかけることにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsの移動度ｕに対する依存性を打ち消すことができる。この打ち消す動作（打ち消す処理）が、駆動トランジスタ２２の移動度ｕの画素毎のばらつきを補正する移動度補正動作（移動度補正処理）である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖ_in（＝Ｖ_sig−Ｖ_ofs）が大きい程ドレイン−ソース間電流Ｉ_dsが大きくなるため、負帰還の帰還量の絶対値も大きくなる。従って、映像信号の信号振幅Ｖ_in、即ち、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Ｖ_inを一定とした場合、駆動トランジスタ２２の移動度ｕが大きいほど負帰還の帰還量の絶対値も大きくなるため、画素毎の移動度ｕのばらつきを取り除くことができる。

時刻ｔ₆で、書込み走査信号ＷＳが非アクティブ状態になり、書込みトランジスタ２３が非導通状態になることで、信号書込み＆移動度補正期間が終了する。移動度補正を行った後、時刻ｔ₇で、発光制御信号ＤＳがアクティブ状態になることで、発光制御トランジスタ２４が導通状態になる。これにより、電源電圧Ｖ_ddのノードから発光制御トランジスタ２４を通して駆動トランジスタ２２に電流が供給される。

このとき、書込みトランジスタ２３が非導通状態にあることで、駆動トランジスタ２２のゲート電極は信号線３３から電気的に切り離されてフローティング状態にある。ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２５が接続されていることにより、駆動トランジスタ２２のソース電位Ｖ_sの変動に連動してゲート電位Ｖ_gも変動する。

すなわち、駆動トランジスタ２２のソース電位Ｖ_s及びゲート電位Ｖ_gは、保持容量２５に保持されているゲート−ソース間電圧Ｖ_gsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖ_sは、トランジスタの飽和電流に応じた有機ＥＬ素子２１の発光電圧Ｖ_oledまで上昇する。

このように、駆動トランジスタ２２のゲート電位Ｖ_gがソース電位Ｖ_sの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２５に保持されたゲート−ソース間電圧Ｖ_gs、即ち、保持容量２５の両端間電圧を保持したまま、駆動トランジスタ２２のゲート電位Ｖ_g及びソース電位Ｖ_sが変動する動作である。

そして、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉ_dsに応じて有機ＥＬ素子２１のアノード電位Ｖ_anoが上昇する。やがて、有機ＥＬ素子２１のアノード電位Ｖ_anoが有機ＥＬ素子２１の閾値電圧Ｖ_thelを超えると、有機ＥＬ素子２１に駆動電流が流れ始めるため、有機ＥＬ素子２１が発光を開始する。

但し、上述したような閾値補正や移動度補正に関しては、本開示の技術において必須の動作ではない。また、上述したような各種補正や発光等に関しても、そのような動作やタイミングに限られるものではない。

［セレクタ駆動方式］
映像信号供給部６０が駆動方式として採用するセレクタ駆動方式は、データドライバ６１（図４参照）の１つの出力に対して、信号線３３₁〜３３_nを、複数の信号線を単位（組）として割り当て、データドライバ６１から時系列で出力される信号電圧Ｖ_sigを、単位となる複数の信号線に対して時分割にて（時間分割的に）分配する駆動方式である。以下では、理解を容易にするために、映像信号の信号電圧Ｖ_sigを信号線３３₁〜３３_nに対して供給する場合について説明する。セレクタ駆動方式を採用することにより、信号線３３₁〜３３_n毎にデータドライバ６１を設ける場合よりも、データドライバ６１の数を大幅に削減できるため、表示パネル７０の狭額縁化を図ることができる。

（従来例に係る映像信号供給部）
ここで、従来例に係る映像信号供給部６０の構成について、図４を用いて説明する。図４は、従来例に係る映像信号供給部６０の構成例を示すブロック図である。ここでは、カラー画像の単位となる１つの画素がＲＧＢの３つの副画素から成り、３つの副画素ＲＧＢが画素列単位で配列されるストライプ配列の場合を例示している。また、時分割数（単位となる信号線の本数）ｘを６（ｘ＝６）としている。

図４に示すように、映像信号供給部６０は、データドライバ６１とセレクタ回路６２とを有する構成となっている。データドライバ６１は、例えば、シフトレジスタ６１１、ＤＡ（デジタル−アナログ）変換回路６１２、及び、アンプ６１３等から成り、隣接する６本の信号線、図示の例では信号線３３₁〜３３₆に対して１個設けられている。すなわち、本例の場合、データドライバ６１は、６本の信号線を単位として複数個設けられることになる。セレクタ回路６２は、データドライバ６１の出力ノード（出力端）Ｎと６本の信号線３３₁〜３３₆の各一端との間に接続されたスイッチＳＷ₁〜ＳＷ₆と、これらスイッチＳＷ₁〜ＳＷ₆を駆動するドライバ６２１とから構成されている。ドライバ６２１は、スイッチＳＷ₁〜ＳＷ₆を時分割にて順次駆動する選択信号ＳＥＬ₁〜ＳＥＬ₆を順に出力する。

上記の従来例に係る映像信号供給部６０によれば、セレクタ駆動（時分割駆動）の単位となる６本の信号線３３₁〜３３₆に対して、データドライバ６１から映像信号が時分割にて順番に供給されることになる。従って、６本の信号線３３₁〜３３₆において、隣接する信号線への映像信号の供給タイミング（書込みタイミング）が異なる。すなわち、隣接する一方の信号線に映像信号を書き込んだとき、他方の信号線は電気的にフローティング状態にある。

一方で、通常、隣接する信号線間に寄生容量Ｃ₀が存在する（図５Ａ参照）。そして、隣接する信号線、例えば図５Ａの例では、信号線３３₁と信号線３３₂、信号線３３₂と信号線３３₃、・・・への映像信号の供給タイミングが異なると、隣接する信号線間に寄生容量Ｃ₀が存在することで、図５Ｂに示すように、寄生容量Ｃ₀を介してカップリング（容量性カップリング）が発生する。すると、隣接する信号線に対して同じレベルの映像信号を書き込んだとしても、画素２０に書き込む際の信号レベルに隣接する画素２０，２０間で差が生じる。

その結果、有機ＥＬ素子２１の駆動電流が隣接する画素２０，２０間で異なるために、画素列に沿ったノイズ、所謂、縦筋状のノイズとなってユニフォーミティ不良として視認されることになる。この容量性カップリングに起因するユニフォーミティ不良を改善するために、隣り合う画素列（隣接する信号線間）間にシールド部を設ける構成を採ると、画素列毎にシールド部を設けることになるため、画素ユニットの微細化、ひいては表示装置の高精細化の妨げとなる。

＜本開示の一実施形態＞
本開示の一実施形態では、セレクタ駆動方式を採用する映像信号供給部６０を備える有機ＥＬ表示装置１０において、当該映像信号供給部６０が、隣接する複数の信号線の各々に対応した設けられた複数系統のデータドライバから成ることを特徴としている。これにより、隣接する複数の信号線、例えば図５Ａの例では、信号線３３₁と信号線３３₂、信号線３３₃と信号線３３₄、信号線３３₅と信号線３３₆に対して複数系統のドライバの各々から同じタイミングで映像信号を供給することが可能となる。

本実施形態で言う「隣接する信号線」とは、隣接する信号線間に他の配線が存在しないことを言う。そして、隣接する信号線に対する映像信号の供給タイミングが同じであることで、隣接する信号線間に寄生容量₀が存在してもカップリングが発生しない。これにより、隣接する信号線間、例えば図５Ａの例では、信号線３３₁と信号線３３₂の間、信号線３３₃と信号線３３₄の間、及び、信号線３３₅と信号線３３₆の間にシールド部を設けなくて済む。

但し、信号線３３₂と信号線３３₃の間、及び、信号線３３₄と信号線３３₅の間では、映像信号の供給タイミングが異なるため、信号線３３₂と信号線３３₃の間、及び、信号線３３₄と信号線３３₅の間にはシールド部を設ける必要がある。しかし、隣接する２本の信号線（画素列）を単位として、シールド部を省略できるため、その分だけ画素ユニットの微細化、ひいては表示装置の高精細化を実現できる。また、容量性カップリングに起因するユニフォーミティの悪化を防止できる。ここでは、「隣接する複数の信号線」を、「隣接する２本の信号線」としたが、２本の信号線に限られるものではない。

以下に、本実施形態の具体的な実施例について説明する。

［実施例１］
図６は、実施例１に係る映像信号供給部６０の構成例を示すブロック図である。実施例１では、カラー画像の単位となる１つの画素がＲＧＢの３つの副画素から成り、３つの副画素ＲＧＢが画素列単位で配列されたストライプ配列の場合を例示している。また、実施例１では、時分割数（単位となる信号線の本数）ｘを８（ｘ＝８）としている。これにより、８本の信号線を単位としてデータドライバが設けられることになる。

但し、従来技術では、８本の信号線を単位としてデータドライバが１個ずつ設けられるのに対し、実施例１にあっては、８本の信号線の単位毎にデータドライバを２系統設ける構成を採っている。尚、ここでは、単位となる信号線の本数を８本としているが、８本に限られるものではなく、また、データドライバに関しても２系統に限られものではなく、３系統以上であってもよい。図６には、図面の簡略化のために、１列目〜８列目の８本の信号線３３₁〜３３₈を図示しいてる。

図６に示すように、実施例１に係る映像信号供給部６０は、例えば８本の信号線３３₁〜３３₈に対して２系統のデータドライバ６１_{_1}，６１_{_2}が設けられた構成となっている。２系統のデータドライバ６１_{_1}，６１_{_2}は、画素（副画素）２０が行列状に２次元配列されて成る画素アレイ部３０を挟んで、上下に配置されている。図６には、図面の簡略化のために、２行分の画素２０の配列を図示している。

画素アレイ部３０の上側に配置されたデータドライバ６１_{_1}は、８本の信号線３３₁〜３３₈のうち、奇数列の４本の信号線３３₁，３３₃，３３₅，３３₇に対する映像信号の供給を担う。画素アレイ部３０の下側に配置されたデータドライバ６１_{_2}は、８本の信号線３３₁〜３３₈のうち、偶数列の４本の信号線３３₂，３３₄，３３₆，３３₈に対する映像信号の供給を担う。

データドライバ６１_{_1}において、アンプ６１３の出力ノードＮ₁と４本の信号線３３₁，３３₃，３３₅，３３₇との間にはスイッチＳＷ₁，ＳＷ₂，ＳＷ₃，ＳＷ₄が接続されている。同様に、データドライバ６１_{_2}において、アンプ６１３の出力ノードＮ₂と４本の信号線３３₂，３３₄，３３₆，３３₈との間にはスイッチＳＷ₁，ＳＷ₂，ＳＷ₃，ＳＷ₄が接続されている。

そして、１列目のスイッチＳＷ₁と２列目のスイッチＳＷ₁とが選択信号ＳＥＬ₁によって同時に駆動され、３列目のスイッチＳＷ₂と４列目のスイッチＳＷ₂とが選択信号ＳＥＬ₂によって同時に駆動される。また、５列目のスイッチＳＷ₃と６列目のスイッチＳＷ₃とが選択信号ＳＥＬ₃によって同時に駆動され、７列目のスイッチＳＷ₄と８列目のスイッチＳＷ₄とが選択信号ＳＥＬ₄によって同時に駆動される。これにより、１列目の信号線３３₁と２列目の信号線３３₂、３列目の信号線３３₃と４列目の信号線３３₄、５列目の信号線３３₅と６列目の信号線３３₆、７列目の信号線３３₇と８列目の信号線３３₈に、２系統のデータドライバ６１_{_1}，６１_{_2}から同じタイミングで映像信号が供給されることになる。

例えば、図７Ａに示すように、１列目のスイッチＳＷ₁と２列目のスイッチＳＷ₁とが同時に選択信号ＳＥＬ₁によって駆動される。これにより、１列目のスイッチＳＷ₁と２列目のスイッチＳＷ₁とが同時にオン（導通）状態になるため、データドライバ６１_{_1}から出力される映像信号が１列目の信号線３３₁に、データドライバ６１_{_2}から出力される映像信号が２列目の信号線３３₂に同じタイミングで供給される。

一方で、通常、信号線３３₁，３３₂間には、図７Ａに示すように、寄生容量Ｃ₀が存在する。しかし、信号線３３₁，３３₂間に寄生容量Ｃ₀が存在していても、隣接する信号線３３₁，３３₂に対する映像信号の供給タイミングが同じであり、共にフローティング状態にはないため、図７Ｂに示すように、寄生容量Ｃ₀を介したカップリングは発生しない。図７Ｂにおいて、隣接信号線の電位Ｓｉｇ₁のＳｉｇ₁（上）は、上側のデータドライバ６１_{_1}から映像信号が供給される１列目の信号線３３₁の電位を表わし、Ｓｉｇ₁（下）は、下側のデータドライバ６１_{_2}から映像信号が供給される２列目の信号線３３₂の電位を表わしている。

３列目の信号線３３₃と４列目の信号線３３₄、５列目の信号線３３₅と６列目の信号線３３₆、７列目の信号線３３₇と８列目の信号線３３₈の間においても、同様のことが言える。このように、隣接する信号線間に寄生容量Ｃ₀が存在してもカップリングが発生しないことで、隣接する信号線間シールド部を設けなくて済む。例えば図６の例では、信号線３３₁と信号線３３₂の間、信号線３３₃と信号線３３₄の間、信号線３３₅と信号線３３₆の間及び、信号線３３₇と信号線３３₈の間にシールド部を設けなくて済む。

但し、信号線３３₂と信号線３３₃の間、信号線３３₄と信号線３３₅の間、及び、信号線３３₆と信号線３３₇の間では、映像信号の供給タイミングが異なる。そのため、信号線３３₂と信号線３３₃の間、信号線３３₄と信号線３３₅の間、及び、信号線３３₆と信号線３３₇の間には、図６に示すように、シールド部３５を設ける構成とすることが好ましい。その場合でも、隣接する２本の信号線（画素列）を単位としてシールド部３５を省略できるため、各信号線間にシールド部３５を設ける場合に比べて、画素ユニットの微細化、ひいては表示装置の高精細化を実現できる。また、容量性カップリングの発生を抑えることができるため、当該容量性カップリングに起因するユニフォーミティの悪化を防止できる。

限定されるものではないが、シールド部３５としては、例えば、複数の柱状の導体部が離間して配列されてたシールド壁と、当該シールド壁に対して所定の固定電位を与えるシールド配線とから成るシールド部など、周知の構成のものを用いることができる。

実施例１では、２系統のデータドライバ６１_{_1}，６１_{_2}を、画素アレイ部３０を挟んで上下両側に配置し、上下両側から信号線に対して２本単位で映像信号を供給する構成としたが、これに限られるものではない。すなわち、２系統のデータドライバ６１_{_1}，６１_{_2}を、上下の一方側にまとめて配置する構成を採ることも可能である。また、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる場合には、２系統のデータドライバ６１_{_1}，６１_{_2}をそれぞれ異なるレイヤーに形成し、各レイヤーを積層する積層構造とすることも可能である。

また、実施例１では、隣り合う２本の信号線を単位として、２系統のデータドライバ６１_{_1}，６１_{_2}から映像信号を同時に供給する構成を例に挙げたが、単位となる信号線は２本に限られるものではなく、３本以上であってもよい。この場合、単位となる信号線の本数に対応してデータドライバも複数系統設けられることになる。以下の実施例においても同様である。

［実施例２］
実施例２は、実施例１の変形例である。実施例１では、図６に示すように、行方向において信号線、画素列、信号線、画素列、・・・という具合に、隣り合う画素列間に信号線を１本ずつ設けた構成となっている。これに対して、実施例２では、隣り合う画素列間に信号線を２本ずつ設けた構成となっている。より具体的には、隣接する２本の信号線を近接して設け、これら２本の信号線に対応する２つの画素列を、２本の信号線の外側に配した構成となっている。

図８は、実施例２に係る映像信号供給部６０の構成例を示すブロック図である。図８に示すように、１列目の信号線３３₁と２列目の信号線３３₂とが近接して設けられ、これら信号線３３₁，３３₂に対応するＲの画素列とＧの画素列とが、信号線３３₁，３３₂の外側に配されている。また、３列目の信号線３３₃と４列目の信号線３３₄とが近接して設けられ、これら信号線３３₃，３３₄に対応するＢの画素列とＲの画素列とが、信号線３３₃，３３₄の外側に配されている。以下、同様の繰り返しとなっている。

１列目の信号線３３₁と２列目の信号線３３₂、３列目の信号線３３₃と４列目の信号線３３₄、・・・には、２系統のデータドライバ６１_{_1}，６１_{_2}から映像信号が同じタイミングで供給される。これにより、カップリングが発生しないため、１列目の信号線３３₁と２列目の信号線３３₂、３列目の信号線３３₃と４列目の信号線３３₄、・・・は近接配置が可能である。但し、２列目の信号線３３₂と３列目の信号線３３₃、４列目の信号線３３₄と５列目の信号線３３₅、・・・に対する映像信号の供給タイミングが異なる。そのため、図８に示すように、２目目Ｇの画素列と３列目のＢの画素列との間、４列目のＲの画素列と５列目のＧの画素列との間、・・・にはシールド部３５が設けられている。

図９は、実施例２に係る画素２０の構成要素の配置例の概略を示す平面パターン図である。図９には、図２に示す画素２０の構成要素のうち、駆動トランジスタ２２及び書込みトランジスタ２３のみを図示している。ここでは、近接して設けられた２本の信号線及びその外側に配される２つの画素列として、代表して、１列目の信号線３３₁及び２列目の信号線３３₂と、１列目のＲの画素列及び２列目のＧの画素列を例に挙げて説明することとする。

図９に示すように、１列目、２列目のＲＧの画素列間で２本の信号線３３₁，３３₂を挟んで隣接する画素２０、即ちＲの副画素及びＧの副画素は、信号線３３₁，３３₂の中間を通る軸線Ｏに関して対称（線対称）に配置（所謂、ミラー反転配置）されている。そして、Ｒの副画素及びＧの副画素において、信号線３３₁，３３₂に供給される映像信号を画素内に書き込む書込みトランジスタ２３のゲート電極２３_Gは、共通の電極から構成されている。この共通の電極から成るゲート電極２３_Gは、コンタクト部３６を介して走査線３１に電気的に接続されている。

このように、２本の信号線３３₁，３３₂を挟んで隣接する画素（副画素）２０，２０をミラー反転配置とし、両画素２０，２０の書込みトランジスタ２３のゲート電極２３_Gを共通の電極とすることで、表示装置のより高精細化を図ることができる。すなわち、隣接する画素２０，２０の書込みトランジスタ２３のゲート電極２３_Gを別電極とし、それぞれコンタクト部３６を介して走査線３１に電気的に接続する構成を採る場合に比べて、画素ユニットのより微細化を図ることができるため、表示装置のより高精細化を実現できる。

［実施例３］
実施例３は、実施例２の変形例である。実施例１及び実施例２は、カラー画像の単位となる１つの画素がＲＧＢの３つの副画素から成る例である。これに対して、実施例３は、カラー画像の単位となる１つの画素がＲＧＢＷの４つの副画素から成る例である。ＲＧＢの３つの副画素に、Ｗ（白色）光を発光する副画素を加えることにより、輝度の向上を図ることができる。

カラー画像の単位となる１つの画素がＲＧＢＷの４つの副画素から成る場合において、副画素の配列として、図１０Ａに示すストライプ配列や図１０Ｂに示すスクエア配列（正方配列）を例示することができる。図１０Ａに示すストライプ配列では、１列目から順にＲＢＧＷの色配列となっている。この色配列に限られるものではないが、後述する理由により、この色配列が好ましい。但し、ＲとＢ、ＧとＷは入れ替わってもよい。また、図１０Ｂに示すスクエア配列では、ＲとＢ、ＷとＧが横に並び、これらの組が上下に並ぶ色配列となっている。この色配列に限られるものではないが、後述する理由により、この色配列が好ましい。但し、ＲとＢ、ＧとＷは入れ替わってもよい。

図１１は、ストライプ配列の場合の実施例３に係る映像信号供給部の構成例を示すブロック図である。図１０Ａに示すストライプ配列において、ＧとＷの副画素は視感度が相対的に高い副画素であり、ＲとＢの副画素は視感度が相対的に低い副画素である。そして、実施例３にあっては、カラー画像の単位となる１つの画素は、隣接する２つの画素列を単位とするとき、一の２つの画素列に属し、視感度が相対的に高い副画素と、一の２つの画素列に隣接する他の２つの画素列に属し、視感度が相対的に低い副画素とから成る。以下に、実施例３に係る映像信号供給部６０について具体的に説明する。

図１１に示すように、１列目の信号線３３₁と２列目の信号線３３₂とが近接して設けられ、これら信号線３３₁，３３₂に対応するＲの画素列とＢの画素列とが、信号線３３₁，３３₂の外側に配されている。また、３列目の信号線３３₃と４列目の信号線３３₄とが近接して設けられ、これら信号線３３₃，３３₄に対応するＧの画素列とＷの画素列とが、信号線３３₃，３３₄の外側に配されている。以下、同様の繰り返しとなっている。

このストライプ配列の４つの副画素ＲＢＧＷを、上下２系統のデータドライバ６１_{_1}，６１_{_2}は、２色毎にその駆動を担うことになる。すなわち、１列目の信号線３３₁と２列目の信号線３３₂、３列目の信号線３３₃と４列目の信号線３３₄、・・・には、２系統のデータドライバ６１_{_1}，６１_{_2}から映像信号が同じタイミングで供給される。これにより、カップリングが発生しないため、１列目の信号線３３₁と２列目の信号線３３₂、３列目の信号線３３₃と４列目の信号線３３₄、・・・は近接配置が可能である。但し、２列目の信号線３３₂と３列目の信号線３３₃、４列目の信号線３３₄と５列目の信号線３３₅、・・・に対する映像信号の供給タイミングが異なる。そのため、２目目Ｂの画素列と３列目のＧの画素列との間、４列目のＷの画素列と５列目のＲの画素列との間、・・・にはシールド部３５が設けられる構成とすることが好ましい。

セレクタ駆動の映像信号供給部６０において、２系統のデータドライバ６１_{_1}，６１_{_2}からは、２列単位で各画素列の信号線３３₁，３３₂，・・・に設けられたスイッチＳＷ₁，ＳＷ₂，・・・に対して順番に選択信号ＳＥＬ₁，ＳＥＬ₂，・・・が印加される。図１２に、各画素列のスイッチＳＷ₁，ＳＷ₂，・・・を駆動する選択信号ＳＥＬ₁，ＳＥＬ₂，・・・と各信号線３３₁，３３₂，・・・に供給される映像信号の波形図を示す。

２系統のデータドライバ６１_{_1}，６１_{_2}から信号線３３₁，３３₂，・・・に対して映像信号を時分割にて段階的に（順番に）供給するセレクタ駆動では、図１２に示すように、最初の段階（１段目）で書き込む映像信号のセトリングが配線抵抗等の影響で不十分となる。これにより、最初の段階で信号線３３₁，３３₂にホールドされる信号電圧Ｖ_sig1が、２段階目以降に信号線３３₃，３３₄，・・・にホールドされる信号電圧Ｖ_sig2，・・・とずれる（異なる）場合がある。

そして、最初の段階で信号電圧Ｖ_sig1が書き込まれる副画素が視感度の高い副画素ＧＷだと、信号電圧Ｖ_sig1のずれが縦筋状のノイズとして視認され易くなる懸念がある。このような観点から、実施例３では、１列目から順にＲＢＧＷの色配列となる構成、即ち、１列目、２列目が視感度が相対的に低い副画素ＲＢ、３列目、４列目が視感度が相対的に高い副画素ＧＷの色配列となる構成を採っている。但し、ＲとＢ、ＧとＷは入れ替わってもよい。

これにより、隣接する２本の信号線毎に時分割にて段階的に映像信号を供給する際に、最初の段階で、視感度が低い副画素ＲＢが接続された信号線３３₁，３３₂に映像信号が供給される。また、２段階目以降に、視感度が高い副画素ＧＷが接続された信号線３３₃，３３₄に映像信号が供給される。その結果、最初の段階の信号電圧Ｖ_sig1が、２段階目以降の信号電圧Ｖ_sig2，・・・に対してずれがあったとしても、最初の段階で信号電圧Ｖ_sig1が書き込まれるのは視感度が低い副画素ＲＢであるために、信号電圧Ｖ_sig1のずれが縦筋状のノイズとして視認され難くなる。

上述したことから、カラー画像を形成する単位となる１つの画素がＲＧＢＷの４つの副画素から成る場合、２色ずつ上下２系統のデータドライバ６１_{_1}，６１_{_2}に割り振る際には、Ｒ（赤）−Ｇ（緑）、Ｂ（青）−Ｗ（白）のペアとすることが最適であると考えられる。また、隣接２画素（副画素）同時書込みを考えると、４つの副画素ＲＧＢＷをストライプ配列する場合は図１０Ａの色配列、スクエア配列する場合は図１０Ｂの色配列とすることが望ましい。

［実施例４］
実施例４は、実施例３の変形例であり、特に、図１０Ｂに示すスクエア配列の信号線の配線構造の変形例である。

図１０Ｂの例では、対となるＲＢの２つの副画素の間に信号線３３₁，３３₂を配線し、対となるＧＷの２つの副画素の間に信号線３３₃，３３₄を配線し、信号線３３₁，３３₂と信号線３３₃，３３₄との間にシールド部３５を設けた配線構造となっている。この配線構造は、平面的に信号線３３₁，３３₂，・・・を配線した構造である。従って、表示パネル７０の基板として、ガラス基板等の絶縁性基板を用いる場合にも、シリコン基板等の半導体基板を用いる場合にも適用できる配線構造である。

図１３Ａに、スクエア配列の配線構造の変形例１を模式的に示し、図１３Ｂに、スクエア配列の配線構造の変形例２を模式的に示す。これらの変形例１，２は、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる場合を想定している。半導体基板の場合、信号線を形成する配線層を多層構造とすることができる利点がある。

図１３Ａに示す変形例１に係るスクエア配列の配線構造では、信号線を形成する配線層を２層構造としている。この２層構造のうち、上層の配線層３６₁には、Ｒの副画素が接続される信号線３３₁とＧの副画素が接続される信号線３３₃とが形成され、下層の配線層３６₂には、Ｂの副画素が接続される信号線３３₂とＷの副画素が接続される信号線３３₄とが形成されている。そして、信号線３３₁と信号線３３₃との間、及び、信号線３３₂と信号線３３₄との間にシールド部３５が設けられている。

このように、信号線３３₁，３３₂，・・・の配線構造を積層構造とすることにより、平面的な配線構造に比べて、画素ユニットの微細化、ひいては表示装置の高精細化を図ることができる。

図１３Ｂに示す変形例２に係るスクエア配列の配線構造では、対となるＲＢの２つの副画素の間、及び、対となるＧＷの２つの副画素の間にこれら４つの副画素が接続される４本の信号線３３₁，３３₂，３３₃，３３₄が同じ配線層にまとめて配線されている。そして、ＲＢの副画素が接続される信号線３３₁，３３₂と、ＧＷの副画素が接続される信号線３３₃，３３₄との間にシールド部３５が設けられている。

Ｒの副画素と信号線３３₁とを接続する配線３７₁は、信号線と同じ配線層に形成され、信号線３３₁と直接接続される。これに対して、Ｂの副画素と信号線３３₂とを接続する配線３７₂、Ｇの副画素と信号線３３₃とを接続する配線３７₃、及び、Ｗの副画素と信号線３３₄とを接続する配線３７₄は、信号線が形成される配線層とは異なる配線層に形成される。そして、配線３７₂、配線３７₃、及び、配線３７₄は、コンタクトホールを介して信号線３３₂、信号線３３₃、及び、信号線３３₄にそれぞれ接続される。

＜電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。

このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の技術によれば、画素ユニットの微細化を図ることができるため、表示部の高精細化を実現することができる。

本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これらに限られるものではない。

（具体例１）
図１５は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１５Ａにその正面図を示し、図１５Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）１１１の正面右側に交換式の撮影レンズユニット（交換レンズ）１１２を有し、正面左側に撮影者が把持するためのグリップ部１１３を有している。

そして、カメラ本体部１１１の背面略中央にはモニタ１１４が設けられている。モニタ１１４の上部には、ビューファインダ（接眼窓）１１５が設けられている。撮影者は、ビューファインダ１１５を覗くことによって、撮影レンズユニット１１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。

上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ１１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ１１５として本開示の表示装置を用いることによって作製される。

（具体例２）
図１６は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部２１１の両側に、使用者の頭部に装着するための耳掛け部２１２を有している。このヘッドマウントディスプレイにおいて、その表示部２１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部２１１として本開示の表示装置を用いることによって作製される。

＜変形例＞
以上、本開示の表示装置及び電子機器を好ましい実施形態に基づいて説明したが、本開示の表示装置及び電子機器は、上記の実施形態に限られるものではない。上記の実施形態において説明して表示装置及び電子機器の構成、構造は例示であり、適宜、変更することができる。例えば、上記の実施形態では、隣接する信号線への映像信号の供給タイミング（書込みタイミング）が異なる駆動方式として、セレクタ駆動方式を例に挙げて説明したが、点順次駆動方式にも同様に適用可能である。

また、上記の実施形態では、画素２０として、３つのトランジスタ（Ｔｒ）２２〜２４及び２つの容量素子（Ｃ）２５，２６から成る３Ｔｒ２Ｃの回路構成を例示したが、画素２０の回路構成としては、３Ｔｒ２Ｃの回路構成に限られるものではない。例えば、図２に示した画素回路において、トランジスタ２４及び容量素子２６を省いた２Ｔｒ１Ｃの回路構成であってもよい。更には、図１４に示すように、５つのトランジスタ４１〜４５及び１つの容量素子４６から成る５Ｔｒ１Ｃの回路構成であってもよい。

尚、本開示は以下のような構成をとることもできる。
［１］発光部を含む画素が行列状に配置されて成る画素アレイ部、及び、
画素アレイ部の画素列毎に設けられた信号線に対して映像信号を供給する映像信号供給部を備え、
映像信号供給部は、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成る、
表示装置。
［２］複数系統のドライバは、隣接する複数の信号線に対して同じタイミングで映像信号を供給する、
上記［１］に記載の表示装置。
［３］映像信号供給部は、画素アレイ部の画素列毎に設けられた信号線を、複数本を単位とし、当該単位となる複数本の信号線に対して時分割にて映像信号を供給する
上記［１］又は［２］に記載の表示装置。
［４］隣接する複数の信号線は、互いに近接して設けられた２本の信号線であり、
２本の信号線に対応する２つの画素列は、２本の信号線の外側に配されている、
上記［１］から［３］のいずれかに記載の表示装置。
［５］２つの画素列間で２本の信号線を挟んで隣接する画素は、２本の信号線の中間を通る軸線に関して対称に配置されている、
上記［４］に記載の表示装置。
［６］画素は、信号線に供給される映像信号を画素内に書き込む書込みトランジスタを有しており、
２つの画素列間で２本の信号線を挟んで隣接する画素の各書込みトランジスタのゲート電極は、共通の電極から構成されている、
上記［５］に記載の表示装置。
［７］画素は、隣接する２つの画素列を単位とするとき、一の２つの画素列に属し、視感度が相対的に高い副画素と、一の２つの画素列に隣接する他の２つの画素列に属し、視感度が相対的に低い副画素とから成り、
一の２つの画素列の各信号線と他の２つの画素列の各信号線との間には、シールド部が設けられている、
上記［１］から［６］のいずれかに記載の表示装置。
［８］映像信号供給部は、隣接する２本の信号線毎に時分割にて段階的に映像信号を供給する際に、最初の段階で、視感度が相対的に低い副画素が接続された信号線に対して映像信号を供給し、２段階目以降に、視感度が相対的に高い副画素が接続された信号線に対して映像信号を供給する、
上記［７］に記載の表示装置。
［９］画素は、赤色の副画素、緑色の副画素、青色の副画素、及び、白色の副画素の４つの副画素から成り、
映像信号供給部は、最初の段階で、赤色の副画素及び青色の副画素の副画素が接続された信号線に対して映像信号を供給し、２段階目以降に、緑色の副画素及び白色の副画素が接続された信号線に対して映像信号を供給する、
上記［８］に記載の表示装置。
［１０］２本の信号線に対応する２つの画素列間で隣接する画素は、赤色の副画素と青色の副画素との組合せ、及び、緑色の副画素と白色の副画素との組合せから成る、
上記［９］に記載の表示装置。
［１１］発光部を含む画素が行列状に配置されて成る画素アレイ部、及び、
画素アレイ部の画素列毎に設けられた信号線に対して映像信号を供給する映像信号供給部を備え、
映像信号供給部は、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成る、
表示装置を有する電子機器。

１０・・・有機ＥＬ表示装置、２０・・・画素（画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・発光制御トランジスタ、２５・・・保持容量、２６・・・補助容量、３０・・・画素アレイ部、３１（３１₁〜３１_m）・・・走査線、３２（３２₁〜３２_m）・・・駆動線、３３（３３₁〜３３_n）・・・信号線、３４・・・共通電源線、３５・・・シールド部、４０・・・書込み走査部、５０・・・駆動走査部、６０・・・映像信号供給部、６１・・・データドライバ、６２・・・セレクタ回路、７０・・・表示パネル

Claims (11)

1. 発光部を含む画素が行列状に配置されて成る画素アレイ部、及び、
   画素アレイ部の画素列毎に設けられた信号線に対して映像信号を供給する映像信号供給部を備え、
   映像信号供給部は、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成る、
   表示装置。
2. 複数系統のドライバは、隣接する複数の信号線に対して同じタイミングで映像信号を供給する、
   請求項１に記載の表示装置。
3. 映像信号供給部は、画素アレイ部の画素列毎に設けられた信号線を、複数本を単位とし、当該単位となる複数本の信号線に対して時分割にて映像信号を供給する
   請求項１に記載の表示装置。
4. 隣接する複数の信号線は、互いに近接して設けられた２本の信号線であり、
   ２本の信号線に対応する２つの画素列は、２本の信号線の外側に配されている、
   請求項１に記載の表示装置。
5. ２つの画素列間で２本の信号線を挟んで隣接する画素は、２本の信号線の中間を通る軸線に関して対称に配置されている、
   請求項４に記載の表示装置。
6. 画素は、信号線に供給される映像信号を画素内に書き込む書込みトランジスタを有しており、
   ２つの画素列間で２本の信号線を挟んで隣接する画素の各書込みトランジスタのゲート電極は、共通の電極から構成されている、
   請求項５に記載の表示装置。
7. 画素は、隣接する２つの画素列を単位とするとき、一の２つの画素列に属し、視感度が相対的に高い副画素と、一の２つの画素列に隣接する他の２つの画素列に属し、視感度が相対的に低い副画素とから成り、
   一の２つの画素列の各信号線と他の２つの画素列の各信号線との間には、シールド部が設けられている、
   請求項１に記載の表示装置。
8. 映像信号供給部は、隣接する２本の信号線毎に時分割にて段階的に映像信号を供給する際に、最初の段階で、視感度が相対的に低い副画素が接続された信号線に対して映像信号を供給し、２段階目以降に、視感度が相対的に高い副画素が接続された信号線に対して映像信号を供給する、
   請求項７に記載の表示装置。
9. 画素は、赤色の副画素、緑色の副画素、青色の副画素、及び、白色の副画素の４つの副画素から成り、
   映像信号供給部は、最初の段階で、赤色の副画素及び青色の副画素の副画素が接続された信号線に対して映像信号を供給し、２段階目以降に、緑色の副画素及び白色の副画素が接続された信号線に対して映像信号を供給する、
   請求項８に記載の表示装置。
10. ２本の信号線に対応する２つの画素列間で隣接する画素は、赤色の副画素と青色の副画素との組合せ、及び、緑色の副画素と白色の副画素との組合せから成る、
    請求項９に記載の表示装置。
11. 発光部を含む画素が行列状に配置されて成る画素アレイ部、及び、
    画素アレイ部の画素列毎に設けられた信号線に対して映像信号を供給する映像信号供給部を備え、
    映像信号供給部は、隣接する複数の信号線の各々に対応した設けられた複数系統のドライバから成る、
    表示装置を有する電子機器。

Images