JP2016184646A

JP2016184646A - 化合物半導体エピタキシャル成長用基板

Info

Publication number: JP2016184646A
Application number: JP2015063682A
Authority: JP
Inventors: 鈴木　俊一; Shunichi Suzuki; 俊一鈴木; 宮下　幸久; Yukihisa Miyashita; 幸久宮下
Original assignee: Coorstek KK
Current assignee: Coorstek KK
Priority date: 2015-03-26
Filing date: 2015-03-26
Publication date: 2016-10-20

Abstract

【課題】基板上に化合物半導体をエピタキシャル成長する際に、均一かつ安定的に成膜することができる化合物半導体エピタキシャル成長用基板を提供する。
【解決手段】基板１の裏面を、基板１の基材１１よりも熱膨張係数が小さい保護膜１２で被覆し、保護膜１２は、外周から中心に向かって半径の１／４以上１／２以下の範囲の外周部Ａの厚さｔ１が、外周部Ａより内側の中央部Ｂの厚さｔ２よりも０．３〜１μｍ厚くなるような構成とする。
【選択図】図２

Description

本発明は、窒化ガリウム（ＧａＮ）等の化合物半導体をその上にエピタキシャル成長させるために好適に用いられる化合物半導体エピタキシャル成長用基板に関する。

ＧａＮ系半導体基板は、例えば、回転させたシリコン基板上にＧａＮ等の化合物半導体をエピタキシャル成長させることにより製造される。この時のシリコン基板の裏面には、シリコン酸化膜（ＳｉＯ₂膜）等の保護膜により、マスキング処理することがある。

該基板裏面のＳｉＯ₂膜は、例えば、特許文献１に記載されているように、積層する化合物半導体層の膜厚が厚い場合等に、基板の反りやクラックが発生することを抑制する観点から、通常５００〜１０００ｎｍの厚さで形成される。

ところで、上記のようなエピタキシャル成長は、枚葉式又はバッチ式のいずれにおいても、サセプタの座繰り部に基板を水平に載置して行う。図２に、従来の化合物半導体エピタキシャル成長用基板として、裏面に均一な厚さのＳｉＯ₂膜１２を備えたシリコン基板１をサセプタに載置した状態の概略断面図を示す。図２（ａ）に示すように、シリコン基板１を載置するサセプタ２の座繰り部２１の底面は、通常、やや下に凸状に湾曲した形状又は水平面である。エピタキシャル成長時には、サセプタ２を水平方向に回転させながら行う。このとき、サセプタ２の回転に伴い、載置された基板１も座繰り部２１内で回転し、該基板の裏面が座繰り部と擦れる。

特開昭６２−１９６８１３号公報

このため、前記基板１の裏面のＳｉＯ₂膜１２は、サセプタ２との接触や摩擦により損耗し、基板１の裏面側にシリコン１１が露出し、さらに、シリコン１１に傷が付く場合もある。このようなシリコン１１の傷は、ユーザーにおいて裏面不良の欠陥品とみなされる。また、シリコン１１の裏面側の露出部分には、Ｇａ原料ガスが侵入し、シリコンと反応して該シリコン基板裏面に異物が残留するおそれがある。

特に、エピタキシャル成長時間が長くなるほど、回転による摩擦距離等の関係から、図２（ｂ）に示すように、ＳｉＯ₂膜１２は、基板１の外周部における損耗が著しく、基板中心部付近のＳｉＯ₂膜１２が相対的に厚くなる。さらに時間が経つと、図２（ｃ）に示すように、基板１の裏面が下に凸の形状になりやすい。このような形状の基板は、サセプタ回転時に安定した状態で保持されず、基板が揺れ動き、基板表面が上下変動しながら回転するため、基板表面への均一かつ安定的な成膜を妨げることとなる。

これに対して、シリコン基板の裏面のＳｉＯ₂膜又は他の保護膜をより厚くすることも考えられるが、上述したように、基板の裏面の平坦性が維持されず、下に凸の形状になりやすいことには変わりなく、基板表面への成膜の均一性及び安定性の改善を図ることは困難であった。

さらに、基板１の回転を発生させないために、オリフラ付きウエハーでは、オリフラ形状に沿った外周を有する座繰りを形成、あるいは、サセプタ上にピンを複数形成する方法も考えられる。しかしながら、これらの方法では、基板１が、オリフラと円周部との角度付き部やピンに対して、継続的に細かな接触を繰り返すので、基板１の外周欠けを引き起こす恐れがあった。

したがって、均一かつ安定的なエピタキシャル成長を行うために、前記基板の裏面の保護膜に発生する傷や損耗を抑制することが求められる。

本発明は、上記技術的課題を解決するためになされたものであり、基板上に化合物半導体をエピタキシャル成長する際に、均一かつ安定的に成膜することができる化合物半導体エピタキシャル成長用基板を提供することを目的とするものである。

本発明に係る化合物半導体エピタキシャル成長用基板は、基板の裏面が、前記基板よりも熱膨張係数が小さい保護膜で被覆され、前記保護膜は、外周から中心に向かって半径の１／４以上１／２以下の範囲の外周部Ａの厚さｔ１が、前記外周部Ａより内側の中央部Ｂの厚さｔ２よりも厚いことを特徴とする。このような構成により、基板上に厚膜の化合物半導体をエピタキシャル成長させる場合においても、基板裏面に発生する傷や損耗による裏面不良を防止することができる。

なお、前記外周部Ａの厚さｔ１と前記中央部Ｂの保護膜の厚さｔ２との差は、基板及び化合物半導体層の反りを考慮し、０．３〜１μｍであることが好ましい。

前記化合物半導体エピタキシャル成長用基板は、具体的には、前記基板がシリコンであり、前記保護膜がシリコン酸化膜（ＳｉＯ₂膜）であることが好ましい。このような構成の基板の場合に、上記のような効果がより発揮される。

本発明に係る化合物半導体エピタキシャル成長用基板を用いることにより、該基板上に化合物半導体をエピタキシャル成長する際に、均一かつ安定的に成膜することができる。
したがって、本発明に係る化合物半導体エピタキシャル成長用基板は、特に、ＨＥＭＴのようなパワーデバイス等に用いられる厚膜の化合物半導体層を積層させる際に好適に適用することができる。

本発明に係る化合物半導体エピタキシャル成長用基板の概略断面図である。従来の化合物半導体エピタキシャル成長用基板をサセプタ上で使用した際の経時変化を示した概略断面図である。本発明の１実施形態に係る、窒化物半導体エピタキシャル基板構造の形態を示す概略断面図である。

以下、本発明を、図面を参照して、より詳細に説明する。図１に、本発明に係る化合物半導体エピタキシャル成長用基板の概略断面図を示す。図１においては、裏面の保護膜１２としてＳｉＯ₂膜を備えたシリコン基板１を代表例として示す。すなわち、図１に示すシリコン基板１は、裏面が基板１よりも熱膨張係数が小さい保護膜１２であるＳｉＯ₂膜により被覆されている。そして、基板１の裏面には、膜厚が均一でなく、外周部Ａの方がそれより内側の中央部Ｂよりも厚い保護膜１２が形成されている。

保護膜１２の厚さは、具体的には、外周から中心に向かって半径の１／４以上１／２以下の範囲の外周部Ａの厚さｔ１が、中央部Ｂの厚さｔ２よりも厚いことを特徴としている。このような保護膜１２を備えた基板１によれば、基板１上にμｍオーダーの厚膜の化合物半導体をエピタキシャル成長させる場合においても、基板１の基材１１の裏面に発生する傷や損耗による裏面不良を防止することができる。

なお、エピタキシャル成長時に基板１を載置するサセプタの座繰り部の底面の形状は、特に限定されるものではないが、やや下に凸状に湾曲した形状である場合に、上記効果がより発揮される。また、枚葉式又はバッチ式のいずれの場合においても、同様の効果が得られる。

外周部Ａの範囲が外周から中心に向かって半径の１／４未満である場合は、膜厚の厚い部分が狭すぎて、エピタキシャル成長時のサセプタ２との接触や摩擦による保護膜１２の損耗により、基板１の裏面にシリコン１１が露出するおそれがある。一方、外周部Ａの範囲が外周から中心に向かって半径の１／２よりも大きい場合は、外周部Ａにおいて保護膜１２の損耗の程度にバラツキが生じやすく、サセプタの座繰り部内における基板１の載置状態が不安定になりやすい。

また、外周部Ａの保護膜１２の厚さｔ１と中央部Ｂの保護膜１２の厚さｔ２の差ｔ１−ｔ２は、基板１自体の反りとエピタキシャル成長させた化合物半導体層の反りを考慮し、０．３〜１μｍ厚とする。ｔ１−ｔ２が小さすぎると、エピタキシャル成長時の基板１の回転による外周部Ａの摩耗により、中央部Ｂの厚さｔ２を下回るので、本発明の効果が得られない。また、ｔ１−ｔ２が１μｍより大きいと、本発明の効果は得られるものの、コスト高になる事、あるいは、保護膜が厚すぎることによる熱伝導の悪化、熱膨張係数差の拡大による過大な応力の発生による基板の反り、割れ、等が懸念される。

さらに、中央部Ｂの保護膜１２の厚さｔ２は、基板１自体の反りとエピタキシャル成長させた化合物半導体層の反りを考慮し、０．５〜２．０μｍであることが好ましい。

基板１の基材１１には、化合物半導体のエピタキシャル成長に用いることができるものであれば、公知のものを用いることができる。例えば、シリコン、サファイヤ、炭化ケイ素等が挙げられるが、特に、コストや大口径化の点から、シリコン単結晶が好ましい。前記シリコン単結晶は、チョクラルスキー（ＣＺ）法により製造されたものであっても、フローティングゾーン（ＦＺ）法により製造されたものであってもよく、また、これらのシリコン単結晶基板に気相成長法によりシリコン単結晶層をエピタキシャル成長させたもの（Ｓｉエピ基板）、さらに、ＳＯＩ基板またはシリコン同士を接合した各種貼り合わせ基板であってもよい。

保護膜１２には、基板１の基材１１よりも熱膨張係数が小さい材料が用いられる。基板１は、表面に化合物半導体をエピタキシャル成長する際の熱処理時に反りを生じるが、裏面に上記のような保護膜を形成しておくことにより、裏面中央部のみがサセプタの座繰り部に接触し、該基板がサセプタ上で不安定な状態となり、基板が揺れ動いて表面が上下変動することを防止することができる。

保護膜１２は、表面にエピタキシャル成長させる化合物半導体に対して不純物として混入しにくいものであることが好ましい。例えば、基板としてシリコン、サファイヤ、炭化ケイ素等が挙げられ、保護膜１２としては、ＳｉＯ₂膜や多結晶のＳｉＮ等、が挙げられる。これらのうち、特に、ＳｉＯ₂膜で裏面を被覆したシリコン基板において、優れた効果が発揮される。

保護膜１２の形成方法は、特に限定されるものではないが、例えば、シリコン基板裏面をＳｉＯ₂膜で被覆する場合は、スパッタや常圧気相成長法により成膜被覆することができ、その際、適宜、膜厚調整のために基板にレジストマスクを施し、その後エッチング等の処理を行うことで、所望の厚さのＳｉＯ₂膜を形成することができる。

なお、基板上への化合物半導体のエピタキシャル成長による成膜方法は、特に限定されるものではなく、一般的に用いられる方法でよく、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）やＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)を始めとしたＣＶＤ法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタ法、高真空における分子線を用いたＭＢＥ(Molecular Beam Epitaxy)、ＭＯＣＶＤとＭＢＥの複合であるＭＯＭＢＥ(Metal Organic Molecular Beam Epitaxy)等を用いることができる。

また、前記化合物半導体の種類は、特に限定されるものではなく、例えば、III−Ｖ族のＧａＡｓ、ＧａＮ、ＩｎＰ等、II−VI族のＣｄＴｅ、ＺｎＳｅ、ＣｄＳ等、IV−IV族のＳｉＣ、ＳｉＧｅ等に分類され、さらに、３元又は４元の混晶であるＧａＡｌＡｓ、ＣｄＺｎＴｅ、ＩｎＧａＡｌＰ、ＧａＩｎＮＡｓ等も挙げられる。

なお、摩耗による保護膜１２の損失度合いは、様々な要因により変動する。その変動要因としては、該成長用基板側のパラメータ（厚さ、口径、熱膨張係数を左右する不純物濃度、裏面膜との熱膨張係数差）、エピタキシャル層側のパラメータ（層構造、各層の組成、全体厚、熱膨張係数を左右する不純物濃度等）、そして、エピタキシャル成長条件（成長温度、時間、昇降温レート、ガス種、装置等）が、それぞれ挙げられる。

すなわち、裏面保護膜の膜厚について、その径方向および厚さ方向の範囲を一義的に設定することは、実際には非常に困難である。しかしながら、上記の要因の具体的な例として、基板１の直径が４インチ以上８インチ以下、Ａｌ，Ｇａ，Ｉｎの少なくともいずれか１つを含む窒化物半導体層、該窒化物半導体層の全体厚が３〜６μｍ、エピタキシャル成長温度が９５０〜１１５０℃の範囲は、本発明の実施範囲内で対応可能なものである。

また本発明は、化合物半導体エピタキシャル成長用基板に関するものであり、特に、サセプタに該成長用基板を載置し、サセプタの自転によりサセプタ座繰り部と接触している該成長用基板が回転する現象の起こる成長方法、および成長装置に適用されることで、その効果が十分に発揮されるものである。

一例として、基板１の回転速度が毎分１０回を越えると、成膜時間の裏面に与える影響が大きくなるので、本発明の効果が得られる範囲となる。一方、回転速度を低下させることにより裏面に与える影響を軽減させることは出来るが、該回転速度が毎分１０回転以下では、成膜均一性に影響が生じ、デバイス要求範囲を満たすことが出来なくなる可能性がある。

以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。

［実施例１］
図１に示すような構成を備えた基板を作製した。具体的には、厚さ６７５μｍ、口径６インチのシリコン１１からなる基板１の裏面を、保護膜１２としてＳｉＯ₂膜により被覆した。外周部Ａは基板１の外周端から半径の１／３までの範囲とし、そのＳｉＯ₂膜の厚さｔ１を１μｍ、外周部Ａを除いた中央部ＢのＳｉＯ₂膜の厚さｔ２を０．５μｍとした。従って、ｔ１―ｔ２は０．５μｍである。

［実施例２］
外周部ＡのＳｉＯ₂膜の厚さｔ１を０．８μｍ、その他は実施例１と同様にした。従って、ｔ１―ｔ２は０．３μｍである。

［実施例３］
外周部ＡのＳｉＯ₂膜の厚さｔ１を１．５μｍ、その他は実施例１と同様にした。従って、ｔ１―ｔ２は１μｍである。

［実施例４］
外周部Ａを基板１の外周端から半径の１／４までの範囲とし、その他は実施例１と同様にした。

［実施例５］
外周部Ａを基板１の外周端から半径の１／２までの範囲とし、その他は実施例１と同様にした。

［実施例６］
外周部ＡのＳｉＯ₂膜の厚さｔ１を０．７μｍ、その他は実施例１と同様にした。従って、ｔ１―ｔ２は０．２μｍである。

［実施例７］
外周部ＡのＳｉＯ₂膜の厚さｔ１を１．７μｍ、その他は実施例１と同様にした。従って、ｔ１―ｔ２は１．２μｍである。

［実施例８］
外周部Ａは基板１の外周端から半径の３／１１までの範囲とし、そのＳｉＯ₂膜の厚さｔ１を１μｍ、外周部Ａを除いた中央部ＢのＳｉＯ₂膜の厚さｔ２を０．５μｍとした。

［比較例１］
厚さ６７５μｍ、口径６インチのシリコン基板の裏面を、均一に厚さ０．５μｍのＳｉＯ₂膜による保護膜で被覆し、その他は実施例１と同様にした。従って、ｔ２＝ｔ１である。

［比較例２］
外周部Ａを基板１の外周端から半径の１／５までの範囲とし、その他は実施例１と同様にした。

［比較例３］
外周部Ａを基板１の外周端から半径の２／３までの範囲とし、その他は実施例１と同様にした。

裏面酸化膜厚さの調整は、裏面酸化膜を形成後、所定の中央部Ｂの径を有する開口部を有した直径が外周部Ａと同一の円形耐酸性シールを貼りつけ、５％ＨＦにて所定時間浸漬して、酸化膜厚を調整した、酸化膜厚は、市販のエリプソ膜厚計で測定した。

上記各実施例及び比較例で作製した基板を用いて、バッチ式サセプタに各基板をセットし、ＭＯＣＶＤ法にて、基板上に、図３に示す層構造をエピタキシャル成長させ、１０００℃の成長温度で総厚さ４μｍの窒化物半導体層を形成し、これを同条件で連続３バッチ実施した。基板１の回転速度は毎分１７回転とした。

エピタキシャル成長後、基板裏面を目視観察したところ、実施例１〜５，８においては、外周部のＳｉＯ₂膜に損耗が見られたものの、Ｓｉの露出はなく、また、窒化物半導体層の膜厚も、デバイス要求精度の範囲において面内の均一性が良好であった。

なお、実施例６は、実施例２と比べて外周部のＳｉＯ₂膜の残存量が少なく、実施例での成膜時間よりさらに長いプロセスでは、十分なマージンがあるとは言い難い。また、実施例７は、１枚の基板に、Ｓｉの露出はないものの、外周部のＳｉＯ₂膜の一部欠落がみられた。

一方、比較例１においては、評価した９枚中８枚にて、外周部のＳｉＯ₂膜が損耗したことで、Ｓｉが露出し、基板１の裏面に傷も確認された。比較例２では、評価した９枚中３枚にて、同様の傷が確認された。なお、比較例３では、このような傷は見られなかったが、窒化物半導体層の膜厚が、デバイス要求精度の範囲を満足するレベルを下回る面内均一性であった。

１基板（シリコン基板）
１１基材（シリコン）
１２保護膜（ＳｉＯ₂膜）
２サセプタ
２１座繰り部
１０１ＡｌＮ
１０２ＡｌＧａＮ
１０３ａＡｌＮ
１０３ｂＧａＮ
１０４ＧａＮ
１０５ＧａＮ（Ｃドープ）
１０６ＧａＮ（ノンドープ）
１０７Ａｌ_xＧａ_1-xＮ（x=0.2）

Claims

基板の裏面が、前記基板よりも熱膨張係数が小さい保護膜で被覆され、前記保護膜は、外周から中心に向かって半径の１／４以上１／２以下の範囲の外周部Ａの厚さｔ１が、前記外周部Ａより内側の中央部Ｂの厚さｔ２よりも厚いことを特徴とする化合物半導体エピタキシャル成長用基板。
前記外周部Ａの厚さｔ１と前記中央部Ｂの保護膜の厚さｔ２との差が、０．３〜１μｍであることを特徴とする請求項１記載の化合物半導体エピタキシャル成長用基板。
前記基板がシリコンであり、前記保護膜がシリコン酸化膜であることを特徴とする請求項１又は２に記載の化合物半導体エピタキシャル成長用基板。