JP2016134610A

JP2016134610A - Group III nitride semiconductor device and manufacturing method thereof

Info

Publication number: JP2016134610A
Application number: JP2015010726A
Authority: JP
Inventors: 勝堀; Masaru Hori; 修小田; Osamu Oda; 小田　　修; 関根　誠; Makoto Sekine; 誠関根; 博基近藤; Hiroki Kondo; 健治石川; Kenji Ishikawa
Original assignee: Nagoya University NUC
Current assignee: Nagoya University NUC
Priority date: 2015-01-22
Filing date: 2015-01-22
Publication date: 2016-07-25

Abstract

PROBLEM TO BE SOLVED: To provide a group III nitride semiconductor element and a manufacturing method of the same, which inhibit the occurrence of cracks or the occurrence of warpage caused by a difference in thermal expansion coefficients of a substrate and a semiconductor layer.SOLUTION: A group III nitride semiconductor element manufacturing method comprises: a first group III nitride layer formation step of supplying a group III element-containing first gas without being plasmarized to a substrate 10 and plasmarizing a second gas containing at least a nitrogen gas and supplying the second gas to the substrate 10 to form a buffer layer 20 as a first group III nitride layer; and a second group III nitride layer formation step of supplying the group III element-containing first gas without being plasmarized to a buffer layer 20 and plasmarizing the second gas containing at least a nitrogen gas and supplying the second gas to the buffer layer 20 to form an AlN layer 30 as a second group III nitride layer.SELECTED DRAWING: Figure 1

Description

本明細書の技術分野は、ＨＥＭＴ素子や半導体レーザー素子等の反りを抑制するIII 族窒化物半導体素子とその製造方法に関する。 The technical field of this specification relates to a group III nitride semiconductor device that suppresses warpage of a HEMT device, a semiconductor laser device, or the like, and a method for manufacturing the same.

ＧａＮに代表されるIII 族窒化物半導体では、絶縁破壊電界の強度が高く、かつ融点が高い。そのため、III 族窒化物半導体は、ＧａＡｓ系半導体に代わる、高出力、高周波、高温用の半導体デバイスの材料として期待されている。そのため、III 族窒化物半導体を用いるＨＥＭＴ素子などが研究開発されている。 A group III nitride semiconductor typified by GaN has a high breakdown field strength and a high melting point. Therefore, the group III nitride semiconductor is expected as a material for a semiconductor device for high output, high frequency, and high temperature that replaces a GaAs semiconductor. Therefore, a HEMT device using a group III nitride semiconductor has been researched and developed.

例えば、電子走行層としてＧａＮを用い、電子供給層としてｎ−ＡｌＧａＮを用いるＨＥＭＴ素子が開発されている（特許文献１の段落［０００２］および図２等参照）。このＨＥＭＴ素子は、チャネル層の表面において高いキャリア濃度を有する。また、ＨＥＭＴ素子における電子の移動度も大きい。そのため、高速高周波トランジスタとして鋭意研究開発がなされてきている。特に、III 族窒化物半導体は、シリコンよりもバンドギャップが大きい。そのため、III 族窒化物半導体では、耐圧性が優れており、高温条件での動作が可能である。したがって、III 族窒化物半導体は、シリコンに代わるパワーデバイスとして有望である。 For example, a HEMT device using GaN as an electron transit layer and n-AlGaN as an electron supply layer has been developed (see paragraph [0002] of FIG. 2 and FIG. 2 and the like). This HEMT device has a high carrier concentration on the surface of the channel layer. In addition, the mobility of electrons in the HEMT device is high. Therefore, earnest research and development has been made as a high-speed and high-frequency transistor. In particular, a group III nitride semiconductor has a larger band gap than silicon. Therefore, group III nitride semiconductors have excellent pressure resistance and can operate under high temperature conditions. Therefore, the group III nitride semiconductor is promising as a power device replacing silicon.

また、非特許文献１では、III 族窒化物半導体を用いた発光素子について種々の成果が記載されている。 Non-Patent Document 1 describes various achievements regarding a light-emitting element using a group III nitride semiconductor.

特開２００３−１７９０８２号公報JP 2003-179082 A

T. Egawa and O. Oda, "III-Nitride Based Light Emitting Diodes and Applications" (Springer, 2013) Chapter 3.T. Egawa and O. Oda, "III-Nitride Based Light Emitting Diodes and Applications" (Springer, 2013) Chapter 3.

ところで、ＭＯＣＶＤ法等の従来の結晶成長方法では、一般に、基板温度が１０００℃以上の条件下で半導体層を成長させる。この場合には、基板と半導体層との間で熱膨張係数差は大きい。そのため、基板と半導体層との間の境界付近に応力が発生しやすい。その結果、基板に反りが生じたり、半導体層にクラックが入ったりすることがある。 By the way, in a conventional crystal growth method such as the MOCVD method, the semiconductor layer is generally grown under the condition that the substrate temperature is 1000 ° C. or higher. In this case, the difference in thermal expansion coefficient between the substrate and the semiconductor layer is large. Therefore, stress is likely to occur near the boundary between the substrate and the semiconductor layer. As a result, the substrate may be warped or the semiconductor layer may be cracked.

本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。その課題とは、基板と半導体層との間の熱膨張係数差に起因するクラックの発生または反りの発生を抑制するIII 族窒化物半導体素子とその製造方法を提供することである。 The technique of this specification has been made to solve the problems of the conventional techniques described above. The problem is to provide a group III nitride semiconductor device that suppresses the occurrence of cracks or warpage due to the difference in thermal expansion coefficient between the substrate and the semiconductor layer, and a method for manufacturing the same.

第１の態様におけるIII 族窒化物半導体素子の製造方法は、基板を準備する基板準備工程と、基板に第１のIII 族窒化物層を形成する第１のIII 族窒化物層形成工程と、第１のIII 族窒化物層に第２のIII 族窒化物層を形成する第２のIII 族窒化物層形成工程と、を有する。第１のIII 族窒化物層形成工程では、III 族元素を含有する第１のガスをプラズマ化しないで基板に供給するとともに少なくとも窒素ガスを含有する第２のガスをプラズマ化して基板に供給して、第１のIII 族窒化物層としてバッファ層を形成する。第２のIII 族窒化物層形成工程では、III 族元素を含有する第１のガスをプラズマ化しないで第１のIII 族窒化物層に供給するとともに少なくとも窒素ガスを含有する第２のガスをプラズマ化して第１のIII 族窒化物層に供給して、第２のIII 族窒化物層を形成する。 The method of manufacturing a group III nitride semiconductor device according to the first aspect includes a substrate preparation step of preparing a substrate, a first group III nitride layer forming step of forming a first group III nitride layer on the substrate, And a second group III nitride layer forming step of forming a second group III nitride layer on the first group III nitride layer. In the first group III nitride layer forming step, the first gas containing a group III element is supplied to the substrate without being converted to plasma, and at least the second gas containing nitrogen gas is converted to plasma and supplied to the substrate. Thus, a buffer layer is formed as the first group III nitride layer. In the second group III nitride layer forming step, the first gas containing a group III element is supplied to the first group III nitride layer without being converted into plasma and a second gas containing at least nitrogen gas is supplied. A plasma is formed and supplied to the first group III nitride layer to form a second group III nitride layer.

この製造方法では、半導体層を従来に比べて低温で成長させることができる。そのため、基板と半導体層との間の熱膨張係数差に起因する反りは発生しにくい。また、この製造方法では、ＭＯＣＶＤ法のようにアンモニアを使用する必要がない。そのため、この製造方法は、従来の製造方法に比べて原料コストが安い。また、この製造装置では、アンモニアを除去するための除害装置を設ける必要がない。また、この製造方法は、十分に速い成長速度で半導体層を成長させることができる。 In this manufacturing method, the semiconductor layer can be grown at a lower temperature than conventional. Therefore, warpage due to a difference in thermal expansion coefficient between the substrate and the semiconductor layer is unlikely to occur. Moreover, in this manufacturing method, it is not necessary to use ammonia unlike the MOCVD method. Therefore, this manufacturing method has a lower raw material cost than the conventional manufacturing method. Moreover, in this manufacturing apparatus, it is not necessary to provide a detoxifying device for removing ammonia. Also, this manufacturing method can grow the semiconductor layer at a sufficiently high growth rate.

第２の態様におけるIII 族窒化物半導体素子の製造方法においては、第１のIII 族窒化物層形成工程では、基板の温度を０℃以上５００℃以下の範囲内とする。第２のIII 族窒化物層形成工程では、基板の温度を０℃以上９００℃以下の範囲内とする。 In the Group III nitride semiconductor device manufacturing method according to the second aspect, in the first Group III nitride layer forming step, the temperature of the substrate is set in the range of 0 ° C. or more and 500 ° C. or less. In the second group III nitride layer forming step, the temperature of the substrate is set in the range of 0 ° C. or higher and 900 ° C. or lower.

第３の態様におけるIII 族窒化物半導体素子の製造方法においては、第２のIII 族窒化物層形成工程では、第２のIII 族窒化物層としてＡｌＮ層もしくはＡｌＩｎＮ層もしくはＡｌＧａＮ層を形成する。 In the Group III nitride semiconductor device manufacturing method according to the third aspect, in the second Group III nitride layer forming step, an AlN layer, an AlInN layer, or an AlGaN layer is formed as the second Group III nitride layer.

第４の態様におけるIII 族窒化物半導体素子の製造方法においては、基板準備工程では、単結晶基板を用いる。第２のIII 族窒化物層形成工程では、単結晶から成る第２のIII 族窒化物層を形成する。 In the Group III nitride semiconductor device manufacturing method according to the fourth aspect, a single crystal substrate is used in the substrate preparation step. In the second group III nitride layer forming step, a second group III nitride layer made of a single crystal is formed.

第５の態様におけるIII 族窒化物半導体素子の製造方法においては、基板準備工程では、多結晶基板を用いる。第２のIII 族窒化物層形成工程では、多結晶から成る第２のIII 族窒化物層を形成する。 In the group III nitride semiconductor device manufacturing method according to the fifth aspect, a polycrystalline substrate is used in the substrate preparation step. In the second group III nitride layer forming step, a second group III nitride layer made of polycrystal is formed.

第６の態様におけるIII 族窒化物半導体素子の製造方法は、第２のIII 族窒化物層に第３のIII 族窒化物層を形成する第３のIII 族窒化物層形成工程を有する。第３のIII 族窒化物層形成工程では、ＭＯＳ型ＨＥＭＴ素子、ＭＩＳ型ＨＥＭＴ素子、半導体レーザー素子、半導体発光素子、スマートカット用基板、熱放出材のうちのいずれかの素子構造を形成する。 The method for producing a group III nitride semiconductor device according to the sixth aspect includes a third group III nitride layer forming step of forming a third group III nitride layer on the second group III nitride layer. In the third group III nitride layer forming step, an element structure of any of a MOS type HEMT element, a MIS type HEMT element, a semiconductor laser element, a semiconductor light emitting element, a smart cut substrate, and a heat release material is formed.

第７の態様におけるIII 族窒化物半導体素子は、基板と、基板の上の第１のIII 族窒化物層と、第１のIII 族窒化物層の上の第２のIII 族窒化物層と、を有する。第１のIII 族窒化物層は、III 族元素を含有する第１のガスをプラズマ化しないで基板に供給するとともに少なくとも窒素ガスを含有する第２のガスをプラズマ化して基板に供給することにより形成されたバッファ層である。第２のIII 族窒化物層は、III 族元素を含有する第１のガスをプラズマ化しないで第１のIII 族窒化物層に供給するとともに少なくとも窒素ガスを含有する第２のガスをプラズマ化して第１のIII 族窒化物層に供給することにより形成された層である。 A group III nitride semiconductor device according to a seventh aspect includes a substrate, a first group III nitride layer on the substrate, and a second group III nitride layer on the first group III nitride layer. Have. The first group III nitride layer is formed by supplying the first gas containing a group III element to the substrate without being converted into plasma and supplying the substrate with the second gas containing at least nitrogen gas being converted into plasma. It is the formed buffer layer. The second group III nitride layer converts the first gas containing the group III element into the plasma without supplying the first gas to the first group III nitride layer and at least converts the second gas containing nitrogen gas into plasma. And a layer formed by supplying the first group III nitride layer.

第８の態様におけるIII 族窒化物半導体素子は、第２のIII 族窒化物層は、ＡｌＮ層もしくはＡｌＩｎＮ層もしくはＡｌＧａＮ層である。 In the group III nitride semiconductor device according to the eighth aspect, the second group III nitride layer is an AlN layer, an AlInN layer, or an AlGaN layer.

第９の態様におけるIII 族窒化物半導体素子においては、基板は、単結晶基板である。第２のIII 族窒化物層は、III 族窒化物単結晶層を有する。 In the group III nitride semiconductor device according to the ninth aspect, the substrate is a single crystal substrate. The second group III nitride layer has a group III nitride single crystal layer.

第１０の態様におけるIII 族窒化物半導体素子においては、基板は、III 族窒化物から成る多結晶基板である。第２のIII 族窒化物層は、III 族窒化物多結晶層を有する。 In the group III nitride semiconductor device according to the tenth aspect, the substrate is a polycrystalline substrate made of group III nitride. The second group III nitride layer has a group III nitride polycrystalline layer.

本明細書では、基板と半導体層との間の熱膨張係数差に起因するクラックの発生または反りの発生を抑制するIII 族窒化物半導体素子とその製造方法が提供されている。 In the present specification, a group III nitride semiconductor device that suppresses the occurrence of cracks or warpage due to the difference in thermal expansion coefficient between a substrate and a semiconductor layer and a method for manufacturing the same are provided.

第１の実施形態における積層体の構造を示す概略構成図である。It is a schematic block diagram which shows the structure of the laminated body in 1st Embodiment. 実施形態における製造装置の概略構成を示す図である。It is a figure which shows schematic structure of the manufacturing apparatus in embodiment. 第２の実施形態における半導体レーザー素子の構造を示す概略構成図である。It is a schematic block diagram which shows the structure of the semiconductor laser element in 2nd Embodiment. 第３の実施形態におけるＨＥＭＴ素子の構造を示す概略構成図（その１）である。It is a schematic block diagram (the 1) which shows the structure of the HEMT element in 3rd Embodiment. 第３の実施形態におけるＨＥＭＴ素子の構造を示す概略構成図（その２）である。It is a schematic block diagram (the 2) which shows the structure of the HEMT element in 3rd Embodiment. 第３の実施形態におけるＨＥＭＴ素子の構造を示す概略構成図（その３）である。It is a schematic block diagram (the 3) which shows the structure of the HEMT element in 3rd Embodiment. 第３の実施形態における熱放出材の構造を示す概略構成図である。It is a schematic block diagram which shows the structure of the heat-dissipating material in 3rd Embodiment. 第３の実施形態におけるスマートカット用の基板を示す概略構成図である。It is a schematic block diagram which shows the board | substrate for smart cuts in 3rd Embodiment. 実施例１における基板温度とＸ線の回折強度を示すグラフである。2 is a graph showing the substrate temperature and X-ray diffraction intensity in Example 1. FIG. 実施例２における基板および半導体層の断面を示す走査型顕微鏡写真である。3 is a scanning micrograph showing a cross section of a substrate and a semiconductor layer in Example 2. FIG. 実施例２における多結晶基板および多結晶膜を斜め入射シンクロトロン光ＸＲＤで解析した結果を示すグラフである。It is a graph which shows the result of having analyzed the polycrystalline substrate and polycrystalline film in Example 2 by the oblique incidence synchrotron light XRD.

以下、具体的な実施形態について、III 族窒化物半導体素子とその製造方法を例に挙げて図を参照しつつ説明する。なお、図面中の各層の厚みの比率は、実際の比率を反映したものではない。 Hereinafter, specific embodiments will be described with reference to the drawings, taking a group III nitride semiconductor device and a manufacturing method thereof as examples. In addition, the ratio of the thickness of each layer in the drawing does not reflect the actual ratio.

（第１の実施形態）
第１の実施形態について説明する。第１の実施形態では、半導体を積層するための積層体について説明する。 (First embodiment)
A first embodiment will be described. In the first embodiment, a stacked body for stacking semiconductors will be described.

１．積層体
１−１．積層体の構造
本実施形態の積層体Ａ１は、図１に示すように、基板１０と、バッファ層２０と、ＡｌＮ層３０と、を有している。ＡｌＮ層３０は、高品質な半導体単結晶である。そのため、後述するように、ＡｌＮ層３０の上には、その他の半導体素子の構造を形成することができる。 1. Laminated body 1-1. Structure of Laminated Body A laminated body A1 of the present embodiment includes a substrate 10, a buffer layer 20, and an AlN layer 30, as shown in FIG. The AlN layer 30 is a high-quality semiconductor single crystal. Therefore, as will be described later, other semiconductor element structures can be formed on the AlN layer 30.

基板１０は、III 族窒化物層を成長させるための成長基板である。基板１０として、例えば、ｃ面サファイア単結晶基板、Ｓｉ単結晶基板が挙げられる。 The substrate 10 is a growth substrate for growing a group III nitride layer. Examples of the substrate 10 include a c-plane sapphire single crystal substrate and a Si single crystal substrate.

バッファ層２０は、第１のIII 族窒化物層である。バッファ層２０は、その上にIII 族窒化物層を成長させるためのものである。バッファ層２０は、基板１０の上に形成されている。バッファ層２０として、例えば、ＡｌＮやＧａＮが挙げられる。 The buffer layer 20 is a first group III nitride layer. The buffer layer 20 is for growing a group III nitride layer thereon. The buffer layer 20 is formed on the substrate 10. Examples of the buffer layer 20 include AlN and GaN.

ＡｌＮ層３０は、第２のIII 族窒化物層である。ＡｌＮ層３０は、その上にIII 族窒化物半導体層を成長させるためのものである。ＡｌＮ層３０は、バッファ層２０の上に形成されている。 The AlN layer 30 is a second group III nitride layer. The AlN layer 30 is for growing a group III nitride semiconductor layer thereon. The AlN layer 30 is formed on the buffer layer 20.

１−２．積層体の効果
積層体Ａ１は、III 族窒化物半導体層を成長させるためのテンプレート基板である。積層体Ａ１は、後述するように、従来より低い成長温度で成長させたIII 族窒化物層を有する。そのため、基板１０とバッファ層２０との間の熱膨張係数差による応力は、従来に比べて小さい。基板１０とＡｌＮ層３０との間の熱膨張係数差による応力は、従来に比べて小さい。したがって、積層体Ａ１もしくは基板１０は、反りにくい。 1-2. Effect of Laminated Body The laminated body A1 is a template substrate for growing a group III nitride semiconductor layer. As will be described later, the stacked body A1 has a group III nitride layer grown at a lower growth temperature than conventional. Therefore, the stress due to the difference in thermal expansion coefficient between the substrate 10 and the buffer layer 20 is smaller than that in the conventional case. The stress due to the difference in thermal expansion coefficient between the substrate 10 and the AlN layer 30 is smaller than in the prior art. Therefore, the laminate A1 or the substrate 10 is not easily warped.

２．製造装置
２−１．製造装置の構成
図２は、本実施形態における製造装置１０００の概略構成図である。製造装置１０００は、積層体Ａ１を製造することができる。また、低い基板温度で、後述する種々のIII 族窒化物半導体素子を製造することができる。製造装置１０００は、窒素ガスと水素ガスとを含む混合ガスをプラズマ化して、そのプラズマ化したプラズマ生成物を成長基板に供給するとともに、III 族金属を含む有機金属ガスをプラズマ化しないで成長基板に供給する装置である。 2. Manufacturing apparatus 2-1. Configuration of Manufacturing Apparatus FIG. 2 is a schematic configuration diagram of a manufacturing apparatus 1000 according to this embodiment. The manufacturing apparatus 1000 can manufacture the laminated body A1. Further, various group III nitride semiconductor devices described later can be manufactured at a low substrate temperature. The manufacturing apparatus 1000 converts a mixed gas containing nitrogen gas and hydrogen gas into plasma, supplies the plasmaized plasma product to the growth substrate, and does not plasmatize the organometallic gas containing group III metal. It is the device which supplies to.

製造装置１０００は、炉本体１００１と、シャワーヘッド電極１１００と、サセプター１２００と、加熱器１２１０と、第１のガス供給管１３００と、ガス導入室１４１０と、第２のガス供給管１４２０と、金属メッシュ１５００と、ＲＦ電源１６００と、マッチングボックス１６１０と、第１のガス供給部１７１０と、第２のガス供給部１８１０と、ガス容器１９１０、１９２０、１９３０と、恒温槽１９１１、１９２１、１９３１と、マスフローコントローラー１７２０、１８２０、１８３０、１８４０と、を有している。また、製造装置１０００は、排気口（図示せず）を有している。 The manufacturing apparatus 1000 includes a furnace main body 1001, a shower head electrode 1100, a susceptor 1200, a heater 1210, a first gas supply pipe 1300, a gas introduction chamber 1410, a second gas supply pipe 1420, a metal A mesh 1500, an RF power source 1600, a matching box 1610, a first gas supply unit 1710, a second gas supply unit 1810, gas containers 1910, 1920, 1930, thermostats 1911, 1921, 1931, Mass flow controllers 1720, 1820, 1830, and 1840. Moreover, the manufacturing apparatus 1000 has an exhaust port (not shown).

シャワーヘッド電極１１００は、周期的な電位を付与される第１の電極である。シャワーヘッド電極１１００は、例えば、ステンレス製である。もちろん、これ以外の金属であってもよい。シャワーヘッド電極１１００は、平板形状の電極である。そして、シャワーヘッド電極１１００には、表面から裏面に貫通する複数の貫通孔（図示せず）が設けられている。そして、これらの複数の貫通孔は、ガス導入室１４１０および第２のガス供給管１４２０と連通している。このため、ガス導入室１４１０から炉本体１００１の内部に供給される第２のガスは、好適にプラズマ化される。ＲＦ電源１６００は、シャワーヘッド電極１１００に高周波電位を付与する電位付与部である。 The shower head electrode 1100 is a first electrode to which a periodic potential is applied. The shower head electrode 1100 is made of, for example, stainless steel. Of course, other metals may be used. The shower head electrode 1100 is a flat electrode. The shower head electrode 1100 is provided with a plurality of through holes (not shown) penetrating from the front surface to the back surface. The plurality of through holes communicate with the gas introduction chamber 1410 and the second gas supply pipe 1420. For this reason, the second gas supplied from the gas introduction chamber 1410 to the inside of the furnace main body 1001 is preferably converted into plasma. The RF power source 1600 is a potential applying unit that applies a high-frequency potential to the shower head electrode 1100.

サセプター１２００は、基板１０を支持するための基板支持部である。サセプター１２００の材質は、例えば、グラファイトである。また、これ以外の導電体であってもよい。ここで、基板１０は、III 族窒化物半導体を成長させるための成長基板である。 The susceptor 1200 is a substrate support unit for supporting the substrate 10. The material of the susceptor 1200 is, for example, graphite. Other conductors may be used. Here, the substrate 10 is a growth substrate for growing a group III nitride semiconductor.

第１のガス供給管１３００は、サセプター１２００に第１のガスを供給するためのものである。実際には、サセプター１２００に支持された基板１０に第１のガスを供給することとなる。ここで、第１のガスとは、III 族金属を含む有機金属ガスである。また、その他のキャリアガスを含んでいてもよい。第１のガス供給管１３００は、リング状のリング部１３１０を有している。そして、第１のガス供給管１３００のリング部１３１０には、１２個の貫通孔（図示せず）がリング部１３１０の内側に設けられている。これらの貫通孔は、第１のガスが噴出する噴出口である。そのため、第１のガスは、リング部１３１０の内側に向けて、噴出することとなる。第１のガス供給管１３００は、後述するように、プラズマ発生領域から離れた位置に位置している。 The first gas supply pipe 1300 is for supplying the first gas to the susceptor 1200. Actually, the first gas is supplied to the substrate 10 supported by the susceptor 1200. Here, the first gas is an organometallic gas containing a group III metal. Moreover, the other carrier gas may be included. The first gas supply pipe 1300 has a ring-shaped ring portion 1310. The ring portion 1310 of the first gas supply pipe 1300 is provided with twelve through holes (not shown) inside the ring portion 1310. These through holes are jet outlets from which the first gas is jetted. Therefore, the first gas is ejected toward the inside of the ring portion 1310. As will be described later, the first gas supply pipe 1300 is located at a position away from the plasma generation region.

第２のガス供給管１４２０は、サセプター１２００に第２のガスを供給するためのものである。実際には、第２のガスをガス導入室１４１０および炉本体１００１の内部に導入するとともに、サセプター１２００に支持された基板１０に第２のガスを供給することとなる。そして、第２のガス供給管１４２０は、第２のガスを炉本体１００１の内部に供給する。ここで、第２のガス供給管１４２０が供給する第２のガスは、少なくとも窒素ガスを含むガスである。第２のガス供給管１４２０は、窒素ガスと水素ガスとの混合ガスを第２のガスとして供給するとよい。ガス導入室１４１０は、窒素ガスと水素ガスとの混合ガスを一旦収容するとともに、シャワーヘッド電極１１００の貫通孔にこの混合ガスを供給するためのものである。 The second gas supply pipe 1420 is for supplying the second gas to the susceptor 1200. In practice, the second gas is introduced into the gas introduction chamber 1410 and the furnace main body 1001 and the second gas is supplied to the substrate 10 supported by the susceptor 1200. The second gas supply pipe 1420 supplies the second gas into the furnace body 1001. Here, the second gas supplied from the second gas supply pipe 1420 is a gas containing at least nitrogen gas. The second gas supply pipe 1420 may supply a mixed gas of nitrogen gas and hydrogen gas as the second gas. The gas introduction chamber 1410 is for temporarily storing a mixed gas of nitrogen gas and hydrogen gas and supplying the mixed gas to the through hole of the showerhead electrode 1100.

金属メッシュ１５００は、荷電粒子を捕獲するためのものである。また、光が基板１０に向かうのを防止するためのものである。金属メッシュ１５００は、例えば、ステンレス製である。もちろん、これ以外の金属であってもよい。金属メッシュ１５００は、シャワーヘッド電極１１００とサセプター１２００との間の位置に配置されている。そのため、後述するようにプラズマ発生領域で発生した荷電粒子が、サセプター１２００に支持されている基板１０に向かうのを抑制することができる。また、金属メッシュ１５００は、シャワーヘッド電極と第１のガス供給管１３００のリング部１３１０との間の位置に配置されている。そのため、荷電粒子が、第１のガス供給管１３００から噴出されるIII 族金属を含む有機金属分子に衝突するのを抑制することができる。また、金属メッシュ１５００は、多数枚をずらして配置されている。つまり、第１のメッシュの開口部の位置に第２のメッシュの線状部を配置している。そのため、直線的に進行する光は、金属メッシュ１５００を透過できない。つまり、金属メッシュ１５００は、電子、イオン、光を通過させないが、中性のラジカルを通過させる。 The metal mesh 1500 is for capturing charged particles. Further, it is for preventing light from traveling toward the substrate 10. The metal mesh 1500 is made of stainless steel, for example. Of course, other metals may be used. The metal mesh 1500 is disposed at a position between the shower head electrode 1100 and the susceptor 1200. Therefore, as will be described later, charged particles generated in the plasma generation region can be prevented from moving toward the substrate 10 supported by the susceptor 1200. In addition, the metal mesh 1500 is disposed at a position between the shower head electrode and the ring part 1310 of the first gas supply pipe 1300. Therefore, it is possible to suppress the charged particles from colliding with the organometallic molecules including the group III metal ejected from the first gas supply pipe 1300. The metal mesh 1500 is arranged by shifting a large number of sheets. That is, the linear part of the second mesh is arranged at the position of the opening of the first mesh. Therefore, light that travels linearly cannot pass through the metal mesh 1500. That is, the metal mesh 1500 does not pass electrons, ions, and light, but allows neutral radicals to pass.

炉本体１００１は、少なくとも、シャワーヘッド電極１１００と、サセプター１２００と、第１のガス供給管１３００のリング部１３１０と、金属メッシュ１５００と、を内部に収容している。炉本体１００１は、例えば、ステンレス製である。炉本体１００１は、上記以外の導電体であってもよい。 The furnace body 1001 accommodates at least a shower head electrode 1100, a susceptor 1200, a ring portion 1310 of the first gas supply pipe 1300, and a metal mesh 1500. The furnace body 1001 is made of stainless steel, for example. The furnace body 1001 may be a conductor other than the above.

炉本体１００１と、金属メッシュ１５００と、第１のガス供給管１３００とは、導電性の部材であり、いずれも接地されている。そのため、シャワーヘッド電極１１００に電位が付与されると、シャワーヘッド電極１１００と、炉本体１００１および金属メッシュ１５００および第１のガス供給管１３００と、の間に電圧が印加されることとなる。そして、炉本体１００１および金属メッシュ１５００および第１のガス供給管１３００の少なくとも１つ以上と、シャワーヘッド電極１１００と、の間に放電が生じると考えられる。シャワーヘッド電極１１００の直下では、高周波かつ高強度の電界が形成される。そのため、シャワーヘッド電極１１００の直下の位置は、プラズマ発生領域である。 The furnace body 1001, the metal mesh 1500, and the first gas supply pipe 1300 are conductive members, and all are grounded. Therefore, when a potential is applied to the showerhead electrode 1100, a voltage is applied between the showerhead electrode 1100, the furnace body 1001, the metal mesh 1500, and the first gas supply pipe 1300. Then, it is considered that electric discharge occurs between at least one of the furnace body 1001, the metal mesh 1500, and the first gas supply pipe 1300 and the shower head electrode 1100. A high-frequency and high-intensity electric field is formed immediately below the showerhead electrode 1100. Therefore, the position immediately below the shower head electrode 1100 is a plasma generation region.

ここで、第２のガス、すなわち、窒素ガスと水素ガスとの混合ガスは、このプラズマ発生領域においてプラズマ化されることとなる。そして、プラズマ発生領域でプラズマ生成物が発生する。この場合におけるプラズマ生成物とは、窒素ラジカルと、水素ラジカルと、窒化水素系の化合物と、電子と、その他のイオン等である。ここで、窒化水素系の化合物とは、ＮＨと、ＮＨ₂と、ＮＨ₃と、これらの励起状態と、その他のものとを含む。 Here, the second gas, that is, the mixed gas of nitrogen gas and hydrogen gas is converted into plasma in this plasma generation region. A plasma product is generated in the plasma generation region. The plasma products in this case are nitrogen radicals, hydrogen radicals, hydrogen nitride compounds, electrons, and other ions. Here, the hydrogen nitride-based compound includes NH, NH ₂ , NH ₃ , their excited states, and others.

また、シャワーヘッド電極１１００と、サセプター１２００とは、十分に離れている。シャワーヘッド電極１１００と、サセプター１２００との間の距離は、４０ｍｍ以上２００ｍｍ以下である。より好ましくは、４０ｍｍ以上１５０ｍｍ以下である。シャワーヘッド電極１１００とサセプター１２００との間の距離が短いと、プラズマ発生領域がサセプター１２００の箇所にまで広がるおそれがある。シャワーヘッド電極１１００とサセプター１２００との間の距離が４０ｍｍ以上であれば、プラズマ発生領域がサセプター１２００の箇所にまで広がるおそれがほとんどない。そのため、荷電粒子が基板１０に到達することを抑制できる。また、シャワーヘッド電極１１００とサセプター１２００との間の距離が大きいと、窒素ラジカルや、窒化水素系の化合物等が、サセプター１２００の保持する基板１０に到達しにくくなるからである。なお、これらの距離は、プラズマ発生領域の大きさと、その他のプラズマ条件にも依存する。 Moreover, the shower head electrode 1100 and the susceptor 1200 are sufficiently separated. The distance between the showerhead electrode 1100 and the susceptor 1200 is 40 mm or more and 200 mm or less. More preferably, it is 40 mm or more and 150 mm or less. If the distance between the showerhead electrode 1100 and the susceptor 1200 is short, the plasma generation region may spread to the susceptor 1200. If the distance between the showerhead electrode 1100 and the susceptor 1200 is 40 mm or more, there is almost no possibility that the plasma generation region extends to the susceptor 1200. Therefore, it is possible to suppress the charged particles from reaching the substrate 10. In addition, if the distance between the showerhead electrode 1100 and the susceptor 1200 is large, nitrogen radicals, hydrogen nitride-based compounds, and the like are difficult to reach the substrate 10 held by the susceptor 1200. These distances depend on the size of the plasma generation region and other plasma conditions.

シャワーヘッド電極１１００は、サセプター１２００からみて第１のガス供給管１３００のリング部１３１０の貫通孔よりも遠い位置に配置されている。シャワーヘッド電極１１００と、第１のガス供給管１３００のリング部１３１０の貫通孔との間の距離は、３０ｍｍ以上１９０ｍｍ以下である。より好ましくは、３０ｍｍ以上１４０ｍｍ以下である。荷電粒子が、第１のガスに混入することを抑制するとともに、窒素ラジカルや、窒化水素系の化合物等が、第１のガスに混入しやすくするためである。このため、プラズマ化された第２のガスと、プラズマ化されない第１のガスとにより、基板１０に半導体層が積層されることとなる。なお、これらの距離は、プラズマ発生領域の大きさと、その他のプラズマ条件にも依存する。 The shower head electrode 1100 is disposed at a position farther from the through hole of the ring portion 1310 of the first gas supply pipe 1300 when viewed from the susceptor 1200. The distance between the showerhead electrode 1100 and the through hole of the ring portion 1310 of the first gas supply pipe 1300 is 30 mm or more and 190 mm or less. More preferably, it is 30 mm or more and 140 mm or less. This is because charged particles are prevented from being mixed into the first gas, and nitrogen radicals, hydrogen nitride-based compounds, and the like are easily mixed into the first gas. For this reason, the semiconductor layer is stacked on the substrate 10 by the second gas converted into plasma and the first gas not converted into plasma. These distances depend on the size of the plasma generation region and other plasma conditions.

加熱器１２１０は、サセプター１２００を介して、サセプター１２００に支持される基板１０を加熱するためのものである。 The heater 1210 is for heating the substrate 10 supported by the susceptor 1200 via the susceptor 1200.

マスフローコントローラー１７２０、１８２０、１８３０、１８４０は、各々のガスの流量を制御するためのものである。恒温槽１９１１、１９２１、１９３１には、不凍液１９１２、１９２２、１９３２が満たされている。また、ガス容器１９１０、１９２０、１９３０は、III 族金属を含む有機金属ガスを収容するための容器である。ガス容器１９１０、１９２０、１９３０には、それぞれ、トリメチルガリウムと、トリメチルインジウムと、トリメチルアルミニウムとが、収容されている。もちろん、トリエチルガリウム等、その他のIII 族金属を含む有機金属ガスであってもよい。 The mass flow controllers 1720, 1820, 1830, and 1840 are for controlling the flow rate of each gas. The thermostats 1911, 1921, and 1931 are filled with antifreeze liquids 1912, 1922, and 1932. Further, the gas containers 1910, 1920, and 1930 are containers for storing an organometallic gas containing a group III metal. The gas containers 1910, 1920, and 1930 contain trimethyl gallium, trimethyl indium, and trimethyl aluminum, respectively. Of course, organic metal gas containing other group III metals such as triethylgallium may be used.

２−２．製造装置の製造条件
製造装置１０００における製造条件を表１に示す。表１で挙げた数値範囲は、あくまで目安であり、必ずしもこの数値範囲である必要はない。ＲＦパワーは、１００Ｗ以上１０００Ｗ以下の範囲内である。ＲＦ電源１６００がシャワーヘッド電極１１００に付与する周期的な電位の周波数は、３０ＭＨｚ以上３００ＭＨｚ以下の範囲内である。基板温度は、室温以上９００℃以下の範囲内である。製造装置１０００の内圧は、１Ｐａ以上１００００Ｐａ以下の範囲内である。 2-2. Manufacturing conditions of manufacturing apparatus Table 1 shows manufacturing conditions in the manufacturing apparatus 1000. The numerical ranges given in Table 1 are only a guide and are not necessarily limited to these numerical ranges. The RF power is in the range of 100 W to 1000 W. The frequency of the periodic potential applied to the shower head electrode 1100 by the RF power source 1600 is in the range of 30 MHz to 300 MHz. The substrate temperature is in the range of room temperature to 900 ° C. The internal pressure of the manufacturing apparatus 1000 is in the range of 1 Pa to 10,000 Pa.

［表１］
ＲＦパワー１００Ｗ以上１０００Ｗ以下
周波数３０ＭＨｚ以上３００ＭＨｚ以下
基板温度室温以上９００℃以下
内圧１Ｐａ以上１００００Ｐａ以下 [Table 1]
RF power 100W or more and 1000W or less Frequency 30MHz or more 300MHz or less Substrate temperature Room temperature or more 900 ° C or less Internal pressure 1Pa or more and 10,000Pa or less

２−３．製造装置の効果
この製造装置１０００は、Ｉｎ濃度の高いIII 族窒化物層を有する半導体素子を量産することができる。また、窒素ガスおよび水素ガスをプラズマ化するため、従来のＭＯＣＶＤ法に比べて、低い温度で半導体層を成長させることができる。例えば、基板温度を０℃以上２００℃以下程度として成膜することができる。もちろん、それより高温で成膜することもできる。また、ＭＯＣＶＤ炉のように大量のアンモニアを用いる必要がない。そのため、大規模な除害装置を設ける必要がない。したがって、この製造装置１０００の製造コストおよびランニングコストは、従来の装置よりも低い。 2-3. Effects of Manufacturing Apparatus The manufacturing apparatus 1000 can mass-produce semiconductor elements having a group III nitride layer with a high In concentration. In addition, since nitrogen gas and hydrogen gas are turned into plasma, the semiconductor layer can be grown at a lower temperature than in the conventional MOCVD method. For example, the film can be formed at a substrate temperature of about 0 ° C. to 200 ° C. Of course, the film can be formed at a higher temperature. Further, it is not necessary to use a large amount of ammonia as in the MOCVD furnace. Therefore, there is no need to provide a large scale abatement device. Therefore, the manufacturing cost and running cost of the manufacturing apparatus 1000 are lower than those of the conventional apparatus.

３．積層体の製造方法
本実施形態の積層体Ａ１の製造方法について説明する。本実施形態の積層体Ａ１の製造方法は、ＲＥＭＯＣＶＤ（ＲａｄｉｃａｌＥｎｈａｎｃｅｄＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法である。ＲＥＭＯＣＶＤ法は、本発明者らが独自に開発した方法である。 3. Manufacturing method of laminated body The manufacturing method of laminated body A1 of this embodiment is demonstrated. The manufacturing method of the laminated body A1 of the present embodiment is a REMOCVD (Radial Enhanced Metal Organic Vapor Deposition) method. The REMOCVD method is a method originally developed by the present inventors.

この製造方法は、基板１０を準備する基板準備工程と、基板１０に第１のIII 族窒化物層としてバッファ層２０を形成する第１のIII 族窒化物層形成工程と、第１のIII 族窒化物層に第２のIII 族窒化物層としてＡｌＮ層３０を形成する第２のIII 族窒化物層形成工程と、を有する。 This manufacturing method includes a substrate preparation step for preparing the substrate 10, a first group III nitride layer forming step for forming the buffer layer 20 on the substrate 10 as a first group III nitride layer, and a first group III A second group III nitride layer forming step of forming an AlN layer 30 as a second group III nitride layer on the nitride layer.

３−１．基板準備工程
まず、単結晶の基板１０を準備する。基板１０として、例えば、ｃ面サファイア単結晶基板を用いることができる。また、その他の基板を用いてもよい。基板１０を、製造装置１０００の内部に配置し、水素ガスを供給しながら基板温度を９００℃程度まで上昇させる。これにより、基板１０の表面を還元するとともに、基板１０の表面をクリーニングする。基板温度については、上記の温度より高い温度にしてもよい。 3-1. Substrate Preparation Step First, a single crystal substrate 10 is prepared. As the substrate 10, for example, a c-plane sapphire single crystal substrate can be used. Other substrates may also be used. The substrate 10 is placed inside the manufacturing apparatus 1000, and the substrate temperature is raised to about 900 ° C. while supplying hydrogen gas. As a result, the surface of the substrate 10 is reduced and the surface of the substrate 10 is cleaned. The substrate temperature may be higher than the above temperature.

３−２．III 族窒化物層形成工程
３−２−１．第１のIII 族窒化物層形成工程（バッファ層形成工程）
ＲＦ電源１６１０をＯＮにする。そして、第２のガス供給管１４２０から、窒素ガスと水素ガスとの混合ガスを供給する。そして、シャワーヘッド電極１１００の貫通孔から炉本体１００１の内部に供給された混合ガスは、シャワーヘッド電極１１００の直下でプラズマ化する。そのため、シャワーヘッド電極１１００の直下にプラズマ発生領域が生成される。この際に、窒素ラジカルと水素ラジカルとが生成される。そして、窒素ラジカルと水素ラジカルとが反応して、窒化水素系の化合物が生成されると考えられる。また、電子やその他の荷電粒子も生成される。 3-2. Group III nitride layer forming step 3-2-1. First group III nitride layer forming step (buffer layer forming step)
The RF power supply 1610 is turned on. Then, a mixed gas of nitrogen gas and hydrogen gas is supplied from the second gas supply pipe 1420. The mixed gas supplied into the furnace main body 1001 from the through hole of the shower head electrode 1100 is converted into plasma immediately below the shower head electrode 1100. Therefore, a plasma generation region is generated immediately below the showerhead electrode 1100. At this time, nitrogen radicals and hydrogen radicals are generated. Then, it is considered that a nitrogen radical and a hydrogen radical react to produce a hydrogen nitride compound. Electrons and other charged particles are also generated.

そして、これらの窒素ラジカルと水素ラジカルと窒化水素系の化合物と電子とその他の荷電粒子を含んだラジカル混合気体は、基板１０に向けて送出される。このラジカル混合ガスの発生箇所は、シャワーヘッド電極１１００の直下である。シャワーヘッド電極１１００から基板１０までの距離は十分に広いため、ラジカル混合気体のうち、電子やイオン等の荷電粒子は、基板１０まで到達しにくい。また、荷電粒子は、金属メッシュ１５００に捕獲されやすい。そして、光は、金属メッシュ１５００に吸収されるか反射される。そのため、基板１０に向けて供給されるのは、窒素ラジカルと水素ラジカルの他、窒化水素系の化合物であると考えられる。これらの窒素ラジカルや窒化水素系の化合物は、通常のアンモニアに比べて、反応性が高い。そのため、従来技術、例えばＭＯＣＶＤ法に比べて低い温度で半導体層をエピタキシャル成長させることができる。 The radical mixed gas containing these nitrogen radicals, hydrogen radicals, hydrogen nitride-based compounds, electrons, and other charged particles is delivered toward the substrate 10. The generation location of this radical mixed gas is directly under the shower head electrode 1100. Since the distance from the showerhead electrode 1100 to the substrate 10 is sufficiently wide, charged particles such as electrons and ions in the radical mixed gas hardly reach the substrate 10. In addition, charged particles are easily captured by the metal mesh 1500. Then, the light is absorbed or reflected by the metal mesh 1500. Therefore, it is thought that what is supplied toward the substrate 10 is a hydrogen nitride-based compound in addition to nitrogen radicals and hydrogen radicals. These nitrogen radicals and hydrogen nitride-based compounds are more reactive than ordinary ammonia. Therefore, the semiconductor layer can be epitaxially grown at a temperature lower than that of a conventional technique such as MOCVD.

一方、第１のガス供給管１３００のリング部１３１０から、III 族金属の有機金属ガスを供給する。例えば、トリメチルガリウムと、トリメチルインジウムと、トリメチルアルミニウムとが、挙げられる。これらのガスは、基板１０に向かうラジカル混合気体に巻き込まれて、基板１０に供給されることとなる。III 族金属の有機金属ガスは、プラズマ化されないで、基板１０に供給される。 On the other hand, a group III metal organometallic gas is supplied from the ring portion 1310 of the first gas supply pipe 1300. For example, trimethylgallium, trimethylindium, and trimethylaluminum are listed. These gases are entrained in the radical mixed gas toward the substrate 10 and supplied to the substrate 10. The organometallic gas of the group III metal is supplied to the substrate 10 without being converted into plasma.

このように、第１のIII 族窒化物層形成工程では、III 族元素を含有する第１のガスをプラズマ化しないで基板１０に供給する。それとともに、少なくとも窒素ガスを含有する第２のガスをプラズマ化して基板１０に供給して、第１のIII 族窒化物層としてバッファ層２０を形成する。 Thus, in the first group III nitride layer forming step, the first gas containing the group III element is supplied to the substrate 10 without being converted into plasma. At the same time, the second gas containing at least nitrogen gas is converted into plasma and supplied to the substrate 10 to form the buffer layer 20 as the first group III nitride layer.

ここで、バッファ層２０は、例えばＡｌＮである。そして、バッファ層２０を形成する際の基板温度は、０℃以上５００℃以下である。好ましくは、基板温度は、１００℃以上４００℃以下である。もちろん、これ以外の温度であってもよい。 Here, the buffer layer 20 is, for example, AlN. And the substrate temperature at the time of forming the buffer layer 20 is 0 degreeC or more and 500 degrees C or less. Preferably, the substrate temperature is 100 ° C. or higher and 400 ° C. or lower. Of course, other temperatures may be used.

３−２−２．第２のIII 族窒化物層形成工程
第２のIII 族窒化物層形成工程では、III 族元素を含有する第１のガスをプラズマ化しないで第１のIII 族窒化物層（バッファ層２０）に供給する。それとともに、少なくとも窒素ガスを含有する第２のガスをプラズマ化して第１のIII 族窒化物層（バッファ層２０）に供給して、バッファ層２０の上に第２のIII 族窒化物層としてＡｌＮ層３０を形成する。 3-2-2. Second Group III Nitride Layer Formation Step In the second group III nitride layer formation step, the first group III nitride layer (buffer layer 20) is formed without converting the first gas containing a group III element into plasma. To supply. At the same time, the second gas containing at least nitrogen gas is converted into plasma and supplied to the first group III nitride layer (buffer layer 20), and the second group III nitride layer is formed on the buffer layer 20 as a second group III nitride layer. An AlN layer 30 is formed.

このようにして、バッファ層２０の上にＡｌＮ層３０を形成する。このＡｌＮ層３０は、単結晶である。 In this way, the AlN layer 30 is formed on the buffer layer 20. The AlN layer 30 is a single crystal.

ここで、ＡｌＮ層３０を形成する際の基板温度は、０℃以上９００℃以下である。好ましくは、基板温度は、１００℃以上４００℃以下である。さらに好ましくは、基板温度は、７００℃以上８００℃以下である。詳細については、後述する。 Here, the substrate temperature when forming the AlN layer 30 is 0 ° C. or higher and 900 ° C. or lower. Preferably, the substrate temperature is 100 ° C. or higher and 400 ° C. or lower. More preferably, the substrate temperature is 700 ° C. or higher and 800 ° C. or lower. Details will be described later.

３−３．その他の工程
また、上記の他に、熱処理工程と、保護膜形成工程と、その他の工程と、を実施してもよい。以上により、本実施形態の積層体Ａ１が製造される。 3-3. Other Steps In addition to the above, a heat treatment step, a protective film forming step, and other steps may be performed. As described above, the laminate A1 of the present embodiment is manufactured.

４．積層体の製造方法の効果
第１の実施形態の積層体Ａ１の製造方法は、ＲＥＭＯＣＶＤ法を用いる。そのため、バッファ層２０を低温で成長させることができる。具体的には、基板温度は、９００℃以下である。このようにバッファ層２０を低温成長させることができるため、基板１０とバッファ層２０との間の熱膨張による応力の発生をある程度緩和することができる。つまり、基板１０の反りを抑制することができる。また、この製造方法は、ＡｌＮ層３０を従来より低温で成長させることができる。よって、同様に、基板１０の反りを抑制することができる。 4). Effect of Manufacturing Method of Laminate The manufacturing method of the laminate A1 of the first embodiment uses the REMOCVD method. Therefore, the buffer layer 20 can be grown at a low temperature. Specifically, the substrate temperature is 900 ° C. or less. Since the buffer layer 20 can be grown at a low temperature in this way, the generation of stress due to thermal expansion between the substrate 10 and the buffer layer 20 can be alleviated to some extent. That is, the warpage of the substrate 10 can be suppressed. In addition, this manufacturing method allows the AlN layer 30 to be grown at a lower temperature than conventional. Therefore, similarly, the curvature of the substrate 10 can be suppressed.

また、第１の実施形態の積層体Ａ１の製造方法は、ＭＯＣＶＤ法のようにアンモニアガスを用いる必要はない。そのため、この製造装置１０００は、アンモニアガスの除害装置を必要としない。そのため、アンモニアガスの除害装置のコストとそのランニングコストがかからない。また、本実施形態の積層体Ａ１の製造方法は、通常のＲＦ−ＭＢＥ法よりもはるかに速い成長速度でIII 族窒化物層を成長させることができる。 Moreover, the manufacturing method of the laminated body A1 of the first embodiment does not need to use ammonia gas unlike the MOCVD method. Therefore, this manufacturing apparatus 1000 does not require an ammonia gas abatement apparatus. Therefore, the cost of the ammonia gas abatement device and its running cost are not incurred. Moreover, the manufacturing method of the laminated body A1 of this embodiment can grow a group III nitride layer at a growth rate much faster than a normal RF-MBE method.

５．変形例
５−１．ＡｌＩｎＧａＮ層
第１の実施形態における第２のIII 族窒化物層は、ＡｌＮ層３０である。しかし、これ以外の層を用いてもよい。例えば、ＡｌＩｎＮ層もしくはＡｌＧａＮ層を用いてもよい。これらであっても、上層にIII 族窒化物半導体層を好適に成長させることができる。 5. Modified example 5-1. AlInGaN Layer The second group III nitride layer in the first embodiment is an AlN layer 30. However, other layers may be used. For example, an AlInN layer or an AlGaN layer may be used. Even in these cases, the group III nitride semiconductor layer can be preferably grown on the upper layer.

５−２．多結晶基板
第１の実施形態で用いる基板は、単結晶基板である。しかし、ＡｌＮ多結晶基板のような多結晶基板を用いてもよい。多結晶基板は、例えば、ＡｌＮ等のIII-V 族多結晶基板、非晶質ガラス多結晶基板、アルミナ多結晶基板、Ｓｉ多結晶基板である。もちろん、その他の多結晶基板を用いてもよい。その場合には、上層の半導体層は、多結晶になりやすい。つまり、積層体Ａ１は、多結晶から成る第２のIII 族窒化物層を有する。 5-2. Polycrystalline substrate The substrate used in the first embodiment is a single crystal substrate. However, a polycrystalline substrate such as an AlN polycrystalline substrate may be used. The polycrystalline substrate is, for example, a III-V group polycrystalline substrate such as AlN, an amorphous glass polycrystalline substrate, an alumina polycrystalline substrate, or a Si polycrystalline substrate. Of course, other polycrystalline substrates may be used. In that case, the upper semiconductor layer tends to be polycrystalline. That is, the multilayer body A1 has a second group III nitride layer made of polycrystal.

５−３．測定機器
また、プラズマにより発生するラジカル種、準安定種、活性分子種等について、フーリエ変換赤外分光器（ＦＴ＝ＩＲ）、深紫外吸光分光器（ラジカルモニタリング）、光学吸収分光器（ＯＥＳ）等を用いて測定してもよい。また、これらの測定値を、各種設定にフィードバックするようにしてもよい。 5-3. Measurement equipment In addition, for radical species, metastable species, active molecular species, etc. generated by plasma, Fourier transform infrared spectrometer (FT = IR), deep ultraviolet absorption spectrometer (radical monitoring), optical absorption spectrometer (OES) You may measure using etc. These measurement values may be fed back to various settings.

６．第１の実施形態のまとめ
第１の実施形態の積層体Ａ１の製造方法は、ＲＥＭＯＣＶＤ法を用いる。そのため、バッファ層２０およびＡｌＮ層３０を低温で成長させることができる。具体的には、基板温度は、９００℃以下である。このようにバッファ層２０およびＡｌＮ層３０を低温成長させることができるため、基板１０とバッファ層２０との間の熱膨張による応力の発生をある程度緩和することができる。また、基板１０とＡｌＮ層３０との間の熱膨張による応力の発生をある程度緩和することができる。つまり、基板１０の反りを抑制することができる。 6). Summary of First Embodiment The method of manufacturing the laminate A1 of the first embodiment uses the REMOCVD method. Therefore, the buffer layer 20 and the AlN layer 30 can be grown at a low temperature. Specifically, the substrate temperature is 900 ° C. or less. As described above, since the buffer layer 20 and the AlN layer 30 can be grown at a low temperature, the generation of stress due to thermal expansion between the substrate 10 and the buffer layer 20 can be alleviated to some extent. Further, the generation of stress due to thermal expansion between the substrate 10 and the AlN layer 30 can be alleviated to some extent. That is, the warpage of the substrate 10 can be suppressed.

（第２の実施形態）
第２の実施形態について説明する。第２の実施形態のIII 族窒化物半導体素子は、III 族窒化物層を有する半導体レーザー素子である。 (Second Embodiment)
A second embodiment will be described. The group III nitride semiconductor device of the second embodiment is a semiconductor laser device having a group III nitride layer.

１．半導体レーザー素子
１−１．半導体レーザー素子の構造
本実施形態の半導体レーザー素子１００は、図３に示すように、基板１０と、バッファ層２０と、ＡｌＮ層３０と、下地層１４０と、ｎ−ＧａＮ層１５０と、活性層１６０と、ｐ−ＡｌＧａＮ層１７０と、ｐ−ＧａＮ層１８０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。ｎ−ＧａＮ層１５０は、ｎ型半導体層である。ｐ−ＡｌＧａＮ層１７０と、ｐ−ＧａＮ層１８０とは、ｐ型半導体層である。 1. Semiconductor laser device 1-1. Structure of Semiconductor Laser Element As shown in FIG. 3, the semiconductor laser element 100 of this embodiment includes a substrate 10, a buffer layer 20, an AlN layer 30, an underlayer 140, an n-GaN layer 150, and an active layer. 160, p-AlGaN layer 170, p-GaN layer 180, n-electrode N1, and p-electrode P1. The n-GaN layer 150 is an n-type semiconductor layer. The p-AlGaN layer 170 and the p-GaN layer 180 are p-type semiconductor layers.

下地層２４０は、ＡｌＮ層もしくはＧａＮ層であるとよい。 The underlayer 240 is preferably an AlN layer or a GaN layer.

１−２．半導体レーザー素子の効果
第１の実施形態の半導体レーザー素子１００は、後述する製造方法により製造される。つまり、ＭＯＣＶＤ法よりも低温でバッファ層２０を形成することができる。そのため、この半導体レーザー素子１００では、基板１０が反りにくい。したがって、より大口径基板を用いて、半導体レーザー素子１００を製造することができる。 1-2. Effect of Semiconductor Laser Element The semiconductor laser element 100 of the first embodiment is manufactured by a manufacturing method described later. That is, the buffer layer 20 can be formed at a lower temperature than the MOCVD method. Therefore, in this semiconductor laser element 100, the substrate 10 is not easily warped. Therefore, the semiconductor laser element 100 can be manufactured using a larger-diameter substrate.

２．III 族窒化物半導体素子の製造方法
本実施形態のIII 族窒化物半導体素子の製造方法について説明する。本実施形態のIII 族窒化物半導体素子の製造方法は、ＲＥＭＯＣＶＤ（ＲａｄｉｃａｌＥｎｈａｎｃｅｄＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法である。ＲＥＭＯＣＶＤ法は、本発明者らが独自に開発した方法である。 2. Method for Producing Group III Nitride Semiconductor Device A method for producing a group III nitride semiconductor device of this embodiment will be described. The manufacturing method of the group III nitride semiconductor device of this embodiment is a REMOCVD (Radial Enhanced Metal Organic Vapor Deposition) method. The REMOCVD method is a method originally developed by the present inventors.

２−１．基板準備工程
まず、基板１０を準備する。そして、基板１０をクリーニングする。その際に、通常のガスを用いてもよいし、プラズマガスを用いてもよい。 2-1. Substrate preparation process First, the substrate 10 is prepared. Then, the substrate 10 is cleaned. At that time, a normal gas may be used or a plasma gas may be used.

２−２．III 族窒化物層形成工程
２−２−１．第１のIII 族窒化物層形成工程
ここでは、製造装置１０００によりIII 族窒化物層を形成する。基板１０の上に第１のIII 族窒化物層としてバッファ層２０を形成する。 2-2. Group III nitride layer forming step 2-2-1. First Group III Nitride Layer Forming Step Here, the group III nitride layer is formed by the manufacturing apparatus 1000. A buffer layer 20 is formed on the substrate 10 as a first group III nitride layer.

２−２−２．第２のIII 族窒化物層形成工程
次に、バッファ層２０の上に第２のIII 族窒化物層としてＡｌＮ層３０を形成する。 2-2-2. Second Group III Nitride Layer Formation Step Next, an AlN layer 30 is formed on the buffer layer 20 as a second group III nitride layer.

２−２−３．第３のIII 族窒化物層形成工程
そして、ＡｌＮ層３０の上に下地層１４０を形成する。そして、下地層１４０の上に、ｎ−ＧａＮ層１５０と、活性層１６０と、ｐ−ＡｌＧａＮ層１７０と、ｐ−ＧａＮ層１８０と、をこの順序で形成する。 2-2-3. Third Group III Nitride Layer Forming Step Then, the base layer 140 is formed on the AlN layer 30. Then, the n-GaN layer 150, the active layer 160, the p-AlGaN layer 170, and the p-GaN layer 180 are formed on the base layer 140 in this order.

２−３．電極形成工程
次に、ｐ−ＧａＮ層１８０からｎ−ＧａＮ層１５０までに達する凹部を形成する。そして、その凹部に露出しているｎ−ＧａＮ層１５０にｎ電極Ｎ１を形成する。また、ｐ−ＧａＮ層１８０の上にｐ電極Ｐ１を形成する。 2-3. Next, a recess reaching from the p-GaN layer 180 to the n-GaN layer 150 is formed. Then, an n electrode N1 is formed on the n-GaN layer 150 exposed in the recess. Further, the p-electrode P <b> 1 is formed on the p-GaN layer 180.

２−４．素子分離工程
次に、ウエハ状の基板１０を分割して、複数の半導体レーザー素子１００に切り出す。もしくは、基板１０から余剰な部分を除去する。そのためには、レーザー装置や、ブレーキング装置等を用いればよい。 2-4. Element Separation Step Next, the wafer-like substrate 10 is divided and cut into a plurality of semiconductor laser elements 100. Alternatively, excess portions are removed from the substrate 10. For this purpose, a laser device, a braking device or the like may be used.

３．変形例
３−１．半導体発光素子
本実施形態のIII 族窒化物半導体素子は、半導体レーザー素子１００である。ここで、III 族窒化物半導体素子は、半導体発光素子であってもよい。 3. Modification 3-1. Semiconductor Light Emitting Element The group III nitride semiconductor element of this embodiment is a semiconductor laser element 100. Here, the group III nitride semiconductor device may be a semiconductor light emitting device.

（第３の実施形態）
第３の実施形態について説明する。第２の実施形態のIII 族窒化物半導体素子は、III 族窒化物層を有するＨＥＭＴ素子である。 (Third embodiment)
A third embodiment will be described. The group III nitride semiconductor device of the second embodiment is a HEMT device having a group III nitride layer.

１．ＨＥＭＴ素子
１−１．ＨＥＭＴ素子の構造
図４は本実施形態のＨＥＭＴ素子２００を示す概略構成図である。ＨＥＭＴ２００は、高電子移動度トランジスタである。ＨＥＭＴ素子２００は、基板１０と、バッファ層２０と、ＡｌＮ層３０と、下地層２４０と、ＵＩＤ−ＧａＮ層２５０と、ＡｌＧａＮ層２６０と、ソース電極Ｓ１と、ゲート電極Ｇ１と、ドレイン電極Ｄ１と、を有している。ＵＩＤ−ＧａＮ層２５０は、チャネル層である。ＡｌＧａＮ層２６０は、バリア層である。 1. HEMT element 1-1. HEMT Element Structure FIG. 4 is a schematic configuration diagram showing a HEMT element 200 according to this embodiment. The HEMT 200 is a high electron mobility transistor. The HEMT device 200 includes a substrate 10, a buffer layer 20, an AlN layer 30, a base layer 240, a UID-GaN layer 250, an AlGaN layer 260, a source electrode S1, a gate electrode G1, and a drain electrode D1. ,have. The UID-GaN layer 250 is a channel layer. The AlGaN layer 260 is a barrier layer.

ソース電極Ｓ１およびドレイン電極Ｄ１は、ＡｌＧａＮ層２６０の上に形成されている。ＵＩＤ−ＧａＮ層２５０は、基板１０とＡｌＧａＮ層２６０との間の位置に配置されている。ＡｌＧａＮ層２６０からみてＵＩＤ−ＧａＮ層２５０の反対側の位置に、ゲート電極Ｇ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、が配置されている。 The source electrode S1 and the drain electrode D1 are formed on the AlGaN layer 260. The UID-GaN layer 250 is disposed at a position between the substrate 10 and the AlGaN layer 260. A gate electrode G1, a source electrode S1, and a drain electrode D1 are disposed at a position opposite to the UID-GaN layer 250 as viewed from the AlGaN layer 260.

ここで、ＵＩＤ−ＧａＮ層２５０は、単一層であっても複数層であってもよい。ＡｌＧａＮ層２６０は、単一層であっても複数層であってもよい。ＡｌＧａＮ層２６０のバンドギャップは、ＵＩＤ−ＧａＮ層２５０のバンドギャップに比べて大きい。 Here, the UID-GaN layer 250 may be a single layer or a plurality of layers. The AlGaN layer 260 may be a single layer or a plurality of layers. The band gap of the AlGaN layer 260 is larger than the band gap of the UID-GaN layer 250.

１−２．ＨＥＭＴ素子の効果
第２の実施形態のＨＥＭＴ素子２００は、前述したＲＥＭＯＣＶＤ法により製造される。つまり、ＭＯＣＶＤ法よりも低温でバッファ層２０を形成することができる。そのため、このＨＥＭＴ素子２００では、基板１０が反りにくい。したがって、より大口径基板を用いて、ＨＥＭＴ素子２００を製造することができる。 1-2. Effect of HEMT Element The HEMT element 200 of the second embodiment is manufactured by the above-described REMOCVD method. That is, the buffer layer 20 can be formed at a lower temperature than the MOCVD method. Therefore, in this HEMT element 200, the substrate 10 is not easily warped. Therefore, the HEMT element 200 can be manufactured using a larger-diameter substrate.

２．III 族窒化物半導体素子の製造方法
２−１．基板準備工程
まず、基板１０を準備する。そして、基板１０をクリーニングする。その際に、通常のガスを用いてもよいし、プラズマガスを用いてもよい。 2. 2. Manufacturing method of group III nitride semiconductor device 2-1. Substrate preparation process First, the substrate 10 is prepared. Then, the substrate 10 is cleaned. At that time, a normal gas may be used or a plasma gas may be used.

２−２−３．第３のIII 族窒化物層形成工程
そして、ＡｌＮ層３０の上に下地層２４０を形成する。下地層２４０の上にＵＩＤ−ＧａＮ層２５０を形成する。ＵＩＤ−ＧａＮ層２５０の上にＡｌＧａＮ層２６０を形成する。 2-2-3. Third Group III Nitride Layer Formation Step Then, the base layer 240 is formed on the AlN layer 30. A UID-GaN layer 250 is formed on the base layer 240. An AlGaN layer 260 is formed on the UID-GaN layer 250.

２−３．電極形成工程
ＡｌＧａＮ層２６０の上に、ソース電極Ｓ１、ドレイン電極Ｄ１、ゲート電極Ｇ１を形成する。 2-3. Electrode Formation Step A source electrode S1, a drain electrode D1, and a gate electrode G1 are formed on the AlGaN layer 260.

２−４．その他の工程
また、上記の他に、素子分離工程、熱処理工程と、保護膜形成工程と、その他の工程と、を実施してもよい。以上により、本実施形態のＨＥＭＴ素子２００が製造される。 2-4. Other Steps In addition to the above, an element isolation step, a heat treatment step, a protective film formation step, and other steps may be performed. As described above, the HEMT device 200 of the present embodiment is manufactured.

３．III 族窒化物半導体素子の製造方法の効果
第３の実施形態のIII 族窒化物半導体素子の製造方法は、ＲＥＭＯＣＶＤ法を用いる。そのため、バッファ層２０を低温で成長させることができる。具体的には、基板温度は、９００℃以下である。このようにバッファ層２０を低温成長させることができるため、基板１０とバッファ層２０との間の熱膨張による応力の発生をある程度緩和することができる。つまり、基板１０の反りを抑制することができる。 3. Effect of Group III Nitride Semiconductor Device Manufacturing Method The group III nitride semiconductor device manufacturing method of the third embodiment uses the REMOCVD method. Therefore, the buffer layer 20 can be grown at a low temperature. Specifically, the substrate temperature is 900 ° C. or less. Since the buffer layer 20 can be grown at a low temperature in this way, the generation of stress due to thermal expansion between the substrate 10 and the buffer layer 20 can be alleviated to some extent. That is, the warpage of the substrate 10 can be suppressed.

また、第３の実施形態のIII 族窒化物半導体素子の製造方法は、ＭＯＣＶＤ法のようにアンモニアガスを用いる必要はない。そのため、この製造装置１０００は、アンモニアガスの除害装置を必要としない。そのため、アンモニアガスの除害装置のコストとそのランニングコストがかからない。また、本実施形態のIII 族窒化物半導体素子の製造方法は、通常のＲＦ−ＭＢＥ法よりもはるかに速い成長速度でIII 族窒化物層を成長させることができる。 Further, the manufacturing method of the group III nitride semiconductor device of the third embodiment does not need to use ammonia gas unlike the MOCVD method. Therefore, this manufacturing apparatus 1000 does not require an ammonia gas abatement apparatus. Therefore, the cost of the ammonia gas abatement device and its running cost are not incurred. In addition, in the method for manufacturing a group III nitride semiconductor device of this embodiment, the group III nitride layer can be grown at a growth rate much faster than that of a normal RF-MBE method.

４．変形例
４−１．ＭＯＳ型ＨＥＭＴ（ＭＩＳ型ＨＥＭＴ）
図５に示すように、ＭＯＳ型ＨＥＭＴ３００についても第１の実施形態の技術を適用することができる。ＭＯＳ型ＨＥＭＴ３００は、基板１０と、バッファ層２０と、ＡｌＮ層３０と、下地層２４０と、ＵＩＤ−ＧａＮ層２５０と、ＡｌＧａＮ層２６０と、絶縁膜３７０と、ソース電極Ｓ１と、ゲート電極Ｇ１と、ドレイン電極Ｄ１と、を有している。絶縁膜３７０は、ＡｌＧａＮ層２６０とゲート電極Ｇ１とを絶縁している。絶縁膜３７０は、酸化物である。もしくは、絶縁膜３７０は、それ以外の絶縁体であってもよい。このように、ＨＥＭＴ素子３００は、ＭＯＳ型ＨＥＭＴ素子であってもよい。また、ＨＥＭＴ素子３００は、ＭＩＳ型ＨＥＭＴ素子であってもよい。 4). Modified example 4-1. MOS type HEMT (MIS type HEMT)
As shown in FIG. 5, the technique of the first embodiment can also be applied to the MOS type HEMT 300. The MOS type HEMT 300 includes a substrate 10, a buffer layer 20, an AlN layer 30, a base layer 240, a UID-GaN layer 250, an AlGaN layer 260, an insulating film 370, a source electrode S1, and a gate electrode G1. And a drain electrode D1. The insulating film 370 insulates the AlGaN layer 260 and the gate electrode G1. The insulating film 370 is an oxide. Alternatively, the insulating film 370 may be another insulator. As described above, the HEMT element 300 may be a MOS type HEMT element. Further, the HEMT element 300 may be a MIS type HEMT element.

４−２．ＭＯＳ型ＨＥＭＴ（ＭＩＳ型ＨＥＭＴ）
図６に示すように、ＨＥＭＴ４００は、基板１０と、バッファ層２０と、ＡｌＮ層３０と、下地層２４０と、ＵＩＤ−ＧａＮ層２５０と、ＡｌＮ層４８０と、ＡｌＧａＮ層２６０と、絶縁膜３７０と、ソース電極Ｓ１と、ゲート電極Ｇ１と、ドレイン電極Ｄ１と、を有している。ＡｌＮ層４８０は、合金散乱防止層である。 4-2. MOS type HEMT (MIS type HEMT)
As shown in FIG. 6, the HEMT 400 includes a substrate 10, a buffer layer 20, an AlN layer 30, an underlayer 240, a UID-GaN layer 250, an AlN layer 480, an AlGaN layer 260, and an insulating film 370. Source electrode S1, gate electrode G1, and drain electrode D1. The AlN layer 480 is an alloy scattering prevention layer.

４−３．受動部品
図７に示すように、受動部品５００を用いてもよい。受動部品５００は、基板１０と、バッファ層２０と、ＡｌＮ層３０と、下地層２４０と、ＡｌＮ層５５０と、を有する。ＡｌＮ層５５０は、熱放出材である。 4-3. Passive Component As shown in FIG. 7, a passive component 500 may be used. The passive component 500 includes the substrate 10, the buffer layer 20, the AlN layer 30, the base layer 240, and the AlN layer 550. The AlN layer 550 is a heat release material.

４−４．スマートカット
図８に示すように、スマートカット用の積層体６００として用いてもよい。積層体６００は、基板１０と、バッファ層２０と、ＡｌＮ層３０と、下地層２４０と、ＡｌＮ層６５０と、ＳｉＯ₂層６６０と、ＧａＮ層６７０と、を有している。 4-4. Smart Cut As shown in FIG. 8, it may be used as a laminated body 600 for smart cut. The stacked body 600 includes the substrate 10, the buffer layer 20, the AlN layer 30, the base layer 240, the AlN layer 650, the SiO ₂ layer 660, and the GaN layer 670.

５．第３の実施形態のまとめ
第３の実施形態のIII 族窒化物半導体素子の製造方法は、ＲＥＭＯＣＶＤ法を用いる。そのため、バッファ層２０を低温で成長させることができる。具体的には、基板温度は、９００℃以下である。このようにバッファ層２０を低温成長させることができるため、基板１０とバッファ層２０との間の熱膨張による応力の発生をある程度緩和することができる。つまり、基板１０の反りを抑制することができる。 5. Summary of Third Embodiment The method for manufacturing a group III nitride semiconductor device of the third embodiment uses a REMOCVD method. Therefore, the buffer layer 20 can be grown at a low temperature. Specifically, the substrate temperature is 900 ° C. or less. Since the buffer layer 20 can be grown at a low temperature in this way, the generation of stress due to thermal expansion between the substrate 10 and the buffer layer 20 can be alleviated to some extent. That is, the warpage of the substrate 10 can be suppressed.

また、第２の実施形態のIII 族窒化物半導体素子の製造方法は、ＭＯＣＶＤ法のようにアンモニアガスを用いる必要はない。そのため、この製造装置１０００は、アンモニアガスの除害装置を必要としない。そのため、アンモニアガスの除害装置のコストとそのランニングコストがかからない。また、本実施形態のIII 族窒化物半導体素子の製造方法は、通常のＲＦ−ＭＢＥ法よりもはるかに速い成長速度でIII 族窒化物層を成長させることができる。 Further, the manufacturing method of the group III nitride semiconductor device of the second embodiment does not need to use ammonia gas unlike the MOCVD method. Therefore, this manufacturing apparatus 1000 does not require an ammonia gas abatement apparatus. Therefore, the cost of the ammonia gas abatement device and its running cost are not incurred. In addition, in the method for manufacturing a group III nitride semiconductor device of this embodiment, the group III nitride layer can be grown at a growth rate much faster than that of a normal RF-MBE method.

１．実施例１（単結晶基板の上の単結晶膜）
１−１．基板
実施例１では、（１１１）面のＳｉ単結晶基板を用いた。Ｓｉ単結晶基板は、８ｍｍ角であった。Ｓｉ単結晶基板の厚みは６２５μｍであった。 1. Example 1 (single crystal film on a single crystal substrate)
1-1. Substrate In Example 1, a (111) plane Si single crystal substrate was used. The Si single crystal substrate was 8 mm square. The thickness of the Si single crystal substrate was 625 μm.

１−２．クリーニング
成膜に際して、第１の実施形態の製造装置１０００を用いた。まず、サーマルクリーニングを行った。キャリアガスは、Ｈ₂であった。その供給量は、７５０ｓｃｃｍであった。そして、ＲＦパワーを４００Ｗとして、Ｈ₂をプラズマ化してＳｉ単結晶基板に供給した。製造装置１０００の内部の圧力は１００Ｐａであった。基板温度は９５０℃であった。保持時間は１０分であった。 1-2. Cleaning The film forming apparatus 1000 of the first embodiment was used for film formation. First, thermal cleaning was performed. Carrier gas was H _2. The supply amount was 750 sccm. Then, RF power was set to 400 W, H ₂ was turned into plasma, and supplied to the Si single crystal substrate. The pressure inside the manufacturing apparatus 1000 was 100 Pa. The substrate temperature was 950 ° C. The retention time was 10 minutes.

１−３．ＴＭＡの吸着
その後、シャワーヘッド電極１１００からＮ₂を７５０ｓｃｃｍの供給量で供給するとともにＨ₂を２５０ｓｃｃｍの供給量で供給した。このＮ₂とＨ₂との混合ガスについてはプラズマ化しなかった。一方、第１のガス供給管１３００のリング部１３１０の貫通孔から、ＴＭＡ（トリメチルアルミニウム）を０．０５ｓｃｃｍの供給量で供給した。ＴＭＡの供給時間は、１０分であった。基板温度は３００℃であった。 1-3. Adsorption of TMA Thereafter, N ₂ was supplied from the showerhead electrode 1100 at a supply rate of 750 sccm and H ₂ was supplied at a supply rate of 250 sccm. The mixed gas of N ₂ and H ₂ was not converted into plasma. On the other hand, TMA (trimethylaluminum) was supplied at a supply rate of 0.05 sccm from the through hole of the ring portion 1310 of the first gas supply pipe 1300. The supply time of TMA was 10 minutes. The substrate temperature was 300 ° C.

Ｎ₂とＨ₂との混合ガスをプラズマ化していないので、この基板温度ではＡｌＮは成膜されない。ただし、ＡｌＮ多結晶基板の表面にＴＭＡが吸着されたはずである。そこで、一旦、ＴＭＡの供給を停止した。 Since the mixed gas of N ₂ and H ₂ is not converted to plasma, AlN is not formed at this substrate temperature. However, TMA should have been adsorbed on the surface of the AlN polycrystalline substrate. Therefore, the supply of TMA was once stopped.

１−４．ＡｌＮ層
その後、シャワーヘッド電極１１００からＮ₂を７５０ｓｃｃｍの供給量で供給するとともにＨ₂を２５０ｓｃｃｍの供給量で供給した。そして、Ｎ₂とＨ₂との混合ガスをＲＦパワー４００Ｗでプラズマ化した。一方、第１のガス供給管１３００のリング部１３１０の貫通孔から、ＴＭＡ（トリメチルアルミニウム）を０．０５ｓｃｃｍの供給量で供給した。これにより、Ｓｉ単結晶基板の上にＡｌＮを積層した。成膜時間は、３０分であった。なお、基板温度は、室温から８００℃までのいずれかの温度を用いた。つまり、室温、２００℃、４００℃、６００℃、８００℃であった。ただし、後述するグラフ上では、室温を０℃としてある。 1-4. AlN layer Thereafter, N ₂ was supplied from the showerhead electrode 1100 at a supply rate of 750 sccm and H ₂ was supplied at a supply rate of 250 sccm. Then, into plasma mixed gas of N ₂ and H ₂ in the RF power 400W. On the other hand, TMA (trimethylaluminum) was supplied at a supply rate of 0.05 sccm from the through hole of the ring portion 1310 of the first gas supply pipe 1300. Thereby, AlN was laminated on the Si single crystal substrate. The film formation time was 30 minutes. As the substrate temperature, any temperature from room temperature to 800 ° C. was used. That is, they were room temperature, 200 ° C., 400 ° C., 600 ° C., and 800 ° C. However, on the graph described later, the room temperature is set to 0 ° C.

１−５．評価
そして、成長させたＡｌＮ層をＸ線回折で評価した。図９は、基板温度とＸ線の回折強度を示すグラフである。図９に示すように、上記の基板温度では、いずれもＡｌＮの単結晶膜が得られることが分かった。また、基板温度が８００℃の近傍の場合に、ｃ面のＸ線回折の最大ピークが得られた。 1-5. Evaluation The grown AlN layer was evaluated by X-ray diffraction. FIG. 9 is a graph showing the substrate temperature and the X-ray diffraction intensity. As shown in FIG. 9, it was found that an AlN single crystal film can be obtained at any of the above substrate temperatures. Further, when the substrate temperature was in the vicinity of 800 ° C., the maximum peak of c-plane X-ray diffraction was obtained.

このように、ＡｌＮ層を形成する際の基板温度は、０℃以上９００℃以下である。好ましくは、基板温度は、１００℃以上４００℃以下である。さらに好ましくは、基板温度は、７００℃以上８００℃以下である。 Thus, the substrate temperature when forming the AlN layer is 0 ° C. or higher and 900 ° C. or lower. Preferably, the substrate temperature is 100 ° C. or higher and 400 ° C. or lower. More preferably, the substrate temperature is 700 ° C. or higher and 800 ° C. or lower.

２．実施例２（多結晶基板の上の多結晶膜）
２−１．基板
実施例２では、ＡｌＮ多結晶基板を用いた。ＡｌＮ多結晶基板は、１０ｃｍ角であった。ＡｌＮ多結晶基板の厚みは４００μｍであった。 2. Example 2 (Polycrystalline film on a polycrystalline substrate)
2-1. Substrate In Example 2, an AlN polycrystalline substrate was used. The AlN polycrystalline substrate was 10 cm square. The thickness of the AlN polycrystalline substrate was 400 μm.

２−２．クリーニング
成膜に際して、第１の実施形態の製造装置１０００を用いた。まず、サーマルクリーニングを行った。キャリアガスは、Ｈ₂であった。その供給量は、７５０ｓｃｃｍであった。そして、ＲＦパワーを４００Ｗとして、Ｈ₂をプラズマ化してＳｉ単結晶基板に供給した。製造装置１０００の内部の圧力は１００Ｐａであった。基板温度は９５０℃であった。保持時間は１０分であった。 2-2. Cleaning The film forming apparatus 1000 of the first embodiment was used for film formation. First, thermal cleaning was performed. Carrier gas was H _2. The supply amount was 750 sccm. Then, RF power was set to 400 W, H ₂ was turned into plasma, and supplied to the Si single crystal substrate. The pressure inside the manufacturing apparatus 1000 was 100 Pa. The substrate temperature was 950 ° C. The retention time was 10 minutes.

２−３．ＴＭＡの吸着
その後、シャワーヘッド電極１１００からＮ₂を７５０ｓｃｃｍの供給量で供給するとともにＨ₂を２５０ｓｃｃｍの供給量で供給した。このＮ₂とＨ₂との混合ガスについてはプラズマ化しなかった。一方、第１のガス供給管１３００のリング部１３１０の貫通孔から、ＴＭＡ（トリメチルアルミニウム）を０．０５ｓｃｃｍの供給量で供給した。ＴＭＡの供給時間は、１０分であった。基板温度は３００℃であった。 2-3. Adsorption of TMA Thereafter, N ₂ was supplied from the showerhead electrode 1100 at a supply rate of 750 sccm and H ₂ was supplied at a supply rate of 250 sccm. The mixed gas of N ₂ and H ₂ was not converted into plasma. On the other hand, TMA (trimethylaluminum) was supplied at a supply rate of 0.05 sccm from the through hole of the ring portion 1310 of the first gas supply pipe 1300. The supply time of TMA was 10 minutes. The substrate temperature was 300 ° C.

２−４．ＡｌＮ層
その後、シャワーヘッド電極１１００からＮ₂を７５０ｓｃｃｍの供給量で供給するとともにＨ₂を２５０ｓｃｃｍの供給量で供給した。そして、Ｎ₂とＨ₂との混合ガスをＲＦパワー４００Ｗでプラズマ化した。一方、第１のガス供給管１３００のリング部１３１０の貫通孔から、ＴＭＡ（トリメチルアルミニウム）を０．０５ｓｃｃｍの供給量で供給した。これにより、ＡｌＮ多結晶基板の上にＡｌＮを積層した。成膜時間は、５時間であった。なお、基板温度は、８００℃であった。 2-4. AlN layer Thereafter, N ₂ was supplied from the showerhead electrode 1100 at a supply rate of 750 sccm and H ₂ was supplied at a supply rate of 250 sccm. Then, into plasma mixed gas of N ₂ and H ₂ in the RF power 400W. On the other hand, TMA (trimethylaluminum) was supplied at a supply rate of 0.05 sccm from the through hole of the ring portion 1310 of the first gas supply pipe 1300. As a result, AlN was laminated on the AlN polycrystalline substrate. The film formation time was 5 hours. The substrate temperature was 800 ° C.

２−５．評価
そして、成長させたＡｌＮ層をＳＥＭ（走査型電子顕微鏡）で断面観察した。図１０は、その断面写真である。図１０に示すように、ＡｌＮ多結晶基板の上に約９０ｎｍの膜厚のＡｌＮ多結晶を成長させたことが確認された。 2-5. Evaluation Then, a cross section of the grown AlN layer was observed with an SEM (scanning electron microscope). FIG. 10 is a cross-sectional photograph thereof. As shown in FIG. 10, it was confirmed that an AlN polycrystal having a thickness of about 90 nm was grown on the AlN polycrystal substrate.

また、図１１のように成膜した薄膜を斜め入射シンクロトロン光ＸＲＤで評価した。その結果、成長した多結晶薄膜は、多結晶基板よりもＣ軸配向した良質な多結晶膜であることが分かった。 Moreover, the thin film formed as shown in FIG. 11 was evaluated by oblique incidence synchrotron light XRD. As a result, it was found that the grown polycrystalline thin film is a high-quality polycrystalline film that is C-axis oriented as compared to the polycrystalline substrate.

Ａ１…積層体
１０…基板
２０…バッファ層
３０…ＡｌＮ層
１００…半導体レーザー素子
２００、３００、４００…ＨＥＭＴ素子
５００…受動部品
６００…積層体
Ｇ１…ゲート電極
Ｓ１…ソース電極
Ｄ１…ドレイン電極
１０００…製造装置
１００１…炉本体
１１００…シャワーヘッド電極
１２００…サセプター
１３００…第１のガス供給管
１４２０…第２のガス供給管
１６００…ＲＦ電源 A1 ... Laminated body 10 ... Substrate 20 ... Buffer layer 30 ... AlN layer 100 ... Semiconductor laser element 200, 300, 400 ... HEMT element 500 ... Passive component 600 ... Laminated body G1 ... Gate electrode S1 ... Source electrode D1 ... Drain electrode 1000 ... Manufacturing apparatus 1001 ... Furnace body 1100 ... Shower head electrode 1200 ... Susceptor 1300 ... First gas supply pipe 1420 ... Second gas supply pipe 1600 ... RF power supply

Claims

A substrate preparation process for preparing a substrate;
A first group III nitride layer forming step of forming a first group III nitride layer on the substrate;
A second group III nitride layer forming step of forming a second group III nitride layer on the first group III nitride layer;
Have
In the first group III nitride layer forming step,
A first gas containing a group III element is supplied to the substrate without being converted to plasma, and a second gas containing at least nitrogen gas is supplied to the substrate after being converted to plasma, and the first group III nitride is supplied. Forming a buffer layer as a layer,
In the second group III nitride layer forming step,
The first group III nitride containing the group III element is supplied to the first group III nitride layer without being plasmatized, and the second gas containing at least nitrogen gas is plasmatized to form the first group III nitride. A method for producing a Group III nitride semiconductor device, characterized in that the second Group III nitride layer is formed by supplying to a layer.

The group III nitride semiconductor device according to claim 1,
In the first group III nitride layer forming step,
The temperature of the substrate is in the range of 0 ° C. or more and 500 ° C. or less,
In the second group III nitride layer forming step,
A method for producing a group III nitride semiconductor device, wherein the temperature of the substrate is in the range of 0 ° C. or higher and 900 ° C. or lower.

In the group III nitride semiconductor device according to claim 1 or 2,
In the second group III nitride layer forming step,
An AlN layer, an AlInN layer, or an AlGaN layer is formed as the second group III nitride layer. A method for manufacturing a group III nitride semiconductor device, comprising:

In the group III nitride semiconductor device according to any one of claims 1 to 3,
In the substrate preparation step,
Using a single crystal substrate,
In the second group III nitride layer forming step,
A method of manufacturing a group III nitride semiconductor device, comprising forming the second group III nitride layer made of a single crystal.

In the group III nitride semiconductor device according to any one of claims 1 to 3,
In the substrate preparation step,
Using a polycrystalline substrate,
In the second group III nitride layer forming step,
A method for producing a group III nitride semiconductor device, comprising forming the second group III nitride layer made of polycrystal.

In the group III nitride semiconductor device according to any one of claims 1 to 5,
A third group III nitride layer forming step of forming a third group III nitride layer on the second group III nitride layer;
In the third group III nitride layer forming step,
Manufacturing of a group III nitride semiconductor device characterized by forming a device structure of any of a MOS type HEMT device, a MIS type HEMT device, a semiconductor laser device, a semiconductor light emitting device, a smart cut substrate, and a heat release material Method.

A substrate,
A first III-nitride layer on the substrate;
A second Group III nitride layer on the first Group III nitride layer;
In a group III nitride semiconductor device having
The first group III nitride layer comprises:
A buffer layer formed by supplying a first gas containing a group III element to the substrate without being converted to plasma and supplying a second gas containing at least nitrogen gas to the substrate after being converted to plasma;
The second group III nitride layer comprises:
The first group III nitride containing the group III element is supplied to the first group III nitride layer without being plasmatized, and the second gas containing at least nitrogen gas is plasmatized to form the first group III nitride. A group III nitride semiconductor device characterized by being a layer formed by supplying to a layer.

The group III nitride semiconductor device according to claim 7,
The second group III nitride layer comprises:
A group III nitride semiconductor device comprising an AlN layer, an AlInN layer, or an AlGaN layer.

In the group III nitride semiconductor device according to claim 7 or 8,
The substrate is
A single crystal substrate,
The second group III nitride layer comprises:
A group III nitride semiconductor device comprising a group III nitride single crystal layer.

In the group III nitride semiconductor device according to claim 7 or 8,
The substrate is
A polycrystalline substrate made of group III nitride,
The second group III nitride layer comprises:
A group III nitride semiconductor device comprising a group III nitride polycrystalline layer.