JP2016001865A - 検波校正回路及び送信装置 - Google Patents

Abstract

【課題】温度変動、電源変動又は経年変化が生じた場合でも、高周波信号の検波出力の変動を抑制し、検波特性の劣化を抑制した検波校正回路及び送信装置を提供する。
【解決手段】送信装置１の検波校正回路１０は、高周波入力信号を分配する第１分配部（カップラ）１１と、第１分配部の第１高周波出力信号ＲＦ０１を増幅する増幅回路１２と、増幅された高周波出力信号を分配する第２分配部（カップラ）１３と、基準電圧切替部１４ｂに応じた基準信号を出力する基準信号回路１４と、第２分配部の第３高周波出力信号ＲＦ０１２又は基準信号出力ＲＦ０２ａの基準信号を切り替えて出力する切替スイッチ１５と、切替スイッチからの第３高周波出力信号又は基準信号を検波する検波回路１６と、検波回路の出力信号の感度を切り替える感度切替回路１７と、検波回路のバイアスＶｇの調整と感度切替回路の切替調整とを実行する校正制御回路１８とを備える。
【選択図】図１

Description

本開示は、送信信号の電力を校正する検波校正回路及び送信装置に関する。

近年、高速伝送の無線通信は、変調信号の帯域を確保し、より高速に伝送するために、１チャネルにおいて高周波帯域（例えば、ミリ波帯域のような数百ＭＨｚの周波数帯域）を用いる。また、離れた距離間における高速伝送の無線通信は、高速な通信品質を安定して保持するために、送信装置及び受信装置間において信号のレベルを一定に保持する必要がある。

例えば、送信装置は、外部要因（例えば温度変動、電源変動）の発生に対して、送信信号の電力を一定に制御するために、検波回路において電力を検出し、増幅回路のゲインを調整する電力制御回路を用いる。例えば、ミリ波帯のような高い周波数領域では、検波回路に用いるトランジスタは、ゲイン特性が不十分であるため、温度、電源、経年変化によるゲイン特性の変動が大きくなる。このため、検波回路は、入出力特性のばらつきが大きくなり、検波回路の出力電圧（以下、「検波出力電圧」という）の誤差が生じる。

また、高周波帯域では検波回路の入力制御範囲が狭いため、検波回路は、入出力特性のばらつきが大きい場合、入力される高周波信号の入力電圧レベルが、入力信号範囲から外れ、検波出力電圧が不正確になる。

検波回路の入出力特性のばらつきを低減する先行技術として、例えば特許文献１に示す送信電力制御回路が提案されている。また、経年変化による検波回路の入出力特性のばらつきを抑制する先行技術として、例えば特許文献２に示す送信電力検波回路が提案されている。各特許文献の詳細については、図９（Ａ）及び（Ｂ）を参照して後述する。

特許第４３０４２９６号公報 特開２００６−１３７５３号公報

上述した特許文献１，２の構成では、高周波信号（例えばマイクロ波、ミリ波）を用いた場合、検波回路に用いるトランジスタは、ゲイン特性が十分に得られず、例えば温度変動、電源変動、個体ばらつきにより、検波回路は、検波精度が不十分となることがあった。

本開示は、上述した従来の事情に鑑みて、温度変動、電源変動、又は、経年変化が生じた場合でも、高周波信号の検波出力電圧の変動を抑制する検波校正回路及び送信装置を提供することを目的とする。

本開示は、第１高周波入力信号を第１高周波信号及び第２高周波信号に分配する第１分配部と、前記第１高周波信号を増幅する第１増幅部と、増幅された前記第１高周波信号を、さらに第３高周波信号及び第４高周波信号に分配する第２分配部と、前記第２高周波信号を用いて、所定の切替可能な基準電圧に応じた基準信号を生成する基準信号生成部と、前記第３高周波信号又は前記基準信号出力部の基準信号を選択する切替部と、前記選択された信号を検波した検波信号を出力する検波部と、前記検波信号の入出力感度を切り替える感度切替部と、前記検波部の検波ゲインと前記検波信号の入出力感度とを調整する校正制御部と、を備える、検波校正回路を提供する。

また、本開示は、検波校正回路と、前記第４高周波信号を送信する送信アンテナと、を備える、送信装置である。

本開示によれば、温度変動、電源変動、又は、経年変化が生じた場合でも、高周波信号の検波出力の変動を低減し、検波特性の劣化を抑制できる。

第１の実施形態の検波校正回路の内部構成を示す回路構成図 （Ａ）飽和アンプの回路構成の第１例を示す図、（Ｂ）各トランジスタへの入力信号の波形の一例を示す図、（Ｃ）（Ａ）に示す飽和アンプの出力信号の波形の一例を示す図 （Ａ）飽和アンプの回路構成の第２例を示す図、（Ｂ）一方のトランジスタへの入力信号の波形の一例を示す図、（Ｃ）他方のトランジスタへの入力信号の波形の一例を示す図、（Ｄ）（Ａ）に示す飽和アンプの出力信号の波形の一例を示す図 （Ａ）検波回路の回路構成の一例を示す図、（Ｂ）検波回路に入力される信号の波形の一例を示す図、（Ｃ）平滑前の出力信号の波形の一例を示す図、（Ｄ）平滑後の出力信号の波形の一例を示す図 （Ａ）検波入力電圧と検波出力電圧との関係に応じた検波ゲインの一例を示す図、（Ｂ）検波入力電圧に対応する検波出力電圧の感度の一例を示す図、（Ｃ）感度切替回路の一例を示す図、（Ｄ）感度切替回路の他の一例を示す図 第２の実施形態の検波校正回路の内部構成を示す回路構成図 第３の実施形態の検波校正回路の内部構成を示す回路構成図 （Ａ）整合切替回路の一例を示す図、（Ｂ）整合切替回路において高周波信号が検波回路に入力されるスミスチャートの一例を示す説明図、（Ｃ）整合切替回路において基準（電圧）信号が検波回路に入力されるスミスチャートの一例を示す説明図 （Ａ）第１の従来例における送信電力制御回路の内部構成を示す回路構成図、（Ｂ）第２の従来例における送信電力検波回路の内部構成を示す回路構成図 第４の実施形態の検波校正回路の内部構成を示す回路構成図

（各実施形態の内容に至る経緯）
以下、本開示に係る検波校正回路及び送信装置の各実施形態の内容を説明する前に、各実施形態の内容に至る経緯について、図９（Ａ）及び（Ｂ）を参照して説明する。図９（Ａ）は、第１の従来例における送信電力制御回路１００の内部構成を示す回路構成図である。図９（Ｂ）は、第２の従来例における送信電力検波回路２００の内部構成を示す回路構成図である。

図９（Ａ）に示す特許文献１の送信電力制御回路１００は、増幅回路１０１と、カップラ１０２と、検波回路１０３と、記憶部１０４と、制御回路１０５とを含む。送信電力検波回路１００では、増幅回路１０１において電力が増幅された入力信号がカップラ１０２において２系統の信号に分配され、一方の信号が後段（不図示）に出力され、他方の信号は検波回路１０３に入力される。

検波回路１０３は、入力信号を検波し、検波結果としての検波出力電圧の信号を制御回路１０５に出力する。制御回路１０５は、記憶部１０４において予め保持されているオフセット補正電圧値を検波出力電圧に加算して出力する。ここで、オフセット補正電圧値は、温度又は電源電圧の変動に応じた電圧値のオフセット量である。これにより、図９（Ａ）に示す送信電力制御回路１００は、温度又は電源電圧が変動しても、検波回路１０３の入出力特性（ゲイン特性）のばらつきを抑制する。

しかし、図９（Ａ）に示す送信電力制御回路１００は、記憶部１０４に一度保持されたオフセット量は変動しないため、例えば経年変化により検波回路１０３の入出力特性が劣化して変動した場合には、検波出力電圧の誤差が増大するため、対処が求められる。

また、検波回路１０３のゲイン特性及び入出力感度特性は調整されない。このため、検波回路１０３を構成するトランジスタのゲイン特性が十分に得られない状態では、検波回路１０３は、高周波信号（例えばミリ波信号）の入力信号範囲が狭くなる場合がある。

これは、検波回路１０３は、温度変動又は電源変動が生じると、検波回路１０３の検波可能な入力信号範囲が、ゲイン変動によりずれ、また、検波回路１０３の入出力感度が高くなり、入力信号範囲が狭まる。

このため、検波回路１０３は、高周波信号の入力電圧が検波回路１０３の入力信号範囲から外れ、検波電圧を出力しない場合がある。

図９（Ｂ）に示す送信電力検波回路２００は、増幅回路２０１と、カップラ２０２と、検波回路２０３Ａと、ダミーアンプ２０３Ｂと、合成回路２０４とを含む。送信電力検波回路２００は、増幅回路２０１において電力が増幅された入力信号がカップラ２０２において２系統の信号に分配され、一方の信号が後段（不図示）に出力され、他方の信号は検波回路２０３に入力される。

検波回路２０３Ａは、入力信号を検波し、検波結果としての検波出力電圧の信号を加算回路２０４に出力する。ダミーアンプ２０３Ｂは、検波回路２０３Ａを構成するトランジスタと同じ形式のトランジスタを用いて、オフセット電圧を合成回路２０４に出力する。合成回路２０４は、検波回路２０３Ａの検波出力電圧からダミーアンプ２０３Ｂのオフセット電圧を減算した合成波である検波出力電圧を出力する。

このため、送信電力検波回路２００は、経年変化を含め、温度変動又は電源変動によって検波回路２０３Ａの入出力特性（ゲイン特性）が変動した場合、ダミーアンプ２０３Ｂの出力（オフセット電圧）も同様に変動するので、検波回路２０３Ａの検波出力電圧とダミーアンプ２０３Ｂのオフセット電圧との各変動量が合成回路２０４においてキャンセルされ、安定した検波出力電圧が得られる。

しかし、図９（Ｂ）に示す送信電力検波回路２００は、検波回路２０３Ａのゲイン特性及び入出力感度特性が調整されないので、図９（Ａ）に示す送信電力制御回路１００と同様に、温度変動又は電源変動の発生により、検波回路２０３Ａの検波可能な入力信号範囲がゲイン変動によりずれ、検波回路２０３Ａの入出力感度が高くなり、入力信号範囲が狭まる。このため、高周波信号の入力電圧は、検波回路２０３Ａの入力信号範囲から外れ、検波電圧が出力されない場合があった。

また、検波回路２０３Ａ及びダミーアンプ２０３Ｂにおいて使用されるトランジスタは、ゲイン特性の相対誤差が検波出力電圧に重畳されるので、送信電力検波回路２００は、高周波信号（例えばミリ波）を用いた場合には、相対誤差により生じるばらつきによって、検波出力電圧の出力が不正確になる。

そこで、以下の各実施形態では、温度変動、電源変動、又は、経年変化が生じた場合でも、高周波信号の検波出力電圧の変動を抑制する検波校正回路及び送信装置の例について、図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施形態の検波校正回路１０の内部構成を示す回路構成図である。図１に示す送信装置１は、ＣＰＵ（Central Processing Unit）５と、検波校正回路１０と、送信アンテナＡｎｔとを含む構成である。また、図１に示す検波校正回路１０は、カップラ１１と、増幅回路１２と、カップラ１３と、基準信号回路１４と、切替スイッチ１５と、検波回路１６と、感度切替回路１７と、検波制御回路１８とを含む。

図１に示す検波校正回路１０の入力端子には、例えば送信装置１の直交変調器（不図示）において生成された高周波信号（例えばミリ波）ＲＦ０が入力される。

ＣＰＵ５は、送信装置１の動作を制御し、例えば検波校正回路１０の検波出力電圧Ｖｄｅｔに応じて、増幅回路１２のゲインを調整するための制御信号を生成して増幅回路１２に出力する。また、ＣＰＵ５は、検波校正回路１０を校正モード又は検波モードに切り替え、更に、いずれかのモードに切り替えるための制御信号を生成して校正制御回路１８に出力する。ＣＰＵ５からの制御信号は、校正制御回路１８のモード判断部１８ａに入力される。

第１分配部の一例としてのカップラ１１は、例えば方向性結合器を用いて構成され、検波校正回路１０の入力端子に入力される高周波信号ＲＦ０を、例えば２系統の高周波信号ＲＦ０１，ＲＦ０２に分配して出力する。カップラ１１の分配により生成された高周波信号ＲＦ０２は、基準信号回路１４に入力される。

増幅部の一例としての増幅回路１２は、カップラ１１の分配により生成された高周波信号ＲＦ０１が入力され、ＣＰＵ５からの制御信号に応じて、増幅回路１２のゲインを調整する。増幅回路１２は、ゲインの初期値又はＣＰＵ５からの制御信号に応じて調整されたゲインの値に応じて、高周波信号ＲＦ０１を増幅してカップラ１３に出力する。

第２分配部の一例としてのカップラ１３は、例えば方向性結合器を用いて構成され、増幅回路１２により増幅された高周波信号ＲＦ０１を、例えば２系統の高周波信号ＲＦ０１１，ＲＦ０１２に分配して出力する。カップラ１３の分配により生成された高周波信号ＲＦ０１１は、送信アンテナＡｎｔから送信される。

基準信号出力部の一例としての基準信号回路１４は、飽和アンプ１４ａ−１又は飽和アンプ１４ａと、基準電圧切替部１４ｂとを含む構成である。飽和アンプ１４ａ−１又は飽和アンプ１４ａは、高周波信号ＲＦ０２を入力し、基準電圧切替部１４ｂから供給される基準電源電圧Ｖｒｅｆに応じた基準（電圧）信号ＲＦ０２ａを切替スイッチ１５に出力する。

ここで、飽和アンプ１４ａ−１について、図２（Ａ）、図２（Ｂ）及び図２（Ｃ）を参照して説明する。図２（Ａ）は、飽和アンプの回路構成の第１例を示す図である。図２（Ｂ）は、各トランジスタへの入力信号の波形の一例を示す図である。図２（Ｃ）は、図２（Ａ）に示す飽和アンプ１４ａ−１の出力信号の波形の一例を示す図である。

図２（Ａ）に示す飽和アンプ１４ａ−１は、低周波数帯域においてプッシュブル動作する。飽和アンプ１４ａ−１では、入力される高周波信号ＲＦ０２は、直流カット用のコンデンサＣ１を介して、バイアス電圧ＶｇのｐＭＯＳ（Metal Oxide Semiconductor）トランジスタｔｒ１，ｎＭＯＳトランジスタｔｒ２の各ゲート端子に入力される。ｐＭＯＳトランジスタｔｒ１のソース端子，及び、ｎＭＯＳトランジスタｔｒ２のソース端子は飽和アンプ１４ａ−１の出力側に接続され、ｐＭＯＳトランジスタｔｒ１のドレイン端子は基準電源電圧Ｖｒｅｆが供給され、ｎＭＯＳトランジスタｔｒ２のドレイン端子はグランド電位（ＧＮＤ電位、０Ｖ）に接続される。

以下、説明を簡単にするために、飽和アンプ１４ａ−１，１４ａに用いられるｐＭＯＳトランジスタｔｒ１、ｎＭＯＳトランジスタｔｒ２，ｔｒ３，ｔｒ４は、同一のバイアス電圧Ｖｇによって動作すると定義する。

図２（Ｂ）では、ｐＭＯＳトランジスタｔｒ１，ｎＭＯＳトランジスタｔｒ２のゲート端子に入力される高周波信号ＲＦ０２の電圧Ｖｉｎは、バイアス電圧Ｖｇを中心として正電圧領域Ｐ１，負電圧領域Ｐ２において振幅を有する場合、正電圧領域Ｐ１ではｎＭＯＳトランジスタｔｒ２がＯＮし、ｐＭＯＳトランジスタｔｒ１がＯＦＦする。このため、ｎＭＯＳトランジスタｔｒ２は、ｐＭＯＳトランジスタｔｒ１を高インピーダンスの負荷として、動作する。また、飽和アンプ１４ａ−１の出力信号（基準（電圧）信号）はＧＮＤ電位（０Ｖ）に設定される。

一方、負電圧領域Ｐ２ではｐＭＯＳトランジスタｔｒ１がＯＮし、ｎＭＯＳトランジスタｔｒ２がＯＦＦする。このため、ｐＭＯＳトランジスタｔｒ１は、ｎＭＯＳトランジスタｔｒ２を高インピーダンスの負荷として、動作する。また、飽和アンプ１４ａ−１の出力信号（基準（電圧）信号）は基準電源電位（Ｖｒｅｆ）に設定される。

このため、飽和アンプ１４ａ−１の出力信号（基準（電圧）信号：電圧Ｖｏｕｔ）は、外的要因（例えば温度変動、電源変動、経年変化）に拘わらず、基準電圧切替部１４ｂからの基準電圧Ｖｒｅｆの振幅を有する矩形波形の基準（電圧）信号ＲＦ０２ａとなる（図２（Ｃ）参照）。

また、基準電圧切替部１４ｂは、後述する基準電圧制御部１８ｂからの電圧制御信号に応じて、所定の異なる複数種類の基準電圧Ｖｒｅｆを飽和アンプ１４ａ−１に供給する。これにより、飽和アンプ１４ａ−１は、基準電圧切替部１４ｂから供給される基準電圧Ｖｒｅｆに応じて、複数の異なる複数種類の基準電圧Ｖｒｅｆの振幅を有する矩形波形の基準（電圧）信号ＲＦ０２ａを出力できる。

なお、基準（電圧）信号ＲＦ０２ａの周波数が検波される高周波信号ＲＦ０１２に近い周波数帯域であるほど、基準（電圧）信号のレベルと高周波信号ＲＦ０１２のレベルとの周波数帯域の違いによる検波出力電圧の誤差は、減少し、検波精度は向上する。なお、図２（Ａ）に示す飽和アンプ１４ａ−１の構成では、ｐＭＯＳトランジスタｔｒ１を用いた構成であるため、動作周波数は、５ＧＨｚ〜１０ＧＨｚ程度までである。

これに対して、例えば図３（Ａ）に示す飽和アンプ１４ａを用いることで、基準信号回路１４の動作周波数をミリ波帯域まで改善できる。次に、飽和アンプ１４ａについて、図３（Ａ）、図３（Ｂ）、図３（Ｃ）及び図３（Ｄ）を参照して説明する。図３（Ａ）は、飽和アンプの回路構成の第２例を示す図である。図３（Ｂ）は、一方のトランジスタへの入力信号の波形の一例を示す図である。図３（Ｃ）は、他方のトランジスタへの入力信号の波形の一例を示す図である。図３（Ｄ）は、図３（Ａ）に示す飽和アンプ１４ａの出力信号の波形の一例を示す図である。

図３（Ａ）に示す飽和アンプ１４ａは、高周波数帯域においてプッシュブル動作する。飽和アンプ１４ａでは、入力される高周波信号ＲＦ０２は、直流カット用のコンデンサＣ１を介し、トランスｔｒｎｓにおいて片相信号から差動信号（正相高周波信号及び逆相高周波信号）に変換される。

トランスｔｒｎｓの出力信号（正相高周波信号及び逆相高周波信号）は、バイアス電圧Ｖｇとする２つのｎＭＯＳトランジスタｔｒ２ａ，ｔｒ２ｂの各ゲート端子に入力される。ｎＭＯＳトランジスタｔｒ２ａ，ｔｒ２ｂの各ソース端子は、飽和アンプ１４ａの出力側に接続され、ｎＭＯＳトランジスタｔｒ２ａのドレイン端子は、基準電源電圧Ｖｒｅｆが供給され、ｎＭＯＳトランジスタｔｒ２ｂのドレイン端子は、グランド電位（ＧＮＤ電位、０Ｖ）に接続される。

図３（Ｂ）及び（Ｃ）では、トランスｔｒｎｓの出力（正相高周波信号及び逆相高周波信号）の電圧Ｖｉｎ２，Ｖｉｎ１が、バイアス電圧Ｖｇを中心として正電圧領域Ｐ１，負電圧領域Ｐ２において振幅を有する場合、ｎＭＯＳトランジスタｔｒ２ａ，ｔｒ２ｂは、正電圧領域Ｐ１，Ｐ２が交互に現れるので、同時期にＯＮすることが無い。

図３（Ｂ）において、正電圧領域Ｐ１ではｎＭＯＳトランジスタｔｒ２ｂがＯＮし、ｎＭＯＳトランジスタｔｒ２ａがＯＦＦする。このため、ｎＭＯＳトランジスタｔｒ２ｂは、ｎＭＯＳトランジスタｔｒ２ａを高インピーダンスの負荷として、動作する。また、飽和アンプ１４ａの出力信号（基準（電圧）信号）は、図３（Ｄ）の電圧領域Ｐ１において、ＧＮＤ電位（０Ｖ）に設定される。

一方、図３（Ｂ）において、負電圧領域Ｐ２ではｎＭＯＳトランジスタｔｒ２ａがＯＮし、ｎＭＯＳトランジスタｔｒ２ｂがＯＦＦする。このため、ｎＭＯＳトランジスタｔｒ２ａは、ｎＭＯＳトランジスタｔｒ２ｂを高インピーダンスの負荷として、動作する。たま、飽和アンプ１４ａの出力信号（基準（電圧）信号）は、図３（Ｄ）の電圧領域Ｐ２において基準電源電位（Ｖｒｅｆ）に設定される。

このため、飽和アンプ１４ａの出力信号（基準（電圧）信号：Ｖｏｕｔ）は、高周波信号（例えば６０ＧＨｚ以上のミリ波）を用いた場合でも、外的要因（例えば温度変動、電源変動、経年変化）に拘わらず、基準電圧切替部１４ｂからの基準電圧Ｖｒｅｆの振幅を有する矩形波形の基準（電圧）信号ＲＦ０２ａとなる（図３（Ｄ）参照）。

これは、ミリ波周波数において、従来アンプはゲインが不十分であるため、図３（Ｄ）における矩形波が、ＧＮＤから基準電圧Ｖｒｅｆまでの出力信号とならない、つまり、従来アンプは、飽和動作にならないで、線形動作となる。そのため、外的要因によってゲインが変化することによって、図３（Ｄ）の出力信号の振幅は、変動する。

これに対して、図３の飽和アンプでは、ミリ波周波数においてゲインが十分であるため、図３（Ｄ）の出力信号の振幅は、ＧＮＤから基準電圧Ｖｒｅｆまで振り切る。そのため、外的要因によってゲインが変動しても、図３（Ｄ）の出力信号の振幅は、変化しない。

また同様に、基準電圧切替部１４ｂは、後述する基準電圧制御部１８ｂからの電圧制御信号に応じて、所定の異なる複数種類の基準電圧Ｖｒｅｆを飽和アンプ１４ａに供給する。これにより、飽和アンプ１４ａは、基準電圧切替部１４ｂから供給される基準電圧Ｖｒｅｆに応じて、複数の異なる複数種類の基準電圧Ｖｒｅｆの振幅を有する矩形波形の基準（電圧）信号ＲＦ０２ａを出力できる。

切替部の一例としての切替スイッチ１５は、後述するモード判断部１８ａからの切替制御信号に応じて、カップラ１３からの高周波信号ＲＦ０１２又は基準信号回路１４からの基準（電圧）信号ＲＦ０２ａを切り替え、つまり、高周波信号ＲＦ０１２又は基準（電圧）信号ＲＦ０２ａのいずれかを選択して検波回路１６に出力する。

具体的には、切替スイッチ１５は、送信装置１が校正モードである場合には、後述するモード判断部１８ａからの切替制御信号に応じて、基準信号回路１４からの基準（電圧）信号ＲＦ０２ａを検波回路１６に出力し、送信装置１が検波モードである場合には、カップラ１３からの高周波信号ＲＦ０１２を検波回路１６に出力する。

校正モードとは、検波校正回路１０において、検波回路１６における検波ゲイン及び入出力感度を調整（校正）するためのモードである。検波モードとは、検波校正回路１０において、カップラ１３からの高周波信号ＲＦ０１２を検波するためのモードである。送信装置１のモードはＣＰＵ５により決定され、ＣＰＵ５により出力されたモード制御信号がモード判断部１８ａに入力される。モード判断部１８ａは、ＣＰＵ５により出力されたモード制御信号に応じて、校正モード又は検波モードのいずれかを示す切替制御信号を生成して切替スイッチ１５に出力する。

検波部の一例としての検波回路１６は、カップラ１３からの高周波信号ＲＦ０１２又は基準信号回路１４からの基準（電圧）信号ＲＦ０２ａを検波し、検波結果としての検波出力電圧の信号（検波信号）を感度切替回路１７に出力する。なお、検波回路１６は、高周波信号ＲＦ０１２又は基準（電圧）信号ＲＦ０２ａを、ＤＣ（直流）信号に変換するが、検波回路１６は、高周波信号（例えば６０ＧＨｚ以上のミリ波）の帯域では、例えばダイオードを用いた検波回路でもよく、また、検波ゲインを調整可能なｎＭＯＳトランジスタを用いた検波回路でもよい。

ここで、検波回路１６について、図４（Ａ）、図４（Ｂ）、図４（Ｃ）及び図４（Ｄ）を参照して説明する。図４（Ａ）は、検波回路の回路構成の一例を示す図である。図４（Ｂ）は、検波回路１６に入力される信号の波形の一例を示す図である。図４（Ｃ）は、平滑前の出力信号の波形の一例を示す図である。図４（Ｄ）は、平滑後の出力信号の波形の一例を示す図である。

図４（Ａ）に示す検波回路１６では、入力される基準（電圧）信号ＲＦ０２ａ又は高周波信号ＲＦ０１２は、直流カット用のコンデンサＣ２を介して、バイアス電圧ＶｇのｎＭＯＳトランジスタｔｒ３のゲート端子に入力される。図４（Ｂ）では、検波回路１６に入力される基準（電圧）信号ＲＦ０２ａ又は高周波信号ＲＦ０１２の電圧Ｖｉｎ３は、バイアス電圧Ｖｇを中心として周期的に変化する。

ｎＭＯＳトランジスタｔｒ３のソース端子は、グランド電位（ＧＮＤ電位、０Ｖ）に接続され、ｎＭＯＳトランジスタｔｒ３のドレイン端子は、所定の電源電圧ＶＤＤが供給される。図４（Ｃ）では、ｎＭＯＳトランジスタｔｒ３の出力信号の電圧Ｖｏｕｔ２ａは、図４（Ｂ）に示す基準（電圧）信号ＲＦ０２ａ又は高周波信号ＲＦ０１２の電圧Ｖｉｎ３より高い信号（半波信号）である。図４（Ｄ）では、ｎＭＯＳトランジスタｔｒ３の出力信号が平滑コンデンサＣ３によって平滑された信号の電圧Ｖｏｕｔ２ｂは、ＤＣ電圧値となった検波出力電圧である。

このため、検波回路１６は、後述するバイアス制御部１８ｃからのバイアス制御信号に応じて、半波信号の振幅を調整でき、検波回路１６における検波ゲイン（即ち、検波回路１６の入出力信号における電圧比）を調整できる。従って、検波回路１６は、外的要因（例えば温度変動、電源変動、又は、経年変化）に拘わらず、バイアス制御部１８ｃからのバイアス制御信号に応じて、バイアス電圧Ｖｇを調整することで検波ゲインを調整でき、所望の入出力特性ＤＳＲ１が得られる（図５（Ａ）参照）。

図５（Ａ）は、検波入力電圧と検波出力電圧との関係に応じた検波ゲインの一例を示す図である。入出力特性ＤＳＲ１は、外的要因（例えば温度変動、電源変動、又は、経年変化）が生じた場合でも、検波回路１６における所望の検波ゲインが得られるための検波入力電圧に対する検波出力電圧の特性である。

感度切替部の一例としての感度切替回路１７は、後述する感度制御部１８ｄからの感度制御信号に応じて、検波回路１６の出力信号（即ち、検波出力電圧の信号）の入出力感度を調整する（図５（Ｂ）参照）。図５（Ｂ）は、検波入力電圧に対応する検波出力電圧の感度の一例を示す図である。感度切替回路１７の出力は、検波校正回路１０における検波出力電圧ＶｄｅｔとしてＣＰＵ５において検出される。

ここで、感度切替回路１７は、例えば図５（Ｃ）に示す可変抵抗Ｒ１，Ｒ２を用いた分圧抵抗比の切り替えによって入出力感度を調整でき、検波回路１６における検波ゲインの調整と同様に、外的要因（例えば温度変動、電源変動、経年変化）が生じた場合でも、検波ゲインが変動した場合に検波回路１６の入出力感度を切り替えることで、入出力感度に関する所望の入出力特性ＤＳＲ２が得られる。図５（Ｃ）は、感度切替回路の一例を示す図である。

なお、飽和アンプ１４は、図５（Ａ）、（Ｂ）の入出力特性ＤＳＲ１、ＤＳＲ２の入出力信号からのずれ量を確認するための基準入力信号となる。このため、飽和アンプ１４からの出力（検波入力電圧）を２点以上用いて、検波出力電圧が入出力特性ＤＳＲ１、ＤＳＲ２と一致するように検波回路１６、感度切替回路１７を調整する。

これにより、検波校正回路１０は、上述した図９（Ａ）及び図９（Ｂ）に示す従来例の送信電力制御回路１００，送信電力検波回路２００に比べて、外的要因（例えば温度変動、電源変動、又は、経年変化）が生じて検波出力電圧Ｖｄｅｔが変動した場合でも、検波回路１６における検波ゲイン及び入出力感度を調整できる。従って、検波校正回路１０は、検波回路１６の入力信号範囲が狭く入出力感度が高い高周波信号（例えばミリ波）を用いても、検波回路１６に入力される信号が入力信号範囲から外れず、ばらつきの少ない検波出力検波電圧が得られる。

また、感度切替回路の他の一例として、図５（Ｄ）に示すオペアンプＯＰ１と可変抵抗Ｒ３，Ｒ４を用いた分圧抵抗比の切替可能な回路構成を用いても良い。図５（Ｄ）は、感度切替回路の他の一例を示す図である。図５（Ｄ）に示す感度切替回路１７ａは、オペアンプが出力バッファとしての機能を有するので、感度切替回路１７ａの後段に接続される負荷（不図示）に対して安定した検波出力電圧を与えることができる。

校正制御部の一例としての検波制御回路１８は、モード判断部１８ａと、基準電圧制御部１８ｂと、バイアス制御部１８ｃと、感度制御部１８ｄと、検波電圧比較部１８ｅとを含む構成である。

モード判断部１８ａは、ＣＰＵ５により出力されたモード制御信号に応じて、送信装置１の校正モード又は検波モードのいずれかを示す切替制御信号を生成して切替スイッチ１５に出力する。

基準電圧制御部１８ｂは、後述する検波電圧比較部１８ｅの出力を基に、異なる複数の基準電源電圧Ｖｒｅｆに切り替えるための電圧制御信号を生成して基準電圧切替部１４ｂに出力する。基準電源電圧Ｖｒｅｆの範囲及び差分（分解能）は、検波回路１６の検波出力電圧が外的要因（例えば温度変動、電源変動、経年変化）によりばらついた場合でも、検波回路１６の入力信号範囲内に２つ以上の入力信号として入るように予め定められる。基準電圧切替部１４ｂは、電圧制御信号に応じた基準電源電圧Ｖｒｅｆを飽和アンプ１４ａ、１４ａ−１に供給する。

バイアス制御部１８ｃは、後述する検波電圧比較部１８ｅの出力を基に、検波回路１６のバイアス電圧Ｖｇを切り替えるためのバイアス制御信号を生成して検波回路１６に出力する。検波回路１６は、バイアス制御信号に応じたバイアス電圧Ｖｇに従って動作する。

感度制御部１８ｄは、後述する検波電圧比較部１８ｅの出力を基に、検波回路１６の入出力感度を切り替えるための感度制御信号を生成して感度切替回路１７に出力する。感度制御信号に応じた抵抗分圧比を調整し、検波回路１６の入出力感度を調整する。

検波電圧比較部１８ｅは、基準電圧制御部１８ｂにおいて切り替えられる２つ以上の基準電源電圧Ｖｒｅｆ毎の検波出力電圧Ｖｄｅｔを用いて、検波回路１６の検波ゲイン及び入出力感度を算出する。

検波電圧比較部１８ｅは、検波回路１６における所望の入出力特性が得られるための検波ゲイン及び入出力感度の設定値を保持している。検波電圧比較部１８ｅは、検波回路１６の検波ゲイン及び入出力感度の各算出値と、検波回路１６の検波ゲイン及び入出力感度の各設定値と、を比較する。検波電圧比較部１８ｅは、比較結果である、算出値と設定値との誤差（差分）が最小になるように、基準電源電圧Ｖｒｅｆ及び感度切替回路１７における分圧抵抗比を制御する。

これにより、検波校正回路１０は、複数の異なる基準電源電圧毎の検波出力電圧に応じて、検波回路１６の検波ゲイン及び入出力感度を調整できる。

従って、検波校正回路１０は、外的要因（例えば温度変動、電源変動、経年変化）に拘わらず、検波回路１６の所望の入出力特性ＤＳＲ１，ＤＳＲ２が得られるので、検波回路１６自体のばらつき誤差を低減でき、検波精度の劣化を抑制できる。

また、検波校正回路１０は、外的要因（例えば温度変動、電源変動、又は、経年変化）が生じた場合でも、校正モードにおいて得られた検波回路１６の検波ゲイン及び入出力感度を用いることで、検波モードにおいて高周波信号ＲＦ０１２を検波しても所望の検波出力電圧Ｖｄｅｔが得られ、送信アンテナＡｎｔから送信される高周波信号ＲＦ０１１の電力のばらつきを低減でき、高周波信号ＲＦ０１１の電力を一定に保持できる。

（第２の実施形態）
第２の実施形態では、例えばビームフォーミングのように、複数の送信ブランチから同時期に高周波信号を出力する送信装置１Ａに設けられた検波校正回路１０Ａについて説明する。ビームフォーミングに対応した送信装置１Ａは、送信ブランチ数が多いほど送信アンテナから放射される高周波信号の放射パターンの指向性が狭められるため、ビームフォーミングとしての有効性が高い。

しかし、各送信ブランチ間の高周波信号の電力に、ばらつきがある場合、高周波信号の放射パターンが乱れ、外部要因（例えば温度変動、電源変動、又は、経年変化）が生じた場合の検波出力電圧の変動によって、各送信ブランチ間の高周波信号の電力は、所望値よりばらつくため、電力を一定に保持する必要がある。

図６は、第２の実施形態の検波校正回路１０Ａの内部構成を示す回路構成図である。図６に示す送信装置１Ａは、ＣＰＵ５Ａと、検波校正回路１０Ａと、送信ブランチＴｘ−Ｂｒ１に接続された送信アンテナＡｎｔ１と、送信ブランチＴｘ−Ｂｒ２に接続された送信アンテナＡｎｔ２と、送信ブランチＴｘ−Ｂｒ３に接続された送信アンテナＡｎｔ３とを含む構成である。

また、図６に示す検波校正回路１０Ａは、送信ブランチＴｘ−Ｂｒ１，Ｔｘ−Ｂｒ２，Ｔｘ−Ｂｒ３と、基準信号回路１４と、検波回路群ＤＥＴ１，ＤＥＴ２と、校正制御回路１８ｍ，１８ｎとを含む構成である。なお、図６の各部の説明において、図１の各部と同一の構成及び動作の要素には同一の符号を付して説明を簡略化又は省略し、異なる内容について説明する。また、図６では、説明を簡単にするために、例えば３系統の送信ブランチを有する検波校正回路１０Ａについて説明する。各送信ブランチＴｘ−Ｂｒ１，Ｔｘ−Ｂｒ２，Ｔｘ−Ｂｒ３には、高周波信号ＲＦ１，ＲＦ２，ＲＦ３が入力される。

送信ブランチＴｘ−Ｂｒ１は、カップラ１１と、増幅回路１２と、カップラ１３とを含む構成である。カップラ１１からの高周波信号ＲＦ１１は、増幅回路１２に入力されて増幅される。カップラ１１からの高周波信号ＲＦ１２は、基準信号回路１４の飽和アンプ１４ａに入力される。カップラ１３からの高周波信号ＲＦ１１１は、送信アンテナＡｎｔ１から放射される。カップラ１３からの高周波信号ＲＦ１１２は、切替スイッチ１５ａに入力される。飽和アンプ１４ａからの基準（電圧）信号ＲＦ１２ａは、切替スイッチ１５ａに入力される。

送信ブランチＴｘ−Ｂｒ２は、増幅回路１２ａと、カップラ１３ａとを含む構成である。高周波信号ＲＦ２は増幅回路１２ａにおいて増幅され、カップラ１３ａにおいて２系統の高周波信号ＲＦ２１，ＲＦ２２に分配される。カップラ１３ａからの高周波信号ＲＦ２１は、送信アンテナＡｎｔ２から放射される。カップラ１３ａからの高周波信号ＲＦ２２は、切替スイッチ１５ａ，１５ｂに入力される。

送信ブランチＴｘ−Ｂｒ３は、増幅回路１２ｂと、カップラ１３ｂとを含む構成である。高周波信号ＲＦ３は増幅回路１２ｂにおいて増幅され、カップラ１３ｂにおいて２系統の高周波信号ＲＦ３１，ＲＦ３２に分配される。カップラ１３ｂからの高周波信号ＲＦ３１は、送信アンテナＡｎｔ３から放射される。カップラ１３ｂからの高周波信号ＲＦ３２は、切替スイッチ１５ｂに入力される。

検波回路群ＤＥＴ１は、切替スイッチ１５ａと、検波回路１６ａと、感度切替回路１７ａとを含む構成である。切替スイッチ１５ａは、送信装置１Ａが校正モードでは、基準信号回路１４からの基準（電圧）信号ＲＦ１２ａを検波回路１６ａに出力し、送信装置１Ａが検波モードでは、送信ブランチＴｘ−Ｂｒ１の高周波信号ＲＦ１１２を検波回路１６ａに出力し、送信ブランチＴｘ−Ｂｒ２の高周波信号ＲＦ２２を検波回路１６ａに出力する。

ここで、校正制御回路１８ｍは、第１の実施形態の校正制御回路１８と同様に、ＣＰＵ５Ａにより出力されたモード制御信号に応じて、校正モード又は検波モードのいずれかを示す切替制御信号を生成して各切替スイッチ１５ａ，１５ｂに出力する。

また、校正制御回路１８ｎは、校正制御回路１８ｍにおける基準（電圧）信号ＲＦ１２ａ毎に検波回路１６ａの検波ゲイン及び入出力感度の調整を終えた後に動作を開始する。校正制御回路１８ｎは、各送信ブランチＴｘ−Ｂｒ１，Ｔｘ−Ｂｒ２，Ｔｘ−Ｂｒ３からの高周波信号ＲＦ１１１，ＲＦ２１，ＲＦ３１に対応する検波出力電圧が同じとなるように、各送信ブランチＴｘ−Ｂｒ１，Ｔｘ−Ｂｒ２，Ｔｘ−Ｂｒ３における各増幅回路１２，１２ａ，１２ｂのゲインを調整する。

図６における送信装置１Ａの動作について以下に説明する。

・第１の動作 検波回路群ＤＥＴ１の調整
まず、校正制御回路１８ｍは、送信装置１Ａが校正モードでは、第１の実施形態の校正制御回路１８と同様に、基準信号回路１４からの基準（電圧）信号ＲＦ１２ａ毎に検波回路１６ａの検波ゲイン及び入出力感度を調整する。

なお、校正制御回路１８ｍにおける検波ゲイン及び入出力感度の調整に関する説明は第１の実施形態と同様であるため省略する。

・第２の動作 検波回路群ＤＥＴ１の調整結果を検波回路群ＤＥＴ２に設定
校正制御回路１８ｍは、検波回路群ＤＥＴ１において調整した検波ゲイン及び入出力感度の値と同一の値を、他の検波回路群ＤＥＴ２の検波回路１６ｂにおける検波ゲイン及び入出力感度として用いる。

言い換えると、校正制御回路１８ｍは、検波回路群ＤＥＴ１において調整した検波ゲイン及び入出力感度の値と同一の値が検波回路群ＤＥＴ２の検波回路１６ｂにおける検波ゲイン及び入出力感度となるように、検波回路１６ｂのバイアス電圧及び感度切替回路１７ｂの分圧抵抗比を制御する。

これにより、検波回路群ＤＥＴ２は、外部要因（例えば温度変動、電源変動、又は、経年変化）が生じても、検波回路群ＤＥＴ１の検波出力電圧Ｖｄｅｔ１の検波出力電圧範囲と同一の検波出力電圧Ｖｄｅｔ２の検波出力電圧範囲が得られる。

・第３の動作 高周波信号ＲＦ１１２を検波回路群ＤＥＴ１にて検出
校正制御回路１８ｎは、校正制御回路１８ｍにより検波回路１６ａの検波ゲイン及び入出力感度の値が調整された後、送信ブランチＴｘ−Ｂｒ１のカップラ１３からの高周波信号ＲＦ１１２の検波回路群ＤＥＴ１の出力（即ち、検波出力電圧Ｖｄｅｔ１）の値を記憶する。

・第４の動作 検波回路群ＤＥＴ１を用いて増幅回路１２ａのゲインを調整
校正制御回路１８ｎは、切替スイッチ１５ａに送信ブランチＴｘ−Ｂｒ２のカップラ１３ａからの高周波信号ＲＦ２２を入力し、対応する検波出力電圧の値が送信ブランチＴｘ−Ｂｒ１の検波回路群ＤＥＴ１の出力（即ち、検波出力電圧Ｖｄｅｔ１）の値と同一になるように、送信ブランチＴｘ−Ｂｒ２の増幅回路１２ａのゲインを調整する。

これにより、送信ブランチＴｘ−Ｂｒ１からの高周波信号ＲＦ１１１の電力と、送信ブランチＴｘ−Ｂｒ２からの高周波信号ＲＦ２１の電力とが同じ値に調整される。

・第５の動作 高周波信号ＲＦ２２を検波回路群ＤＥＴ２にて検出
送信ブランチＴｘ−Ｂｒ２の増幅回路１２ａのゲインが調整された後に、校正制御回路１８ｎは、送信ブランチＴｘ−Ｂｒ２のカップラ１３ａからの高周波信号ＲＦ２２の検波回路群ＤＥＴ２の出力（即ち、検波出力電圧Ｖｄｅｔ２）の値を記憶する。

・第６の動作 検波回路群ＤＥＴ２を用いて増幅回路１２ｂのゲインを調整
まず、校正制御回路１８ｎは、切替スイッチ１５ｂに、送信ブランチＴｘ−Ｂｒ３のカップラ１３ｂからの高周波信号ＲＦ３２を検波回路１６ｂに出力させる。

次に、校正制御回路１８ｎは、校正制御回路１８ｍにより調整された検波回路１６ｂの検波ゲイン及び入出力感度を用いて、送信ブランチＴｘ−Ｂｒ３のカップラ１３ｂからの高周波信号ＲＦ３２に対応する検波出力電圧の値が検波出力電圧Ｖｄｅｔ２の値と同一になるように、送信ブランチＴｘ−Ｂｒ３の増幅回路１２ｂのゲインを調整する。

これにより、送信ブランチＴｘ−Ｂｒ２からの高周波信号ＲＦ２１の電力と、送信ブランチＴｘ−Ｂｒ３からの高周波信号ＲＦ３１の電力とが同じ値に調整される。

以下、送信装置１Ａは、送信ブランチの数がより多くなっても、同様に各送信ブランチ間の出力（送信される高周波信号）の電力を同じ値に調整できる。

以上により、本実施形態の検波校正回路１０Ａは、基準（電圧）信号ＲＦ１２ａを生成する基準信号回路１４を１つとできるため、基準信号回路１４を複数用いた場合より基準（電圧）信号のばらつき誤差を低減でき、回路構成を簡略化でき、回路面積を削減できる。また、検波回路群ＤＥＴ１，ＤＥＴ２毎に２系統の送信ブランチから入力される高周波信号に対応する検波出力電圧を比較するので、各検波回路群ＤＥＴ１，ＤＥＴ２の検波出力電圧にばらつきがあっても、ばらつき誤差の影響を抑制でき、各送信ブランチＴｘ−Ｂｒ１，Ｔｘ−Ｂｒ２，Ｔｘ−Ｂｒ３からの高周波信号の電力を同一の値に調整できる。

なお、検波回路群ＤＥＴ２に対して、別途、基準信号回路１４を設けてもよい。基準信号回路１４を検波回路群ＤＥＴにそれぞれ設けることで、調整期間の短縮が可能となる。

（第３の実施形態）
第３の実施形態では、第１の実施形態と異なり、低周波帯域においても動作する飽和アンプ１４ｃを用いたミリ波に対応した検波校正回路１０Ｂについて説明する。

図７は、第３の実施形態の検波校正回路１０Ｂの内部構成を示す回路構成図である。図７に示す送信装置１Ｂは、ＣＰＵ５と、検波校正回路１０Ｂと、送信アンテナＡｎｔとを含む構成である。また、図７に示す検波校正回路１０Ｂは、増幅回路１２と、カップラ１３と、基準信号回路１４Ｂｇと、整合切替回路１５Ｂｓと、検波回路１６と、感度切替回路１７と、校正制御回路１８Ｂｃとを含む構成である。なお、図７の各部の説明において、図１の各部と同一の構成及び動作の要素には同一の符号を付して説明を簡略化又は省略し、異なる内容について説明する。

図７に示す検波校正回路１０Ｂでは、高周波信号ＲＦ４が増幅回路１２において増幅され、カップラ１３において２系統に分配される。カップラ１３からの高周波信号ＲＦ４１は、送信アンテナＡｎｔにおいて放射される。カップラ１３からの高周波信号ＲＦ４２は、整合切替回路１５Ｂｓに入力される。

基準信号出力部の一例としての基準信号回路１４Ｂｇは、基準信号源１４ｄと、飽和アンプ１４ｃと、基準電圧切替部１４ｂとを含む構成である。なお、基準信号源１４ｄは、基準信号回路１４Ｂｇ内に設けられなくても良く、送信装置１Ｂ内に設けられた基準信号源でも良い。基準信号源１４ｄは、飽和アンプ１４ｃが動作可能な周波数帯域（例えば５ＧＨｚ〜１０ＧＨｚ程度）の周波数の局所信号ＲＦ５を生成して飽和アンプ１４ｃに出力する。

飽和アンプ１４ｃは、図２（Ａ）に示す飽和アンプ１４ａ−１と同様な構成であるため、詳細な説明を省略する。飽和アンプ１４ｃは、基準信号源１４ｄからの局所信号ＲＦ５を入力し、基準（電圧）信号ＲＦ５ａを整合切替回路１５Ｂｓに出力する。なお、飽和アンプ１４ｃは、図２（Ａ）に示すｐＭＯＳトランジスタｔｒ１及びｎＭＯＳトランジスタｔｒ２を用いた構成であるため、本実施形態の検波校正回路１０Ｂは、基準信号回路１４Ｂｇの回路構成を簡略化でき、回路面積を削減できる。

また、飽和アンプ１４ｃが動作可能な上限周波数は、図２（Ａ）に示すｐＭＯＳトランジスタｔｒ１が動作可能な約１０ＧＨｚとなる。一方、飽和アンプ１４ｃが動作可能な下限周波数は、検波回路１６の出力段に設けられた平滑コンデンサＣ３が動作でき、入力される高周波信号をＤＣ検波出力電圧に変換できる周波数である。

ここで、平滑コンデンサＣ３の容量値は入力される高周波信号の周波数に反比例して設定する必要があり、例えば校正モードにおいて平滑コンデンサＣ３の容量値を動的に切り替えたとしても、実際のレイアウトでは２０倍程度の容量値となるため、下限周波数は入力される高周波信号の１／２０倍程度となる。

このため、高周波信号（例えば６０ＧＨｚ以上のミリ波）を用いる場合、基準信号回路１４Ｂｇでは、例えば３ＧＨｚ〜１０ＧＨｚ程度の周波数帯域の周波数の局所信号を発生する基準信号源１４ｄを用いる。

本実施形態では、検波モードにおいて検波回路１６に高周波信号ＲＦ４２が入力され、校正モードにおいて検波回路１６に基準（電圧）信号ＲＦ５ａが入力される。ここで、検波回路１６において、高周波信号ＲＦ４２の動作周波数は、基準（電圧）信号ＲＦ５ａの動作周波数の約１０倍となる。

このため、整合切替回路１５Ｂｓは、後述する入力切替制御部１８ｆからの切替制御信号に応じて、検波モードとして高周波信号ＲＦ４２又は校正モードとして基準（電圧）信号ＲＦ５ａの周波数に応じたインピーダンスの整合を調整することで、高周波信号ＲＦ４２又は基準（電圧）信号ＲＦ５ａを検波回路１６に出力する。

これにより、検波校正回路１０Ｂは、整合切替回路１５Ｂｓを用いることで、高周波信号ＲＦ４２又は基準（電圧）信号ＲＦ５ａに応じた整合条件を調整するため、第１の実施形態とは異なり、切替スイッチ１５の構成を省略できる。なお、整合切替回路１５Ｂｓ内では、第１の実施形態と同様に切替スイッチ１５を設けても良い。

図８（Ａ）は、整合切替回路１５Ｂｓの一例を示す図である。図８（Ｂ）は、整合切替回路１５Ｂｓにおいて高周波信号ＲＦ４２が検波回路１６に入力されるスミスチャートの一例を示す説明図である。図８（Ｃ）は、整合切替回路１５Ｂｓにおいて基準（電圧）信号ＲＦ５ａが検波回路１６に入力されるスミスチャートの一例を示す説明図である。

図８（Ａ）では、入力切替制御部１８ｆからの切替制御信号に応じて、高周波信号入力端子から入力された高周波信号ＲＦ４２、又は基準信号端子から入力された基準（電圧）信号ＲＦ５ａは、整合回路２１ａ又は整合回路２１ｂにおいてインピーダンスが整合され、高周波信号ＲＦ４２又は基準（電圧）信号ＲＦ５ａが検波回路１６に入力される。

ここで、整合回路２１ａ，２１ｂの整合条件について、図８（Ｂ）及び（Ｃ）に示すスミスチャートを参照して説明する。

整合切替回路１５Ｂｓは、高周波信号ＲＦを検波回路１６に出力する整合条件として、図８（Ｂ）に示す高周波信号ＲＦ４２の周波数においてインピーダンス整合を調整し、基準（電圧）信号の周波数帯域を高インピーダンスとする（同図最大円の右側：ＯＰＥＮ 参照）。このため、高周波信号が検波回路に入力される。

反対に、整合切替回路１５Ｂｓは、基準（電圧）信号ＲＦ５ａを検波回路１６に出力する整合条件として、図８（Ｃ）に示す基準（電圧）信号ＲＦ５ａの周波数においてインピーダンス整合を調整し、高周波信号ＲＦ４２の周波数帯域を高インピーダンス（ＯＰＥＮ）とする。このため、基準信号が検波回路に入力される。

これにより、整合切替回路１５Ｂｓは、各整合回路２１ａ，２１ｂからの出力信号を結合して検波回路１６へ出力するので、高周波信号ＲＦ４２と基準（電圧）信号ＲＦ５ａとが影響しないようにアイソレーション特性を確保できる。

このため、検波校正回路１０Ｂは、整合切替回路１５Ｂｓを用いることで、第１の実施形態の切替スイッチ１５を省略でき、検波校正回路１０Ｂの回路を簡略化でき、検波校正回路１０Ｂの回路面積を削減できる。

入力切替制御部１８ｆは、モード判断部１８ａにおける判断結果（即ち、送信装置１Ｂが校正モードであるか検波モードであるかの判断結果）に従って、切替制御信号を生成して整合切替回路１５Ｂｓに出力する。

入力切替制御部１８ｆは、検波モードでは、高周波信号ＲＦ４２を検波回路１６に出力するための整合条件を満たす切替制御信号を生成し、校正モードでは、基準（電圧）信号ＲＦ５ａを検波回路１６に出力するための整合条件を満たす切替制御信号を生成して整合切替回路１５Ｂｓに出力する。

また、検波回路１６に入力される信号の周波数帯域によって検波ゲインは異なるので、検波回路１６又は感度切替回路１７から出力される検波出力電圧Ｖｄｅｔの値が検波モードと校正モードとでは異なる。

このため、校正制御回路１８Ｂｃは、予め検波モードにおける検波出力電圧と校正モードにおける検波出力電圧との差分に対応するオフセット電圧値をオフセット電圧保持部１８ｇにおいて保持しても良い。

加算部１８ｈは、送信装置１Ｂが校正モードである場合には、オフセット電圧保持部１８ｇに保持されているオフセット電圧値を、検波回路１６又は感度切替回路１７からの検波出力電圧Ｖｄｅｔに加算して検波電圧比較部に１８ｅに出力する。これにより、校正制御回路１８Ｂｃは、検波回路１６に入力される信号の周波数の違いに起因して生じる検波ゲインを適正に補正でき、検波モードの場合と同様な検波ゲイン及び入出力感度を一定に調整できる。

以上により、本実施形態の検波校正回路１０Ｂは、送信装置１Ｂの校正モードにおいて、第１の実施形態の基準信号回路１４の飽和アンプ１４ａと比べて動作周波数が低い飽和アンプ１４ｃ（飽和アンプ１４ａ−１）を含む基準信号回路１４Ｂｇを用いても、第１の実施形態の検波校正回路１０と同様に、校正モードでは検波出力電圧Ｖｄｅｔを校正できる。

これにより、検波校正回路１０Ｂは、第１の実施形態の検波校正回路１０と同様な効果が得られ、更に、検波校正回路１０と比べて、回路を簡素化し、回路面積を削減できる。

（第４の実施形態）
第４の実施形態では、第１の実施形態と異なり、検波回路１６の入力に設けた入力増幅回路１９（第２増幅部）が校正モードと検波モードとのモード切り替えに応じ飽和動作と線形動作とを切り替えることに対応した入力増幅回路１９について説明する。

図１０は、第４の実施形態の入力増幅回路の構成を示す図である。図１０に示す送信装置１Ｃは、ＣＰＵ５と、検波校正回路１０Ｃと、送信アンテナＡｎｔとを含む。また、図１０に示す検波校正回路１０Ｃは、増幅回路１２と、カップラ１３と、入力増幅回路１９と、検波回路１６と、感度切替回路１７と、校正制御回路１８Ｂｃとを含む。なお、図１０の各部の説明において、図１の各部と同一の構成及び動作の要素には同一の符号を付して説明を簡略化又は省略し、異なる内容について説明する。

図１０に示す検波校正回路１０Ｃでは、高周波信号ＲＦ４（第１増幅部）は、増幅回路１２において増幅された後に、カップラ１３において２系統に分配される。カップラ１３からの高周波信号ＲＦ４１は、送信アンテナＡｎｔから放射される。カップラ１３からの高周波信号ＲＦ４２は、入力増幅回路１９に入力される。

入力増幅回路１９は、高周波信号ＲＦ４２を増幅する入力アンプ１９ｂ（高周波増幅回路）と、入力アンプ１９ｂに供給する電源電圧を切り替える電源電圧切り替え部１９ａを含む。入力アンプ１９ｂは、増幅回路１２と同様に、高周波信号を増幅するアンプであり、供給する電源電圧に応じて、線形動作から飽和動作まで、出力信号電圧範囲を調整できる。

そのため、基準電圧制御部１８ｂは、検波モードでは、入力アンプ１９ｂが線形動作となるために、電源電圧切り替え部１９ａの電源電圧を高く設定し、校正モードでは、入力アンプ１９ｂが飽和動作となるために、基準電圧切り替え部１９ａの電源電圧を低く設定する。また、基準電圧制御部１８ｂは、校正モードにおいて、複数の電源電圧値を用いることで、複数の飽和動作電圧の出力信号を生成できる。

これにより、検波校正回路１０Ｃは、送信装置１Ｃの校正モードにおいて、基準信号回路１４および切り替えスイッチ１５を省略できる。また、検波校正回路１０Ｃは、電源電圧切り替え部１９ａが複数の電源電圧を設定することで、入力増幅回路１９の出力信号は、複数の飽和動作電圧となる矩形波形の基準（電圧）信号を出力できる。つまり、第１の実施形態の検波校正回路１０と同様に、検波校正回路１０Ｃは、校正モードにおいて、検波出力電圧Ｖｄｅｔを校正できる。

これにより、検波校正回路１０Ｃは、第１の実施形態の検波校正回路１０と同様な効果が得られ、更に、検波校正回路１０と比べて、回路を簡素化し、回路面積を削減できる。

以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、開示の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。

上記各実施形態では、本開示はハードウェアを用いて構成する例にとって説明したが、本開示はハードウェアとの連携においてソフトウェアでも実現することも可能である。

また、上記各実施形態の説明に用いた各機能ブロックは、典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部または全てを含むように１チップ化されてもよい。ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。

また、集積回路化の手法はＬＳＩに限るものではなく、専用回路または汎用プロセッサを用いて実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）、ＬＳＩ内部の回路セルの接続又は設定を再構成可能なリコンフィギュラブル プロセッサ（Reconfigurable Processor）を利用してもよい。

さらには、半導体技術の進歩又は派生する別技術により、ＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックを集積化してもよい。バイオ技術の適用等が可能性としてありえる。

本開示は、送信される高周波信号のレベルを検波する検波回路において、温度変動、電源変動又は経年変化が生じた場合でも、高周波信号の検波出力の変動を低減し、検波特性の劣化を抑制する検波校正回路及び送信装置として有用である。

１，１Ａ，１Ｂ，１Ｃ 送信装置
５，５Ａ ＣＰＵ
１０，１０Ａ，１０Ｂ，１０Ｃ 検波校正回路
１１，１３ カップラ
１２ 増幅回路
１４，１４Ｂｇ 基準信号回路
１４ａ，１４ｃ 飽和アンプ
１４ｂ 基準電圧切替部
１４ｄ 基準信号源
１５，１５ａ，１５ｂ 切替スイッチ
１５Ｂｓ 整合切替回路
１６，１６ａ，１６ｂ 検波回路
１７，１７ａ，１７ｂ 感度切替回路
１８，１８ｍ，１８ｎ，１８Ｂｃ 校正制御回路
１８ａ モード判断部
１８ｂ 基準電圧制御部
１８ｃ バイアス制御部
１８ｄ 感度制御部
１８ｅ 検波電圧比較部
１８ｆ 入力切替制御部
１８ｇ オフセット電圧保持部
１８ｈ 加算部
１９ 入力増幅回路
１９ａ 電源電圧切り替え部
１９ｂ 入力アンプ
Ａｎｔ，Ａｎｔ１，Ａｎｔ２，ＡＮｔ３ 送信アンテナ
ＤＥＴ１，ＤＥＴ２ 検波回路群
Ｔｘ−Ｂｒ１，Ｔｘ−Ｂｒ２，Ｔｘ−Ｂｒ３ 送信ブランチ

Claims (13)

1. 第１高周波入力信号を第１高周波信号及び第２高周波信号に分配する第１分配部と、
   前記第１高周波信号を増幅する第１増幅部と、
   増幅された前記第１高周波信号を、さらに第３高周波信号及び第４高周波信号に分配する第２分配部と、
   前記第２高周波信号を用いて、切替可能な基準電圧に応じた基準信号を生成する基準信号生成部と、
   前記第３高周波信号又は前記基準信号出力部の基準信号を選択する切替部と、
   前記選択された信号を検波した検波信号を出力する検波部と、
   前記検波信号の入出力感度を切り替える感度切替部と、
   前記検波部の検波ゲインと前記検波信号の入出力感度とを調整する校正制御部と、を備える、
   検波校正回路。
2. 請求項１に記載の検波校正回路であって、
   前記校正制御部は、
   前記検波部のバイアス電圧を、所定の異なる複数のバイアス電圧に切り替えるバイアス制御部と、
   前記感度切替部における前記検波信号の入出力感度を、複数に切り替える感度制御部と、を更に有する、
   検波校正回路。
3. 請求項１に記載の検波校正回路であって、
   前記校正制御部は、
   前記基準信号出力部の基準電圧を、複数の基準電圧に切り替える基準電圧制御部、を更に有する、
   検波校正回路。
4. 請求項３に記載の検波校正回路であって、
   前記校正制御部は、
   前記検波部の所望の入出力特性に対応する前記検波ゲイン及び前記入出力感度の各設定値と、前記基準電圧毎の前記基準信号に対応する前記検波ゲイン及び前記入出力感度の算出値との比較結果に応じて、前記検波ゲイン及び前記入出力感度を調整させる検波電圧比較部と、を更に有する、
   検波校正回路。
5. 請求項１に記載の検波校正回路であって、
   前記校正制御部は、
   前記第３高周波信号を検波するための検波モード、又は前記検波ゲイン及び前記入出力感度を調整するための校正モードを判断するモード判断部、を更に有し、
   前記切替部は、
   前記校正モードでは前記第３高周波信号を選択し、前記検波モードでは前記基準信号を選択する、
   検波校正回路。
6. 請求項１に記載の検波校正回路であって、
   前記基準信号生成部は、
   前記第２高周波信号を片相信号から差動信号に変換するトランスと、
   前記トランスの第１正相高周波出力信号をゲート端子に入力し、ドレイン端子に供給される前記基準電圧に応じた基準信号を出力する第１トランジスタ素子と、
   前記トランスの第１逆相高周波出力信号をゲート端子に入力し、ソース端子が前記第１トランジスタ素子のソース端子と接続され、ドレイン端子が接地される第２トランジスタ素子と、を有する、
   検波校正回路。
7. 請求項１に記載の検波校正回路であって、
   前記基準信号生成部は、
   周波数が前記高周波入力信号より低い局所信号を出力する基準信号源と、
   前記基準信号源からの局所信号をゲート端子に入力し、ドレイン端子に供給される前記基準電圧に応じた低周波基準信号を出力する第３トランジスタ素子と、
   前記基準信号源からの局所信号をゲート端子に入力し、ソース端子が前記第３トランジスタ素子のソース端子と接続され、ドレイン端子が接地される第４トランジスタ素子と、を有し、
   前記校正制御回路は、
   前記検波信号に所定のオフセット電圧を加算する加算部、を更に有する、
   検波校正回路。
8. 請求項７に記載の検波校正回路であって、
   前記切替部は、
   前記第３高周波信号に対応するインピーダンスを整合する第１整合回路と、
   前記基準信号に対応するインピーダンスを整合する第２整合回路と、を有し、
   前記第１整合回路又は前記第２整合回路におけるインピーダンスの整合に応じて、前記第３高周波信号又は前記基準信号のいずれかを選択する、
   検波校正回路。
9. 請求項１に記載の検波校正回路であって、
   第２高周波入力信号を第５高周波信号及び第６高周波信号に分配する第３分配部と、
   前記第２高周波入力信号を増幅する第２の増幅部と、
   を更に含み、
   前記切替部は、
   前記第３高周波信号、前記第６高周波信号又は前記基準信号出力部の基準信号を選択する、
   検波校正回路。
10. 第１高周波入力信号を増幅する第１増幅部と、
    前記増幅された第１高周波信号を、第２高周波信号及び第３高周波信号に分配する第１分配部と、
    複数の異なる電源電圧に応じて、飽和動作又は線形動作を切り替えて、前記第３高周波信号を増幅する第２増幅部と、
    前記増幅された第３高周波信号を検波した検波信号を出力する検波部と、
    前記検波信号の入出力感度を切り替える感度切替部と、
    前記検波部の検波ゲイン及び前記検波信号の入出力感度、前記第２増幅部の前記複数の異なる電源電圧を調整する校正制御部と、を備える、
    検波校正回路。
11. 請求項１〜８のうちいずれか一項に記載の検波校正回路と、
    前記第４高周波信号を送信する送信アンテナと、を備える、
    送信装置。
12. 請求項９に記載の検波校正回路と、
    前記第４高周波信号を送信する第１送信アンテナと、
    前記第５高周波信号を送信する第２送信アンテナと、を備える、
    送信装置。
13. 請求項１０に記載の検波校正回路と、
    前記第２高周波信号を送信する送信アンテナと、を備える、
    送信装置。

Images