[go: up one dir, main page]

JP2015126121A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2015126121A
JP2015126121A JP2013270073A JP2013270073A JP2015126121A JP 2015126121 A JP2015126121 A JP 2015126121A JP 2013270073 A JP2013270073 A JP 2013270073A JP 2013270073 A JP2013270073 A JP 2013270073A JP 2015126121 A JP2015126121 A JP 2015126121A
Authority
JP
Japan
Prior art keywords
temporary fixing
cured
fixing material
resin sheet
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013270073A
Other languages
English (en)
Inventor
浩介 盛田
Kosuke Morita
浩介 盛田
石坂　剛
Takeshi Ishizaka
剛 石坂
石井　淳
Atsushi Ishii
淳 石井
豪士 志賀
Goshi Shiga
豪士 志賀
智絵 飯野
Chie Iino
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013270073A priority Critical patent/JP2015126121A/ja
Priority to PCT/JP2014/083906 priority patent/WO2015098835A1/ja
Priority to US15/107,222 priority patent/US20170125373A1/en
Priority to TW103145327A priority patent/TW201532211A/zh
Publication of JP2015126121A publication Critical patent/JP2015126121A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0387—Polyamides or polyimides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】バッファーコート膜の感光予定部の周辺が感光することを防止できる半導体パッケージの製造方法を提供する。【解決手段】支持板１１ａと支持板１１ａ上に積層された仮固定材１１ｂ及び仮固定材１１ｂ上に仮固定された半導体チップ１４を備えるチップ仮固定体１１、並びにチップ仮固定体１１上に配置された熱硬化性樹脂シート１２を加圧して、半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える封止体５１を形成する工程と、封止体を加熱することで熱硬化性樹脂シート１２を硬化させて、半導体チップ１４及び半導体チップ１４を覆う硬化樹脂を備える硬化体５２を形成する工程と、硬化体から仮固定材１１ｂを剥離する工程と、硬化体の仮固定材１１ｂと接していた面上に再配線層を形成して、再配線体５３を形成する工程とを含む。【選択図】図１

Description

本発明は、半導体パッケージの製造方法に関する。
半導体チップを封止する際に、熱硬化性樹脂シートを使用することがある（例えば、特許文献１参照）。
特開２０１３−７０２８号公報
半導体パッケージを製造する場合、仮固定材の上に仮固定された半導体チップを封止樹脂で覆うことにより封止樹脂体を形成し、封止樹脂体の樹脂部分を硬化させることにより硬化樹脂体を形成し、硬化樹脂体上に再配線層を形成することがある。再配線層を形成する際には、硬化樹脂体上に感光性のバッファーコート膜を形成し、次いで、フォトリソグラフィによりバッファーコート膜に開口部を形成する。
バッファーコート膜の感光予定部を感光させる際に、感光予定部だけでなくその周辺も感光し、精度が低い開口部が形成されることがある。
本発明は前記課題を解決し、バッファーコート膜の感光予定部の周辺が感光することを防止できる半導体パッケージの製造方法を提供することを目的とする。
本発明は、支持板、上記支持板上に積層された仮固定材及び上記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、並びに上記チップ仮固定体上に配置された熱硬化性樹脂シートを加圧して、上記半導体チップ及び上記半導体チップを覆う上記熱硬化性樹脂シートを備える封止体を形成する工程と、上記封止体を加熱することで上記熱硬化性樹脂シートを硬化させて、上記半導体チップ及び上記半導体チップを覆う硬化樹脂を備える硬化体を形成する工程と、上記硬化体から上記仮固定材を剥離する工程と、上記硬化体の上記仮固定材と接していた面上に再配線層を形成して、再配線体を形成する工程とを含む半導体パッケージの製造方法に関する。
上記再配線体を形成する工程は、上記硬化体の上記仮固定材と接していた面上に感光性のバッファーコート膜を形成するステップと、露光及び現像により上記バッファーコート膜に開口部を形成するステップとを含む。上記硬化体の上記仮固定材と接する面において、上記硬化樹脂の表面粗さが３０００ｎｍ以下である。
本発明では、硬化体の仮固定材と接する面（以下では、膜形成予定面ともいう）の表面粗さが小さいので、バッファーコート膜が露光光を照射された際の膜形成予定面での露光光の乱反射が抑制される。よって、バッファーコート膜の感光予定部の周辺が感光することを防止することが可能で、高精度の開口部を形成できる。
上記封止体を形成する工程では、１．０ＭＰａ以上で加圧することが好ましい。これにより、硬化体の膜形成予定面の表面粗さを小さくできる。
本発明の半導体パッケージの製造方法は、例えば、上記再配線体を個片化して半導体パッケージを得る工程をさらに含む。
上記再配線体を形成する工程は、例えば、開口部を介して硬化樹脂にレーザーを照射して、硬化体を厚み方向に貫通する貫通孔を形成するステップをさらに含む。
本発明の半導体パッケージの製造方法によれば、バッファーコート膜の感光予定部の周辺が感光することを防止できる。
実施形態１の方法の要旨を説明するための工程断面図である。 実施形態１の方法の要旨を説明するための工程断面図である。 実施形態１の方法の要旨を説明するための工程断面図である。 実施形態１の方法の要旨を説明するための工程断面図である。 実施形態１の方法の要旨を説明するための工程断面図である。 実施形態１の方法の要旨を説明するための工程断面図である。 積層体を下側加熱板と上側加熱板の間に配置した状態の概略を示す断面図である。 平行平板方式で積層体を熱プレスする様子の概略を示す断面図である。 熱プレスで得られた封止体からセパレーターを剥離した様子の概略を示す断面図である。 封止体を加熱して得られた硬化体などの概略断面図である。 仮固定材を剥離した後の硬化体の概略断面図である。 硬化体の一部を研削した様子の概略を示す断面図である。 硬化体上にバッファーコート膜を形成した様子の概略を示す断面図である。 バッファーコート膜に露光光を照射する様子の概略を示す断面図である。 現像後の様子の概略を示す断面図である。 貫通孔を形成した様子の概略を示す断面図である。 貫通電極を形成した様子の概略を示す断面図である。 シード層上に、レジストを形成した様子の概略を示す断面図である。 シード層上にめっきパターンを形成した様子の概略を示す断面図である。 再配線を完成した様子の概略を示す断面図である。 再配線上に保護膜を形成した様子の概略を示す断面図である。 保護膜に開口を形成した様子の概略を示す断面図である。 再配線上に電極を形成した様子の概略を示す断面図である。 電極上にバンプを形成した様子の概略を示す断面図である 再配線体を個片化して得られた半導体パッケージの概略断面図である。
以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
［実施形態１］
実施形態１の方法では、Ｆａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）を製造できる。
まず、図１〜図６を参照して、実施形態１の半導体パッケージの製造方法の要旨を説明する。
図１〜４に示すように、実施形態１の半導体パッケージの製造方法は、支持板１１ａ、支持板１１ａ上に積層された仮固定材１１ｂ及び仮固定材１１ｂ上に仮固定された半導体チップ１４を備えるチップ仮固定体１１、並びにチップ仮固定体１１上に配置された熱硬化性樹脂シート１２を加圧して、半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える封止体５１を形成する工程と、封止体５１を加熱することで熱硬化性樹脂シート１２を硬化させて、半導体チップ１４及び半導体チップ１４を覆う硬化樹脂２１を備える硬化体５２を形成する工程と、硬化体５２から仮固定材１１ｂを剥離する工程と、硬化体５２の仮固定材１１ｂと接していた面上に再配線層６９を形成して、再配線体５３を形成する工程とを含む。
図５〜図６に示すように、再配線体５３を形成する工程は、硬化体５２の仮固定材１１ｂと接していた面上に感光性のバッファーコート膜６１を形成するステップと、露光及び現像によりバッファーコート膜６１に開口部６１Ｂを形成するステップとを含む。
硬化体５２の仮固定材１１ｂと接する面（以下では、膜形成予定面ともいう）５２Ａにおいて、硬化樹脂２１の表面粗さが３０００ｎｍ以下であり、好ましくは２５００ｎｍ以下、より好ましくは２０００ｎｍ以下である。表面粗さの下限は特に限定されず、例えば１ｎｍである。
なお、硬化樹脂２１の表面粗さは、実施例に記載の方法で測定できる。
実施形態１の方法では、硬化体５２の膜形成予定面５２Ａの表面粗さが小さいので、バッファーコート膜６１が露光光を照射された際の膜形成予定面５２Ａでの露光光の乱反射が抑制される。よって、バッファーコート膜６１の感光予定部の周辺が感光することを防止することが可能で、高精度の開口部６１Ｂを形成できる。
硬化樹脂２１の表面粗さは、チップ仮固定体１１及び熱硬化性樹脂シート１２を加圧する際の圧力、熱硬化性樹脂シート１２を硬化させる際の加熱温度、熱硬化性樹脂シート１２中の無機充填材の形状、熱硬化性樹脂シート１２中の無機充填材量などによりコントロールできる。なかでも、チップ仮固定体１１及び熱硬化性樹脂シート１２を加圧する際の圧力、熱硬化性樹脂シート１２を硬化させる際の加熱温度が重要である。例えば、チップ仮固定体１１及び熱硬化性樹脂シート１２を１．０ＭＰａ以上で加圧すること、熱硬化性樹脂シート１２を硬化させる際の加熱温度を低くすること、無機充填材の平均粒子径を小さくすること、球状の無機充填材を使用することにより、硬化樹脂２１の表面粗さを小さくできる。
次に、図７〜図２５を参照して、実施形態１の半導体パッケージの製造方法を詳細に説明する。
図７に示すように、積層体１は、チップ仮固定体１１、チップ仮固定体１１上に配置された熱硬化性樹脂シート１２及び熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える。積層体１は下側加熱板４１と上側加熱板４２の間に配置されている。
チップ仮固定体１１は、支持板１１ａ、支持板１１ａ上に積層された仮固定材１１ｂ、仮固定材１１ｂ上に仮固定された半導体チップ１４を備える。
支持板１１ａの材料としては特に限定されず、例えば、ＳＵＳなどの金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォンなどのプラスチック材料などである。
仮固定材１１ｂとしては特に限定されないが、容易に剥離できるという理由から、熱発泡性粘着剤を使用する。熱発泡性粘着剤としては従来公知のものを使用できる。
半導体チップ１４は、電極パッド１４ａが形成された回路形成面を備える。チップ仮固定体１１では、半導体チップ１４の回路形成面が仮固定材１１ｂと接触した状態である。
熱硬化性樹脂シート１２は、後で詳細に説明する。
セパレーター１３としては、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどを好適に使用できる。熱硬化性樹脂シート１２の剥離を容易に行うために、セパレーター１３には離型処理が施されていることが好ましい。
図８に示すように、下側加熱板４１及び上側加熱板４２を用いて平行平板方式で積層体１を熱プレスして、封止体５１を形成する。
熱プレスの温度は好ましくは７０℃以上、より好ましくは８０℃以上である。これにより、封止体５１を容易に形成できる。熱プレスの温度は好ましくは１７０℃以下、より好ましくは１５０℃以下、さらに好ましくは１１０℃以下、よりさらに好ましくは１００℃以下、特に好ましくは９５℃以下である。１７０℃以下であると、成形物の反りを抑制することができる。
積層体１を熱プレスする圧力は、好ましくは１．０ＭＰａ以上、より好ましくは１．５ＭＰａ以上である。１．０ＭＰａ以上であると、封止体５１の仮固定材１１ｂと接する面の表面粗さを小さくできる。その結果、硬化体５２の膜形成予定面５２Ａの表面粗さを小さくできる。
積層体１を熱プレスする圧力は、好ましくは１０ＭＰａ以下、より好ましくは８ＭＰａ以下である。
熱プレスする時間は、好ましくは０．３分以上、より好ましくは０．５分以上、さらに好ましくは２分以上である。また、熱プレスする時間は、好ましくは６０分以下、より好ましくは４０分以下、よりさらに好ましくは１０分以下、特に好ましくは５分以下である。
熱プレスは減圧雰囲気下で行うことが好ましい。減圧雰囲気下で熱プレスすることにより、ボイドを低減することが可能で、凹凸を良好に埋めることができる。減圧条件としては、圧力が、例えば、０．１〜５ｋＰａ、好ましくは、０．１〜１００Ｐａである。
積層体１を熱プレスすることで得られた封止体５１は、半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える。封止体５１は仮固定材１１ｂ及びセパレーター１３と接している。
図９に示すように、封止体５１からセパレーター１３を剥離する。
次いで、仮固定材１１ｂの発泡開始温度より低い温度で封止体５１を加熱し、熱硬化性樹脂シート１２を硬化させて、硬化体５２を形成する。例えば、仮固定材１１ｂの発泡開始温度より２０℃以上低い温度で加熱し、熱硬化性樹脂シート１２を硬化させる。これにより、熱硬化性樹脂シート１２が硬化する前に仮固定材１１ｂが発泡することを防止でき、膜形成予定面５２Ａの表面粗さを小さくすることが可能である。
加熱温度は、好ましくは１００℃以上、より好ましくは１２０℃以上、さらに好ましくは１３０℃以上、特に好ましくは１４０℃以上である。一方、加熱温度は、好ましくは２００℃以下、より好ましくは１８０℃以下、さらに好ましくは１７０℃以下である。
加熱時間は、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限は、好ましくは１８０分以下、より好ましくは１２０分以下、さらに好ましくは９０分以下である。
封止体５１を加熱する際、加圧してもよい。圧力は好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
図１０に示すように、硬化体５２は、半導体チップ１４及び半導体チップ１４を覆う硬化樹脂２１を備える。
図１１に示すように、仮固定材１１ｂを加熱して仮固定材１１ｂを発泡させた後、硬化体５２から仮固定材１１ｂを剥離する。これにより、硬化体５２の膜形成予定面５２Ａが露出する。仮固定材１１ｂを加熱する温度としては、好ましくは１７５℃以上、より好ましくは１８０℃以上である。１７５℃以上であると、仮固定材１１ｂを良好に発泡させることが可能で、仮固定材１１ｂの粘着力を低下させることができる。仮固定材１１ｂを加熱する温度の上限は、例えば２００℃である。
図１２に示すように、硬化体５２の膜形成予定面５２Ａの反対側の面を研削してもよい。研削を行うことにより、硬化体５２の反りを低減でき、また厚み精度を向上できる。研削厚みは任意であるが、例えば研削して半導体チップ１４の背面を露出させることにより、硬化体５２の反りを著しく低減できる。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
図１３に示すように、硬化体５２の膜形成予定面５２Ａ上にバッファーコート膜６１を形成する。バッファーコート膜６１としては、感光性のポリイミド、感光性のポリベンゾオキサゾール（ＰＢＯ）などを使用できる。バッファーコート膜６１を形成する方法としては、スピンコート法、ダイコーティング法、ドライフィルムを積層する方法などが挙げられる。
図１４に示すように、バッファーコート膜６１上にマスク６２を配置する。次いで、バッファーコート膜６１の上方に配置した光源９１から露光光を照射し、バッファーコート膜６１を感光させる。
次いで、図１５に示すように、現像によりバッファーコート膜６１に開口部６１Ａ及び開口部６１Ｂを形成して、硬化樹脂２１の所定の部分及び電極パッド１４ａを露出させる。
図１６に示すように、硬化体５２の上方から開口部６１Ｂを介して硬化樹脂２１にレーザーを照射して、貫通孔７１を形成する。貫通孔７１は、硬化体５２を厚み方向に貫通する。
図１７に示すように、貫通孔７１に金属を充填して、貫通電極７２を形成する。貫通電極７２は硬化体５２を厚み方向に貫通する。充填する金属としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、共晶はんだなどが挙げられる。共晶はんだとして、例えば、Ｓｎ−Ａｇ共晶はんだ、Ｓｎ−Ａｇ−Ｃｕ共晶はんだなどを用いることができる。
次いで、バッファーコート膜６１、電極パッド１４ａ及び貫通電極７２上にシード層を形成する。
図１８に示すように、シード層上にレジスト６３を形成する。
図１９に示すように、電解銅めっきなどのめっき法で、シード層上にめっきパターン６４を形成する。
図２０に示すように、レジスト６３を除去した後、シード層をエッチングして、再配線６５及び再配線７５を完成する。
図２１に示すように、再配線６５及び再配線７５上に保護膜６６を形成する。保護膜６６としては、感光性のポリイミド、感光性のポリベンゾオキサゾール（ＰＢＯ）などを使用できる。
図２２に示すように、保護膜６６に開口を形成し、保護膜６６の下方にある再配線６５及び再配線７５を露出させる。これにより、硬化体５２上に再配線６５及び再配線７５を含む再配線層６９が完成し、硬化体５２と、硬化体５２上に形成された再配線層６９を備える再配線体５３を得る。
図２３に示すように、露出した再配線６５上に電極（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）６７を形成する。また、再配線７５上に電極７７を形成する。
図２４に示すように、電極６７上にバンプ６８を形成する。パンプ６８は、電極６７及び再配線６５を介して電極パッド１４ａと電気的に接続されている。また、電極７７上にバンプ７８を形成する。パンプ７８は、電極７７及び再配線７５を介して貫通電極７２と電気的に接続されている。
図２５に示すように、再配線体５３を個片化（ダイシング）して半導体パッケージ５４を得る。
以上により、チップ領域の外側に配線を引き出した半導体パッケージ５４を得ることができる。
（熱硬化性樹脂シート１２）
熱硬化性樹脂シート１２について説明する。
熱硬化性樹脂シート１２としては、仮固定材１１ｂの発泡開始温度より低い温度で硬化するものを使用する。
熱硬化性樹脂シート１２は、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂を含むことが好ましい。
エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましい。なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。また、ビスフェノールＦ型エポキシ樹脂が好ましい。
フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましい。硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
熱硬化性樹脂シート１２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、５重量％以上が好ましい。５重量％以上であると、半導体チップ１４などに対する接着力が良好に得られる。熱硬化性樹脂シート１２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、４０重量％以下が好ましく、２０重量％以下がより好ましい。４０重量％以下であると、吸湿性を低く抑えることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
熱硬化性樹脂シート１２は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、２−メチルイミダゾール（商品名；２ＭＺ）、２−ウンデシルイミダゾール（商品名；Ｃ１１−Ｚ）、２−ヘプタデシルイミダゾール（商品名；Ｃ１７Ｚ）、１，２−ジメチルイミダゾール（商品名；１．２ＤＭＺ）、２−エチル−４−メチルイミダゾール（商品名；２Ｅ４ＭＺ）、２−フェニルイミダゾール（商品名；２ＰＺ）、２−フェニル−４−メチルイミダゾール（商品名；２Ｐ４ＭＺ）、１−ベンジル−２−メチルイミダゾール（商品名；１Ｂ２ＭＺ）、１−ベンジル−２−フェニルイミダゾール（商品名；１Ｂ２ＰＺ）、１−シアノエチル−２−メチルイミダゾール（商品名；２ＭＺ−ＣＮ）、１−シアノエチル−２−ウンデシルイミダゾール（商品名；Ｃ１１Ｚ−ＣＮ）、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト（商品名；２ＰＺＣＮＳ−ＰＷ）、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；２ＭＺ−Ａ）、２，４−ジアミノ−６−［２’−ウンデシルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；Ｃ１１Ｚ−Ａ）、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；２Ｅ４ＭＺ−Ａ）、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加物（商品名；２ＭＡ−ＯＫ）、２−フェニル−４，５−ジヒドロキシメチルイミダゾール（商品名；２ＰＨＺ−ＰＷ）、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール（商品名；２Ｐ４ＭＨＺ−ＰＷ）などのイミダゾール系硬化促進剤が挙げられる（いずれも四国化成工業（株）製）。
なかでも、混練温度での硬化反応を抑えられるという理由からイミダゾール系硬化促進剤が好ましく、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンがより好ましく、２−フェニル−４，５−ジヒドロキシメチルイミダゾールがさらに好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して、好ましくは０．２重量部以上、より好ましくは０．５重量部以上、さらに好ましくは０．８重量部以上である。硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して、好ましくは５重量部以下、より好ましくは２重量部以下である。
熱硬化性樹脂シート１２は、熱可塑性樹脂（エラストマー）を含んでもよい。
熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレントリブロック共重合体、メチルメタクリレート−ブタジエン−スチレン共重合体（ＭＢＳ樹脂）などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
熱硬化性樹脂シート１２中の熱可塑性樹脂の含有量は、１重量％以上が好ましい。１重量％以上であると、柔軟性、可撓性を付与できる。熱硬化性樹脂シート１２中の熱可塑性樹脂の含有量は、好ましくは３０重量％以下、より好ましくは１０重量％以下、さらに好ましくは５重量％以下である。３０重量％以下であると、半導体チップ１４などに対する接着力が良好に得られる。
熱硬化性樹脂シート１２は、無機充填材を含むことが好ましい。無機充填材を配合することにより、熱膨張係数αを小さくできる。
無機充填材としては、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などが挙げられる。なかでも、熱膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。シリカとしては、流動性に優れるという理由から、溶融シリカが好ましく、球状溶融シリカがより好ましい。
無機充填材の平均粒子径は、好ましくは１μｍ以上、より好ましくは５μｍ以上である。１μｍ以上であると、熱硬化性樹脂シート１２の可撓性、柔軟性を得易い。無機充填材の平均粒子径は、好ましくは５０μｍ以下、より好ましくは３０μｍ以下である。５０μｍ以下であると、無機充填材を高充填率化し易い。
なお、平均粒子径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機充填材は、シランカップリング剤により処理（前処理）されたものが好ましい。これにより、樹脂との濡れ性を向上でき、無機充填材の分散性を高めることができる。
シランカップリング剤は、分子中に加水分解性基及び有機官能基を有する化合物である。
加水分解性基としては、例えば、メトキシ基、エトキシ基などの炭素数１〜６のアルコキシ基、アセトキシ基、２−メトキシエトキシ基などが挙げられる。なかでも、加水分解によって生じるアルコールなどの揮発成分を除去し易いという理由から、メトキシ基が好ましい。
有機官能基としては、ビニル基、エポキシ基、スチリル基、メタクリル基、アクリル基、アミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基などが挙げられる。なかでも、エポキシ樹脂、フェノール樹脂と反応し易いという理由から、エポキシ基が好ましい。
シランカップリング剤としては、例えば、ビニルトリメトキシシラン、ビニルトリエトキシシランなどのビニル基含有シランカップリング剤；２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、３−グリシドキシプロピルメチルジメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルメチルジエトキシシラン、３−グリシドキシプロピルトリエトキシシランなどのエポキシ基含有シランカップリング剤；ｐ−スチリルトリメトキシシランなどのスチリル基含有シランカップリング剤；３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、３−メタクリロキシプロピルトリエトキシシランなどのメタクリル基含有シランカップリング剤；３−アクリロキシプロピルトリメトキシシランなどのアクリル基含有シランカップリング剤；Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル−Ｎ−（１，３−ジメチル−ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、Ｎ−（ビニルベンジル）−２−アミノエチル−３−アミノプロピルトリメトキシシランなどのアミノ基含有シランカップリング剤；３−ウレイドプロピルトリエトキシシランなどのウレイド基含有シランカップリング剤；３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルトリメトキシシランなどのメルカプト基含有シランカップリング剤；ビス（トリエトキシシリルプロピル）テトラスルフィドなどのスルフィド基含有シランカップリング剤；３−イソシアネートプロピルトリエトキシシランなどのイソシアネート基含有シランカップリング剤などが挙げられる。
シランカップリング剤により無機充填材を処理する方法としては特に限定されず、溶媒中で無機充填材とシランカップリング剤を混合する湿式法、気相中で無機充填材とシランカップリング剤を処理させる乾式法などが挙げられる。
シランカップリング剤の処理量は特に限定されないが、未処理の無機充填材１００重量部に対して、シランカップリング剤を０．１〜１重量部処理することが好ましい。
熱硬化性樹脂シート１２中の無機充填材の含有量は、好ましくは２０体積％以上であり、より好ましくは７０体積％以上であり、さらに好ましくは７４体積％以上である。一方、無機充填材の含有量は、好ましくは９０体積％以下であり、より好ましくは８５体積％以下である。９０体積％以下であると、良好な凹凸追従性が得られる。
無機充填材の含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、熱硬化性樹脂シート１２中のシリカの含有量は、８１重量％以上が好ましく、８４重量％以上がより好ましい。熱硬化性樹脂シート１２中のシリカの含有量は、９４重量％以下が好ましく、９１重量％以下がより好ましい。
アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、熱硬化性樹脂シート１２中のアルミナの含有量は、８８重量％以上が好ましく、９０重量％以上がより好ましい。熱硬化性樹脂シート１２中のアルミナの含有量は、９７重量％以下が好ましく、９５重量％以下がより好ましい。
熱硬化性樹脂シート１２は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤、例えば、難燃剤成分、顔料、シランカップリング剤などを適宜含有してよい。
難燃剤成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン化合物などを用いることができる。なかでも、難燃性、硬化後の強度に優れるという理由から、ホスファゼン化合物が好ましい。
顔料としては特に限定されず、カーボンブラックなどが挙げられる。
熱硬化性樹脂シート１２の製造方法は特に限定されないが、前記各成分（例えば、エポキシ樹脂、フェノール樹脂、無機充填材及び硬化促進剤など）を混練して得られる混練物をシート状に塑性加工する方法が好ましい。これにより、無機充填材を高充填でき、熱膨張係数を低く設計できる。
具体的には、エポキシ樹脂、フェノール樹脂、無機充填材及び硬化促進剤などをミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物をシート状に塑性加工する。混練条件として、温度の上限は、１４０℃以下が好ましく、１３０℃以下がより好ましい。温度の下限は、上述の各成分の軟化点以上であることが好ましく、例えば３０℃以上、好ましくは５０℃以上である。混練の時間は、好ましくは１〜３０分である。また、混練は、減圧条件下（減圧雰囲気下）で行うことが好ましく、減圧条件下の圧力は、例えば、１×１０−４〜０．１ｋｇ／ｃｍ２である。
溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
熱硬化性樹脂シート１２を塗工方式で製造することも好ましい。例えば、前記各成分を含有する接着剤組成物溶液を作製し、接着剤組成物溶液を基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、塗布膜を乾燥させることで、熱硬化性樹脂シート１２を製造できる。
接着剤組成物溶液に用いる溶媒としては特に限定されないが、前記各成分を均一に溶解、混練又は分散できる有機溶媒が好ましい。例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ-メチルピロリドン、アセトン、メチルエチルケトン、シクロヘキサノンなどのケトン系溶媒、トルエン、キシレンなどが挙げられる。
基材セパレータとしては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤などの剥離剤により表面コートされたプラスチックフィルムや紙などが使用可能である。接着剤組成物溶液の塗布方法としては、例えば、ロール塗工、スクリーン塗工、グラビア塗工などが挙げられる。また、塗布膜の乾燥条件は特に限定されず、例えば、乾燥温度７０〜１６０℃、乾燥時間１〜５分間で行うことができる。
熱硬化性樹脂シート１２の厚みは特に限定されないが、好ましくは１００μｍ以上、より好ましくは１５０μｍ以上である。また、熱硬化性樹脂シート１２の厚みは、好ましくは２０００μｍ以下、より好ましくは１０００μｍ以下である。上記範囲内であると、半導体チップ１４を良好に封止できる。
［実施形態２］
実施形態１では、平行平板方式で積層体１を熱プレスして封止体５１を形成し、次いで封止体５１を加熱して硬化体５２を形成する。実施形態２では、金型を用いた加圧成型（圧縮成型）により、硬化体５２を形成する。
具体的には、モールディング装置を用いて積層体１を加熱下で加圧することにより、硬化体５２を形成する。もちろん、硬化体５２が形成される前には、封止体５１が形成される。
圧縮成型で積層体１を加圧する際の好適な圧力、すなわち好適な型締め圧力は、実施形態１の熱プレス圧力の好適範囲と同様である。
積層体１を加圧する際の温度は、熱硬化性樹脂シート１２が硬化する温度であれば特に限定されない。積層体１を加圧する際の温度は、好ましくは１００℃以上、より好ましくは１３０℃以上、さらに好ましくは１４０℃以上である。積層体１を加圧する際の温度を高くすることで、硬化体５２を形成できる。積層体１を加圧する際の温度は、好ましくは１７０℃以下、より好ましくは１６０℃以下、より好ましくは１５０℃以下である。１７０℃以下であると、成形物の反りを抑制することができる。
積層体１を加圧する際の好適な加圧時間は、実施形態１の熱プレス時間の好適範囲と同様である。
次いで、硬化体５２の硬化樹脂２１をさらに硬化させるため、さらに硬化体５２を加熱してもよい。すなわち、一般にＰＭＣと呼ばれる後硬化工程を行ってもよい。
硬化体５２を加熱する温度は、好ましくは１００℃以上、より好ましくは１２０℃以上、さらに好ましくは１３０℃以上、特に好ましくは１４０℃以上である。一方、硬化体５２を加熱する温度は、好ましくは２００℃以下、より好ましくは１８０℃以下、さらに好ましくは１７０℃以下である。
硬化体５２を加熱する加熱時間は、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限は、好ましくは１８０分以下、より好ましくは１２０分以下、さらに好ましくは９０分以下である。
図１１に示すように、仮固定材１１ｂを加熱して仮固定材１１ｂを発泡させた後、硬化体５２から仮固定材１１ｂを剥離する。これにより、硬化体５２の膜形成予定面５２Ａが露出する。仮固定材１１ｂを加熱する温度としては、好ましくは１７５℃以上、より好ましくは１８０℃以上である。１７５℃以上であると、仮固定材１１ｂを良好に発泡させることが可能で、仮固定材１１ｂの粘着力を低下させることができる。仮固定材１１ｂを加熱する温度の上限は、例えば２００℃である。
硬化体５２から仮固定材１１ｂを剥離する工程は、後硬化工程の前に行ってもよい。
以降の工程は、実施形態１と同様に行うことができる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
［樹脂シート］
樹脂シートＡ〜Ｃについて説明する。
（樹脂シートＡを作製するために使用した成分）
樹脂シートＡを作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
エラストマー：カネカ社製のＳＩＢＳＴＡＲ ０７２Ｔ（スチレン−イソブチレン−スチレントリブロック共重合体）
無機充填材：電気化学工業社製のＦＢ−９４５４（球状溶融シリカ粉末、平均粒子径２０μｍ）
シランカップリング剤：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
カーボンブラック：三菱化学社製の＃２０
（樹脂シートＡの作製）
表１に記載の配合比に従い、各成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの樹脂シートＡを作製した。
（樹脂シートＢを作製するために使用した成分）
樹脂シートＢを作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
エラストマー：カネカ社製のＳＩＢＳＴＡＲ ０７２Ｔ（スチレン−イソブチレン−スチレントリブロック共重合体）
無機充填材：電気化学工業社製のクリスタライト ３Ｋ−Ｓ（破砕シリカ粉末、平均粒子径３５μｍ）
シランカップリング剤：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
カーボンブラック：三菱化学社製の＃２０
（樹脂シートＢの作製）
表１に記載の配合比に従い、各成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの樹脂シートＢを作製した。
（樹脂シートＣを作製するために使用した成分）
樹脂シートＣを作製するために使用した成分について説明する。
エポキシ樹脂：東都化成（株）製のＫＩ−３０００（オルトクレゾールノボラック型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．）
エポキシ樹脂：三菱化学（株）製のエピコート８２８（ビスフェノールＡ型エポキシ樹脂、エポキシ当量２００ｇ／ｅｑ．）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
無機充填材：株式会社龍森のＭＵＦ−３Ｖ（球状溶融シリカ粉末、平均粒子径３．５μｍ）
カーボンブラック：三菱化学社製の＃２０
（樹脂シートＣの作製）
表１に記載の配合比に従い、固形分濃度が９５％となるようにエポキシ樹脂、フェノール樹脂、メチルエチルケトン（ＭＥＫ）及び無機充填材を容器に配合し、自転公転ミキサー（株式会社シンキー製）を用いて８００ｒｐｍにて、５分間撹拌した。その後、硬化促進剤及びカーボンブラックを添加し、次いで固形分濃度が９０％となるようにＭＥＫを添加し、８００ｒｐｍにて３分間撹拌して、塗工液を得た。塗工液をシリコン離型処理済みのポリエチレンテレフタレートフィルム（厚み５０μｍ）上に塗布し、１２０℃、３分間で塗工液を乾燥させることにより厚み１００μｍのシートを作成した。シートをロールラミネーターにて、９０℃で貼り合わせをすることによって、厚さ５００μｍの樹脂シートＣを得た。
Figure 2015126121
［硬化体の作製方法］
各実施例及び各比較例における硬化体の作製方法について説明する。
（実施例１〜３及び比較例１〜２）
３００ｍｍ×４００ｍｍ×厚み１．４ｍｍのガラス板（テンパックスガラス）上に仮固定粘着シート（日東電工社製のＮｏ．３１９５Ｖ）を積層した。次いで、仮固定粘着シート上に６ｍｍ×６ｍｍ×厚み２００μｍの半導体素子を９ｍｍ間隔となるように複数配置した。次いで、表２に従って樹脂シートを選択し、半導体素子上に樹脂シートを配置した。次いで、樹脂シート上にセパレーターを配置して、積層体を得た。高精度真空加圧装置（ミカドテクノス社製）を用いて、表２に示す条件で積層体を平行平板方式でプレスして、仮固定粘着シート付きかつセパレーター付きの封止体を形成した。その後、セパレーターを封止体から剥離した。
仮固定粘着シート付きの封止体を表２に示す条件で加熱し、封止体の樹脂部分を硬化させて仮固定粘着シート付きの硬化体を得た。仮固定粘着シートを発泡させるために仮固定粘着シート付きの硬化体を１８５℃で５分間加熱した後、仮固定粘着シートを硬化体から剥離した。
（実施例４〜５）
３００ｍｍ×３００ｍｍ×厚み１．１ｍｍのガラス板（テンパックスガラス）上に仮固定粘着シート（日東電工社製のＮｏ．３１９５Ｖ）を積層した。次いで、仮固定粘着シート上に６ｍｍ×６ｍｍ×厚み２００μｍの半導体素子を９ｍｍ間隔となるように複数配置した。次いで、表２に従って樹脂シートを選択し、半導体素子上に樹脂シートを配置した。次いで、樹脂シート上にセパレーターを配置して、積層体を得た。モールディング装置（アピックヤマダ社製のＷＣＭ−３００）を用いて、積層体について表２に示す条件で加圧加熱成型を行い、仮固定粘着シート付きかつセパレーター付きの封止体を形成した。その後、セパレーターを封止体から剥離した。
仮固定粘着シート付きの封止体を表２に示す条件で加熱し、封止体の樹脂部分を硬化させて仮固定粘着シート付きの硬化体を得た。仮固定粘着シートを発泡させるために仮固定粘着シート付きの硬化体を１８５℃で５分間加熱した後、仮固定粘着シートを硬化体から剥離した。
［評価］
硬化体について下記の評価を行った。結果を表２に示す。
（表面粗さ（Ｒａ））
硬化体の仮固定粘着シートと接していた面について、硬化樹脂部分の表面粗さを測定した。
表面粗さは、ＪＩＳ Ｂ ０６０１に基づき、Ｖｅｅｃｏ社製の非接触三次元粗さ測定装置（ＮＴ３３００）を用いて測定した。測定条件は、５０倍とし、測定値は、測定データにＭｅｄｉａｎ ｆｉｌｔｅｒをかけて求めた。測定は、測定箇所を変更しながら５回行い、その平均値を表面粗さとした。
（露光現像）
硬化体にポジ型感光性ポリイミド溶液（旭化成イーマテリアルズ社製 ＰＩＭＥＬ Ｉ−７００）をスピンコートし、次いで１００℃で３分間プリベイクすることにより、硬化体の仮固定粘着シートと接していた面上に１０μｍ厚みのポリイミド膜を形成した。直径５０μｍの露光パターン付ガラスマスクを介して、超高圧水銀灯により波長４３６ｎｍの光を３５０ｍＪ／ｃｍ２でポリイミド膜に照射した。照射後、２５℃の２．３８重量％のテトラメチルアンモニウムハイドロキサイド水溶液で５分間現像を行った。イオン交換水で洗浄後、８０℃で１時間乾燥させた後、１０か所の開口部の径を測定し、全ての開口部の径が４５〜５５μｍの範囲にあるものを○と判定し、１つでも４５〜５５μｍの範囲から外れているものを×と判定した。
Figure 2015126121
１ 積層体
１１ チップ仮固定体
１２ 熱硬化性樹脂シート
１３ セパレーター
４１ 下側加熱板
４２ 上側加熱板
１１ａ 支持板
１１ｂ 仮固定材
１４ 半導体チップ
１４ａ 電極パッド
５１ 封止体
５２ 硬化体
５２Ａ 膜形成予定面
６１ バッファーコート膜
６１Ａ、６１Ｂ 開口部
６２ マスク
６３ レジスト
６４ めっきパターン
６５ 再配線
６６ 保護膜
６７ 電極
６８ バンプ
６９ 再配線層
５３ 再配線体
５４ 半導体パッケージ
２１ 硬化樹脂
７１ 貫通孔
７２ 貫通電極
７５ 再配線
７７ 電極
７８ バンプ
９１ 光源

Claims (3)

  1. 支持板、前記支持板上に積層された仮固定材及び前記仮固定材上に仮固定された半導体チップを備えるチップ仮固定体、並びに前記チップ仮固定体上に配置された熱硬化性樹脂シートを加圧して、前記半導体チップ及び前記半導体チップを覆う前記熱硬化性樹脂シートを備える封止体を形成する工程と、
    前記封止体を加熱することで前記熱硬化性樹脂シートを硬化させて、前記半導体チップ及び前記半導体チップを覆う硬化樹脂を備える硬化体を形成する工程と、
    前記硬化体から前記仮固定材を剥離する工程と、
    前記硬化体の前記仮固定材と接していた面上に再配線層を形成して、再配線体を形成する工程とを含み、
    前記再配線体を形成する工程は、
    前記硬化体の前記仮固定材と接していた面上に感光性のバッファーコート膜を形成するステップと、
    露光及び現像により前記バッファーコート膜に開口部を形成するステップとを含み、
    前記硬化体の前記仮固定材と接する面において、前記硬化樹脂の表面粗さが３０００ｎｍ以下である半導体パッケージの製造方法。
  2. 前記封止体を形成する工程では、１．０ＭＰａ以上で加圧する請求項１に記載の半導体パッケージの製造方法。
  3. 前記再配線体を個片化して半導体パッケージを得る工程をさらに含む請求項１又は２に記載の半導体パッケージの製造方法。
JP2013270073A 2013-12-26 2013-12-26 半導体パッケージの製造方法 Withdrawn JP2015126121A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013270073A JP2015126121A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法
PCT/JP2014/083906 WO2015098835A1 (ja) 2013-12-26 2014-12-22 半導体パッケージの製造方法
US15/107,222 US20170125373A1 (en) 2013-12-26 2014-12-22 Method for producing semiconductor package
TW103145327A TW201532211A (zh) 2013-12-26 2014-12-24 半導體封裝之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270073A JP2015126121A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2015126121A true JP2015126121A (ja) 2015-07-06

Family

ID=53478689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013270073A Withdrawn JP2015126121A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US20170125373A1 (ja)
JP (1) JP2015126121A (ja)
TW (1) TW201532211A (ja)
WO (1) WO2015098835A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6752403B1 (ja) * 2019-03-14 2020-09-09 三井化学東セロ株式会社 電子装置の製造方法
WO2020184199A1 (ja) * 2019-03-14 2020-09-17 三井化学東セロ株式会社 電子装置の製造方法
JP2021044530A (ja) * 2019-09-09 2021-03-18 日月光半導体製造股▲ふん▼有限公司 埋め込み部品のパッケージ構造及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446861B1 (ko) * 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
KR102612326B1 (ko) * 2018-11-15 2023-12-12 산에이카가쿠 가부시키가이샤 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품
US20210287953A1 (en) * 2020-03-12 2021-09-16 Didrew Technology (Bvi) Limited Embedded molding fan-out (emfo) packaging and method of manufacturing thereof
TWI855506B (zh) * 2023-01-15 2024-09-11 梭特科技股份有限公司 均勻熱壓固晶方法及裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
US9881894B2 (en) * 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
JP2013251369A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6752403B1 (ja) * 2019-03-14 2020-09-09 三井化学東セロ株式会社 電子装置の製造方法
WO2020184199A1 (ja) * 2019-03-14 2020-09-17 三井化学東セロ株式会社 電子装置の製造方法
JP2021044530A (ja) * 2019-09-09 2021-03-18 日月光半導体製造股▲ふん▼有限公司 埋め込み部品のパッケージ構造及びその製造方法
US11139179B2 (en) 2019-09-09 2021-10-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201532211A (zh) 2015-08-16
WO2015098835A1 (ja) 2015-07-02
US20170125373A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
WO2015098835A1 (ja) 半導体パッケージの製造方法
WO2015098829A1 (ja) 半導体パッケージの製造方法
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6274784B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
JP6356395B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP5735029B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP5976073B2 (ja) 半導体装置の製造方法
JP2015216229A (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
WO2015098842A1 (ja) 半導体装置の製造方法
WO2015098838A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP2015216230A (ja) 半導体装置の製造方法
JP5793160B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2015041076A1 (ja) 電子デバイス封止用シート及び電子デバイスパッケージの製造方法
JP2016103625A (ja) 封止用シート、及び、半導体装置
JP2015220400A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2015220401A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2016094575A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
WO2016080164A1 (ja) 封止用シート、及び、半導体装置
JPWO2018159619A1 (ja) 封止シート、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170706