[go: up one dir, main page]

JP2015099030A - Radiation measuring circuit - Google Patents

Radiation measuring circuit Download PDF

Info

Publication number
JP2015099030A
JP2015099030A JP2013237718A JP2013237718A JP2015099030A JP 2015099030 A JP2015099030 A JP 2015099030A JP 2013237718 A JP2013237718 A JP 2013237718A JP 2013237718 A JP2013237718 A JP 2013237718A JP 2015099030 A JP2015099030 A JP 2015099030A
Authority
JP
Japan
Prior art keywords
current
circuit
output
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013237718A
Other languages
Japanese (ja)
Other versions
JP6038008B2 (en
Inventor
仲井 敏光
Toshimitsu Nakai
敏光 仲井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013237718A priority Critical patent/JP6038008B2/en
Publication of JP2015099030A publication Critical patent/JP2015099030A/en
Application granted granted Critical
Publication of JP6038008B2 publication Critical patent/JP6038008B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Radiation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a radiation measuring circuit which can perform correction on counting the loss of a pulse system detector and linear processing on a prescribed current range.SOLUTION: A radiation measuring circuit includes a logarithmic transformation circuit 3 which performs logarithmic transformation of a current signal Iin after a pulse signal from a pulse system detector 1 is converted into a current value in accordance with the pulse number to output it as a logarithmic voltage signal Vlog, and a monitor circuit 4 which obtains a linear voltage signal Vlin based on the current signal Iin before logarithmic transformation in the logarithmic transformation circuit 3. The monitor circuit 4 consists of a current mirror circuit 5 which outputs a current with the same value as the current signal Iin without affecting a logarithmic transformation operation of the logarithmic transformation circuit 3 at all and a linear output circuit 6 which outputs a linear voltage signal Vlin corresponding to the output current Iin of the current mirror circuit 5.

Description

この発明は、放射線を検出するパルス系検出器から出力されるパルス信号がパルス数に応じた電流値に変換された後に対数圧縮して出力する場合のパルス系検出器のパルス数の数え落としを自動的に補正するとともに、パルス数に応じた電流値に基づく線形出力を得ることが可能な放射線計測回路に関するものである。   This invention counts down the number of pulses of the pulse detector when the pulse signal output from the pulse detector detecting the radiation is converted into a current value corresponding to the number of pulses and then logarithmically compressed and output. The present invention relates to a radiation measurement circuit that can automatically correct and obtain a linear output based on a current value corresponding to the number of pulses.

従来、中性子などの放射線を検出する比例計数管などのパルス系検出器から出力されるパルス信号を検出して放射線強度などを計測するための放射線計測回路として、例えば、下記の特許文献1のものがあった。この特許文献1では、パルス系検出器から放射線強度に応じたパルス数を有するパルス信号を前段増幅器等で増幅した後、周波数/電流変換器(以降、F/I変換器と称す)に入力し、このF/I変換器でパルス信号のパルス数に応じた電流値に変換する。次いで、対数変換回路でこのF/I変換器からの電流信号を対数変換して電圧信号として出力する構成のものがある(例えば、下記の特許文献1参照)。   Conventionally, as a radiation measurement circuit for measuring a radiation intensity and the like by detecting a pulse signal output from a pulse detector such as a proportional counter that detects radiation such as neutrons, for example, the one disclosed in Patent Document 1 below was there. In this Patent Document 1, a pulse signal having a pulse number corresponding to the radiation intensity is amplified from a pulse detector by a preamplifier or the like and then input to a frequency / current converter (hereinafter referred to as an F / I converter). The F / I converter converts the current value according to the number of pulses of the pulse signal. Next, there is a configuration in which a current signal from the F / I converter is logarithmically converted and output as a voltage signal by a logarithmic conversion circuit (for example, see Patent Document 1 below).

ここで、対数変換回路を設けているのは、パルス系検出器から出力されるパルス数は、10cps〜10cps程度の範囲の広いタイナミックレンジをもつため、対数変換により信号圧縮して後段の信号処理を容易にする必要があるためである。 Here, there is provided a logarithmic conversion circuit, the number of pulses output from the pulse system detector, since with 10 0 cps~10 of about 6 cps range wider Thailand Na dynamic range, and signal compression by logarithmic transformation This is because it is necessary to facilitate subsequent signal processing.

ところで、上記のパルス系検出器においては、放射線入力に伴う電離現象などを利用してパルスを発生させる機構であるので、パルス数が多くなる高計数率の領域でパルスの数え落としが発生し、パルス系検出器から本来発生すべきパルス数に対して実際に出力されるパルス数が減少するという現象が発生する。   By the way, in the above-mentioned pulse system detector, since it is a mechanism that generates a pulse by utilizing an ionization phenomenon associated with radiation input, a pulse count down occurs in a high count rate region where the number of pulses increases, A phenomenon occurs in which the number of pulses that are actually output from the pulse system detector decreases with respect to the number of pulses that should be generated.

そこで、上記の特許文献1では、対数変換回路において、演算増幅器の負極性端子と出力端子との間に、対数特性を有するトランジスタと抵抗との直列回路を接続し、これにより、パルスの数え落としをある程度補正している。   Therefore, in Patent Document 1 described above, in the logarithmic conversion circuit, a series circuit of a transistor having a logarithmic characteristic and a resistor is connected between the negative polarity terminal and the output terminal of the operational amplifier, thereby counting down pulses. Is corrected to some extent.

しかし、上記特許文献1記載の構成の対数変換回路は、放射線強度が弱くてパルス系検出器が数え落としを生じない場合でも補正される一方、数え落としが多くなる高計数率の領域では補正量が少なくなって、理想的な数え落とし補正の関係から外れてしまい、数え落としを精度良く補正する上で限界があった。   However, the logarithmic conversion circuit having the configuration described in Patent Document 1 is corrected even when the radiation intensity is weak and the pulse detector does not count down. On the other hand, the correction amount is high in a high count rate region where counting down increases. However, there was a limit in correcting the counting down with high accuracy.

このため、本発明者は、F/I変換器でパルス数に応じた電流値に変換された後の電流信号が入力される演算増幅器の一方の入力端側に第1のトランジスタを、上記演算増幅器の出力端側には当該演算増幅器の出力により直流電源からの電流量が制御される第2のトランジスタをそれぞれ接続するとともに、両トランジスタに対しては両トランジスタからの出力電流が合流する抵抗が共通に接続されてなる対数変換回路を備えた放射線計測回路を提供している(下記の特許文献2参照)。   Therefore, the present inventor puts the first transistor on one input end side of the operational amplifier to which the current signal after being converted into a current value corresponding to the number of pulses by the F / I converter is input. A second transistor whose amount of current from the DC power source is controlled by the output of the operational amplifier is connected to the output terminal side of the amplifier, and a resistance to which the output current from both transistors merges is connected to both transistors. A radiation measurement circuit having a logarithmic conversion circuit connected in common is provided (see Patent Document 2 below).

特開平6−102355号公報JP-A-6-102355 特開2009−300293号公報JP 2009-300293 A

上記の特許文献2記載の従来の放射線計測回路では、対数変換回路によってパルス系検出器の数え落としに対する補正を理想通りに行うことができるので、放射線計測を高精度に行えるという利点が得られるものの、対数変換回路で対数圧縮された信号しか得られないので、パルス数に応じた電流値の特定の範囲の変化を精度良く監視することが難しいという問題がある。   In the conventional radiation measurement circuit described in Patent Document 2 described above, the logarithmic conversion circuit can ideally correct the counting loss of the pulse detectors, so that an advantage that radiation measurement can be performed with high accuracy can be obtained. Since only a logarithmically compressed signal is obtained by the logarithmic conversion circuit, there is a problem that it is difficult to accurately monitor a change in a specific range of the current value according to the number of pulses.

すなわち、従来の放射線計測回路では、放射線を検出するパルス系検出器から出力されるパルス信号がパルス数に応じた電流値に変換された後に対数変換回路によって対数圧縮して出力されるので、パルス数に応じた電流値の変化に対する対数圧縮後の信号の変化の割合が小さくなっている。   That is, in the conventional radiation measurement circuit, the pulse signal output from the pulse detector that detects radiation is converted into a current value corresponding to the number of pulses, and then logarithmically compressed by the logarithmic conversion circuit. The ratio of the change of the signal after logarithmic compression to the change of the current value according to the number is small.

このため、例えば、対数圧縮後の信号が予め設定したしきい値を越えた場合に警報を発するなどのモニタ処理を行おうとしても、パルス数に応じた電流値の変化に対して対数圧縮後の信号の変化が小さいために、精度良くモニタ処理を行うことが難しい。   For this reason, for example, even if monitoring processing such as issuing an alarm when the signal after logarithmic compression exceeds a preset threshold value, after logarithmic compression with respect to the change in the current value according to the number of pulses. Therefore, it is difficult to perform monitor processing with high accuracy.

この発明は、上記の課題を解決するためになされたものであり、検出器からのパルス数が減少に対する数え落とし補正が理論通りに行えるとともに、対数変換回路の対数変換動作に何ら影響を及ぼすことなく、パルス数に応じた電流値の特定範囲について線形出力を得ることができる放射線計測回路を提供することを目的とする。   The present invention has been made to solve the above-described problems, and can perform correction of counting down with respect to a decrease in the number of pulses from the detector as theoretically, and can affect the logarithmic conversion operation of the logarithmic conversion circuit. An object of the present invention is to provide a radiation measurement circuit that can obtain a linear output for a specific range of current values according to the number of pulses.

この発明に係る第1の放射線計測回路は、放射線を検出するパルス系検出器から出力されるパルス信号がパルス数に応じた電流値に変換された後の電流信号を対数変換して出力する対数変換回路を備え、上記対数変換回路は、演算増幅器を有し、上記演算増幅器の上記電流信号が入力される一方の入力端側には第1のトランジスタが、上記演算増幅器の出力端側には当該演算増幅器の出力により直流電源からの電流量が制御される第2のトランジスタがそれぞれ接続されるとともに、上記第1、第2のトランジスタに対しては当該両トランジスタからの出力電流が合流する抵抗が共通に接続されて構成される一方、
上記対数変換回路で対数変換される前の上記電流信号に基づく線形出力を得るモニタ回路を備え、上記モニタ回路は、上記電流信号と同じ値の電流を出力するカレントミラー回路と、上記カレントミラー回路の出力電流に対応した線形出力信号を生成する線形出力回路とを有し、上記カレントミラー回路は、上記第1のトランジスタに対称的に第3のトランジスタが配置されるとともに、上記第1、第3のトランジスタのベース同士が互いに接続され、かつ、上記第1、第3のトランジスタの出力電圧を互いに同じに保持するためのバッファ回路を備えており、上記第3のトランジスタに上記線形出力回路が接続されていることを特徴としている。
The first radiation measurement circuit according to the present invention is a logarithm that outputs the current signal after logarithmically converting the current signal after the pulse signal output from the pulse detector that detects radiation is converted into a current value corresponding to the number of pulses. A conversion circuit, the logarithmic conversion circuit has an operational amplifier, a first transistor is provided on one input end side of the operational amplifier to which the current signal is input, and an output end side of the operational amplifier is provided on the output end side. A second transistor whose amount of current from the DC power supply is controlled by the output of the operational amplifier is connected to each of the transistors, and a resistance to which output currents from the two transistors merge with the first and second transistors. Are configured to be connected in common,
A monitor circuit that obtains a linear output based on the current signal before being logarithmically converted by the logarithmic converter circuit; the monitor circuit outputting a current having the same value as the current signal; and the current mirror circuit A linear output circuit that generates a linear output signal corresponding to the output current of the first current transistor, wherein the current mirror circuit includes a third transistor symmetrically disposed on the first transistor, and the first and second transistors. And the bases of the three transistors are connected to each other, and a buffer circuit is provided for holding the output voltages of the first and third transistors equal to each other. The linear output circuit is included in the third transistor. It is characterized by being connected.

また、この発明に係る第2の放射線計測回路は、放射線を検出するパルス系検出器から出力されるパルス信号がパルス数に応じた電流値に変換された後の電流信号を対数変換して出力する対数変換回路を備え、上記対数変換回路は、演算増幅器を有し、上記演算増幅器の上記電流信号が入力される一方の入力端側には直流電源からの電流が流入する第1のトランジスタが、上記演算増幅器の出力端側には当該演算増幅器の出力により上記直流電源からの電流量が制御される第2のトランジスタがそれぞれ接続されるとともに、上記第1、第2のトランジスタと上記直流電源との間に抵抗が共通に接続されて構成される一方、
上記対数変換回路で対数変換される前の上記電流信号に基づく線形出力を得るモニタ回路を備え、上記モニタ回路は、上記電流信号と同じ値の電流を出力するカレントミラー回路と、上記カレントミラー回路の出力電流に対応した線形出力信号を生成する線形出力回路とからなり、上記カレントミラー回路は、上記第1のトランジスタに対称的に第3のトランジスタが配置されるとともに、上記第1、第3のトランジスタのベース同士が互いに接続され、かつ、上記第1、第3のトランジスタの出力電圧を互いに同じに保持するためのバッファ回路を備えており、上記第3のトランジスタに上記線形出力回路が接続されていることを特徴としている。
The second radiation measurement circuit according to the present invention logarithmically converts and outputs the current signal after the pulse signal output from the pulse detector for detecting radiation is converted into a current value corresponding to the number of pulses. The logarithmic conversion circuit has an operational amplifier, and a first transistor into which a current from a DC power source flows is provided on one input end side of the operational amplifier to which the current signal is input. A second transistor whose amount of current from the DC power source is controlled by the output of the operational amplifier is connected to the output terminal side of the operational amplifier, and the first and second transistors and the DC power source are connected to each other. While being configured with a common resistor connected between
A monitor circuit that obtains a linear output based on the current signal before being logarithmically converted by the logarithmic converter circuit; the monitor circuit outputting a current having the same value as the current signal; and the current mirror circuit And a linear output circuit that generates a linear output signal corresponding to the output current of the current mirror circuit. The current mirror circuit includes a first transistor and a third transistor arranged symmetrically with the first transistor. The bases of the transistors are connected to each other, and a buffer circuit is provided for holding the output voltages of the first and third transistors equal to each other. The linear output circuit is connected to the third transistor. It is characterized by being.

この発明によれば、対数変換回路によってパルス系検出器の数え落としに対する補正を理想通りに行うことができるので、放射線計測を高精度に行うことが可能となる。しかも、モニタ回路によって、対数変換回路の対数変換動作に何ら影響を及ぼすことなく、パルス数に応じた電流値の特定範囲について線形出力信号を得ることができるので、パルス数に応じた電流値の変化に対する線形出力信号の変化を十分に把握することができる。したがって、線形出力信号の値が予め設定したしきい値を越えた場合には警報を発するなどのモニタ処理を適切に行うことが可能となる。   According to the present invention, the correction for counting down the pulse detector can be performed as ideal by the logarithmic conversion circuit, so that radiation measurement can be performed with high accuracy. In addition, since the monitor circuit can obtain a linear output signal for a specific range of the current value according to the number of pulses without affecting the logarithmic conversion operation of the logarithmic conversion circuit, the current value according to the number of pulses can be obtained. The change of the linear output signal with respect to the change can be sufficiently grasped. Therefore, when the value of the linear output signal exceeds a preset threshold value, it is possible to appropriately perform monitoring processing such as issuing an alarm.

この発明の実施の形態1における放射線計測回路を示す構成図である。It is a block diagram which shows the radiation measurement circuit in Embodiment 1 of this invention. 図1の放射線計測回路において、パルス系検出器で得られるパルス数と、このパルス数に応じた電流値に変換された後の電流信号Iinを対数変換回路で対数変換されて得られる対数出力信号Vlogとの関係を示す特性図である。In the radiation measurement circuit of FIG. 1, the number of pulses obtained by the pulse detector and the logarithmic output signal obtained by logarithmically converting the current signal Iin after being converted into a current value corresponding to the number of pulses by the logarithmic conversion circuit. It is a characteristic view which shows the relationship with Vlog. 図1の放射線計測回路において、パルス系検出器で得られるパルス数と、このパルス数に応じた電流値に変換された後の電流信号Iinに基づいてモニタ回路で得られる線形出力信号Vlinとの関係を示す特性図である。In the radiation measurement circuit of FIG. 1, the number of pulses obtained by the pulse detector and the linear output signal Vlin obtained by the monitor circuit based on the current signal Iin after being converted into a current value corresponding to the number of pulses. It is a characteristic view which shows a relationship. この発明の実施の形態2における放射線計測回路を示す構成図である。It is a block diagram which shows the radiation measurement circuit in Embodiment 2 of this invention. この発明の実施の形態3における放射線計測回路を示す構成図である。It is a block diagram which shows the radiation measurement circuit in Embodiment 3 of this invention. この発明の実施の形態4における放射線計測回路を示す構成図である。It is a block diagram which shows the radiation measurement circuit in Embodiment 4 of this invention.

実施の形態1.
図1はこの発明の実施の形態1における放射線計測回路を示す構成図である。
Embodiment 1 FIG.
1 is a block diagram showing a radiation measurement circuit according to Embodiment 1 of the present invention.

この実施の形態1の放射線計測回路は、放射線を検出する比例計数管などのパルス系検出器1、このパルス系検出器1から放射線強度に応じたパルス数をもつパルス信号をパルス数に応じた電流値をもつ電流信号Iinに変換するF/I変換器2、このF/I変換器2から出力される電流信号Iinを対数変換して対数出力信号Vlogを生成する対数変換回路3、および対数変換回路3で対数変換される前の上記電流信号Iinに基づく線形出力信号Vlinを生成するモニタ回路4を備えている。   The radiation measurement circuit according to the first embodiment includes a pulse detector 1 such as a proportional counter for detecting radiation, and a pulse signal having a pulse number corresponding to the radiation intensity from the pulse detector 1 according to the pulse number. F / I converter 2 for converting to current signal Iin having a current value, logarithmic conversion circuit 3 for logarithmically converting current signal Iin output from F / I converter 2 to generate logarithmic output signal Vlog, and logarithm A monitor circuit 4 that generates a linear output signal Vlin based on the current signal Iin before logarithmic conversion by the conversion circuit 3 is provided.

上記の対数変換回路3は、演算増幅器30、NPN形の第1、第2のトランジスタ31,32、および抵抗33を備える。F/I変換器2からの電流信号Iinが入力される演算増幅器30の一方の入力端側(負極性端子)には、第1のトランジスタ31のコレクタが接続されている。また、演算増幅器30の他方の入力端側(正極性端子)は接地され、演算増幅器30の出力端側(出力端子)には第2のトランジスタ32のベースが接続されている。第1、第2のトランジスタ31,32のエミッタには抵抗33の一端側が共通に接続され、この抵抗33の他端側には直流電源の負極(−V1)が接続されている。さらに、第1のトランジスタ31のベースは、後述のカレントミラー回路5を構成するためのNPN形の第3のトランジスタ51のベースに接続されており、また、第2のトランジスタ32のコレクタには直流電源の正極(+V1)が接続されている。   The logarithmic conversion circuit 3 includes an operational amplifier 30, NPN-type first and second transistors 31 and 32, and a resistor 33. The collector of the first transistor 31 is connected to one input terminal side (negative polarity terminal) of the operational amplifier 30 to which the current signal Iin from the F / I converter 2 is input. The other input terminal side (positive terminal) of the operational amplifier 30 is grounded, and the base of the second transistor 32 is connected to the output terminal side (output terminal) of the operational amplifier 30. One end of a resistor 33 is commonly connected to the emitters of the first and second transistors 31 and 32, and a negative electrode (−V 1) of a DC power supply is connected to the other end of the resistor 33. Further, the base of the first transistor 31 is connected to the base of an NPN-type third transistor 51 for constituting a current mirror circuit 5 to be described later, and the collector of the second transistor 32 is connected to a direct current. The positive electrode (+ V1) of the power supply is connected.

モニタ回路4は、対数変換回路3が電流信号Iinを対数変換して対数出力信号Vlogを得る場合の動作に何ら影響を及ぼすことはなく、このモニタ回路4は、電流信号Iinに基づく線形出力信号Vlinを生成するために、上記電流信号Iinと同じ値の電流を出力するカレントミラー回路5と、このカレントミラー回路5の出力電流Iinに対応した線形出力信号Vlinを生成する線形出力回路6を備えている。   The monitor circuit 4 does not affect the operation when the logarithmic conversion circuit 3 logarithmically converts the current signal Iin to obtain the logarithmic output signal Vlog, and the monitor circuit 4 does not affect the linear output signal based on the current signal Iin. In order to generate Vlin, a current mirror circuit 5 that outputs a current having the same value as the current signal Iin and a linear output circuit 6 that generates a linear output signal Vlin corresponding to the output current Iin of the current mirror circuit 5 are provided. ing.

カレントミラー回路5は、NPN形の第1のトランジスタ31に対称的にNPN形の第3のトランジスタ51が配置される。そして、上記第1、第3のトランジスタ31、32のベース同士が互いに接続され、その接続点が接地されている。また、第3のトランジスタ51のコレクタとベース間が接続されている。さらに、上記第1、第3のトランジスタ31、51のコレクタからエミッタに流れる電流が互いに等しくなるように、第1、第3のトランジスタ31、51のエミッタ電圧を互いに同じに保持するための演算増幅器からなるバッファ回路52を備えている。   In the current mirror circuit 5, an NPN-type third transistor 51 is arranged symmetrically to the NPN-type first transistor 31. The bases of the first and third transistors 31 and 32 are connected to each other, and the connection point is grounded. The collector and base of the third transistor 51 are connected. Further, an operational amplifier for holding the emitter voltages of the first and third transistors 31 and 51 the same so that the currents flowing from the collectors to the emitters of the first and third transistors 31 and 51 are equal to each other. A buffer circuit 52 is provided.

そして、バッファ回路52の一方の入力端側(正極性端子)に第1のトランジスタ31のエミッタが接続され、他方の入力端側(負極性端子)は第3のトランジスタ51のエミッタが接続されている。また、バッファ回路52の出力端子は第3のトランジスタ51のエミッタに接続されている。   The emitter of the first transistor 31 is connected to one input end side (positive terminal) of the buffer circuit 52, and the emitter of the third transistor 51 is connected to the other input end side (negative terminal). Yes. The output terminal of the buffer circuit 52 is connected to the emitter of the third transistor 51.

線形出力回路6は、演算増幅器60と帰還抵抗61とからなる反転増幅器からなる。演算増幅器60の一方の入力端側(負極性端子)にカレントミラー回路5を構成する第3のトランジスタ51のコレクタが接続され、他方の入力端側(正極性端子)は接地されている。そして、この演算増幅器60の出力端子からカレントミラー回路5の出力電流Iinに対応した線形出力信号Vlinが出力される。   The linear output circuit 6 includes an inverting amplifier including an operational amplifier 60 and a feedback resistor 61. The collector of the third transistor 51 constituting the current mirror circuit 5 is connected to one input end side (negative polarity terminal) of the operational amplifier 60, and the other input end side (positive polarity terminal) is grounded. A linear output signal Vlin corresponding to the output current Iin of the current mirror circuit 5 is output from the output terminal of the operational amplifier 60.

上記構成において、パルス系検出器1から出力されるパルス信号は、次段のF/I変換器2でパルス数に応じた電流値に変換されて電流信号Iinとして出力される。次いで、対数変換回路3は、この電流信号Iinを対数変換して対数出力信号Vlogとして出力する。   In the above configuration, the pulse signal output from the pulse detector 1 is converted into a current value corresponding to the number of pulses by the next stage F / I converter 2 and output as a current signal Iin. Next, the logarithmic conversion circuit 3 performs logarithmic conversion on the current signal Iin and outputs it as a logarithmic output signal Vlog.

この場合、対数変換回路3に着目すると、F/I変換器2からの電流信号Iinは、演算増幅器30の負極性端子(−)に入力されるとともに、第1トランジスタ31および抵抗33を介して直流電源の負極側(−V)に流れる。これにより、演算増幅器30の両入力端子間に電位差が生じると、演算増幅器30からはその電位差に応じた対数出力信号Vlogが出力される。そして、この演算増幅器30から出力される対数出力信号Vlogによって第2のトランジスタ32が電流制御されて、直流電源の正極(+V1)から第2のトランジスタ32および抵抗33を介して直流電源の負極(−V1)に電流が流れる。   In this case, paying attention to the logarithmic conversion circuit 3, the current signal Iin from the F / I converter 2 is input to the negative terminal (−) of the operational amplifier 30, and via the first transistor 31 and the resistor 33. It flows to the negative electrode side (-V) of the DC power supply. As a result, when a potential difference occurs between both input terminals of the operational amplifier 30, the operational amplifier 30 outputs a logarithmic output signal Vlog corresponding to the potential difference. Then, the current of the second transistor 32 is controlled by the logarithmic output signal Vlog output from the operational amplifier 30, and the negative polarity of the DC power supply (+ V1) from the positive polarity (+ V1) of the DC power supply through the second transistor 32 and the resistor 33. Current flows through -V1).

ここで、抵抗33に流れる電流をIfとし、F/I変換器2から出力される電流信号をIin、第2のトランジスタ32のコレクタからエミッタに流れる電流をIcとすると、Ic=If−Iinであり、第1、第2のトランジスタ31,32の対数特性により、対数変換回路3から出力される対数出力信号をVlog、lnを自然対数とすると、
Vlog=−[ln(Iin)−ln(Ic)]
=−[ln(Iin)−ln(If−Iin)]
=−ln{Iin/(If−Iin)} (1)
となる。
Here, if the current flowing through the resistor 33 is If, the current signal output from the F / I converter 2 is Iin, and the current flowing from the collector of the second transistor 32 to the emitter is Ic, then Ic = If−Iin Yes, if the logarithmic output signal output from the logarithmic conversion circuit 3 is Vlog and ln is a natural logarithm due to the logarithmic characteristics of the first and second transistors 31 and 32,
Vlog =-[ln (Iin) -ln (Ic)]
=-[Ln (Iin) -ln (If-Iin)]
= -Ln {Iin / (If-Iin)} (1)
It becomes.

一方、パルス系検出器1における数え落とし補正式は、次式で与えられることが一般に知られている。
N=Nx/(1−Nx・τ) (2)
ここに、Nは数え落としが補正されたパルス数、Nxはパルス系検出器1で検出されるパルス数、τはパルス系検出器1の分解能である。
On the other hand, it is generally known that the count correction formula in the pulse detector 1 is given by the following formula.
N = Nx / (1−Nx · τ) (2)
Here, N is the number of pulses corrected to be counted down, Nx is the number of pulses detected by the pulse detector 1, and τ is the resolution of the pulse detector 1.

(2)式の両辺の対数をとると、
ln(N)=ln{Nx/(1−Nx・τ)}
=ln[Nx/{τ・(1/τ−Nx)}]
=ln{Nx/(1/τ−Nx)}−ln(τ) (3)
となる。
Taking the logarithm of both sides of equation (2),
ln (N) = ln {Nx / (1-Nx · τ)}
= Ln [Nx / {τ · (1 / τ−Nx)}]
= Ln {Nx / (1 / τ-Nx)}-ln (τ) (3)
It becomes.

上記(1)式の右辺の第1項と(3)式の右辺の第1項とを比較すると、Iin=Nx、If=1/τとみなせば、両者は正負の極性の違いを除くと等価となる。そして、F/I変換器2から出力される電流信号Iinは、パルス系検出器1で検出されるパルス数Nxに対応しており、また、抵抗33に流れる電流Ifが1/τに対応するように、その抵抗値と直流電源の負極(−V1)の電圧を調整することが可能である。さらに、上記(3)式の右辺の第2項のln(τ)は、放射線強度の変化に依存せず、パルス系検出器1固有の値をもつ一定値であるので、対数変換回路3で得られる対数出力信号Vlogに対して、図示しない後段の演算処理回路によりln(τ)に相当する分だけ信号加算することが可能である。   Comparing the first term on the right side of the above equation (1) with the first term on the right side of the equation (3), if Iin = Nx and If = 1 / τ, the difference between the positive and negative polarities is It becomes equivalent. The current signal Iin output from the F / I converter 2 corresponds to the number of pulses Nx detected by the pulse detector 1, and the current If flowing through the resistor 33 corresponds to 1 / τ. Thus, it is possible to adjust the resistance value and the voltage of the negative electrode (−V1) of the DC power supply. Further, ln (τ) in the second term on the right side of the above equation (3) does not depend on the change in the radiation intensity, and is a constant value having a value specific to the pulse detector 1. It is possible to add signals to the obtained logarithmic output signal Vlog by an amount corresponding to ln (τ) by a subsequent arithmetic processing circuit (not shown).

したがって、対数変換回路3で得られる対数出力信号Vlogに基づいて最終的に演算処理により放射線強度(計数率)を求めた場合、理想的な数え落とし補正の関係を維持することができ、数え落としを精度良く補正することができる。   Therefore, when the radiation intensity (counting rate) is finally obtained by calculation processing based on the logarithmic output signal Vlog obtained by the logarithmic conversion circuit 3, the ideal counting correction relationship can be maintained, and the counting down is performed. Can be corrected with high accuracy.

一方、F/I変換器2から出力される電流信号Iinが第1トランジスタ31および抵抗33を介して直流電源の負極側(−V)に流れるとき、カレントミラー回路5を構成するバッファ回路52によって第1、第3のトランジスタ31、51のエミッタ電圧が互いに同じ値に保持されるので、第3のトランジスタ51のコレクタからエミッタに流れる電流の大きさは、第1のトランジスタ31のコレクタからエミッタに流れる電流信号Iinの電流値と等しくなる。   On the other hand, when the current signal Iin output from the F / I converter 2 flows through the first transistor 31 and the resistor 33 to the negative side (−V) of the DC power supply, the buffer circuit 52 constituting the current mirror circuit 5 Since the emitter voltages of the first and third transistors 31 and 51 are held at the same value, the magnitude of the current flowing from the collector of the third transistor 51 to the emitter is from the collector of the first transistor 31 to the emitter. It becomes equal to the current value of the flowing current signal Iin.

そして、第3のトランジスタ51に流れる電流信号Iinは、線形出力回路6の演算増幅器60で反転増幅されて線形出力信号Vlinとして出力される。この場合、電流信号Iinに基づいて線形出力信号Vlinを生成する場合の電流範囲は、演算増幅器60のゲインを調整することで設定される。   The current signal Iin flowing through the third transistor 51 is inverted and amplified by the operational amplifier 60 of the linear output circuit 6 and output as the linear output signal Vlin. In this case, the current range when the linear output signal Vlin is generated based on the current signal Iin is set by adjusting the gain of the operational amplifier 60.

図2に示すように、パルス数(cps:count per second)に応じた電流信号Iinに対して、この電流信号Iinを対数変換回路3で対数変換して得られる対数出力信号Vlogは、対数圧縮された状態にあるので、例えばパルス数が10〜10の範囲で変化した場合の対数出力信号Vlogの変化量は1.667Vと比較的小さい。このため、この対数出力信号Vlogの変化をモニタ処理しようとしても、変化量が小さいために精度良くモニタ処理を行うことが難しい。 As shown in FIG. 2, a logarithmic output signal Vlog obtained by logarithmically converting the current signal Iin by the logarithmic conversion circuit 3 with respect to the current signal Iin corresponding to the number of pulses (cps: count per second) is logarithmically compressed. For example, when the number of pulses changes in the range of 10 2 to 10 3 , the change amount of the logarithmic output signal Vlog is relatively small at 1.667V. For this reason, even if it is attempted to monitor the change in the logarithmic output signal Vlog, it is difficult to perform the monitor process with high accuracy because the amount of change is small.

これに対して、図3に示すように、例えばパルス数(cps)が10〜10の範囲で変化した場合に、モニタ回路4で得られる線形出力信号Vlinの変化量は9Vと比較的大きく、その変化量を十分に把握することができる。したがって、線形出力信号Vlinの値が予め設定したしきい値を越えた場合には警報を発するなどのモニタ処理を適切に行うことが可能となる。 On the other hand, as shown in FIG. 3, for example, when the number of pulses (cps) changes in the range of 10 2 to 10 3 , the change amount of the linear output signal Vlin obtained by the monitor circuit 4 is relatively 9V. It is large and can fully grasp the amount of change. Therefore, when the value of the linear output signal Vlin exceeds a preset threshold value, it is possible to appropriately perform monitoring processing such as issuing an alarm.

実施の形態2.
図4はこの発明の実施の形態2における放射線計測回路を示す構成図であり、図1に示した実施の形態1と対応する構成部分には同一の符合を付す。
Embodiment 2. FIG.
FIG. 4 is a block diagram showing a radiation measurement circuit according to the second embodiment of the present invention, and the same reference numerals are given to the components corresponding to those in the first embodiment shown in FIG.

この実施の形態2の特徴は、対数変換回路3において、第1、第2のトランジスタ31,32と抵抗33との間の位置において、抵抗33にNPN形の第4のトランジスタ34が直列に接続されて定電流回路が構成されていることである。すなわち、第4のトランジスタ34は、そのコレクタが第1、第2のトランジスタ31,32のエミッタに共通に接続され、エミッタが抵抗33に接続され、さらに、ベースが直流電源の正極(+V2)に接続されている。
その他の構成は実施の形態1と同様であるから、ここでは詳しい説明は省略する。
The feature of the second embodiment is that, in the logarithmic conversion circuit 3, an NPN-type fourth transistor 34 is connected in series to the resistor 33 at a position between the first and second transistors 31 and 32 and the resistor 33. Thus, a constant current circuit is configured. That is, the collector of the fourth transistor 34 is commonly connected to the emitters of the first and second transistors 31 and 32, the emitter is connected to the resistor 33, and the base is connected to the positive electrode (+ V2) of the DC power supply. It is connected.
Since other configurations are the same as those of the first embodiment, detailed description thereof is omitted here.

理想的な数え落とし補正の関係を維持する上では、上記(1)式の右辺の第1項と(3)式の右辺の第1項との対応関係から分かるように、抵抗33に流れる電流Ifは常に安定化されていることが好ましい。よって、抵抗33に第3のトランジスタ34を直列に接続することにより常にここに流れる電流Ifを安定化させることができる。これにより、実施の形態1の場合と比べると、トランジスタの数が若干増加するものの、数え落とし補正を一層精度良く行うことが可能となる。
なお、モニタ回路4の動作は、実施の形態1と同様であるから、ここでは詳しい説明は省略する。
In maintaining the ideal counting correction relationship, as can be seen from the correspondence between the first term on the right side of equation (1) and the first term on the right side of equation (3), the current flowing through the resistor 33 It is preferable that If is always stabilized. Therefore, by connecting the third transistor 34 to the resistor 33 in series, the current If that always flows can be stabilized. Thereby, compared with the case of the first embodiment, although the number of transistors is slightly increased, the count-down correction can be performed with higher accuracy.
Since the operation of the monitor circuit 4 is the same as that of the first embodiment, detailed description thereof is omitted here.

実施の形態3.
図5はこの発明の実施の形態3における放射線計測回路を示す構成図であり、図1に示した実施の形態1と対応する構成部分には同一の符合を付す。
Embodiment 3 FIG.
FIG. 5 is a block diagram showing a radiation measurement circuit according to the third embodiment of the present invention. Components corresponding to those in the first embodiment shown in FIG.

前述の実施の形態1、2では、対数変換回路3に入力される電流信号Iinが正極性の場合であるが、この実施の形態3では、対数変換回路3に入力される電流信号Iinが負極性の場合に対応できるようにしたものである。   In the first and second embodiments, the current signal Iin input to the logarithmic conversion circuit 3 is positive. In the third embodiment, the current signal Iin input to the logarithmic conversion circuit 3 is negative. It is designed to handle the case of sex.

すなわち、この実施の形態3において、対数変換回路3は、演算増幅器30、PNP形の第1、第2のトランジスタ36,37、および抵抗38を備える。F/I変換器2からの電流信号Iinが入力される演算増幅器30の一方の入力端側(負極性端子)には、第1のトランジスタ36のコレクタが接続されている。演算増幅器30の他方の入力端側(正極性端子)は接地され、演算増幅器30の出力端側(出力端子)には第2のトランジスタ37のベースが接続されている。また、第1、第2のトランジスタ36,37のエミッタには抵抗38の一端側が共通に接続され、この抵抗38の他端側には直流電源の正極(+V3)が接続されている。さらに、第1のトランジスタ36のベースは、カレントミラー回路5を構成するためのPNP形の第3のトランジスタ56のベースに接続されており、また、第2のトランジスタ37のコレクタには直流電源の負極(−V3)が接続されている。   That is, in the third embodiment, the logarithmic conversion circuit 3 includes an operational amplifier 30, PNP-type first and second transistors 36 and 37, and a resistor 38. The collector of the first transistor 36 is connected to one input terminal side (negative polarity terminal) of the operational amplifier 30 to which the current signal Iin from the F / I converter 2 is input. The other input end side (positive terminal) of the operational amplifier 30 is grounded, and the base of the second transistor 37 is connected to the output end side (output terminal) of the operational amplifier 30. Further, one end of a resistor 38 is commonly connected to the emitters of the first and second transistors 36 and 37, and a positive electrode (+ V3) of a DC power source is connected to the other end of the resistor 38. Further, the base of the first transistor 36 is connected to the base of a PNP-type third transistor 56 for constituting the current mirror circuit 5, and the collector of the second transistor 37 is connected to a DC power source. The negative electrode (-V3) is connected.

モニタ回路4は、対数変換回路3が電流信号Iinを対数変換して対数出力信号Vlogを生成する場合の動作に何ら影響を及ぼすことはなく、このモニタ回路4は、電流信号Iinに基づく線形出力信号Vlinを得るために、上記電流信号Iinと同じ値の電流を出力するカレントミラー回路5と、このカレントミラー回路5の出力電流Iinに対応した線形出力信号Vlinを生成する線形出力回路6を備えている。   The monitor circuit 4 does not affect the operation when the logarithmic conversion circuit 3 logarithmically converts the current signal Iin to generate the logarithmic output signal Vlog, and the monitor circuit 4 performs linear output based on the current signal Iin. In order to obtain the signal Vlin, a current mirror circuit 5 that outputs a current having the same value as the current signal Iin and a linear output circuit 6 that generates a linear output signal Vlin corresponding to the output current Iin of the current mirror circuit 5 are provided. ing.

カレントミラー回路5は、PNP形の第1のトランジスタ36に対称的にPNP形の第3のトランジスタ56が配置されている。そして、上記第1、第3のトランジスタ36、56のベース同士が互いに接続され、また、第3のトランジスタ56のコレクタとベース間が接続されている。さらに、上記第1、第3のトランジスタ36、56のエミッタからコレクタに流れる電流が互いに等しくなるように第1、第3のトランジスタ36、56のコレクタ電圧を互いに同じに保持するための演算増幅器からなるバッファ回路52を備えている。   In the current mirror circuit 5, a PNP-type third transistor 56 is arranged symmetrically to the PNP-type first transistor 36. The bases of the first and third transistors 36 and 56 are connected to each other, and the collector and base of the third transistor 56 are connected to each other. Further, an operational amplifier for maintaining the collector voltages of the first and third transistors 36 and 56 equal to each other so that the currents flowing from the emitters to the collectors of the first and third transistors 36 and 56 are equal to each other. A buffer circuit 52 is provided.

そして、バッファ回路52の一方の入力端側(正極性端子)には第1のトランジスタ36のコレクタが接続され、他方の入力端側(負極性端子)には第3のトランジスタ56のコレクタが接続され、さらにバッファ回路52の出力端子は第3のトランジスタ56のコレクタに接続されている。   The collector of the first transistor 36 is connected to one input end side (positive terminal) of the buffer circuit 52, and the collector of the third transistor 56 is connected to the other input end side (negative polarity terminal). Further, the output terminal of the buffer circuit 52 is connected to the collector of the third transistor 56.

線形出力回路6は、演算増幅器60と帰還抵抗61とからなる反転増幅器からなる。演算増幅器60の一方の入力端側(負極性端子)にはカレントミラー回路5を構成する第3のトランジスタ56のエミッタが接続され、他方の入力端側(正極性端子)は接地されている。そして、この演算増幅器60の出力端子からカレントミラー回路5の出力電流Iinに対応した線形出力信号Vlinが生成される。   The linear output circuit 6 includes an inverting amplifier including an operational amplifier 60 and a feedback resistor 61. The emitter of the third transistor 56 constituting the current mirror circuit 5 is connected to one input end side (negative polarity terminal) of the operational amplifier 60, and the other input end side (positive polarity terminal) is grounded. A linear output signal Vlin corresponding to the output current Iin of the current mirror circuit 5 is generated from the output terminal of the operational amplifier 60.

この実施の形態3の場合においても、抵抗38に流れる電流をIfとし、F/I変換器2から出力される電流信号をIin、第2のトランジスタ37に流れる電流をIc、対数変換回路3から出力される対数出力信号をVlogとすると、前述の(1)式が得られる。   Also in the case of the third embodiment, the current flowing through the resistor 38 is If, the current signal output from the F / I converter 2 is Iin, the current flowing through the second transistor 37 is Ic, and the logarithmic conversion circuit 3 When the logarithmic output signal to be output is Vlog, the above-described equation (1) is obtained.

よって、この実施の形態3の場合も、実施の形態1,2の場合と同様に、対数変換回路3で得られる対数出力信号Vlogに基づいて最終的に演算処理により放射線強度(計数率)を求めた場合には理想的な数え落とし補正の関係を維持することができ、数え落としを精度良く補正することができる。   Therefore, also in the case of the third embodiment, as in the case of the first and second embodiments, the radiation intensity (counting rate) is finally obtained by calculation processing based on the logarithmic output signal Vlog obtained by the logarithmic conversion circuit 3. When it is obtained, the ideal counting correction relationship can be maintained, and counting can be corrected with high accuracy.

さらに、実施の形態1、2の場合と同様、モニタ回路4からはF/I変換器2から出力される出力電流Iinに対応した線形出力信号Vlinが出力されるので、その線形出力信号Vlinの変化量を十分に把握することができる。したがって、線形出力信号Vlinの値が予め設定したしきい値を越えた場合には警報を発するなどのモニタ処理を適切に行うことが可能となる。   Further, as in the case of the first and second embodiments, the monitor circuit 4 outputs a linear output signal Vlin corresponding to the output current Iin output from the F / I converter 2, so that the linear output signal Vlin The amount of change can be fully understood. Therefore, when the value of the linear output signal Vlin exceeds a preset threshold value, it is possible to appropriately perform monitoring processing such as issuing an alarm.

実施の形態4.
図6はこの発明の実施の形態4における放射線計測回路を示す構成図であり、図5に示した実施の形態3と対応する構成部分には同一の符合を付す。
Embodiment 4 FIG.
FIG. 6 is a block diagram showing a radiation measurement circuit according to the fourth embodiment of the present invention, and the same reference numerals are given to the components corresponding to those of the third embodiment shown in FIG.

この実施の形態4の特徴は、対数変換回路3において、第1、第2のトランジスタ36,37と抵抗38との間の位置において、抵抗38にPNP形の第4のトランジスタ39が直列に接続されて定電流回路が構成されていることである。すなわち、第4のトランジスタ39は、そのコレクタが第1、第2のトランジスタ36,37のエミッタに共通に接続され、そのエミッタが抵抗38に接続され、さらに、ベースが直流電源の負極(−V4)に接続されている。
その他の構成は実施の形態3と同様であるから、ここでは詳しい説明は省略する。
The feature of the fourth embodiment is that in the logarithmic conversion circuit 3, a PNP-type fourth transistor 39 is connected in series to the resistor 38 at a position between the first and second transistors 36 and 37 and the resistor 38. Thus, a constant current circuit is configured. That is, the collector of the fourth transistor 39 is commonly connected to the emitters of the first and second transistors 36 and 37, the emitter is connected to the resistor 38, and the base is the negative electrode (−V4) of the DC power supply. )It is connected to the.
Since other configurations are the same as those of the third embodiment, detailed description thereof is omitted here.

この実施の形態4においても、抵抗38に第4のトランジスタ39を直列に接続することにより、常に抵抗38に流れる電流Ifを安定化させることができる。これにより、理想的な数え落とし補正の関係を維持することができ、実施の形態3の場合と比べると、トランジスタの数が若干増加するものの、数え落とし補正を一層精度良く行うことが可能となる。
なお、モニタ回路4の動作は、実施の形態3と同様であるから、ここでは詳しい説明は省略する。
Also in the fourth embodiment, by connecting the fourth transistor 39 in series with the resistor 38, the current If flowing through the resistor 38 can always be stabilized. As a result, the ideal count-down correction relationship can be maintained, and the count-down correction can be performed more accurately although the number of transistors is slightly increased as compared with the third embodiment. .
Since the operation of the monitor circuit 4 is the same as that of the third embodiment, a detailed description is omitted here.

なお、この発明は、上記の各実施の形態1〜4の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲において、各構成に変形を加えたり、構成を省略することができ、さらに、必要に応じて各実施の形態1〜4の構成を適宜組み合わせることもできる。   The present invention is not limited to the configuration of each of the first to fourth embodiments described above, and modifications may be made to the configuration or the configuration may be omitted without departing from the spirit of the present invention. In addition, the configurations of the first to fourth embodiments can be appropriately combined as necessary.

1 パルス系検出器、2 F/I変換器、3 対数変換回路、4 モニタ回路、
5 カレントミラー回路、6 線形出力回路、30 演算増幅器、
31,36 第1のトランジスタ、32,37 第2のトランジスタ、
33,38 抵抗、51,56 第3のトランジスタ、52 バッファ回路、
60 演算増幅器、34,39 第4のトランジスタ。
1 pulse system detector, 2 F / I converter, 3 logarithmic conversion circuit, 4 monitor circuit,
5 current mirror circuit, 6 linear output circuit, 30 operational amplifier,
31, 36 first transistor, 32, 37 second transistor,
33, 38 resistor, 51, 56 third transistor, 52 buffer circuit,
60 operational amplifier, 34, 39 fourth transistor.

Claims (3)

放射線を検出するパルス系検出器から出力されるパルス信号がパルス数に応じた電流値に変換された後の電流信号を対数変換して出力する対数変換回路を備え、上記対数変換回路は、演算増幅器を有し、上記演算増幅器の上記電流信号が入力される一方の入力端側には第1のトランジスタが、上記演算増幅器の出力端側には当該演算増幅器の出力により直流電源からの電流量が制御される第2のトランジスタがそれぞれ接続されるとともに、上記第1、第2のトランジスタに対しては当該両トランジスタからの出力電流が合流する抵抗が共通に接続されて構成される一方、
上記対数変換回路で対数変換される前の上記電流信号に基づく線形出力を得るモニタ回路を備え、上記モニタ回路は、上記電流信号と同じ値の電流を出力するカレントミラー回路と、上記カレントミラー回路の出力電流に対応した線形出力信号を生成する線形出力回路とを有し、上記カレントミラー回路は、上記第1のトランジスタに対称的に第3のトランジスタが配置されるとともに、上記第1、第3のトランジスタのベース同士が互いに接続され、かつ、上記第1、第3のトランジスタの出力電圧を互いに同じに保持するためのバッファ回路を備えており、上記第3のトランジスタに上記線形出力回路が接続されていることを特徴とする放射線計測回路。
A logarithmic conversion circuit for logarithmically converting and outputting a current signal after a pulse signal output from a pulse detector that detects radiation is converted into a current value corresponding to the number of pulses is provided. A first transistor is provided on one input end side to which the current signal of the operational amplifier is input, and an amount of current from a DC power source is output from the operational amplifier on the output end side of the operational amplifier. Are connected to each other, and the first and second transistors are connected in common with a resistor to which output currents from the two transistors are combined,
A monitor circuit that obtains a linear output based on the current signal before being logarithmically converted by the logarithmic converter circuit; the monitor circuit outputting a current having the same value as the current signal; and the current mirror circuit A linear output circuit that generates a linear output signal corresponding to the output current of the first current transistor, wherein the current mirror circuit includes a third transistor symmetrically disposed on the first transistor, and the first and second transistors. And the bases of the three transistors are connected to each other, and a buffer circuit is provided for holding the output voltages of the first and third transistors equal to each other. The linear output circuit is included in the third transistor. A radiation measurement circuit characterized by being connected.
放射線を検出するパルス系検出器から出力されるパルス信号がパルス数に応じた電流値に変換された後の電流信号を対数変換して出力する対数変換回路を備え、上記対数変換回路は、演算増幅器を有し、上記演算増幅器の上記電流信号が入力される一方の入力端側には直流電源からの電流が流入する第1のトランジスタが、上記演算増幅器の出力端側には当該演算増幅器の出力により上記直流電源からの電流量が制御される第2のトランジスタがそれぞれ接続されるとともに、上記第1、第2のトランジスタと上記直流電源との間に抵抗が共通に接続されて構成される一方、
上記対数変換回路で対数変換される前の上記電流信号に基づく線形出力を得るモニタ回路を備え、上記モニタ回路は、上記電流信号と同じ値の電流を出力するカレントミラー回路と、上記カレントミラー回路の出力電流に対応した線形出力信号を生成する線形出力回路とからなり、上記カレントミラー回路は、上記第1のトランジスタに対称的に第3のトランジスタが配置されるとともに、上記第1、第3のトランジスタのベース同士が互いに接続され、かつ、上記第1、第3のトランジスタの出力電圧を互いに同じに保持するためのバッファ回路を備えており、上記第3のトランジスタに上記線形出力回路が接続されていることを特徴とする放射線計測回路。
A logarithmic conversion circuit for logarithmically converting and outputting a current signal after a pulse signal output from a pulse detector that detects radiation is converted into a current value corresponding to the number of pulses is provided. A first transistor into which a current from a DC power source flows into one input end side to which the current signal of the operational amplifier is input; and an output end side of the operational amplifier at the output end side of the operational amplifier. A second transistor whose amount of current from the DC power supply is controlled by an output is connected to each other, and a resistor is commonly connected between the first and second transistors and the DC power supply. on the other hand,
A monitor circuit that obtains a linear output based on the current signal before being logarithmically converted by the logarithmic converter circuit; the monitor circuit outputting a current having the same value as the current signal; and the current mirror circuit And a linear output circuit that generates a linear output signal corresponding to the output current of the current mirror circuit. The current mirror circuit includes a first transistor and a third transistor arranged symmetrically with the first transistor. The bases of the transistors are connected to each other, and a buffer circuit is provided for holding the output voltages of the first and third transistors equal to each other. The linear output circuit is connected to the third transistor. Radiation measurement circuit characterized by being made.
上記抵抗にはトランジスタが直列に接続されて定電流回路が構成されていることを特徴とする請求項1または請求項2に記載の放射線計測回路。 The radiation measuring circuit according to claim 1, wherein a transistor is connected in series to the resistor to form a constant current circuit.
JP2013237718A 2013-11-18 2013-11-18 Radiation measurement circuit Active JP6038008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013237718A JP6038008B2 (en) 2013-11-18 2013-11-18 Radiation measurement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013237718A JP6038008B2 (en) 2013-11-18 2013-11-18 Radiation measurement circuit

Publications (2)

Publication Number Publication Date
JP2015099030A true JP2015099030A (en) 2015-05-28
JP6038008B2 JP6038008B2 (en) 2016-12-07

Family

ID=53375736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013237718A Active JP6038008B2 (en) 2013-11-18 2013-11-18 Radiation measurement circuit

Country Status (1)

Country Link
JP (1) JP6038008B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114518588A (en) * 2020-11-20 2022-05-20 意法半导体有限公司 X-ray detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873840A (en) * 1973-11-09 1975-03-25 Us Navy Gamma compensated pulsed ionization chamber wide range neutron/reactor power measurement system
JPS5014550B1 (en) * 1970-03-30 1975-05-28
JP2002057840A (en) * 2000-08-07 2002-02-22 Fuji Photo Film Co Ltd Reading device of picture image
JP2009300293A (en) * 2008-06-16 2009-12-24 Mitsubishi Electric Corp Logarithmic conversion circuit
JP2010239264A (en) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp Monitor circuit and optical receiver using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5014550B1 (en) * 1970-03-30 1975-05-28
US3873840A (en) * 1973-11-09 1975-03-25 Us Navy Gamma compensated pulsed ionization chamber wide range neutron/reactor power measurement system
JP2002057840A (en) * 2000-08-07 2002-02-22 Fuji Photo Film Co Ltd Reading device of picture image
JP2009300293A (en) * 2008-06-16 2009-12-24 Mitsubishi Electric Corp Logarithmic conversion circuit
JP2010239264A (en) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp Monitor circuit and optical receiver using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114518588A (en) * 2020-11-20 2022-05-20 意法半导体有限公司 X-ray detector

Also Published As

Publication number Publication date
JP6038008B2 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
CN102841260B (en) DC microresistivity measuring system
WO2021179212A1 (en) Temperature sensor, electronic apparatus, and temperature measurement system
US20170023624A1 (en) Digital clamp meter and automatic measurement method thereof
CN104124955B (en) Automatic digitalized level control method
CN105572462A (en) Current detector
JP6038008B2 (en) Radiation measurement circuit
CN104374981B (en) Magnetic modulating system and its over-current protection method
CN209841948U (en) Adjustable Hall voltage sensor
KR102445626B1 (en) photon detector
CN105455809B (en) Semiconductor device and AC resistance measurement system including semiconductor device
JP2009300293A (en) Logarithmic conversion circuit
CN104199078A (en) Scintillation detector with temperature effect correction
US20130110896A1 (en) Logarithmic/inverse-logarithmic conversion circuit
KR20150108133A (en) Digital logic signal generating circuit for frequency measurement
JP2013088380A (en) Portable radiation detector
JP6963488B2 (en) Temperature measuring device
CN102706473B (en) Temperature detecting circuit applied to radio frequency receiver
KR101919345B1 (en) Non-linear electrical conductivity measuring device and its method
JP3260533B2 (en) Current detector
CN104483506B (en) Measuring wind speed device with monitoring function
JP2016095245A (en) Radiation measuring device
JPS62195580A (en) Measuring instrument for generation quantity of radiation
CN213956601U (en) Input processing circuit for platinum thermal sensor acquisition
CN209783740U (en) Photon counting device
US20240097632A1 (en) Integrated circuit and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161101

R150 Certificate of patent or registration of utility model

Ref document number: 6038008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250