[go: up one dir, main page]

JP2015073001A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2015073001A
JP2015073001A JP2013207539A JP2013207539A JP2015073001A JP 2015073001 A JP2015073001 A JP 2015073001A JP 2013207539 A JP2013207539 A JP 2013207539A JP 2013207539 A JP2013207539 A JP 2013207539A JP 2015073001 A JP2015073001 A JP 2015073001A
Authority
JP
Japan
Prior art keywords
layer
collector
electrode
base
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013207539A
Other languages
English (en)
Inventor
良雄 高原
Yoshio Takahara
良雄 高原
猛 三浦
Takeshi Miura
猛 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013207539A priority Critical patent/JP2015073001A/ja
Priority to US14/275,946 priority patent/US9035358B2/en
Priority to TW103116948A priority patent/TWI501393B/zh
Priority to KR20140123422A priority patent/KR20150039557A/ko
Priority to CN201410515202.XA priority patent/CN104518013A/zh
Publication of JP2015073001A publication Critical patent/JP2015073001A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281Base electrodes for bipolar transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

【課題】接合容量を減らすことができるとともに半導体層の側面が安定化された半導体素子を提供する。【解決手段】半導体素子10は、高濃度N型半導体層で形成されるコレクタコンタクト層16を備えている。コレクタコンタクト層16には、N型のコレクタ層15と、コレクタ層15に積層され上面14aを備えた高濃度P型半導体層であるベース層14と、上面14aの一部に積層されたN型のエミッタ層11とが積層されている。ベース層14とコレクタ層15の接合面に、ベースコレクタ層接合部18が形成されている。不活性部19が、平面視で上面14aにおけるベース電極13の外側端部よりも外側に設けられている。不活性部19は、ヘリウムおよびアルゴンからなる群から選択した1の元素が第1、2半導体層にイオン注入されることで形成される。不活性部19は、上面14aからベースコレクタ層接合部18よりも下方まで伸びている。【選択図】図1

Description

本発明は、半導体素子に関する。
従来の高周波電力増幅器に用いられるヘテロ接合型バイポーラトランジスタ(以下HBT)は一般的に図5の様に構成されている。図5は、本発明の課題を説明するための典型的なHBT構造を有する半導体素子を示す図である。図5に示すHBTは、N型半導体で形成されたエミッタ層111と、エミッタ電極112と、ベース電極113と、高濃度P型半導体で形成されたベース層114と、N型半導体で形成されたコレクタ層115と、高濃度N型半導体で形成されたコレクタオーミック層116と、コレクタ電極117とを備えている。
このHBTにおいて、P型のベース層114とN型のコレクタ層115との間には、ベースコレクタ接合部118が形成される。接合容量(Cbc)を低容量化し高周波特性(最大発振周波数fmax等)を向上させるためには、このベースコレクタ接合部118が可能な限り小さいことが好ましい。そのため、ベース電極113の外側に位置するPN接合端部119を極力減らすことが好ましい。
ウェットエッチング又はドライエッチングでベース層のエッチングを行うことが考えられる。ウェットエッチングを利用する場合には、酒石酸過水、又は燐酸過水を用いることが考えられるが、このベース層加工を行う場合、ベース電極は被エッチング領域から避けなければならないという点を注意しなければならない。このためある程度ベース電極から離れた位置にエッチング端を形成しなければならず、具体的にはエッチング時に使用するレジストの寸法制御性およびベース電極との合わせ精度の課題から、0.5μm以上の間隔を設ける設計を行う必要があった。このように、PN接合端部119をベース電極113直下にエッチング端を設けることは事実上不可能であった。
なお、ドライエッチングを利用する場合には、ベース電極をマスクとしてセルフアラインにてベース層をドライエッチングにて加工し、最小面積のベースコレクタ接合面積を得られる手法もある。しかし、ベース電極材料には一般的にAuが使用されていて、この場合にはAuをマスクにエッチングすることになる。すると、ドライエッチング装置のAu汚染の問題、あるいはエッチング時にデバイス自身がAuに汚染されるなどの問題が生じるのでドライエッチングは大量生産が可能なプロセスではなく、大量生産現場では上述したウェットエッチングが主流である。
また、図5に示すHBT構造においては、端部1110の様にベースコレクタ接合がベース層を加工した端部の表面に露出する。このため、表面順位が安定せず、ベースコレクタ間のリーク電流が安定しないなどの問題があった。
この点に関し、例えば、特開昭60−164358号公報に開示されているように、ベース電極の外側に形成されるベースコレクタ半導体層に、ベース電極をマスクとするイオン注入を行うことによって不活性化を行う技術がある。
特開昭60−164358号公報
しかしながら、上記従来技術では、ベース電極の外側に形成されるベースコレクタ半導体層に水素イオン(H+)、酸素イオン(O+)、硼素イオン(B+)を注入することにより、高抵抗化による不活性化を達成している。例えばベース層に残留するH+はベース層の不純物に影響を及ぼし、HBTの電流利得βが変動する要因となる。またO+およびB+は不純物となり絶縁性に問題がある。このように、上記従来の不活性化技術は、半導体層の側面を安定化することにより半導体素子の信頼性を確保する観点からは、未だ改善点を残すものであった。
本発明は、上述のような課題を解決するためになされたもので、接合容量を減らすことができるとともに半導体層の側面が安定化された半導体素子を提供することを目的とする。
本発明にかかる半導体素子は、
第1側面を備え、第1導電型を有する第1半導体層と、
前記第1半導体層に積層され、上面と第2側面を備え、前記第1導電型と反対の第2導電型を有する第2半導体層と、
前記上面の一部に積層され、前記第1導電型を有する第3半導体層と、
前記第1半導体層と電気的に接続する第1電極と、
前記第3半導体層を囲うように前記上面の他の一部に設けられた第2電極と、
前記第3半導体層に設けられた第3電極と、
を備え、
平面視で前記上面における前記第2電極の外側端部よりも外側に、ヘリウムおよびアルゴンからなる群から選択した1の元素が前記第1、2半導体層にイオン注入されることで、前記上面から前記第1、2半導体層の接合部よりも下方まで伸びる不活性部が設けられたことを特徴とする。
本発明によれば、第1、2半導体層接合部の面積を減らして接合容量を減らすことができるとともに、第1、2半導体層の側面を安定化することができる。
本発明の実施の形態にかかる半導体素子を示す図である。 本発明の実施の形態にかかる半導体素子を示す図である。 本発明の実施の形態にかかる半導体素子を示す図である。 本発明の実施の形態にかかる半導体素子を示す図である。 本発明の課題を説明するための典型的なHBT構造を有する半導体素子を示す図である。
図1は、本発明の実施の形態にかかる半導体素子10を示す断面図である。図2は、本発明の実施の形態にかかる半導体素子10を示す平面図である。図1は、図2のA−A´線に沿って半導体素子10を切断したものである。
半導体素子10は、高周波電力増幅器に用いられるGaAs系のヘテロ接合型バイポーラトランジスタ(HBT)である。半導体素子10は、高濃度N型半導体層で形成されるコレクタコンタクト層16を備えている。コレクタコンタクト層16には、N型のコレクタ層15と、コレクタ層15に積層され上面14aを備えた高濃度P型半導体層であるベース層14と、上面14aの一部に積層されたN型のエミッタ層11とが積層されている。ベース層14とコレクタ層15の接合面に、ベースコレクタ層接合部18が形成されている。
コレクタコンタクト層16の上には、コレクタ層15を挟み込むように2つのコレクタ電極17が設けられている。エミッタ層11の上には、エミッタ電極12が設けられている。エミッタ層11を囲うように、上面14aの他の一部にベース電極13が設けられている。
不活性部19が、平面視で上面14aにおけるベース電極13の外側端部よりも外側に設けられている。不活性部19は、ベース層14を不活性化したベース不活性部19aと、コレクタ層15を不活性化したコレクタ不活性部19bからなる。不活性部19は、ヘリウムおよびアルゴンからなる群から選択した1の元素が第1、2半導体層にイオン注入されることで形成される。不活性部19は、上面14aからベースコレクタ層接合部18よりも下方まで伸びている。
特に、実施の形態1では、図1の断面図からわかるように、断面視でベース層14の側面の上端からコレクタ層15の側面の途中まで、不活性部19が設けられている。従って、不活性部19の端部は、コレクタ層15の中央部付近で終端している。
さらに、図2の平面図からわかるように、不活性部19は、平面視でベース電極13の周りを連続的に囲う。
本実施の形態によれば、ベース電極の外側に設けられる半導体層接合部であるベースコレクタ層接合部に対して、ヘリウムおよびアルゴンからなる群から選択した1の元素をイオン注入された不活性部が設けられている。これにより、ベースコレクタ層接合部の面積を減らして接合容量(Cbc)を減らすことができるとともに、ベースコレクタ層接合部の側面を安定化することができる。
不活性部19は絶縁状態となるので、ベースコレクタ層接合部18の外周端部にはPN接合は存在しない。そのため、ベースコレクタ層接合部18の面積を低減することができ、実効PN接合面積を縮小化できる。また半導体層表面は、不活性化前ではPN接合部が露出している。このため、ベースコレクタ接合に電界がかかった場合は、半導体界面部においてはプロセスのバラツキにより電界依存性を受けやすい。この点、本実施の形態によれば、絶縁注入を行うことで電界による影響を安定化させることができる。
本実施の形態では、不活性イオンのヘリウムイオン(He+)やアルゴンイオン(Ar+)による絶縁注入により、不活性部19を設ける。これらの不活性元素のイオン注入を使用することにより、信頼性低下もない安定的な不活性部19を形成することができる。
本実施の形態では、不活性部19を形成するイオン注入の際には、高濃度N型半導体層であるコレクタコンタクト層16に不活性部19を到達させない。これは、コレクタ層15中からベース層14を絶縁する注入加速エネルギーおよび注入量にて形成すればよい。これにより、HBTの電気的特性の低下を抑制することができる。
HBTの電気的特性の低下抑制について説明すると、まずHBTの一般的な動作として、エミッタをGND電位としベース電極に電流を印加し、コレクタ電圧をかける。この場合、コレクタ電流の流れはコレクタ電極17、高濃度N型半導体のコレクタコンタクト層16、N型半導体からなるコレクタ層15→P型半導体からなるベース層14→N型半導体からなるエミッタ層11→エミッタ電極12、という経路で流れる。
ここで、もし高濃度N型半導体のコレクタコンタクト層16にいたる絶縁注入が施された場合、低抵抗を目的に高濃度化されたコレクタコンタクト層16が高抵抗となってしまう。そうすると、HBTのコレクタエミッタ間の抵抗が高くなり、特にオン抵抗が上昇し、トランジスタ特性低下してしまう。本実施の形態では、不活性部19がコレクタコンタクト層16には到達しないようにしているので、HBTの電気的特性の低下を抑制できる。
高周波特性の指標である最大発振周波数fmaxは次式で表される。
fmax ∝ (1/Cbc)1/2
PN接合面積Sを縮小化することによりベースコレクタ層接合部18の接合容量(Cbc)を減少させることができる。他のHBT活性領域には影響がないため、HBT単体の主要特性はそのままで高速化、低消費電力化等の高周波特性の向上が見込める。また、不安定な半導体界面順位が安定化する事によって、ベースコレクタ間の表面が不安定であることに起因するリーク電流の抑制が可能となり、低消費電力化が見込める。
図3は、本発明の実施の形態にかかる半導体素子を示す図である。図3に示す変形例では、不活性部29が、コレクタコンタクト層16とコレクタ層15の境界まで設けられている。つまり、コレクタ層15の側面が全て不活性化されている。不活性部29は、ベース層14を不活性化したベース不活性部29aと、コレクタ層15の側面側を全て不活性化したコレクタ不活性部29bからなる。なお、平面視した形状は図2と同じである。
図4は、本発明の実施の形態にかかる半導体素子を示す図である。図4に示す変形例では、不活性部39が、コレクタコンタクト層16の内部まで設けられている。つまり、ベース層14の側面、コレクタ層15の側面、およびコレクタコンタクト層16の上面の一部が不活性化されている。不活性部39は、ベース層14を不活性化したベース不活性部39aと、コレクタ層15を不活性化したコレクタ不活性部39bと、コレクタコンタクト層16を不活性化したコレクタコンタクト不活性部39cからなる。なお、平面視した形状は図2と同じである。
10 半導体素子、11 エミッタ層、12 エミッタ電極、13 ベース電極、14a 上面、14 ベース層、15 コレクタ層、16 コレクタコンタクト層、17 コレクタ電極、18 ベースコレクタ層接合部、19 不活性部、29 不活性部、39 不活性部、111 エミッタ層、112 エミッタ電極、113 ベース電極、114 ベース層、115 コレクタ層、116 コレクタオーミック層、117 コレクタ電極、118 接合部、119 接合端部、1110 端部

Claims (4)

  1. 第1側面を備え、第1導電型を有する第1半導体層と、
    前記第1半導体層に積層され、上面と第2側面を備え、前記第1導電型と反対の第2導電型を有する第2半導体層と、
    前記上面の一部に積層され、前記第1導電型を有する第3半導体層と、
    前記第1半導体層と電気的に接続する第1電極と、
    前記第3半導体層を囲うように前記上面の他の一部に設けられた第2電極と、
    前記第3半導体層に設けられた第3電極と、
    を備え、
    平面視で前記上面における前記第2電極の外側端部よりも外側に、ヘリウムおよびアルゴンからなる群から選択した1の元素が前記第1、2半導体層にイオン注入されることで、前記上面から前記第1、2半導体層の接合部よりも下方まで伸びる不活性部が設けられたことを特徴とする半導体素子。
  2. 断面視で前記第2側面の上端から前記第1側面の途中まで、前記不活性部が設けられたことを特徴とする請求項1に記載の半導体素子。
  3. 平面視で前記不活性部が前記第2電極の周りを連続的に囲うことを特徴とする請求項1または2に記載の半導体素子。
  4. 前記第1半導体層がコレクタ層であり、前記第2半導体層がベース層であり、前記第3半導体層がエミッタ層であり、前記第1電極がコレクタ電極であり、前記第2電極がベース電極であり、前記第3電極がエミッタ電極であるヘテロ接合型バイポーラトランジスタであることを特徴とする請求項1〜3のいずれか1項に記載の半導体素子。
JP2013207539A 2013-10-02 2013-10-02 半導体素子 Pending JP2015073001A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013207539A JP2015073001A (ja) 2013-10-02 2013-10-02 半導体素子
US14/275,946 US9035358B2 (en) 2013-10-02 2014-05-13 Semiconductor element
TW103116948A TWI501393B (zh) 2013-10-02 2014-05-14 半導體元件
KR20140123422A KR20150039557A (ko) 2013-10-02 2014-09-17 반도체 소자
CN201410515202.XA CN104518013A (zh) 2013-10-02 2014-09-29 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013207539A JP2015073001A (ja) 2013-10-02 2013-10-02 半導体素子

Publications (1)

Publication Number Publication Date
JP2015073001A true JP2015073001A (ja) 2015-04-16

Family

ID=52739246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013207539A Pending JP2015073001A (ja) 2013-10-02 2013-10-02 半導体素子

Country Status (5)

Country Link
US (1) US9035358B2 (ja)
JP (1) JP2015073001A (ja)
KR (1) KR20150039557A (ja)
CN (1) CN104518013A (ja)
TW (1) TWI501393B (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60164358A (ja) 1984-02-06 1985-08-27 Fujitsu Ltd 半導体装置の製造方法
DE3850309T2 (de) * 1987-07-24 1995-01-19 Matsushita Electric Ind Co Ltd Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren.
JP2005039169A (ja) * 2003-06-30 2005-02-10 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
EP1668705A1 (en) * 2003-09-02 2006-06-14 Epitactix Pty Ltd. Heterojunction bipolar transistor with tunnelling mis emitter junction
JP2006156776A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体装置
US8530933B2 (en) * 2008-10-10 2013-09-10 National Institute Of Advanced Industrial Science And Technology Photo transistor

Also Published As

Publication number Publication date
TWI501393B (zh) 2015-09-21
CN104518013A (zh) 2015-04-15
KR20150039557A (ko) 2015-04-10
US9035358B2 (en) 2015-05-19
US20150091063A1 (en) 2015-04-02
TW201519440A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
US9240469B2 (en) Transverse ultra-thin insulated gate bipolar transistor having high current density
US8853827B2 (en) Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on a surface passivation layer formed at a region between emitter contact and base contact
JP2020155581A (ja) 半導体装置
JP2015179707A (ja) 半導体装置およびその製造方法
US8823052B2 (en) Power semiconductor device
JP2016082167A (ja) 半導体装置
JP2009188335A (ja) 半導体装置
CN103996704B (zh) 一种具有精确检测功能的igbt及其制造方法
CN105489644A (zh) Igbt器件及其制作方法
CN103022099A (zh) 一种igbt集电极结构及其制备方法
US10326010B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2015073001A (ja) 半導体素子
JP2017188569A (ja) 半導体装置およびその製造方法
US20140061718A1 (en) Insulated gate bipolar transistor
CN115036356A (zh) 一种逆导型绝缘体上硅横向绝缘栅双极型晶体管
JP2010183054A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
CN105870176A (zh) 一种碳化硅双极结型晶体管
TWI509792B (zh) 半導體裝置及其操作方法
US8912566B2 (en) Gate amplification triac
JP2017045874A (ja) 半導体装置
CN105977287B (zh) 一种碳化硅双极结型晶体管
JP2015226029A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104485358B (zh) 一种基于陷阱产生机制的半导体器件其制造方法及应用
CN104347405B (zh) 一种绝缘栅双极晶体管的制造方法
CN103972273A (zh) 低反向漏电流的单向瞬态电压抑制芯片