JP2015070091A - Group iii nitride semiconductor substrate - Google Patents
Group iii nitride semiconductor substrate Download PDFInfo
- Publication number
- JP2015070091A JP2015070091A JP2013202542A JP2013202542A JP2015070091A JP 2015070091 A JP2015070091 A JP 2015070091A JP 2013202542 A JP2013202542 A JP 2013202542A JP 2013202542 A JP2013202542 A JP 2013202542A JP 2015070091 A JP2015070091 A JP 2015070091A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- layer
- nitride layer
- carbon concentration
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、III族窒化物半導体基板に関し、特に、リーク電流の低減と電流コラプスの抑制を両立できるノーマリオフ型の半導体デバイスに適したIII族窒化物半導体基板に関するものである。 The present invention relates to a group III nitride semiconductor substrate, and more particularly to a group III nitride semiconductor substrate suitable for a normally-off type semiconductor device that can achieve both reduction of leakage current and suppression of current collapse.
窒化ガリウム(GaN)や窒化アルミニウム(AlN)等の窒化物半導体材料は、シリコン(Si)に比べて、高いキャリア移動度や広いバンドギャップを有していることから、高電子移動度トランジスタ(High Electoron Mobility Transistor、HEMT)やヘテロ接合電界効果トランジスタ(Hetero Junction Electric field Transistor、HJFET)等に利用されている。 Nitride semiconductor materials such as gallium nitride (GaN) and aluminum nitride (AlN) have a higher carrier mobility and a wider band gap than silicon (Si), and thus a high electron mobility transistor (High). It is used for an Electricon Mobility Transistor (HEMT), a heterojunction field effect transistor (HJFET), and the like.
図1は、従来技術によるHEMTの一例の模式断面図である。この図に示すHEMT100は、基板11上に、GaNからなるバッファ層12と、GaNからなるチャネル層13と、AlGaNからなる電子供給層14が順次積層された構造を有し、電子供給層14の表面にソース電極15、ゲート電極16およびドレイン電極17が配設されている。
FIG. 1 is a schematic cross-sectional view of an example of a conventional HEMT. The HEMT 100 shown in this figure has a structure in which a
このHEMT100においては、チャネル層13と電子供給層14との間の界面直下に2次元電子ガス層13aが形成され、2次元電子ガスをキャリアとして利用する。デバイスを動作させるために、ソース電極15とドレイン電極17との間に電圧を印加すると、チャネル層13に供給された電子が2次元電子ガス層13a中を高速に移動してドレイン電極17まで移動する。このとき、ゲート電極16に印加する電圧を制御してゲート電極16直下の空乏層の厚さを変化させることにより、ソース電極15とドレイン電極17との間を流れるドレイン電流を制御することができる。
In the HEMT 100, a two-dimensional
さて、近年、上記HEMTの大電流・高電圧動作が要求される電源用省電力素子への応用が期待されている。そのためには、デバイスが、低損失・高耐圧であることのみならず、安全性の観点から、ゲート電圧がオフの時に電流が流れない、いわゆるノーマリオフ型であることが不可欠である。そこで、バッファ層に不純物を添加して高抵抗化することにより、バッファ層に発生するリーク電流を低減する技術が提案されている。例えば、特許文献1には、バッファ層にIIB族元素、特に亜鉛(Zn)を高濃度に添加してバッファ層を高抵抗化する技術が記載されている。 In recent years, the HEMT is expected to be applied to power-saving elements for power supplies that require high current / high voltage operation. For that purpose, it is indispensable not only that the device has a low loss and a high breakdown voltage but also a so-called normally-off type in which no current flows when the gate voltage is off, from the viewpoint of safety. Therefore, a technique has been proposed in which a leak current generated in the buffer layer is reduced by increasing the resistance by adding impurities to the buffer layer. For example, Patent Document 1 describes a technique for increasing the resistance of a buffer layer by adding a IIB group element, particularly zinc (Zn), to the buffer layer at a high concentration.
ところが、不純物を添加して高抵抗化したバッファ層を有するHEMTでは、高いストレス電界を印加すると、高抵抗化不純物により形成される欠陥に電子がトラップされてドレイン電流が減少し、オン抵抗が急激に増加する現象である電流コラプスの発生が顕著になる問題がある。この電流コラプスを抑制するためには、電子をトラップする欠陥を形成する高抵抗化不純物の濃度を低減する必要があるが、そうすると今度はリーク電流が増加してしまう。 However, in a HEMT having a buffer layer with increased resistance by adding impurities, when a high stress electric field is applied, electrons are trapped in defects formed by the increased resistance impurities, the drain current decreases, and the on-resistance rapidly increases. There is a problem that the occurrence of current collapse, which is a phenomenon that increases rapidly, becomes remarkable. In order to suppress this current collapse, it is necessary to reduce the concentration of the high-resistance impurity that forms a defect that traps electrons, but this causes an increase in leakage current.
このように、リーク電流の低減と電流コラプスの抑制はトレードオフの関係にあり、これまでに、リーク電流の低減と電流コラプスの抑制を両立する様々な技術が提案されている。例えば、特許文献2には、バッファ層上に、200nm以上1500nm以下の厚さを有し、炭素濃度が5×1016atoms/cm3以上1×1018atoms/cm3以下のAlxGa1−xN(0.05≦x≦0.25)からなる窒化物積層体を設け、この窒化物積層体上に5nm以上200nm以下のAlyGa1−yN(0≦y≦0.04)からなるチャネル層を形成することにより、高いしきい値電圧と電流コラプスの抑制を両立する技術について記載されている。
Thus, the reduction of leakage current and the suppression of current collapse are in a trade-off relationship, and various techniques have been proposed to achieve both the reduction of leakage current and the suppression of current collapse. For example, in
また、特許文献3には、バッファ層がGaNでありノーマリオフ型ではないが、基板上に、炭素濃度が1×1018/cm3以上1×1021/cm3以下である化合物半導体の第1の半導体層と、炭素濃度が5×1017/cm3以下であり、第1の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体からなる障壁層とを設け、この障壁層上に炭素濃度を5×1017/cm3以下であり、障壁層よりもバンドギャップエネルギーの小さい化合物半導体のチャネル層と、このチャネル層上に、電子供給層よりもバンドギャップエネルギーの大きい化合物半導体の電子供給層とを形成することにより、リーク電流の低減と電流コラプスの抑制の両立を図る技術が記載されている。 Patent Document 3 discloses a first compound semiconductor having a buffer layer of GaN and not normally-off type, but having a carbon concentration of 1 × 10 18 / cm 3 or more and 1 × 10 21 / cm 3 or less on the substrate. And a barrier layer made of a compound semiconductor having a carbon concentration of 5 × 10 17 / cm 3 or less and a band gap energy larger than that of the first semiconductor layer, and the carbon concentration on the barrier layer 5 × 10 17 / cm 3 or less, a compound semiconductor channel layer having a band gap energy smaller than that of the barrier layer, and a compound semiconductor electron supply layer having a band gap energy larger than that of the electron supply layer on the channel layer A technique for achieving both reduction of leakage current and suppression of current collapse is described.
しかしながら、上記特許文献2および3に記載された技術を以てしても、リーク電流の低減と電流コラプスの抑制の両立は、依然として不十分であることが判明した。
そこで、本発明の目的は、リーク電流の低減と電流コラプスの抑制を両立できる、ノーマリオフ型の半導体デバイスに適したIII族窒化物半導体基板を提供することにある。
However, even with the techniques described in
Therefore, an object of the present invention is to provide a group III nitride semiconductor substrate suitable for normally-off type semiconductor devices, which can achieve both reduction of leakage current and suppression of current collapse.
本発明者らは、上記課題を解決する方途について鋭意検討した。その結果、バッファ層上に、3層の窒化物層からなる積層構造を有する窒化物積層体を設け、チャネル側の窒化物層の炭素濃度を9×1015atoms/cm3以上2.5×1016atoms/cm3以下とした上で、各窒化物層間の炭素濃度差を適切な範囲に調整することが有効であることを見出し、本発明を完成させるに到った。 The inventors of the present invention have intensively studied how to solve the above problems. As a result, a nitride laminated body having a laminated structure including three nitride layers is provided on the buffer layer, and the carbon concentration of the nitride layer on the channel side is 9 × 10 15 atoms / cm 3 or more and 2.5 ×. It was found that it was effective to adjust the carbon concentration difference between the nitride layers to an appropriate range after setting it to 10 16 atoms / cm 3 or less, and the present invention was completed.
すなわち、本発明の要旨構成は以下の通りである。
(1)基板と、該基板上に形成された、III族窒化物からなるバッファ層と、該バッファ層上に形成された窒化物積層体とを備え、前記窒化物積層体は、前記バッファ層上に形成された、AlxGa1−xN(0<x≦1)からなる第1の窒化物層と、該第1の窒化物層上に形成された、AlyGa1−yN(0<y≦1)からなる第2の窒化物層と、該第2の窒化物層上に形成された、AlzGa1−zN(0<z≦1)からなる第3の窒化物層とを含む積層構造を有し、前記第1、第2および第3の窒化物層のそれぞれが炭素を含むとともに、前記第1の窒化物層の炭素濃度は前記第2の窒化物層の炭素濃度よりも高く、前記第2の窒化物層の炭素濃度は前記第3の窒化物層の炭素濃度よりも高く、前記第3の窒化物層の炭素濃度は9×1015atoms/cm3以上2.5×1016atoms/cm3以下であり、前記第3の窒化物層の炭素濃度と前記第2の窒化物層の炭素濃度との差は4.5×1015atoms/cm3以上3.5×1016atoms/cm3以下であり、前記第2の窒化物層の炭素濃度と前記第1の窒化物層の炭素濃度との差は1.2×1017atoms/cm3以上3.5×1018atoms/cm3以下であることを特徴とするIII族窒化物半導体基板。
That is, the gist of the present invention is as follows.
(1) A substrate, a buffer layer made of a group III nitride formed on the substrate, and a nitride laminate formed on the buffer layer, the nitride laminate being the buffer layer A first nitride layer formed of Al x Ga 1-x N (0 <x ≦ 1) and Al y Ga 1-y N formed on the first nitride layer. A second nitride layer made of (0 <y ≦ 1) and a third nitride made of Al z Ga 1-z N (0 <z ≦ 1) formed on the second nitride layer Each of the first, second, and third nitride layers contains carbon, and the carbon concentration of the first nitride layer is the second nitride layer. The carbon concentration of the second nitride layer is higher than the carbon concentration of the third nitride layer, and the carbon concentration of the third nitride layer is higher than the carbon concentration of the third nitride layer. 9 × is at 10 15 atoms / cm 3 or more 2.5 × 10 16 atoms / cm 3 or less, the difference between the carbon concentration of the third nitride layer of a carbon concentration and the second nitride layer of 4. 5 × 10 15 atoms / cm 3 or more and 3.5 × 10 16 atoms / cm 3 or less, and the difference between the carbon concentration of the second nitride layer and the carbon concentration of the first nitride layer is 1. A group III nitride semiconductor substrate, wherein the group is 2 × 10 17 atoms / cm 3 or more and 3.5 × 10 18 atoms / cm 3 or less.
(2)前記第3の窒化物層の炭素濃度と前記第2の窒化物層の炭素濃度との差は4.5×1015atoms/cm3以上1.7×1016atoms/cm3以下であり、前記第2の窒化物層の炭素濃度と前記第1の窒化物層の炭素濃度との差は1.3×1017atoms/cm3以上3.5×1018atoms/cm3以下である、前記(1)に記載のIII族窒化物半導体基板。 (2) The difference between the carbon concentration of the third nitride layer and the carbon concentration of the second nitride layer is 4.5 × 10 15 atoms / cm 3 or more and 1.7 × 10 16 atoms / cm 3 or less. And the difference between the carbon concentration of the second nitride layer and the carbon concentration of the first nitride layer is 1.3 × 10 17 atoms / cm 3 or more and 3.5 × 10 18 atoms / cm 3 or less. The group III nitride semiconductor substrate according to (1) above.
(3)前記第1の窒化物層、第2の窒化物層および第3の窒化物層におけるAlの組成は0.03以上0.10以下である、前記(1)または(2)に記載のIII族窒化物半導体基板。 (3) The composition of Al in the first nitride layer, the second nitride layer, and the third nitride layer is 0.03 or more and 0.10 or less, described in (1) or (2) Group III nitride semiconductor substrate.
(4)前記第1の窒化物層、第2の窒化物層および第3の窒化物層が等しいAlの組成を有する、前記(1)〜(3)のいずれか一項に記載のIII族窒化物半導体基板。 (4) The group III according to any one of (1) to (3), wherein the first nitride layer, the second nitride layer, and the third nitride layer have the same Al composition. Nitride semiconductor substrate.
(5)前記バッファ層が炭素を含み、該炭素の濃度は1.0×1019atoms/cm3以上である、前記(1)〜(4)のいずれか一項に記載のIII族窒化物半導体基板。 (5) The group III nitride according to any one of (1) to (4), wherein the buffer layer includes carbon, and the concentration of the carbon is 1.0 × 10 19 atoms / cm 3 or more. Semiconductor substrate.
(6)前記バッファ層がAl1−αGaαN(0≦α<0.5)とAlNが交互に積層された超格子構造を有する、前記(1)〜(5)のいずれか一項に記載のIII族窒化物半導体基板。 (6) Any one of (1) to (5), wherein the buffer layer has a superlattice structure in which Al 1-α Ga α N (0 ≦ α <0.5) and AlN are alternately stacked. The group III nitride semiconductor substrate as described in 2.
本発明によれば、バッファ層上に3層の窒化物層からなる窒化物積層体を設け、チャネル層側の窒化物層の炭素濃度を9×1015atoms/cm3以上2.5×1016atoms/cm3以下とし、各窒化物層間の炭素濃度の差を適切な範囲に調整したため、電流コラプスおよびリーク電流の低減と電流コラプスの抑制を両立できるノーマリオフ型の半導体デバイスに適したIII族窒化物半導体基板を得ることができる。 According to the present invention, a nitride laminate composed of three nitride layers is provided on the buffer layer, and the carbon concentration of the nitride layer on the channel layer side is set to 9 × 10 15 atoms / cm 3 or more and 2.5 × 10 6. 16 atoms / cm 3 or less, and the difference in carbon concentration between the nitride layers is adjusted to an appropriate range, so that the group III suitable for normally-off type semiconductor devices that can achieve both current collapse and leakage current reduction and current collapse suppression. A nitride semiconductor substrate can be obtained.
以下、図面を参照して本発明の実施形態について説明する。本発明に係るIII族窒化物半導体基板は、基板と、該基板上に形成された、III族窒化物からなるバッファ層と、該バッファ層上に形成された窒化物積層体とを備える。ここで、窒化物積層体は、バッファ層上に形成された、AlxGa1−xN(0<x≦1)からなる第1の窒化物層と、該第1の窒化物層上に形成された、AlyGa1−yN(0<y≦1)からなる第2の窒化物層と、該第1の窒化物層上に形成された、AlzGa1−zN(0<z≦1)からなる第3の窒化物層とを含む積層構造を有し、第1、第2および第3の窒化物層のそれぞれが炭素を含むとともに、第1の窒化物層の炭素濃度は第2の窒化物層の炭素濃度よりも高く、第2の窒化物層の炭素濃度は第3の窒化物層の炭素濃度よりも高く、第3の窒化物層の炭素濃度は9×1015atoms/cm3以上2.5×1016atoms/cm3以下であり、第3の窒化物層の炭素濃度と第2の窒化物層の炭素濃度との差は4.5×1015atoms/cm3以上3.5×1016atoms/cm3以下であり、第2の窒化物層の炭素濃度と前記第1の窒化物層の炭素濃度との差は1.2×1017atoms/cm3以上3.5×1018atoms/cm3以下であることが肝要である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. A group III nitride semiconductor substrate according to the present invention includes a substrate, a buffer layer made of group III nitride formed on the substrate, and a nitride stack formed on the buffer layer. Here, the nitride stacked body includes a first nitride layer made of Al x Ga 1-x N (0 <x ≦ 1) formed on the buffer layer, and the first nitride layer. A formed second nitride layer made of Al y Ga 1-y N (0 <y ≦ 1), and Al z Ga 1-z N (0) formed on the first nitride layer. <Z ≦ 1) and a third nitride layer, and each of the first, second and third nitride layers contains carbon, and carbon of the first nitride layer The concentration is higher than the carbon concentration of the second nitride layer, the carbon concentration of the second nitride layer is higher than the carbon concentration of the third nitride layer, and the carbon concentration of the third nitride layer is 9 ×. 10 15 atoms / cm 3 or more and 2.5 × 10 16 atoms / cm 3 or less, and the difference between the carbon concentration of the third nitride layer and the carbon concentration of the second nitride layer Is 4.5 × 10 15 atoms / cm 3 or more and 3.5 × 10 16 atoms / cm 3 or less, and the difference between the carbon concentration of the second nitride layer and the carbon concentration of the first nitride layer is It is important that it is 1.2 × 10 17 atoms / cm 3 or more and 3.5 × 10 18 atoms / cm 3 or less.
まず、このような本発明を完成させるに到った知見について説明する。本発明者らは、特許文献2および3に記載された技術により、リーク電流の低減と電流コラプスの抑制の両立が不十分である原因について詳細に調査した。上述のように、リーク電流の低減には、バッファ層に不純物を添加して高抵抗化することが有効である。これに対して、電流コラプスの抑制には、バッファ層の炭素濃度を低減して、キャリアをトラップする欠陥を低減することが有効である。
First, the knowledge that led to the completion of the present invention will be described. The present inventors have investigated in detail the cause of the insufficient compatibility between reduction of leakage current and suppression of current collapse by the techniques described in
この点について、特許文献2のように、炭素が添加された1層構造のバッファ層を設け、リーク電流の低減と電流コラプスの抑制を両立できるようにバッファ層の炭素濃度を調整することは明らかに困難である。
With respect to this point, it is clear that a carbon layer-added buffer layer is provided as in
ノーマリオフ型では電界ストレスを印加した後にリーク電流を測定する。すなわち、ノーマリオフ型ではないものに比べて、要求される破壊耐性が高い。本発明者らが詳細に評価した結果、特許文献3に記載された技術では、ノーマリオフ型としてはリーク電流の低減と電流コラプスの抑制の両立は依然として不十分であることが判明したのである。 In the normally-off type, the leakage current is measured after applying an electric field stress. That is, the required fracture resistance is higher than that of the normally-off type. As a result of detailed evaluations by the present inventors, it has been found that the technique described in Patent Document 3 is still inadequate for reducing the leakage current and suppressing the current collapse as a normally-off type.
本発明者らは、特許文献3に記載された技術によりリーク電流の低減と電流コラプスの抑制を両立できない原因について詳細に調査した結果、2つの半導体層間の炭素濃度の差が、リーク電流および電流コラプスに大きな影響を与えることが判明した。すなわち、2つの半導体層間の炭素濃度の差が大きい場合には、電流コラプスが悪化し、炭素濃度の差が小さい場合には、リーク電流が増加することが判明した。 As a result of investigating in detail the cause of the inability to achieve both reduction of leakage current and suppression of current collapse by the technique described in Patent Document 3, the inventors have found that the difference in carbon concentration between the two semiconductor layers indicates leakage current and current. It was found to have a big impact on collapse. That is, it was found that when the difference in carbon concentration between the two semiconductor layers is large, the current collapse deteriorates, and when the difference in carbon concentration is small, the leakage current increases.
この理由は必ずしも明らかではないが、以下の通りと推察される。すなわち、窒化物層間の炭素濃度差を大きくすると電流コラプスが悪化するのは、窒化物層中および層間の界面において、電子トラップとして働く炭素を起因とした深い準位が増加するためと思われる。これに対して、炭素濃度差が小さい場合にリーク電流が増加するのは、窒化物層内の残留キャリアを補償できないためと思われる。 The reason for this is not necessarily clear, but is presumed as follows. That is, when the difference in carbon concentration between the nitride layers is increased, the current collapse is thought to be because deep levels due to carbon acting as an electron trap increase in the nitride layer and at the interface between the layers. On the other hand, the leakage current increases when the carbon concentration difference is small because the residual carriers in the nitride layer cannot be compensated.
このように、本発明者らは、リーク電流の低減と電流コラプスの抑制を両立させるためには、半導体層間の炭素濃度の差を適切な範囲とすることが肝要であることを見出した。さらに、本発明者らは、半導体層が2層構造の場合には、チャネル層側の半導体層の炭素濃度を低減し、また基板側の半導体層の炭素濃度を高め、さらに半導体層間の炭素濃度の差を適切な濃度範囲として、リーク電流の低減と電流コラプスの抑制の両立を図ることは困難であると判断した。 Thus, the present inventors have found that it is important to set the difference in carbon concentration between semiconductor layers within an appropriate range in order to achieve both reduction of leakage current and suppression of current collapse. Furthermore, when the semiconductor layer has a two-layer structure, the inventors reduce the carbon concentration of the semiconductor layer on the channel layer side, increase the carbon concentration of the semiconductor layer on the substrate side, and further increase the carbon concentration between the semiconductor layers. It was determined that it was difficult to achieve both reduction of leakage current and suppression of current collapse by setting the difference between the two to an appropriate concentration range.
そこで、本発明者らは、リーク電流の低減と電流コラプスの抑制の両立を図る方途について鋭意検討した結果、バッファ層上に、3層の窒化物層が積層された積層構造を有する半導体層を設け、チャネル層側の窒化物層の炭素濃度を9×1015atoms/cm3以上2.5×1016atoms/cm3以下とした上で、各窒化物層間の炭素濃度の差を、リーク電流の低減および電流コラプスの抑制を両立できるように適切な範囲に調整することが有効であることを見出し、本発明を完成させるに到ったのである。以下、本発明に係るIII族窒化物半導体基板について説明する。 Thus, as a result of intensive studies on ways to achieve both reduction of leakage current and suppression of current collapse, the present inventors have determined that a semiconductor layer having a stacked structure in which three nitride layers are stacked on a buffer layer. The carbon concentration of the nitride layer on the channel layer side is set to 9 × 10 15 atoms / cm 3 or more and 2.5 × 10 16 atoms / cm 3 or less, and the difference in carbon concentration between the nitride layers The present inventors have found that it is effective to adjust to an appropriate range so that both current reduction and current collapse can be suppressed, and the present invention has been completed. The group III nitride semiconductor substrate according to the present invention will be described below.
図2は、本発明に従うIII族窒化物半導体の模式図を示している。この図に示したIII族窒化物半導体基板1は、基板21と、該基板21上に形成されたバッファ層22と、該バッファ層22上に形成された窒化物積層体23とを備える。以下、各層について説明する。
FIG. 2 shows a schematic diagram of a group III nitride semiconductor according to the present invention. The group III nitride semiconductor substrate 1 shown in this figure includes a
基板21は、半導体デバイスを形成するための下地の基板であり、その材料としては、シリコンやサファイア、SiC、AlN、GaN等の単結晶材料を用いることができる。また、ウェーハの育成方法や面方位、酸素濃度、不純物濃度、導電型、抵抗率、厚さ等の仕様は、設計される窒化物半導体基板の要求に応じて、適切に設定できる。
The
この基板21としては、Si単結晶基板とすることが好ましい。その際、Si単結晶基板の面方位は特に指定されず、(110)、(100)、(111)面等を使用することができるが、III族窒化物の(0001)面を成長させるためには(110)あるいは(111)面が好ましく、さらに、表面平坦性よく成長させるためには、(111)面を使用することが望ましい。オフ角度については、5°以下で適宜設定されるが、単結晶成長を損なわないように、1°以下が好ましい。
The
また、p型、n型いずれの導電型としてもよく、0.001〜100000Ω・cmまでの各種抵抗率に適用可能である。また、必ずしも抵抗率はSi単結晶基板全体で均一である必要はない。さらに、酸素(O)や窒素(N)等の、Si基板内に導電性を制御する以外の目的の不純物を含むこともできる。基板の厚みは、単結晶成長後の反り量等を勘案して、適宜設定される。 Moreover, it may be p-type or n-type conductivity type, and can be applied to various resistivities from 0.001 to 100,000 Ω · cm. Further, the resistivity does not necessarily have to be uniform over the entire Si single crystal substrate. Furthermore, impurities for purposes other than controlling conductivity, such as oxygen (O) and nitrogen (N), may be included in the Si substrate. The thickness of the substrate is appropriately set in consideration of the amount of warp after the single crystal growth.
バッファ層22は、III族窒化物からなり、基板21とバッファ層22上に形成される窒化物積層体との格子不整合に起因する格子歪みを緩和して転位の形成を抑制し、窒化物半導体基板の反りを低減する。
The
このバッファ層22は、低温バッファ層や単結晶からなるバッファ層、超格子構造を有するバッファ層とすることができ、特に、ド・ブロイ波長程度の膜厚を有する第1の層と、この第1の層とは異なる組成であって、ド・ブロイ波長程度の膜厚を有する第2の層とを交互に複数層積層した超格子構造とすることが好ましい。例えば、AlN層とAl1−αGaαN(0≦α<0.5)層とを交互に複数層(例えば、100ペア)積層して超格子構造を有するバッファ層22を形成することができる。なお、歪みの緩衝効果が最大となるため、α=0(すなわち、GaN)とすることが最も好ましい。
The
バッファ層22は炭素を含むことが好ましく、その際、炭素濃度は、1×1019atoms/cm3以上5×1019atoms/cm3以下とすることが好ましい。これにより、ノーマリオフ型のデバイスに必要な縦方向の耐圧を得ることができる。なお、炭素濃度の調整は、バッファ層22の原料ガス流量と基板温度を調整することにより行うことができる。
The
本明細書においては、炭素濃度は、2次イオン質量分析法(Secondary Ion Mass Spectrometry,SIMS)により測定した値とする。SIMSでは、表面からエッチングしながら深さ方向の各元素の定量分析ができる。その際、測定対象の層の炭素濃度として採用する炭素濃度の測定位置は、測定対象の層と該測定対象の層の表面側(デバイスを作製する側)に隣接する層との界面(測定対象の層がデバイス作製側最表面の層である場合には、測定対象の層のデバイス作製側表面)から、50nmの深さ位置とする。ここで、測定対象の層と隣接する層との界面の位置は、エッチング深さに対する各元素の濃度を示すSIMS分析プロファイルにおける炭素濃度プロファイルとアルミニウム濃度プロファイルより判別し、炭素およびアルミニウムのいずれか一方または両方の濃度プロファイルが急峻に変動する領域の深さ方向の中央位置を界面が存在する位置と判断することができる。例えば、第2の窒化物層23bの炭素濃度は、第2の窒化物層23bと第3の窒化物層23aとの界面から50nmの深さ位置で測定された値である。
In the present specification, the carbon concentration is a value measured by secondary ion mass spectrometry (SIMS). In SIMS, quantitative analysis of each element in the depth direction can be performed while etching from the surface. At that time, the measurement position of the carbon concentration adopted as the carbon concentration of the measurement target layer is the interface between the measurement target layer and the layer adjacent to the surface side of the measurement target layer (device manufacturing side) (measurement target Is the depth position of 50 nm from the device production side surface of the measurement target layer. Here, the position of the interface between the measurement target layer and the adjacent layer is determined from the carbon concentration profile and the aluminum concentration profile in the SIMS analysis profile indicating the concentration of each element with respect to the etching depth, and either one of carbon and aluminum is determined. Alternatively, the central position in the depth direction of the region where both density profiles change sharply can be determined as the position where the interface exists. For example, the carbon concentration of the
窒化物積層体23は、バッファ層22上に形成された、AlxGa1−xN(0<x≦1)からなる第1の窒化物層23aと、該第1の窒化物層23a上に形成された、AlyGa1−yN(0<y≦1)からなる第2の窒化物層23bと、該第1の窒化物層23b上に形成された、AlzGa1−zN(0<z≦1)からなる第3の窒化物層23cとを含む積層構造を有している。ここで、第1、第2および第3の窒化物層にAlを含有させることによりバンドギャップが大きくなり、ノーマリオフ型に適した耐圧を得ることができる。
The
これら窒化物層23a〜23cのそれぞれが炭素を含んでおり、第3の窒化物層23cから第1の窒化物層23aに向かうにつれて炭素濃度を高くする。つまり第1の窒化物層23aの炭素濃度は第2の窒化物層23bの炭素濃度よりも高く、かつ第2の窒化物層23bの炭素濃度は第3の窒化物層23cの炭素濃度よりも高くする。これにより、基板21側の窒化物層23aの炭素濃度を高めてリーク電流を低減し、キャリアのトラップの原因となる、チャネル層の直下の層である窒化物層23cの炭素濃度を低減して電流コラプスの改善を図ることができる。
Each of these
しかし、上述のように、リーク電流の低減および電流コラプスの抑制を両立させるためには、各窒化物層間の炭素濃度の差が、リーク電流および電流コラプスに大きな影響を与えるため、窒化物層間の炭素濃度の差を適切な濃度範囲とすることが肝要である。本発明者らは、特許文献3に記載された窒化物半導体基板のように、2層構造の窒化物積層体において、チャネル側の窒化物層の炭素濃度を低減するとともに基板側の窒化物層の炭素濃度を高め、さらに窒化物層間の炭素濃度の差を適切な濃度範囲とするように様々な調整を試みた。しかし、2層構造の窒化物積層体では困難であると判断し、本発明においては、窒化物積層体23は3層構造とすることにしたのである。そして、3層構造の窒化物積層体23における炭素濃度および各層間の炭素濃度の差を調整した結果、リーク電流の低減と電流コラプスの抑制を両立できる条件を見つけることに成功した。
However, as described above, in order to achieve both reduction of leakage current and suppression of current collapse, the difference in carbon concentration between the nitride layers greatly affects the leakage current and current collapse. It is important to set the difference in carbon concentration within an appropriate concentration range. In the nitride laminated body having a two-layer structure as in the nitride semiconductor substrate described in Patent Document 3, the inventors reduce the carbon concentration of the nitride layer on the channel side and the nitride layer on the substrate side. Various adjustments were attempted so as to increase the carbon concentration of the carbon and to make the difference in carbon concentration between the nitride layers within an appropriate concentration range. However, it is judged that it is difficult to use a nitride laminate having a two-layer structure, and in the present invention, the
具体的には、第3の窒化物層の炭素濃度は9×1015atoms/cm3以上2.5×1016atoms/cm3以下とした上で、第3の窒化物層23cの炭素濃度と第2の窒化物層23bの炭素濃度との差を4.5×1015atoms/cm3以上3.5×1016atoms/cm3以下とし、第2の窒化物層23bの炭素濃度と第1の窒化物層23aの炭素濃度との差を1.2×1017atoms/cm3以上3.5×1018atoms/cm3以下とする。
Specifically, after the carbon concentration of the third nitride layer is set to 9 × 10 15 atoms / cm 3 or more and 2.5 × 10 16 atoms / cm 3 or less, the carbon concentration of the
また、第1、第2および第3の窒化物層の厚みは、デバイスプロセスに支障がない程度のウェーハの反りと結晶性の点から適切な厚みを有していれば特に限定されない。例えば、それぞれの窒化物層の厚みを100nm以上1000nm以下とすることができる。また、全ての窒化物層が同じ厚みを有している必要はなく、各窒化物層の炭素濃度等に応じて適切に設定すればよい。なお、第2の窒化物層23bを第1、第3の窒化物層より厚くする方が電流コラプスの低減とリークの抑制を両立しやすいため好ましい。
Further, the thicknesses of the first, second and third nitride layers are not particularly limited as long as they have appropriate thicknesses from the viewpoint of the warpage and crystallinity of the wafer that does not hinder the device process. For example, the thickness of each nitride layer can be 100 nm or more and 1000 nm or less. Further, it is not necessary that all the nitride layers have the same thickness, and the nitride layers may be set appropriately according to the carbon concentration of each nitride layer. It is preferable to make the
このような炭素濃度とすることにより、リーク電流を抑制することができる。具体的には、本発明に係るIII族窒化物半導体基板を用いてHEMTを形成し、ゲート電圧をオフにした状態でソース電極とドレイン電極間に1000Vの電圧を印加した際に、ソース−ドレイン間に流れる電流を測定した時に、1×10−6A/cm以下の電流値となる。このように、バッファ層22および窒化物積層体23を介した横方向のリーク電流を十分に低減できる。
By setting such a carbon concentration, leakage current can be suppressed. Specifically, when a HEMT is formed using the group III nitride semiconductor substrate according to the present invention and a voltage of 1000 V is applied between the source electrode and the drain electrode with the gate voltage turned off, the source-drain When the current flowing between them is measured, the current value is 1 × 10 −6 A / cm or less. Thus, the lateral leakage current through the
また、電流コラプスは、200V以上の電界ストレスをソース電極とドレイン電極間に印加した後に、ソース−ドレイン間電流の、電界ストレスを与える前のソース−ドレイン間電流(この場合にソース電極とドレイン電極との間に印加される電圧は、出力電流特性が線形である領域(例えば1V)の電圧である)に対する比を意味しており、値が1に近いほど、HEMTの出力電流特性の再現性が良好であることを意味している。本発明に係るIII族窒化物半導体基板を用いたHEMTにより、電流コプラスは0.79以上となる。 The current collapse is a source-drain current of a source-drain current after applying an electric field stress of 200 V or more between the source electrode and the drain electrode (in this case, the source-drain electrode in this case). Is a ratio to a region where the output current characteristic is linear (for example, 1 V), and the closer the value is to 1, the more reproducible the output current characteristic of the HEMT is. Means good. With HEMT using the group III nitride semiconductor substrate according to the present invention, the current coplus is 0.79 or more.
また、第3の窒化物層23cの炭素濃度と第2の窒化物層23bの炭素濃度との差を4.5×1015atoms/cm3以上3.5×1016atoms/cm3以下とし、第2の窒化物層23bの炭素濃度と第1の窒化物層23aの炭素濃度との差を1.2×1017atoms/cm3以上3.5×1018atoms/cm3以下とすることにより、電流コラプスをさらに抑制することができる。具体的には、リーク電流を増加させることなく、上記電流コラプスの値を0.85以上とすることができる。
Further, the difference between the carbon concentration of the
窒化物積層体23を構成する第1の窒化物層23a、第2の窒化物層23bおよび第3の窒化物層23cにおけるAlの組成は、特に限定されないが、0.03以上0.10以下とすることが好ましい。これにより、結晶性を維持したまま横方向のリーク電流を低減することができる。
The Al composition in the
これら第1の窒化物層23a、第2の窒化物層23bおよび第3の窒化物層23cにおけるAlの組成は、上で規定した範囲であればそれぞれ相違させることができるが、全ての層が等しいAlの組成を有することが好ましい。これにより、組成差を起因とする二次元電子ガスの発生を抑制し、リーク電流を低減できる。
The composition of Al in the
こうして、本発明によるIII族窒化物半導体基板は、リーク電流の低減と電流コラプスの抑制とを両立できるノーマリオフ型の半導体デバイスに適したものとなる。 Thus, the group III nitride semiconductor substrate according to the present invention is suitable for a normally-off type semiconductor device that can achieve both reduction of leakage current and suppression of current collapse.
このような本発明に係るIII族窒化物半導体基板上に、チャネル層および電子供給層を成長させ、電子供給層上にソース電極、ゲート電極、ドレイン電極を形成することにより、HEMTを作製することができる。ここで、チャネル層は、例えばBa1Alb1Gac1Ind1N(0≦a1≦1,0≦b1≦1,0≦c1≦1,0≦d1≦1,a1+b1+c1+d1=1)材料で構成することができる。また、電子供給層は、例えばチャネル層よりバンドギャップの大きいBa2Alb2Gac2Ind2N(0≦a2≦1,0≦b2≦1,0≦c2≦1,0≦d2≦1,a2+b2+c2+d2=1)材料で構成することができる。その際、両層とも単一もしくは複数の組成から構成することができる。特に、合金散乱をさけ、電流導通部分の比抵抗を下げるためには、チャネル層の少なくとも電子供給層と接する部分はGaN材料とすることが好ましい。 A HEMT is manufactured by growing a channel layer and an electron supply layer on the group III nitride semiconductor substrate according to the present invention, and forming a source electrode, a gate electrode, and a drain electrode on the electron supply layer. Can do. Here, the channel layer is made of, for example, B a1 Al b1 Ga c1 In d1 N (0 ≦ a1 ≦ 1, 0 ≦ b1 ≦ 1, 0 ≦ c1 ≦ 1, 0 ≦ d1 ≦ 1, a1 + b1 + c1 + d1 = 1) material. be able to. In addition, the electron supply layer has, for example, B a2 Al b2 Ga c2 In d2 N (0 ≦ a2 ≦ 1, 0 ≦ b2 ≦ 1, 0 ≦ c2 ≦ 1, 0 ≦ d2 ≦ 1, a2 + b2 + c2 + d2) having a larger band gap than the channel layer = 1) It can be made of a material. In this case, both layers can be composed of a single composition or a plurality of compositions. In particular, in order to avoid alloy scattering and lower the specific resistance of the current conducting portion, at least a portion of the channel layer that is in contact with the electron supply layer is preferably made of a GaN material.
なお、図2に示したIII族窒化物半導体基板は、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。たとえば、各層の間に本発明の効果に悪影響を与えない程度の中間層や他の超格子層を挿入したり、組成に傾斜をつけたりすることもできる。 The group III nitride semiconductor substrate shown in FIG. 2 shows an example of a typical embodiment, and the present invention is not limited to this embodiment. For example, an intermediate layer or other superlattice layer that does not adversely affect the effect of the present invention can be inserted between the layers, or the composition can be inclined.
(実験例1〜8)
6インチのp型Si単結晶基板(面方位:(111)、ドーパント:ボロン(B)、比抵抗:0.005Ω・cm、厚さ:625μm)上に、バッファ層として、AlN(厚さ:5nm)とGaN(厚さ:25nm)を交互に100組積層させた。ここで、バッファ層は2×1019atoms/cm3の炭素を含んでいる。次いで、窒化物積層体として、第1の窒化物層(Al0.08Ga0.92N、厚さ:200nm)、第2の窒化物層(Al0.08Ga0.92N、厚さ:550nm)および第3の窒化物層(Al0.08Ga0.92N、厚さ:200nm)を順次積層させ、本発明に係るIII族窒化物半導体基板を得た。その際、第1の窒化物層、第2の窒化物層および第3の窒化物層を成長させる原料ガス流量と基板温度を変えることにより、第1の窒化物層、第2の窒化物層および第3の窒化物層が、SIMSにより測定した結果である、表1に示す炭素濃度を含むようにした。SIMS分析結果の例として、図3に実験例1のSIMSプロファイルを示す。このSIMSプロファイルは、SIMS測定をウェーハの中央部にて行って得られたものである。
続いて、チャネル層(GaN、厚さ:50nm)を成長させた後、電子供給層(AlGaN、厚さ:20nm)を成長させた。実験例1の各層の成長条件(原料ガスの圧力および流量、ならびに基板温度)は表2に示すとおりである。各層の成長方法としては、MOCVD法を採用し、原料ガスとしては、TMA(トリメチルアルミニウム)、TMG(トリメチルガリウム)、アンモニアを使用した。また、キャリアガスとしては、窒素、水素を用いた。その後、基板中央部を20mm×30mmで切り出し、Ti/Al/Ni/Auを電極材としたφ76μmパターン電極を作成してHEMTのサンプルを作製した。
なお、SIMS分析の結果、チャネル層の炭素濃度は、実験例1〜8のいずれも1.5×1016atoms/cm3であった。
(Experimental Examples 1-8)
On a 6-inch p-type Si single crystal substrate (plane orientation: (111), dopant: boron (B), specific resistance: 0.005 Ω · cm, thickness: 625 μm), as a buffer layer, AlN (thickness: 5 sets) and 100 sets of GaN (thickness: 25 nm) were alternately stacked. Here, the buffer layer contains 2 × 10 19 atoms / cm 3 of carbon. Next, as a nitride stack, a first nitride layer (Al 0.08 Ga 0.92 N, thickness: 200 nm), a second nitride layer (Al 0.08 Ga 0.92 N, thickness) : 550 nm) and a third nitride layer (Al 0.08 Ga 0.92 N, thickness: 200 nm) were sequentially laminated to obtain a group III nitride semiconductor substrate according to the present invention. At that time, the first nitride layer and the second nitride layer are changed by changing the flow rate of the source gas and the substrate temperature for growing the first nitride layer, the second nitride layer, and the third nitride layer. And the 3rd nitride layer was made to contain the carbon concentration shown in Table 1 which is a result of having measured by SIMS. As an example of the SIMS analysis result, the SIMS profile of Experimental Example 1 is shown in FIG. This SIMS profile is obtained by performing SIMS measurement at the center of the wafer.
Subsequently, after a channel layer (GaN, thickness: 50 nm) was grown, an electron supply layer (AlGaN, thickness: 20 nm) was grown. Table 2 shows the growth conditions (pressure and flow rate of the source gas, and substrate temperature) of each layer in Experimental Example 1. As a growth method of each layer, the MOCVD method was adopted, and TMA (trimethylaluminum), TMG (trimethylgallium), and ammonia were used as the source gas. Moreover, nitrogen and hydrogen were used as carrier gas. Thereafter, the central portion of the substrate was cut out at 20 mm × 30 mm, and a φ76 μm pattern electrode using Ti / Al / Ni / Au as an electrode material was prepared to prepare a HEMT sample.
As a result of SIMS analysis, the carbon concentration of the channel layer was 1.5 × 10 16 atoms / cm 3 in all of Experimental Examples 1 to 8.
(実験例9)
実験例1〜8と同様に、HEMTを作製した。ただし、第2の窒化物層は成長させずに第1の窒化物層の厚さを800nmとした。つまり、窒化物積層体を2層構造とした。それ以外の条件は実験例1〜8と同じである。各層の成長条件(原料ガスの圧力および流量、ならびに基板温度)は表3に示すとおりである。
(Experimental example 9)
HEMTs were produced as in Experimental Examples 1-8. However, the thickness of the first nitride layer was set to 800 nm without growing the second nitride layer. That is, the nitride laminate has a two-layer structure. The other conditions are the same as in Experimental Examples 1-8. The growth conditions (pressure and flow rate of the source gas, and substrate temperature) of each layer are as shown in Table 3.
(実験例10)
実験例1〜8と同様に、HEMTを作製した。ただし、第2および第3の窒化物層は成長させずに第1の窒化物層の厚さを1000nmとした。つまり、窒化物積層体を1層構造とした。それ以外の条件は実験例1〜8と同じである。各層の成長条件(原料ガスの圧力および流量、ならびに基板温度)は表4に示すとおりである。
(Experimental example 10)
HEMTs were produced as in Experimental Examples 1-8. However, the thickness of the first nitride layer was 1000 nm without growing the second and third nitride layers. That is, the nitride laminate has a single layer structure. The other conditions are the same as in Experimental Examples 1-8. Table 4 shows the growth conditions (pressure and flow rate of the source gas, and substrate temperature) of each layer.
(実験例11)
実験例1〜8とは異なる、ノーマリオフ型ではない従来例のHEMTを作製した。ただし、第2の窒化物層は成長させない2層構造とし、第1および第3の窒化物層をGaNで構成した。また、第1の窒化物層の厚さを1400nm、第2の窒化物層の厚さを200nmとして、表5に示す成長条件(原料ガスの圧力および流量、ならびに基板温度)で各層を形成した。それ以外の条件は実験例1〜8と同じである。
(Experimental example 11)
A HEMT of a conventional example which is different from Experimental Examples 1 to 8 and is not normally-off type was produced. However, the second nitride layer has a two-layer structure that does not grow, and the first and third nitride layers are made of GaN. Each layer was formed under the growth conditions (pressure and flow rate of source gas and substrate temperature) shown in Table 5 with the thickness of the first nitride layer being 1400 nm and the thickness of the second nitride layer being 200 nm. . The other conditions are the same as in Experimental Examples 1-8.
<リーク電流の評価>
実験例1〜11について、リーク電流測定装置(Agilent Technologies社製、型番:82357A)を用いてリーク電流を測定して評価した。この評価は、ゲート電圧をオフにした状態でソース電極とドレイン電極間に1000Vの電圧を印加し、ソース−ドレイン電極間を流れる電流を測定することにより行った。得られた結果を表1に示す。なお、リーク電流の評価基準は以下のとおりである。
◎:1×10−8A/cm以下
○:1×10−6A/cm以上1×10−8A/cm未満
△:1×10−4A/cm以上1×10−6A/cm未満
×:1×10−4A/cm未満あるいはHEMTの破壊
<Evaluation of leakage current>
About Experimental Examples 1-11, the leakage current was measured and evaluated using the leakage current measuring apparatus (Agilent Technologies company make, model number: 82357A). This evaluation was performed by applying a voltage of 1000 V between the source electrode and the drain electrode with the gate voltage turned off, and measuring the current flowing between the source and drain electrodes. The obtained results are shown in Table 1. The evaluation criteria for leakage current are as follows.
: 1 × 10 −8 A / cm or less ○: 1 × 10 −6 A / cm or more and less than 1 × 10 −8 A / cm Δ: 1 × 10 −4 A / cm or more and 1 × 10 −6 A / cm Less than ×: Less than 1 × 10 −4 A / cm or HEMT destruction
<電流コラプスの評価>
実験例1〜11について、半導体パラメーターアナライザー(KEITHLEY社製)を用いて電流コラプスの値を評価した。この評価は、まず、ソース電極とドレイン電極間電圧を0〜10Vで掃引し、10Vでのソース−ドレイン間電流I1を測定し、次いで、200Vの電界ストレスをソース−ドレイン電極間に印加した後、電界ストレス印可前と同様にソース−ドレイン間電流I2を測定し、I2/I1を求めることにより行った。得られた結果を表1に示す。なお、I2/I1の値が1に近いほど、HEMTの出力電流特性の再現性が良好であることを意味している。なお、電流コラプスの評価基準は以下のとおりである。
◎:0.88以上
○:0.78以上0.88未満
△:0.68以上0.78未満
×:0.68未満
<Evaluation of current collapse>
About Experimental Examples 1-11, the value of the current collapse was evaluated using the semiconductor parameter analyzer (made by KEITHLEY). In this evaluation, first, the voltage between the source electrode and the drain electrode was swept at 0 to 10 V, the source-drain current I 1 at 10 V was measured, and then an electric field stress of 200 V was applied between the source and drain electrodes. Thereafter, the source-drain current I 2 was measured and I 2 / I 1 was obtained in the same manner as before application of the electric field stress. The obtained results are shown in Table 1. Note that the closer to 1 the value of I 2 / I 1, it means that the reproducibility of the output current characteristics of the HEMT are good. The evaluation criteria for current collapse are as follows.
◎: 0.88 or more ○: 0.78 or more and less than 0.88 Δ: 0.68 or more and less than 0.78 ×: Less than 0.68
<総合評価>
リーク電流の低減と電流コラプスの抑制の両立が実現されているか否かを評価した。そのために、リーク電流の評価と電流コラプスの評価の両方で◎あるいは○の場合は○、いずれかにおいて△と評価されたものは△、いずれかにおいて×と評価されたものは×と評価した。表1から明らかなように、実験例3、5、7および8については、リーク電流の低減と電流コラプスの抑制の両立が実現されたHEMTが得られた。一方、実験例1、2、4、6、9〜11については、リーク電流の低減と電流コラプスの抑制の両立は実現できなかった。このうち、実験例1、4および6については、窒化物層間の炭素濃度差が大きく、リーク電流は十分に低減されていたものの、電流コラプスの抑制が不十分であった。また、実験例2については、窒化物層間の炭素濃度差が小さく、電流コプラスは十分に抑制されていたものの、リーク電流の抑制が不十分であった。さらに、実験例9については、窒化物積層体が2層構造を有しており、層間の炭素濃度差が非常に大きく、リーク電流は十分に低減されていたが、電流コプラスの抑制が著しく不十分であった。さらにまた、実験例10については、窒化物積層体が1層構造を有しており、実験例9と同様に、リーク電流は十分に低減されていたが、電流コプラスの抑制が著しく不十分であった。さらにまた、実験例11は、窒化物積層体が2層構造を有しており、また、第1および第3の窒化物層がGaNからなるが、電流コプラスは非常に抑制されていたものの、リーク電流の抑制が著しく不十分であった。
このように、本発明のIII族窒化物半導体基板を用いて作製されたHEMTにおいては、リーク電流の低減と電流コプラスの両立が達成できていることが分かる。
<Comprehensive evaluation>
It was evaluated whether or not both reduction of leakage current and suppression of current collapse were realized. Therefore, in both the evaluation of the leakage current and the evaluation of the current collapse, the case of ○ or ○ was evaluated as ◯, the one evaluated as △ was evaluated as △, and the one evaluated as × was evaluated as ×. As can be seen from Table 1, in Experimental Examples 3, 5, 7, and 8, HEMTs in which both reduction of leakage current and suppression of current collapse were realized were obtained. On the other hand, in Experimental Examples 1, 2, 4, 6, and 9 to 11, it was impossible to achieve both reduction of leakage current and suppression of current collapse. Among these, in Experimental Examples 1, 4 and 6, although the carbon concentration difference between the nitride layers was large and the leakage current was sufficiently reduced, the current collapse was not sufficiently suppressed. In Experimental Example 2, the difference in carbon concentration between the nitride layers was small, and the current coplus was sufficiently suppressed, but the leakage current was not sufficiently suppressed. Further, in Experimental Example 9, the nitride laminate had a two-layer structure, the carbon concentration difference between the layers was very large, and the leakage current was sufficiently reduced, but the suppression of current coplus was significantly reduced. It was enough. Furthermore, in Experimental Example 10, the nitride laminate has a single-layer structure, and as in Experimental Example 9, the leakage current was sufficiently reduced, but the suppression of current coplus was extremely insufficient. there were. Furthermore, in Experimental Example 11, although the nitride laminate has a two-layer structure and the first and third nitride layers are made of GaN, the current coplus was greatly suppressed. The suppression of leakage current was extremely insufficient.
Thus, it can be seen that in the HEMT fabricated using the group III nitride semiconductor substrate of the present invention, both reduction of leakage current and current coplus can be achieved.
本発明によれば、バッファ層上に3層の窒化物層からなる窒化物積層体を設け、チャネル層側の窒化物層の炭素濃度を9×1015atoms/cm3以上2.5×1016atoms/cm3以下とし、各窒化物層間の炭素濃度の差を適切な範囲に調整したため、電流コラプスおよびリーク電流の低減と電流コラプスの抑制を両立できるノーマリオフ型の半導体デバイスに適したIII族窒化物半導体基板を得ることができるため、半導体製造業において有用である。 According to the present invention, a nitride laminate composed of three nitride layers is provided on the buffer layer, and the carbon concentration of the nitride layer on the channel layer side is set to 9 × 10 15 atoms / cm 3 or more and 2.5 × 10 6. 16 atoms / cm 3 or less, and the difference in carbon concentration between the nitride layers is adjusted to an appropriate range, so that the group III suitable for normally-off type semiconductor devices that can achieve both current collapse and leakage current reduction and current collapse suppression. Since a nitride semiconductor substrate can be obtained, it is useful in the semiconductor manufacturing industry.
1 III族窒化物半導体基板
11,21 基板
12,22 バッファ層
13 チャネル層
14 電子供給層
15 ソース電極
16 ゲート電極
17 ドレイン電極
23 窒化物積層体
23a 第1の窒化物層
23b 第2の窒化物層
23c 第3の窒化物層
100 HEMT
1 Group III
Claims (6)
該基板上に形成されたバッファ層と、
該バッファ層上に形成された窒化物積層体と、
を備え、
前記窒化物積層体は、前記バッファ層上に形成された、AlxGa1−xN(0<x≦1)からなる第1の窒化物層と、該第1の窒化物層上に形成された、AlyGa1−yN(0<y≦1)からなる第2の窒化物層と、該第2の窒化物層上に形成された、AlzGa1−zN(0<z≦1)からなる第3の窒化物層とを含む積層構造を有し、
前記第1、第2および第3の窒化物層のそれぞれが炭素を含むとともに、前記第1の窒化物層の炭素濃度は前記第2の窒化物層の炭素濃度よりも高く、前記第2の窒化物層の炭素濃度は前記第3の窒化物層の炭素濃度よりも高く、
前記第3の窒化物層の炭素濃度は9×1015atoms/cm3以上2.5×1016atoms/cm3以下であり、
前記第3の窒化物層の炭素濃度と前記第2の窒化物層の炭素濃度との差は4.5×1015atoms/cm3以上3.5×1016atoms/cm3以下であり、
前記第2の窒化物層の炭素濃度と前記第1の窒化物層の炭素濃度との差は1.2×1017atoms/cm3以上3.5×1018atoms/cm3以下であることを特徴とするIII族窒化物半導体基板。 A substrate,
A buffer layer formed on the substrate;
A nitride stack formed on the buffer layer;
With
The nitride laminate is formed on the first nitride layer made of Al x Ga 1-x N (0 <x ≦ 1) and formed on the buffer layer. A second nitride layer made of Al y Ga 1-y N (0 <y ≦ 1) and Al z Ga 1-z N (0 <y) formed on the second nitride layer. and a third nitride layer composed of z ≦ 1),
Each of the first, second and third nitride layers contains carbon, and the carbon concentration of the first nitride layer is higher than the carbon concentration of the second nitride layer, The carbon concentration of the nitride layer is higher than the carbon concentration of the third nitride layer,
The carbon concentration of the third nitride layer is 9 × 10 15 atoms / cm 3 or more and 2.5 × 10 16 atoms / cm 3 or less,
The difference between the carbon concentration of the third nitride layer and the carbon concentration of the second nitride layer is 4.5 × 10 15 atoms / cm 3 or more and 3.5 × 10 16 atoms / cm 3 or less,
The difference between the carbon concentration of the second nitride layer and the carbon concentration of the first nitride layer is 1.2 × 10 17 atoms / cm 3 or more and 3.5 × 10 18 atoms / cm 3 or less. A group III nitride semiconductor substrate characterized by:
前記第2の窒化物層の炭素濃度と前記第1の窒化物層の炭素濃度との差は1.3×1017atoms/cm3以上3.5×1018atoms/cm3以下である、請求項1に記載のIII族窒化物半導体基板。 The difference between the carbon concentration of the third nitride layer and the carbon concentration of the second nitride layer is 4.5 × 10 15 atoms / cm 3 or more and 1.7 × 10 16 atoms / cm 3 or less,
The difference between the carbon concentration of the second nitride layer and the carbon concentration of the first nitride layer is 1.3 × 10 17 atoms / cm 3 or more and 3.5 × 10 18 atoms / cm 3 or less. The group III nitride semiconductor substrate according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013202542A JP2015070091A (en) | 2013-09-27 | 2013-09-27 | Group iii nitride semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013202542A JP2015070091A (en) | 2013-09-27 | 2013-09-27 | Group iii nitride semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015070091A true JP2015070091A (en) | 2015-04-13 |
Family
ID=52836501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013202542A Pending JP2015070091A (en) | 2013-09-27 | 2013-09-27 | Group iii nitride semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015070091A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201575A (en) * | 2014-04-09 | 2015-11-12 | サンケン電気株式会社 | Semiconductor substrate manufacturing method, semiconductor element manufacturing method, semiconductor substrate and semiconductor element |
JP2017092369A (en) * | 2015-11-16 | 2017-05-25 | Dowaエレクトロニクス株式会社 | Group III nitride semiconductor device substrate and method of manufacturing the same |
JP2019012726A (en) * | 2017-06-29 | 2019-01-24 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
JP2021150444A (en) * | 2020-03-18 | 2021-09-27 | 住友化学株式会社 | Nitride semiconductor substrate |
US20220190119A1 (en) * | 2020-12-11 | 2022-06-16 | Kabushiki Kaisha Toshiba | Nitride semiconductor, wafer, semiconductor device and method for manufacturing the nitride semiconductor |
-
2013
- 2013-09-27 JP JP2013202542A patent/JP2015070091A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201575A (en) * | 2014-04-09 | 2015-11-12 | サンケン電気株式会社 | Semiconductor substrate manufacturing method, semiconductor element manufacturing method, semiconductor substrate and semiconductor element |
US20170117385A1 (en) * | 2014-04-09 | 2017-04-27 | Sanken Electric Co., Ltd. | Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, semiconductor substrate, and semiconductor device |
US10068985B2 (en) | 2014-04-09 | 2018-09-04 | Sanken Electric Co., Ltd. | Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, semiconductor substrate, and semiconductor device |
JP2017092369A (en) * | 2015-11-16 | 2017-05-25 | Dowaエレクトロニクス株式会社 | Group III nitride semiconductor device substrate and method of manufacturing the same |
JP2019012726A (en) * | 2017-06-29 | 2019-01-24 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
JP2021150444A (en) * | 2020-03-18 | 2021-09-27 | 住友化学株式会社 | Nitride semiconductor substrate |
US20220190119A1 (en) * | 2020-12-11 | 2022-06-16 | Kabushiki Kaisha Toshiba | Nitride semiconductor, wafer, semiconductor device and method for manufacturing the nitride semiconductor |
JP2022092728A (en) * | 2020-12-11 | 2022-06-23 | 株式会社東芝 | Nitride semiconductors, wafers, semiconductor devices and methods for manufacturing nitride semiconductors |
JP7462544B2 (en) | 2020-12-11 | 2024-04-05 | 株式会社東芝 | Nitride semiconductor, wafer, semiconductor device, and method for manufacturing nitride semiconductor |
US11955520B2 (en) | 2020-12-11 | 2024-04-09 | Kabushiki Kaisha Toshiba | Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8426893B2 (en) | Epitaxial substrate for electronic device and method of producing the same | |
KR101772290B1 (en) | Superlattice buffer structure for gallium nitride transistors | |
US10727303B2 (en) | Group III nitride epitaxial substrate and method for manufacturing the same | |
CN107408511B (en) | Compound semiconductor substrate | |
JP5787417B2 (en) | Nitride semiconductor substrate | |
US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
US20130026489A1 (en) | AlN BUFFER N-POLAR GaN HEMT PROFILE | |
US8946863B2 (en) | Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing | |
US20100243989A1 (en) | Semiconductor device | |
JP5919703B2 (en) | Semiconductor device | |
US8785942B2 (en) | Nitride semiconductor substrate and method of manufacturing the same | |
US8853735B2 (en) | Epitaxial substrate for semiconductor device and semiconductor device | |
KR20160001595A (en) | Semiconductor device | |
WO2011024754A1 (en) | Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device | |
JP2015070091A (en) | Group iii nitride semiconductor substrate | |
US20110248241A1 (en) | Nitride semiconductor element | |
JP5064808B2 (en) | Semiconductor electronic device | |
WO2015045412A1 (en) | Epitaxial substrate for electronic device, and method for manufacturing epitaxial substrate for electronic device | |
JP2007123824A (en) | Electronic device using group III nitride compound semiconductor | |
JP5810521B2 (en) | High electron mobility transistor | |
JP2015103665A (en) | Nitride semiconductor epitaxial wafer and nitride semiconductor | |
JP2011258782A (en) | Nitride semiconductor substrate | |
JP6534993B2 (en) | Nitride semiconductor device, method of manufacturing the same, diode and field effect transistor | |
JPWO2019151441A1 (en) | Semiconductor wafer and its manufacturing method |