[go: up one dir, main page]

JP2014188656A - 中空構造体の製造方法 - Google Patents

中空構造体の製造方法 Download PDF

Info

Publication number
JP2014188656A
JP2014188656A JP2013068958A JP2013068958A JP2014188656A JP 2014188656 A JP2014188656 A JP 2014188656A JP 2013068958 A JP2013068958 A JP 2013068958A JP 2013068958 A JP2013068958 A JP 2013068958A JP 2014188656 A JP2014188656 A JP 2014188656A
Authority
JP
Japan
Prior art keywords
sacrificial film
forming
film
hollow structure
hollow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013068958A
Other languages
English (en)
Inventor
Kippei Sugita
吉平 杉田
Hiroyuki Hashimoto
浩幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013068958A priority Critical patent/JP2014188656A/ja
Priority to KR1020157026106A priority patent/KR20150135287A/ko
Priority to US14/777,778 priority patent/US20160280536A1/en
Priority to PCT/JP2014/057182 priority patent/WO2014156782A1/ja
Priority to TW103111560A priority patent/TW201445615A/zh
Publication of JP2014188656A publication Critical patent/JP2014188656A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0104Chemical-mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0108Sacrificial polymer, ashing of organics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】本発明は、低ストレスで高い埋め込み性を有する犠牲膜形成プロセスを利用し、高精度にエアギャップを形成できる中空構造体の製造方法を提供することを目的とする。
【解決手段】窪み形状22を含む下部構造体30を用意する工程と、
蒸着重合法により、前記下部構造体上に有機膜からなる犠牲膜40を堆積させ、前記窪み形状を前記犠牲膜で埋め込む工程と、
前記犠牲膜の不要部分を除去する工程と、
不要部分が除去された前記犠牲膜上に上部構造体50を形成する工程と、
前記犠牲膜を除去し、前記下部構造体と前記上部構造体との間に空隙を形成する工程と、を有する。
【選択図】図1

Description

本発明は、中空構造体の製造方法に関する。
従来から、中空のエアギャップを形成した構造の半導体装置や、MEMSデバイス等の中空構造体が知られている(例えば、特許文献1、2参照)。
かかる中空構造体を製造する場合、溝等を有する下部構造体上にポリイミド等からなる犠牲膜を埋め込み、犠牲膜上に上部構造体を形成し、次いで犠牲膜を除去することによりエアギャップを形成する犠牲膜プロセスを利用するのが一般的である。
ここで、犠牲膜の形成は、例えばポリイミドを用いる場合には、ポリイミドの前駆体であるポリアミド酸(ポリアミック酸)を有機溶媒中に溶解させてポリアミド酸溶液とし、ポリアミド酸溶液を下部構造体上に塗布し、これを例えば350℃程度に加熱してポリイミドからなる犠牲膜を形成するのが一般的である。
特開2006−269537号公報 特開2011−83881号公報
しかしながら、ポリアミド酸溶液の塗布及び加熱により犠牲膜を形成する場合、ポリアミド酸が脱水反応して初めてポリイミド膜が形成されるため、脱水によりポリイミド膜が収縮し、ポリイミド膜にストレスが発生するという問題があった。
また、下部構造体に形成されている溝等の形状パターンが微小であり、例えばナノメートルオーダーの場合には、塗布では微小な溝等にポリアミド溶液が行き渡らず、微小な構造のエアギャップを形成するのが困難であるという問題があった。
そこで、本発明は、低ストレスで高い埋め込み性を有する犠牲膜形成プロセスを利用し、高精度にエアギャップを形成できる中空構造体の製造方法を提供することを目的とする。
上記目的を達成するため、本発明に一態様に係る中空構造体の製造方法は、窪み形状を含む下部構造体を用意する工程と、
蒸着重合法により、前記下部構造体上に有機膜からなる犠牲膜を堆積させ、前記窪み形状を前記犠牲膜で埋め込む工程と、
前記犠牲膜の不要部分を除去する工程と、
不要部分が除去された前記犠牲膜上に上部構造体を形成する工程と、
前記犠牲膜を除去し、前記下部構造体と前記上部構造体との間に空隙を形成する工程と、を有する。
本発明によれば、高精度に形成されたエアギャップを有する中空構造体を製造することができる。
本発明の実施形態1に係る中空構造体の製造方法の一例を示した図である。図1(A)は、下部構造体用意工程の一例を示した図である。図1(B)は、犠牲膜形成工程の一例を示した図である。図1(C)は、不要部分除去工程の一例を示した図である。図1(D)は、上部構造体形成工程の一例を示した図である。図1(E)は、犠牲膜除去工程の一例を示した図である。 本発明の実施形態1に係る中空構造体の製造方法の蒸着重合法を用いた犠牲膜形成工程の一例を示した図である。図2(A)は、蒸着重合法を用いて樹脂膜の成膜を行う成膜装置の一例を示した図である。図2(B)は、原料となるモノマー及びそれらの反応の一例を示した図である。 蒸着重合法により窪み形状を埋め込んだ状態を示した図である。 本発明の実施形態2に係る中空構造体の製造方法の一例を示した図である。図4(A)は、下部構造体用意工程の一例を示した図である。図4(B)は、犠牲膜形成工程の一例を示した図である。図4(C)は、不要部分除去工程の一例を示した図である。図4(D)は、不要部分除去工程終了後の犠牲膜の一例を示した図である。図4(E)は、上部構造体形成工程の一例を示した図である。図4(F)は、犠牲膜除去工程の一例を示した図である。 本発明の実施形態3に係る中空構造体の製造方法の一例を示した図である。図5(A)は、下部構造体用意工程の一例を示した図である。図5(B)は、犠牲膜形成工程及び平坦化工程の一例を示した図である。図5(C)は、第1の上部構造体形成工程の一例を示した図である。図5(D)は、第2の上部構造体形成工程の一例を示した図である。図5(E)は、犠牲膜除去工程の一例を示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
〔実施形態1〕
図1は、本発明の実施形態1に係る中空構造体の製造方法の一例を示した図である。図1(A)は、下部構造体用意工程の一例を示した図である。下部構造体用意工程においては、凹凸形状パターン20を有する下部構造体30が用意される。下部構造体30は、基板10上に突出部21が所定間隔を有して形成され、突出部21の間に窪み形状部22が形成されて凹凸形状パターン20が形成された構造を有する。
基板10は、下部構造体30の底面を構成し、下部構造体30の基準面となる。基板10は、半導体材料を含む種々の材料から構成されてよいが、例えば、シリコンから構成されたシリコン基板であってもよい。また、必要に応じてSOI(Silicon on Insulator)基板等を用いてもよい。
凹凸形状パターン20は、基板10の表面上に形成された凹凸形状のパターンであり、突出部21と、窪み形状部22とを含む。凹凸形状パターン20は、中空構造体の用途に応じて種々の形状に構成されてよい。基板10の表面を窪み形状部22の底面とし、そこから離散的に突出部21を形成することにより、突出部21の側面で窪み形状部22を形成する。
突出部21は、基板10の表面に凹凸形状パターン20を形成するために設けられた突出構造体であり、基板10の表面に所定の凹凸形状パターン20を形成することができれば、用途に応じて種々の材料から構成されてよい。突出部21は、例えば、銅(Cu)、タングステン(W)等の金属材料から構成されてもよいし、Si等の半導体材料、SiO等の絶縁材料から構成されてもよい。突出部21に用いられる材料は、形状の他、電気的性質、化学的性質、機械的強度等も含めて選択されてよい。例えば、突出部21を導体で構成したい場合には、例えばCu、Wといった金属材料を用いればよいし、絶縁体で構成したい場合には、例えばSiO等の絶縁材料を用いればよい。このように、突出部21の材料は、用途に応じて定めることができる。
突出部21を形成することにより、突出部21が形成されていない箇所は、必然的に窪み形状部22となるので、突出部21の形状は、窪み形状部22との関係で適切に定めるようにしてよい。なお、図1(A)に示すように、突出部21の高さを変えることにより、窪み形状部22の窪みの深さを調整することができる。なお、図1(A)においては、突出部21の上面は、水平面を形成し、側面は垂直面を形成しているが、これらの形状も、用途に応じて適宜変更してよい。例えば、側面を傾斜面とし、窪み形状部22がテーパー状の溝や孔を形成するように構成してもよい。
窪み形状部22は、溝であってもよいし、スルーホールのような孔であってもよい。一般に、中空構造体が、配線構造体として用いられる場合には、溝(トレンチ)と孔(ビア)が主に窪み形状部22として形成される。一方、中空構造体が、センサやアクチュエータとして利用されるMEMS(Micro Electro Mechanical Systems)構造体として用いられる場合には、窪み形状部22は、用途に応じた種々の形状に構成される。このように、窪み形状部22は、中空構造体の用途に応じて、種々の形状に構成されてよい。
なお、凹凸形状パターン20は、基板10上に、突出部20と同じ材料で突出部20の最も高い箇所と同じ厚さか又はそれよりも厚い層を形成し、不要部分をエッチングで除去することにより形成されてよい。また、図1(A)においては、予め凹凸形状パターン20が形成された下部構造体30を準備した状態が示されているが、上述のエッチングによる加工を行って下部構造体30を用意するようにしてもよい。この場合は、下部構造体用意工程を、下部構造体形成工程と呼んでもよい。
また、図1(A)においては、下部構造体30が、基板10上に突出部21を形成することにより窪み形状部22を含む凹凸形状パターン20を形成しているが、加工技術があれば、突出部22を構成する材料のみで下部構造体30を形成してもよい。下部構造体30は、全体として、所望の形状を実現できれば、種々の方法により準備することができる。
図1(B)は、犠牲膜形成工程の一例を示した図である。犠牲膜形成工程においては、蒸着重合法を用いて、下部構造体30の表面上に、有機膜からなる犠牲膜40を堆積形成する。その際、窪み形状部22は埋め込まれ、更に、突出部22の上面上にも犠牲膜40が形成され、凹凸形状パターン20が犠牲膜40により覆われる。
ここで、犠牲膜40には有機膜が用いられ、犠牲膜40は蒸着重合法により形成される。犠牲膜40は、種々の高分子膜であってよいが、例えば、ポリイミド膜であってもよい。従来、このような犠牲膜形成工程においては、ポリアミド酸の溶液を下部構造体30の表面上に塗布し、350℃程度の温度で加熱してイミド化させ、ポリイミド膜を形成していた。しかし、このような方法では、加熱により脱水反応が発生して水が抜けた際に、ポリイミド膜の収縮が発生するため、ポリイミド膜自体に応力が発生してしまう。また、従来のプロセスでは、窪み形状部22の幅は数10μm、深さは数100μmというμmオーダーのレベルであったが、近年では、配線構造やMEMSデバイスの微小化の要請から、窪み形状部22の幅が数10nm、深さが数100nmといったnmオーダーのレベルが必要となることが予想される。そのようなnmオーダーレベルの窪み形状部22には、塗布では十分に窪み形状部22にポリアミド酸溶液が入り込まないおそれがある。
そこで、本実施形態に係る中空構造体の製造方法においては、犠牲膜形成工程を、蒸着重合法により行うこととしている。
図2は、本発明の実施形態1に係る中空構造体の製造方法の蒸着重合法を用いた犠牲膜形成工程の一例を示した図である。図2(A)は、蒸着重合法を用いて樹脂膜の成膜を行う成膜装置の一例を示した図であり、図2(B)は、原料となるモノマー及びそれらの反応の一例を示した図である。
図2(A)において、チャンバ70内に基板10が2枚載置された状態が示されている。チャンバ70は、予備混合チャンバ71と、処理チャンバ72とを有し、両者は開口部74が形成された仕切壁73により仕切られている。また、予備混合チャンバ71の仕切壁73と反対側の側壁75には、モノマー供給部80、81と連通する供給口76が形成されている。モノマー供給部80、81は、モノマーを蒸発させて予備混合チャンバ71に供給するための小型チャンバであり、供給口76の反対側には、キャリアガス供給口82を有する。また、処理チャンバ72の仕切壁73の反対側の側壁77には、排気口78が形成されている。そして、チャンバ70及びモノマー供給部80、81は、排気口78及びキャリアガス供給口82を除いて全体がヒータ90で覆われ、ホットウォール方式で構成されている。
例えば、図2(B)にも示すように、一方のモノマー供給部80には無水ピロメリト酸(PMDA)が供給され、他方のモノマー供給部81にはオキシジアニリン(ODA)がそれぞれモノマーとして供給されている例を挙げて説明する。
図2(A)、(B)に示すように、PMDAはモノマー供給部80にて、ヒータ90で加熱されて蒸発し、キャリアガス供給口82から供給されたNのキャリアガスにより運ばれ、供給口76を介して予備混合チャンバ71内に蒸気の状態で供給される。同様に、ODAも、モノマー供給部81にてヒータ90で加熱されて蒸発し、キャリアガス供給口82から供給されたNのキャリアガスにより運ばれ、供給口76を介して予備混合チャンバ71内に蒸気の状態で供給される。
予備混合チャンバ71に供給されたPMDAの分子100及びODAの分子101は、予備混合チャンバ71内で混合され、仕切壁73に形成された開口部74から、処理チャンバ72内に移動する。
処理チャンバ72内に供給されたPMDAの分子100及びODAの分子101は、基板10の表面上に付着する。そして、基板10の表面上で分子レベルの反応が行われ、重合してポリアミック酸(ポリアミド酸)が発生し、次いで脱水してポリイミド結合し、ポリイミド膜が生成する。その際、脱水は、PMDAの分子100とODAの分子101が反応する度に随時発生するので、飽くまで分子レベルの脱水に留まる。そして、脱水してポリイミド膜の分子層が発生した状態で基板10の表面上に堆積してゆくため、ポリイミド膜に発生する応力が極めて低い状態で成膜が行われてゆく。このように、蒸着重合法では、真空中でのドライ成膜であるため、ポリアミド酸溶液を全体に塗布し、加熱して一気に大量の脱水を行う成膜法とは異なり、低応力の成膜を行うことができる。
また、PMDA及びODAは、蒸発して各々分子100、101の状態で基板10の表面上に付着するため、どのような複雑な形状、微細な形状であっても、均一に拡散することができる。よって、アスペクト比の高い窪み形状であっても、非常にカバレッジ性良くポリイミド膜を成膜することができる。
なお、予備混合チャンバ71及び処理チャンバ72を含むチャンバは、ヒータ90により蒸着反応を行うのに適切な温度に加熱される。また、処理チャンバ72は、排気口78から真空ポンプ等により排気され、内部が真空に保たれる。
なお、図2においては、原料モノマーとして、PMDA及びODAを用いた例を挙げて説明したが、この組み合わせを用途に応じて適宜変更することにより、種々の樹脂膜を形成することができる。
また、図2においては、2枚の基板10を処理チャンバ71に載置して犠牲膜形成工程を行う例を挙げているが、基板10を1枚とした枚葉処理であってもよいし、逆に、縦型熱処理炉を用いて、数10枚の基板10を一度に処理するバッチ処理であってもよい。また、成膜の方法も、蒸着重合法を用いることができれば、種々の方法を用いてよい。このように、犠牲膜形成工程は、蒸着重合法を用いれば、種々の成膜方法及び成膜装置により行うことができる。
図3は、蒸着重合法により窪み形状を埋め込んだ状態を示した図である。図3に示す窪み形状は、開口幅約20nm、深さ約200nmの微小な窪み形状であるが、ボイド等の発生も無く、非常に良好なカバレッジ性で窪み形状の埋め込みが行われていることが分かる。
図1(B)に戻る。図1(B)において、窪み形状部22に犠牲膜40が埋め込まれているが、図2、3で説明したように、蒸着重合法を用いて犠牲膜40を成膜することにより、低ストレスの犠牲膜40を形成することができる。また、窪み形状部22がナノメートルオーダーの開口幅及び深さを有し、例えば、開口幅が10〜100nm、深さが1〜999nmのオーダーであっても、カバレッジ性よく犠牲膜40の埋め込みを行うことができる。
図1(C)は、不要部分除去工程の一例を示した図である。不要工程除去工程においては、下部構造体30の凹凸形状パターン20上に形成した犠牲膜40の不要部分を除去する。図1(C)においては、突出部21の最も高い部分よりも上方にはみ出した領域を不要部分とし、当該はみ出し部分を除去して外側の突出部21と同じ高さの平坦面を形成している。このとき、不要部分の除去は、化学機械研磨(CMP、Chemical Mechanical Polishing)や、ドライエッチング等の適切な方法で行うようにしてよい。
図1(D)は、上部構造体形成工程の一例を示した図である。上部構造体形成工程においては、犠牲膜40の不要部分が除去された下部構造体30の上に、上部構造体50が形成される。上部構造体50は、例えば、カバー層を堆積形成することにより行われる。図1(D)においては、突出部21の上面と窪み形状部22に充填された犠牲膜40の上面とで形成された平坦面上に、これを覆うカバー層として上部構造体50が形成されている。上部構造体50は、種々の材料から構成されてよいが、例えば、シリコン酸化膜(SiO)や、ポリシリコン膜から構成されてもよい。一般的な、半導体製造プロセスの成膜プロセスを利用して、上部構造体50を形成することができる。
上部構造体50の一部には、開口部51が形成されてもよい。上部構造体50の一部に開口部51を設けることにより、開口部51から犠牲膜40が露出し、犠牲膜40を除去するための媒体を犠牲膜40に供給することが可能となる。なお、開口部51の形成は、種々の方法で行われてよいが、例えば、上部構造体50上にレジストパターンを形成し、エッチングにより上部構造体50の一部を除去して開口部51を形成してもよい。
図1(E)は、犠牲膜除去工程の一例を示した図である。犠牲膜除去工程においては、開口部51から犠牲膜40を除去するための媒体が供給され、犠牲膜40が除去される。犠牲膜40の除去は、例えば、アッシング用ガスである酸素ガス(O)を用いたアッシングや、溶解液(リムーバー)を用いた溶解除去により行われてよい。アッシングにより犠牲膜40を除去する場合には、開口部51から酸素ガスを供給し、犠牲膜40を燃焼させて灰化する。また、リムーバーを用いる場合には、開口部51よりリムーバーを供給し、犠牲膜40を溶解除去する。
図1(E)に示すように、犠牲膜40を除去することにより、下部構造体30と上部構造体50との間に空隙が形成され、中空構造体が形成される。このように、実施形態1に係る中空構造体の製造方法によれば、蒸着重合法を用いた犠牲膜40を形成することにより、高精度で中空構造体を製造することができる。
〔実施形態2〕
図4は、本発明の実施形態2に係る中空構造体の製造方法の一例を示した図である。なお、実施形態2に係る中空構造体の製造方法において、実施形態1で説明したのと同様の構成要素については、同一の符号を付し、その説明を省略する。
図4(A)は、下部構造体用意工程の一例を示した図である。下部構造体用意工程は、実施形態1に係る中空構造体の製造方法の図1(A)と同様であるので、各構成要素に同一の参照符号を付してその説明を省略する。
図4(B)は、犠牲膜形成工程の一例を示した図である。犠牲膜形成工程も、実施形態1に係る中空構造体の製造方法の図1(B)と同様であるので、各構成要素に同一の参照符号を付してその説明を省略する。
なお、犠牲膜形成工程においては、図2、3における説明が適用される点も、実施形態1と同様である。
図4(C)は、不要部分除去工程の一例を示した図である。不要部分除去工程においては、蒸着重合法により形成された犠牲膜40上にフォトレジスト膜60が形成され、露光によりフォトレジスト膜60がパターニングされて開口部61が形成される。次いで、パターニングされたフォトレジスト膜60をマスクとして用いて犠牲膜40のエッチングが行われ、開口部41が形成される。
図4(D)は、不要部分除去工程終了後の犠牲膜の一例を示した図である。犠牲膜40には、両端部に開口部41が形成され、両端の突出部21の上面の一部が露出し、凹凸形状のパターンが形成された状態となっている。このように、不要部分除去工程においては、単なる平坦化だけではなく、犠牲膜40をパターニングし、犠牲膜40のパターンとして不要な部分を除去することも可能である。これにより、エアギャップを種々の形状に構成することができる。
図4(E)は、上部構造体形成工程の一例を示した図である。上部構造体形成工程においては、不要部分除去工程で形成された犠牲膜40の凹凸形状パターンを含む下部構造体30の表面上に、上部構造体52が形成される。上部構造体52は、実施形態1と同様に、犠牲膜40を含む下部構造体30を覆うカバー層として形成されてよいが、凹凸形状のパターンも含めてカバー層を堆積させるため、下面は、凹凸形状のパターンに応じた形状に構成される。つまり、実施形態1においては、上部構造体50の下面は平坦面であったが、実施形態2においては、開口部41を埋め込んだ形状となっている。なお、上部構造体52が、SiO膜やポリシリコン膜の半導体製造プロセスで用いられる膜でよい点等、その他の点については、実施形態1と同様であるので、その説明を省略する。
また、上部構造体52の一部には、犠牲膜40を露出させる開口部53が形成される。この点も、実施形態1と同様であるので、その説明を省略する。
図4(F)は、犠牲膜除去工程の一例を示した図である。犠牲膜除去工程においては、犠牲膜40が除去され、上部構造体52と下部構造体30との間に、空隙(エアギャップ)が形成される。エアギャップの形状は、実施形態1と異なり、上部構造体52がより上方に形成され、エアギャップ23が、実施形態1の窪み形状部22を反映させたものよりも大きくなっている。
このように、実施形態2に係る中空構造体の製造方法によれば、犠牲膜40の不要部分除去工程において、犠牲膜40のパターニングを行うことにより、エアギャップ23の形状を種々の形状とすることができる。
なお、実施形態2においては、犠牲膜40の両端部に開口部41を形成するパターンとして構成した例を挙げて説明したが、用途に応じて種々のパターンを構成できることは言うまでも無い。
また、犠牲膜除去工程の処理内容自体は、実施形態1の図1(E)と同様であるので、その説明を省略する。
〔実施形態3〕
図5は、本発明の実施形態3に係る中空構造体の製造方法の一例を示した図である。実施形態3に係る中空構造体の製造方法においては、実施形態1、2よりも複雑な形状の中空構造体を製造する例について説明する。
図5(A)は、下部構造体用意工程の一例を示した図である。図5(A)においては、基板15上に、凹凸形状パターン25が形成された下部構造体31が用意された状態が示されている。なお、基板15は、シリコン基板16、金属配線層17、絶縁層18の三層から構成されている。また、基板15の表面上、つまり絶縁層18の表面上には、突出部26と窪み形状部27からなる凹凸形状パターン25が形成されている。なお、突出部26は、例えば、金等の金属材料から構成されてもよい。また、突出部26は、めっきにより形成されてもよい。この点において、図5(A)の下部構造体用意工程は、めっき工程と呼んでもよい。
図5(B)は、犠牲膜形成工程及び平坦化工程の一例を示した図である。図5(B)に示すように、窪み形状部27を含む凹凸形状パターン25を埋め込むように犠牲膜45が下部構造体31上に形成され、更に犠牲膜45の表面が平坦化される。図5(B)においては、実施形態1の図1(B)、(C)を経た状態の下部構造体31及び犠牲膜45が示されている。
なお、犠牲膜45の形成は、蒸着重合法により行う。これにより、低ストレス、良好なカバレッジ性の犠牲膜45を形成することができる。犠牲膜45は、蒸着重合法により成膜が可能な種々の有機膜が適用される。例えば、犠牲膜45は、ポリイミド膜としてもよい。
図5(C)は、第1の上部構造体形成工程の一例を示した図である。第1の上部構造体形成工程においては、内側の2つの突出部26同士を接続するように第1の上部構造体55が形成される。この場合、第1の上部構造体55は、突出部26と同様に、金等の金属材料から構成される。なお、第1の上部構造体55の形成は、図5(A)、(B)に示しためっき工程、犠牲膜形成工程と平坦化工程を複数回繰り返して突出部26及び犠牲膜45の高さを高めた後、全面にめっきを行い、エッチングにより第1の上部構造体55をパターン形成して行う。図5(C)の工程において、窪み形状部27のアスペクト比が高くなってゆくが、本実施形態に係る中空構造体の製造方法では、蒸着重合法を用いて犠牲膜45を成膜してゆくので、側面及び底面にもボイドを形成することなく、高い埋め込み性で犠牲膜45を堆積させることができる。
図5(D)は、第2の上部構造体形成工程の一例を示した図である。第2の上部構造体形成工程においては、図5(A)、(B)に示しためっき工程、犠牲膜形成工程と平坦化工程により両端の突出部26と、窪み形状部27を充填する犠牲膜45の高さを高めた後、全面にめっきを行い、エッチングにより第2の上部構造体56をパターン形成して行う。なお、第2の上部構造体56は、第1の上部構造体55と異なり、開口部57が形成された形状となっている。これは、上部構造体56のパターニングで、任意の形状にパターニングすることが可能であるので、用途に応じて種々の形状とすることができる。第2の上部構造体形成工程により、二重の側壁と上面が形成される。
図5(E)は、犠牲膜除去工程の一例を示した図である。犠牲膜除去工程においては、開口部57から、犠牲膜45を除去するための酸素ガス、溶解液等が供給され、犠牲膜45が分解及び/又は溶解により除去され、下部構造体31と、第1及び第2の上部構造体55、56との間に、エアギャップ28が形成される。なお、図5(C)〜(E)においては、上部構造体55に開口部が形成されていないが、異なる断面位置において、開口部を形成すれば、犠牲膜除去工程において、上部構造体55と下部構造体31との間の犠牲膜45も、開口部57からの除去用媒体の供給で一度に除去することができる。
図5(E)に示すように、複雑な構造を有する中空構造体であっても、本実施形態に係る中空構造体の製造方法によれば、高精度でエアギャップを形成することができる。
なお、図5(A)〜(E)においては、基板15に、シリコン基板16、金属配線層17、絶縁層18の三層からなる三層基板を用いた例を挙げて説明したが、基板15は、用途に応じて適宜選択でき、例えば、シリコン基板16のみからなる基板15としてもよい。
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
10 基板
20、25 凹凸形状パターン
21、26 突出部
22、27 窪み形状部
30、31 下部構造体
40、45 犠牲膜
41、51、53、57 開口部
50、52、55、56 上部構造体

Claims (11)

  1. 窪み形状を含む下部構造体を用意する工程と、
    蒸着重合法により、前記下部構造体上に有機膜からなる犠牲膜を堆積させ、前記窪み形状を前記犠牲膜で埋め込む工程と、
    前記犠牲膜の不要部分を除去する工程と、
    不要部分が除去された前記犠牲膜上に上部構造体を形成する工程と、
    前記犠牲膜を除去し、前記下部構造体と前記上部構造体との間に空隙を形成する工程と、を有する中空構造体の製造方法。
  2. 前記犠牲膜は、ポリイミド膜である請求項1に記載の中空構造体の製造方法。
  3. 前記犠牲膜の不要部分を除去する工程は、前記窪み形状よりも上方に堆積した前記犠牲膜を除去して平坦面を形成する工程である請求項1又は2に記載の中空構造体の製造方法。
  4. 前記平坦面を形成する工程は、化学機械研磨又はドライエッチングにより行われる請求項3に記載の中空構造体の製造方法。
  5. 前記上部構造体を形成する工程は、前記平坦面上にカバー層を形成する工程を含む請求項3又は4に記載の中空構造体の製造方法。
  6. 前記犠牲膜の不要部分を除去する工程は、前記犠牲膜上にレジストパターンを形成して不要部分を除去し、前記犠牲膜をパターニングする工程である請求項1又は2に記載の中空構造体の製造方法。
  7. 前記上部構造体を形成する工程は、パターニングされた前記犠牲膜上にカバー層を形成する工程を含む請求項6に記載の中空構造体の製造方法。
  8. 前記空隙を形成する工程における前記犠牲膜の除去は、アッシング又は溶解液の供給により行われる請求項1乃至7のいずれか一項に記載の中空構造体の製造方法。
  9. 前記上部構造体を形成する工程は、前記カバー層の一部に、前記犠牲層の上面を露出させる開口を形成する工程を更に含み、
    前記空隙を形成する工程における前記犠牲膜の除去は、前記開口からアッシング用ガス又は溶解液を供給することにより行われる請求項5又は7に記載の中空構造体の製造方法。
  10. 前記窪み形状は、ナノメールオーダーの開口幅と深さを有する請求項1乃至9のいずれか一項に記載の中空構造体の製造方法。
  11. 前記開口幅は、10〜100nmであり、
    前記深さは、1〜999nmである請求項10に記載の中空構造体の製造方法。
JP2013068958A 2013-03-28 2013-03-28 中空構造体の製造方法 Pending JP2014188656A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013068958A JP2014188656A (ja) 2013-03-28 2013-03-28 中空構造体の製造方法
KR1020157026106A KR20150135287A (ko) 2013-03-28 2014-03-17 중공 구조체의 제조 방법
US14/777,778 US20160280536A1 (en) 2013-03-28 2014-03-17 Method for Manufacturing Hollow Structure
PCT/JP2014/057182 WO2014156782A1 (ja) 2013-03-28 2014-03-17 中空構造体の製造方法
TW103111560A TW201445615A (zh) 2013-03-28 2014-03-27 中空結構體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013068958A JP2014188656A (ja) 2013-03-28 2013-03-28 中空構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2014188656A true JP2014188656A (ja) 2014-10-06

Family

ID=51623763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013068958A Pending JP2014188656A (ja) 2013-03-28 2013-03-28 中空構造体の製造方法

Country Status (5)

Country Link
US (1) US20160280536A1 (ja)
JP (1) JP2014188656A (ja)
KR (1) KR20150135287A (ja)
TW (1) TW201445615A (ja)
WO (1) WO2014156782A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201060A (ja) * 2016-05-08 2017-11-09 東京エレクトロン株式会社 重合化学蒸着を使用して平坦化層を堆積させる方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509695B (zh) 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
TWI661072B (zh) 2014-02-04 2019-06-01 荷蘭商Asm Ip控股公司 金屬、金屬氧化物與介電質的選擇性沈積
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
KR20170013939A (ko) * 2014-05-29 2017-02-07 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 공극 형성용 조성물, 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조방법
TWI673799B (zh) * 2015-02-13 2019-10-01 台灣東電化股份有限公司 封模樹脂型模組的封裝結構及其封裝方法
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
KR102182550B1 (ko) 2016-04-18 2020-11-25 에이에스엠 아이피 홀딩 비.브이. 유도된 자기-조립층을 기판 상에 형성하는 방법
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN115233183B (zh) 2017-05-16 2025-01-10 Asmip控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー.ブイ. 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー.ブイ. 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TWI862807B (zh) 2020-03-30 2024-11-21 荷蘭商Asm Ip私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TWI865747B (zh) 2020-03-30 2024-12-11 荷蘭商Asm Ip私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005305607A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd 微小機械素子の製造方法および当該微小機械素子を備えた物品
WO2010005062A1 (ja) * 2008-07-09 2010-01-14 国立大学法人東北大学 機能デバイス及びその製造方法
JP2011083881A (ja) * 2009-10-19 2011-04-28 Toshiba Corp Memsデバイスの製造方法、memsデバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241707B2 (en) * 2005-02-17 2007-07-10 Intel Corporation Layered films formed by controlled phase segregation
US7600856B2 (en) * 2006-12-12 2009-10-13 Eastman Kodak Company Liquid ejector having improved chamber walls
US8279572B2 (en) * 2008-06-23 2012-10-02 International Business Machines Corporation Structure for an on-chip high frequency electro-static discharge device
US8119531B1 (en) * 2011-01-26 2012-02-21 International Business Machines Corporation Mask and etch process for pattern assembly
CN103091747B (zh) * 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005305607A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd 微小機械素子の製造方法および当該微小機械素子を備えた物品
WO2010005062A1 (ja) * 2008-07-09 2010-01-14 国立大学法人東北大学 機能デバイス及びその製造方法
JP2011083881A (ja) * 2009-10-19 2011-04-28 Toshiba Corp Memsデバイスの製造方法、memsデバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201060A (ja) * 2016-05-08 2017-11-09 東京エレクトロン株式会社 重合化学蒸着を使用して平坦化層を堆積させる方法
KR20170126101A (ko) * 2016-05-08 2017-11-16 도쿄엘렉트론가부시키가이샤 중합 화학 증착을 이용한 평탄화 층의 증착 방법
US10115586B2 (en) 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition
KR101996719B1 (ko) * 2016-05-08 2019-07-04 도쿄엘렉트론가부시키가이샤 중합 화학 증착을 이용한 평탄화 층의 증착 방법

Also Published As

Publication number Publication date
US20160280536A1 (en) 2016-09-29
KR20150135287A (ko) 2015-12-02
TW201445615A (zh) 2014-12-01
WO2014156782A1 (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
WO2014156782A1 (ja) 中空構造体の製造方法
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
JP5484817B2 (ja) パターン形成方法及び半導体装置の製造方法
TWI570516B (zh) 硬化光阻之紫外線輔助剝離以建立用於定向自組裝之化學模板
KR100904330B1 (ko) 패턴 형성 방법
TWI412081B (zh) 用以允許於基體上進行選擇性區域鍍敷之方法
US8946080B2 (en) Pattern transfer method
CN111819497B (zh) 构建3d功能性光学材料堆叠结构的方法
JP2011512646A (ja) 基板の表面を局部エッチングする方法
TWI609237B (zh) 形成用於半導體元件之目標圖案的方法
KR20060009227A (ko) 반도체장치의 제조방법
TWI714665B (zh) 將涉及定向自組裝製程的基板圖案化的方法
JPWO2004114388A1 (ja) 半導体装置の製造方法
KR100413334B1 (ko) 모세관 효과를 이용한 미세 패턴 형성 방법
CN108231547B (zh) 半导体装置的形成方法
US20160035565A1 (en) Methods for fabricating integrated circuits using directed self-assembly chemoepitaxy
JP2018160537A (ja) パターン形成方法
CN103035510A (zh) 接触通孔刻蚀方法
JP6140616B2 (ja) ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー
CN108346573B (zh) 一种半导体器件的制备方法
KR100734664B1 (ko) 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법
JP2017055021A (ja) パターン形成方法
JP4786867B2 (ja) 毛管力を用いて基板上に微細パターンを形成する方法
KR100407601B1 (ko) 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207