[go: up one dir, main page]

JP2014176267A - Load control device - Google Patents

Load control device Download PDF

Info

Publication number
JP2014176267A
JP2014176267A JP2013049510A JP2013049510A JP2014176267A JP 2014176267 A JP2014176267 A JP 2014176267A JP 2013049510 A JP2013049510 A JP 2013049510A JP 2013049510 A JP2013049510 A JP 2013049510A JP 2014176267 A JP2014176267 A JP 2014176267A
Authority
JP
Japan
Prior art keywords
circuit
varistor
voltage
diode
load control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013049510A
Other languages
Japanese (ja)
Inventor
Takashi Kishida
貴司 岸田
Kiyoshi Goto
潔 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013049510A priority Critical patent/JP2014176267A/en
Priority to PCT/JP2014/001221 priority patent/WO2014141634A1/en
Publication of JP2014176267A publication Critical patent/JP2014176267A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

【課題】雷サージに起因する半導体スイッチング素子のサージ破壊を抑制可能な負荷制御装置を提供する。
【解決手段】負荷制御装置１０は、半導体スイッチング素子１７を有する主開閉部１と、制御回路４と、保護回路５とを備える。保護回路５は、バリスタ回路１８とダイオード回路８を有する。バリスタ回路１８は、バリスタ７および第１コンデンサ６の並列回路を有する。ダイオード回路８は、第２コンデンサ９、第１ツェナーダイオード１１および第２ツェナーダイオード１２の直列回路を有する。第１ツェナーダイオード１１のアノードは、第２コンデンサ９を介して第２ツェナーダイオード１２のアノードに接続される。バリスタ回路１８およびダイオード回路８は、主開閉部１に並列接続される。ダイオード回路８における雷サージに対する応答時間は、バリスタ７における前記雷サージに対する応答時間よりも短い。
【選択図】図１A load control device capable of suppressing a surge breakdown of a semiconductor switching element caused by a lightning surge is provided.
A load control device includes a main switching unit having a semiconductor switching element, a control circuit, and a protection circuit. The protection circuit 5 includes a varistor circuit 18 and a diode circuit 8. The varistor circuit 18 has a parallel circuit of the varistor 7 and the first capacitor 6. The diode circuit 8 has a series circuit of a second capacitor 9, a first Zener diode 11, and a second Zener diode 12. The anode of the first Zener diode 11 is connected to the anode of the second Zener diode 12 via the second capacitor 9. The varistor circuit 18 and the diode circuit 8 are connected to the main switching unit 1 in parallel. The response time to the lightning surge in the diode circuit 8 is shorter than the response time to the lightning surge in the varistor 7.
[Selection] Figure 1

Description

本発明は、負荷制御装置に関するものである。   The present invention relates to a load control device.

従来から、図８に示す構成を有する負荷制御装置６０が提案されている（特許文献１）。   Conventionally, a load control device 60 having a configuration shown in FIG. 8 has been proposed (Patent Document 1).

負荷制御装置６０は、主開閉部６１と、整流部６２と、制御部６３と、第１電源部６４と、第２電源部７１と、第３電源部６５とを備えている。特許文献１には、負荷制御装置６０が、交流電源６９から負荷７０への給電路に設けられている旨が記載されている。   The load control device 60 includes a main opening / closing part 61, a rectifying part 62, a control part 63, a first power supply part 64, a second power supply part 71, and a third power supply part 65. Patent Document 1 describes that the load control device 60 is provided in the power supply path from the AC power supply 69 to the load 70.

主開閉部６１は、負荷７０に対して電源の供給を制御する。また、主開閉部６１は、トランジスタ構造のスイッチ素子６６を有している。制御部６３は、上述の負荷制御装置６０の全体を制御する。第１電源部６４は、制御部６３に安定した電源を供給する。第２電源部７１は、負荷７０への電力停止状態のときに第１電源部６４へ電力を供給する。第３電源部６５は、負荷７０への電力供給が行われているときに第１電源部６４へ電力を供給する。特許文献１には、制御部６３が、主開閉部６１を導通または非導通とさせる旨が記載されている。また、特許文献１には、主開閉部６１に、バリスタ６７が並列接続されている旨が記載されている。そして、特許文献１には、バリスタ６７に、コンデンサ６８が並列接続されている旨が記載されている。   The main opening / closing part 61 controls the supply of power to the load 70. The main opening / closing part 61 includes a switch element 66 having a transistor structure. The control unit 63 controls the entire load control device 60 described above. The first power supply unit 64 supplies stable power to the control unit 63. The second power supply unit 71 supplies power to the first power supply unit 64 when the power to the load 70 is stopped. The third power supply unit 65 supplies power to the first power supply unit 64 when power is supplied to the load 70. Patent Document 1 describes that the control unit 63 makes the main opening / closing unit 61 conductive or non-conductive. Further, Patent Document 1 describes that a varistor 67 is connected in parallel to the main opening / closing part 61. Patent Document 1 describes that a capacitor 68 is connected in parallel to a varistor 67.

特開２０１０−１４６５２７号公報JP 2010-146527 A

負荷制御装置６０では、バリスタ６７を主開閉部６１に並列接続しているので、例えば、負荷制御装置６０に雷サージ電圧が印加されたとき、主開閉部６１のスイッチ素子６６に流れる雷サージ電流を、バリスタ６７に分流することが可能となる。   In the load control device 60, since the varistor 67 is connected in parallel to the main switching unit 61, for example, when a lightning surge voltage is applied to the load control device 60, the lightning surge current that flows through the switch element 66 of the main switching unit 61 Can be diverted to the varistor 67.

しかしながら、バリスタ６７は、一般的に、雷サージに対する応答時間が１μｓ〜数μｓである。このため、負荷制御装置６０では、雷サージ電圧が印加されたとき、バリスタ６７に雷サージ電流が分流する前に、スイッチ素子６６がサージ破壊する可能性がある。   However, the varistor 67 generally has a response time to lightning surge of 1 μs to several μs. For this reason, in the load control device 60, when a lightning surge voltage is applied, the switch element 66 may break down before the lightning surge current is diverted to the varistor 67.

本発明は上記事由に鑑みて為されたものであり、その目的は、雷サージに起因する半導体スイッチング素子のサージ破壊を抑制可能な負荷制御装置を提供することにある。   The present invention has been made in view of the above reasons, and an object thereof is to provide a load control device capable of suppressing surge breakdown of a semiconductor switching element caused by lightning surge.

本発明の負荷制御装置は、交流電源から負荷への給電路に設ける主開閉部を備えた負荷制御装置であって、半導体スイッチング素子を有する前記主開閉部と、前記主開閉部のオンオフを制御する制御回路と、前記半導体スイッチング素子に過電圧が印加されるのを抑制する保護回路とを備え、前記保護回路は、バリスタ回路とダイオード回路とを有し、前記バリスタ回路は、バリスタおよび第１コンデンサの並列回路を有し、前記ダイオード回路は、第２コンデンサ、第１ツェナーダイオードおよび第２ツェナーダイオードの直列回路を有し、前記第１ツェナーダイオードのアノード側は、前記第２コンデンサを介して、前記第２ツェナーダイオードのアノード側に接続され、前記バリスタ回路および前記ダイオード回路の各々は、前記主開閉部に並列接続されており、前記ダイオード回路における雷サージに対する応答時間は、前記バリスタにおける前記雷サージに対する応答時間よりも短いことを特徴とする。   The load control device of the present invention is a load control device including a main switching unit provided in a power supply path from an AC power supply to a load, and controls the main switching unit having a semiconductor switching element and on / off of the main switching unit. A control circuit that suppresses application of an overvoltage to the semiconductor switching element, the protection circuit including a varistor circuit and a diode circuit, and the varistor circuit includes a varistor and a first capacitor. The diode circuit has a series circuit of a second capacitor, a first Zener diode, and a second Zener diode, and the anode side of the first Zener diode is connected via the second capacitor. The varistor circuit and the diode circuit are connected to the anode side of the second Zener diode, and Are connected in parallel to the parts, response time to lightning surges in the diode circuit being shorter than the response time for the lightning surge in the varistor.

この負荷制御装置において、前記第１ツェナーダイオードのツェナー電圧は、前記第２ツェナーダイオードのツェナー電圧と同じ大きさで、且つ、前記バリスタのバリスタ電圧よりも小さく、且つ、前記交流電源からの交流電圧の波高値よりも大きく、前記バリスタ電圧は、前記半導体スイッチング素子の耐圧よりも小さいことが好ましい。   In this load control device, the Zener voltage of the first Zener diode is the same as the Zener voltage of the second Zener diode, is smaller than the varistor voltage of the varistor, and is an AC voltage from the AC power source. Preferably, the varistor voltage is smaller than the withstand voltage of the semiconductor switching element.

この負荷制御装置において、前記第２コンデンサの静電容量は、前記第１ツェナーダイオードおよび前記第２ツェナーダイオードと前記第２コンデンサとで決まる時定数が、前記バリスタの前記応答時間よりも短くなるように、設定されることが好ましい。   In this load control device, the capacitance of the second capacitor is such that the time constant determined by the first Zener diode and the second Zener diode and the second capacitor is shorter than the response time of the varistor. Is preferably set.

本発明の負荷制御装置においては、雷サージに起因する半導体スイッチング素子のサージ破壊を抑制可能となる。   In the load control device of the present invention, the surge breakdown of the semiconductor switching element due to the lightning surge can be suppressed.

実施形態１の負荷制御装置の回路図である。1 is a circuit diagram of a load control device according to a first embodiment. 実施形態１の負荷制御装置の動作説明図である。FIG. 3 is an operation explanatory diagram of the load control device of the first embodiment. 比較例の負荷制御装置の回路図である。It is a circuit diagram of the load control apparatus of a comparative example. 比較例の負荷制御装置に関し、雷サージ試験の説明図である。It is explanatory drawing of a lightning surge test regarding the load control apparatus of a comparative example. 比較例の負荷制御装置の動作説明図である。It is operation | movement explanatory drawing of the load control apparatus of a comparative example. 実施形態２の負荷制御装置の回路図である。It is a circuit diagram of the load control apparatus of Embodiment 2. 実施形態２の負荷制御装置の動作説明図である。FIG. 10 is an operation explanatory diagram of the load control device of the second embodiment. 従来例の負荷制御装置の回路図である。It is a circuit diagram of the load control apparatus of a prior art example.

（実施形態１）
以下、本実施形態の負荷制御装置について、図１を参照しながら説明する。 (Embodiment 1)
Hereinafter, the load control device of the present embodiment will be described with reference to FIG.

本実施形態の負荷制御装置１０は、交流電源２０から負荷２１への給電路に設ける主開閉部１を備えたものである。なお、交流電源２０は、例えば、商用電源である。また、負荷２１は、例えば、照明負荷である。また、主開閉部１は、上記給電路を開閉するものである。   The load control device 10 according to the present embodiment includes a main opening / closing unit 1 provided in a power supply path from an AC power supply 20 to a load 21. Note that the AC power supply 20 is, for example, a commercial power supply. The load 21 is, for example, an illumination load. The main opening / closing unit 1 opens and closes the power feeding path.

負荷制御装置１０は、上述の主開閉部１と、制御回路４と、保護回路５とを備えている。   The load control device 10 includes the main opening / closing unit 1, the control circuit 4, and the protection circuit 5 described above.

主開閉部１は、２個の半導体スイッチング素子１７，１７を有している。半導体スイッチング素子１７としては、例えば、エンハンスメント型（ノーマリオフ型）のｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いることができる。本実施形態では、２個の半導体スイッチング素子１７，１７が、互いのソース電極同士を接続して逆直列接続されている。また、本実施形態では、各半導体スイッチング素子１７の耐圧が、互いに等しくなるように設定されている。なお、本実施形態では、各半導体スイッチング素子１７のソース電極同士を接続しているが、各半導体スイッチング素子１７のドレイン電極同士を接続してもよい。また、本実施形態では、主開閉部１として、例えば、双方向半導体スイッチング素子を用いてもよい。双方向半導体スイッチング素子とは、２個の主端子と、これら２個の主端子間に流れる電流の向きを制御するための２個の制御端子とを備えたものである。また、本実施形態では、２個の半導体スイッチング素子１７，１７を逆直列接続しているが、２個の半導体スイッチング素子１７，１７を逆並列接続してもよい。   The main switching unit 1 has two semiconductor switching elements 17 and 17. As the semiconductor switching element 17, for example, an enhancement type (normally off type) n-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) can be used. In this embodiment, two semiconductor switching elements 17 and 17 are connected in reverse series by connecting the source electrodes to each other. In the present embodiment, the breakdown voltages of the semiconductor switching elements 17 are set to be equal to each other. In this embodiment, the source electrodes of the semiconductor switching elements 17 are connected to each other, but the drain electrodes of the semiconductor switching elements 17 may be connected to each other. In the present embodiment, for example, a bidirectional semiconductor switching element may be used as the main switching unit 1. The bidirectional semiconductor switching element is provided with two main terminals and two control terminals for controlling the direction of current flowing between the two main terminals. In the present embodiment, the two semiconductor switching elements 17 and 17 are connected in reverse series, but the two semiconductor switching elements 17 and 17 may be connected in reverse parallel.

制御回路４は、主開閉部１と電気的に接続されている。具体的に説明すると、制御回路４は、各半導体スイッチング素子１７のゲート電極と電気的に接続されている。   The control circuit 4 is electrically connected to the main opening / closing part 1. More specifically, the control circuit 4 is electrically connected to the gate electrode of each semiconductor switching element 17.

また、制御回路４は、主開閉部１のオンオフを制御する。制御回路４は、主開閉部１をオンさせることで上記給電路を閉成させる。また、制御回路４は、主開閉部１をオフさせることで上記給電路を開成させる。この制御回路４は、例えば、マイクロコンピュータに適宜のプログラムを搭載することにより構成することができる。プログラムは、例えば、マイクロコンピュータに予め設けられたメモリ（図示せず）に記憶されている。   Further, the control circuit 4 controls on / off of the main opening / closing part 1. The control circuit 4 closes the feeding path by turning on the main opening / closing part 1. Further, the control circuit 4 opens the power feeding path by turning off the main opening / closing part 1. The control circuit 4 can be configured, for example, by mounting an appropriate program on a microcomputer. For example, the program is stored in a memory (not shown) provided in advance in the microcomputer.

保護回路５は、各半導体スイッチング素子１７に過電圧が印加されるのを抑制する。また、保護回路５は、バリスタ回路１８と第１ダイオード回路８とを有している。   The protection circuit 5 suppresses an overvoltage from being applied to each semiconductor switching element 17. The protection circuit 5 includes a varistor circuit 18 and a first diode circuit 8.

バリスタ回路１８は、バリスタ７および第１コンデンサ６の並列回路を有している。また、バリスタ回路１８は、主開閉部１に並列接続されている。   The varistor circuit 18 has a parallel circuit of the varistor 7 and the first capacitor 6. The varistor circuit 18 is connected in parallel to the main opening / closing part 1.

第１ダイオード回路８は、第２コンデンサ９と２個のツェナーダイオード１１，１２とを有している。なお、本実施形態では、ツェナーダイオード１１およびツェナーダイオード１２が、第１ツェナーダイオードおよび第２ツェナーダイオードを構成している。   The first diode circuit 8 includes a second capacitor 9 and two Zener diodes 11 and 12. In the present embodiment, the Zener diode 11 and the Zener diode 12 constitute a first Zener diode and a second Zener diode.

また、第１ダイオード回路８は、第２コンデンサ９、第１ツェナーダイオード１１および第２ツェナーダイオード１２の直列回路を有している。   The first diode circuit 8 has a series circuit of a second capacitor 9, a first Zener diode 11, and a second Zener diode 12.

第１ツェナーダイオード１１のアノード側は、第２コンデンサ９を介して、第２ツェナーダイオード１２のアノード側に接続されている。本実施形態では、各ツェナーダイオード１１，１２のツェナー電圧が、互いに等しくなるように設定されている。   The anode side of the first Zener diode 11 is connected to the anode side of the second Zener diode 12 via the second capacitor 9. In the present embodiment, the Zener voltages of the Zener diodes 11 and 12 are set to be equal to each other.

第１ダイオード回路８は、主開閉部１に並列接続されている。   The first diode circuit 8 is connected to the main switching unit 1 in parallel.

また、負荷制御装置１０は、整流平滑回路２と、電源回路３とを備えている。   The load control device 10 includes a rectifying / smoothing circuit 2 and a power supply circuit 3.

整流平滑回路２は、交流電源２０から負荷２１への給電路に設けられる。この整流平滑回路２は、交流電源２０からの交流電圧を整流および平滑する。整流平滑回路２は、例えば、４個のダイオードにより構成されたダイオードブリッジ（図示せず）と、平滑コンデンサ（図示せず）とで構成することができる。   The rectifying / smoothing circuit 2 is provided in a power feeding path from the AC power supply 20 to the load 21. The rectifying / smoothing circuit 2 rectifies and smoothes the AC voltage from the AC power supply 20. The rectifying / smoothing circuit 2 can be constituted by, for example, a diode bridge (not shown) constituted by four diodes and a smoothing capacitor (not shown).

電源回路３は、整流平滑回路２と電気的に接続されている。また、電源回路３は、制御回路４と電気的に接続されている。   The power supply circuit 3 is electrically connected to the rectifying / smoothing circuit 2. The power supply circuit 3 is electrically connected to the control circuit 4.

電源回路３は、整流平滑回路２により整流および平滑された直流電圧から所定の直流電圧を生成して制御回路４に供給する。電源回路３としては、例えば、ＤＣ／ＤＣコンバータなどを用いることができる。   The power supply circuit 3 generates a predetermined DC voltage from the DC voltage rectified and smoothed by the rectifying and smoothing circuit 2 and supplies it to the control circuit 4. As the power supply circuit 3, for example, a DC / DC converter or the like can be used.

ところで、本実施形態の負荷制御装置１０では、第１ダイオード回路８における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短く設定してある。具体的に説明すると、負荷制御装置１０では、各ツェナーダイオード１１，１２のツェナー電圧を、バリスタ７のバリスタ電圧よりも小さく、且つ、交流電源２０からの交流電圧の波高値よりも大きく設定している。また、負荷制御装置１０では、バリスタ７のバリスタ電圧を、各半導体スイッチング素子１７の耐圧よりも小さく設定している。   By the way, in the load control apparatus 10 of this embodiment, the response time with respect to the lightning surge in the 1st diode circuit 8 is set shorter than the response time with respect to the lightning surge in the varistor 7. FIG. Specifically, in the load control device 10, the Zener voltage of each Zener diode 11, 12 is set to be smaller than the varistor voltage of the varistor 7 and larger than the peak value of the AC voltage from the AC power supply 20. Yes. In the load control device 10, the varistor voltage of the varistor 7 is set smaller than the withstand voltage of each semiconductor switching element 17.

また、負荷制御装置１０では、第２コンデンサ９の静電容量を、第１ツェナーダイオード１１および第２ツェナーダイオード１２と第２コンデンサ９とで決まる時定数が、バリスタ７における雷サージに対する応答時間よりも短くなるように、設定してある。   Further, in the load control device 10, the time constant determined by the first Zener diode 11, the second Zener diode 12, and the second capacitor 9 is set to the capacitance of the second capacitor 9 from the response time to the lightning surge in the varistor 7. Is set to be shorter.

以下、本実施形態の負荷制御装置１０において交流電源２０からの交流電圧に雷サージ電圧が重畳されたときの動作について、図２に基づいて説明するが、各半導体スイッチング素子１７がオフ状態であるものとして説明する。ここにおいて、図２は、交流電源２０からの交流電圧に雷サージ電圧が重畳されたときに関し、回路シミュレータを用いて求めた負荷制御装置１０の特性例を表している。また、図２中の左側の縦軸は、電圧値を表している。また、図２中の右側の縦軸は、電流値を表している。また、図２中の横軸は、交流電源２０からの交流電圧に雷サージ電圧が重畳されたときからの時間を表している。また、図２中の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、主開閉部１に印加された電圧、負荷２１に流れる電流、主開閉部１に流れる電流、バリスタ７に流れる電流、第１ダイオード回路８に流れる電流をそれぞれ表している。また、上記回路シミュレータでは、ＩＥＣ６０６６９−２−１−１９９６に規定された規格に準じて、雷サージ電圧を、＋１ｋＶに設定している。また、上記回路シミュレータでは、交流電源２０からの交流電圧に雷サージ電圧を重畳させる条件として、ノーマルモード印加としている。また、上記回路シミュレータでは、ＩＥＣ６０６６９−２−１−１９９６に規定された規格に準じて、交流電源２０からの交流電圧（本実施形態では、２００Ｖ）に雷サージ電圧を同期させる位相角を、＋９０°に設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波頭長を、１．２μｓに設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波尾長を、５０μｓに設定している。また、上記回路シミュレータでは、図２中の０μｓの時点で、交流電源２０からの交流電圧に雷サージ電圧を重畳している。なお、規約波頭長および規約波尾長は、例えば、ＩＥＣ６１０００−４−５−ＥＤ．２に定義されている。また、ノーマルモード印加については、例えば、ＩＥＣ６１０００−４−５−ＥＤ．２に例示されている。   Hereinafter, the operation when the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20 in the load control device 10 of the present embodiment will be described based on FIG. 2, but each semiconductor switching element 17 is in the OFF state. It will be explained as a thing. Here, FIG. 2 represents a characteristic example of the load control device 10 obtained using a circuit simulator when a lightning surge voltage is superimposed on the AC voltage from the AC power supply 20. Also, the left vertical axis in FIG. 2 represents the voltage value. The vertical axis on the right side in FIG. 2 represents the current value. Also, the horizontal axis in FIG. 2 represents the time from when the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20. 2, (a), (b), (c), (d), and (e) are the voltage applied to the main switching unit 1, the current flowing through the load 21, and the current flowing through the main switching unit 1, respectively. , Current flowing through the varistor 7 and current flowing through the first diode circuit 8 are shown. In the circuit simulator, the lightning surge voltage is set to +1 kV according to the standard defined in IEC60669-2-1-1996. In the circuit simulator, the normal mode is applied as a condition for superimposing the lightning surge voltage on the AC voltage from the AC power supply 20. In the circuit simulator, the phase angle for synchronizing the lightning surge voltage to the AC voltage (200 V in the present embodiment) from the AC power supply 20 is +90 according to the standard defined in IEC60669-2-1-1996. It is set to °. Further, in the above circuit simulator, the standard wavefront length of the voltage waveform of the lightning surge voltage is set to 1.2 μs. In the circuit simulator, the normal wave tail length of the voltage waveform of the lightning surge voltage is set to 50 μs. In the circuit simulator, the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20 at 0 μs in FIG. The rule wave head length and the rule wave tail length are, for example, IEC61000-4-5-ED. 2 is defined. As for normal mode application, for example, IEC61000-4-5-ED. 2 is exemplified.

本実施形態の負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、図２に示すように、主開閉部１、第１ダイオード回路８、バリスタ７という順番で電流が流れる。具体的に説明すると、負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、図２中の（ａ）に示すように、主開閉部１に印加された電圧（主開閉部１の両端電圧）が上昇する。これにより、負荷制御装置１０では、主開閉部１の各半導体スイッチング素子１７がオフ状態からオン状態となり、主開閉部１に電流（雷サージ電流）が流れる（図２中の（ｃ）参照）。本実施形態では、＋１ｋＶの雷サージ電圧が印加されると、主開閉部１に印加された電圧が、略３００Ｖ程度、上昇する。   In the load control device 10 of the present embodiment, for example, when a lightning surge voltage is applied, a current flows in the order of the main switching unit 1, the first diode circuit 8, and the varistor 7, as shown in FIG. Specifically, in the load control device 10, for example, when a lightning surge voltage is applied, as shown in FIG. 2A, the voltage applied to the main switching unit 1 (the main switching unit 1 The voltage at both ends rises. Thereby, in the load control device 10, each semiconductor switching element 17 of the main switching unit 1 is switched from the OFF state to the ON state, and a current (lightning surge current) flows through the main switching unit 1 (see (c) in FIG. 2). . In the present embodiment, when a lightning surge voltage of +1 kV is applied, the voltage applied to the main switching unit 1 rises by about 300V.

第１ダイオード回路８では、＋１ｋＶの雷サージ電圧が印加された場合、主開閉部１に印加された電圧が上昇すると、主開閉部１に流れる雷サージ電流に対して順方向である第２ツェナーダイオード１２のツェナー電圧が、低下する。本実施形態では、主開閉部１に印加された電圧が上昇すると、第２ツェナーダイオード１２のツェナー電圧が、１Ｖ程度、低下する。   In the first diode circuit 8, when a lightning surge voltage of +1 kV is applied, a second Zener that is forward with respect to the lightning surge current flowing in the main switching unit 1 when the voltage applied to the main switching unit 1 rises. The Zener voltage of the diode 12 decreases. In the present embodiment, when the voltage applied to the main switching unit 1 increases, the Zener voltage of the second Zener diode 12 decreases by about 1V.

また、第１ダイオード回路８では、＋１ｋＶの雷サージ電圧が印加された場合、主開閉部１に印加された電圧が上昇すると、主開閉部１に流れる雷サージ電流に対して逆方向である第１ツェナーダイオード１１の両端間に、主開閉部１の両端電圧が印加される。そして、第１ダイオード回路８では、主開閉部１の両端電圧が第１ツェナーダイオード１１のツェナー電圧よりも大きくなったとき、第１ツェナーダイオード１１に電流（ツェナー電流）が流れる（図２中の（ｅ）参照）。これにより、本実施形態の負荷制御装置１０では、主開閉部１に流れる雷サージ電流を、第１ダイオード回路８に分流することが可能となる。   Further, in the first diode circuit 8, when a lightning surge voltage of +1 kV is applied, when the voltage applied to the main switching unit 1 rises, the first diode circuit 8 has a reverse direction to the lightning surge current flowing in the main switching unit 1. A voltage between both ends of the main switching unit 1 is applied between both ends of the 1 Zener diode 11. In the first diode circuit 8, when the voltage across the main switching unit 1 becomes larger than the Zener voltage of the first Zener diode 11, a current (Zener current) flows through the first Zener diode 11 (in FIG. 2). (See (e)). Thereby, in the load control device 10 of the present embodiment, the lightning surge current flowing through the main switching unit 1 can be shunted to the first diode circuit 8.

また、第１ダイオード回路８では、第１ツェナーダイオード１１にツェナー電流が流れると、第２コンデンサ９に電荷が蓄積され、第２コンデンサ９が充電される。そして、第１ダイオード回路８では、第２コンデンサ９が満充電されると、第１ツェナーダイオード１１に流れるツェナー電流が、第２コンデンサ９が満充電された時のツェナー電流の電流値以上流れなくなる。なお、第１ツェナーダイオード１１に流れるツェナー電流の波高値は、１０Ａである。また、第１ツェナーダイオード１１に流れるツェナー電流の波高値は、第２コンデンサ９に蓄積される電荷量によって決まる。要するに、第１ツェナーダイオード１１に流れるツェナー電流の波高値は、第２コンデンサ９の静電容量によって決まる。   In the first diode circuit 8, when a Zener current flows through the first Zener diode 11, charges are accumulated in the second capacitor 9 and the second capacitor 9 is charged. In the first diode circuit 8, when the second capacitor 9 is fully charged, the Zener current flowing through the first Zener diode 11 does not flow more than the current value of the Zener current when the second capacitor 9 is fully charged. . The peak value of the Zener current flowing through the first Zener diode 11 is 10A. In addition, the peak value of the Zener current flowing through the first Zener diode 11 is determined by the amount of charge accumulated in the second capacitor 9. In short, the peak value of the Zener current flowing through the first Zener diode 11 is determined by the capacitance of the second capacitor 9.

負荷制御装置１０では、第２コンデンサ９の静電容量を、第１ダイオード回路８に流れる電流の電流値が規定値（本実施形態では、１０Ａ）以下となるように設定することによって、第１ダイオード回路８が故障するのを抑制することが可能となる。   In the load control device 10, the capacitance of the second capacitor 9 is set so that the current value of the current flowing through the first diode circuit 8 is equal to or less than a specified value (10 A in this embodiment). It is possible to suppress the failure of the diode circuit 8.

また、本実施形態の負荷制御装置１０では、＋１ｋＶの雷サージ電圧が印加された場合、主開閉部１に印加された電圧が上昇すると、第１ツェナーダイオード１１にツェナー電流が流れた後で、主開閉部１の両端電圧がバリスタ７のバリスタ電圧よりも大きくなったとき、バリスタ７に電流（バリスタ電流）が流れる（図２中の（ｄ）参照）。これにより、本実施形態の負荷制御装置１０では、主開閉部１に流れる雷サージ電流を、バリスタ回路１８にも分流することが可能となる。   Further, in the load control device 10 of the present embodiment, when a lightning surge voltage of +1 kV is applied, when the voltage applied to the main switching unit 1 rises, a Zener current flows through the first Zener diode 11, When the voltage across the main switching unit 1 becomes larger than the varistor voltage of the varistor 7, a current (varistor current) flows through the varistor 7 (see (d) in FIG. 2). Thereby, in the load control device 10 of the present embodiment, the lightning surge current flowing through the main switching unit 1 can be shunted to the varistor circuit 18.

また、負荷制御装置１０では、バリスタ７にバリスタ電流が流れると、バリスタ７のインピーダンスが、主開閉部１および第１ダイオード回路８それぞれのインピーダンスよりも小さくなる。これにより、負荷制御装置１０では、主開閉部１に流れる雷サージ電流のほとんどを、バリスタ７に分流することが可能となる。よって、本実施形態の負荷制御装置１０では、雷サージ電圧が印加されたとき、各半導体スイッチング素子１７のサージ破壊（具体的には、アバランシェ破壊、または絶縁破壊）を抑制することが可能となる。   In the load control device 10, when a varistor current flows through the varistor 7, the impedance of the varistor 7 becomes smaller than the impedances of the main switching unit 1 and the first diode circuit 8. Thereby, in the load control device 10, most of the lightning surge current flowing through the main switching unit 1 can be shunted to the varistor 7. Therefore, in the load control device 10 of the present embodiment, when a lightning surge voltage is applied, surge breakdown (specifically, avalanche breakdown or dielectric breakdown) of each semiconductor switching element 17 can be suppressed. .

また、負荷制御装置１０では、第１ダイオード回路８における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短くしている。これにより、負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、バリスタ７が応答する前に、第１ダイオード回路８を応答させることが可能となる。よって、負荷制御装置１０では、図８に示す構成を有する従来例の負荷制御装置６０に比べて、各半導体スイッチング素子１７のサージ破壊を抑制することが可能となる。   In the load control device 10, the response time for the lightning surge in the first diode circuit 8 is shorter than the response time for the lightning surge in the varistor 7. Thereby, in the load control apparatus 10, for example, when a lightning surge voltage is applied, the first diode circuit 8 can be caused to respond before the varistor 7 responds. Therefore, in the load control device 10, surge breakdown of each semiconductor switching element 17 can be suppressed as compared with the conventional load control device 60 having the configuration shown in FIG. 8.

また、負荷制御装置１０では、各ツェナーダイオード１１，１２のツェナー電圧と、バリスタ７のバリスタ電圧とを、交流電源２０からの交流電圧の波高値よりも大きく設定している。これにより、負荷制御装置１０では、雷サージ電圧が印加されない場合、第１ダイオード回路８およびバリスタ回路１８が誤って動作するのを防止することが可能となる。   In the load control device 10, the Zener voltage of each of the Zener diodes 11 and 12 and the varistor voltage of the varistor 7 are set larger than the peak value of the AC voltage from the AC power supply 20. Thereby, in the load control apparatus 10, when the lightning surge voltage is not applied, it is possible to prevent the first diode circuit 8 and the varistor circuit 18 from operating erroneously.

ここにおいて、負荷制御装置１０では、−１ｋＶの雷サージ電圧が印加された場合、主開閉部１に印加された電圧が上昇すると、第２ツェナーダイオード１２の両端間に、主開閉部１の両端電圧が印加される。また、負荷制御装置１０では、主開閉部１の両端電圧が第２ツェナーダイオード１２のツェナー電圧よりも大きくなったとき、第２ツェナーダイオード１２にツェナー電流が流れる。よって、本実施形態の負荷制御装置１０では、−１ｋＶの雷サージ電圧が印加された場合であっても、主開閉部１に流れる雷サージ電流を、第１ダイオード回路８に分流することが可能となる。   Here, in the load control device 10, when a lightning surge voltage of −1 kV is applied, when the voltage applied to the main switching unit 1 rises, both ends of the main switching unit 1 are interposed between both ends of the second Zener diode 12. A voltage is applied. Further, in the load control device 10, a Zener current flows through the second Zener diode 12 when the voltage across the main switching unit 1 becomes larger than the Zener voltage of the second Zener diode 12. Therefore, in the load control device 10 of this embodiment, even when a lightning surge voltage of −1 kV is applied, the lightning surge current flowing through the main switching unit 1 can be shunted to the first diode circuit 8. It becomes.

本願発明者らは、図３に示す構成を有する比較例の負荷制御装置３０を考えた。なお、負荷制御装置３０は、負荷制御装置１０における第１ダイオード回路８を備えていない点のみが、負荷制御装置１０と相違する。   The inventors of the present application have considered a load control device 30 of a comparative example having the configuration shown in FIG. The load control device 30 is different from the load control device 10 only in that the first diode circuit 8 in the load control device 10 is not provided.

また、本願発明者らは、図４に示すように、雷サージを擬似的に発生する雷サージ試験機３１を用いて、負荷制御装置３０に雷サージ電圧を印加する雷サージ試験を行った。なお、上述の雷サージ試験では、ＩＥＣ６０６６９−２−１−１９９６に規定された規格に準じて、雷サージ電圧を＋１ｋＶに設定している。また、上述の雷サージ試験では、交流電源２０からの交流電圧に雷サージ電圧を重畳する方法として、ノーマルモード印加を用いている。また、上述の雷サージ試験では、ＩＥＣ６０６６９−２−１−１９９６に規定された規格に準じて、交流電源２０からの交流電圧に雷サージ電圧を同期させる位相角を＋９０°に設定している。   In addition, as shown in FIG. 4, the inventors of the present application performed a lightning surge test in which a lightning surge voltage is applied to the load control device 30 using a lightning surge tester 31 that artificially generates a lightning surge. In the lightning surge test described above, the lightning surge voltage is set to +1 kV according to the standard defined in IEC60669-2-1-1996. In the lightning surge test described above, normal mode application is used as a method of superimposing the lightning surge voltage on the AC voltage from the AC power supply 20. In the above-described lightning surge test, the phase angle for synchronizing the lightning surge voltage to the AC voltage from the AC power supply 20 is set to + 90 ° according to the standard defined in IEC60669-2-1-1996.

また、本願発明者らは、上述の雷サージ試験における負荷制御装置３０の特性例を、図５に表している。ここにおいて、図５中の（ｆ）、（ｇ）、（ｈ）、（ｉ）は、主開閉部１に印加された電圧、負荷２１に流れる電流、バリスタ７に流れる電流、主開閉部１に流れる電流をそれぞれ表している。また、上述の雷サージ試験では、図５中の０μｓの時点で、交流電源２０からの交流電圧（本実施形態では、２００Ｖ）に雷サージ電圧を重畳している。   In addition, the inventors of the present application show a characteristic example of the load control device 30 in the above-described lightning surge test in FIG. Here, (f), (g), (h), (i) in FIG. 5 are the voltage applied to the main switching unit 1, the current flowing through the load 21, the current flowing through the varistor 7, and the main switching unit 1 Represents the current flowing through each of the two. In the lightning surge test described above, the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20 (200 V in this embodiment) at 0 μs in FIG.

比較例の負荷制御装置３０では、雷サージ試験機３１により雷サージ電圧が印加されると、図５に示すように、主開閉部１、バリスタ７という順番で電流が流れる。また、負荷制御装置３０では、主開閉部１に流れる雷サージ電流を、バリスタ７に分流することが可能となっている。   In the load control device 30 of the comparative example, when a lightning surge voltage is applied by the lightning surge tester 31, a current flows in the order of the main switching unit 1 and the varistor 7, as shown in FIG. In the load control device 30, the lightning surge current flowing through the main switching unit 1 can be shunted to the varistor 7.

しかしながら、比較例の負荷制御装置３０では、雷サージ電圧が印加されたとき、主開閉部１に流れる雷サージ電流が、図５中の（ｉ）に示すように、負荷制御装置１０における主開閉部１に流れる雷サージ電流（図２中の（ｃ）参照）に比べて、大きくなる。   However, in the load control device 30 of the comparative example, when a lightning surge voltage is applied, the lightning surge current flowing in the main switching unit 1 is changed to the main switching in the load control device 10 as shown in (i) of FIG. It becomes larger than the lightning surge current flowing through the section 1 (see (c) in FIG. 2).

これに対して、本実施形態の負荷制御装置１０では、第１ダイオード回路８を主開閉部１に並列接続している。また、負荷制御装置１０では、第１ダイオード回路８における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短くしている。これにより、本実施形態の負荷制御装置１０では、雷サージ電圧が印加されたとき、主開閉部１に流れる雷サージ電流を、図２中の（ｃ）に示すように、負荷制御装置３０における主開閉部１に流れる雷サージ電流（図５中の（ｉ）参照）に比べて、小さくすることが可能となる。よって、負荷制御装置１０では、比較例の負荷制御装置３０に比べて、各半導体スイッチング素子１７のサージ破壊を抑制することが可能となる。   In contrast, in the load control device 10 of the present embodiment, the first diode circuit 8 is connected in parallel to the main switching unit 1. In the load control device 10, the response time for the lightning surge in the first diode circuit 8 is shorter than the response time for the lightning surge in the varistor 7. Thereby, in the load control apparatus 10 of this embodiment, when the lightning surge voltage is applied, the lightning surge current flowing through the main switching unit 1 is changed in the load control apparatus 30 as shown in (c) of FIG. Compared to the lightning surge current (see (i) in FIG. 5) flowing through the main switching unit 1, it can be made smaller. Therefore, in the load control device 10, it is possible to suppress surge breakdown of each semiconductor switching element 17 compared to the load control device 30 of the comparative example.

また、負荷制御装置１０では、第１ダイオード回路８のサージ耐量を確保するために、主開閉部１に流れる雷サージ電流が第１ダイオード回路８に分流される時間を、数μｓ程度に設定してある。本実施形態では、主開閉部１に流れる雷サージ電流が第１ダイオード回路８に分流される時間を、第１ダイオード回路８のインピーダンスにより設定している。具体的に説明すると、本実施形態では、主開閉部１に流れる雷サージ電流が第１ダイオード回路８に分流される時間を、第１ダイオード回路８の時定数（第２コンデンサ９の静電容量と、各ツェナーダイオード１１，１２の合成抵抗との積）により設定している。   Further, in the load control device 10, in order to ensure the surge withstand capability of the first diode circuit 8, the time during which the lightning surge current flowing through the main switching unit 1 is shunted to the first diode circuit 8 is set to about several μs. It is. In the present embodiment, the time during which the lightning surge current flowing through the main switching unit 1 is shunted to the first diode circuit 8 is set by the impedance of the first diode circuit 8. More specifically, in the present embodiment, the time during which the lightning surge current flowing through the main switching unit 1 is shunted to the first diode circuit 8 is defined as the time constant of the first diode circuit 8 (the capacitance of the second capacitor 9). And the product of the combined resistance of the Zener diodes 11 and 12).

なお、本実施形態では、半導体スイッチング素子１７として、ＭＯＳＦＥＴを用いているが、これを特に限定するものではなく、例えば、ＪＦＥＴ（Junction Field Effect Transistor）、ＨＦＥＴ（Heterojunction Field Effect Transistor）などを用いてもよい。また、本実施形態では、負荷２１として、照明負荷を用いているが、これを特に限定するものではない。また、本実施形態では、第１ダイオード回路８における３個の素子を、第１ツェナーダイオード１１、第２コンデンサ９、第２ツェナーダイオード１２の順序で構成しているが、この順序を特に限定するものではない。   In the present embodiment, a MOSFET is used as the semiconductor switching element 17, but this is not particularly limited. For example, a JFET (Junction Field Effect Transistor), an HFET (Heterojunction Field Effect Transistor), or the like is used. Also good. Moreover, in this embodiment, although the illumination load is used as the load 21, this is not specifically limited. In the present embodiment, the three elements in the first diode circuit 8 are configured in the order of the first Zener diode 11, the second capacitor 9, and the second Zener diode 12, but this order is particularly limited. It is not a thing.

以上説明した本実施形態の負荷制御装置１０は、交流電源２０から負荷２１への給電路に設ける主開閉部１を備えたものである。負荷制御装置１０は、半導体スイッチング素子１７を有する主開閉部１と、主開閉部１のオンオフを制御する制御回路４と、半導体スイッチング素子１７に過電圧が印加されるのを抑制する保護回路５とを備えている。保護回路５は、バリスタ回路１８とダイオード回路（第１ダイオード回路）８とを有している。バリスタ回路１８は、バリスタ７および第１コンデンサ６の並列回路を有している。ダイオード回路８は、第２コンデンサ９、第１ツェナーダイオード１１および第２ツェナーダイオード１２の直列回路を有している。第１ツェナーダイオード１１のアノード側は、第２コンデンサ９を介して、第２ツェナーダイオード１２のアノード側に接続されている。バリスタ回路１８およびダイオード回路８の各々は、主開閉部１に並列接続されている。ダイオード回路８における雷サージに対する応答時間は、バリスタ７における雷サージに対する応答時間よりも短い。これにより、本実施形態の負荷制御装置１０では、図８に示す構成を有する従来例の負荷制御装置６０に比べて、各半導体スイッチング素子１７のサージ破壊を抑制することが可能となる。   The load control device 10 of the present embodiment described above includes the main opening / closing part 1 provided in the power supply path from the AC power supply 20 to the load 21. The load control device 10 includes a main switching unit 1 having a semiconductor switching element 17, a control circuit 4 that controls on / off of the main switching unit 1, and a protection circuit 5 that suppresses application of an overvoltage to the semiconductor switching element 17. It has. The protection circuit 5 includes a varistor circuit 18 and a diode circuit (first diode circuit) 8. The varistor circuit 18 has a parallel circuit of the varistor 7 and the first capacitor 6. The diode circuit 8 has a series circuit of a second capacitor 9, a first Zener diode 11, and a second Zener diode 12. The anode side of the first Zener diode 11 is connected to the anode side of the second Zener diode 12 via the second capacitor 9. Each of the varistor circuit 18 and the diode circuit 8 is connected to the main switching unit 1 in parallel. The response time to the lightning surge in the diode circuit 8 is shorter than the response time to the lightning surge in the varistor 7. Thereby, in the load control device 10 of the present embodiment, it is possible to suppress the surge breakdown of each semiconductor switching element 17 compared to the load control device 60 of the conventional example having the configuration shown in FIG.

（実施形態２）
本実施形態の負荷制御装置１０の基本構成は、実施形態１と同じであり、図６に示すように、保護回路５が、第２ダイオード回路１３を備えている点などが実施形態１と相違する。なお、本実施形態では、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。 (Embodiment 2)
The basic configuration of the load control device 10 of the present embodiment is the same as that of the first embodiment, and as shown in FIG. 6, the protection circuit 5 includes a second diode circuit 13 and the like is different from the first embodiment. To do. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

第２ダイオード回路１３は、第３コンデンサ１４と、２個のツェナーダイオード１５，１６とを有している。なお、本実施形態では、ツェナーダイオード１５およびツェナーダイオード１６が、第３ツェナーダイオードおよび第４ツェナーダイオードを構成している。   The second diode circuit 13 includes a third capacitor 14 and two Zener diodes 15 and 16. In the present embodiment, the Zener diode 15 and the Zener diode 16 constitute a third Zener diode and a fourth Zener diode.

また、第２ダイオード回路１３は、第３コンデンサ１４、第３ツェナーダイオード１５および第４ツェナーダイオード１６の直列回路を有している。   The second diode circuit 13 has a series circuit of a third capacitor 14, a third Zener diode 15, and a fourth Zener diode 16.

第３ツェナーダイオード１５のアノード側は、第３コンデンサ１４を介して、第４ツェナーダイオード１６のアノード側に接続されている。本実施形態では、各ツェナーダイオード１５，１６のツェナー電圧が、互いに等しくなるように設定されている。   The anode side of the third Zener diode 15 is connected to the anode side of the fourth Zener diode 16 via the third capacitor 14. In the present embodiment, the Zener voltages of the Zener diodes 15 and 16 are set to be equal to each other.

第２ダイオード回路１３は、主開閉部１に並列接続されている。   The second diode circuit 13 is connected to the main switching unit 1 in parallel.

本実施形態の負荷制御装置１０では、各ツェナーダイオード１５，１６のツェナー電圧を、バリスタ７のバリスタ電圧よりも小さく、且つ、交流電源２０からの交流電圧の波高値よりも大きく設定してある。   In the load control device 10 of the present embodiment, the Zener voltages of the Zener diodes 15 and 16 are set to be smaller than the varistor voltage of the varistor 7 and larger than the peak value of the AC voltage from the AC power supply 20.

また、負荷制御装置１０では、第２ダイオード回路１３における雷サージに対する応答時間を、第１ダイオード回路８における雷サージに対する応答時間よりも短く設定してある。具体的に説明すると、負荷制御装置１０では、第３ツェナーダイオード１５および第４ツェナーダイオード１６のツェナー電圧を、第１ツェナーダイオード１１および第２ツェナーダイオード１２のツェナー電圧よりも小さく設定してある。   In the load control device 10, the response time for the lightning surge in the second diode circuit 13 is set shorter than the response time for the lightning surge in the first diode circuit 8. Specifically, in the load control device 10, the Zener voltages of the third Zener diode 15 and the fourth Zener diode 16 are set smaller than the Zener voltages of the first Zener diode 11 and the second Zener diode 12.

以下、本実施形態の負荷制御装置１０において交流電源２０からの交流電圧に雷サージ電圧が重畳されたときの動作について、図７に基づいて説明するが、各半導体スイッチング素子１７がオフ状態であるものとして説明する。また、以下では、第２ダイオード回路１３の動作が、第１ダイオード回路８の動作と同じであるため、負荷制御装置１０において交流電源２０からの交流電圧に雷サージ電圧が重畳されたときの動作を簡単に説明する。ここにおいて、図７は、交流電源２０からの交流電圧に雷サージ電圧が重畳されたときに関し、回路シミュレータを用いて求めた負荷制御装置１０の特性例を表している。また、図７中の左側の縦軸は、電圧値を表している。また、図７中の右側の縦軸は、電流値を表している。また、図７中の横軸は、交流電源２０からの交流電圧に雷サージ電圧が重畳されたときからの時間を表している。また、図７中の（ｊ）、（ｋ）、（ｌ）、（ｍ）、（ｎ）、（ｏ）は、主開閉部１に印加された電圧、負荷２１に流れる電流、バリスタ７に流れる電流、主開閉部１に流れる電流、第２ダイオード回路１３に流れる電流、第１ダイオード回路８に流れる電流をそれぞれ表している。また、上記回路シミュレータでは、ＩＥＣ６０６６９−２−１−１９９６に規定された規格に準じて、雷サージ電圧を、＋１ｋＶに設定している。また、上記回路シミュレータでは、交流電源２０からの交流電圧に雷サージ電圧を重畳させる条件として、ノーマルモード印加としている。また、上記回路シミュレータでは、ＩＥＣ６０６６９−２−１−１９９６に規定された規格に準じて、交流電源２０からの交流電圧（本実施形態では、２００Ｖ）に雷サージ電圧を同期させる位相角を、＋９０°に設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波頭長を、１．２μｓに設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波尾長を、５０μｓに設定している。また、上記回路シミュレータでは、図７中の０μｓの時点で、交流電源２０からの交流電圧に雷サージ電圧を重畳している。   Hereinafter, the operation when the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20 in the load control device 10 of the present embodiment will be described based on FIG. 7, but each semiconductor switching element 17 is in the OFF state. It will be explained as a thing. In the following, since the operation of the second diode circuit 13 is the same as the operation of the first diode circuit 8, the operation when the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20 in the load control device 10 is performed. Is briefly explained. Here, FIG. 7 represents a characteristic example of the load control device 10 obtained using a circuit simulator when a lightning surge voltage is superimposed on the AC voltage from the AC power supply 20. Also, the left vertical axis in FIG. 7 represents the voltage value. Further, the vertical axis on the right side in FIG. 7 represents the current value. The horizontal axis in FIG. 7 represents the time from when the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20. Further, (j), (k), (l), (m), (n), and (o) in FIG. 7 are the voltage applied to the main switching unit 1, the current flowing through the load 21, and the varistor 7. The current that flows, the current that flows through the main switching unit 1, the current that flows through the second diode circuit 13, and the current that flows through the first diode circuit 8 are shown. In the circuit simulator, the lightning surge voltage is set to +1 kV according to the standard defined in IEC60669-2-1-1996. In the circuit simulator, the normal mode is applied as a condition for superimposing the lightning surge voltage on the AC voltage from the AC power supply 20. In the circuit simulator, the phase angle for synchronizing the lightning surge voltage to the AC voltage (200 V in the present embodiment) from the AC power supply 20 is +90 according to the standard defined in IEC60669-2-1-1996. It is set to °. Further, in the above circuit simulator, the standard wavefront length of the voltage waveform of the lightning surge voltage is set to 1.2 μs. In the circuit simulator, the normal wave tail length of the voltage waveform of the lightning surge voltage is set to 50 μs. Further, in the circuit simulator, the lightning surge voltage is superimposed on the AC voltage from the AC power supply 20 at 0 μs in FIG.

本実施形態の負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、図７に示すように、主開閉部１、第２ダイオード回路１３、第１ダイオード回路８、バリスタ７という順番で電流が流れる。具体的に説明すると、負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、図７中の（ｊ）に示すように、主開閉部１に印加された電圧（主開閉部１の両端電圧）が上昇する。これにより、負荷制御装置１０では、主開閉部１の各半導体スイッチング素子１７がオフ状態からオン状態となり、主開閉部１に雷サージ電流が流れる（図７中の（ｍ）参照）。本実施形態では、＋１ｋＶの雷サージ電圧が印加されると、主開閉部１に印加された電圧が、略３００Ｖ程度、上昇する。   In the load control device 10 of the present embodiment, for example, when a lightning surge voltage is applied, as shown in FIG. 7, the main switching unit 1, the second diode circuit 13, the first diode circuit 8, and the varistor 7 are in this order. Current flows. Specifically, in the load control device 10, for example, when a lightning surge voltage is applied, as shown in (j) of FIG. 7, the voltage applied to the main switching unit 1 (the main switching unit 1 The voltage at both ends rises. Thereby, in the load control apparatus 10, each semiconductor switching element 17 of the main switching part 1 changes from an OFF state to an ON state, and a lightning surge current flows through the main switching part 1 (see (m) in FIG. 7). In the present embodiment, when a lightning surge voltage of +1 kV is applied, the voltage applied to the main switching unit 1 rises by about 300V.

また、負荷制御装置１０では、第２ダイオード回路１３における雷サージに対する応答時間を、第１ダイオード回路８における雷サージに対する応答時間よりも短く設定しているので、主開閉部１に印加された電圧が上昇すると、主開閉部１に流れる雷サージ電流が、第２ダイオード回路１３に分流する（図７中の（ｎ）参照）。本実施形態では、主開閉部１に流れる雷サージ電流が第２ダイオード回路１３に分流される時間を、１μｓ未満に設定してある。   In the load control device 10, the response time to the lightning surge in the second diode circuit 13 is set to be shorter than the response time to the lightning surge in the first diode circuit 8, so the voltage applied to the main switching unit 1. Rises, the lightning surge current flowing through the main switching unit 1 is shunted to the second diode circuit 13 (see (n) in FIG. 7). In the present embodiment, the time during which the lightning surge current flowing through the main switching unit 1 is shunted to the second diode circuit 13 is set to be less than 1 μs.

また、負荷制御装置１０では、第２ダイオード回路１３に電流が流れると、第３コンデンサ１４に電荷が蓄積され、第３コンデンサ１４が充電される。そして、負荷制御装置１０では、第３コンデンサ１４が満充電されると、第２ダイオード回路１３に流れる電流が、第３コンデンサ１４が満充電された時の電流の電流値以上流れなくなる。   Further, in the load control device 10, when a current flows through the second diode circuit 13, charges are accumulated in the third capacitor 14 and the third capacitor 14 is charged. In the load control device 10, when the third capacitor 14 is fully charged, the current flowing through the second diode circuit 13 does not flow more than the current value when the third capacitor 14 is fully charged.

また、負荷制御装置１０では、第１ダイオード回路８における雷サージに対する応答時間を、第２ダイオード回路１３における雷サージに対する応答時間よりも長く、且つ、バリスタ７における雷サージに対する応答時間よりも短く設定しているので、主開閉部１に流れる雷サージ電流が、第１ダイオード回路８にも分流する（図７中の（ｏ）参照）。   In the load control device 10, the response time to the lightning surge in the first diode circuit 8 is set longer than the response time to the lightning surge in the second diode circuit 13 and shorter than the response time to the lightning surge in the varistor 7. Therefore, the lightning surge current flowing through the main switching unit 1 is also shunted to the first diode circuit 8 (see (o) in FIG. 7).

また、負荷制御装置１０では、第１ダイオード回路８に電流が流れた後で、主開閉部１の両端電圧がバリスタ７のバリスタ電圧よりも大きくなったとき、主開閉部１に流れる雷サージ電流が、バリスタ回路１８にも分流する（図７中の（ｌ）参照）。そして、負荷制御装置１０では、バリスタ７にバリスタ電流が流れると、バリスタ７のインピーダンスが、主開閉部１および各ダイオード回路８，１３それぞれのインピーダンスよりも小さくなる。これにより、負荷制御装置１０では、主開閉部１に流れる雷サージ電流のほとんどを、バリスタ７に分流することが可能となる。よって、本実施形態の負荷制御装置１０では、雷サージ電圧が印加されたとき、主開閉部１に流れる雷サージ電流を、バリスタ７により吸収することが可能となるので、各半導体スイッチング素子１７のサージ破壊を抑制することが可能となる。   Further, in the load control device 10, a lightning surge current that flows through the main switching unit 1 when the voltage across the main switching unit 1 becomes larger than the varistor voltage of the varistor 7 after the current flows through the first diode circuit 8. However, the current is also diverted to the varistor circuit 18 (see (l) in FIG. 7). In the load control device 10, when a varistor current flows through the varistor 7, the impedance of the varistor 7 becomes smaller than the impedances of the main switching unit 1 and the diode circuits 8 and 13. Thereby, in the load control device 10, most of the lightning surge current flowing through the main switching unit 1 can be shunted to the varistor 7. Therefore, in the load control device 10 according to the present embodiment, when a lightning surge voltage is applied, the lightning surge current flowing through the main switching unit 1 can be absorbed by the varistor 7. It is possible to suppress surge destruction.

本実施形態の負荷制御装置１０では、第２ダイオード回路１３における雷サージに対する応答時間を、第１ダイオード回路８における雷サージに対する応答時間よりも短く設定しているので、例えば、雷サージ電圧が印加されたとき、第１ダイオード回路８が応答する前に、第２ダイオード回路１８を応答させることが可能となる。これにより、負荷制御装置１０では、実施形態１に比べて、各半導体スイッチング素子１７のサージ破壊をより抑制することが可能となる。   In the load control device 10 of the present embodiment, the response time with respect to the lightning surge in the second diode circuit 13 is set shorter than the response time with respect to the lightning surge in the first diode circuit 8, so that, for example, a lightning surge voltage is applied. Then, the second diode circuit 18 can be made to respond before the first diode circuit 8 responds. Thereby, in the load control device 10, surge breakdown of each semiconductor switching element 17 can be further suppressed as compared with the first embodiment.

また、負荷制御装置１０では、各ツェナーダイオード１５，１６のツェナー電圧を、交流電源２０からの交流電圧の波高値よりも大きく設定しているので、雷サージ電圧が印加されない場合、第２ダイオード回路１３が誤って動作するのを防止することが可能となる。   Moreover, in the load control apparatus 10, since the Zener voltage of each Zener diode 15 and 16 is set larger than the peak value of the alternating voltage from the alternating current power supply 20, when a lightning surge voltage is not applied, the second diode circuit It is possible to prevent 13 from operating erroneously.

ここにおいて、本実施形態では、第３ツェナーダイオード１５および第４ツェナーダイオード１６のツェナー電圧を、第１ツェナーダイオード１１および第２ツェナーダイオード１２のツェナー電圧よりも小さく設定しているが、これに限らず、第１ツェナーダイオード１１および第２ツェナーダイオード１２のツェナー電圧と同じ大きさに設定してもよい。ただし、各ツェナーダイオード１１，１２，１５，１６のツェナー電圧は、各ダイオード回路８，１３における雷サージに対する応答時間を、バリスタ７における雷サージに対する応答時間よりも短くするために、バリスタ７のバリスタ電圧よりも小さく、且つ、交流電源２０からの交流電圧の波高値よりも大きく設定する必要がある。   Here, in this embodiment, the Zener voltages of the third Zener diode 15 and the fourth Zener diode 16 are set smaller than the Zener voltages of the first Zener diode 11 and the second Zener diode 12, but this is not limitative. Instead, it may be set to the same magnitude as the Zener voltage of the first Zener diode 11 and the second Zener diode 12. However, the Zener voltage of each of the Zener diodes 11, 12, 15, and 16 is set so that the response time to the lightning surge in each of the diode circuits 8 and 13 is shorter than the response time to the lightning surge in the varistor 7. It is necessary to set the voltage smaller than the voltage and larger than the peak value of the AC voltage from the AC power supply 20.

以上説明した本実施形態の負荷制御装置１０では、保護回路５が、バリスタ回路１８と、２個のダイオード回路８，１３とを有している。また、負荷制御装置１０では、第２ダイオード回路１３を、主開閉部１に並列接続している。また、負荷制御装置１０では、第２ダイオード回路１３における雷サージに対する応答時間を、第１ダイオード回路８における雷サージに対する応答時間よりも短く設定している。これにより、本実施形態の負荷制御装置１０では、例えば、雷サージ電圧が印加されたとき、第１ダイオード回路８が応答する前に、第２ダイオード回路１８を応答させることが可能となる。よって、負荷制御装置１０では、実施形態１に比べて、各半導体スイッチング素子１７のサージ破壊をより抑制することが可能となる。   In the load control device 10 of the present embodiment described above, the protection circuit 5 includes the varistor circuit 18 and the two diode circuits 8 and 13. In the load control device 10, the second diode circuit 13 is connected in parallel to the main switching unit 1. In the load control device 10, the response time for the lightning surge in the second diode circuit 13 is set shorter than the response time for the lightning surge in the first diode circuit 8. Thereby, in the load control apparatus 10 of this embodiment, for example, when a lightning surge voltage is applied, the second diode circuit 18 can be made to respond before the first diode circuit 8 responds. Therefore, in the load control device 10, it is possible to further suppress the surge breakdown of each semiconductor switching element 17 as compared with the first embodiment.

また、本実施形態の負荷制御装置１０では、保護回路５が、２個のダイオード回路８，１３を有し、第２ダイオード回路１３における雷サージに対する応答時間を、第１ダイオード回路８における雷サージに対する応答時間よりも短く設定している。これにより、本実施形態の負荷制御装置１０では、実施形態１に比べて、各半導体スイッチ素子１７のサージ破壊をより抑制しながらも、保護回路５のサージ破壊を抑制することが可能となる。なお、本実施形態では、ダイオード回路の個数を、２個としているが、これに限らず、３個以上であってもよい。   Further, in the load control device 10 of the present embodiment, the protection circuit 5 includes two diode circuits 8 and 13, and the response time for the lightning surge in the second diode circuit 13 is set as the lightning surge in the first diode circuit 8. Is set shorter than the response time. Thereby, in the load control device 10 of the present embodiment, it is possible to suppress the surge breakdown of the protection circuit 5 while suppressing the surge breakdown of each semiconductor switch element 17 as compared with the first embodiment. In the present embodiment, the number of diode circuits is two, but is not limited to this, and may be three or more.

１ 主開閉部
４ 制御回路
５ 保護回路
６ 第１コンデンサ
７ バリスタ
８ 第１ダイオード回路（ダイオード回路）
９ 第２コンデンサ
１０ 負荷制御装置
１１ 第１ツェナーダイオード
１２ 第２ツェナーダイオード
１７ 半導体スイッチング素子
１８ バリスタ回路
２０ 交流電源
２１ 負荷 DESCRIPTION OF SYMBOLS 1 Main switching part 4 Control circuit 5 Protection circuit 6 1st capacitor 7 Varistor 8 1st diode circuit (diode circuit)
9 Second Capacitor 10 Load Control Device 11 First Zener Diode 12 Second Zener Diode 17 Semiconductor Switching Element 18 Varistor Circuit 20 AC Power Supply 21 Load

Claims (3)

交流電源から負荷への給電路に設ける主開閉部を備えた負荷制御装置であって、半導体スイッチング素子を有する前記主開閉部と、前記主開閉部のオンオフを制御する制御回路と、前記半導体スイッチング素子に過電圧が印加されるのを抑制する保護回路とを備え、前記保護回路は、バリスタ回路とダイオード回路とを有し、前記バリスタ回路は、バリスタおよび第１コンデンサの並列回路を有し、前記ダイオード回路は、第２コンデンサ、第１ツェナーダイオードおよび第２ツェナーダイオードの直列回路を有し、前記第１ツェナーダイオードのアノード側は、前記第２コンデンサを介して、前記第２ツェナーダイオードのアノード側に接続され、前記バリスタ回路および前記ダイオード回路の各々は、前記主開閉部に並列接続されており、前記ダイオード回路における雷サージに対する応答時間は、前記バリスタにおける前記雷サージに対する応答時間よりも短いことを特徴とする負荷制御装置。   A load control device including a main switching unit provided in a power supply path from an AC power source to a load, the main switching unit having a semiconductor switching element, a control circuit for controlling on / off of the main switching unit, and the semiconductor switching A protection circuit that suppresses application of an overvoltage to the element, the protection circuit having a varistor circuit and a diode circuit, the varistor circuit having a parallel circuit of a varistor and a first capacitor, The diode circuit includes a series circuit of a second capacitor, a first Zener diode, and a second Zener diode, and the anode side of the first Zener diode is connected to the anode side of the second Zener diode via the second capacitor. Each of the varistor circuit and the diode circuit is connected in parallel to the main switching unit. The response time for a lightning surge in the diode circuit, the load control device, characterized in that shorter than the response time for the lightning surge in the varistor. 前記第１ツェナーダイオードのツェナー電圧は、前記第２ツェナーダイオードのツェナー電圧と同じ大きさで、且つ、前記バリスタのバリスタ電圧よりも小さく、且つ、前記交流電源からの交流電圧の波高値よりも大きく、前記バリスタ電圧は、前記半導体スイッチング素子の耐圧よりも小さいことを特徴とする請求項１記載の負荷制御装置。   The Zener voltage of the first Zener diode is the same as the Zener voltage of the second Zener diode, smaller than the varistor voltage of the varistor, and larger than the peak value of the AC voltage from the AC power supply. The load control device according to claim 1, wherein the varistor voltage is smaller than a breakdown voltage of the semiconductor switching element. 前記第２コンデンサの静電容量は、前記第１ツェナーダイオードおよび前記第２ツェナーダイオードと前記第２コンデンサとで決まる時定数が、前記バリスタの前記応答時間よりも短くなるように、設定されることを特徴とする請求項１または請求項２記載の負荷制御装置。   The capacitance of the second capacitor is set so that a time constant determined by the first Zener diode, the second Zener diode, and the second capacitor is shorter than the response time of the varistor. The load control device according to claim 1 or 2, characterized by the above-mentioned.
JP2013049510A 2013-03-12 2013-03-12 Load control device Pending JP2014176267A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013049510A JP2014176267A (en) 2013-03-12 2013-03-12 Load control device
PCT/JP2014/001221 WO2014141634A1 (en) 2013-03-12 2014-03-05 Load controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013049510A JP2014176267A (en) 2013-03-12 2013-03-12 Load control device

Publications (1)

Publication Number Publication Date
JP2014176267A true JP2014176267A (en) 2014-09-22

Family

ID=51536314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013049510A Pending JP2014176267A (en) 2013-03-12 2013-03-12 Load control device

Country Status (2)

Country Link
JP (1) JP2014176267A (en)
WO (1) WO2014141634A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141119A1 (en) * 2014-03-18 2015-09-24 パナソニックＩｐマネジメント株式会社 Load control device
JP6296409B1 (en) * 2017-10-26 2018-03-20 株式会社コンド電機 Surge protection device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207647A (en) * 1990-07-20 1993-08-13 Nippon Denki Gijutsu Joho Syst Kaihatsu Kk Surge absorbing circuit
JP3954213B2 (en) * 1998-08-26 2007-08-08 株式会社コトヴェール Overvoltage protection circuit
JP5314413B2 (en) * 2008-12-22 2013-10-16 パナソニック株式会社 Load control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141119A1 (en) * 2014-03-18 2015-09-24 パナソニックＩｐマネジメント株式会社 Load control device
JP6296409B1 (en) * 2017-10-26 2018-03-20 株式会社コンド電機 Surge protection device
JP2019079742A (en) * 2017-10-26 2019-05-23 株式会社コンド電機 Surge protection apparatus

Also Published As

Publication number Publication date
WO2014141634A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US8971002B1 (en) System and method of providing isolated power to gate driving circuits in solid state fault current limiters
US9985432B2 (en) Circuit for protection against overvoltages
US20170302169A1 (en) Power converting device
US10027220B2 (en) Interleaved power supplies and corresponding control methods
EP2804278B1 (en) Self-power circuit for protecting relay
JP4983523B2 (en) Power supply circuit and earth leakage circuit breaker using the power supply circuit
US9337721B2 (en) Correction circuit limiting inrush current
EP3038223B1 (en) Load driving circuit
US8670253B2 (en) Converter protecting components against overvoltages
JP5126241B2 (en) Overvoltage protection circuit and overvoltage protection method
TWI431882B (en) Electric shock protection device
CN105098705B (en) A kind of earth leakage protective device
JP2014176267A (en) Load control device
WO2015141119A1 (en) Load control device
KR102703415B1 (en) Circuit for protecting against overcurrent and power conversion system using the same
JP5929424B2 (en) LED lighting device and lighting device using the same
JP2016101034A (en) Overvoltage protection circuit and electrical equipment with the same
CN108141030B (en) Protect circuit
JP6319456B2 (en) Earth leakage breaker
RU2551438C2 (en) Combined overvoltage protection device recording number of responses and controlling network parameters
JP2019068639A (en) Discharge device
US10474172B2 (en) Current limiter for AC load
JP6808764B2 (en) Power supply device for protective relay
JP6901509B2 (en) Impedance reduction device, power supply device, power supply, impedance reduction method and impedance reduction processing program
JP6242004B2 (en) Switching power supply

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006