JPH05207647A - Surge absorbing circuit - Google Patents
Surge absorbing circuitInfo
- Publication number
- JPH05207647A JPH05207647A JP20495791A JP20495791A JPH05207647A JP H05207647 A JPH05207647 A JP H05207647A JP 20495791 A JP20495791 A JP 20495791A JP 20495791 A JP20495791 A JP 20495791A JP H05207647 A JPH05207647 A JP H05207647A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- series
- surge
- voltage
- mov
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、サージ電圧を吸収する
ことにより、負荷に過渡的な過大電圧が印加されるのを
防ぐサージ吸収回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge absorbing circuit which absorbs a surge voltage to prevent a transient excessive voltage from being applied to a load.
【0002】[0002]
【従来の技術】図10は従来のサージ吸収回路を示す回
路図である。このサージ吸収回路は、多結晶焼結体であ
るメタルオキサイドバリス(MOV)13を負荷に並列
に接続してなる。MOVに対する要求特性としては、常
時使用する電圧値では、できるだけリーク電流が少な
く、サージ電圧が印加された場合には、このサージ電圧
を吸収するためできるだけMOVに電流を流すという非
線形特性が要求される。2. Description of the Related Art FIG. 10 is a circuit diagram showing a conventional surge absorbing circuit. This surge absorbing circuit is formed by connecting a metal oxide varistor (MOV) 13, which is a polycrystalline sintered body, in parallel with a load. As a required characteristic for MOV, there is required a non-linear characteristic that a leak current is as small as possible at a voltage value that is constantly used, and when a surge voltage is applied, a current flows through the MOV as much as possible to absorb the surge voltage. ..
【0003】しかし、MOVについては、多結晶焼結体
の性質として、非線形特性の厳密な制御が困難であり、
これを余り強く要求すると製品歩留りが悪くなり、ひい
てはMOVが高価になるという欠点があった。また、予
想以上のエネルギーのサージが入力した場合には、MO
Vに定格電力以上の電力が印加され、特性が劣化するこ
とがあった。MOVの特性が劣化すれば、常時の印加電
圧値でも大きなリーク電流が流れ、これによってMOV
が発熱しさらに劣化が進むという悪循環が起き、遂には
自己発熱により発火等に至ることがしばしばあった。However, as for the MOV, it is difficult to strictly control the nonlinear characteristics as a property of the polycrystalline sintered body.
If this is demanded too strongly, there is a drawback that the product yield is deteriorated and the MOV is expensive. If a surge of energy more than expected is input, the MO
The power sometimes exceeds the rated power and is deteriorated in characteristics. If the characteristics of the MOV deteriorate, a large leak current flows even with a constant applied voltage value.
There was often a vicious cycle of heat generation and further deterioration, eventually leading to ignition etc. due to self-heating.
【0004】MOVのこの欠点を補うには、定格電圧で
はMOVを動作させず、またサージ電圧のような定格電
圧以上の電圧が印加されたときのみ、MOVを動作させ
る二方向サイリスタをMOVに直列に接続すればよく、
その回路を図11に示す。To remedy this drawback of MOV, a bidirectional thyristor that does not operate the MOV at the rated voltage and operates the MOV only when a voltage above the rated voltage such as a surge voltage is applied is connected in series to the MOV. Connect to
The circuit is shown in FIG.
【0005】二方向サイリスタは、図7に示す特性を有
する二方向対称スイッチ素子であり、シリコンシンメト
リカルスイッチ(SSS)、ダイアック、サイダック、
バイスイッチ等の名称で市販されているものである。The bidirectional thyristor is a bidirectional symmetric switch element having the characteristics shown in FIG. 7, and includes a silicon symmetric switch (SSS), a diac, a sidac,
It is commercially available under the name of Biswitch.
【0006】二方向サイリスタの動作については、二方
向が対称であるので片方向について説明する。図7に示
すように、二方向サイリスタの両端に電圧が印加される
とブレークオーバ電圧Vbまではオフであるが、印加電
圧VがVbを越えると、二方向サイリスタは急激にオン
となる。このオンのときの二方向サイリスタの電圧、す
なわちオン電圧は約1Vである。このオンの状態は電流
Iが保持電流Ih以下になればオフとなる。二方向サイ
リスタは前述のように対称的な動作を行なうので、両端
の電圧の極性が逆になれば、ブレークオーバ電圧Vbお
よび保持電流Ihは、それぞれ−Vb,−Ihである対
称的な動作曲線となる。The operation of the bidirectional thyristor will be described in one direction because the two directions are symmetrical. As shown in FIG. 7, when a voltage is applied to both ends of the bidirectional thyristor, it is off until the breakover voltage Vb, but when the applied voltage V exceeds Vb, the bidirectional thyristor is rapidly turned on. The voltage of the bidirectional thyristor when it is on, that is, the on-voltage is about 1V. This on state is turned off when the current I becomes less than or equal to the holding current Ih. Since the bidirectional thyristor operates symmetrically as described above, if the polarities of the voltages at both ends are reversed, the breakover voltage Vb and the holding current Ih are symmetrical operating curves of −Vb and −Ih, respectively. Becomes
【0007】図10の回路におけるMOVに代えて二方
向サイリスタを用いて構成したサージ吸収回路を図12
に示す。本図の回路においてサージ電圧が発生すると、
二方向サイリスタ12が導通し、サージ電圧が吸収され
る。A surge absorbing circuit constructed by using a bidirectional thyristor in place of the MOV in the circuit of FIG. 10 is shown in FIG.
Shown in. When surge voltage occurs in the circuit of this figure,
The bidirectional thyristor 12 becomes conductive and the surge voltage is absorbed.
【0008】[0008]
【発明が解決しようとする課題】図10の従来のサージ
吸収回路には、既に述べたように、厳しい規格で歩留り
の悪いMOVを必要としたり、或いはMOV特性劣化が
起り易いといった欠点がある。図11の従来のサージ吸
収回路では、図10の回路の欠点は解消する。しかし、
図11の回路は、ns以下という短い時間に立上るサー
ジ電圧を受けると、急峻な立上り部分のサージ電圧を十
分には吸収できない。図12の従来のサージ吸収回路も
図10の回路の欠点を解決する。しかし、図12の回路
では、二方向サイリスタ12が導通すると、電源電圧が
低下するまで電流が無制限に流れ、二方向サイリスタ1
2が破壊されたり、或いは負荷14に印加される電圧が
低下してしまう。As described above, the conventional surge absorbing circuit shown in FIG. 10 has a drawback that it requires a MOV with a strict standard and a low yield, or that MOV characteristic deterioration is likely to occur. The conventional surge absorbing circuit of FIG. 11 eliminates the drawbacks of the circuit of FIG. But,
When the circuit of FIG. 11 receives a surge voltage that rises in a short time of ns or less, it cannot sufficiently absorb the surge voltage of the steep rising portion. The conventional surge absorbing circuit of FIG. 12 also solves the drawbacks of the circuit of FIG. However, in the circuit of FIG. 12, when the bidirectional thyristor 12 becomes conductive, the current flows indefinitely until the power supply voltage drops, and the bidirectional thyristor 1
2 will be destroyed, or the voltage applied to the load 14 will fall.
【0009】このように、従来のサージ吸収回路には、
信頼性、サージ電圧吸収能力、歩留りなどに関し解決す
べき課題があった。As described above, in the conventional surge absorbing circuit,
There were issues to be solved in terms of reliability, surge voltage absorption capacity, yield, etc.
【0010】[0010]
【課題を解決するための手段】請求項1に記載の発明
は、ゲート電流をサージ電圧により制御する回路がゲー
ト端子に接続してあるトライアックと、メタルオキサイ
ドバリスタとを直列に接続してなることを特徴とするサ
ージ吸収回路である。According to a first aspect of the present invention, a circuit for controlling a gate current by a surge voltage is connected in series with a triac having a gate terminal connected to a metal oxide varistor. Is a surge absorption circuit.
【0011】請求項2に記載の発明は、ツェナーダイオ
ード、抵抗及びトランジスタのベースを直列に接続し、
そのトランジスタのコレクタに直列にメタルオキサイド
バリスタを接続してなる直流回路用サージ吸収回路であ
る。According to a second aspect of the invention, the Zener diode, the resistor and the base of the transistor are connected in series,
It is a surge absorbing circuit for a DC circuit in which a metal oxide varistor is connected in series to the collector of the transistor.
【0012】請求項3に記載の発明は、2つのツェナー
ダイオードを互いに逆向きで直列に接続した第1の回路
と、二方向サイリスタ及びメタルオキサイドバリスタを
直列に接続した第2の回路とを並列に接続してなること
を特徴とするサージ吸収回路である。According to a third aspect of the present invention, a first circuit in which two Zener diodes are connected in series in opposite directions to each other and a second circuit in which a bidirectional thyristor and a metal oxide varistor are connected in series are connected in parallel. It is a surge absorption circuit characterized by being connected to.
【0013】請求項4に記載の発明は、二方向サイリス
タ及びメタルオキサイドバリスタを直列に接続してなる
回路にツェナーダイオードを並列に接続して構成したこ
とを特徴とする直流回路用サージ吸収回路である。According to a fourth aspect of the present invention, there is provided a surge absorption circuit for a DC circuit, wherein a zener diode is connected in parallel to a circuit in which a bidirectional thyristor and a metal oxide varistor are connected in series. is there.
【0014】請求項5に記載の発明は、第一のコンデン
サと第一の抵抗との並列接続回路に第一のダイオードを
直列に接続した第一の放電回路と、第二のコンデンサと
第二の抵抗との並列に接続回路に第二のダイオードを前
記第一のダイオードと逆極性に直列に接続した第二の放
電回路と、二方向サイリスタとを備え、前記第一および
第二の放電回路を並列に接続し、これら両放電回路の接
続点に前記二方向サイリスタを直列に接続したことを特
徴とするサージ吸収回路である。According to a fifth aspect of the present invention, a first discharge circuit in which a first diode is connected in series to a parallel connection circuit of a first capacitor and a first resistor, a second capacitor and a second A second discharge circuit in which a second diode is connected in series to the resistance in parallel with the first diode in reverse polarity to the first diode, and a bidirectional thyristor, and the first and second discharge circuits Are connected in parallel, and the two-way thyristor is connected in series at the connection point of these discharge circuits.
【0015】[0015]
【実施例】次に実施例を挙げ本願の発明を一層詳しく説
明する。The present invention will be described in more detail with reference to the following examples.
【0016】図1は請求項1に記載した発明の第1の実
施例を示す図、図2は図1の回路におけるトライアック
10の端子、電流および印加電圧を示す図である。図1
の実施例の説明を容易にするために、まず図2を参照し
てトライアックの動作を説明する。FIG. 1 is a diagram showing a first embodiment of the invention described in claim 1, and FIG. 2 is a diagram showing the terminals, current and applied voltage of the triac 10 in the circuit of FIG. Figure 1
In order to facilitate the description of this embodiment, the operation of the triac will be described first with reference to FIG.
【0017】端子T1 に対し端子T2 に正の電圧が印加
されているとき、G→T1 にゲートトリガ電流が流れれ
ばトライアックはONになる。また端子T2 に対し端子
T1 に正の電圧が印加されているときに、T1 →Gにゲ
ートトリガ電流が流れればトライアックはONになる。
ONの状態は、電流Iが保持電流以下になれば、OFF
になる。[0017] When the relative terminal T 1 to the terminal T 2 positive voltage is applied, the triac is turned ON when the gate trigger current flows through the G → T 1. Further, when a positive voltage is applied to the terminal T 1 with respect to the terminal T 2, and the gate trigger current flows from T 1 → G, the triac is turned on.
The state of ON is OFF if the current I becomes less than the holding current.
become.
【0018】図1の実施例について説明する。11は電
源であり、ここでは交流電源であるが、図3のように直
流電源でもよい。10はスイッチ素子のトライアックで
あり、そのゲートにはツェナーダイオード16,17と
ゲート電流制限用の抵抗器18を直列に接続している。
ツェナーダイオード16と17の極性は逆向きとなって
いる。14は負荷である。図1の回路において、トライ
アック10のピークオフ電圧を、電源11の出力電圧の
許容最高値以上に設定し、さらにツェナーダイオード1
6,17のツェナー電圧を、印加されるサージ電圧の抑
制電圧値に設定する。電源電圧のみであればツェナーダ
イオードによりゲート電流は流れず、トライアック10
はOFFの状態を維持する。ここで、サージ電圧が電源
電圧に重畳され、その電圧がツェナーダイオード16,
17のツェナー電圧以上であれば、トライアック10の
ゲートにゲート電流が流れ、トライアック10はONと
なり、そのON電圧は1V程度であるから回路的にはM
OV13が電源に直接接続されたようになってサージを
吸収する。その後トライアック10のゲート電流が、保
持電流以下になれば、トライアック10はOFFにな
り、MOV13は全く動作せず、MOV13にはトライ
アック10のリーク電流のみが流れる。即ちMOV13
はサージ電圧が印加されたときのみ動作して、通常は動
作しない。The embodiment shown in FIG. 1 will be described. Reference numeral 11 is a power source, which is an AC power source here, but may be a DC power source as shown in FIG. A triac 10 is a switch element, and Zener diodes 16 and 17 and a gate current limiting resistor 18 are connected in series to the gate thereof.
The polarities of the Zener diodes 16 and 17 are opposite to each other. 14 is a load. In the circuit of FIG. 1, the peak off voltage of the triac 10 is set to be equal to or higher than the maximum allowable output voltage of the power supply 11, and the zener diode 1
The Zener voltages of 6 and 17 are set to the suppression voltage values of the applied surge voltage. If only the power supply voltage is applied, the gate current will not flow due to the Zener diode.
Keeps the OFF state. Here, the surge voltage is superimposed on the power supply voltage, and the voltage is applied to the zener diode 16,
If the voltage is equal to or higher than the Zener voltage of 17, the gate current flows through the gate of the triac 10 and the triac 10 is turned on. Since the ON voltage is about 1V, the circuit is M.
OV13 seems to be directly connected to the power supply and absorbs the surge. After that, when the gate current of the triac 10 becomes equal to or lower than the holding current, the triac 10 is turned off, the MOV 13 does not operate at all, and only the leak current of the triac 10 flows in the MOV 13. That is, MOV13
Operates only when a surge voltage is applied and does not normally operate.
【0019】なお図3には請求項1に記載した発明の第
2の実施例であるサージ吸収回路を示す。この実施例で
は、ツェナーダイオード16,17の代わりにダイアッ
ク27を接続し、交流電源11の代わりに直流電源15
を用いているが、その動作は図1の実施例と同様であ
る。FIG. 3 shows a surge absorbing circuit according to a second embodiment of the invention described in claim 1. In this embodiment, a diac 27 is connected instead of the Zener diodes 16 and 17, and a DC power source 15 is used instead of the AC power source 11.
, But its operation is similar to that of the embodiment of FIG.
【0020】図4は請求項2に記載した発明の第1の実
施例を示す回路図である。図4において15は直流電源
であり、25はツェナーダイオード(ZD)でZDのカ
ソード側を直流電源15のプラス側に接続してある。2
0は抵抗で23はコンデンサでZD25のアノード側に
接続されている。21はトランジスタであり、そのコレ
クタにはMOV13が接続され、14は負荷である。こ
こでZD25の動作電圧は、吸収されるサージ電圧に合
わせた電圧にして、サージ電圧が印加されないときはZ
D25には電流が流れない電圧値にしておく。FIG. 4 is a circuit diagram showing a first embodiment of the invention described in claim 2. In FIG. 4, reference numeral 15 is a DC power supply, and 25 is a Zener diode (ZD), the cathode side of which is connected to the positive side of the DC power supply 15. Two
Reference numeral 0 is a resistor, and 23 is a capacitor, which is connected to the anode side of the ZD 25. Reference numeral 21 is a transistor, MOV 13 is connected to its collector, and 14 is a load. Here, the operating voltage of ZD25 is set to a voltage that matches the absorbed surge voltage, and when no surge voltage is applied, ZD25
The voltage value is set to D25 so that no current flows.
【0021】サージ電圧が印加されれば電流は、ZD2
5→抵抗20→トランジスタ21のベース→トランジス
タ21のエミッタの経路で流れ、トランジスタ21は導
通するのでMOV13は電源15に接続されたことにな
り、サージ電圧を抑制して負荷14を保護する。コンデ
ンサ23は基本回路とては必要でないが、サージ電圧に
おける急峻な立上り部分がZD25→コンデンサ23の
回路で電圧を抑制することができ、またサージ波形の終
わりの部分は、コンデンサ23にチャージされた電荷が
コンデンサ23→抵抗20→トランジスタ21のベース
→トランジスタ21のエミッタの経路で流れトランジス
タ21がその間ONされるのでMOV13を長時間接続
することが出来る。以上に述べた様に、MOV13はサ
ージ電圧が印加されたときのみ動作して、通常は動作し
ないのでMOV13のリーク電流規格、制限電圧規格等
が厳しく要求されない、或いは常時にはMOV13に電
圧が印加されないので、MOVの劣化がなく発火の心配
はない、また抑制電圧が低いMOVでも使用できるな
ど、本実施例には多大な効果がある。When a surge voltage is applied, the current is ZD2
The flow of 5 → resistor 20 → base of transistor 21 → emitter of transistor 21 makes the transistor 21 conductive, so that the MOV 13 is connected to the power supply 15 and suppresses the surge voltage to protect the load 14. Although the capacitor 23 is not necessary for the basic circuit, the steep rising portion in the surge voltage can suppress the voltage in the circuit of ZD25 → capacitor 23, and the end portion of the surge waveform is charged in the capacitor 23. The electric charge flows through the path of the capacitor 23 → the resistor 20 → the base of the transistor 21 → the emitter of the transistor 21, and the transistor 21 is turned on during that time, so that the MOV 13 can be connected for a long time. As described above, since the MOV 13 operates only when a surge voltage is applied and does not normally operate, the leakage current standard, the limiting voltage standard, etc. of the MOV 13 are not strictly required, or the voltage is not always applied to the MOV 13. Therefore, the present embodiment has a great effect that the MOV does not deteriorate and there is no fear of ignition, and the MOV having a low suppression voltage can be used.
【0022】なおトランジスタ21は、図4ではNPN
トランジスタで記入されているが、多少の変更でPNP
トランジスタも使用可能であり、またダーリントントラ
ンジスタも使用可能である。The transistor 21 is an NPN in FIG.
It is filled in with a transistor, but with some changes PNP
Transistors can also be used, and Darlington transistors can also be used.
【0023】また図5はトランジスタ21,22を縦続
に接続して2段増幅回路とした例を示し、請求項2の発
明の第2の実施例のサージ吸収回路である。FIG. 5 shows an example of a surge absorbing circuit according to a second embodiment of the invention of claim 2 in which transistors 21 and 22 are connected in cascade to form a two-stage amplifier circuit.
【0024】図6は、請求項3に記載した発明の一実施
例を示す回路図、図7は図6の実施例における二方向サ
イリスタ12の特性図である。二方向サイリスタ12の
動作は従来技術に関連して説明したとおりである。FIG. 6 is a circuit diagram showing an embodiment of the invention described in claim 3, and FIG. 7 is a characteristic diagram of the bidirectional thyristor 12 in the embodiment of FIG. The operation of bidirectional thyristor 12 is as described in relation to the prior art.
【0025】図6において、11は交流電源であり、2
8,29はZDであって逆向きに直列に接続してある。
12は二方向サイリスタであって13のMOVに直列に
接続されており、14は負荷である。ここでZD28,
29の動作電圧はMOV13の動作電圧より多少高めに
設定しておく。ここでサージ電圧が印加されれば二方向
サイリスタ12はONとなるが、ZD28,29の動作
電圧はMOV13の動作電圧より多少高めに設定してあ
るから、印加されるサージ電圧はMOV13の抑制電圧
値により抑制される。しかし立ち上がりの急激な波形の
ときは(ns以下)、その立ち上がり部分を応答特性の
悪いMOV13のみでは十分には抑制できないので、応
答特性の良いZD28,29にて抑制する。即ち、ZD
28,29を逆向きに直列に接続した回路と、二方向サ
イリスタ12及びMOV13を直列に接続した回路とを
並列に接続すれば、立ち上がりの急激な波形はZD2
8,29で、また平坦な波形はMOV13でそれぞれサ
ージ電圧を抑制することが出来る。なお、二方向サイリ
スタ12とMOV13とを直列に接続した回路は、二方
向サイリスタ12に流れる電流がその保持電流以下にな
れば、二方向サイリスタ12はOFFになり、MOV1
3は全く動作せず二方向サイリスタ12のリーク電流の
みが流れる。即ちMOV13はサージ電圧が印加された
ときだけ動作し、その他の期間には動作しない。In FIG. 6, 11 is an AC power source, and 2
Reference numerals 8 and 29 are ZDs, which are connected in series in opposite directions.
A bidirectional thyristor 12 is connected in series to the MOV 13 and a load 14 is provided. ZD28,
The operating voltage of 29 is set to be slightly higher than the operating voltage of MOV13. If a surge voltage is applied here, the bidirectional thyristor 12 is turned on, but the operating voltage of the ZDs 28 and 29 is set to be slightly higher than the operating voltage of the MOV 13, so the applied surge voltage is the suppression voltage of the MOV 13. It is suppressed by the value. However, when the waveform has a sharp rising edge (ns or less), the rising portion cannot be sufficiently suppressed only by the MOV 13 having a poor response characteristic, so that it is suppressed by the ZDs 28 and 29 having a good response characteristic. That is, ZD
If a circuit in which 28 and 29 are connected in series in the opposite direction and a circuit in which the bidirectional thyristor 12 and the MOV 13 are connected in series are connected in parallel, a waveform with a sharp rising edge becomes ZD2.
The surge voltage can be suppressed by the MOVs 13 and 8 and the flat waveform by the MOV 13, respectively. In the circuit in which the bidirectional thyristor 12 and the MOV 13 are connected in series, the bidirectional thyristor 12 is turned off when the current flowing in the bidirectional thyristor 12 becomes equal to or less than the holding current, and the MOV1
3 does not operate at all, and only the leak current of the bidirectional thyristor 12 flows. That is, the MOV 13 operates only when the surge voltage is applied, and does not operate in other periods.
【0026】図8は、請求項4に記載した発明の一実施
例を示す回路図である。本実施例では二方向サイリスタ
12及びMOV13を直列に接続した回路に並列にチェ
ナーダイオード29を接続してなる。この実施例の動作
は図6の実施例と同様であるが、チェナーダイオードが
1つだけであるから、本実施例は直流電源の回路だけに
適用でき、交流電源の回路には適用できない。FIG. 8 is a circuit diagram showing an embodiment of the invention described in claim 4. In FIG. In this embodiment, a Zener diode 29 is connected in parallel to a circuit in which the bidirectional thyristor 12 and the MOV 13 are connected in series. The operation of this embodiment is the same as that of the embodiment of FIG. 6, but since there is only one Zener diode, this embodiment can be applied only to the DC power supply circuit, not to the AC power supply circuit.
【0027】図9は請求項5に記載した発明の一実施例
を示す回路図である。本実施例のサージ吸収回路は、交
流電源11に接続した負荷14に並列に接続され、二方
向サイリスタ12と、二方向サイリスタ12に直列に接
続された二つの放電回路3,4とを備えて構成されてい
る。FIG. 9 is a circuit diagram showing an embodiment of the invention described in claim 5. The surge absorbing circuit of this embodiment is connected in parallel to a load 14 connected to an AC power supply 11, and includes a bidirectional thyristor 12 and two discharge circuits 3 and 4 connected in series to the bidirectional thyristor 12. It is configured.
【0028】二つの放電回路3,4、は互いに並列に接
続されている。放電回路3ではコンデンサC1と抵抗R
1とが並列接続され、これにダイオードD1が直列に接
続されている。放電回路4ではコンデンサC2と抵抗R
2とが並列接続され、これに直列にダイオードD1に対
し逆極性にダイオードD2が接続されている。The two discharge circuits 3 and 4 are connected in parallel with each other. In the discharge circuit 3, the capacitor C1 and the resistor R
1 is connected in parallel, and the diode D1 is connected in series to this. In the discharge circuit 4, the capacitor C2 and the resistor R
2 and 2 are connected in parallel, and a diode D2 is connected in series to the diode D1 in the opposite polarity to the diode D1.
【0029】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.
【0030】まず、正方向のサージ電圧が印加されると
二方向サイリスタ12がオンとなり、サージ電流が放電
回路3のダイオードD1を通り、コンデンサC1と抵抗
R1とからなる回路網でサージのエネルギーを吸収す
る。ここで、コンデンサC1の値は、サージ電圧の幅、
振幅等により設定すればよい。また、抵抗R1はコンデ
ンサC1のチャージを放電するための放電抵抗であり、
その値はサージの間隔、コンデンサC1との時定数等に
より決まるものである。First, when a positive surge voltage is applied, the bidirectional thyristor 12 is turned on, the surge current passes through the diode D1 of the discharge circuit 3, and the surge energy is supplied to the circuit network composed of the capacitor C1 and the resistor R1. Absorb. Here, the value of the capacitor C1 is the width of the surge voltage,
It may be set according to the amplitude or the like. The resistor R1 is a discharge resistor for discharging the charge of the capacitor C1,
The value is determined by the surge interval, the time constant with the capacitor C1, and the like.
【0031】サージ電圧が逆方向の場合は、二方向サイ
リスタ12がオンとなり、サージ電流が放電回路4のダ
イオードD2を通り、コンデンサC2と抵抗R2とから
なる回路網でサージのエネルギーを吸収する。When the surge voltage is in the opposite direction, the bidirectional thyristor 12 is turned on, the surge current passes through the diode D2 of the discharge circuit 4, and the energy of the surge is absorbed by the network composed of the capacitor C2 and the resistor R2.
【0032】ここで、二方向サイリスタ12は、サージ
電圧が印加されたときだけにオンとなるようにブレーク
オーバ電圧Vbを設定しておけば、図9の回路は、当
然、サージ電圧が印加されたときのみ動作し、通常時に
は動作しない。If the breakover voltage Vb is set so that the two-way thyristor 12 is turned on only when a surge voltage is applied, the circuit of FIG. 9 is naturally applied with the surge voltage. It only works when you turn it off, and it doesn't work normally.
【0033】以上述べたように、図9サージ吸収回路
は、交流電源回路に重畳されるサージ電圧の吸収に非常
に適した回路であるといえる。As described above, it can be said that the surge absorbing circuit shown in FIG. 9 is very suitable for absorbing the surge voltage superimposed on the AC power supply circuit.
【0034】[0034]
【発明の効果】請求項1〜5に記載した本願発明のサー
ジ吸収回路には、サージ電圧が印加されたときだけに電
流が流れる。そこで、MOVを用いる請求項1〜4の発
明においては、MOVのリーク電流規格、制限電流規格
が従来のサージ吸収回路におけるよりも格段に緩和さ
れ、ひいてはMOVの製造歩留りが向上し、MOVの製
造価格を低減できる。また、常時にはMOVに電圧が印
加されないから、MOVの経時劣化がなく、自己発熱に
よる発火を防止できるし、抑制電圧値の低いMOVを使
用できる。In the surge absorbing circuit of the present invention described in claims 1 to 5, a current flows only when a surge voltage is applied. Therefore, in the invention of claims 1 to 4 using MOV, the leakage current standard and the limiting current standard of MOV are remarkably relaxed as compared with the conventional surge absorbing circuit, and the manufacturing yield of MOV is improved, and the manufacturing of MOV is improved. The price can be reduced. In addition, since no voltage is applied to the MOV at all times, there is no deterioration of the MOV over time, ignition due to self-heating can be prevented, and a MOV with a low suppression voltage value can be used.
【0035】請求項3及び4に記載した発明ではチェナ
ーダイオードを備えるので急峻な立上り部分のサージ電
圧も効率的に吸収できる。According to the invention described in claims 3 and 4, since the Zener diode is provided, the surge voltage at the steep rising portion can be efficiently absorbed.
【0036】請求項5に記載の発明では、予想されるサ
ージ電圧の時間幅や振幅に応じてコンデンサと抵抗の値
を選択することにより、最適時定数の回路を構成して最
も適切にサージ電圧を吸収できるし、小型軽量で安価な
サージ吸収回路を提供できる。According to the fifth aspect of the present invention, by selecting the values of the capacitor and the resistor according to the expected time width and amplitude of the surge voltage, a circuit having an optimum time constant is constructed and the surge voltage is most appropriately set. It is possible to provide a small, lightweight, and inexpensive surge absorption circuit.
【図1】請求項1に記載した発明の第1の実施例を示す
図。FIG. 1 is a diagram showing a first embodiment of the invention described in claim 1.
【図2】図1の回路におけるトライアック10の端子と
電流と印加電圧とを示す図。FIG. 2 is a diagram showing the terminals, current and applied voltage of a triac 10 in the circuit of FIG.
【図3】請求項1に記載した発明の第2の実施例を示す
図。FIG. 3 is a diagram showing a second embodiment of the invention described in claim 1.
【図4】請求項2に記載した発明の第1の実施例を示す
図。FIG. 4 is a diagram showing a first embodiment of the invention described in claim 2;
【図5】請求項2に記載した発明の第2の実施例を示す
図。FIG. 5 is a diagram showing a second embodiment of the invention described in claim 2;
【図6】請求項3に記載した発明の一実施例を示す図。FIG. 6 is a diagram showing an embodiment of the invention described in claim 3;
【図7】図6における二方向サイリスタ12の特性図。7 is a characteristic diagram of the bidirectional thyristor 12 in FIG.
【図8】請求項4に記載した発明の一実施例を示す図。FIG. 8 is a diagram showing an embodiment of the invention described in claim 4;
【図9】請求項5に記載した発明の一実施例を示す図。FIG. 9 is a diagram showing an embodiment of the invention described in claim 5;
【図10】メタルオキサイドバリスタでなる従来のサー
ジ吸収回路を示す図。FIG. 10 is a diagram showing a conventional surge absorbing circuit made of a metal oxide varistor.
【図11】メタルオキサイドバリスタと二方向サイリス
タとを直列に接続してなる従来のサージ吸収回路を示す
図。FIG. 11 is a diagram showing a conventional surge absorption circuit in which a metal oxide varistor and a bidirectional thyristor are connected in series.
【図12】二方向サイリスタでなる従来のサージ吸収回
路を示す図。FIG. 12 is a diagram showing a conventional surge absorbing circuit including a bidirectional thyristor.
3,4 放電回路 10 トライアック 11 交流電源 12 二方向サイリスタ 13 メタルオキサイドバリスタ(MOV) 14 負荷 15 直流電源 16,17,25,26,28,29 ツェナーダイ
オード 18,19,20,27 抵抗 21,22 トランジスタ 23,24 コンデンサ 27 ダイアック3,4 Discharge circuit 10 Triac 11 AC power supply 12 Two-way thyristor 13 Metal oxide varistor (MOV) 14 Load 15 DC power supply 16, 17, 25, 26, 28, 29 Zener diode 18, 19, 20, 27 Resistance 21,22 Transistor 23, 24 Capacitor 27 Diac
Claims (5)
回路がゲート端子に接続してあるトライアックと、メタ
ルオキサイドバリスタとを直列に接続してなることを特
徴とするサージ吸収回路。1. A surge absorbing circuit comprising a triac having a gate terminal connected to a gate terminal for controlling a gate current by a surge voltage and a metal oxide varistor connected in series.
スタのベースを直列に接続し、そのトランジスタのコレ
クタに直列にメタルオキサイドバリスタを接続してなる
直流回路用サージ吸収回路。2. A surge absorption circuit for a DC circuit, comprising a Zener diode, a resistor and a base of a transistor connected in series, and a collector of the transistor connected in series with a metal oxide varistor.
きで直列に接続した第1の回路と、二方向サイリスタ及
びメタルオキサイドバリスタを直列に接続した第2の回
路とを並列に接続してなることを特徴とするサージ吸収
回路。3. A first circuit in which two Zener diodes are connected in series in opposite directions to each other and a second circuit in which a bidirectional thyristor and a metal oxide varistor are connected in series are connected in parallel. Characteristic surge absorption circuit.
バリスタを直列に接続してなる回路にツェナーダイオー
ドを並列に接続して構成したことを特徴とする直流回路
用サージ吸収回路。4. A surge absorption circuit for a DC circuit, comprising a zener diode connected in parallel to a circuit formed by connecting a bidirectional thyristor and a metal oxide varistor in series.
接続回路に第一のダイオードを直列に接続した第一の放
電回路と、 第二のコンデンサと第二の抵抗との並列接続回路に第二
のダイオードを前記第一のダイオードと逆極性に直列に
接続した第二の放電回路と、 二方向サイリスタと、 を備え、 前記第一および第二の放電回路を並列に接続し、これら
両放電回路の接続点に前記二方向サイリスタを直列に接
続したことを特徴とするサージ吸収回路。5. A first discharge circuit in which a first diode is connected in series to a parallel connection circuit of a first capacitor and a first resistor, and a parallel connection circuit of a second capacitor and a second resistor. A second discharge circuit in which a second diode is connected in series to the first diode in reverse polarity and a two-way thyristor, and the first and second discharge circuits are connected in parallel. A surge absorbing circuit in which the bidirectional thyristor is connected in series at a connection point of both discharge circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20495791A JPH05207647A (en) | 1990-07-20 | 1991-07-19 | Surge absorbing circuit |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19196590 | 1990-07-20 | ||
JP28815090 | 1990-10-25 | ||
JP7268291 | 1991-04-05 | ||
JP2-288150 | 1991-04-05 | ||
JP2-191965 | 1991-04-05 | ||
JP3-72682 | 1991-04-05 | ||
JP20495791A JPH05207647A (en) | 1990-07-20 | 1991-07-19 | Surge absorbing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05207647A true JPH05207647A (en) | 1993-08-13 |
Family
ID=27465499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20495791A Pending JPH05207647A (en) | 1990-07-20 | 1991-07-19 | Surge absorbing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05207647A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657841B1 (en) | 1999-09-03 | 2003-12-02 | Moeller Gmbh | Circuit arrangement for the overvoltage protection of a power transistor for controlling an inductive load |
WO2014141634A1 (en) * | 2013-03-12 | 2014-09-18 | パナソニック株式会社 | Load controller |
US20170302067A1 (en) * | 2016-04-15 | 2017-10-19 | Stabilus Gmbh | Safety circuit for a rotary drive |
CN112670065A (en) * | 2020-12-28 | 2021-04-16 | 科华恒盛股份有限公司 | Anti-peak circuit and compensation transformer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225822A (en) * | 1985-07-26 | 1987-02-03 | 東芝ライテック株式会社 | Surge absorption circuit |
JPS63171120A (en) * | 1986-12-29 | 1988-07-14 | 日本電気株式会社 | Surge protecting circuit |
-
1991
- 1991-07-19 JP JP20495791A patent/JPH05207647A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225822A (en) * | 1985-07-26 | 1987-02-03 | 東芝ライテック株式会社 | Surge absorption circuit |
JPS63171120A (en) * | 1986-12-29 | 1988-07-14 | 日本電気株式会社 | Surge protecting circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657841B1 (en) | 1999-09-03 | 2003-12-02 | Moeller Gmbh | Circuit arrangement for the overvoltage protection of a power transistor for controlling an inductive load |
WO2014141634A1 (en) * | 2013-03-12 | 2014-09-18 | パナソニック株式会社 | Load controller |
US20170302067A1 (en) * | 2016-04-15 | 2017-10-19 | Stabilus Gmbh | Safety circuit for a rotary drive |
US10320182B2 (en) * | 2016-04-15 | 2019-06-11 | Stabilus Gmbh | Safety circuit for a rotary drive |
CN112670065A (en) * | 2020-12-28 | 2021-04-16 | 科华恒盛股份有限公司 | Anti-peak circuit and compensation transformer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5087871A (en) | Power supply with inrush current limiter | |
US7145758B2 (en) | Arc suppression circuit for electrical contacts | |
CN112350702A (en) | Output stage circuit of high-side power switch | |
JPS5951176B2 (en) | switching circuit | |
US4439721A (en) | Magneto alternator regulator with tachometer output | |
US5986861A (en) | Clamp | |
US6255890B1 (en) | Circuit for controlling the switching of a load by means of an emitter-switching device | |
US4064415A (en) | Inductive spark ignition for combustion engine | |
JPH05207647A (en) | Surge absorbing circuit | |
GB2602132A (en) | Three output DC voltage supply with short circuit protection | |
CN111030070A (en) | A circuit for dynamically suppressing turn-off overvoltage of power semiconductor devices | |
JPH0313770Y2 (en) | ||
CN113690855A (en) | Overvoltage protection circuit and electrical equipment | |
JP3658597B2 (en) | Surge protector | |
JP2004023638A (en) | Circuit for current controlled semiconductor switch element | |
JP3467851B2 (en) | Short circuit | |
CN222089456U (en) | Delay soft start circuit applied to switch circuit and electronic equipment | |
EP4489244A1 (en) | Limiting circuit for use in explosion protection environments | |
CN212012596U (en) | Pulse width adjusting circuit based on negative resistance characteristic | |
JP2783600B2 (en) | Transistor inverter | |
SU520631A1 (en) | Device for forcing the active inductive load | |
JPS6247385B2 (en) | ||
JPS63171120A (en) | Surge protecting circuit | |
JPH0226265A (en) | switching power supply | |
CN113824088A (en) | Input power supply protection circuit and device of direct current type POE switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950808 |