[go: up one dir, main page]

JP2014135474A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2014135474A
JP2014135474A JP2013213521A JP2013213521A JP2014135474A JP 2014135474 A JP2014135474 A JP 2014135474A JP 2013213521 A JP2013213521 A JP 2013213521A JP 2013213521 A JP2013213521 A JP 2013213521A JP 2014135474 A JP2014135474 A JP 2014135474A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor layer
protective film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013213521A
Other languages
English (en)
Inventor
Mitsuru Nakada
充 中田
Hirohiko Fukagawa
弘彦 深川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2013213521A priority Critical patent/JP2014135474A/ja
Publication of JP2014135474A publication Critical patent/JP2014135474A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】酸化物半導体をチャネルに用いた自己整合型のTFT素子を作製する場合において、加熱処理工程を有する手法により保護膜を形成する際にも、TFT素子のドレイン電流の低下や特性ばらつきを抑制することを可能とする。
【解決手段】基板1上に、少なくともゲート電極膜2、ゲート絶縁膜3、酸化物半導体層(IGZO膜4)および保護膜5を、この順に形成する薄膜トランジスタの製造方法であって、保護膜5の形成が所定の加熱処理を伴う場合は、保護膜5を形成した後、基板1側から酸化物半導体層に向けてエキシマレーザ光を照射せしめて、基板1側から見たときに、その視線上においてゲート電極膜2と重ならない酸化物半導体層の領域(保護膜5形成時の加熱処理により高抵抗とされている)を低抵抗化する。
【選択図】図1

Description

本発明は、薄膜トランジスタの製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造あるいはトップゲート構造の薄膜トランジスタの製造方法に関する。
近年、ディスプレイ駆動用素子等に活用することを目的とした薄膜トランジスタ(以下、TFTと称することもある)として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体(酸化インジウムガリウム亜鉛(InGaZnO(IGZO:商標登録第5451821号)))や酸化亜鉛(ZnO)等の酸化物半導体をチャネルに用いたTFTおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
このような酸化物半導体をチャネルに用いたTFTは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン(a-Si)をチャネルに用いたTFTよりも移動度が大きいという利点を有している。
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたTFTを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能にしている。
一方、TFT上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、寄生容量の低減など特性の向上、および製造効率の向上を図った自己整合型のTFTが注目されており、このような酸化物半導体をチャネルに用いた自己整合型TFTの製造技術の確立が急務となっており、特許文献1に記載の技術が特許庁に開示されている。
特許文献1に記載された薄膜トランジスタの製造方法においては、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、基板側から所定の光を照射することでゲート電極膜と重ならない酸化物半導体層の領域(ソース・ドレイン領域)を低抵抗化することにより自己整合型TFTの作製を可能にしている。
特願2012-221703号明細書
しかしながら、TFT素子の用途によっては、基板とは反対側の最上層に保護膜を設けることが要求される場合も多く、この場合には、一般に、保護膜作成時に、基板を300℃以上に加熱する手法(例えばCVD法)がとられることが多い。このため、その際の加熱処理によって、一旦低下した酸化物半導体の領域の抵抗値が再び上昇してしまう。この結果、TFT素子のドレイン電流の低下や特性ばらつきを引き起こすといった問題がある。
本発明は、上記事情に鑑みなされたものであり、酸化物半導体をチャネルに用いた自己整合型のTFT素子を作製する場合、加熱処理工程を有する手法により保護膜を形成する際にも、TFT素子のドレイン電流の低下や特性ばらつきを抑制し得る薄膜トランジスタの製造方法を提供することを目的とするものである。
また、本発明に係る薄膜トランジスタの製造方法は、基板上に、少なくともゲート電極膜、ゲート絶縁膜、酸化物半導体層および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の加熱処理を伴う場合は、
前記保護膜を形成した後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とするものである。
また、本発明に係る他の薄膜トランジスタの製造方法は、基板上に、少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極膜および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の加熱処理を伴う場合は、
前記保護膜を形成した後、該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とするものである。
上記「所定の加熱処理」とは、前記保護膜形成時に、この加熱処理の前後で前記酸化物半導体層のシート抵抗が2倍以上変化する場合をいい、例えば、上記保護膜が150℃以上となるように加熱されることをいうものとする。
また、上記「視線上」とは、一般には平行線上とされるが、多少収束する線上である場合を排除するものではない。
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびCWレーザ光(連続光)のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
また、上記パルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも1/2の強度を保持している時間をいうものとする。
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか1つの元素を含むことが好ましい。
また、前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
また、前記保護膜を形成した後に、200℃以上の温度でアニーリング処理を行う場合には、該アニーリング処理を行った後に、前記酸化物半導体層への上記所定の光の照射を行うことが好ましい。
また、本発明に係る薄膜トランジスタの製造方法によれば、基板上に、少なくとも酸化物半導体層およびゲート電極膜を含む複数の層、ならびに保護膜をこの順に形成し、この後、該基板側または該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。
このように、所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側からまたは該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。該酸化物半導体層中の光照射領域(ソース領域、ドレイン領域)をソース電極、ドレイン電極の一部として利用することで、ゲート電極膜とソース・ドレイン電極膜を重複させることなく形成することができるので、寄生容量を増加させることがない。
また、保護膜の形成は、通常、2〜300℃程度の加熱処理を伴うCVD法等を用いて行われるが、この加熱処理により、酸化物半導体層中の抵抗が上昇する。そこで、本発明の薄膜半導体の製造方法では、基板の加熱処理を要する保護膜形成を行った後に、酸化物半導体に所定の光を照射することから、保護膜形成時の温度上昇に起因した酸化物半導体層中の光照射領域を低抵抗とすることができる。このため、加熱処理を伴って保護膜を形成する場合であっても、ドレイン電流の低下や特性ばらつきを抑制することが可能となる。
本発明の第1の実施形態に係る、自己整合型ボトムゲート構造の薄膜トランジスタの製造方法を示す工程図である。 本発明の第2の実施形態に係る、自己整合型トップゲート構造の薄膜トランジスタの製造方法を示す工程図である。 本発明の薄膜トランジスタの製造方法によって製造された薄膜トランジスタに係るサンプルにおけるIGZO膜のシート抵抗の加熱温度依存性を示すグラフである。
<第1の実施形態>
以下、本発明の第1の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。
図1は第1の実施形態に係る製造方法の各工程を順に示すものである。
まず、ガラス基板1上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜2を形成する。
次に、ゲート電極膜2上(一部は基板上)に、プラズマCVD法を用いて、酸化ケイ素によるゲート絶縁膜3を200nmの厚さに形成する。
次に、ゲート絶縁膜3上にInGaZnO膜(以下、単にIGZO膜4と称する:酸化物半導体層)を50nmの厚さに形成する。IGZO膜4は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜はアモルファス(非晶質)である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す。
次に、プラズマCVD法を用いて基板温度300℃で酸化ケイ素よりなる保護膜5を形成する(図1(a))。この保護膜5の製造は、基板温度を約150℃以下に保った状態で成膜するのであれば、所定の光(例えば後述するエキシマレーザ光)の照射後であってもよい。しかし、プラズマCVD法を用いた酸化ケイ素による保護膜5の成膜では、基板温度が低い場合ほど酸化ケイ素膜の絶縁性が低下すること、成膜速度が低下すること、固定電荷が増大すること、膜厚や膜質の基板面内のばらつきが増大すること等の問題が発生する。この結果、配線間のリーク電流の増大、TFTの特性変動、TFTの特性ばらつきの増大、TFTの信頼性の劣化等の問題を引き起こすおそれが高まる。
そこで、本実施形態においては、上述した問題を防ぐため基板温度約300℃以上で成膜し、かつ保護膜形成後にエキシマレーザ光をIGZO膜に照射するようにしている(後述する)。なお、保護膜5の形成手法としてプラズマCVD法に限られるものではない。熱CVD法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また、保護膜5の形成材料としては酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウム等の他の絶縁膜でもよい。さらに、保護膜5は無機物に限られるものではなく、有機物であってもよい。
次に、TFT特性のドレイン電流向上や信頼性改善を目的にして、空気中で1時間に亘り300℃以上での熱アニーリング処理を施す。
この熱アニーリング処理においても、アニーリング温度が約150℃以下であれば、後述するエキシマレーザ光の照射の後で実施してもよい。しかし、アニーリング処理温度が約300℃より低い場合には、ドレイン電流が小さくなる、あるいはTFTの信頼性が低下するといった問題が生じる。そこで本実施形態においては、この熱アニーリング処理が必要となる場合には、約300℃以上の温度で熱アニーリング処理を施した後に所定の光(例えば、後述するエキシマレーザ光)の照射を行うようにしている。
なお、この熱アニーリング処理の雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気中で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
次に、上述したように積層された素子構造体に対して、図1(b)に示すように、基板1側からIGZO膜4に向かってエキシマレーザ光(例えばXeClエキシマレーザ光)を照射する。エキシマレーザ光の一部はゲート電極膜2によって反射、吸収されるため、ゲート電極膜2の上方に位置するIGZO膜4(チャネル領域に相当)にはエキシマレーザ光が照射されない。
一方、ゲート電極膜2が下方に存在しないIGZO膜4の領域(ソース・ドレイン領域に相当)にはエキシマレーザ光が照射される。エキシマレーザが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域(低抵抗IGZO膜4´)となる(図1(c))。これにより、ドレイン電流の低下を抑制することができる。
ここで、上記1パルスあたりのエネルギー密度(照射強度)は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記1パルスあたりのエネルギー密度(照射強度)は、その照射により、基板1の収縮や反り、あるいは基板1からの酸化物半導体層の剥離が発生しないような密度(強度)とする必要がある。このような観点から、エキシマレーザの1パルスあたりのエネルギー密度(照射強度)は、1〜1000mJ/cm2であることが好ましい。
また、1パルスあたりの幅(発光時間)についても、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
さらに、エキシマレーザの波長が、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
なお、上記エキシマレーザはIGZO膜における吸収率が高くなる波長を含むことが好ましい。
また、照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザでも、Arレーザ等の気体レーザでも、YAGレーザ等の固体レーザでもよい。また、フラッシュランプ光等のレーザ光以外の光であってもよい。また、CWレーザ等の連続光を用いることも可能である。
フラッシュランプ光を用いる場合、フラッシュランプ光の1パルスあたりのエネルギー密度(照射強度)は、0.01〜500J/cm2であることが好ましい。
また、1パルスあたりの幅(発光時間)についても、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、例えば、0.001〜100msecに設定することが好ましい。
さらに、フラッシュランプ光の波長が、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、200〜1500nmの範囲内における波長を含むことが好ましい。
また、上記照射光は、酸化物半導体層には作用するが、基板1等にはできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜5にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜7aおよびドレイン電極膜7bを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜7aおよびドレイン電極膜7bをパターニングする(図1(d))。ここで、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜2とソース・ドレイン電極膜7a、7bが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜2と、IGZO膜4のソース領域6aおよびドレイン領域6bとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
また、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜4に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。これにより、ソース・ドレイン領域6a、6bの抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。
また、本実施形態のものは「ボトムゲート構造」をもつTFT素子であるから、ゲート電極膜2が酸化物半導体層(IGZO膜4)よりも先に形成されるため、ゲート絶縁膜2の成膜時における酸化物半導体層へのダメージは無く、下述する第2の実施形態に係る「トップゲート構造」をもつTFT素子に比べて、特性劣化や特性ばらつきの点で有利である。また、a-Siラインと設備的に共通化することができるので製造上便利である。
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造のTFTを作製することができる。
<第2の実施形態>
以下、本発明の第2の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。なお、この第2の実施形態は上述した第1の実施形態とは、層構成の順序と所定の光を照射する方向が異なるだけであるので、第1の実施形態とは異なる部分についてのみ説明し、重複する説明については詳しい説明を省略する。なお、第2の実施形態について、第1の実施形態の層と対応する層については、第1の実施形態のその層の符号に10を加えた符号を付すものとする。
図2は第2の実施形態に係る製造方法の各工程を順に示すものである。
まず、ガラス基板11上に、IGZO膜14を50nmの厚さに形成する。IGZO膜14は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜14は成膜時においてアモルファス(非晶質)である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜14に対し、フォトリソグラフィ法およびエッチング法を用いて適切なパターニング処理を施す。次に、IGZO膜14上に、プラズマCVD法を用いて、酸化ケイ素によるゲート絶縁膜13を200nmの厚さに形成する。次に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜12を形成する。
次に、プラズマCVD法を用いて基板温度300℃で酸化ケイ素よりなる保護膜15を形成する(図2(a))。この保護膜15の製造は、基板温度を約150℃以下に保った状態で成膜するのであれば、所定の光(例えば後述するエキシマレーザ光)の照射後であってもよい。しかし、プラズマCVD法を用いた酸化ケイ素による保護膜15の成膜では、基板温度が低いほど酸化ケイ素膜の絶縁性が低下すること、成膜速度が低下すること、固定電荷が増大すること、膜厚や膜質の基板面内のばらつきが増大すること等の問題が発生する。
この結果、配線間のリーク電流の増大、TFTの特性変動、TFTの特性ばらつきの増大、TFTの信頼性の劣化等の問題を引き起こすおそれが高まる。そこで、本実施形態においては、上述した問題を防ぐため基板温度約300℃以上で成膜し、かつ保護膜形成後にエキシマレーザ光をIGZO膜14に照射するようにしている(後述する)。なお、保護膜15の形成手法としてはプラズマCVD法に限られるものではない。熱CVD法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウムなどの他の絶縁膜でもよい。さらに、保護膜15は無機物に限られるものではなく、有機物であってもよい。
次に、TFT特性のドレイン電流向上や信頼性改善を目的にして、空気中で1時間に亘り300℃以上の熱アニーリング処理を施す。
この熱アニーリング処理においても、アニーリング処理温度が約150℃以下であれば、後で記述するエキシマレーザ光の照射の後で実施してもよい。しかし、アニーリング処理温度が約300℃より低い場合には、ドレイン電流が小さくなる、あるいはTFTの信頼性が低下するといった問題が生じる。そこで本実施形態においては、この熱アニーリング処理が必要となる場合には、約300℃以上の温度で熱アニーリング処理を施した後に所定の光(例えば、後述するエキシマレーザ光)の照射を行うようにしている。
なお、この熱アニーリング処理を行う雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
次に、上述したように積層された素子構造体に対して、図2(b)に示すように、保護膜15側からIGZO膜14に向かってエキシマレーザ光(例えばXeClエキシマレーザ)やフラッシュランプ光を照射する。エキシマレーザ光等の一部はゲート電極膜12によって反射、吸収されるため、ゲート電極膜12の下方に位置するIGZO膜14(チャネル領域に相当)にはエキシマレーザ光等が照射されない。一方、ゲート電極膜12が上部に存在しないIGZO膜14(ソース・ドレイン領域に相当)にはエキシマレーザ光等が照射される。エキシマレーザ光等が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域(低抵抗IGZO膜14´)となる(図2(c))。これにより、ドレイン電流の低下を抑制することができる。
また、上記照射光は、酸化物半導体層には作用するが、基板等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜15にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜17aおよびドレイン電極膜17bを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜17aおよびドレイン電極膜17bをパターニングする(図1(d))。この後、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜12とソース・ドレイン電極膜17a、17bが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜12と、IGZO膜14のソース領域16aおよびドレイン領域16bとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
また、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜14に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。これにより、ソース・ドレイン領域16a、16bの抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。
なお、第2の実施形態におけるエキシマレーザ光およびフラッシュランプ光の特性(1パルスあたりのエネルギー密度(照射強度)、1パルスあたりの幅(発光時間)、使用光の波長)、上記所定の光の変更態様、各層の形成材料、および酸化物半導体層の成膜方法等については、上記第1の実施形態と同様であるので説明は省略する。
以上に説明した如くして、本実施形態に係る自己整合型トップゲート構造のTFTを作製することができる。
なお、上記各実施形態方法においては、酸化物半導体層としてIGZO膜を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか1元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜4を構成するIGZOの組成比をIn:Ga:Zn:O=1:1:1:4としているが、この組成比はこれに限られるものではない。
また、上記各実施形態方法においては、酸化物半導体層として非晶質のIGZO膜を用いているが、ZnO膜等の多結晶の酸化物半導体層により形成してもよい。
また、上記各実施形態方法においては、酸化物半導体層としてのIGZO膜をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
また、上記各実施形態方法においては、酸化ケイ素によりゲート絶縁膜および保護膜を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光(例えばエキシマレーザ)に対して、より透過率が高い材料であればより好ましい。
ところで、以下に示すようにして作製されたサンプルについて四探針測定法によるシート抵抗を測定すると、その測定値は2.2×103Ω/□となった(図3参照)。なお、エキシマレーザ照射前のシート抵抗値は3.5×107Ω/□であった。
[サンプルの作製方法]
ガラス基板上に厚さ50nmのIGZO膜、および保護膜をこの順に成膜して作製したサンプルに、300℃で1時間の熱アニーリング処理を施した。次に、基板側からIGZO膜に向けてXeClエキシマレーザ光を照射した。照射条件はパルス幅50ns、照射強度300mJ/cm2とし、同一領域に10回照射した。なお、雰囲気温度は25℃であった。
次に、空気中において30分間の加熱処理に供した上記サンプルについて、四探針測定法によりシート抵抗を測定すると以下のようになった。すなわち、このシート抵抗値は、加熱温度200℃から急上昇する図3の曲線形状(薄膜トランジスタのIGZO膜の加熱温度依存性を示す)からも明らかなように、加熱処理時の加熱処理の温度によって結果が大きく異なり、エキシマレーザ光の照射後の加熱処理温度が200℃である場合は、シート抵抗が1.2×104Ω/□、エキシマレーザ光の照射後の加熱処理温度が250℃である場合は、シート抵抗が7.0×106Ω/□となった。
すなわち、エキシマレーザ光を照射して低抵抗化されたIGZO膜であっても、この後200℃以上に加熱する作業に供されると、光照射によりせっかく低下した抵抗値が高抵抗となってしまうので、その作業時の加熱温度を200℃より低い温度とすることが肝要である。
逆に、上記各実施形態に示すように、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜(酸化半導体層)に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。
これにより、ソース・ドレイン領域の抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。
1、11 ガラス基板(基板)
2、12 ゲート電極膜
3、13 ゲート絶縁膜
4、14 IGZO膜
4´、14´ 低抵抗IGZO膜
4a、14a チャネル領域(IGZO膜)
5、15 保護膜
6a、16a ソース領域
6b、16b ドレイン領域
7a、17a ソース電極膜
7b、17b ドレイン電極膜

Claims (6)

  1. 基板上に、少なくともゲート電極膜、ゲート絶縁膜、酸化物半導体層および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
    前記保護膜の形成が所定の温度以上の加熱処理を伴う場合は、
    前記保護膜を形成した後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とする薄膜トランジスタの製造方法。
  2. 基板上に、少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極膜および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
    前記保護膜の形成が所定の温度以上の加熱処理を伴う場合は、
    前記保護膜を形成した後、該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とする薄膜トランジスタの製造方法。
  3. 前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびCWレーザ光のいずれかであることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
  4. 薄膜トランジスタの製造方法において、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか1つの元素を含むことを特徴とする請求項1〜3のうちいずれか一項に記載の薄膜トランジスタの製造方法。
  5. 前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項1〜4のうちいずれか一項に記載の薄膜トランジスタの製造方法。
  6. 前記保護膜を形成した後に、前記酸化物半導体に200℃以上のアニーリング処理を施し、この後に前記所定の光を照射することを特徴とする請求項1〜5のうちいずれか一項に記載の薄膜トランジスタの製造方法。
JP2013213521A 2012-12-14 2013-10-11 薄膜トランジスタの製造方法 Pending JP2014135474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213521A JP2014135474A (ja) 2012-12-14 2013-10-11 薄膜トランジスタの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012274106 2012-12-14
JP2012274106 2012-12-14
JP2013213521A JP2014135474A (ja) 2012-12-14 2013-10-11 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2014135474A true JP2014135474A (ja) 2014-07-24

Family

ID=51413524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213521A Pending JP2014135474A (ja) 2012-12-14 2013-10-11 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2014135474A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425120A (zh) * 2017-08-09 2017-12-01 上海幂方电子科技有限公司 一种快速制备有机电子元器件的方法
KR101859621B1 (ko) * 2016-08-25 2018-05-18 충북대학교 산학협력단 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법
JP2021190599A (ja) * 2020-06-01 2021-12-13 日本放送協会 薄膜トランジスタ及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP2010147351A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2012049489A (ja) * 2010-07-30 2012-03-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012178439A (ja) * 2011-02-25 2012-09-13 Nippon Hoso Kyokai <Nhk> 半導体デバイス及びその製造方法
JP2012235142A (ja) * 2008-08-27 2012-11-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012235142A (ja) * 2008-08-27 2012-11-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP2010147351A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2012049489A (ja) * 2010-07-30 2012-03-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012178439A (ja) * 2011-02-25 2012-09-13 Nippon Hoso Kyokai <Nhk> 半導体デバイス及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859621B1 (ko) * 2016-08-25 2018-05-18 충북대학교 산학협력단 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법
CN107425120A (zh) * 2017-08-09 2017-12-01 上海幂方电子科技有限公司 一种快速制备有机电子元器件的方法
JP2021190599A (ja) * 2020-06-01 2021-12-13 日本放送協会 薄膜トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
JP5576814B2 (ja) 半導体デバイス及びその製造方法
JP5059703B2 (ja) 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法
US20100123132A1 (en) Thin film device and manufacturing method of the same
JPH04267563A (ja) 薄膜半導体装置およびその製法
JP2009004733A (ja) インバータの作製方法及びインバータ
CN103839826B (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP2014154382A (ja) 薄膜デバイスの製造方法
JP2005303299A (ja) 電子素子及びその製造方法
Nakata et al. Improvement of InGaZnO4 thin film transistors characteristics utilizing excimer laser annealing
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
JP2014135474A (ja) 薄膜トランジスタの製造方法
JP2014140005A (ja) 薄膜トランジスタおよびその製造方法
JP2014029976A (ja) 薄膜デバイスの製造方法
JP4856252B2 (ja) 薄膜トランジスタの製造方法
CN101271847A (zh) 半导体薄膜结晶及半导体器件制造方法
KR20190132798A (ko) 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
JP2014086705A (ja) 薄膜トランジスタの製造方法および薄膜デバイス
CN109037076A (zh) 金属氧化物薄膜晶体管制备的方法
CN104900491A (zh) 薄膜晶体管及其制作方法、显示装置
CN105140130B (zh) 低温多晶硅薄膜晶体管及其制备方法
JPS6235571A (ja) 半導体装置の製造方法
JP2014132621A (ja) 薄膜デバイスの製造方法
KR101097203B1 (ko) 상호 도핑된 박막 트랜지스터 및 그 제조 방법
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114