JP2014135474A - Thin film transistor manufacturing method - Google Patents
Thin film transistor manufacturing method Download PDFInfo
- Publication number
- JP2014135474A JP2014135474A JP2013213521A JP2013213521A JP2014135474A JP 2014135474 A JP2014135474 A JP 2014135474A JP 2013213521 A JP2013213521 A JP 2013213521A JP 2013213521 A JP2013213521 A JP 2013213521A JP 2014135474 A JP2014135474 A JP 2014135474A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- semiconductor layer
- protective film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 169
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 61
- 230000001681 protective effect Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims description 25
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- 239000011701 zinc Substances 0.000 claims description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 239000003574 free electron Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005464 sample preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】酸化物半導体をチャネルに用いた自己整合型のＴＦＴ素子を作製する場合において、加熱処理工程を有する手法により保護膜を形成する際にも、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを抑制することを可能とする。
【解決手段】基板１上に、少なくともゲート電極膜２、ゲート絶縁膜３、酸化物半導体層（IGZO膜４）および保護膜５を、この順に形成する薄膜トランジスタの製造方法であって、保護膜５の形成が所定の加熱処理を伴う場合は、保護膜５を形成した後、基板１側から酸化物半導体層に向けてエキシマレーザ光を照射せしめて、基板１側から見たときに、その視線上においてゲート電極膜２と重ならない酸化物半導体層の領域（保護膜５形成時の加熱処理により高抵抗とされている）を低抵抗化する。
【選択図】図１
In manufacturing a self-aligned TFT element using an oxide semiconductor for a channel, when a protective film is formed by a technique having a heat treatment process, the drain current of the TFT element is reduced or the characteristics thereof are varied. It is possible to suppress.
A method of manufacturing a thin film transistor in which at least a gate electrode film, a gate insulating film, an oxide semiconductor layer (IGZO film), and a protective film are formed in this order on a substrate. When the formation of the film involves a predetermined heat treatment, after the protective film 5 is formed, the oxide semiconductor layer is irradiated from the substrate 1 side toward the oxide semiconductor layer, and the view is seen from the substrate 1 side. The region of the oxide semiconductor layer that does not overlap with the gate electrode film 2 on the line (high resistance is set by heat treatment when forming the protective film 5) is reduced.
[Selection] Figure 1
Description
本発明は、薄膜トランジスタの製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造あるいはトップゲート構造の薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a method for manufacturing a thin film transistor having a bottom gate structure or a top gate structure in which an oxide semiconductor is used for a channel.
近年、ディスプレイ駆動用素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO：商標登録第5451821号）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。 In recent years, oxide semiconductors containing indium, gallium, and zinc (InGaZnO (IGZO: registered trademark) as thin film transistors (hereinafter sometimes referred to as TFTs) intended to be used for display driving elements, etc. No. 5545121)))) and zinc oxide (ZnO) oxide semiconductors used in the channel and their manufacturing methods are actively researched and applied to actual devices.
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。 A TFT using such an oxide semiconductor for a channel has an advantage of higher mobility than a TFT using amorphous silicon (a-Si), which is well-known as a liquid crystal display driving element, for a channel.
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能にしている。 In addition, since oxide semiconductors can be deposited at room temperature using sputtering or the like, TFTs using oxide semiconductors for channels can be used not only for glass substrates but also for resins such as polyethylene naphthalate (PEN) and polyethersulfone (PES). It can also be formed on a substrate.
一方、ＴＦＴ上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、寄生容量の低減など特性の向上、および製造効率の向上を図った自己整合型のＴＦＴが注目されており、このような酸化物半導体をチャネルに用いた自己整合型ＴＦＴの製造技術の確立が急務となっており、特許文献１に記載の技術が特許庁に開示されている。 On the other hand, self-aligned TFTs that are constructed so that the gate electrode and source / drain electrode regions do not overlap in the vertical direction of the TFTs, improve characteristics such as reducing parasitic capacitance, and improve manufacturing efficiency are attracting attention. Therefore, it is urgent to establish a manufacturing technique of a self-aligned TFT using such an oxide semiconductor for a channel, and the technique described in Patent Document 1 is disclosed in the Patent Office.
特許文献１に記載された薄膜トランジスタの製造方法においては、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、基板側から所定の光を照射することでゲート電極膜と重ならない酸化物半導体層の領域（ソース・ドレイン領域）を低抵抗化することにより自己整合型ＴＦＴの作製を可能にしている。 In the method of manufacturing a thin film transistor described in Patent Document 1, a gate electrode film, a gate insulating film, and an oxide semiconductor layer are stacked in this order on a substrate, and predetermined light is irradiated from the substrate side. By reducing the resistance of the oxide semiconductor layer region (source / drain region) that does not overlap with the transistor, a self-aligned TFT can be manufactured.
しかしながら、ＴＦＴ素子の用途によっては、基板とは反対側の最上層に保護膜を設けることが要求される場合も多く、この場合には、一般に、保護膜作成時に、基板を３００℃以上に加熱する手法（例えばＣＶＤ法）がとられることが多い。このため、その際の加熱処理によって、一旦低下した酸化物半導体の領域の抵抗値が再び上昇してしまう。この結果、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを引き起こすといった問題がある。 However, depending on the use of the TFT element, it is often required to provide a protective film on the uppermost layer opposite to the substrate. In this case, the substrate is generally heated to 300 ° C. or higher when forming the protective film. In many cases, a technique (for example, a CVD method) is employed. For this reason, the resistance value of the oxide semiconductor region once lowered is increased again by the heat treatment at that time. As a result, there is a problem that the drain current of the TFT element is reduced and the characteristics are varied.
本発明は、上記事情に鑑みなされたものであり、酸化物半導体をチャネルに用いた自己整合型のＴＦＴ素子を作製する場合、加熱処理工程を有する手法により保護膜を形成する際にも、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを抑制し得る薄膜トランジスタの製造方法を提供することを目的とするものである。 The present invention has been made in view of the above circumstances, and in the case of manufacturing a self-aligned TFT element using an oxide semiconductor for a channel, the TFT can be formed even when a protective film is formed by a method having a heat treatment step. It is an object of the present invention to provide a method for manufacturing a thin film transistor capable of suppressing a decrease in drain current and variation in characteristics of an element.
また、本発明に係る薄膜トランジスタの製造方法は、基板上に、少なくともゲート電極膜、ゲート絶縁膜、酸化物半導体層および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の加熱処理を伴う場合は、
前記保護膜を形成した後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とするものである。
Further, the thin film transistor manufacturing method according to the present invention includes a thin film transistor manufacturing method in which at least a gate electrode film, a gate insulating film, an oxide semiconductor layer, and a protective film are formed in this order on a substrate.
When the formation of the protective film involves a predetermined heat treatment,
After forming the protective film, the oxide semiconductor layer is irradiated with predetermined light from the substrate side, and when viewed from the substrate side, the oxidation does not overlap the gate electrode film on the line of sight The region of the physical semiconductor layer is reduced in resistance.
また、本発明に係る他の薄膜トランジスタの製造方法は、基板上に、少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極膜および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の加熱処理を伴う場合は、
前記保護膜を形成した後、該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とするものである。
Another thin film transistor manufacturing method according to the present invention is a method of manufacturing a thin film transistor in which at least an oxide semiconductor layer, a gate insulating film, a gate electrode film, and a protective film are formed in this order on a substrate.
When the formation of the protective film involves a predetermined heat treatment,
After the protective film is formed, a predetermined light is irradiated from the protective film side toward the oxide semiconductor layer, and when viewed from the protective film side, the gate electrode film does not overlap with the line of sight The region of the oxide semiconductor layer is reduced in resistance.
上記「所定の加熱処理」とは、前記保護膜形成時に、この加熱処理の前後で前記酸化物半導体層のシート抵抗が２倍以上変化する場合をいい、例えば、上記保護膜が１５０℃以上となるように加熱されることをいうものとする。 The “predetermined heat treatment” refers to a case where the sheet resistance of the oxide semiconductor layer changes more than twice before and after the heat treatment when the protective film is formed. For example, the protective film is 150 ° C. or higher. It shall be heated so as to become.
また、上記「視線上」とは、一般には平行線上とされるが、多少収束する線上である場合を排除するものではない。 In addition, the above “on line of sight” is generally on a parallel line, but does not exclude the case on a line that converges somewhat.
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光（連続光）のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。 Here, it is preferable that the predetermined light is any one of flash lamp light, excimer laser light, and CW laser light (continuous light). Here, the “flash lamp” means that the electrodes are sealed at both ends of a quartz glass tube or a high silica glass tube having a straight tube shape, a spiral shape, a U shape, a ring shape, etc. It is a light source that emits flash light only for a short time in a form in which a rare gas such as xenon of 2 to 10 kPa or hydrogen gas is enclosed.
また、上記パルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも１/２の強度を保持している時間をいうものとする。 The pulse width refers to a time during which the intensity of at least 1/2 of the maximum value is maintained in the irradiation intensity per unit time.
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことが好ましい。 The oxide semiconductor preferably contains at least one element of indium, gallium, zinc, tin, aluminum, silicon, germanium, boron, manganese, titanium, and molybdenum.
また、前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。 The oxide semiconductor preferably includes indium gallium zinc oxide as a material.
また、前記保護膜を形成した後に、２００℃以上の温度でアニーリング処理を行う場合には、該アニーリング処理を行った後に、前記酸化物半導体層への上記所定の光の照射を行うことが好ましい。 In the case where the annealing process is performed at a temperature of 200 ° C. or higher after the protective film is formed, it is preferable that the oxide semiconductor layer is irradiated with the predetermined light after the annealing process. .
また、本発明に係る薄膜トランジスタの製造方法によれば、基板上に、少なくとも酸化物半導体層およびゲート電極膜を含む複数の層、ならびに保護膜をこの順に形成し、この後、該基板側または該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。 In addition, according to the method for manufacturing a thin film transistor according to the present invention, a plurality of layers including at least an oxide semiconductor layer and a gate electrode film, and a protective film are formed in this order on a substrate. Predetermined light is irradiated from the protective film side toward the oxide semiconductor layer.
このように、所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側からまたは該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。該酸化物半導体層中の光照射領域（ソース領域、ドレイン領域）をソース電極、ドレイン電極の一部として利用することで、ゲート電極膜とソース・ドレイン電極膜を重複させることなく形成することができるので、寄生容量を増加させることがない。 In this way, when the predetermined light is irradiated, the gate electrode film performs a masking action on the irradiation light, and the oxide semiconductor layer has a line of sight when viewed from the substrate side or the protective film side. The predetermined light is irradiated only to a region that does not overlap with the gate electrode film. As a result, a direct action effect due to light energy and a temperature increase effect accompanying light irradiation are imparted to the light irradiation region in the oxide semiconductor layer, so that the oxygen in the oxide semiconductor layer is reduced. Bonds are strongly broken, oxygen atoms are lost, and free electrons increase. By using the light irradiation region (source region and drain region) in the oxide semiconductor layer as a part of the source electrode and the drain electrode, the gate electrode film and the source / drain electrode film can be formed without overlapping. As a result, the parasitic capacitance is not increased.
また、保護膜の形成は、通常、２〜３００℃程度の加熱処理を伴うＣＶＤ法等を用いて行われるが、この加熱処理により、酸化物半導体層中の抵抗が上昇する。そこで、本発明の薄膜半導体の製造方法では、基板の加熱処理を要する保護膜形成を行った後に、酸化物半導体に所定の光を照射することから、保護膜形成時の温度上昇に起因した酸化物半導体層中の光照射領域を低抵抗とすることができる。このため、加熱処理を伴って保護膜を形成する場合であっても、ドレイン電流の低下や特性ばらつきを抑制することが可能となる。 In addition, the protective film is usually formed using a CVD method or the like with a heat treatment of about 2 to 300 ° C., but this heat treatment increases the resistance in the oxide semiconductor layer. Therefore, in the method for manufacturing a thin film semiconductor of the present invention, after forming a protective film that requires heat treatment of the substrate, the oxide semiconductor is irradiated with predetermined light, so that oxidation due to temperature rise during the formation of the protective film is performed. The light irradiation region in the physical semiconductor layer can have a low resistance. For this reason, even when a protective film is formed with heat treatment, it is possible to suppress a decrease in drain current and variation in characteristics.
＜第１の実施形態＞
以下、本発明の第１の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。
<First Embodiment>
Hereinafter, a method of manufacturing a thin film transistor according to the first embodiment of the present invention will be described with reference to the drawings.
図１は第１の実施形態に係る製造方法の各工程を順に示すものである。 FIG. 1 shows the steps of the manufacturing method according to the first embodiment in order.
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜２を形成する。 First, an aluminum (Al) layer is formed on a glass substrate 1 at room temperature using a sputtering method, and the aluminum (Al) layer is patterned using a photolithography method and an etching method to form a gate electrode film 2. Form.
次に、ゲート電極膜２上（一部は基板上）に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜３を200nmの厚さに形成する。 Next, a gate insulating film 3 made of silicon oxide is formed to a thickness of 200 nm on the gate electrode film 2 (partly on the substrate) by using a plasma CVD method.
次に、ゲート絶縁膜３上にInGaZnO膜（以下、単にIGZO膜４と称する：酸化物半導体層）を50nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す。 Next, an InGaZnO film (hereinafter simply referred to as IGZO film 4: oxide semiconductor layer) is formed on the gate insulating film 3 to a thickness of 50 nm. The IGZO film 4 is an oxide semiconductor layer containing indium, gallium, and zinc, and is formed in a room temperature environment using a sputtering method. This IGZO film is amorphous. In this case, a sintered body of IGZO is used as the sputtering target. The composition ratio of indium, gallium, zinc, and oxygen in the IGZO target is, for example, 1: 1: 1: 4. Further, an appropriate patterning process is performed on the IGZO film using a photolithography method and an etching method.
次に、プラズマＣＶＤ法を用いて基板温度300℃で酸化ケイ素よりなる保護膜５を形成する（図１（ａ））。この保護膜５の製造は、基板温度を約150℃以下に保った状態で成膜するのであれば、所定の光（例えば後述するエキシマレーザ光）の照射後であってもよい。しかし、プラズマＣＶＤ法を用いた酸化ケイ素による保護膜５の成膜では、基板温度が低い場合ほど酸化ケイ素膜の絶縁性が低下すること、成膜速度が低下すること、固定電荷が増大すること、膜厚や膜質の基板面内のばらつきが増大すること等の問題が発生する。この結果、配線間のリーク電流の増大、ＴＦＴの特性変動、ＴＦＴの特性ばらつきの増大、ＴＦＴの信頼性の劣化等の問題を引き起こすおそれが高まる。 Next, a protective film 5 made of silicon oxide is formed using a plasma CVD method at a substrate temperature of 300 ° C. (FIG. 1A). The protective film 5 may be manufactured after irradiation with predetermined light (for example, excimer laser light described later) as long as the film is formed with the substrate temperature kept at about 150 ° C. or lower. However, in forming the protective film 5 with silicon oxide using the plasma CVD method, the lower the substrate temperature, the lower the insulating property of the silicon oxide film, the lower the film forming speed, and the higher the fixed charge. In addition, problems such as increased variations in film thickness and film quality within the substrate surface occur. As a result, there is an increased risk of causing problems such as an increase in leakage current between wirings, TFT characteristic fluctuation, TFT characteristic variation, TFT reliability deterioration, and the like.
そこで、本実施形態においては、上述した問題を防ぐため基板温度約300℃以上で成膜し、かつ保護膜形成後にエキシマレーザ光をIGZO膜に照射するようにしている（後述する）。なお、保護膜５の形成手法としてプラズマＣＶＤ法に限られるものではない。熱ＣＶＤ法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また、保護膜５の形成材料としては酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウム等の他の絶縁膜でもよい。さらに、保護膜５は無機物に限られるものではなく、有機物であってもよい。 Therefore, in the present embodiment, in order to prevent the above-described problems, the film is formed at a substrate temperature of about 300 ° C. or higher, and the IGZO film is irradiated with the excimer laser light after forming the protective film (described later). The method for forming the protective film 5 is not limited to the plasma CVD method. The film may be formed by using other chemical vapor deposition such as thermal CVD, physical vapor deposition such as sputtering, coating method or the like. Further, the material for forming the protective film 5 is not limited to silicon oxide, and other insulating films such as silicon nitride and aluminum oxide may be used. Furthermore, the protective film 5 is not limited to an inorganic material, and may be an organic material.
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上での熱アニーリング処理を施す。 Next, in order to improve the drain current and the reliability of the TFT characteristics, a thermal annealing process is performed at 300 ° C. or higher for 1 hour in the air.
この熱アニーリング処理においても、アニーリング温度が約150℃以下であれば、後述するエキシマレーザ光の照射の後で実施してもよい。しかし、アニーリング処理温度が約300℃より低い場合には、ドレイン電流が小さくなる、あるいはＴＦＴの信頼性が低下するといった問題が生じる。そこで本実施形態においては、この熱アニーリング処理が必要となる場合には、約300℃以上の温度で熱アニーリング処理を施した後に所定の光（例えば、後述するエキシマレーザ光）の照射を行うようにしている。 This thermal annealing process may also be performed after excimer laser light irradiation described later as long as the annealing temperature is about 150 ° C. or lower. However, when the annealing temperature is lower than about 300 ° C., there arises a problem that the drain current is reduced or the reliability of the TFT is lowered. Therefore, in the present embodiment, when this thermal annealing process is required, irradiation with predetermined light (for example, excimer laser light described later) is performed after the thermal annealing process is performed at a temperature of about 300 ° C. or higher. I have to.
なお、この熱アニーリング処理の雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気中で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。 Note that the atmosphere of the thermal annealing treatment is not limited to air, and the thermal annealing treatment may be performed in oxygen, nitrogen, ozone, or other atmosphere. Moreover, you may perform a heat-annealing process in the humid atmosphere of the state which raised the humidity significantly.
次に、上述したように積層された素子構造体に対して、図１（ｂ）に示すように、基板１側からIGZO膜４に向かってエキシマレーザ光（例えばXeClエキシマレーザ光）を照射する。エキシマレーザ光の一部はゲート電極膜２によって反射、吸収されるため、ゲート電極膜２の上方に位置するIGZO膜４（チャネル領域に相当）にはエキシマレーザ光が照射されない。 Next, an excimer laser beam (for example, XeCl excimer laser beam) is irradiated from the substrate 1 side toward the IGZO film 4, as shown in FIG. . Since a part of the excimer laser light is reflected and absorbed by the gate electrode film 2, the excimer laser light is not irradiated to the IGZO film 4 (corresponding to the channel region) located above the gate electrode film 2.
一方、ゲート電極膜２が下方に存在しないIGZO膜４の領域（ソース・ドレイン領域に相当）にはエキシマレーザ光が照射される。エキシマレーザが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜４´）となる（図１（ｃ））。これにより、ドレイン電流の低下を抑制することができる。 On the other hand, the region of the IGZO film 4 where the gate electrode film 2 does not exist (corresponding to the source / drain region) is irradiated with excimer laser light. The region irradiated with excimer laser is the region where excimer laser is not irradiated because oxygen is lost and free electrons increase due to the direct action effect by light energy and the temperature increase effect accompanying light irradiation. As a result, a region having a low resistance (low resistance IGZO film 4 ′) is obtained (FIG. 1C). Thereby, the fall of drain current can be suppressed.
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板１の収縮や反り、あるいは基板１からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、エキシマレーザの１パルスあたりのエネルギー密度（照射強度）は、1〜1000mJ/cm2であることが好ましい。 Here, the energy density (irradiation intensity) per pulse needs to be an energy density at which oxygen bonds in the oxide semiconductor layer are released, oxygen atoms are lost, and free electrons increase by the irradiation. is there. As a result, the resistance value in this region decreases. On the other hand, the energy density (irradiation intensity) per pulse needs to be a density (intensity) that does not cause shrinkage or warping of the substrate 1 or peeling of the oxide semiconductor layer from the substrate 1 due to the irradiation. There is. From this point of view, the energy density (irradiation intensity) per pulse of the excimer laser is preferably 1 to 1000 mJ / cm 2 .
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。 Also, the width per pulse (light emission time) is preferably set to, for example, 1 to 1000 nsec for the same reason as described for the energy density (irradiation intensity).
さらに、エキシマレーザの波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。 Furthermore, it is preferable that the wavelength of the excimer laser includes a wavelength within a range of 400 nm or less for the same reason as described for the energy density (irradiation intensity).
なお、上記エキシマレーザはIGZO膜における吸収率が高くなる波長を含むことが好ましい。 The excimer laser preferably includes a wavelength at which the absorption rate in the IGZO film is increased.
また、照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザでも、Arレーザ等の気体レーザでも、YAGレーザ等の固体レーザでもよい。また、フラッシュランプ光等のレーザ光以外の光であってもよい。また、CWレーザ等の連続光を用いることも可能である。 In addition, the irradiated light can be XeCl excimer as long as it is capable of losing oxygen and increasing free electrons due to the direct action effect of light energy and the temperature increase effect accompanying light irradiation in the irradiated region. It is not limited to a laser, and an excimer laser such as a KrF laser, an ArF laser, a XeF laser, a KrCl laser, or an ArCl laser, a gas laser such as an Ar laser, or a solid laser such as a YAG laser may be used. Further, light other than laser light such as flash lamp light may be used. It is also possible to use continuous light such as a CW laser.
フラッシュランプ光を用いる場合、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、0.01〜500J/cm2であることが好ましい。 When using flash lamp light, the energy density (irradiation intensity) per pulse of the flash lamp light is preferably 0.01 to 500 J / cm 2 .
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、0.001〜100msecに設定することが好ましい。 The width per pulse (light emission time) is also preferably set to 0.001 to 100 msec, for the same reason as described for the energy density (irradiation intensity).
さらに、フラッシュランプ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、200〜1500nmの範囲内における波長を含むことが好ましい。 Furthermore, it is preferable that the wavelength of the flash lamp light includes a wavelength in the range of 200 to 1500 nm for the same reason as described for the energy density (irradiation intensity).
また、上記照射光は、酸化物半導体層には作用するが、基板１等にはできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。 The irradiation light needs to be such that it acts on the oxide semiconductor layer but does not damage the substrate 1 or the like as much as possible. From this point of view, it is preferable to select pulsed light such as excimer laser or flash light that can intermittently apply energy.
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜５にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜７ａおよびドレイン電極膜７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜７ａおよびドレイン電極膜７ｂをパターニングする（図１（ｄ））。ここで、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜２とソース・ドレイン電極膜７ａ、７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜２と、IGZO膜４のソース領域６ａおよびドレイン領域６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。 Next, after forming a contact hole in the protective film 5 using a photolithography method and an etching method, the source electrode film 7a and the drain electrode film 7b are formed in a room temperature environment by sputtering Mo. Thereafter, the source electrode film 7a and the drain electrode film 7b are patterned by using a photolithography method and an etching method (FIG. 1D). Here, the maximum process temperature in the photolithography method and the etching method is about 100 ° C. In this patterning, the gate electrode film 2 and the source / drain electrode films 7a and 7b are formed so as to have no overlapping region in the vertical direction. Thereby, there is no room for the gate electrode film 2 and the source region 6a and the drain region 6b of the IGZO film 4 to face each other, so that the generation of parasitic capacitance can be greatly reduced.
また、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜４に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。これにより、ソース・ドレイン領域６ａ、６ｂの抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。 In addition, in the manufacturing process after irradiating the IGZO film 4 with predetermined light under predetermined irradiation conditions after performing substrate temperature heating of about 300 ° C. or thermal annealing of 300 ° C. or more, the maximum substrate temperature Is suppressed to 150 ° C. or lower, the lowered sheet resistance value can be maintained in a low state. As a result, an increase in resistance of the source / drain regions 6a and 6b can be suppressed, and a decrease in drain current and variation in characteristics can be reliably suppressed.
また、本実施形態のものは「ボトムゲート構造」をもつＴＦＴ素子であるから、ゲート電極膜２が酸化物半導体層（IGZO膜４）よりも先に形成されるため、ゲート絶縁膜２の成膜時における酸化物半導体層へのダメージは無く、下述する第２の実施形態に係る「トップゲート構造」をもつＴＦＴ素子に比べて、特性劣化や特性ばらつきの点で有利である。また、a-Siラインと設備的に共通化することができるので製造上便利である。 In addition, since the present embodiment is a TFT element having a “bottom gate structure”, the gate electrode film 2 is formed before the oxide semiconductor layer (IGZO film 4). There is no damage to the oxide semiconductor layer during film formation, which is advantageous in terms of characteristic deterioration and characteristic variation as compared with the TFT element having the “top gate structure” according to the second embodiment described below. In addition, it is convenient in manufacturing because it can be used in common with the a-Si line.
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造のＴＦＴを作製することができる。 As described above, the self-aligned bottom gate TFT according to this embodiment can be manufactured.
＜第２の実施形態＞
以下、本発明の第２の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。なお、この第２の実施形態は上述した第１の実施形態とは、層構成の順序と所定の光を照射する方向が異なるだけであるので、第１の実施形態とは異なる部分についてのみ説明し、重複する説明については詳しい説明を省略する。なお、第２の実施形態について、第１の実施形態の層と対応する層については、第１の実施形態のその層の符号に１０を加えた符号を付すものとする。
<Second Embodiment>
Hereinafter, a method of manufacturing a thin film transistor according to the second embodiment of the present invention will be described with reference to the drawings. Note that the second embodiment differs from the first embodiment described above only in the order of the layer configuration and the direction of irradiating predetermined light, and therefore only the parts different from the first embodiment will be described. Detailed explanations are omitted for overlapping explanations. In the second embodiment, the layer corresponding to the layer of the first embodiment is given a reference numeral obtained by adding 10 to the reference numeral of the layer of the first embodiment.
図２は第２の実施形態に係る製造方法の各工程を順に示すものである。 FIG. 2 shows each step of the manufacturing method according to the second embodiment in order.
まず、ガラス基板１１上に、IGZO膜１４を50nmの厚さに形成する。IGZO膜１４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜１４は成膜時においてアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜１４に対し、フォトリソグラフィ法およびエッチング法を用いて適切なパターニング処理を施す。次に、IGZO膜１４上に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜１３を200nmの厚さに形成する。次に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜１２を形成する。 First, the IGZO film 14 is formed to a thickness of 50 nm on the glass substrate 11. The IGZO film 14 is an oxide semiconductor layer containing indium, gallium, and zinc, and is formed in a room temperature environment by a sputtering method. This IGZO film 14 is amorphous at the time of film formation. In this case, a sintered body of IGZO is used as the sputtering target. The composition ratio of indium, gallium, zinc, and oxygen in the IGZO target is, for example, 1: 1: 1: 4. Further, the IGZO film 14 is subjected to an appropriate patterning process using a photolithography method and an etching method. Next, a gate insulating film 13 made of silicon oxide is formed to a thickness of 200 nm on the IGZO film 14 by plasma CVD. Next, an aluminum (Al) layer is formed in a room temperature environment using a sputtering method, and the gate electrode film 12 is formed by patterning the aluminum (Al) layer using a photolithography method and an etching method.
次に、プラズマＣＶＤ法を用いて基板温度300℃で酸化ケイ素よりなる保護膜１５を形成する（図２（ａ））。この保護膜１５の製造は、基板温度を約150℃以下に保った状態で成膜するのであれば、所定の光（例えば後述するエキシマレーザ光）の照射後であってもよい。しかし、プラズマＣＶＤ法を用いた酸化ケイ素による保護膜１５の成膜では、基板温度が低いほど酸化ケイ素膜の絶縁性が低下すること、成膜速度が低下すること、固定電荷が増大すること、膜厚や膜質の基板面内のばらつきが増大すること等の問題が発生する。 Next, a protective film 15 made of silicon oxide is formed using a plasma CVD method at a substrate temperature of 300 ° C. (FIG. 2A). The protective film 15 may be manufactured after irradiation with predetermined light (for example, excimer laser light described later) as long as the film is formed with the substrate temperature kept at about 150 ° C. or lower. However, in forming the protective film 15 with silicon oxide using the plasma CVD method, the lower the substrate temperature, the lower the insulating property of the silicon oxide film, the lower the film forming speed, and the higher the fixed charge. Problems such as increased variations in film thickness and film quality within the substrate surface occur.
この結果、配線間のリーク電流の増大、ＴＦＴの特性変動、ＴＦＴの特性ばらつきの増大、ＴＦＴの信頼性の劣化等の問題を引き起こすおそれが高まる。そこで、本実施形態においては、上述した問題を防ぐため基板温度約300℃以上で成膜し、かつ保護膜形成後にエキシマレーザ光をIGZO膜１４に照射するようにしている（後述する）。なお、保護膜１５の形成手法としてはプラズマＣＶＤ法に限られるものではない。熱ＣＶＤ法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウムなどの他の絶縁膜でもよい。さらに、保護膜１５は無機物に限られるものではなく、有機物であってもよい。 As a result, there is an increased risk of causing problems such as an increase in leakage current between wirings, TFT characteristic fluctuation, TFT characteristic variation, TFT reliability deterioration, and the like. Therefore, in this embodiment, in order to prevent the above-described problem, the film is formed at a substrate temperature of about 300 ° C. or higher, and the IGZO film 14 is irradiated with the excimer laser light after the protective film is formed (described later). The method for forming the protective film 15 is not limited to the plasma CVD method. The film may be formed by using other chemical vapor deposition such as thermal CVD, physical vapor deposition such as sputtering, coating method or the like. Further, the insulating film is not limited to silicon oxide, and may be another insulating film such as silicon nitride or aluminum oxide. Furthermore, the protective film 15 is not limited to an inorganic material, and may be an organic material.
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上の熱アニーリング処理を施す。 Next, for the purpose of improving the drain current and improving the reliability of the TFT characteristics, a thermal annealing process at 300 ° C. or higher is performed in air for 1 hour.
この熱アニーリング処理においても、アニーリング処理温度が約150℃以下であれば、後で記述するエキシマレーザ光の照射の後で実施してもよい。しかし、アニーリング処理温度が約300℃より低い場合には、ドレイン電流が小さくなる、あるいはＴＦＴの信頼性が低下するといった問題が生じる。そこで本実施形態においては、この熱アニーリング処理が必要となる場合には、約300℃以上の温度で熱アニーリング処理を施した後に所定の光（例えば、後述するエキシマレーザ光）の照射を行うようにしている。 This thermal annealing process may be performed after excimer laser light irradiation described later as long as the annealing process temperature is about 150 ° C. or lower. However, when the annealing temperature is lower than about 300 ° C., there arises a problem that the drain current is reduced or the reliability of the TFT is lowered. Therefore, in the present embodiment, when this thermal annealing process is required, irradiation with predetermined light (for example, excimer laser light described later) is performed after the thermal annealing process is performed at a temperature of about 300 ° C. or higher. I have to.
なお、この熱アニーリング処理を行う雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。 Note that the atmosphere in which the thermal annealing treatment is performed is not limited to air, and the thermal annealing treatment may be performed in oxygen, nitrogen, ozone, or other atmosphere. Moreover, you may perform a heat-annealing process in the humid atmosphere of the state which raised the humidity significantly.
次に、上述したように積層された素子構造体に対して、図２（ｂ）に示すように、保護膜１５側からIGZO膜１４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）やフラッシュランプ光を照射する。エキシマレーザ光等の一部はゲート電極膜１２によって反射、吸収されるため、ゲート電極膜１２の下方に位置するIGZO膜１４（チャネル領域に相当）にはエキシマレーザ光等が照射されない。一方、ゲート電極膜１２が上部に存在しないIGZO膜１４（ソース・ドレイン領域に相当）にはエキシマレーザ光等が照射される。エキシマレーザ光等が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜１４´）となる（図２（ｃ））。これにより、ドレイン電流の低下を抑制することができる。 Next, as shown in FIG. 2B, an excimer laser beam (for example, XeCl excimer laser) or a flash lamp is applied to the element structure laminated as described above from the protective film 15 side toward the IGZO film 14. Irradiate light. Since a part of the excimer laser light or the like is reflected and absorbed by the gate electrode film 12, the excimer laser light or the like is not irradiated to the IGZO film 14 (corresponding to the channel region) located below the gate electrode film 12. On the other hand, the IGZO film 14 (corresponding to the source / drain region) where the gate electrode film 12 does not exist is irradiated with excimer laser light or the like. The region irradiated with excimer laser light etc. is irradiated with excimer laser because oxygen is lost and free electrons increase due to the direct action effect due to light energy and the temperature increase effect accompanying light irradiation. A region having a low resistance (low-resistance IGZO film 14 ') compared to a region that is not formed (FIG. 2C). Thereby, the fall of drain current can be suppressed.
また、上記照射光は、酸化物半導体層には作用するが、基板等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。 The irradiation light needs to be such that it acts on the oxide semiconductor layer but does not damage the substrate or the like as much as possible. From this point of view, it is preferable to select pulsed light such as excimer laser or flash light that can intermittently apply energy.
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜１５にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜１７ａおよびドレイン電極膜１７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜１７ａおよびドレイン電極膜１７ｂをパターニングする（図１（ｄ））。この後、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜１２とソース・ドレイン電極膜１７ａ、１７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜１２と、IGZO膜１４のソース領域１６ａおよびドレイン領域１６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。 Next, after forming a contact hole in the protective film 15 using a photolithography method and an etching method, the source electrode film 17a and the drain electrode film 17b are formed in a room temperature environment by sputtering Mo. Thereafter, the source electrode film 17a and the drain electrode film 17b are patterned by using a photolithography method and an etching method (FIG. 1D). Thereafter, the maximum process temperature in the photolithography method and the etching method is about 100 ° C. In this patterning, the gate electrode film 12 and the source / drain electrode films 17a and 17b are formed so that there is no overlapping region in the vertical direction. Thereby, there is no room for the gate electrode film 12 and the source region 16a and the drain region 16b of the IGZO film 14 to face each other, so that the generation of parasitic capacitance can be greatly reduced.
また、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜１４に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。これにより、ソース・ドレイン領域１６ａ、１６ｂの抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。 In addition, in the manufacturing process after irradiating the IGZO film 14 with predetermined light under predetermined irradiation conditions after performing substrate temperature heating at about 300 ° C. or thermal annealing at 300 ° C. or higher, the maximum substrate temperature is obtained. Is suppressed to 150 ° C. or lower, the lowered sheet resistance value can be maintained in a low state. Thereby, an increase in resistance of the source / drain regions 16a and 16b can be suppressed, and a decrease in drain current and variation in characteristics can be reliably suppressed.
なお、第２の実施形態におけるエキシマレーザ光およびフラッシュランプ光の特性（１パルスあたりのエネルギー密度（照射強度）、１パルスあたりの幅（発光時間）、使用光の波長）、上記所定の光の変更態様、各層の形成材料、および酸化物半導体層の成膜方法等については、上記第１の実施形態と同様であるので説明は省略する。 The characteristics of the excimer laser light and flash lamp light in the second embodiment (energy density per pulse (irradiation intensity), width per pulse (light emission time), wavelength of light used), the predetermined light Since the changed mode, the material for forming each layer, the method for forming the oxide semiconductor layer, and the like are the same as those in the first embodiment, description thereof will be omitted.
以上に説明した如くして、本実施形態に係る自己整合型トップゲート構造のＴＦＴを作製することができる。 As described above, the self-aligned top gate TFT according to this embodiment can be manufactured.
なお、上記各実施形態方法においては、酸化物半導体層としてIGZO膜を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか１元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜４を構成するIGZOの組成比をIn:Ga:Zn:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。 In each of the above-described embodiments, the IGZO film is used as the oxide semiconductor layer. However, the present invention is not limited to this. Instead, indium, gallium, zinc, tin, aluminum, silicon, germanium are used. Alternatively, an oxide semiconductor layer containing at least one element of boron, manganese, titanium, and molybdenum may be used. Further, although the composition ratio of IGZO constituting the IGZO film 4 is In: Ga: Zn: O = 1: 1: 1: 4, this composition ratio is not limited to this.
また、上記各実施形態方法においては、酸化物半導体層として非晶質のIGZO膜を用いているが、ZnO膜等の多結晶の酸化物半導体層により形成してもよい。 In each of the above embodiments, an amorphous IGZO film is used as the oxide semiconductor layer, but it may be formed of a polycrystalline oxide semiconductor layer such as a ZnO film.
また、上記各実施形態方法においては、酸化物半導体層としてのIGZO膜をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。 In each of the above-described embodiments, the IGZO film as the oxide semiconductor layer is formed using a sputtering method. However, other film formation methods such as a pulse laser deposition method, an electron beam deposition method, and a coating deposition method are used. The method may be used.
また、上記各実施形態方法においては、酸化ケイ素によりゲート絶縁膜および保護膜を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ）に対して、より透過率が高い材料であればより好ましい。 In each of the above embodiments, the gate insulating film and the protective film are formed of silicon oxide. However, the present invention is not limited to this, and the light used for reducing the resistance of the oxide semiconductor layer described above ( For example, it is more preferable if the material has a higher transmittance with respect to an excimer laser.
ところで、以下に示すようにして作製されたサンプルについて四探針測定法によるシート抵抗を測定すると、その測定値は2.2×103Ω/□となった（図３参照）。なお、エキシマレーザ照射前のシート抵抗値は3.5×107Ω/□であった。 By the way, when the sheet resistance was measured by the four-probe measurement method for the sample manufactured as shown below, the measured value was 2.2 × 10 3 Ω / □ (see FIG. 3). The sheet resistance value before excimer laser irradiation was 3.5 × 10 7 Ω / □.
[サンプルの作製方法]
ガラス基板上に厚さ50ｎｍのIGZO膜、および保護膜をこの順に成膜して作製したサンプルに、300℃で１時間の熱アニーリング処理を施した。次に、基板側からIGZO膜に向けてXeClエキシマレーザ光を照射した。照射条件はパルス幅50ns、照射強度300mJ/cm2とし、同一領域に10回照射した。なお、雰囲気温度は２５℃であった。
[Sample preparation method]
A sample prepared by forming an IGZO film having a thickness of 50 nm and a protective film on a glass substrate in this order was subjected to a thermal annealing treatment at 300 ° C. for 1 hour. Next, XeCl excimer laser light was irradiated from the substrate side toward the IGZO film. Irradiation conditions were a pulse width of 50 ns and an irradiation intensity of 300 mJ / cm 2 , and the same region was irradiated 10 times. The ambient temperature was 25 ° C.
次に、空気中において30分間の加熱処理に供した上記サンプルについて、四探針測定法によりシート抵抗を測定すると以下のようになった。すなわち、このシート抵抗値は、加熱温度200℃から急上昇する図３の曲線形状（薄膜トランジスタのIGZO膜の加熱温度依存性を示す）からも明らかなように、加熱処理時の加熱処理の温度によって結果が大きく異なり、エキシマレーザ光の照射後の加熱処理温度が200℃である場合は、シート抵抗が1.2×104Ω/□、エキシマレーザ光の照射後の加熱処理温度が250℃である場合は、シート抵抗が7.0×106Ω/□となった。 Next, when the sheet resistance of the sample subjected to the heat treatment for 30 minutes in the air was measured by the four-probe measurement method, it was as follows. That is, this sheet resistance value is a result of the temperature of the heat treatment during the heat treatment, as is apparent from the curve shape of FIG. 3 that rapidly increases from the heating temperature of 200 ° C. (showing the heating temperature dependence of the IGZO film of the thin film transistor). When the heat treatment temperature after irradiation with excimer laser light is 200 ° C, the sheet resistance is 1.2 × 10 4 Ω / □, and the heat treatment temperature after irradiation with excimer laser light is 250 ° C The sheet resistance was 7.0 × 10 6 Ω / □.
すなわち、エキシマレーザ光を照射して低抵抗化されたIGZO膜であっても、この後200℃以上に加熱する作業に供されると、光照射によりせっかく低下した抵抗値が高抵抗となってしまうので、その作業時の加熱温度を200℃より低い温度とすることが肝要である。 In other words, even with an IGZO film that has been reduced in resistance by irradiating excimer laser light, if it is subjected to an operation of heating to 200 ° C. or higher after that, the resistance value that has been reduced by light irradiation becomes high resistance. Therefore, it is important to set the heating temperature during the operation to a temperature lower than 200 ° C.
逆に、上記各実施形態に示すように、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜（酸化半導体層）に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。 Conversely, as shown in each of the above embodiments, after performing substrate temperature heating of about 300 ° C. or thermal annealing of 300 ° C. or more, etc., predetermined light is applied to the IGZO film (oxide semiconductor layer) under predetermined irradiation conditions. In the manufacturing process after irradiation, if the maximum substrate temperature is suppressed to 150 ° C. or lower, the lowered sheet resistance value can be kept low.
これにより、ソース・ドレイン領域の抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。 As a result, an increase in resistance of the source / drain region can be suppressed, and a decrease in drain current and variation in characteristics can be reliably suppressed.
１、１１ ガラス基板（基板）
２、１２ ゲート電極膜
３、１３ ゲート絶縁膜
４、１４ ＩＧＺＯ膜
４´、１４´ 低抵抗ＩＧＺＯ膜
４ａ、１４ａ チャネル領域（ＩＧＺＯ膜）
５、１５ 保護膜
６ａ、１６ａ ソース領域
６ｂ、１６ｂ ドレイン領域
７ａ、１７ａ ソース電極膜
７ｂ、１７ｂ ドレイン電極膜
1,11 Glass substrate (substrate)
2, 12 Gate electrode film 3, 13 Gate insulating film 4, 14 IGZO film 4 ', 14' Low resistance IGZO film 4a, 14a Channel region (IGZO film)
5, 15 Protective film 6a, 16a Source region 6b, 16b Drain region 7a, 17a Source electrode film 7b, 17b Drain electrode film
Claims (6)
前記保護膜の形成が所定の温度以上の加熱処理を伴う場合は、
前記保護膜を形成した後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とする薄膜トランジスタの製造方法。 In the method of manufacturing a thin film transistor in which at least a gate electrode film, a gate insulating film, an oxide semiconductor layer, and a protective film are formed in this order on a substrate,
When the formation of the protective film involves a heat treatment at a predetermined temperature or higher,
After forming the protective film, the oxide semiconductor layer is irradiated with predetermined light from the substrate side, and when viewed from the substrate side, the oxidation does not overlap the gate electrode film on the line of sight A method of manufacturing a thin film transistor, characterized in that a resistance of a region of a physical semiconductor layer is reduced.
前記保護膜の形成が所定の温度以上の加熱処理を伴う場合は、
前記保護膜を形成した後、該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とする薄膜トランジスタの製造方法。 In the method of manufacturing a thin film transistor in which at least an oxide semiconductor layer, a gate insulating film, a gate electrode film, and a protective film are formed in this order on a substrate,
When the formation of the protective film involves a heat treatment at a predetermined temperature or higher,
After the protective film is formed, a predetermined light is irradiated from the protective film side toward the oxide semiconductor layer, and when viewed from the protective film side, the gate electrode film does not overlap with the line of sight A method for manufacturing a thin film transistor, characterized in that the resistance of a region of the oxide semiconductor layer is reduced.
6. The method according to claim 1, wherein after forming the protective film, the oxide semiconductor is subjected to an annealing process at 200 ° C. or more, and then the predetermined light is irradiated. 6. A method for manufacturing a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013213521A JP2014135474A (en) | 2012-12-14 | 2013-10-11 | Thin film transistor manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012274106 | 2012-12-14 | ||
| JP2012274106 | 2012-12-14 | ||
| JP2013213521A JP2014135474A (en) | 2012-12-14 | 2013-10-11 | Thin film transistor manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014135474A true JP2014135474A (en) | 2014-07-24 |
Family
ID=51413524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013213521A Pending JP2014135474A (en) | 2012-12-14 | 2013-10-11 | Thin film transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014135474A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425120A (en) * | 2017-08-09 | 2017-12-01 | 上海幂方电子科技有限公司 | A kind of quick method for preparing organic electronic component |
| KR101859621B1 (en) * | 2016-08-25 | 2018-05-18 | 충북대학교 산학협력단 | Oxide transistor using femto-second laser preannealing and fabricating method thereof |
| JP2021190599A (en) * | 2020-06-01 | 2021-12-13 | 日本放送協会 | Thin film transistor and its manufacturing method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111125A (en) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | Oxide semiconductor element and manufacturing method thereof, thin film sensor, and electro-optical device |
| JP2010056546A (en) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2010123758A (en) * | 2008-11-19 | 2010-06-03 | Nec Corp | Thin film device and method of manufacturing the same |
| JP2010147351A (en) * | 2008-12-20 | 2010-07-01 | Videocon Global Ltd | Liquid crystal display device and manufacturing method therefor |
| JP2012049489A (en) * | 2010-07-30 | 2012-03-08 | Kobe Steel Ltd | Oxide and spattering target for semiconductor layer of thin film transistor, and thin film transistor |
| JP2012178439A (en) * | 2011-02-25 | 2012-09-13 | Nippon Hoso Kyokai <Nhk> | Semiconductor device and manufacturing method thereof |
| JP2012235142A (en) * | 2008-08-27 | 2012-11-29 | Idemitsu Kosan Co Ltd | Field effect transistor, manufacturing method of the same and sputtering target |
-
2013
- 2013-10-11 JP JP2013213521A patent/JP2014135474A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111125A (en) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | Oxide semiconductor element and manufacturing method thereof, thin film sensor, and electro-optical device |
| JP2010056546A (en) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2012235142A (en) * | 2008-08-27 | 2012-11-29 | Idemitsu Kosan Co Ltd | Field effect transistor, manufacturing method of the same and sputtering target |
| JP2010123758A (en) * | 2008-11-19 | 2010-06-03 | Nec Corp | Thin film device and method of manufacturing the same |
| JP2010147351A (en) * | 2008-12-20 | 2010-07-01 | Videocon Global Ltd | Liquid crystal display device and manufacturing method therefor |
| JP2012049489A (en) * | 2010-07-30 | 2012-03-08 | Kobe Steel Ltd | Oxide and spattering target for semiconductor layer of thin film transistor, and thin film transistor |
| JP2012178439A (en) * | 2011-02-25 | 2012-09-13 | Nippon Hoso Kyokai <Nhk> | Semiconductor device and manufacturing method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101859621B1 (en) * | 2016-08-25 | 2018-05-18 | 충북대학교 산학협력단 | Oxide transistor using femto-second laser preannealing and fabricating method thereof |
| CN107425120A (en) * | 2017-08-09 | 2017-12-01 | 上海幂方电子科技有限公司 | A kind of quick method for preparing organic electronic component |
| JP2021190599A (en) * | 2020-06-01 | 2021-12-13 | 日本放送協会 | Thin film transistor and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5576814B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5059703B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE INCLUDING THE SAME, AND ITS MANUFACTURING METHOD | |
| US20100123132A1 (en) | Thin film device and manufacturing method of the same | |
| JPH04267563A (en) | Thin film semiconductor device and its manufacturing method | |
| JP2009004733A (en) | Inverter manufacturing method and inverter | |
| CN103839826B (en) | Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate | |
| CN103839825A (en) | Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate | |
| JP2014154382A (en) | Method of manufacturing thin-film device | |
| JP2005303299A (en) | Electronic device and manufacturing method thereof | |
| Nakata et al. | Improvement of InGaZnO4 thin film transistors characteristics utilizing excimer laser annealing | |
| JP2007220918A (en) | Laser annealing method, thin-film semiconductor device, manufacturing method thereof, display, and manufacturing method thereof | |
| JP2014135474A (en) | Thin film transistor manufacturing method | |
| JP2014140005A (en) | Thin film transistor and manufacturing method of the same | |
| JP2014029976A (en) | Thin film device manufacturing method | |
| JP4856252B2 (en) | Thin film transistor manufacturing method | |
| CN101271847A (en) | Semiconductor thin film crystal and semiconductor device manufacturing method | |
| KR20190132798A (en) | Method for fabricating oxide thin film transistor using xenon flash lamp at room temperature | |
| JP2014086705A (en) | Thin film transistor manufacturing method and thin film device | |
| CN109037076A (en) | The method of metal oxide thin-film transistor preparation | |
| CN104900491A (en) | Thin film transistor and manufacturing method thereof and display device | |
| CN105140130B (en) | Low-temperature polysilicon film transistor and preparation method thereof | |
| JPS6235571A (en) | Manufacture of semiconductor device | |
| JP2014132621A (en) | Thin film device manufacturing method | |
| KR101097203B1 (en) | Co-doped thin film transistor and method for manufacturing the same | |
| JP2009016667A (en) | Thin film semiconductor device, manufacturing method thereof and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171114 |