JP2014107879A

JP2014107879A - Power supply controller and power supply control method

Info

Publication number: JP2014107879A
Application number: JP2012256722A
Authority: JP
Inventors: Hideyuki Takahashi; 秀幸高橋
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2012-11-22
Filing date: 2012-11-22
Publication date: 2014-06-09

Abstract

【課題】ディジタル制御方式のスイッチング電源制御において、出力電圧を安定化する技術が望まれる。
【解決手段】電源制御装置は、ディジタル制御型のスイッチング電源制御により直流電源を生成する電力変換器の出力電圧を制御する。Ａ／Ｄコンバータは、出力電圧のＡ／Ｄ変換データを生成する。制御演算部は、Ａ／Ｄ変換データと、出力電圧の参照値との差に基づいて、ＰＷＭ信号のオン時間を算出する。制御調整部は、Ａ／Ｄ変換データに基づいて出力電圧の振幅をモニタし、振幅が抑制されるようにパルス信号の位相遅延の調整を行う。
【選択図】図１A technique for stabilizing an output voltage in switching control of a digital control system is desired.
A power supply control device controls an output voltage of a power converter that generates a DC power supply by digital control type switching power supply control. The A / D converter generates A / D conversion data of the output voltage. The control calculation unit calculates the ON time of the PWM signal based on the difference between the A / D conversion data and the reference value of the output voltage. The control adjustment unit monitors the amplitude of the output voltage based on the A / D conversion data, and adjusts the phase delay of the pulse signal so that the amplitude is suppressed.
[Selection] Figure 1

Description

本発明は、ディジタル制御方式のスイッチング電源制御に関する。 The present invention relates to a digitally controlled switching power supply control.

近年では、環境に配慮したエコロジー（Ｅｃｏｌｏｇｙ）に関する製品が多岐にわたり開発されている。その代表的な製品として太陽光発電などの再生可能エネルギーによる電源装置がある。そのような電源を制御するマイクロコンピュータも開発されている。太陽電池などの電源を制御するために、ディジタル制御方式の電源制御を行うマイクロコンピュータが実用化されている。 In recent years, a wide variety of products related to ecology has been developed. A typical product is a power supply device using renewable energy such as photovoltaic power generation. A microcomputer for controlling such a power source has also been developed. In order to control the power source of a solar battery or the like, a microcomputer that performs digital control type power source control has been put into practical use.

複数枚の太陽電池など、複数の電源から供給される電力に基づいて電源を供給するために、電圧変換が必要とされる。そのような複数チャネルの制御をディジタル制御方式で行うマイクロコンピュータも実用化されはじめている。 In order to supply power based on power supplied from a plurality of power sources such as a plurality of solar cells, voltage conversion is required. Microcomputers that perform such multi-channel control using a digital control system have also begun to be put into practical use.

特許文献１（特開２００３−７９１３６号公報）に、電源装置の一例が開示されている。図１３は、特許文献１の図１に示された電源制御装置の構成図である。 Japanese Patent Application Laid-Open No. 2003-79136 discloses an example of a power supply device. FIG. 13 is a configuration diagram of the power supply control device shown in FIG.

ＤＣ電源Ｃ２０−１〜Ｃ２０−ｎは、それぞれ互いに異なるＤＣ電圧を生成して負荷に供給する。尚、充電器Ｃ１０およびＤＣ電源Ｃ２０−１〜Ｃ２０−ｎは、それぞれ基本的に互いに同じ構成であり、ＰＷＭ部Ｃ１１および電力変換部Ｃ１２を備える。 The DC power supplies C20-1 to C20-n generate different DC voltages and supply them to the load. The charger C10 and the DC power sources C20-1 to C20-n have basically the same configuration, and include a PWM unit C11 and a power conversion unit C12.

多重化部（ＭＵＸ）Ｃ３４は、各電源回路（充電器Ｃ１０およびＤＣ電源Ｃ２０−１〜Ｃ２０−ｎ）が備える電力変換部Ｃ１２からのフィードバック信号、および各電源回路へ供給される入力電圧を受信し、プロセッサＣ４１からの指示に従ってその中から所定の１つを選択して出力する。電力変換部Ｃ１２からのフィードバック信号は、電源回路の出力に係わるパラメータであり、たとえば、各電源回路の出力電圧や出力電流である。Ａ／Ｄ変換部Ｃ３５は、多重化部Ｃ３４の出力をディジタルデータに変換する。Ａ／Ｄ変換部Ｃ３５により変換されたディジタルデータは、プロセッサＣ４１により読み取られる。 Multiplexer (MUX) C34 receives a feedback signal from power converter C12 included in each power supply circuit (charger C10 and DC power supplies C20-1 to C20-n) and an input voltage supplied to each power supply circuit. Then, in accordance with an instruction from the processor C41, a predetermined one is selected and output. The feedback signal from the power conversion unit C12 is a parameter related to the output of the power supply circuit, for example, the output voltage or output current of each power supply circuit. The A / D conversion unit C35 converts the output of the multiplexing unit C34 into digital data. The digital data converted by the A / D conversion unit C35 is read by the processor C41.

図１４は、特許文献１の図１１に示された電源装置の構成図である。演算部Ｃ５１は、電力変換部Ｃ１２からＡ／Ｄ変換部Ｃ３５を介して受信するパラメータに基づいて、電力変換部Ｃ１２のスイッチング素子Ｃ１３を制御するためのパルス信号のパルス幅（即ち、そのパルス信号のデューティ）を演算する。使用するパラメータは、ここでは、電力変換部Ｃ１２の出力電圧である。したがって、演算部Ｃ５１は、出力電圧をディジタルデータに変換した値であるＶｏｕｔを受け取る。なお、この演算部Ｃ５１は、ＲＯＭＣ４２に格納されている所定のプログラムがプロセッサＣ４１によって実行されることにより実現される。 FIG. 14 is a configuration diagram of the power supply device shown in FIG. Based on the parameter received from the power conversion unit C12 via the A / D conversion unit C35, the calculation unit C51 controls the pulse width of the pulse signal for controlling the switching element C13 of the power conversion unit C12 (that is, the pulse signal). (Duty). Here, the parameter to be used is the output voltage of the power converter C12. Accordingly, the calculation unit C51 receives Vout that is a value obtained by converting the output voltage into digital data. The calculation unit C51 is realized by a predetermined program stored in the ROMC 42 being executed by the processor C41.

演算部Ｃ５１は、ディジタルフィルタＣ５２およびパルス幅計算部Ｃ５３を備える。ディジタルフィルタＣ５２は、出力電圧Ｖｏｕｔと参照値Ｖｒｅｆとの差を増幅して出力する。この参照値Ｖｒｅｆは、この電源回路が保持すべき出力電圧の代用値である。たとえば、この電源回路が保持すべき出力電圧を２．５Ｖとすると、参照値Ｖｒｅｆは、「２．５Ｖ」がＡ／Ｄ変換部Ｃ３５に入力されたならば得られるであろうディジタルデータである。なお、充電器Ｃ１０およびＤＣ電源Ｃ２０−１〜Ｃ２０−ｎの各出力電圧を制御する処理を記述したプログラムは、基本的には互いに同じであるが、異なる出力電圧を得るためにこの参照値Ｖｒｅｆの値を互いに変えている。 The calculation unit C51 includes a digital filter C52 and a pulse width calculation unit C53. The digital filter C52 amplifies and outputs the difference between the output voltage Vout and the reference value Vref. This reference value Vref is a substitute value for the output voltage to be held by this power supply circuit. For example, if the output voltage to be held by this power supply circuit is 2.5 V, the reference value Vref is digital data that will be obtained if “2.5 V” is input to the A / D converter C35. . The programs describing the processing for controlling the output voltages of the charger C10 and the DC power sources C20-1 to C20-n are basically the same as each other, but this reference value Vref is used to obtain different output voltages. The values of are different from each other.

特開２００３−７９１３６号公報JP 2003-79136 A

発電後の電圧変換を行うためのＤＣ−ＤＣコンバータなどのスイッチング電源制御装置において、負荷装置に対して、複数の電源電圧を供給することが必要な場合がある。そのような場合、各々の電源電圧を生成するために複数のＰＷＭ信号が出力されて電力変換部でスイッチング動作により電源電圧が生成される。 In a switching power supply control device such as a DC-DC converter for performing voltage conversion after power generation, it may be necessary to supply a plurality of power supply voltages to a load device. In such a case, in order to generate each power supply voltage, a plurality of PWM signals are output, and the power conversion unit generates a power supply voltage by a switching operation.

複数のＰＷＭ信号の位相が同じ場合には、複数の電力変換部でのスイッチング動作が同時に行われる可能性がある。そうした場合、大きなスイッチング電流が負荷装置に流れる事象が発生する。一方、複数のＰＷＭ信号の位相をずらした場合には、Ａ／Ｄの出力帰還電圧サンプリングタイミングがスイッチング動作と重なる可能性がある。そうした場合、スイッチングノイズの周り込みにより、フィードバック制御の安定性を損なう可能性がある。 When the phases of a plurality of PWM signals are the same, switching operations in a plurality of power conversion units may be performed simultaneously. In such a case, an event occurs in which a large switching current flows through the load device. On the other hand, when the phases of a plurality of PWM signals are shifted, the A / D output feedback voltage sampling timing may overlap with the switching operation. In such a case, there is a possibility that the stability of the feedback control is impaired due to the wraparound of the switching noise.

電源電圧を起動する際にフィードバック制御の安定性が最適となるようにＰＷＭ信号の位相を調整することが要求されている。 It is required to adjust the phase of the PWM signal so that the stability of the feedback control is optimal when starting the power supply voltage.

特許文献１の例で上記の課題を説明すると、図１３に示す電源制御装置において、出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングすることにより、フィードバック制御の安定性を悪化してしまう可能性がある。 Explaining the above problem in the example of Patent Document 1, in the power supply control device shown in FIG. 13, the A / D converter may sample the switching noise of the output voltage, which may deteriorate the stability of the feedback control. There is.

その理由は以下の通りである。図１４のＤＣ電源を用いた図１３の電源制御装置において、出力電圧を制御する際に、複数のＤＣ電源相互の相関は考慮されていない。そのため、Ａ／Ｄコンバータが出力電圧をサンプリングするタイミングと複数のＤＣ電源のパルス信号のスイッチング動作タイミングは互いに調整されない。従って、Ａ／Ｄコンバータが出力電圧をサンプリングするタイミングと、ＤＣ電源のパルス信号のスイッチング動作タイミングが重なる場合がある。そうした場合、スイッチングノイズをＡ／Ｄコンバータがサンプリングし、スイッチングノイズがフィードバック制御の出力帰還電圧として周り込む。その結果、フィードバック制御の安定性が低下するという問題がある。 The reason is as follows. In the power supply control apparatus of FIG. 13 using the DC power supply of FIG. 14, the correlation between the plurality of DC power supplies is not considered when controlling the output voltage. Therefore, the timing at which the A / D converter samples the output voltage and the switching operation timing of the pulse signals of the plurality of DC power supplies are not adjusted to each other. Therefore, the timing at which the A / D converter samples the output voltage may overlap with the switching operation timing of the pulse signal of the DC power supply. In such a case, the switching noise is sampled by the A / D converter, and the switching noise is circulated as an output feedback voltage for feedback control. As a result, there is a problem that the stability of the feedback control is lowered.

従って、ディジタル制御方式のスイッチング電源制御において、出力電圧を安定化する技術が望まれる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Therefore, a technique for stabilizing the output voltage is desired in digital control type switching power supply control. Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

一実施形態における電源制御装置は、ディジタル制御型のスイッチング電源制御により直流電源を生成する電力変換器の出力電圧を制御する。Ａ／Ｄコンバータは、出力電圧のＡ／Ｄ変換データを生成する。制御演算部は、Ａ／Ｄ変換データと、出力電圧の参照値との差に基づいて、ＰＷＭ信号のオン時間を算出する。制御調整部は、Ａ／Ｄ変換データに基づいて出力電圧の振幅をモニタし、振幅が抑制されるようにパルス信号の位相遅延の調整を行う。 In one embodiment, a power supply control device controls an output voltage of a power converter that generates a DC power supply by digital control type switching power supply control. The A / D converter generates A / D conversion data of the output voltage. The control calculation unit calculates the ON time of the PWM signal based on the difference between the A / D conversion data and the reference value of the output voltage. The control adjustment unit monitors the amplitude of the output voltage based on the A / D conversion data, and adjusts the phase delay of the pulse signal so that the amplitude is suppressed.

ディジタル制御方式のスイッチング電源制御において、出力電圧を安定化する技術が提供される。 In digital control type switching power supply control, a technique for stabilizing an output voltage is provided.

図１は、第１実施形態における電源制御装置の構成図である。FIG. 1 is a configuration diagram of a power supply control device according to the first embodiment. 図２は、電源制御装置に用いる電力変換部の構成図である。FIG. 2 is a configuration diagram of a power conversion unit used in the power supply control device. 図３は、電源制御装置の制御調整部の構成図である。FIG. 3 is a configuration diagram of a control adjustment unit of the power supply control device. 図４は、電源制御装置の目標値設定部の構成図である。FIG. 4 is a configuration diagram of a target value setting unit of the power supply control device. 図５は、電源制御装置の出力モニタ部の構成図である。FIG. 5 is a configuration diagram of an output monitor unit of the power supply control device. 図６は、電源制御装置のＰＷＭ部の構成図である。FIG. 6 is a configuration diagram of the PWM unit of the power supply control device. 図７は、電源制御装置の動作を示すフローチャートである。FIG. 7 is a flowchart showing the operation of the power supply control device. 図８は、電源制御装置の動作を示すタイムチャートである。FIG. 8 is a time chart showing the operation of the power supply control device. 図９は、第２実施形態における電源制御装置の出力モニタ部の構成図である。FIG. 9 is a configuration diagram of an output monitor unit of the power supply control device according to the second embodiment. 図１０は、太陽光発電システムの構成例を示す。FIG. 10 shows a configuration example of the photovoltaic power generation system. 図１１は、ＬＥＤ照明システムの構成例を示す。FIG. 11 shows a configuration example of the LED illumination system. 図１２は、液晶テレビ用電源回路の構成例を示す。FIG. 12 shows a configuration example of a power supply circuit for a liquid crystal television. 図１３は、参考技術における電源制御装置の構成図である。FIG. 13 is a configuration diagram of a power supply control device according to the reference technique. 図１４は、電源制御装置における出力電圧制御について説明する図である。FIG. 14 is a diagram illustrating output voltage control in the power supply control device.

以下、添付図面を参照して、幾つかの実施形態を説明する。図１は、第１実施形態における電源制御装置の構成図である。電源制御装置は、複数の電力変換部２０１−１、２０１−２と、電源制御部１０１とを備える。電力変換部２０１−１は、入力電圧ＶＩ１とパルス信号ＰＷＭ１を入力し、出力電圧ＶＯ１を出力する。電力変換部２０１−２は、入力電圧ＶＩ２とパルス信号ＰＷＭ２を入力し、出力電圧ＶＯ２を出力する。電源制御部１０１は、出力電圧ＶＯ１と出力電圧ＶＯ２を入力し、パルス信号ＰＷＭ１とパルス信号ＰＷＭ２を出力することにより、電力変換部２０１−１、２０１−２を制御する。図１の例では電力変換部２０１−１、２０１−２は２つであるが、３以上の電力変換部が有る場合でも、以下の説明は同様に成り立つ。 Hereinafter, some embodiments will be described with reference to the accompanying drawings. FIG. 1 is a configuration diagram of a power supply control device according to the first embodiment. The power supply control device includes a plurality of power conversion units 201-1 and 201-2 and a power supply control unit 101. The power conversion unit 201-1 receives the input voltage VI1 and the pulse signal PWM1, and outputs the output voltage VO1. The power conversion unit 201-2 receives the input voltage VI2 and the pulse signal PWM2, and outputs the output voltage VO2. The power supply control unit 101 inputs the output voltage VO1 and the output voltage VO2, and outputs the pulse signal PWM1 and the pulse signal PWM2, thereby controlling the power conversion units 201-1 and 201-2. In the example of FIG. 1, there are two power conversion units 201-1 and 201-2, but the following description holds true even when there are three or more power conversion units.

電源制御部１０１は、マルチプレクサ１０２と、Ａ／Ｄコンバータ１０３と、マルチプレクサ１０４と、制御演算部１０５と、制御調整部３０１−１、３０１−２とを備える。制御調整部３０１−１、３０１−２は、電力変換部と同数設けられる。 The power supply control unit 101 includes a multiplexer 102, an A / D converter 103, a multiplexer 104, a control calculation unit 105, and control adjustment units 301-1 and 301-2. The control adjustment units 301-1 and 301-2 are provided in the same number as the power conversion units.

マルチプレクサ１０２は、複数の電力変換部２０１−１、２０１−２の各々を順次に被選択電力変換部として選択する。その選択は、Ａ／Ｄコンバータ１０３が所定期間の出力電圧（ＶＯ１又はＶＯ２）のＡ／Ｄ変換を終え、Ａ／Ｄ変換完了信号ＣＨを出力したタイミングで行われる。図１の例では、マルチプレクサ１０２は、出力電圧ＶＯ１と出力電圧ＶＯ２をＡ／Ｄ変換完了信号ＣＨに応じて交番的に切り替えて選択し、選択した出力をＡ／Ｄコンバータ１０３に出力する。 The multiplexer 102 sequentially selects each of the plurality of power conversion units 201-1 and 201-2 as a selected power conversion unit. The selection is performed at the timing when the A / D converter 103 finishes A / D conversion of the output voltage (VO1 or VO2) for a predetermined period and outputs the A / D conversion completion signal CH. In the example of FIG. 1, the multiplexer 102 alternately selects the output voltage VO1 and the output voltage VO2 according to the A / D conversion completion signal CH, and outputs the selected output to the A / D converter 103.

Ａ／Ｄコンバータ１０３は、マルチプレクサ１０２の出力をＡ／Ｄ変換することによって、出力電圧ＶＯ１、ＶＯ２のうちの選択された方のサンプリング値を示すＡ／Ｄ変換データＡＤＯを生成し、制御演算部１０５と制御調整部３０１−１と制御調整部３０１−２に出力する。Ａ／Ｄコンバータ１０３は更に、Ａ／Ｄ変換が完了する毎に、Ａ／Ｄ変換完了信号ＣＨをマルチプレクサ１０２とマルチプレクサ１０４と制御調整部３０１−１と制御調整部３０１−２に出力する。 The A / D converter 103 performs A / D conversion on the output of the multiplexer 102, thereby generating A / D conversion data ADO indicating the sampling value of the selected one of the output voltages VO1 and VO2, and a control operation unit 105, the control adjustment unit 301-1 and the control adjustment unit 301-2. The A / D converter 103 further outputs an A / D conversion completion signal CH to the multiplexer 102, the multiplexer 104, the control adjustment unit 301-1 and the control adjustment unit 301-2 every time A / D conversion is completed.

マルチプレクサ１０４は、出力電圧ＶＯ１の基準電圧値である参照値ＴＶ１と出力電圧ＶＯ２の基準電圧値である参照値ＴＶ２を、Ａ／Ｄ変換完了信号ＣＨに応答して切り替えて選択し、選択した結果の参照値ＴＶＯを制御演算部１０５に出力する。 The multiplexer 104 selects and selects the reference value TV1 which is the reference voltage value of the output voltage VO1 and the reference value TV2 which is the reference voltage value of the output voltage VO2 in response to the A / D conversion completion signal CH. The reference value TVO is output to the control calculation unit 105.

制御演算部１０５は、Ａ／Ｄ変換データＡＤＯと参照値ＴＶＯとの差に基づいて、電力変換部２０１−１、２０１−２を制御するためのＰＷＭ制御のパルス信号のオン時間を算出する。すなわち、制御演算部１０５は、電力変換部２０１−１に出力するパルス信号ＰＷＭ１のオン時間を制御演算結果ＵＯ１として算出し、制御調整部３０１−１に出力する。制御演算部１０５は更に、電力変換部２０１−２に出力するパルス信号ＰＷＭ２のオン時間を制御演算結果ＵＯ２として算出し、制御調整部３０１−２に出力する。 Based on the difference between the A / D conversion data ADO and the reference value TVO, the control calculation unit 105 calculates the ON time of the PWM control pulse signal for controlling the power conversion units 201-1 and 201-2. That is, the control calculation unit 105 calculates the ON time of the pulse signal PWM1 output to the power conversion unit 201-1, as the control calculation result UO1, and outputs the calculated calculation result UO1 to the control adjustment unit 301-1. Further, the control calculation unit 105 calculates the ON time of the pulse signal PWM2 output to the power conversion unit 201-2 as the control calculation result UO2, and outputs it to the control adjustment unit 301-2.

制御調整部３０１−１は、Ａ／Ｄ変換データＡＤＯと制御演算結果ＵＯ１とＡ／Ｄ変換完了信号ＣＨを入力し、マルチプレクサ１０４に参照値ＴＶ１を出力し、電力変換部２０１−１にパルス信号ＰＷＭ１を出力する。制御調整部３０１−２は、Ａ／Ｄ変換データＡＤＯと制御演算結果ＵＯ２とＡ／Ｄ変換完了信号ＣＨを入力し、マルチプレクサ１０４に参照値ＴＶ２を出力し、電力変換部２０１−２にパルス信号ＰＷＭ２を出力する。 The control adjustment unit 301-1 receives the A / D conversion data ADO, the control calculation result UO1, and the A / D conversion completion signal CH, outputs the reference value TV1 to the multiplexer 104, and outputs a pulse signal to the power conversion unit 201-1. PWM1 is output. The control adjustment unit 301-2 receives the A / D conversion data ADO, the control calculation result UO2, and the A / D conversion completion signal CH, outputs the reference value TV2 to the multiplexer 104, and outputs a pulse signal to the power conversion unit 201-2. Outputs PWM2.

制御調整部３０１−１、３０１−２は、Ａ／Ｄ変換データＡＤＯに基づいて出力電圧ＶＯ１、ＶＯ２のそれぞれの振幅をモニタする。制御調整部３０１−１、３０１−２は、後述するように、各出力電圧ＶＯ１、ＶＯ２の振幅が抑制されるように、ＰＷＭ制御のパルス信号の位相遅延の調整を行う。 The control adjustment units 301-1 and 301-2 monitor the respective amplitudes of the output voltages VO1 and VO2 based on the A / D conversion data ADO. As will be described later, the control adjustment units 301-1 and 301-2 adjust the phase delay of the PWM control pulse signal so that the amplitudes of the output voltages VO1 and VO2 are suppressed.

図２は、本実施形態の電源制御装置に用いる電力変換器（電力変換部２０１−１、２０１−２）の構成図である。電力変換部２０１−１と電力変換部２０１−２の各々は、図２に示す同じ構造で実現できる。文中のｎは自然数を表す。電力変換部２０１−ｎは、キャパシタ２０２と、スイッチング素子２０３と、ダイオード２０４と、インダクタ２０５と、キャパシタ２０６で構成され、スイッチング素子２０３は、入力電圧ＶＩｎをキャパシタ２０２で平滑化された電圧を入力とし、パルス信号ＰＷＭｎでスイッチングされ、ダイオード２０４とインダクタ２０５の接続点にスイッチング素子２０３のソースドレイン間電圧を出力する。ダイオード２０４とインダクタ２０５とキャパシタ２０６は、スイッチング素子２０３のソースドレイン間電圧を平滑化し、出力電圧ＶＯｎを出力する。 FIG. 2 is a configuration diagram of power converters (power conversion units 201-1 and 201-2) used in the power supply control apparatus of the present embodiment. Each of the power conversion unit 201-1 and the power conversion unit 201-2 can be realized by the same structure shown in FIG. N in the sentence represents a natural number. The power conversion unit 201-n includes a capacitor 202, a switching element 203, a diode 204, an inductor 205, and a capacitor 206. The switching element 203 inputs a voltage obtained by smoothing the input voltage VIn with the capacitor 202. And the source-drain voltage of the switching element 203 is output to the connection point between the diode 204 and the inductor 205. The diode 204, the inductor 205, and the capacitor 206 smooth the source-drain voltage of the switching element 203 and output the output voltage VOn.

図３は、本実施形態における電源制御装置の制御調整部３０１−１、３０１−２の構成図である。制御調整部３０１−１と制御調整部３０１−２の各々は、図３に示す同じ構成によって実現できる。制御調整部３０１−ｎは、目標値設定部３０２と、出力モニタ部３０３と、ＰＷＭ部３０４とを備える。目標値設定部３０２は、参照値ＴＶｎを出力し、立ち上がり完了信号ＷＵと目標値ＴＧＴを出力モニタ部３０３に出力する。 FIG. 3 is a configuration diagram of the control adjustment units 301-1 and 301-2 of the power supply control device according to the present embodiment. Each of the control adjustment unit 301-1 and the control adjustment unit 301-2 can be realized by the same configuration shown in FIG. The control adjustment unit 301-n includes a target value setting unit 302, an output monitor unit 303, and a PWM unit 304. The target value setting unit 302 outputs the reference value TVn, and outputs the rising completion signal WU and the target value TGT to the output monitor unit 303.

出力モニタ部３０３は、予め設定された目標値ＴＧＴと、立ち上がり完了信号ＷＵとＡ／Ｄ変換データＡＤＯとＡ／Ｄ変換完了信号ＣＨとを入力し、パルス信号遅延調整信号ＡＤＪをＰＷＭ部３０４に出力する。出力モニタ部３０３は、各電力変換部２０１−ｎについて、Ａ／Ｄ変換データＡＤＯに基づいて、出力電圧ＶＯｎの振幅が抑制されるＰＷＭ信号の位相遅延量を算出して記憶する。ＰＷＭ部３０４は、制御演算結果ＵＯｎとパルス信号遅延調整信号ＡＤＪを入力し、パルス信号ＰＷＭｎを出力する。 The output monitor unit 303 inputs a preset target value TGT, a rise completion signal WU, A / D conversion data ADO, and an A / D conversion completion signal CH, and a pulse signal delay adjustment signal ADJ to the PWM unit 304. Output. The output monitor unit 303 calculates and stores the phase delay amount of the PWM signal for which the amplitude of the output voltage VOn is suppressed based on the A / D conversion data ADO for each power conversion unit 201-n. The PWM unit 304 inputs the control calculation result UOn and the pulse signal delay adjustment signal ADJ, and outputs the pulse signal PWMn.

図４は、本実施形態における電源制御装置の目標値設定部３０２の構成図である。目標値設定部３０２は、目標値設定レジスタ３０２１と、カウントアップ幅値設定レジスタ３０２２と、カウンタ３０２３と、比較器３０２４とを備える。目標値設定レジスタ３０２１は、カウンタ３０２３と比較器３０２４に目標値ＴＧＴを出力する。カウントアップ幅値設定レジスタ３０２２は、カウンタ３０２３にカウントアップ幅値設定値を出力する。カウンタ３０２３は、カウント値を所定の時間周期でインクリメントして、参照値ＴＶｎとして出力する。カウンタ３０２３は、目標値ＴＧＴまでカウントアップ幅値設定値でカウントアップした結果の参照値ＴＶｎを比較器３０２４に出力する。比較器３０２４は、目標値ＴＧＴと参照値ＴＶｎを比較し、立ち上がり完了信号ＷＵを出力する。 FIG. 4 is a configuration diagram of the target value setting unit 302 of the power supply control device according to the present embodiment. The target value setting unit 302 includes a target value setting register 3021, a count-up width value setting register 3022, a counter 3023, and a comparator 3024. The target value setting register 3021 outputs the target value TGT to the counter 3023 and the comparator 3024. The count-up width value setting register 3022 outputs the count-up width value setting value to the counter 3023. The counter 3023 increments the count value at a predetermined time period and outputs it as a reference value TVn. The counter 3023 outputs a reference value TVn obtained as a result of counting up to the target value TGT with the count-up width value setting value to the comparator 3024. The comparator 3024 compares the target value TGT and the reference value TVn, and outputs a rise completion signal WU.

図５は、本実施形態における電源制御装置の出力モニタ部３０３の構成図である。出力モニタ部３０３は、比較器３０３１と、振幅値算出部３０３２と、振幅値比較保持部３０３３と、遅延量算出部３０３４とを備える。比較器３０３１は、目標値ＴＧＴと立ち上がり完了信号ＷＵとＡ／Ｄ変換完了信号ＣＨとＡ／Ｄ変換データＡＤＯとを入力し、上限値ＵＬＭＴと下限値ＤＬＭＴを振幅値算出部３０３２に出力する。振幅値算出部３０３２は、上限値ＵＬＭＴと下限値ＤＬＭＴを入力し、算出した振幅値ＡＭＰを振幅値比較保持部３０３３に出力する。振幅値比較保持部３０３３は、振幅値ＡＭＰと保持振幅値ＲＡＭＰと調整完了信号ＥＮＤを入力し、遅延量算出部３０３４に調整開始信号ＳＴＡＲＴと保持振幅値ＲＡＭＰを出力し、振幅値比較保持部３０３３に保持振幅値ＲＡＭＰを出力する。遅延量算出部３０３４は、保持振幅値ＲＡＭＰと調整開始信号ＳＴＡＲＴとを入力し、パルス信号遅延調整信号ＡＤＪを出力し、振幅値比較保持部３０３３に調整完了信号ＥＮＤを出力する。 FIG. 5 is a configuration diagram of the output monitor unit 303 of the power supply control device according to the present embodiment. The output monitor unit 303 includes a comparator 3031, an amplitude value calculation unit 3032, an amplitude value comparison holding unit 3033, and a delay amount calculation unit 3034. The comparator 3031 inputs the target value TGT, the rising completion signal WU, the A / D conversion completion signal CH, and the A / D conversion data ADO, and outputs the upper limit value ULMT and the lower limit value DLMT to the amplitude value calculation unit 3032. The amplitude value calculation unit 3032 receives the upper limit value ULMT and the lower limit value DLMT, and outputs the calculated amplitude value AMP to the amplitude value comparison holding unit 3033. The amplitude value comparison holding unit 3033 receives the amplitude value AMP, the holding amplitude value RAMP, and the adjustment completion signal END, outputs the adjustment start signal START and the holding amplitude value RAMP to the delay amount calculation unit 3034, and the amplitude value comparison holding unit 3033. Is output a holding amplitude value RAMP. The delay amount calculation unit 3034 receives the holding amplitude value RAMP and the adjustment start signal START, outputs the pulse signal delay adjustment signal ADJ, and outputs the adjustment completion signal END to the amplitude value comparison holding unit 3033.

図６は、本実施形態における電源制御装置のＰＷＭ部３０４の構成図である。ＰＷＭ部３０４は、オン時間レジスタ３０４１と、周期レジスタ３０４２と、パルス生成部３０４３と、タイマ３０４４と、遅延調整部３０４５とを備える。オン時間レジスタ３０４１は、制御演算結果ＵＯｎを入力して保持し、パルス生成部３０４３に保持値を出力する。周期レジスタ３０４２は、パルス信号ＰＷＭｎの周期設定値をパルス生成部３０４３に出力する。パルス生成部３０４３は、オン時間レジスタ３０４１の出力と周期レジスタ３０４２の出力とタイマ３０４４の出力を入力し、遅延調整部３０４５に生成したパルスを出力する。遅延調整部３０４５は、パルス生成部３０４３の出力とパルス信号遅延調整信号ＡＤＪを入力し、パルス信号ＰＷＭｎを出力する。遅延調整部３０４５は、たとえば８ビット精度の遅延ラインで構成する場合、２＾８＝２５６個の遅延素子を直列に接続することによって実現できる。 FIG. 6 is a configuration diagram of the PWM unit 304 of the power supply control device according to the present embodiment. The PWM unit 304 includes an on-time register 3041, a period register 3042, a pulse generation unit 3043, a timer 3044, and a delay adjustment unit 3045. The on-time register 3041 inputs and holds the control calculation result UOn, and outputs a hold value to the pulse generation unit 3043. Period register 3042 outputs the period setting value of pulse signal PWMn to pulse generation section 3043. The pulse generation unit 3043 receives the output of the on-time register 3041, the output of the period register 3042, and the output of the timer 3044, and outputs the generated pulse to the delay adjustment unit 3045. The delay adjustment unit 3045 receives the output of the pulse generation unit 3043 and the pulse signal delay adjustment signal ADJ, and outputs a pulse signal PWMn. The delay adjusting unit 3045 can be realized, for example, by connecting 2 ＾ 8 = 256 delay elements in series when configured with an 8-bit precision delay line.

図７は、本実施形態における電源制御装置の動作を示すフローチャートである。図７を用いて、本実施形態における電源制御装置の動作を、電力変換部２０１−１の制御を例に説明する。電力変換部２０２−ｎの制御も同様である。 FIG. 7 is a flowchart showing the operation of the power supply control device according to this embodiment. The operation of the power supply control device according to this embodiment will be described with reference to FIG. 7 by taking control of the power conversion unit 201-1 as an example. The same applies to the control of the power converter 202-n.

電源制御装置は、各設定レジスタの初期設定を行う。目標値設定部３０２において、目標値設定レジスタ３０２１には、各電力変換部２０１−ｎに対応する目標値、すなわち、出力電圧ＶＯ１が保持すべき出力電圧の代用値である目標値ＴＧＴが設定される。たとえば、出力電圧ＶＯ１が保持すべき出力電圧を２．５Ｖとすると、目標値ＴＧＴには、「２．５Ｖ」がＡ／Ｄコンバータ１０３に入力されたならば得られるディジタルデータであるＡ／Ｄ変換データＡＤＯが設定される。 The power supply control device performs initial setting of each setting register. In the target value setting unit 302, the target value setting register 3021 is set with a target value corresponding to each power conversion unit 201-n, that is, a target value TGT that is a substitute value of the output voltage that the output voltage VO1 should hold. The For example, if the output voltage to be held by the output voltage VO 1 is 2.5 V, the target value TGT is A / D which is digital data obtained if “2.5 V” is input to the A / D converter 103. Conversion data ADO is set.

目標値設定部３０２において、カウントアップ幅値設定レジスタ３０２２には、カウンタ３０２３をカウントアップする増分値が設定される。たとえば、増分値を「２」に設定した場合は、「１」に設定した場合に比べて、カウント値が２倍の速さでカウントアップされる。その結果、参照値ＴＶ１が目標値ＴＧＴに到達する時間が短くなる。ＰＷＭ部３０４において、周期レジスタ３０４２には、スイッチング素子２０３のスイッチング周期であるパルス信号ＰＷＭ１の周期が設定される（ステップＳ１）。 In the target value setting unit 302, an increment value for counting up the counter 3023 is set in the count-up width value setting register 3022. For example, when the increment value is set to “2”, the count value is counted up twice as fast as when the increment value is set to “1”. As a result, the time for the reference value TV1 to reach the target value TGT is shortened. In the PWM unit 304, the cycle of the pulse signal PWM1, which is the switching cycle of the switching element 203, is set in the cycle register 3042 (step S1).

電源制御部１０１が起動される。制御演算部１０５は、たとえばＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ−Ｄｅｒｉｖａｔｉｖｅ）制御アルゴリズム等の補償演算を行うことにより、Ａ／Ｄ変換データＡＤＯと参照値ＴＶＯとが一致するように制御演算結果ＵＯ１と制御演算結果ＵＯ２の出力を開始する。パルス信号ＰＷＭ１およびパルス信号ＰＷＭ２が出力され、出力電圧ＶＯ１および出力電圧ＶＯ２の出力が開始する（ステップＳ２）。 The power control unit 101 is activated. The control operation unit 105 performs a compensation operation such as a PID (Proportional-Integral-Derivative) control algorithm, for example, so that the A / D conversion data ADO and the reference value TVO are matched with the control operation result UO1 and the control operation result. Start UO2 output. The pulse signal PWM1 and the pulse signal PWM2 are output, and the output of the output voltage VO1 and the output voltage VO2 is started (step S2).

マルチプレクサ１０２は、出力電圧ＶＯ１と出力電圧ＶＯ２をＡ／Ｄ変換完了信号ＣＨによって順次に選択してＡ／Ｄコンバータ１０３に出力する。出力電圧ＶＯ１と出力電圧ＶＯ２は、Ａ／Ｄコンバータ１０３のサンプリング周期ごとに交互に選択される。例えば、初期状態でのサンプリング対象が出力電圧ＶＯ１のときにＡ／Ｄ変換完了信号ＣＨが出力されると、次のサンプリング対象は出力電圧ＶＯ２となる。その次にＡ／Ｄ変換完了信号ＣＨが出力されると、出力電圧ＶＯ１がサンプリング対象として選択される。３以上の電力変換部２０１−１〜２０１−ｎがある場合は、１番目、２番目、・・・ｎ番目と順次に選択された後、再び１番目から順次に選択が開始される。Ａ／Ｄコンバータ１０３は、マルチプレクサ１０２の出力のＡ／Ｄ変換を完了すると、Ａ／Ｄ変換データＡＤＯとＡ／Ｄ変換完了信号ＣＨを出力する（ステップＳ３）。 The multiplexer 102 sequentially selects the output voltage VO <b> 1 and the output voltage VO <b> 2 by the A / D conversion completion signal CH and outputs them to the A / D converter 103. The output voltage VO1 and the output voltage VO2 are alternately selected for each sampling period of the A / D converter 103. For example, when the A / D conversion completion signal CH is output when the sampling target in the initial state is the output voltage VO1, the next sampling target is the output voltage VO2. Next, when the A / D conversion completion signal CH is output, the output voltage VO1 is selected as a sampling target. When there are three or more power conversion units 201-1 to 201-n, the first, second,..., Nth are sequentially selected, and then the selection is sequentially started again from the first. When completing the A / D conversion of the output of the multiplexer 102, the A / D converter 103 outputs the A / D conversion data ADO and the A / D conversion completion signal CH (step S3).

目標値設定部３０２において、カウンタ３０２３は、カウントアップ幅値設定レジスタ３０２２に設定された任意の増分値で、目標値ＴＧＴ以上になるまでカウント値をカウントアップする。カウント値は、参照値ＴＶ１として出力される（ステップＳ４）。 In the target value setting unit 302, the counter 3023 counts up the count value until it reaches the target value TGT with an arbitrary increment value set in the count-up width value setting register 3022. The count value is output as the reference value TV1 (step S4).

目標値設定部３０２において、比較器３０２４は、参照値ＴＶ１と目標値ＴＧＴを比較する。比較器３０２４は、参照値ＴＶ１が目標値ＴＧＴ以上になった場合、出力電圧ＶＯ１が保持すべき出力電圧であると判断し、立ち上がり完了信号ＷＵを”Ｈｉｇｈ”出力し、ステップＳ６に移行する。参照値ＴＶ１が目標値ＴＧＴ未満の場合は、ステップＳ３からステップＳ４の動作を繰り返し、立ち上がり完了信号ＷＵを”Ｌｏｗ”出力する。このようなカウンタ３０２３の動作により、ディジタル方式のスイッチング電源において、制御対象の電源が立ち上がるまで適切な長さの待ち時間を挿入することができる（ステップＳ５）。 In the target value setting unit 302, the comparator 3024 compares the reference value TV1 with the target value TGT. When the reference value TV1 becomes equal to or higher than the target value TGT, the comparator 3024 determines that the output voltage VO1 is an output voltage to be held, outputs the rising completion signal WU “High”, and proceeds to Step S6. When the reference value TV1 is less than the target value TGT, the operations from step S3 to step S4 are repeated, and the rising completion signal WU is output “Low”. By such an operation of the counter 3023, a waiting time of an appropriate length can be inserted in the digital switching power supply until the power supply to be controlled rises (step S5).

出力モニタ部３０３において、比較器３０３１は、立ち上がり完了信号ＷＵが“Ｈｉｇｈ”であり、Ａ／Ｄ変換完了信号ＣＨによってＡ／Ｄコンバータ１０３のサンプリング対象が出力電圧ＶＯ１であると判定したとき、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとを比較する。Ａ／Ｄ変換データＡＤＯが目標値ＴＧＴ以上のとき、Ａ／Ｄ変換データＡＤＯが上限値ＵＬＭＴとして振幅算出部１０８２に出力される。Ａ／Ｄ変換データＡＤＯが目標値ＴＧＴ１未満のとき、Ａ／Ｄ変換データＡＤＯが下限値ＤＬＭＴとして振幅値算出部３０３２に出力される。振幅値算出部３０３２は、上限値ＵＬＭＴと下限値ＤＬＭＴとの差分である出力電圧ＶＯ１の振幅を算出する（ステップＳ６）。 In the output monitor unit 303, when the comparator 3031 determines that the rising completion signal WU is “High” and the sampling target of the A / D converter 103 is the output voltage VO1 based on the A / D conversion completion signal CH, The / D conversion data ADO is compared with the target value TGT. When the A / D conversion data ADO is equal to or greater than the target value TGT, the A / D conversion data ADO is output to the amplitude calculation unit 1082 as the upper limit value ULMT. When the A / D conversion data ADO is less than the target value TGT1, the A / D conversion data ADO is output to the amplitude value calculation unit 3032 as the lower limit value DLMT. The amplitude value calculation unit 3032 calculates the amplitude of the output voltage VO1 that is the difference between the upper limit value ULMT and the lower limit value DLMT (step S6).

出力モニタ部３０３において、振幅値比較保持部３０３３は、振幅値算出部３０３２が算出した出力電圧ＶＯ１の振幅値ＡＭＰと、振幅値比較保持部３０３３で保持した保持振幅値ＲＡＭＰとを比較する。振幅値比較保持部３０３３は、振幅値ＡＭＰが保持振幅値ＲＡＭＰ以上であれば、保持振幅値ＲＡＭＰを更新せず、保持振幅値ＲＡＭＰを出力してステップＳ９に移行する。 In the output monitor unit 303, the amplitude value comparison / holding unit 3033 compares the amplitude value AMP of the output voltage VO 1 calculated by the amplitude value calculation unit 3032 with the held amplitude value RAMP held by the amplitude value comparison / holding unit 3033. If the amplitude value AMP is greater than or equal to the retained amplitude value RAMP, the amplitude value comparison / holding unit 3033 outputs the retained amplitude value RAMP without updating the retained amplitude value RAMP, and proceeds to step S9.

振幅値比較保持部３０３３は、振幅値ＡＭＰが保持している保持振幅値ＲＡＭＰ未満であれば、保持振幅値ＲＡＭＰを今回の振幅値ＡＭＰに更新して出力し、ステップＳ８に移行する（ステップＳ７）。 If the amplitude value AMP is less than the held amplitude value RAMP held by the amplitude value comparison holding unit 3033, the held amplitude value RAMP is updated to the current amplitude value AMP and output, and the process proceeds to step S8 (step S7). ).

保持振幅値ＲＡＭＰが振幅値ＡＭＰに更新されることで、出力電圧ＶＯ１の最小の振幅値ＡＭＰが保持振幅値ＲＡＭＰに保持される。このような動作により、電力が供給される負荷が変化するなどの事情によって最小の振幅値が変化した場合に、ＰＷＭの位相遅延を自動的に再調整し、電圧変動を更に抑制することができる（ステップＳ８）。 The holding amplitude value RAMP is updated to the amplitude value AMP, whereby the minimum amplitude value AMP of the output voltage VO1 is held in the holding amplitude value RAMP. By such an operation, when the minimum amplitude value changes due to a change in the load to which power is supplied, the PWM phase delay can be automatically readjusted to further suppress voltage fluctuations. (Step S8).

出力モニタ部３０３において、振幅値比較保持部３０３３は、ステップ７の動作を開始すると、遅延量算出部３０３４に調整開始信号ＳＴＡＲＴを“Ｈｉｇｈ”出力する。遅延量算出部３０３４は、調整開始信号ＳＴＲＴが“Ｈｉｇｈ”になると、遅延量調整動作を開始する。遅延量調整動作において、パルス信号遅延調整信号ＡＤＪは、初期値の最小値ｍｉｎから最大値ｍａｘに達するまで順次インクリメントして出力される。たとえば、ＰＷＭ部３０４の遅延調整部３０４５が８ビット精度の遅延ラインで構成されている場合には、パルス信号遅延調整信号ＡＤＪは０から２＾８−１＝２５５までの値を出力する（ステップＳ９）。 In the output monitor unit 303, the amplitude value comparison / holding unit 3033 outputs the adjustment start signal START to “High” to the delay amount calculation unit 3034 when the operation of Step 7 is started. When the adjustment start signal STRT becomes “High”, the delay amount calculation unit 3034 starts the delay amount adjustment operation. In the delay amount adjusting operation, the pulse signal delay adjusting signal ADJ is sequentially incremented and output from the initial minimum value min to the maximum value max. For example, if the delay adjustment unit 3045 of the PWM unit 304 is configured with an 8-bit precision delay line, the pulse signal delay adjustment signal ADJ outputs a value from 0 to 2 ^ 8-1 = 255 (step S9).

ＰＷＭ部３０４において、パルス生成部３０４３は、タイマ３０４４を使用し、周期レジスタ３０４２に設定されたＰＷＭ周期およびオン時間レジスタ３０４１に設定されたオン時間に従って、制御演算結果ＵＯ１をパルス幅に変調してパルス信号を生成する。遅延調整部３０４５は、パルス信号遅延調整信号ＡＤＪの値で指定された遅延量だけパルス生成部３０４３が生成したパルス信号の位相を遅らせて、パルス信号ＰＷＭ１を出力する（ステップＳ１０）。 In the PWM unit 304, the pulse generation unit 3043 uses the timer 3044 to modulate the control calculation result UO1 into a pulse width according to the PWM period set in the period register 3042 and the on-time set in the on-time register 3041. Generate a pulse signal. The delay adjustment unit 3045 delays the phase of the pulse signal generated by the pulse generation unit 3043 by the delay amount specified by the value of the pulse signal delay adjustment signal ADJ, and outputs the pulse signal PWM1 (step S10).

出力モニタ部３０３において、遅延量算出部３０３４が出力するパルス信号遅延調整信号ＡＤＪが最大値ｍａｘに達したならば、遅延量算出部３０３４は調整完了信号ＥＮＤを“Ｈｉｇｈ”の値に設定して振幅値比較保持部３０３３に出力してステップＳ１２に移行する。パルス信号遅延調整信号ＡＤＪが最大値ｍａｘに達していないならば、ステップＳ６からステップＳ１０までの動作を繰り返す（ステップＳ１１）。 In the output monitor unit 303, when the pulse signal delay adjustment signal ADJ output from the delay amount calculation unit 3034 reaches the maximum value max, the delay amount calculation unit 3034 sets the adjustment completion signal END to a value of “High”. The result is output to the amplitude value comparison / holding unit 3033 and the process proceeds to step S12. If the pulse signal delay adjustment signal ADJ has not reached the maximum value max, the operations from step S6 to step S10 are repeated (step S11).

出力モニタ部３０３において、振幅値比較保持部３０３３は、ステップＳ６からステップＳ１１の動作で求めた保持振幅値ＲＡＭＰ（出力電圧ＶＯ１の最小振幅値）を遅延量算出部３０３４に出力する。遅延量算出部３０３４は、保持振幅値ＲＡＭＰに対応するパルス信号遅延調整信号ＡＤＪを出力する。つまり、出力電圧ＶＯ１の振幅値ＡＭＰが最小となるパルス信号ＰＷＭｎの位相の遅延量を決定する（ステップＳ１２）。 In the output monitor unit 303, the amplitude value comparison / holding unit 3033 outputs the holding amplitude value RAMP (minimum amplitude value of the output voltage VO1) obtained by the operations from step S6 to step S11 to the delay amount calculating unit 3034. The delay amount calculation unit 3034 outputs a pulse signal delay adjustment signal ADJ corresponding to the holding amplitude value RAMP. That is, the phase delay amount of the pulse signal PWMn that minimizes the amplitude value AMP of the output voltage VO1 is determined (step S12).

ＰＷＭ部３０４は、ステップＳ１２で出力された遅延調整信号ＡＤＪの値で指定された遅延量だけパルス生成部３０４３が生成したパルス信号の位相を遅らせて、パルス信号ＰＷＭ１を出力して、出力電圧ＶＯ１の出力を保持する（ステップＳ１３）。以降、電源制御装置を停止するまでステップＳ１３を繰り返す（ステップＳ１４）。 The PWM unit 304 delays the phase of the pulse signal generated by the pulse generation unit 3043 by the delay amount specified by the value of the delay adjustment signal ADJ output in step S12, outputs the pulse signal PWM1, and outputs the output voltage VO1. Is held (step S13). Thereafter, step S13 is repeated until the power supply control device is stopped (step S14).

図８は、本実施形態における電源制御部１０１の動作を示すタイムチャートである。図８を用いて、本実施形態における電源制御装置の動作メカニズムを、電力変換部２０１−１の制御を例に説明する。その他の電力変換部２０１−ｎの制御も同様である。 FIG. 8 is a time chart showing the operation of the power control unit 101 in the present embodiment. The operation mechanism of the power supply control device according to the present embodiment will be described with reference to FIG. 8 by taking control of the power conversion unit 201-1 as an example. The control of the other power conversion unit 201-n is the same.

電源制御部１０１が起動すると、参照値ＴＶ１に応じて出力電圧ＶＯ１が立ち上がりを開始する。制御調整部３０１−１において参照値ＴＶ１が目標値ＴＧＴと一致すると、立ち上がり完了を示す信号が出力される（具体的には例えば、立ち上がり完了信号ＷＵが“Ｈｉｇｈ”に設定されて出力される）。出力モニタ部３０３は、立ち上がり完了信号が出力された後で、タイミングＴ２〜Ｔ８までの位相調整動作を実行する。 When the power supply control unit 101 is activated, the output voltage VO1 starts to rise in accordance with the reference value TV1. When the reference value TV1 matches the target value TGT in the control adjustment unit 301-1, a signal indicating completion of rising is output (specifically, for example, the rising completion signal WU is set to “High” and output). . The output monitor unit 303 performs the phase adjustment operation from timing T2 to T8 after the rising completion signal is output.

位相調整動作において、遅延量算出部３０３４は、各電力変換部２０１−ｎについて、Ａ／Ｄ変換完了信号ＣＨが出力される度に、パルス信号遅延調整信号ＡＤＪをインクリメントすることにより、パルス信号遅延調整信号に最小値ｍｉｎから最大値ｍａｘまでの変化を与える（タイミングＴ２〜Ｔ６）。振幅値算出部は、各電力変換部２０１−ｎについて、立ち上がり完了信号ＷＵが出力された後の期間（Ｔ１以後）において、Ａ／Ｄ変換完了信号ＣＨが出力される度に、Ａ／Ｄ変換データＡＤＯに基づいて出力電圧の今回の振幅値ＡＭＰを算出する。遅延量算出部３０３４は、最小値ｍｉｎから最大値ｍａｘまでの変化において、振幅値ＡＭＰが最も小さい最小振幅値となったときのパルス信号遅延調整信号ＡＤＪに基づいて、位相遅延の調整を行う。その結果、出力電圧の振幅を抑制することができる。 In the phase adjustment operation, the delay amount calculation unit 3034 increments the pulse signal delay adjustment signal ADJ every time the A / D conversion completion signal CH is output for each power conversion unit 201-n, thereby delaying the pulse signal. A change from the minimum value min to the maximum value max is given to the adjustment signal (timing T2 to T6). The amplitude value calculation unit performs A / D conversion each time an A / D conversion completion signal CH is output for each power conversion unit 201-n in a period (after T1) after the rising completion signal WU is output. Based on the data ADO, the current amplitude value AMP of the output voltage is calculated. The delay amount calculation unit 3034 adjusts the phase delay based on the pulse signal delay adjustment signal ADJ when the amplitude value AMP becomes the smallest minimum amplitude value in the change from the minimum value min to the maximum value max. As a result, the amplitude of the output voltage can be suppressed.

具体的には、立ち上がり完了信号ＷＵに応答して、出力モニタ部３０３は、Ａ／Ｄ変換データＡＤＯのモニタを開始する。出力モニタ部３０３は更に、出力電圧ＶＯ１の振幅算出を行い、その振幅に基づいてパルス信号ＰＷＭ１の位相遅延制御を開始する（タイミングＴ１）。 Specifically, in response to the rise completion signal WU, the output monitor unit 303 starts monitoring the A / D conversion data ADO. The output monitor 303 further calculates the amplitude of the output voltage VO1, and starts phase delay control of the pulse signal PWM1 based on the amplitude (timing T1).

制御調整部３０１−１において、出力モニタ部３０３は、出力電圧ＶＯ１をサンプリングしたＡ／Ｄ変換データＡＤＯを目標値ＴＧＴと比較して、出力電圧ＶＯ１の振幅値ＡＭＰを算出する。算出された振幅値ＡＭＰは、保持振幅値ＲＡＭＰとして保持される。出力モニタ部３０１−１は、調整開始信号ＳＴＡＲＴを”Ｈｉｇｈ”に設定して出力し、パルス信号遅延調整信号ＡＤＪに出力する遅延量の調整を開始する。 In the control adjustment unit 301-1, the output monitor unit 303 compares the A / D conversion data ADO obtained by sampling the output voltage VO1 with the target value TGT, and calculates the amplitude value AMP of the output voltage VO1. The calculated amplitude value AMP is held as a holding amplitude value RAMP. The output monitor unit 301-1 sets the adjustment start signal START to “High” and outputs it, and starts adjusting the delay amount output to the pulse signal delay adjustment signal ADJ.

パルス信号遅延調整信号ＡＤＪは、最小値ｍｉｎから最大値ｍａｘの間で調整される。パルス信号遅延調整信号ＡＤＪの初期値としては、最小値ｍｉｎが出力される。たとえば、ＰＷＭ部３０４の遅延調整部３０４５が８ビット精度の遅延ラインで構成されている場合、最小値ｍｉｎは“１”、最大値ｍａｘは“２＾８＝２５６”である。最大値ｍａｘで調整される遅延量は、パルス信号ＰＷＭ１の周期未満の値である。たとえば、パルス信号ＰＷＭ１の周期が１０００ｎｓであったとき、遅延ラインの１段あたりの遅延量を３．９ｎｓで構成した場合、最大値ｍａｘ＝”２＾８“で調整される遅延量は３．９ｎｓ×２＾８＝９９８．４ｎｓ（＜１０００ｎｓ）となる（タイミングＴ２）。 The pulse signal delay adjustment signal ADJ is adjusted between the minimum value min and the maximum value max. The minimum value min is output as the initial value of the pulse signal delay adjustment signal ADJ. For example, when the delay adjustment unit 3045 of the PWM unit 304 is configured by an 8-bit precision delay line, the minimum value min is “1” and the maximum value max is “2 ＾ 8 = 256”. The delay amount adjusted by the maximum value max is a value less than the period of the pulse signal PWM1. For example, when the cycle of the pulse signal PWM1 is 1000 ns and the delay amount per stage of the delay line is configured to be 3.9 ns, the delay amount adjusted by the maximum value max = “2 ^ 8” is 3. 9 ns × 2 ^ 8 = 998.4 ns (<1000 ns) (timing T2).

パルス信号遅延調整信号ＡＤＪに最小値ｍｉｎが出力されると、遅延調整部３０４５の遅延ラインによって、次のサイクルで出力されるパルス信号ＰＷＭ１の位相は、パルス信号ＰＷＭ２に対して、最小値ｍｉｎで指定された段数だけ遅延される。たとえば、遅延調整部３０４５の遅延ラインの１段あたりの遅延量を３．９ｎｓで構成した場合、最小値ｍｉｎ＝“１”で調整される遅延量は３．９ｎｓである（タイミングＴ３）。 When the minimum value min is output to the pulse signal delay adjustment signal ADJ, the phase of the pulse signal PWM1 output in the next cycle by the delay line of the delay adjustment unit 3045 is the minimum value min with respect to the pulse signal PWM2. Delayed by the specified number of stages. For example, when the delay amount per stage of the delay line of the delay adjustment unit 3045 is configured to be 3.9 ns, the delay amount adjusted with the minimum value min = “1” is 3.9 ns (timing T3).

出力モニタ部３０３は、出力電圧ＶＯ１のサンプリング値を示すＡ／Ｄ変換データＡＤＯを目標値ＴＧＴと比較する。出力電圧ＶＯ１の振幅値ＡＭＰが保持振幅値ＲＡＭＰ以下であれば、保持振幅値ＲＡＭＰが振幅値ＡＭＰに更新される。パルス信号遅延調整信号ＡＤＪとして、最小値ｍｉｎをインクリメントした値が出力される（タイミングＴ４）。 The output monitor unit 303 compares the A / D conversion data ADO indicating the sampling value of the output voltage VO1 with the target value TGT. If the amplitude value AMP of the output voltage VO1 is equal to or less than the holding amplitude value RAMP, the holding amplitude value RAMP is updated to the amplitude value AMP. A value obtained by incrementing the minimum value min is output as the pulse signal delay adjustment signal ADJ (timing T4).

パルス信号遅延調整信号ＡＤＪとして最小値ｍｉｎをインクリメントした値が出力されると、遅延調整部３０４５の遅延ラインは、次のサイクルで出力されるパルス信号ＰＷＭ１の位相を、パルス信号ＰＷＭ２に対してパルス信号遅延調整信号ＡＤＪで指定された段数だけ遅延させる（タイミングＴ５）。 When a value obtained by incrementing the minimum value min is output as the pulse signal delay adjustment signal ADJ, the delay line of the delay adjustment unit 3045 pulses the phase of the pulse signal PWM1 output in the next cycle with respect to the pulse signal PWM2. The number of stages specified by the signal delay adjustment signal ADJ is delayed (timing T5).

タイミングＴ４からタイミングＴ５までで説明した動作が、パルス信号遅延調整信号ＡＤＪが最大値ｍａｘになるまで繰り返される（タイミングＴ６）。 The operations described from timing T4 to timing T5 are repeated until the pulse signal delay adjustment signal ADJ reaches the maximum value max (timing T6).

パルス信号遅延調整信号ＡＤＪが最大値ｍａｘになると、パルス信号ＰＷＭ２に対するパルス信号ＰＷＭ１の位相遅延量はパルス信号ＰＷＭ１の周期と近似になる（タイミングＴ７）。 When the pulse signal delay adjustment signal ADJ reaches the maximum value max, the phase delay amount of the pulse signal PWM1 with respect to the pulse signal PWM2 approximates the cycle of the pulse signal PWM1 (timing T7).

タイミングＴ１からタイミングＴ７までの動作により、パルス信号遅延調整信号ＡＤＪと振幅値ＡＭＰの関係を取得することができる。遅延量算出部３０３４は、出力電圧ＶＯ１の振幅値ＡＭＰが最小となる場合の遅延調整信号ＡＤＪの値を保持振幅値ＲＡＭＰから判断して出力する。遅延量算出部３０３４が、調整完了信号ＥＮＤを“Ｈｉｇｈ”に設定して出力することにより、パルス信号遅延調整信号ＡＤＪとして出力する遅延量の調整が完了する。（タイミングＴ８） By the operation from timing T1 to timing T7, the relationship between the pulse signal delay adjustment signal ADJ and the amplitude value AMP can be acquired. The delay amount calculation unit 3034 determines and outputs the value of the delay adjustment signal ADJ when the amplitude value AMP of the output voltage VO1 is minimized from the holding amplitude value RAMP. The delay amount calculation unit 3034 sets the adjustment completion signal END to “High” and outputs it, thereby completing the adjustment of the delay amount output as the pulse signal delay adjustment signal ADJ. (Timing T8)

それ以降、パルス信号ＰＷＭ２に対するパルス信号ＰＷＭ１の位相遅延量は、パルス信号遅延調整信号ＡＤＪに従って出力される（タイミングＴ９）。 Thereafter, the phase delay amount of the pulse signal PWM1 with respect to the pulse signal PWM2 is output according to the pulse signal delay adjustment signal ADJ (timing T9).

タイミングＴ１からタイミングＴ９の動作で説明したとおり、本実施形態における電源制御部１０１は、出力電圧ＶＯ１の振幅が最小になるようパルス信号ＰＷＭ２に対するパルス信号ＰＷＭ１の位相遅延量を調整する。その結果、フィードバック制御の安定性が最適となるように複数のＰＷＭ信号の位相を最適に調整することができ、出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングすることによる、制御の安定性悪化を防止できる。 As described in the operation from timing T1 to timing T9, the power supply control unit 101 in this embodiment adjusts the phase delay amount of the pulse signal PWM1 with respect to the pulse signal PWM2 so that the amplitude of the output voltage VO1 is minimized. As a result, the phases of a plurality of PWM signals can be optimally adjusted so that the stability of the feedback control is optimal, and the stability of the control deteriorates due to the A / D converter sampling the switching noise of the output voltage. Can be prevented.

本実施形態における電源制御部１０１は、電力変換部が１つのみの場合にも同様に使用することができる。その場合にも、出力電圧の変動を抑制する効果が得られる。但し、図１の構成に示したように複数の電力変換部２０１−１、２０１−２がある場合には、本実施形態によってスイッチングのタイミングの違いによるノイズの回り込みを抑制することができるため、出力電圧のフィードバック制御を安定させる効果が高い。 The power supply control unit 101 in the present embodiment can be used in the same manner even when there is only one power conversion unit. Even in that case, the effect of suppressing the fluctuation of the output voltage can be obtained. However, when there are a plurality of power conversion units 201-1 and 201-2 as shown in the configuration of FIG. 1, noise wraparound due to a difference in switching timing can be suppressed according to this embodiment. Highly effective in stabilizing feedback control of output voltage.

なお、出力電圧ＶＯ１の振幅値ＡＭＰが最小となる場合の遅延調整信号ＡＤＪの値を算出する手段として、二分探索法などの既知の探索アルゴリズムを演算する演算器や、予め振幅値ＡＭＰと遅延調整信号ＡＤＪの関係を定義したテーブルを用いてもよい。 Note that as means for calculating the value of the delay adjustment signal ADJ when the amplitude value AMP of the output voltage VO1 is minimized, an arithmetic unit that calculates a known search algorithm such as a binary search method, or the amplitude value AMP and delay adjustment in advance. A table defining the relationship of the signal ADJ may be used.

図９は、第２実施形態における電源制御装置の出力モニタ部３１３の構成図である。図５に示す第１実施形態の出力モニタ部３０３と同じ構成は同じ記号で示し、説明は省略する。出力モニタ部３１３は、比較器３１３１と、振幅値比較保持部３０３３と遅延量算出部３０３４とを備える。比較器３１３１は、目標値ＴＧＴと立ち上がり完了信号ＷＵとＡ／Ｄ変換完了信号ＣＨとＡ／Ｄ変換データＡＤＯとを入力し、目標値ＴＧＴとＡ／Ｄ変換データＡＤＯとの差分値ＤＩＦを振幅値比較保持部３０３３に出力する。 FIG. 9 is a configuration diagram of the output monitor unit 313 of the power supply control device according to the second embodiment. The same components as those of the output monitor unit 303 of the first embodiment shown in FIG. The output monitor unit 313 includes a comparator 3131, an amplitude value comparison holding unit 3033, and a delay amount calculation unit 3034. The comparator 3131 receives the target value TGT, the rising completion signal WU, the A / D conversion completion signal CH, and the A / D conversion data ADO, and the amplitude of the difference value DIF between the target value TGT and the A / D conversion data ADO. The result is output to the value comparison holding unit 3033.

比較器３１３１は、立ち上がり完了信号ＷＵが“Ｈｉｇｈ”であり、Ａ／Ｄ変換完了信号ＣＨによってＡ／Ｄコンバータ１０３のサンプリング対象あると判定したとき、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとを比較し、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとの差分の絶対値を差分値ＤＩＦとして出力する。 When the comparator 3131 determines that the rising completion signal WU is “High” and the A / D conversion completion signal CH is a sampling target of the A / D converter 103, the comparator 3131 outputs the A / D conversion data ADO and the target value TGT. The absolute value of the difference between the A / D conversion data ADO and the target value TGT is output as the difference value DIF.

振幅値比較保持部３０３３は、差分値ＤＩＦと振幅値比較保持部３０３３で保持した保持振幅値ＲＡＭＰを比較する。差分値ＤＩＦが、保持振幅値ＲＡＭＰ以上であれば保持振幅値ＲＡＭＰは更新せず、保持振幅値ＲＡＭＰを出力する。差分値ＤＩＦが、保持振幅値ＲＡＭＰ未満であれば、保持振幅値ＲＡＭＰを差分値ＤＩＦに更新して出力する。 The amplitude value comparison / holding unit 3033 compares the difference value DIF with the held amplitude value RAMP held by the amplitude value comparison / holding unit 3033. If the difference value DIF is greater than or equal to the holding amplitude value RAMP, the holding amplitude value RAMP is not updated and the holding amplitude value RAMP is output. If the difference value DIF is less than the holding amplitude value RAMP, the holding amplitude value RAMP is updated to the difference value DIF and output.

第１実施形態においては、上限値ＵＬＭＴと下限値ＤＬＭＴとが振幅値比較保持部３０３３に入力され、それらから振幅値ＡＭＰが算出された。それに対して第２実施形態においては、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとの差分の絶対値である差分値ＤＩＦが振幅値比較保持部３０３３に入力される。この実施形態においては、上限値ＵＬＭＴと下限値ＤＬＭＴの算出と振幅値算出部３０３２が不要になるため、回路規模を削減できる。 In the first embodiment, the upper limit value ULMT and the lower limit value DLMT are input to the amplitude value comparison holding unit 3033, and the amplitude value AMP is calculated therefrom. On the other hand, in the second embodiment, a difference value DIF that is an absolute value of a difference between the A / D conversion data ADO and the target value TGT is input to the amplitude value comparison holding unit 3033. In this embodiment, the calculation of the upper limit value ULMT and the lower limit value DLMT and the amplitude value calculation unit 3032 are not necessary, so that the circuit scale can be reduced.

図１０は、第３実施形態に係る太陽光発電システムの構成例を示す。本実施形態においては、複数の太陽電池ストリング３２それぞれから直流電力が供給される。各太陽電池ストリング３２は、複数の太陽電池モジュール３２１を直列に接続することにより構成される。 FIG. 10 shows a configuration example of the photovoltaic power generation system according to the third embodiment. In the present embodiment, DC power is supplied from each of the plurality of solar cell strings 32. Each solar cell string 32 is configured by connecting a plurality of solar cell modules 321 in series.

電源制御装置１は、第１実施形態、第２実施形態等に例示される構成を備える。電源制御装置１は、複数の太陽電池ストリング３２それぞれから出力される直流電力を入力電圧ＶＩ１および入力電圧ＶＩ２として入力し、任意の直流電力に変換して出力電圧ＶＯ１および出力電圧ＶＯ２として出力する。ＤＣ−ＡＣコンバータ３３は、電源制御装置１から出力される出力電圧ＶＯ１および出力電圧ＶＯ２を交流電力に変換し、負荷３４の駆動電力として供給する。 The power supply control device 1 has a configuration exemplified in the first embodiment, the second embodiment, and the like. The power supply control device 1 inputs the DC power output from each of the plurality of solar cell strings 32 as the input voltage VI1 and the input voltage VI2, converts the DC power into arbitrary DC power, and outputs the output voltage VO1 and the output voltage VO2. The DC-AC converter 33 converts the output voltage VO <b> 1 and the output voltage VO <b> 2 output from the power supply control device 1 into AC power and supplies it as driving power for the load 34.

電源制御装置１を搭載することで、複数の太陽電池ストリング３２から出力される直流電力の変換において、スイッチングノイズの回り込みを防止できる。その結果、安定した直流電力をＤＣ−ＡＣコンバータ３３へ供給するができ、負荷３４の駆動電力を安定して供給することができる。 By mounting the power supply control device 1, it is possible to prevent wraparound of switching noise in conversion of DC power output from the plurality of solar cell strings 32. As a result, stable DC power can be supplied to the DC-AC converter 33, and driving power for the load 34 can be supplied stably.

図１１は、第４実施形態におけるＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ：発光ダイオード）照明システムの構成例を示す。このシステムにおいては、交流電源４２が出力する交流電力が、ＡＣ−ＤＣコンバータ４３によって直流電力に変換される。その直流電力によって、ＬＥＤモジュール４４が駆動される。 FIG. 11 shows a configuration example of an LED (Light Emitting Diode) illumination system in the fourth embodiment. In this system, AC power output from the AC power supply 42 is converted into DC power by the AC-DC converter 43. The LED module 44 is driven by the DC power.

電源制御装置１は、第１実施形態、第２実施形態等に例示される構成を備える。電源制御装置１は、ＡＣ−ＤＣコンバータ４３から出力される直流電力を複数のＬＥＤモジュール４４へそれぞれ出力する。各ＬＥＤモジュール４４は、電源制御装置１から出力される直流電力により駆動し、点灯する。 The power supply control device 1 has a configuration exemplified in the first embodiment, the second embodiment, and the like. The power supply control device 1 outputs the DC power output from the AC-DC converter 43 to each of the plurality of LED modules 44. Each LED module 44 is driven by the DC power output from the power supply control device 1 and is lit.

電源制御装置１を搭載することで、ＬＥＤモジュール４４へ供給する直流電力に対してスイッチングノイズによる変動を小さくすることができる。そのため、ＬＥＣモジュール４４の点灯ちらつきを軽減することができる。 By mounting the power supply control device 1, fluctuation due to switching noise can be reduced with respect to the DC power supplied to the LED module 44. Therefore, the flickering of the LEC module 44 can be reduced.

図１２は、第５実施形態における液晶テレビ用電源回路の構成例を示す。この回路は、交流電源５２から交流電力を入力し、ＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ：液晶ディスプレイ）５２、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ：ディジタル信号プロセッサ）５３、メモリ５４、アナログ部５５を駆動するシステムを構成する。ＡＣ−ＤＣコンバータ４３は、交流電源５２から出力される交流電力を直流電力に変換する。本実施形態では、入力電圧ＶＩ１と入力電圧ＶＩ２の２系統の直流電力を出力する例を示している。 FIG. 12 shows a configuration example of a power supply circuit for a liquid crystal television in the fifth embodiment. This circuit constitutes a system that inputs AC power from an AC power supply 52 and drives an LCD (Liquid Crystal Display) 52, a DSP (Digital Signal Processor) 53, a memory 54, and an analog unit 55. . The AC-DC converter 43 converts AC power output from the AC power supply 52 into DC power. In the present embodiment, an example in which two systems of DC power of input voltage VI1 and input voltage VI2 are output is shown.

電源制御装置５１は、入力電圧ＶＩ１を入力して出力電圧ＶＯ１を出力する電力変換部と、入力電圧ＶＩ２を入力して出力電圧ＶＯ２から出力電圧ＶＯ４を出力する電力変換部を有する。電源制御装置５１により、計４系統の直流電力が出力される。電源制御装置５１は、第１実施形態、第２実施形態等に例示される構成を備える。 The power supply control device 51 has a power converter that inputs the input voltage VI1 and outputs the output voltage VO1, and a power converter that inputs the input voltage VI2 and outputs the output voltage VO4 from the output voltage VO2. The power supply control device 51 outputs a total of four systems of DC power. The power supply control device 51 has a configuration exemplified in the first embodiment, the second embodiment, and the like.

ＬＣＤ５２は出力電圧ＶＯ１に基づいてＬＣＤパネルを駆動する。ＤＳＰ５３は出力電圧ＶＯ２に基づいて画像処理動作をする。メモリ５４は出力電圧ＶＯ３に基づいて動作する。アナログ部５５は出力電圧ＶＯ４に基づいて動作する。 The LCD 52 drives the LCD panel based on the output voltage VO1. The DSP 53 performs an image processing operation based on the output voltage VO2. The memory 54 operates based on the output voltage VO3. The analog unit 55 operates based on the output voltage VO4.

電源制御装置１を搭載することで、ＬＣＤ５２からアナログ部５５の計４系統相互においてスイッチングノイズの回り込みを防止し、安定した直流電力を供給するができる。その結果、ＬＣＤ５２からアナログ部５５は安定して駆動することができる。 By mounting the power supply control device 1, it is possible to prevent the switching noise from wrapping around the LCD 52 to the analog unit 55 and to supply stable DC power. As a result, the analog unit 55 can be driven stably from the LCD 52.

以上に説明した幾つかの実施形態に示される特徴は、以下のように言い換えることができる。 The features shown in the several embodiments described above can be rephrased as follows.

（１）電源制御装置は、ディジタル制御方式のスイッチング電源制御により複数のＤＣ電源出力（電力変換部）を制御する半導体集積回路であって、電力変換後の出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングする場合において、電力変換部毎に具備する出力電圧の基準電圧値のための参照値をＡＤ変換完了信号により切り替えて制御演算部に出力するマルチプレクサと、電力変換部毎にＡＤ変換データと前記参照値との差を求めて前記電力変換部に出力するパルス信号のオン時間を算出する制御演算部と、ＡＤ変換データと前記制御演算の結果とＡＤ変換完了信号より電力変換部にパルス信号を出力する制御調整部とを具備し、ＤＣ電源出力の振幅をモニタして前記ＤＣ電源出力の振幅が最小になるようにパルス信号の位相遅延調整を行うことを特徴とする。 (1) A power supply control device is a semiconductor integrated circuit that controls a plurality of DC power supply outputs (power converters) by digitally controlled switching power supply control, and converts an output voltage switching noise after power conversion into an A / D converter. Sampling, a multiplexer for switching the reference value for the reference voltage value of the output voltage provided for each power conversion unit by an AD conversion completion signal and outputting it to the control calculation unit, AD conversion data for each power conversion unit, A control calculation unit that calculates the ON time of a pulse signal to be output to the power conversion unit by obtaining a difference from the reference value, and a pulse signal to the power conversion unit from the AD conversion data, the result of the control calculation, and the AD conversion completion signal A control adjustment unit that outputs a pulse signal of a pulse signal so that the amplitude of the DC power supply output is minimized by monitoring the amplitude of the DC power supply output. And performing phase delay adjustment.

（２）制御調整部は、制御演算部に出力するマルチプレクサに参照値、出力モニタ部への立ち上がり完了信号と目標値を出力する目標値設定部と、該目標値と該立ち上がり完了信号とＡＤ変換データとＡＤ変換完了信号によりパルス信号遅延調整信号を生成する出力モニタ部と、制御演算部での演算結果と前記パルス信号遅延調整信号より電力変換部にパルス信号を出力するＰＷＭ部とを有することを特徴とする。 (2) The control adjustment unit outputs a reference value to the multiplexer that outputs to the control calculation unit, a target value setting unit that outputs a rise completion signal and a target value to the output monitor unit, the target value, the rise completion signal, and AD conversion An output monitor unit that generates a pulse signal delay adjustment signal based on data and an AD conversion completion signal, and a PWM unit that outputs a pulse signal to the power conversion unit from the calculation result in the control calculation unit and the pulse signal delay adjustment signal It is characterized by.

（３）目標値設定部は、目標値と参照値を比較して立ち上がり完了信号を出力する比較器を有することを特徴とする。 (3) The target value setting unit includes a comparator that compares the target value with a reference value and outputs a rise completion signal.

（４）出力モニタ部は、目標値と立ち上がり完了信号とＡＤ変換完了信号とＡＤ変換データにより出力電圧の振幅値を算出するための任意のデータを生成する比較器と、前記データより振幅値を算出する振幅値算出部と、前記算出した振幅値と振幅値比較保持部の保持振幅値と調整完了信号により調整開始信号と保持振幅値を生成する振幅値比較保持部と、前記保持振幅値と調整開始信号により出力電圧の振幅が最小になるようにパルス信号遅延調整信号および調整完了信号を生成する遅延量算出部とを有することを特徴とする。比較器が生成する任意のデータは、例えば上限値と下限値（第１実施形態）や、差分値（第２実施形態）である。 (4) The output monitor unit includes a comparator that generates arbitrary data for calculating the amplitude value of the output voltage based on the target value, the rise completion signal, the AD conversion completion signal, and the AD conversion data, and the amplitude value from the data. An amplitude value calculation unit to calculate, an amplitude value comparison holding unit that generates an adjustment start signal and a holding amplitude value by the calculated amplitude value, a holding amplitude value of the amplitude value comparison holding unit, and an adjustment completion signal; and the holding amplitude value And a delay amount calculation unit that generates a pulse signal delay adjustment signal and an adjustment completion signal so that the amplitude of the output voltage is minimized by the adjustment start signal. Arbitrary data generated by the comparator is, for example, an upper limit value and a lower limit value (first embodiment) or a difference value (second embodiment).

（５）ＰＷＭ部は、オン時間レジスタと周期レジスタとタイマよりパルスを生成するパルス生成部と、前記パルス生成部より出力されるパルス信号とパルス信号遅延調整信号よりパルス信号の位相を調整する遅延調整部とを有することを特徴とする。 (5) The PWM unit generates a pulse from an on-time register, a period register, and a timer, and a delay that adjusts the phase of the pulse signal from the pulse signal output from the pulse generator and the pulse signal delay adjustment signal. And an adjustment unit.

（６）ディジタル制御方式のスイッチング電源制御により複数のＤＣ電源出力を制御する半導体集積回路であって、出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングする場合において、電源制御方法は、振幅値算出部で振幅の上限値と下限値との差分である出力電圧の振幅値を算出するステップと、前記算出した振幅値と振幅値比較保持部の保持振幅値と比較するステップと、前記比較結果で振幅値が保持振幅値未満であれば保持振幅値を保持し、前記比較結果で振幅値が保持振幅値以上であれば保持振幅値を振幅値に更新することで出力電圧の最小の振幅値を保持振幅値として保持するステップと、前記振幅値の比較を開始すると調整開始信号を出力してパルス信号遅延調整信号に初期値の最小値から最大値に達するまで順次変化させて遅延量の調整動作を開始するステップと、タイマを使用して周期レジスタに設定された周期およびオン時間レジスタに設定されたオン時間に従って制御演算結果をパルス幅に変調してパルス信号を生成して位相を遅らせるステップとを有することを特徴とする。 (6) A semiconductor integrated circuit that controls a plurality of DC power supply outputs by digitally controlled switching power supply control, and when the A / D converter samples the switching noise of the output voltage, the power supply control method uses the amplitude value calculation Calculating the amplitude value of the output voltage, which is the difference between the upper limit value and the lower limit value of the amplitude in the unit, comparing the calculated amplitude value with the held amplitude value of the amplitude value comparison holding unit, and the comparison result If the amplitude value is less than the holding amplitude value, the holding amplitude value is held.If the amplitude value is equal to or larger than the holding amplitude value in the comparison result, the holding amplitude value is updated to the amplitude value to obtain the minimum amplitude value of the output voltage. When the comparison of the amplitude value and the step of holding as the holding amplitude value is started, an adjustment start signal is output until the pulse signal delay adjustment signal reaches the maximum value from the minimum value of the initial value. Next, start the delay amount adjustment operation by changing it, and use the timer to modulate the control calculation result to the pulse width according to the period set in the period register and the on-time set in the on-time register. And delaying the phase.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば本発明の各実施形態を矛盾の無い範囲で組み合わせることが可能である。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, the embodiments of the present invention can be combined within a consistent range.

１０１電源制御部
１０２、１０４マルチプレクサ
１０３Ａ／Ｄコンバータ
１０５制御演算部
２０１−ｎ電力変換部
２０２、２０６キャパシタ
２０３スイッチング素子
２０４ダイオード
２０５インダクタ
３０１−ｎ制御調整部
３０２目標値設定部
３０２１目標値設定レジスタ
３０２２カウントアップ幅値設定レジスタ
３０２３カウンタ
３０２４比較器
３０３出力モニタ部
３０３１比較器
３０３２振幅値算出部
３０３３振幅値比較保持部
３０３４遅延量算出部
３０４ＰＷＭ部
３０４１オン時間レジスタ
３０４２周期レジスタ
３０４３パルス生成部
３０４４タイマ
３０４５遅延調整部
３１３出力モニタ部
３１３１比較器 DESCRIPTION OF SYMBOLS 101 Power supply control part 102, 104 Multiplexer 103 A / D converter 105 Control operation part 201-n Power conversion part 202, 206 Capacitor 203 Switching element 204 Diode 205 Inductor 301-n Control adjustment part 302 Target value setting part 3021 Target value setting register 3022 Count-up width value setting register 3023 Counter 3024 Comparator 303 Output monitor unit 3031 Comparator 3032 Amplitude value calculation unit 3033 Amplitude value comparison holding unit 3034 Delay amount calculation unit 304 PWM unit 3041 On-time register 3042 Period register 3043 Pulse generation unit 3044 Timer 3045 Delay adjustment unit 313 Output monitor unit 3131 Comparator

Claims

A power supply control device for controlling an output voltage of a power converter that generates a DC power supply by digitally controlled switching power supply control,
An A / D converter that generates A / D conversion data that is digital data indicating a sampling value of the output voltage by A / D converting the output voltage;
A control calculation unit that calculates an ON time of a pulse signal of pulse width modulation control for controlling the power converter based on a difference between the A / D conversion data and a reference value of the output voltage;
A power supply control device comprising: a control adjustment unit that monitors the amplitude of the output voltage based on the A / D conversion data and adjusts the phase delay of the pulse signal so that the amplitude is suppressed.

The power supply control device according to claim 1,
The power converter includes a plurality of power conversion units,
And a multiplexer that sequentially selects each of the plurality of power conversion units as a selected power conversion unit and outputs a sampling value of the output voltage to the A / D converter,
The A / D converter outputs an A / D conversion completion signal indicating that the A / D conversion is completed for the selected power conversion unit,
The power supply control device, wherein the multiplexer sequentially selects the selected power conversion units in response to the A / D conversion completion signal.

A power supply control device according to claim 2,
The control adjustment unit includes a target value setting unit,
The target value setting unit
A counter that increments a count value at a predetermined time period and outputs it as the reference value;
A target value setting register in which a target value corresponding to each of the plurality of power conversion units is set;
For each of the plurality of power conversion units, comprising a comparator that outputs a rise completion signal when the reference value reaches the target value,
The adjustment of the phase delay is executed after the rise completion signal is output.

The power supply control device according to claim 2 or 3,
For each of the plurality of power conversion units, a phase delay amount that suppresses the amplitude of the output voltage is calculated and stored based on the A / D conversion data, and the phase delay amount is calculated based on the phase delay amount. An output monitor for adjustment;
A power supply control device comprising: a PWM unit that outputs the pulse signal with the phase delay adjusted to the power conversion unit.

The power supply control device according to claim 4,
The output monitor unit includes a delay amount calculation unit and an amplitude value calculation unit, and after the rising completion signal is output, performs a phase adjustment operation,
In the phase adjustment operation,
The delay amount calculation unit increments a pulse signal delay adjustment signal for each of the plurality of power conversion units and outputs a minimum value to the pulse signal delay adjustment signal each time the A / D conversion completion signal is output. To the maximum value,
The amplitude value calculating unit outputs the A / D conversion data each time the A / D conversion completion signal is output for each of the plurality of power conversion units in a period after the rising completion signal is output. To calculate the current amplitude value of the output voltage based on
The delay amount calculation unit adjusts the phase delay based on the pulse signal delay adjustment signal when the current amplitude value is the smallest minimum amplitude value in the change from the minimum value to the maximum value. Power control device.

The power supply control device according to claim 5,
The delay amount calculation unit outputs an adjustment completion signal when the pulse signal delay adjustment signal reaches a maximum value,
The output monitor unit further updates the held amplitude value to the current amplitude value when the current amplitude value of the output voltage is smaller than the held amplitude value after outputting the adjustment completion signal. Amplitude value comparison holding unit,
The output monitor unit performs the phase adjustment operation so that the amplitude of the output voltage becomes the held update value when the adjustment start signal is output.

The power supply control device according to claim 4,
The PWM unit outputs a pulse signal adjusted for the phase delay based on a cycle register that holds a set value of a PWM cycle and an on-time register that holds the on-time calculated by the control calculation unit. A power supply control device for outputting to the power converter.

A power supply control method for controlling an output voltage of a power converter that generates a DC power supply by digitally controlled switching power supply control,
A / D conversion of the output voltage to generate A / D conversion data that is digital data indicating a sampling value of the output voltage;
Calculating an ON time of a pulse signal of pulse width modulation control for controlling the power converter based on a difference between the A / D conversion data and a reference value of the output voltage;
Monitoring the amplitude of the output voltage based on the A / D conversion data, and adjusting the phase delay of the pulse signal so that the amplitude is suppressed.