JP2014029634A - パケットバッファリングシステムおよび方法 - Google Patents

Abstract

【課題】パケットを取りこぼさずにシステムの省電力モード時の消費電力を抑えるパケットバッファリングを実現する。
【解決手段】パケットを入力して保持し出力するバッファが、システムの常時電源が投入されるＶＩ（Ｖｏｌｔａｇｅ Ｉｓｌａｎｄ）領域に設けられ、電源が安定供給されるだけで動作し、パケットを入力して保持し出力するメモリが、システムの省電力モードの時に電源がシャットダウンされるメイン領域に設けられる。バッファおよびメモリが出力するパケットを入力してそれらのいずれかを選択し出力するセレクタが、ＶＩ領域に設けられる。メイン領域が省電力モードから電源が投入されて通常動作モードへ復帰するときに、メモリが電源の安定供給により動作するまでは、バッファがパケットを入力して保持し、メモリが電源の安定供給により動作してからは、メモリがパケットを入力して保持するように、バッファ、メモリおよびセレクタを制御するバッファコントローラが、ＶＩ領域に設けられる。
【選択図】図２

Description

本発明は、パケットの処理に関し、特に、パケットをバッファリングするシステムおよび方法に関する。

今日、電子機器等の消費電力を如何に少なくして行くかに大きな関心が払われて来ている。プリンタ機器等の省電力の仕組みとして、そのエンジンやコントローラのＣＰＵを含むＳｏＣ（Ｓｙｓｔｅｍｏｎ ａ Ｃｈｉｐ）の電源をシャットダウンし、通信制御部にのみ電力を提供しておく省電力モードをサポートすることが必要となっている。

プリンタ機器では、省電力モード時にネットワークを通じてプリントアウト要求が来たときは、通常動作モードへの復帰が開始され、復帰後は、ネットワークから来るパケットが処理される。省電力モードから復帰までには電力立ち上げシーケンス、ブートなど少なくても数百ｍｓ（ミリ秒）オーダーの時間を要する。その間にネットワークから来るパケットは取りこぼしてしまう。

この取りこぼしを減らすために省電力モード時にも電力を供給される通信制御部にバッファが設けられるが、通信制御部のこのバッファも電力を消費するので、多くの時間を占めている省電力モード時の消費電力を極力少なくすることが大変重要となって来ている。パケットの取りこぼしを少なくするために大きなサイズのバッファを通信制御部に設ける場合には、バッファのサイズに応じてそれだけ消費電力が増える。また、通常動作モードへの復帰時間が長くなる場合にも、それに対応するために益々バッファのサイズを増大することにも繋がって来て、それだけ消費電力が増える。

図１にパケットバッファを通信制御部に備える省電力型ＳｏＣの１例を示す。ＳｏＣ１００は、常時パワーである電源が投入されネットワークを監視している通信制御部のＶＩ（ＶｏｌｔａｇｅＩｓｌａｎｄ）領域１１０、待機時には電源がシャットダウンされるメイン領域１２０およびそれらの領域を隔てるフェンスゲート１３０を有する。ＶＩ領域１１０には、パワーマネジメント１１１、パケットフィルタマネジメント１１２、パケットフィルタ１１３およびバッファ１１４があり、メイン領域１２０には、リセットロジック１２１，ＣＰＵ１２２、イーサネットＭＡＣ（ＭｅｄｉａＡｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）１２３およびメモリ１２４がある。

ＶＩ領域１１０のパワーマネジメント１１１、パケットフィルタマネジメント１１２、パケットフィルタ１１３およびバッファ１１４は、ＷＯＬ（ＷａｋｅＯｎ ＬＡＮ）ＬＳＩ回路で構成され、それらは、例えば、起動ロジック回路、イーサネットパケットアナライザ／レスポンダ回路、パケットバッファ回路等で実施され得る。パワーマネジメント１１１は、パワーグッドおよびリセットの各信号の入力を受け、パケットフィルタマネジメント１１２とリセットロジック１２１に対して電力を管理する。パケットフィルタマネジメント１１２はパケットフィルタ１１３およびバッファ１１４を管理し、パケットフィルタ１１３はイーサネットレシーバからのパケットをフィルタリングしてバッファ１１４に出力し、バッファ１１４はパケットを省電力モード時には保持して通常動作モード時にはイーサネットＭＡＣ１２３に出力する。イーサネットＭＡＣ１２３はバッファ１１４から入力されるパケットをＣＰＵ１２２およびメモリ１２４に出力する。リセットロジック１２１はリセット信号をＣＰＵ１２２およびイーサネットＭＡＣ１２３に出力し、また、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ Ｌｏｏｐ）およびＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ−Ｓｅｌｆ−Ｔｅｓｔ）に対しても出力する。

ＳｏＣ１００のような従来技術においては、バッファ１１４として大きなサイズのメモリを設けるようにすることでは、常時電源が投入されるＶＩ領域１１０自体の回路サイズが増大するので、省電力モード時の電力は増大してしまう。ＶＩ領域１１０内にバッファ１１４とは別にメモリを持つようにすることでは、やはり省電力モード時の電力は増大する上に、フェンスゲート１３０を越えるので、メイン領域１２０におけるようなメモリの高速性はＶＩ領域１１０では得られない。ネットワーク上の再送を期待してパケットの取りこぼしを容認するようにすることでは、再送回数にも限度があるので、パケットの取りこぼしを防ぐ確実な補償にはならない。フレームの送信を一時的に停止指示するポーズ（Ｐａｕｓｅ）パケットを送信するようにすることでは、ポーズパケットを使用できないハブ（ＨＵＢ）が存在するので、万全ではない等、結局、従来技術において有効な解決策は得られていない。

その他の従来技術としては、例えば、特許文献１には、スリープ動作と通常動作の２つのバッファを切り替えてパケットの取りこぼしを起こさないようにするネットワーク装置が示されている。特許文献２には、入力パケット間隔が大きくなって入力トラフィック容量が低くなった場合に省電力化を図ることが可能なパケット処理装置が示されている。特許文献３には、事前に定められた時間にパケットが受信されないとＣＰＵが省電力制御を実行する印刷装置が示されている。

特開２００５−３０２００２号公報 特開２００９−２２４８６７号公報 特開２００３−１９１５７０号公報

本発明は、パケットを取りこぼさずにシステムの省電力モード時の消費電力を抑えるパケットバッファリングの実現を目的とする。本発明の目的には、そのようなパケットバッファリングを実現するシステムおよび方法を提供することが含まれる。

本発明により提供される１実施態様のパケットバッファリングシステムは、以下を含む構成をなす。すなわち、システムの常時電源が投入されるＶＩ（Ｖｏｌｔａｇｅ Ｉｓｌａｎｄ）領域に設けられ、パケットを入力して保持し出力するバッファと、システムの省電力モードの時に電源がシャットダウンされるメイン領域に設けられ、電源が安定供給されるだけで動作し、パケットを入力して保持し出力するメモリと、ＶＩ領域に設けられ、バッファおよびメモリが出力するパケットを入力してそれらのいずれかを選択し出力するセレクタと、ＶＩ領域に設けられ、メイン領域が省電力モードから電源が投入されて通常動作モードへ復帰するときに、メモリが電源の安定供給により動作するまでは、バッファがパケットを入力して保持し、メモリが電源の安定供給により動作してからは、メモリがパケットを入力して保持するように、バッファ、メモリおよびセレクタを制御するバッファコントローラとである。

好ましくは、バッファコントローラは、メイン領域が省電力モードから通常動作モードへの復帰を完了後に、メモリがパケットを入力して保持しないようにメモリを制御する。

好ましくは、バッファコントローラは、メイン領域が省電力モードから通常動作モードへの復帰を完了するまでに、メモリが入力して保持するパケットをセレクタにより出力するようにメモリおよびセレクタを制御する。

好ましくは、バッファコントローラは、メモリが電源の安定供給により動作してからメイン領域が通常動作モードへの復帰を完了するまでの期間にセレクト信号を提供し、当該セレクト信号を提供する期間にメモリがパケットを入力して保持しセレクタにより出力するようにメモリを制御する。

好ましくは、バッファコントローラはメモリがパケットを入力して保持するための動作信号を提供し、セレクト信号を提供する期間にメモリがパケットを入力して保持しセレクタにより出力するようにメモリを制御することは、メモリにそれぞれの出力が提供される一対のセレクタであって、一方がセレクト信号を印加されると動作信号を選択し、他方がセレクト信号を印加されるとパケットを選択する一対のセレクタにより行われる。

好ましくは、バッファコントローラは、メモリの動作可能開始時間データおよびメイン領域の復帰動作完了時間データに基づいて、メモリおよびセレクタを制御する。

好ましくは、メモリはメイン領域に設けられたレジスタアレイメモリを含む。

本発明により提供される１実施態様のパケットバッファリング方法では、システムの常時電源が投入されるＶＩ（Ｖｏｌｔａｇｅ Ｉｓｌａｎｄ）領域に設けられたバッファと、システムの省電力モードの時に電源がシャットダウンされるメイン領域に設けられ電源が安定供給されるだけで動作するメモリとにパケットをバッファリングし、メイン領域が省電力モードから電源が投入されて通常動作モードへ復帰するときに、メモリが電源の安定供給により動作するまでは、パケットを取り込んでバッファに保持し、メモリが電源の安定供給により動作してからは、パケットを取り込んでメモリに保持する。

好ましくは、そのパケットバッファリング方法では、メイン領域が省電力モードから通常動作モードへの復帰を完了するまでは、パケットを取り込んでメモリに保持し、復帰を完了後には、パケットを取り込んでメモリに保持しない。

好ましくは、そのパケットバッファリング方法では、メイン領域に設けられたパケットコントローラが動作するまでは、パケットを取り込んでバッファおよびメモリに保持し、パケットコントローラが動作してからは、バッファおよびメモリに保持するパケットをパケットコントローラに出力する。

本発明により、パケットを取りこぼさずに省電力モード時の消費電力を抑えるパケットバッファリングが実現される。特に、省電力モード時に電力を供給されるバッファのサイズを小さくして消費電力を低減する共に、省電力モード時に電力は供給されないが通常動作モードへ復帰するまでの間には使用可能であるメモリにパケットを保持してパケットを取りこぼさないようにしたパケットバッファリングシステムおよび方法が提供される。

従来のパケットバッファを通信制御部に備える省電力型ＳｏＣの１例を示す図である。 本発明の１実施形態に係るパケットバッファリングシステムの構成例を示す図である。 本発明の１実施形態に係るパケットバッファリング方法を示す図である。 本発明の１実施形態に係るパケットバッファリングシステムの他の構成例を示す図である。 図４のパケットバッファリングシステムの動作を示す各信号の波形図である。

以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。本発明は多くの異なる態様で実施することが可能であり、記載された実施形態の内容に限定して解釈されるべきではない。なお、実施形態の説明の全体を通じて同じ構成部分乃至構成要素には同じ番号を付している。

図２に本発明の１実施形態に係るパケットバッファリングシステムの構成例を示す。パケットバッファリングシステム２３０は、バッファ１１４に加えて、バッファコントローラ２３１、メモリ２３２およびセレクタ２３３を含む。バッファコントローラ２３１およびセレクタ２３３はバッファ１１４と同様にＶＩ領域２１０に設けられ、メモリ２３２はメイン領域２２０に設けられる。

省電力モード時にも電力を供給されるＶＩ領域２１０にバッファコントローラ２３１およびセレクタ２３３が追加されるが、これらの消費電力はバッファ１１４やメモリ２３２の消費電力に比べて小さいので、これらの消費電力の増加は問題にはならない。省電力モード時には電力を供給されないメイン領域２２０に設けられるメモリ２３２にパケットをバッファリングすることにより、ＶＩ領域２１０のバッファ１１４自体を小さくしてバッファ１１４の消費電力を削減する分で、バッファコントローラ２３１およびセレクタ２３３の消費電力の増加分を取り除くことができるからである。

バッファコントローラ２３１は、パケットフィルタマネジメント１１２からパケット入力および通常動作モードへの復帰実行についての通知信号を受信し、バッファ１１４およびメモリ２３２にアドレス／コマンド／クロックの動作信号を、そして、セレクタ２３３に制御信号を出力する。バッファコントローラ２３１は、パケット入力の通知信号に応答して、アドレス／コマンド／クロックの動作信号を提供し、パケットフィルタ１１３からバッファ１１４へのパケットの保持動作を制御する。また、バッファコントローラ２３１は、通常動作モードへの復帰実行の通知信号に応答して、メモリ２３２が動作可能になる動作可能開始時間を復帰動作が経過してメモリ２３２が動作する時からは、アドレス／コマンド／クロックの動作信号を提供して、パケットフィルタ１１３からメモリ２３２へのパケットの保持動作を制御する。さらに、バッファコントローラ２３１は、メイン領域２２０が復帰動作を完了する復帰動作完了時間に復帰動作が至った後は、パケットフィルタ１１３からメモリ２３２へのパケットの保持動作をしないように制御しても良い。

メモリ２３２は、電源が安定供給されるだけで動作可能なメモリ、例えば、レジスタアレイ（ＲｅｇｉｓｔｅｒＡｒｒａｙ：ＲＡ）で構成される。したがって、メモリ２３２は、電源が安定（パワーグッドが有効）後からＳｏＣのメイン領域の初期化（ＳＲＡＭのリペア、ＰＬＬのロック、初期ブート、各機能の初期化）までの期間においてもパケットをバッファとして保持することができる。

セレクタ２３３は、バッファコントローラ２３１からの制御信号に応答して、イーサネットＭＡＣ１２３が通常動作モードへ復帰して動作する時には、バッファ１１４に保持するパケットおよびメモリ２３２に保持するパケットを選択してイーサネットＭＡＣ１２３へ提供する。例えば、セレクタ２３３はマルチプレクサを使用して実施することができる。

パケットバッファリングシステム２３０では、ＳｏＣ２００のメイン領域２２０が省電力モードから通常動作モードへ復帰するときに、電源が落ちている機能に電源が投入されて機能の初期化をしている期間に、イーサネットＭＡＣ１２３が処理すべきパケットを省電力モード時には電源が入っていないメイン領域２２０のメモリ２３２にバッファリングする。これにより、省電力モード時に電源を入れておく必要のあるバッファ１１４のメモリ容量を小さくして、ＶＩ領域２１０の回路サイズおよび面積を削減し、ＳｏＣ２００の省電力モード時の消費電力を減らすことができる。

図３に本発明の１実施形態に係るパケットバッファリング方法のフローチャートを示す。パケットバッファリング方法３００は、省電力モード時にネットワークを通じてパケット入力があると開始する（ステップ３０１）。パケット入力に応答してＳｏｃの通常動作モードへの復帰動作を実行する（ステップ３０２）。次に、メイン領域における電源が安定供給されるだけで動作可能なメモリが動作するかを判定する（ステップ３０３）。この判定は、例えば、メモリが動作可能になる動作可能開始時間データを基準にして復帰動作経過時間データを比較器で比較することにより実施可能である。

メモリがまだ動作しない場合には（Ｎｏ）、パケットを取り込み（ステップ３０４）、取り込んだパケットをＶＩ領域のバッファに保持し（ステップ３０５）、メモリが動作するかを判定するステップ３０３まで戻る。メモリが動作するまでは、入って来るパケットがあれば、パケットを取り込んでバッファに保持することを繰り返す（ステップ３０３、３０４および３０５）。

ステップ３０３の判定でメモリが動作する場合には（Ｙｅｓ）、パケットを取り込み（ステップ３０６）、取り込んだパケットをメモリに保持する（ステップ３０７）。次に、メイン領域のイーサネットＭＡＣ１２３のようなパケットコントローラが動作するかを判定する（ステップ３０８）。この判定も、例えば、パケットコントローラが動作可能になる動作可能開始時間データを基準にして復帰動作経過時間データを比較器で比較することにより実施可能である。パケットコントローラがまだ動作しない場合には（Ｎｏ）、パケットを取り込むステップ３０６に戻る。パケットコントローラが動作するまでは、入って来るパケットがあれば、パケットを取り込んでメモリに保持することを繰り返す（ステップ３０６、３０７および３０８）。

ステップ３０８の判定でパケットコントローラが動作する場合には（Ｙｅｓ）、バッファおよびメモリに保持するパケットをパケットコントローラに出力して（ステップ３０９）、終了する（ステップ３１０）。その時点ではメイン領域のパケットコントローラは動作しているので、出力されるパケットをメイン領域でパケットコントローラは受け取って処理することができ、パケットを取りこぼすようなことは起きない。

図４に本発明の１実施形態に係るパケットバッファリングシステムの他の構成例を示す。パケットバッファリングシステム４３０は、パケットをバッファリングするメモリとして、パケットバッファリングに専用ではなくてそれ以外にも用いられるＲＡメモリ４３２をメイン領域４２０に有する。ＲＡメモリ４３２はパケットバッファリングとそれ以外との両方に用いられる。この為、バッファコントローラ４３１は、ＲＡメモリ４３２に対して、アドレス／コマンド／クロックの動作信号以外にＲＡセレクト信号を提供する。また、ＲＡメモリ４３２の入力側には、例えばマルチプレクサを使用して実施することができる第１セレクタ４３３および第２セレクタ４３４が設けられ、ＲＡメモリ４３２の出力側には、ＡＮＤゲート４３５が設けられる。ＲＡメモリ４３２がパケットバッファリング以外に用いられるとき、ＲＡメモリ４３２はロジック４２１の制御を受ける。

第１セレクタ４３３には、バッファコントローラ４３１からアドレス／コマンド／クロックの動作信号およびＲＡセレクト信号が入力され、ロジック４２１からもパケットバッファとしてではなくて本来のＲＡメモリとして用いられる通常動作モード時の制御信号が入力される。第１セレクタ４３３では、ＲＡセレクト信号によって、バッファコントローラ４３１からのアドレス／コマンド／クロックの動作信号とロジック４２１からの通常動作モード時の制御信号とが切り替えられる。例えば、ＲＡメモリ４３２は、ＲＡセレクト信号がハイ（高い電位）の時にはバッファコントローラ４３１からのアドレス／コマンド／クロックの動作信号に切り替えられて動作し、ＲＡセレクト信号がロウ（低い電位）の時にはロジック４２１からの通常動作モード時の制御信号に切り替えられて動作する。

第２セレクタ４３４には、パケットフィルタ１１３からパケットが入力され、ロジック４２１からもパケットバッファとしてではなくて本来のＲＡメモリとして用いられる通常動作モード時のデータが入力される。第２セレクタ４３４では、ＲＡセレクト信号によって、パケットフィルタ１１３からのパケットとロジック４２１からの通常動作モード時のデータとが切り替えられる。例えば、ＲＡメモリ４３２は、ＲＡセレクト信号がハイ（高い電位）の時にはパケットフィルタ１１３からのパケットを取り込んで保持し、ＲＡセレクト信号がロウ（低い電位）の時にはロジック４２１からの通常動作モード時のデータを取り込んで保持する。

ＡＮＤゲート４３５には、ＲＡメモリ４３２から出力データが入力され、バッファコントローラ４３１からＲＡセレクト信号が入力される。ＡＮＤゲート４３５は、ＲＡメモリ４３２がパケットバッファとして用いられるときに、ＲＡメモリ４３２から出力されるデータがメイン領域４２０側に流出するのを防ぐ。例えば、ＡＮＤゲート４３５では、ＲＡセレクト信号がハイ（高い電位）の時には、その否定（０）が一方の入力となって、他方の入力であるＲＡメモリ４３２からのデータは全て否定（０）されて出力される。また、ＲＡセレクト信号がロウ（低い電位）の時には、その否定（１）が一方の入力となって、他方の入力であるＲＡメモリ４３２からのデータは全てそのまま出力される。したがって、ＲＡメモリ４３２をパケットバッファとして用いることによってメイン領域４２０へ悪影響を及ぼすことはない。

図５にパケットバッファリングシステム４３０の動作における各信号の波形を示す。１番目の波形はメイン領域４２０の電源を投入する信号を表し、ＳｏＣ４００を省電力モードから通常動作モードへ復帰させる（ＷａｋｅＵｐ）トリガを受けて、（１）のタイミングでメイン領域４２０の電源を投入する。２番目の波形はシステムボード電源の信号を表し、（１）のタイミングでメイン領域４２０の電源が投入されたことを受けて、（２）のタイミングでシステムボード電源が投入される。３番目の波形はメイン領域４２０のリセット信号を表し、リセットロジック１２１によりメイン領域４２０の電源安定を待って（３）のタイミングでリセットが解除される。このリセット解除のタイミングはリセットロジック１２１の時定数等により定まる。

４番目の波形はフェンスゲート開放早期（ＲＡ用）の信号を表し、５番目の波形は内部リセットファーストの信号を表す。（３）のタイミングでリセットが解除されたことにより、メイン領域４２０の電源が安定して最初のリセットが（４）と同じタイミングで解除され（５番目の波形参照）、（４）のタイミングでメイン領域４２０のＲＡ（Ｒｅｇｉｓｔｅｒ Ａｒｒａｙ）用のフェンスゲートが開放される（４番目の波形参照）。これにより、ＲＡメモリ４３２はパケットバッファとし使えるようになる。

（４）のタイミングでは、一番下に８番目の波形で表わされたＲＡセレクト信号がハイ（高い電位）になる。ＲＡセレクト信号がハイになったことで、ＶＩ領域４１０のバッファコントローラ４３１は、受信するパケットをパケットフィルタ１１３からＲＡメモリ４３２へ（８）の期間に書き込むことができるようになる。

６番目の波形はフェンスゲート開放（その他用）の信号を表し、７番目の波形はメイン領域全体へのリセットの信号を表す。（４）のタイミングの後は、メイン領域４２０においてＰＬＬのロック、ＳＲＡＭのリペアおよびＢＩＳＴ等が行われるため、（６）の期間（およそ１０ｍｓ）を経て、（５）と同じタイミングでメイン領域４２０の全体へのリセットが解除され（７番目の波形参照）、（５）のタイミングでＲＡ以外のメイン領域４２０と通信するための信号に関するその他用のフェンスゲートが開放される（６番目の波形参照）。

（５）のタイミング以降にメイン領域４２０のＣＰＵ１２２はＲＯＭブートを開始する。（７）の期間がＲＯＭブートの期間である。このＲＯＭブートの期間（７）にＣＰＵ１２２はデバイスの初期化を行う。イーサネットＭＡＣ１２３も初期化されるデバイスの中の１つであり、イーサネットＭＡＣ１２３の設定が（１０）のタイミングで終了すると、イーサネットＭＡＣ１２３はパケットを受け取れるようになり、（９）の期間にＲＡメモリ４３２からイーサネットＭＡＣ１２３へのパケットの転送が可能になる。

（７）の期間でのＣＰＵ１２２によるＲＯＭブートが終了し、（９）の期間でのＲＡメモリ４３２からイーサネットＭＡＣ１２３へのパケットの転送が終了する（１１）のタイミングでＲＡセレクト信号はロウ（低い電位）になる。ＣＰＵ１２２がＲＡメモリ４３２を本来のＲＡメモリとして使用することが可能になり、（１２）の期間にＲＡメモリ４３２はＣＰＵ１２２によりアプリケーションで本来のＲＡメモリとして使用される。

以上、実施態様を用いて本発明の説明をしたが、本発明の技術的範囲は実施態様について記載した範囲には限定されない。実施態様に種々の変更又は改良を加えることが可能であり、そのような変更又は改良を加えた態様も当然に本発明の技術的範囲に含まれる。

１１４ バッファ
２３０、４３０ パケットバッファリングシステム
２３１、４３１ バッファコントローラ
２３２、４３２ メモリ
２３３ セレクタ

Claims (10)

1. システムの常時電源が投入されるＶＩ（Ｖｏｌｔａｇｅ Ｉｓｌａｎｄ）領域に設けられ、パケットを入力して保持し出力するバッファと、
   前記システムの省電力モードの時に電源がシャットダウンされるメイン領域に設けられ、電源が安定供給されるだけで動作し、パケットを入力して保持し出力するメモリと、
   前記ＶＩ領域に設けられ、前記バッファおよび前記メモリが出力するパケットを入力してそれらのいずれかを選択し出力するセレクタと、
   前記ＶＩ領域に設けられ、前記メイン領域が前記省電力モードから電源が投入されて通常動作モードへ復帰するときに、前記メモリが前記電源の安定供給により動作するまでは、前記バッファがパケットを入力して保持し、前記メモリが前記電源の安定供給により動作してからは、前記メモリがパケットを入力して保持するように、前記バッファ、前記メモリおよび前記セレクタを制御するバッファコントローラと、
   を含む、パケットバッファリングシステム。
2. 前記バッファコントローラは、前記メイン領域が前記省電力モードから前記通常動作モードへの復帰を完了後に、前記メモリがパケットを入力して保持しないように前記メモリを制御する、請求項１に記載のパケットバッファリングシステム。
3. 前記バッファコントローラは、前記メイン領域が前記省電力モードから前記通常動作モードへの復帰を完了するまでに、前記メモリが入力して保持するパケットを前記セレクタにより出力するように前記メモリおよび前記セレクタを制御する、請求項２に記載のパケットバッファリングシステム。
4. 前記バッファコントローラは、前記メモリが前記電源の安定供給により動作してから前記メイン領域が前記通常動作モードへの復帰を完了するまでの期間にセレクト信号を提供し、当該セレクト信号を提供する期間に前記メモリがパケットを入力して保持し前記セレクタにより出力するように前記メモリを制御する、請求項３に記載のパケットバッファリングシステム。
5. 前記バッファコントローラは前記メモリがパケットを入力して保持するための動作信号を提供し、前記セレクト信号を提供する期間に前記メモリがパケットを入力して保持し前記セレクタにより出力するように前記メモリを制御することは、前記メモリにそれぞれの出力が提供される一対のセレクタであって、一方が前記セレクト信号を印加されると前記動作信号を選択し、他方が前記セレクト信号を印加されると前記パケットを選択する前記一対のセレクタにより行われる、請求項４に記載のパケットバッファリングシステム。
6. 前記バッファコントローラは、前記メモリの動作可能開始時間データおよび前記メイン領域の復帰動作完了時間データに基づいて、前記メモリおよび前記セレクタを制御する、請求項２〜５のいずれか１項に記載のパケットバッファリングシステム。
7. 前記メモリは前記メイン領域に設けられたレジスタアレイメモリを含む、請求項１〜６のいずれか１項に記載のパケットバッファリングシステム。
8. システムの常時電源が投入されるＶＩ（Ｖｏｌｔａｇｅ Ｉｓｌａｎｄ）領域に設けられたバッファと、前記システムの省電力モードの時に電源がシャットダウンされるメイン領域に設けられ電源が安定供給されるだけで動作するメモリとにパケットをバッファリングする方法であって、
   前記メイン領域が前記省電力モードから電源が投入されて通常動作モードへ復帰するときに、前記メモリが前記電源の安定供給により動作するまでは、パケットを取り込んで前記バッファに保持し、前記メモリが前記電源の安定供給により動作してからは、パケットを取り込んで前記メモリに保持する、パケットバッファリング方法。
9. 前記メイン領域が前記省電力モードから前記通常動作モードへの復帰を完了するまでは、前記パケットを取り込んで前記メモリに保持し、前記復帰を完了後には、前記パケットを取り込んで前記メモリに保持しない、請求項８に記載のパケットバッファリング方法。
10. 前記メイン領域に設けられたパケットコントローラが動作するまでは、パケットを取り込んで前記バッファおよび前記メモリに保持し、前記パケットコントローラが動作してからは、前記バッファおよび前記メモリに保持するパケットを前記パケットコントローラに出力する、請求項８又は９に記載のパケットバッファリング方法。

Images