JP2014020815A - 基板検査装置および基板検査方法 - Google Patents

Abstract

【課題】検査コストの高騰を招くことなく、検査時間を充分に短縮すると共に、表面実装および内蔵のいずれであるかを問わず、不良の有無を確実に検査する。
【解決手段】容量性素子３０が実装された検査対象基板２０の検査時に各検査用プローブ１１を検査対象基板２０に対して移動させて容量性素子３０における接続用電極３２ａが接続されているべき導体パターン２１ａ上に規定されている検査ポイントＰ１に検査用プローブ１１をプロービングさせ、かつ、容量性素子３０における接続用電極３２ｂが接続されているべき導体パターン２１ｂ上に規定されている検査ポイントＰ２に検査用プローブ１１をプロービングさせると共に、検査ポイントＰ１，Ｐ２の間の誘電正接を測定し、規定された値を超える誘電正接が測定されたときに、導体パターン２１ａ，２１ｂの間に不良が生じていると判別する。
【選択図】図３

Description

本発明は、検査対象基板に規定された各検査ポイントについて測定した物理量に基づいて各検査ポイントの良否を検査する基板検査装置および基板検査方法に関するものである。

この種の基板検査装置および基板検査方法として、出願人は、特開平７−１０４０２６号公報にインサーキットテスタおよび半田付け不良検出方法（基板検査方法）を開示している。このインサーキットテスタは、被検査基板に表面実装されたフラットパッケージＩＣ等（以下、「電子部品」ともいう）のリード（接続用端子）と、そのリードが接続されているべきパターンとの間に半田付け不良が生じているか否かを検査可能に構成された基板検査装置であって、被検査基板を載置可能な測定台と、４本の測定プローブと、各測定プローブを別個独立して任意のＸ−Ｙ方向に移動させる４台のＸ−Ｙユニットと、各測定プローブが接続された抵抗測定回路とを備えて構成されている。

このインサーキットテスタによる半田付け不良の検出（以下、「被検査基板の検査」ともいう）に際しては、まず、抵抗測定回路の＋ソース端子に接続されている測定プローブ、および抵抗測定回路の＋センス端子に接続されている測定プローブの２本を、被検査基板に実装されている電子部品のリードにおける肩部や先端部等にそれぞれプロービングさせる。また、抵抗測定回路の−センス端子に接続されている測定プローブ、および抵抗測定回路の−ソース端子に接続されている測定プローブの２本を、上記の２本の測定プローブをプロービングしたリードが接続されているべきパターンにそれぞれプロービングさせる。次いで、両ソース端子の間に定電流を供給し、その状態において両センス端子の間に生じる電圧の電圧値を測定すると共に、供給した定電流の電流値と測定した電圧値とに基づき、電子部品のリードとパターンとの間の抵抗値を算出する（４端子法による抵抗値の測定処理）。

この際に、パターンに対してリードが正常に半田付けされている場合には、予め規定されたしきい値以下の抵抗値が算出される。したがって、しきい値以下の抵抗値が算出されたときには、２本の測定プローブをプロービングさせたパターンに対して他の２本の測定プローブをプロービングさせたリードが正常に半田付けされていると判定する。一方、パターンに対してリードが不完全な状態で半田付けされている場合には、しきい値を超えて大きな値の抵抗値が算出される。また、パターンからリードが完全に離間している場合（未接続状態の場合）には、算出される抵抗値の値が無限大となる。したがって、しきい値を超えて大きな値（無限大を含む）の抵抗値が算出されたときには、パターンに対してリードが正常に半田付けされていない（半田付け不良が生じている）と判定する。この後、他のリードとパターンとの間についても上記の一連の処理と同様の手順で抵抗値を測定してしきい値と比較することにより、被検査基板上の各部に半田付け不良が生じているか否を検査する。

特開平７−１０４０２６号公報（第３−５頁、第１−１０図）

ところが、出願人が開示しているインサーキットテスタおよびその基板検査方法には、以下の改善すべき課題が存在する。すなわち、出願人が開示しているインサーキットテスタ（基板検査方法）では、電子部品のリードとパターンとの間の抵抗値を順次測定することにより、半田付け不良が生じているか否かを検査する構成（方法）が採用されている。この場合、この種の基板検査装置による被検査基板の検査に際しては、半田付け不良の有無だけでなく、実装部品の品違い（実装されているべき電子部品とは異なる部品が実装された状態）の有無や、実装部品の破損（本来的な電気的性能を発揮し得ない不良の電子部品が実装された状態）の有無などを検査する必要がある。

具体的には、例えば、電子部品としての容量性素子が被検査基板に実装されている場合には、容量性素子の一対の接続用電極（接続用端子）と導体パターンとの間の半田付け不良の有無に加えて、その容量性素子が品違いであるか否かや、不良の素子であるか否かを検査する必要がある。この場合、品違いや不良の有無を検査する際には、一例として、検査対象の容量性素子における両接続用電極にそれぞれ一対の測定プローブをプロービングした状態で両ソース端子の間に定電流を供給し、その状態において両センス端子の間に生じる電圧の電圧値を測定すると共に、供給した定電流の電流値と、測定した電圧値と、その電流および電圧の位相差とに基づいて静電容量を算出し、算出した値と基準値とを比較する。

したがって、出願人が開示しているインサーキットテスタでは、容量性素子の品違いや不良の有無を検査する際に各測定プローブをプロービングするプロービング位置が、容量性素子の両接続用電極に半田付け不良が生じているか否かをそれぞれ検査する際に各測定プローブをプロービングするプロービング位置とは相違するため、容量性素子の両接続用電極の一方と、その接続用電極が接続されているべき導体パターンとの間の半田付け不良の有無を検査するために抵抗値を測定する検査ステップ、容量性素子の両接続用電極の他方と、その接続用電極が接続されているべき導体パターンとの間の半田付け不良の有無を検査するために抵抗値を測定する検査ステップ、および容量性素子の品違いや不良の有無を検査するために静電容量を測定する検査ステップの３つの検査ステップ毎に、各Ｘ−Ｙユニットによって測定プローブをそれぞれ別個のプロービング位置に移動させる必要がある。このため、出願人が開示しているインサーキットテスタ（基板検査方法）では、各検査ステップ毎に各測定プローブを移動させるのに要する時間の分だけ、容量性素子に関連する一連の検査に要する時間の短縮が困難となっており、この点を改善するのが好ましい。

この場合、Ｘ−Ｙユニットによって各測定プローブをそれぞれ移動させる構成（方法）に代えて、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成（方法）を採用することにより、検査用治具を１回移動させるだけで、容量性素子の一方の接続用電極、その接続用電極が接続されているべき導体パターン、容量性素子の他方の接続用電極、その接続用電極が接続されているべき導体パターンの４カ所に対して一対の測定プローブをそれぞれプロービングさせることが可能となる。これにより、各検査ステップ毎に各Ｘ−Ｙユニットによって測定プローブをそれぞれ移動させる必要がなくなる分だけ、容量性素子に関連する一連の検査に要する時間を短縮することが可能となる。しかしながら、このような構成（方法）を採用した場合には、１つの容量性素子に関連する検査のために、８本（＝４×２本）の測定プローブを有する検査用治具を製作する必要が生じる。このため、検査用治具の製造コストが高騰し、結果として、被検査基板の検査コストの高騰を招くおそれがある。

一方、この種の基板検査装置（基板検査方法）の検査対象である基板においては、容量性素子の両接続用電極がパターンに対して正常に接続されていたとしても、例えば、その容量性素子にクラックが生じ、その後に、クラック面同士が密着するように接してクラックが閉じた状態となっていることがある。このような不良が生じた状態の容量性素子が実装された検査対象基板を検査したときには、両接続用電極に対して測定プローブをプロービングした状態において測定される静電容量が基準の範囲内の値となることがある。したがって、上記のような例の不良が生じている場合には、クラックが生じた不良の容量性素子が実装されているにも拘わらず、その容量性素子に関連する検査のすべてが正常であると誤って判定されるおそれがあるため、この点を改善するのが好ましい。

また、検査対象基板のなかには、表面実装された容量性素子だけでなく、多層基板における内層に実装された（内蔵された）容量性素子等を有するものが存在する。しかしながら、出願人が開示しているインサーキットテスタ（基板検査方法）では、半田付け不良の有無を検査するために、検査対象の容量性素子におけるリード、およびそのリードが接続されているべきパターンの双方にそれぞれ一対の測定プローブを接触させる必要がある。したがって、出願人が開示しているインサーキットテスタ（基板検査方法）では、内蔵された容量性素子の接続用電極とパターンとの間に接続不良が生じているか否かの検査が困難となっているため、この点を改善するのが好ましい。

本発明は、かかる改善すべき課題に鑑みてなされたものであり、検査コストの高騰を招くことなく、検査対象基板の検査に要する時間を充分に短縮すると共に、表面実装および内蔵のいずれであるかを問わず、検査対象基板に実装されている容量性素子に接続不良、品違いおよび破損等が生じている否かを確実に検査し得る基板検査装置および基板検査方法を提供することを主目的とする。

上記目的を達成すべく請求項１記載の基板検査装置は、容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと、当該各検査用プローブおよび前記検査対象基板の少なくとも一方を他方に対して移動させて前記各検査ポイントに当該各検査用プローブをプロービングさせる移動機構と、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定する測定部と、前記移動機構による前記少なくとも一方の移動および前記測定部による前記物理量の測定を制御すると共に当該測定部の測定結果に基づいて前記各検査ポイント間の良否を判別する検査処理部とを備えた基板検査装置であって、前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第１の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの１つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第２の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の１つをプロービングさせると共に、前記測定部を制御して前記第１の接続用導体部上の前記検査ポイントと前記第２の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第１の測定処理を実行させ、当該測定部によって予め規定された値を超える誘電正接が測定されたときに、前記第１の接続用導体部および前記第２の接続用導体部の間に不良が生じていると判別する。

また、請求項２記載の基板検査装置は、請求項１記載の基板検査装置において、前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記第１の接続用導体部上の前記検査ポイントに前記１つの検査用プローブをプロービングさせ、かつ、前記第２の接続用導体部上の前記検査ポイントに前記他の１つの検査用プローブをプロービングさせると共に、前記測定部を制御して前記第１の接続用導体部上の前記検査ポイントと前記第２の接続用導体部上の前記検査ポイントとの間の静電容量を前記物理量として測定する第２の測定処理を実行させ、当該測定部によって予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、前記第１の接続用導体部および前記第２の接続用導体部の間に不良が生じていると判別する。

さらに、請求項３記載の基板検査装置は、請求項２記載の基板検査装置において、前記検査処理部は、前記測定部を制御して前記第１の接続用導体部上の前記検査ポイントおよび前記第２の接続用導体部上の前記検査ポイントの間に対する１回の前記電気信号の入出力によって当該両検査ポイントの間の前記誘電正接および前記静電容量をそれぞれ測定させる。

また、請求項４記載の基板検査方法は、容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと当該検査対象基板との少なくとも一方を他方に対して移動させて当該各検査ポイントに当該各検査用プローブをプロービングさせると共に、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定し、その測定結果に基づいて前記各検査ポイント間の良否を判別する基板検査方法であって、前記検査対象基板の検査時に、前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第１の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの１つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第２の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の１つをプロービングさせると共に、前記第１の接続用導体部上の前記検査ポイントと前記第２の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第１の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、前記第１の接続用導体部および前記第２の接続用導体部の間に不良が生じていると判別する。

請求項１記載の基板検査装置、および請求項４記載の基板検査方法では、容量性素子が実装された検査対象基板の検査時に、各検査用プローブおよび検査対象基板の少なくとも一方を他方に対して移動させることにより、容量性素子における一方の接続用電極が接続されているべき第１の接続用導体部上に規定されている検査ポイントに各検査用プローブのうちの１つをプロービングさせ、かつ、容量性素子における他方の接続用電極が接続されているべき第２の接続用導体部上に規定されている検査ポイントに各検査用プローブのうちの他の１つをプロービングさせると共に、第１の接続用導体部上の検査ポイントと第２の接続用導体部上の検査ポイントとの間の誘電正接を測定する第１の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、第１の接続用導体部および第２の接続用導体部の間に不良が生じていると判別する。

したがって、請求項１記載の基板検査装置、および請求項４記載の基板検査方法によれば、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成（方法）を採用した場合には、第１の接続用導体部上の検査ポイントおよび第２の接続用導体部上の検査ポイントにプロービングさせた２本の検査用プローブだけで、容量性素子の接続用電極と各接続用導体部との間に接続不良が生じているか否かや、容量性素子にクラック等の破損が生じているかを検査することができるため、容量性素子の検査のために検査用治具に配設する検査用プローブの本数が少ない分だけ、検査用治具の製造コストを低減することができ、ひいては、検査対象基板の検査コストを充分に低減することができる。また、接続用電極に検査用プローブを直接プロービングすることができない「内蔵された容量性素子」についても接続不良が生じているか否かを確実に検査することができる。また、Ｘ−Ｙユニット等の移動機構によって各測定プローブをそれぞれ移動させる構成（方法）を採用した場合には、一対の検査用プローブを第１の接続用導体部上の検査ポイントおよび第２の接続用導体部上の検査ポイントにプロービングさせるそれぞれ１回のプロービング動作だけで、容量性素子の両接続用電極と両接続用導体部との間に接続不良が生じているか否かや、容量性素子にクラック等の破損が生じているかを検査することができるため、容量性素子の検査のためのプロービング回数を充分に少なくすることができる結果、検査対象基板の検査に要する時間を充分に短縮することができる。

また、請求項２記載の基板検査装置では、容量性素子が実装された検査対象基板の検査時に、第１の接続用導体部上の検査ポイントに１つの検査用プローブをプロービングさせ、かつ、第２の接続用導体部上の検査ポイントに他の１つの検査用プローブをプロービングさせると共に、第１の接続用導体部上の検査ポイントと第２の接続用導体部上の検査ポイントとの間の静電容量を測定する第２の測定処理を実行し、予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、第１の接続用導体部および第２の接続用導体部の間に不良が生じていると判別する。

したがって、請求項２記載の基板検査装置によれば、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成（方法）を採用した場合には、第１の接続用導体部上の検査ポイントおよび第２の接続用導体部上の検査ポイント間の接続不良の有無や容量性素子の破損の有無を検査するのに使用する一対の検査用プローブを使用して容量性素子が品違いであるか否かについても検査することができるため、容量性素子が品違いであるか否かを検査するために他の検査用プローブを別途配設しなくて済む分だけ、検査用治具の製造コストを一層低減することができる。また、Ｘ−Ｙユニット等の移動機構によって各測定プローブをそれぞれ移動させる構成（方法）を採用した場合には、接続不良の有無や容量性素子の破損の有無を検査するために第１の接続用導体部上の検査ポイントおよび第２の接続用導体部上の検査ポイントにそれぞれプロービングさせた一対の検査用プローブを使用して容量性素子が品違いであるか否かについても検査することができるため、容量性素子が品違いであるか否かを検査するために、接続不良等の検査時とは異なる検査ポイントに検査用プローブをプロービングさせずに済む分だけ、検査対象基板の検査に要する時間を一層短縮することができる。

さらに、請求項３記載の基板検査装置によれば、第１の接続用導体部上の検査ポイントおよび第２の接続用導体部上の検査ポイントの間に対する１回の電気信号の入出力によって両検査ポイントの間の誘電正接および静電容量をそれぞれ測定することにより、静電容量を測定するための定電圧の印加、および誘電正接を測定するための定電圧の印加を別個に行って静電容量および誘電正接をそれぞれ測定する構成と比較して、静電容量および誘電正接の測定に要する時間を充分に短縮することができ、これにより、検査対象基板の検査に要する時間を充分に短縮することができる。

基板検査装置１の構成を示す構成図である。 検査対象基板２０における検査ポイントＰ１，Ｐ２に検査用プローブ１１をそれぞれプロービングした状態の断面図である。 接続用電極３２ａ，３２ｂと導体パターン２１ａ，２１ｂとを接続するための半田２２ａ，２２ｂに接続不良Ｘ１，Ｘ２が生じた状態の断面図である。 半田２２ａおよび容量性素子３０のボディ３１にクラックＸ３，Ｘ４が生じた状態の断面図である。 検査対象基板２０における検査ポイントＰ３，Ｐ４に検査用プローブ１１をそれぞれプロービングした状態の断面図である。 導体パターン２３ａ，２３ｃの間、および接続用電極４２ｂと導体パターン２３ｂとの間に接続不良Ｘ５，Ｘ６が生じた状態の断面図である。 接続用電極４２ａと接続用電極２３ａとの間に接続不良Ｘ７が生じた状態の断面図である。 容量性素子４０のボディ４１にクラックＸ８が生じた状態の断面図である。

以下、本発明に係る基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。

図１に示す基板検査装置１は、後述する「基板検査方法」に従って検査対象基板２０を電気的に検査可能に構成された検査装置であって、基板保持部２、移動機構３、スキャナ４、測定部５、操作部６、表示部７、制御部８、記憶部９および検査用治具１０を備えて構成されている。この場合、検査対象基板２０は、「検査対象基板」の一例である多層基板であって、図２に示すように、容量性素子（コンデンサ）３０等の各種電子部品が表面実装されると共に、図５に示すように、容量性素子（コンデンサ）４０等の各種電子部品が内蔵されている。なお、図２，５、および後に参照する図３，４，６〜８では、容量性素子３０，４０以外の電子部品（実装部品）についての図示を省略している。

この場合、図２に示すように、容量性素子３０は、ボディ３１の一方の端部に接続用電極３２ａ（「一方の接続用電極」の一例）が設けられ、かつ、ボディ３１の他方の端部に接続用電極３２ｂ（「他方の接続用電極」の一例）が設けられると共に、検査対象基板２０の表面に形成された導体パターン２１ａに接続用電極３２ａが半田２２ａによって電気的に接続され、かつ、検査対象基板２０の表面に形成された導体パターン２１ｂに接続用電極３２ｂが半田２２ｂによって電気的に接続されている。なお、この例では、導体パターン２１ａおよび半田２２ａが相まって「第１の接続用導体部」を構成し、一例として、導体パターン２１ａ上に規定された検査ポイントＰ１が「第１の接続用導体部上の検査ポイント」に相当する。また、この例では、導体パターン２１ｂおよび半田２２ｂが相まって「第２の接続用導体部」を構成し、一例として、導体パターン２１ｂ上に規定された検査ポイントＰ２が「第２の接続用導体部上の検査ポイント」に相当する。

また、図５に示すように、容量性素子４０は、ボディ４１の一方の端部に接続用電極４２ａ（「一方の接続用電極」の他の一例）が設けられ、かつ、ボディ４１の他方の端部に接続用電極４２ｂ（「他方の接続用電極」の他の一例）が設けられると共に、検査対象基板２０の内層に形成された導体パターン２３ａに接続用電極４２ａが半田（図示せず）によって電気的に接続され、かつ、検査対象基板２０の表面から内層にかけて形成された導体パターン２３ｂに接続用電極４２ｂが半田（図示せず）によって電気的に接続されている。また、導体パターン２３ａは、検査対象基板２０の表面から内層にかけて形成された導体パターン２３ｃに対して電気的に接続されている。なお、この例では、導体パターン２３ａ，２３ｃおよび半田が相まって「第１の接続用導体部」を構成し、一例として、導体パターン２３ｃ上に規定された検査ポイントＰ３が「第１の接続用導体部上の検査ポイント」に相当する。また、この例では、導体パターン２３ｂおよび半田が相まって「第２の接続用導体部」を構成し、一例として、導体パターン２３ｂ上に規定された検査ポイントＰ４が「第２の接続用導体部上の検査ポイント」に相当する。

一方、基板保持部２は、検査対象基板２０を保持可能に構成されている。移動機構３は、制御部８の制御に従い、基板保持部２によって保持されている検査対象基板２０に向けて検査用治具１０を移動させることで、検査用治具１０に配設されている各検査用プローブ１１を検査対象基板２０上の上記の検査ポイントＰ１〜Ｐ４等の各検査ポイントＰにプロービングさせる（「検査用治具および検査対象基板の少なくとも一方」が「検査用治具」の構成の一例）。この場合、検査用治具１０は、検査対象基板２０の基板面に規定された各検査ポイントＰの配置に応じて複数の検査用プローブ１１が配設されて構成されている。この検査用プローブ１１は、後述するように、測定部５による四端子法による物理量（電気的パラメータ）の測定を可能とするために、図２，５に示すように、先端部同士が非接触状態で極く近距離に近接させられた一対のプローブ１１ａ，１１ｂを備えて構成されている。

スキャナ４は、測定部５の制御に従い、検査用治具１０に配設されている多数の検査用プローブ１１のうちの任意の一対（２本のプローブ１１ａおよび２本のプローブ１１ｂ）を測定部５に選択的に接続する。測定部５は、制御部８の制御に従い、検査用治具１０の各検査用プローブ１１（プローブ１１ａ，１１ｂ）を介して検査ポイントＰ，Ｐの間の「物理量」を測定し、その測定結果を制御部８に出力する。この場合、この基板検査装置１では、後述するように、測定部５が、容量性素子３０，４０の検査に際して、検査ポイントＰ，Ｐ間の誘電正接、および検査ポイントＰ，Ｐ間の静電容量を「物理量」として測定する構成が採用されている。操作部６は、基板検査装置１の動作条件（検査条件）を設定するための各種操作スイッチを備え、スイッチ操作に応じた操作信号を制御部８に出力する。表示部７は、制御部８の制御下で、基板検査装置１の動作条件（検査条件）を設定するための動作条件設定画面や、検査対象基板２０（基板）についての検査結果を報知する検査結果報知画面などの各種表示画面（いずれも図示せず）を表示する。

制御部８は、基板検査装置１を総括的に制御する。具体的には、制御部８は、「検査処理部」に相当し、移動機構３を制御して、基板保持部２によって保持されている検査対象基板２０に向けて検査用治具１０を移動させることにより、検査対象基板２０上に規定されている各検査ポイントＰに検査用治具１０の各検査用プローブ１１をそれぞれプロービングさせる。また、制御部８は、測定部５を制御して、上記の誘電正接を測定する処理（「第１の測定処理」の一例）、および静電容量を測定する処理（「第２の測定処理」の一例）などの各種の測定処理を実行させる。さらに、制御部８は、測定部５による測定処理の結果に基づき、検査ポイントＰ，Ｐ間に不良が生じているか否かを判別して、その判別結果を検査結果データＤ１として記憶部９に記憶させる。

記憶部９は、検査対象基板２０についての検査手順を記録した検査手順データＤ０や、検査対象基板２０についての検査結果を示す検査結果データＤ１などを記憶する。この場合、本例の基板検査装置１が使用する検査手順データＤ０は、検査対象基板２０上に規定された各検査ポイントＰ毎において予め規定された検査項目を特定可能に、「使用する検査用プローブ１１のピン番号」と、「測定する物理量（電気的パラメータ）の種類」と、「良否判定用の下限値および上限値」とが各検査ステップ順にそれぞれ記録されたデータで構成されている。

具体的には、容量性素子３０（または、容量性素子４０）に関する検査ステップとしては、「使用する検査用プローブ１１のピン番号」として「検査ポイントＰ１，Ｐ２（または、検査ポイントＰ３，Ｐ４）にプロービングさせられる検査用プローブ１１のピン番号」が記録され、「測定する物理量（電気的パラメータ）の種類」として「静電容量」および「誘電正接」が記録され、「静電容量に基づく良否判定用の下限値および上限値」として「良品の容量性素子３０（または、良品の容量性素子４０）が実装された検査対象基板２０から吸収した静電容量、または、容量性素子３０（または、容量性素子４０）の規格値（容量性素子の製造メーカが公開しているスペック）に基づいて規定した基準容量」および「基準容量に基づいて規定した下限値および上限値」が記録され、「誘電正接に基づく良否判定用の下限値」として「０」との値が記録され、「誘電正接に基づく良否判定用の上限値」として「容量性素子３０（または、容量性素子４０）のスペックに基づいて規定した値」が記録されている。

この基板検査装置１による検査対象基板２０の検査に際しては、まず、検査対象基板２０を基板保持部２に保持させる。次いで、操作部６の図示しないスタートスイッチが操作されたときに、制御部８が検査対象基板２０についての検査処理を開始する。具体的には、制御部８は、まず、移動機構３を制御することにより、基板保持部２によって保持されている検査対象基板２０に向けて検査用治具１０を移動させ、検査対象基板２０上の各検査ポイントＰに検査用治具１０の各検査用プローブ１１をそれぞれプロービングさせる。なお、検査対象基板２０の検査に際しては、容量性素子３０，４０以外の各種電子部品に関する不良の有無や、導体パターン２１ａ，２１ｂ，２３ａ〜２３ｃ以外の導体パターンに関する不良の有無が検査されるが、「基板検査装置」および「基板検査方法」についての理解を容易とするために、容量性素子３０，４０に関連する検査項目以外の検査項目に関する説明を省略する。

次いで、制御部８は、測定部５を制御することにより、記憶部９に記憶されている検査手順データＤ０内の各検査ステップ毎に各検査ポイントＰ，Ｐの間において規定された物理量を測定させる。この場合、容量性素子３０に関する検査ステップ（検査ポイントＰ１，Ｐ２間の検査）に際して、測定部５は、制御部８の制御に従い、まず、スキャナ４を制御して検査ポイントＰ１，Ｐ２にプロービングされている一対の検査用プローブ１１，１１を測定部５に接続させる。次いで、測定部５は、一例として、両検査用プローブ１１，１１のプローブ１１ａ，１１ａを介して検査ポイントＰ１，Ｐ２の間に測定用の定電圧を印加すると共に、その状態において、両検査用プローブ１１，１１のプローブ１１ｂ，１１ｂの間を流れる電流値を測定する。続いて、測定部５は、印加した定電圧の電圧値（電圧波形）と、測定された電流値（電流波形）と、電圧波形および電流波形の位相差とに基づき、検査ポイントＰ１，Ｐ２の間の静電容量および誘電正接をそれぞれ測定し（演算し）、その測定結果を制御部８に出力する。

これに応じて、制御部８は、検査手順データＤ０における容量性素子３０の検査ステップに記録されている「静電容量に基づく良否判定用の下限値および上限値」および「誘電正接に基づく良否判定用の下限値および上限値」と、測定部５から出力された測定結果（静電容量および誘電正接の値）とに基づき、導体パターン２１ａ，２１ｂの間（容量性素子３０）に不良が生じているか否かを判定する。

この場合、図３に示すように、接続用電極３２ａと、この接続用電極３２ａが接続されているべき導体パターン２１ａとの間に半田付け不良（半田２２ａが接続用電極３２ａに対して不完全な状態で接している接続不良Ｘ１）が生じているときや、接続用電極３２ｂと、この接続用電極３２ｂが接続されているべき導体パターン２１ｂとの間に半田付け不良（半田２２ｂが導体パターン２１ｂに対して不完全な状態で接している接続不良Ｘ２）が生じているときには、これらの不良が生じていないときよりも、検査ポイントＰ１，Ｐ２の間の抵抗が大きくなる。このため、同図に示す例の不良が生じているときには、測定部５によって測定される検査ポイントＰ１，Ｐ２の間の誘電正接が上限値を超えて大きな値となる。

また、図４に示すように、接続用電極３２ａと導体パターン２１ａとを接続するための半田２２ａにクラックＸ３が生じているときや、容量性素子３０のボディ３１にクラックＸ４が生じているときには、これらの不良が生じていないときよりも、検査ポイントＰ１，Ｐ２の間の抵抗が大きくなる。このため、同図に示す例の不良が生じているときにも、測定部５によって測定される検査ポイントＰ１，Ｐ２の間の誘電正接が上限値を超えて大きな値となる。したがって、制御部８は、測定部５によって測定される検査ポイントＰ１，Ｐ２の間の誘電正接が上限値を超えて大きな値のとき（「予め規定された値を超える誘電正接が測定されたとき」の一例）に、導体パターン２１ａ，２１ｂの間に不良が生じていると判別して、その判別結果を検査ポイントＰ１，Ｐ２の検査ステップについての検査結果として記憶部９の検査結果データＤ１に記録する。

さらに、上記の接続不良Ｘ１，Ｘ２やクラックＸ３，Ｘ４などの不良が生じることなく、かつ、導体パターン２１ａ，２１ｂに良品の容量性素子における両接続用電極が正常に半田付けされて（接続されて）いたとしても、その容量性素子が品違い（容量性素子３０とは容量が異なる素子）であったときには、検査ポイントＰ１，Ｐ２の間の静電容量が上限値を超えて大きな値となったり、検査ポイントＰ１，Ｐ２の間の静電容量が下限値を下回って小さな値となったりする。したがって、制御部８は、測定部５によって測定される検査ポイントＰ１，Ｐ２の間の静電容量が上限値を超えているとき、または下限値を下回っているとき（「予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたとき」の一例）には、導体パターン２１ａ，２１ｂの間に不良が生じていると判別して、その判別結果を検査ポイントＰ１，Ｐ２の検査ステップについての検査結果として記憶部９の検査結果データＤ１に記録する。

一方、図２に示すように、上記の接続不良Ｘ１，Ｘ２やクラックＸ３，Ｘ４などの不良が生じることなく、かつ、導体パターン２１ａ，２１ｂに良品の容量性素子３０における両接続用電極３２ａ，３２ｂが正常に半田付けされて（接続されて）いるときには、検査ポイントＰ１，Ｐ２の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下の値となる。したがって、制御部８は、測定部５によって測定される検査ポイントＰ１，Ｐ２の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下のときに、導体パターン２１ａ，２１ｂの間に不良が生じていないと判別して、その判別結果を検査ポイントＰ１，Ｐ２の検査ステップについての検査結果として記憶部９の検査結果データＤ１に記録する。

また、容量性素子４０に関する検査ステップ（検査ポイントＰ３，Ｐ４間の検査）に際して、測定部５は、制御部８の制御に従い、まず、スキャナ４を制御して検査ポイントＰ３，Ｐ４にプロービングされている一対の検査用プローブ１１，１１を測定部５に接続させる。次いで、測定部５は、前述した検査ポイントＰ１，Ｐ２間についての測定処理時と同様にして、検査ポイントＰ３，Ｐ４の間の静電容量および誘電正接をそれぞれ測定し（演算し）、その測定結果を制御部８に出力する。これに応じて、制御部８は、検査手順データＤ０における容量性素子４０の検査ステップに記録されている「静電容量に基づく良否判定用の下限値および上限値」および「誘電正接に基づく良否判定用の下限値および上限値」と、測定部５から出力された測定結果（静電容量および誘電正接の値）とに基づき、導体パターン２３ｃ，２３ｂの間（容量性素子４０）に不良が生じているか否かを判定する。

この場合、図６に示すように、接続用電極４２ａが接続されている導体パターン２３ａと、この導体パターン２３ａに接続されているべき導体パターン２３ｃとの間に接続不良Ｘ５が生じているとき（導体パターン２３ｃの形成不良が生じている例）や、接続用電極４２ｂと、この接続用電極４２ｂが接続されているべき導体パターン２３ｂとの間に接続不良Ｘ６が生じているとき（導体パターン２３ｂの形成不良が生じている例）には、これらの不良が生じていないときよりも、検査ポイントＰ３，Ｐ４の間の抵抗値が大きくなる。このため、同図に示す例の不良が生じているときには、測定部５によって測定される検査ポイントＰ３，Ｐ４の間の誘電正接が上限値を超えて大きな値となる。

同様にして、図７に示すように、接続用電極４２ａと、この接続用電極４２ａが接続されているべき導体パターン２３ａとの間に接続不良Ｘ７が生じているとき（接続用電極４２ａが導体パターン２３ａから離間した状態で容量性素子４０が内蔵されている例）には、このような不良が生じていないときよりも、検査ポイントＰ３，Ｐ４の間の抵抗値が大きくなる。また、図８に示すように、容量性素子４０のボディ４１にクラックＸ８が生じているときには、このような不良が生じていないときよりも、検査ポイントＰ３，Ｐ４の間の抵抗値が大きくなる。このため、図７，８に示す例の不良が生じているときには、測定部５によって測定される検査ポイントＰ３，Ｐ４の間の誘電正接が上限値を超えて大きな値となる。

したがって、制御部８は、測定部５によって測定される検査ポイントＰ３，Ｐ４の間の誘電正接が上限値を超えて大きな値のとき（「予め規定された値を超える誘電正接が測定されたとき」の他の一例）には、導体パターン２３ｃ，２３ｂの間に不良が生じていると判別して、その判別結果を検査ポイントＰ３，Ｐ４の検査ステップについての検査結果として記憶部９の検査結果データＤ１に記録する。

さらに、上記の接続不良Ｘ５〜Ｘ７やクラックＸ８などの不良が生じることなく、かつ、導体パターン２３ａ，２３ｂに良品の容量性素子における両接続用電極が正常に半田付けされる（接続される）と共に、導体パターン２３ａ，２３ｃが正常に接続されていたとしても、その容量性素子が品違い（容量性素子４０とは容量が異なる素子）であったときには、検査ポイントＰ３，Ｐ４の間の静電容量が上限値を超えて大きな値となったり、検査ポイントＰ３，Ｐ４の間の静電容量が下限値を下回って小さな値となったりする。したがって、制御部８は、測定部５によって測定される検査ポイントＰ３，Ｐ４の間の静電容量が上限値を超えているとき、または下限値を下回っているとき（「予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたとき」の他の一例）には、導体パターン２３ｃ，２３ｂの間に不良が生じていると判別して、その判別結果を検査ポイントＰ３，Ｐ４の検査ステップについての検査結果として記憶部９の検査結果データＤ１に記録する。

一方、図５に示すように、上記の接続不良Ｘ５〜Ｘ７やクラックＸ８などの不良が生じることなく、かつ、導体パターン２３ａ，２３ｂに良品の容量性素子における両接続用電極が正常に半田付けされる（接続される）と共に、導体パターン２３ａ，２３ｃが正常に接続されているときには、検査ポイントＰ３，Ｐ４の間の誘電正接および静電容量の両値がそれぞれ下限値以上かつ上限値以下の値となる。したがって、制御部８は、測定部５によって測定される検査ポイントＰ３，Ｐ４の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下のときに、導体パターン２３ｃ，２３ｂの間に不良が生じていないと判別して、その判別結果を検査ポイントＰ３，Ｐ４の検査ステップについての検査結果として記憶部９の検査結果データＤ１に記録する。

この後、制御部８は、検査手順データＤ０に従って測定部５を制御して他の検査ポイントＰ，Ｐを対象として各種の「物理量（電気的パラメータ）」を測定させると共に、測定部５による測定結果に基づき、各種電子部品や各導体パターンに関する不良の有無を検査する。また、検査手順データＤ０の各検査ステップの検査のすべてを終了したときに、制御部８は、移動機構３を制御して検査対象基板２０から検査用治具１０を離間させると共に、検査結果データＤ１に基づく検査結果を表示部７に表示させて、その検査対象基板２０についての検査処理を終了する。

このように、この基板検査装置１、および基板検査装置１による基板検査方法では、容量性素子３０（または、容量性素子４０）が実装された検査対象基板２０の検査時に、検査用治具１０を検査対象基板２０に対して移動させることにより、検査ポイントＰ１（または、検査ポイントＰ３）に各検査用プローブ１１のうちの１つをプロービングさせ、かつ、検査ポイントＰ２（または、検査ポイントＰ４）に各検査用プローブ１１のうちの他の１つをプロービングさせると共に、検査ポイントＰ１（または、検査ポイントＰ３）と検査ポイントＰ２（または、検査ポイントＰ４）との間の誘電正接を測定する「第１の測定処理」を実行し、予め規定された値を超える誘電正接が測定されたときに、導体パターン２１ａ，２１ｂの間（または、導体パターン２３ｃ，２３ｂの間）に不良が生じていると判別する。

したがって、この基板検査装置１、および基板検査装置１による基板検査方法によれば、検査ポイントＰ１，Ｐ２にプロービングさせた２本の検査用プローブ１１だけで、容量性素子３０の接続用電極３２ａ，３２ｂと導体パターン２１ａ，２１ｂとの間に接続不良が生じているか否かや、容量性素子３０にクラック等の破損が生じているかを検査することができると共に、検査ポイントＰ３，Ｐ４にプロービングさせた２本の検査用プローブ１１だけで、容量性素子４０の接続用電極４２ａ，４２ｂと導体パターン２３ａ，２３ｂとの間および導体パターン２３ａ，２３ｃの間に接続不良が生じているか否かや、容量性素子４０にクラック等の破損が生じているかを検査することができるため、容量性素子３０，４０の検査のために検査用治具１０に配設する検査用プローブ１１の本数が少ない分だけ、検査用治具１０の製造コストを低減することができ、ひいては、検査対象基板２０の検査コストを充分に低減することができる。また、接続用電極４２ａ，４２ｂに検査用プローブ１１を直接プロービングすることができない「内蔵された容量性素子４０」についても接続不良が生じているか否かを確実に検査することができる。

また、この基板検査装置１、および基板検査装置１による基板検査方法では、容量性素子３０，４０が実装された検査対象基板２０の検査時に、検査ポイントＰ１（または、検査ポイントＰ３）に１つの検査用プローブ１１をプロービングさせ、かつ、検査ポイントＰ２（または、検査ポイントＰ４）に他の１つの検査用プローブ１１をプロービングさせると共に、検査ポイントＰ１（または、検査ポイントＰ３）と検査ポイントＰ２（または、検査ポイントＰ４）との間の静電容量を測定する「第２の測定処理」を実行し、予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、検査ポイントＰ１（または、検査ポイントＰ３）と検査ポイントＰ２（または、検査ポイントＰ４）との間に不良が生じていると判別する。

したがって、この基板検査装置１、および基板検査装置１による基板検査方法によれば、検査ポイントＰ１，Ｐ２間の接続不良の有無や容量性素子３０の破損の有無を検査するのに使用する一対の検査用プローブ１１，１１を使用して容量性素子３０が品違いであるか否かについても検査することができると共に、検査ポイントＰ３，Ｐ４間の接続不良の有無や容量性素子４０の破損の有無を検査するのに使用する一対の検査用プローブ１１，１１を使用して容量性素子４０が品違いであるか否かについても検査することができるため、容量性素子３０，４０が品違いであるか否かを検査するために他の検査用プローブ１１を別途配設しなくて済む分だけ、検査用治具１０の製造コストを一層低減することができる。

さらに、この基板検査装置１、および基板検査装置１による基板検査方法によれば、検査ポイントＰ１（または、検査ポイントＰ３）と検査ポイントＰ２（または、検査ポイントＰ４）との間に対する１回の電気信号の入出力によって検査ポイントＰ１（または、検査ポイントＰ３）と検査ポイントＰ２（または、検査ポイントＰ４）との間の誘電正接および静電容量をそれぞれ測定することにより、静電容量を測定するための定電圧の印加、および誘電正接を測定するための定電圧の印加を別個に行って静電容量および誘電正接をそれぞれ測定する構成と比較して、静電容量および誘電正接の測定に要する時間を充分に短縮することができ、これにより、検査対象基板２０の検査に要する時間を充分に短縮することができる。

なお、「基板検査装置」の構成や「基板検査方法」の具体的手順については、上記の基板検査装置１の構成や基板検査装置１による基板検査方法の手順の例に限定されない。例えば、移動機構３が検査対象基板２０に向けて検査用治具１０を移動させることで検査対象基板２０の各検査ポイントＰに各検査用プローブ１１をそれぞれプロービングさせる構成・方法を例に挙げて説明したが、所定の位置に固定的に配設された検査用治具１０に向けて検査対象基板２０を移動させることで各検査ポイントＰに各検査用プローブ１１をそれぞれプロービングさせる構成・方法や、検査対象基板２０に向けて検査用治具１０を移動させつつ、検査用治具１０に向けて検査対象基板２０を移動させることで各検査ポイントＰに各検査用プローブ１１をプロービングさせる構成・方法を採用することもできる。このような構成を採用した場合においても、上記の基板検査装置１、および基板検査装置１による基板検査方法と同様の効果を奏することができる。

また、検査対象基板２０に規定された各検査ポイントＰの配置に応じて複数の検査用プローブ１１を配設した検査用治具１０を移動機構３によって移動させることで検査対象基板２０を検査する構成・方法を例に挙げて説明したが、この検査用治具１０および移動機構３に代えて、出願人が開示しているインサーキットテスタ（基板検査方法）のように、例えば一対の検査用プローブ１１，１１と、各検査用プローブ１１を別個独立して移動させることが可能なＸ−Ｙ−Ｚ移動機構（図示せず）とを配設して、各検査ステップ毎に、「物理量」の測定に必要な検査ポイントＰ，Ｐに検査用プローブ１１をそれぞれプロービングさせてこれを検査する構成・方法を採用することができる。

上記のような基板検査装置においても、一対の検査用プローブ１１，１１を検査ポイントＰ１，Ｐ２にプロービングさせる１回のプロービング動作だけで、容量性素子３０の接続用電極３２ａ，３２ｂと導体パターン２１ａ，２１ｂとの間に接続不良が生じているか否かや、容量性素子３０にクラック等の破損が生じているかを検査することができると共に、一対の検査用プローブ１１，１１を検査ポイントＰ３，Ｐ４にプロービングさせる１回のプロービング動作だけで、容量性素子４０の接続用電極４２ａ，４２ｂと導体パターン２３ａ，２３ｂとの間および導体パターン２３ａ，２３ｃの間に接続不良が生じているか否かや、容量性素子４０にクラック等の破損が生じているかを検査することができるため、容量性素子３０，４０の検査のためのプロービング回数を充分に少なくすることができる結果、検査対象基板２０の検査に要する時間を充分に短縮することができる。

また、接続不良の有無や容量性素子３０の破損の有無を検査するために検査ポイントＰ１，Ｐ２にそれぞれプロービングさせた一対の検査用プローブ１１，１１を使用して容量性素子３０が品違いであるか否かについても検査することができると共に、接続不良の有無や容量性素子４０の破損の有無を検査するために検査ポイントＰ３，Ｐ４にそれぞれプロービングさせた一対の検査用プローブ１１，１１を使用して容量性素子４０が品違いであるか否かについても検査することができるため、容量性素子３０，４０が品違いであるか否かを検査するために、接続不良等の検査時とは異なる検査ポイントＰに検査用プローブ１１，１１をプロービングさせずに済む分だけ、検査対象基板２０の検査に要する時間を一層短縮することができる。

１ 基板検査装置
３ 移動機構
５ 測定部
８ 制御部
９ 記憶部
１０ 検査用治具
１１ 検査用プローブ
１１ａ，１１ｂ プローブ
２０ 検査対象基板
２１ａ，２１ｂ，２３ａ〜２３ｃ 導体パターン
２２ａ，２２ｂ 半田
３０，４０ 容量性素子
３１，４１ ボディ
３２ａ，３２ｂ，４２ａ，４２ｂ 接続用電極
Ｄ０ 検査手順データ
Ｄ１ 検査結果データ
Ｐ１〜Ｐ４ 検査ポイント
Ｘ１，Ｘ２，Ｘ５〜Ｘ７ 接続不良
Ｘ３，Ｘ４，Ｘ８ クラック

Claims (4)

1. 容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと、当該各検査用プローブおよび前記検査対象基板の少なくとも一方を他方に対して移動させて前記各検査ポイントに当該各検査用プローブをプロービングさせる移動機構と、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定する測定部と、前記移動機構による前記少なくとも一方の移動および前記測定部による前記物理量の測定を制御すると共に当該測定部の測定結果に基づいて前記各検査ポイント間の良否を判別する検査処理部とを備えた基板検査装置であって、
   前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第１の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの１つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第２の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の１つをプロービングさせると共に、前記測定部を制御して前記第１の接続用導体部上の前記検査ポイントと前記第２の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第１の測定処理を実行させ、当該測定部によって予め規定された値を超える誘電正接が測定されたときに、前記第１の接続用導体部および前記第２の接続用導体部の間に不良が生じていると判別する基板検査装置。
2. 前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記第１の接続用導体部上の前記検査ポイントに前記１つの検査用プローブをプロービングさせ、かつ、前記第２の接続用導体部上の前記検査ポイントに前記他の１つの検査用プローブをプロービングさせると共に、前記測定部を制御して前記第１の接続用導体部上の前記検査ポイントと前記第２の接続用導体部上の前記検査ポイントとの間の静電容量を前記物理量として測定する第２の測定処理を実行させ、当該測定部によって予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、前記第１の接続用導体部および前記第２の接続用導体部の間に不良が生じていると判別する請求項１記載の基板検査装置。
3. 前記検査処理部は、前記測定部を制御して前記第１の接続用導体部上の前記検査ポイントおよび前記第２の接続用導体部上の前記検査ポイントの間に対する１回の前記電気信号の入出力によって当該両検査ポイントの間の前記誘電正接および前記静電容量をそれぞれ測定させる請求項２記載の基板検査装置。
4. 容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと当該検査対象基板との少なくとも一方を他方に対して移動させて当該各検査ポイントに当該各検査用プローブをプロービングさせると共に、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定し、その測定結果に基づいて前記各検査ポイント間の良否を判別する基板検査方法であって、
   前記検査対象基板の検査時に、前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第１の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの１つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第２の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の１つをプロービングさせると共に、前記第１の接続用導体部上の前記検査ポイントと前記第２の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第１の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、前記第１の接続用導体部および前記第２の接続用導体部の間に不良が生じていると判別する基板検査方法。

Images