[go: up one dir, main page]

JP2013520014A - 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法 - Google Patents

金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法 Download PDF

Info

Publication number
JP2013520014A
JP2013520014A JP2012552918A JP2012552918A JP2013520014A JP 2013520014 A JP2013520014 A JP 2013520014A JP 2012552918 A JP2012552918 A JP 2012552918A JP 2012552918 A JP2012552918 A JP 2012552918A JP 2013520014 A JP2013520014 A JP 2013520014A
Authority
JP
Japan
Prior art keywords
layer
metal
silicon
nickel
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012552918A
Other languages
English (en)
Other versions
JP5621006B2 (ja
Inventor
ヘルムート ハグレイトナー
ゾルタン リン
スコット シェパード
ジェイソン ヘニング
ジェイソン ガーガナス
ダン ナミシア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013520014A publication Critical patent/JP2013520014A/ja
Application granted granted Critical
Publication of JP5621006B2 publication Critical patent/JP5621006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体デバイスを形成する方法であって、この方法は、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含む。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なり得る。第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。関連するデバイス、構造体、及び他の方法もまた説明される。
【選択図】図１

Description

本発明は、電子デバイスに関し、より具体的には、半導体コンタクト構造体に関する。
シリコン（Ｓｉ）及びガリウムヒ素（ＧａＡｓ）といった材料は、低電力用の半導体デバイス、及び低周波数用途（Ｓｉの場合）の半導体デバイスにおける用途が広く見出されている。しかしながら、これらのありふれた半導体材料は、例えば、そのバンドギャップが比較的小さい（例えば、室温において、Ｓｉの場合には１．１２ｅＶ、ＧａＡｓの場合には１．４２ｅＶ）及び／又は破壊電圧が比較的小さいため、より高電力及び／又は高周波用途にはあまり適していない場合がある。
Ｓｉ及びＧａＡｓによって提示される難点に鑑みて、高電力、高温及び／又は高周波数の用途及びデバイスへの関心は、炭化シリコン（アルファＳｉＣの場合、室温において２．９９６ｅＶ）及びＩＩＩ族窒化物（例えば、ＧａＮの場合、室温において３．３６ｅＶ）のようなより広いバンドギャップの半導体材料へと移ってきた。これらの材料は、典型的には、ガリウムヒ素及びシリコンと比較して、より高い電界破壊強度及びより高い電子飽和速度を有する。
高出力及び／又は高周波数用途のために特に興味深いデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは、ある場合には、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。異なるバンドギャップ・エネルギーを有する２つの半導体材料のヘテロ接合部において２次元電子ガス（２ＤＥＧ）が形成されるために、より小さいバンドギャップの材料がより高い電子親和性を有する幾つかの状況の下で、これらのデバイスは動作上の利点を提供することができる。２ＤＥＧは、非ドープの（「意図せずドープされた」）より小さいバンドギャップの材料中の蓄積層であり、例えば、１０13キャリア／ｃｍ2を超える非常に高いシート電子濃度を含むことができる。さらに、広バンドギャップ半導体中に発生する電子が２ＤＥＧまで移って、イオン化不純物散乱が低減されることによる高い電子移動度が可能になる。
こうして高いキャリア濃度と高いキャリア移動度を組み合わせると、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、また、高周波の用途では、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）と比べて、有力な性能上の利点をもたらすことができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造される高電子移動度トランジスタは、前述の高い破壊電界、広いバンドギャップ、大きい伝導帯オフセット、及び／又は高い飽和電子ドリフト速度を含む材料特性の組み合わせにより、大量のＲＦ電力を発生させることが可能である。２ＤＥＧ内の電子の大部分は、ＡｌＧａＮにおける分極に起因するものである。ＧａＮ／ＡｌＧａＮ系のＨＥＭＴは、既に実証されている。その開示が引用により本明細書に組み入れられる特許文献１及び特許文献２は、ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造及び製造方法を説明している。同一出願人による、引用により本明細書に組み入れられるＳｈｅｐｐａｒｄ他による特許文献３は、半絶縁性炭化シリコン基板と、基板上の窒化アルミニウムバッファ層と、バッファ層上の絶縁性窒化ガリウム層と、窒化ガリウム層上の窒化アルミニウムガリウムバリア層と、窒化アルミニウムガリウム活性構造体上のパッシベーション層とを有するＨＥＭＴデバイスを記載する。
米国特許第５，１９２，９８７号明細書 米国特許第５，２９６，３９５号明細書 米国特許第６，３１６，７９３号明細書 米国特許第Ｒｅ．３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第６，２１８，６８０号明細書 米国特許第６，５４８，３３３号明細書 米国特許第７，５４４，９６３号明細書 米国特許第７，５４８，１１２号明細書 米国特許第７，５９２，２１１号明細書 米国特許出願公開第２００６／０２４４０１０号明細書 米国特許出願公開第２００７／００１８２１０号明細書 米国特許出願公開第２００７／０１６４３２２号明細書
ＨＥＭＴ及び他の半導体デバイスにおいては、例えば、比較的高い電流の動作に適合させ、熱の発生を低減させるなどのために、比較的低い抵抗のオーミック・コンタクトが望ましい場合がある。例えば、ＨＥＭＴデバイスに用いられる通常のソース／ドレイン・コンタクトは、後の製造作業中の化学攻撃による劣化、及び／又は使用中の付着問題にさらされることがある。従って、当技術分野において、ＨＥＭＴ及び他の半導体デバイスのための改善されたオーミック・コンタクト構造体及び製造方法に対する必要性が引き続き存在する。
本発明の幾つかの実施形態によると、半導体デバイスを形成する方法が、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含むことができる。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なる。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。さらに、シリコン層は、第２の金属の層と第１の金属の第１の層との間にあることができる。
シリコン層を準備するステップは、少なくとも２つのシリコン層を準備するステップを含むことができ、第１の金属の層を準備するステップは、少なくとも２つのシリコン層を分離する少なくとも１つのニッケル層を準備するステップを含むことができる。シリコン層及び第２の金属の層を含む第２の層をアニールして、第２の金属を含むシリサイド層を形成すると同時に、第１の金属の第１の層の少なくとも部分をシリサイド層と半導体層の間に保持することができる。さらに、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができ、シリコン層及びニッケルを含む第２の金属の層をアニールするステップは、約５００℃を超えない温度でアニールするステップを含むことができる。アニール温度を約５００℃より低く保持することにより、チタンシリサイドの形成を低減させ、これにより、ニッケルシリサイドと半導体層との間にチタン層を保持することができる。
第２の層を準備するステップは、シリコン及び第２の金属の複数の交互層を準備するステップを含むことができ、第２の金属の層の全ては、少なくとも１つのシリコン層によって第１の金属の第１の層から分離することができる。従って、第１の金属と第２の金属の混合を減らすことができる。シリコン層及び第２の金属の層を含む第２の層上に、金属キャップ層を設けることができ、金属キャップ層及び第２の金属は、異なる材料を含む。さらに、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができ、金属キャップ層は、白金、パラジウム、及び／又は金の少なくとも１つとすることができる。さらに、半導体層を準備するステップは、２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体を準備するステップと、第１の金属の層と２次元電子ガスとの間に電気的結合をもたらすドープ領域を準備するステップとを含むことができる。
本発明の他の実施形態によると、半導体デバイスを形成する方法が、ＩＩＩ族窒化物半導体層を準備するステップと、ＩＩＩ族窒化物半導体層上に第１の金属の層を準備するステップとを含むことができる。第１の金属の層上にシリサイド層を設けることができ、このシリサイド層は、第２の金属を含み、第１の金属及び第２の金属は異なる。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。
シリサイド層上に第３の金属の層を準備することができ、この第３の金属は、第１の金属及び第２の金属とは異なる。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができ、第３の金属は、白金、パラジウム、及び／又は金の少なくとも１つとすることができる。さらに、ＩＩＩ族窒化物半導体層を準備するステップは、２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体を準備するステップと、第１の金属の層と２次元電子ガスとの間に電気的結合をもたらすドープ領域を準備するステップとを含むことができる。ドープ領域は、ドープ・ソース／ドレイン領域を含むことができ、第１の金属の層に隣接する半導体層上にゲート電極を形成することができる。
本発明のさらに他の実施形態によると、半導体デバイスは、半導体層と、半導体層上の第１の金属の第１の層とを含むことができる。さらに、第１の金属の第１の層上に第２の層があってもよい。第２の層は、シリコン層及び第２の帰属の層を含むことができ、第１の金属及び第２の金属は異なり得る。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。さらに、第２の金属の層と第１の金属の第１の層との間にシリコン層があってもよい。
第２の層は、少なくとも２つのシリコン層、及び、少なくとも２つのシリコン層を分離する少なくとも１つのニッケル層を含むことができる。さらに、第２の金属の層の全てを、シリコン層の少なくとも１つによって第１の金属の層から分離することができる。さらに、第２の層内のシリコンの原子重量パーセントは、約４５パーセントから約５５パーセントまでの範囲内とすることができる。
金属キャップ層が、第２の層上にあってもよく、金属キャップ層の金属は、第１の金属及び第２の金属は異なる。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができ、金属キャップ層は、白金、パラジウム、及び／又は金の少なくとも１つにすることができる。さらに、半導体層は、２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体と、第１の金属の層と２次元電子ガスとの間に電気的結合をもたらすドープ領域とを含むことができる、
本発明のさらに他の実施形態によると、半導体デバイスは、ＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上の第１の金属の層とを含むことができる。シリサイド層が、第１の金属の層上にあってもよく、このシリサイド層は第２の金属を含むことができ、第１の金属及び第２の金属は異なる。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。さらに、第３の金属の層が、シリサイド層上にあってもよく、第３の金属は、第１の金属及び第２の金属とは異なる。例えば、第１の金属はチタンとすることができ、第２の金属はニッケルとすることができ、第３の金属は、白金、パラジウム、及び／又は金の少なくとも１つとすることができる。
ＩＩＩ族窒化物半導体層は、２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体と、第１の金属の層と２次元電子ガスとの間に電気的結合をもたらすドープ領域とを含むことができる。さらに、シリサイド層内のシリコンの原子重量パーセントは、約４５パーセントから約５５パーセントまでの範囲内とすることができる。
本発明のさらなる理解を与えるために含められ、本出願に組み込まれ、その一部を構成する添付図面は、本発明の特定の実施形態を説明する。
本発明の幾つかの実施形態による、オーミック・コンタクト構造体を形成する操作を示す断面図である。 本発明の幾つかの実施形態による、オーミック・コンタクト構造体を形成する操作を示す断面図である。 本発明の幾つかの実施形態による、オーミック・コンタクト構造体を形成する操作を示す断面図である。 本発明の幾つかの実施形態による、オーミック・コンタクト構造体を形成する操作を示す断面図である。 図１及び図２に示されるような基板上のオーミック・コンタクト構造体の大きく拡大した断面図である。 オーミック・コンタクト構造体のシート抵抗を示すグラフである。
ここで、本発明の実施形態が示されている添付図面を参照して、本発明の実施形態が以下により完全に説明される。しかしながら、本発明は、多くの異なる形態で具体化することができ、本明細書で述べられる実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が十分かつ完全なものとなるように、そして当業者に本発明の範囲を十分に伝えられるように提供される。全体を通して、同様の番号は同様の要素を指す。
第１、第２などの用語は、本明細書では、種々の要素を説明するために用いることができるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素を別の要素と区別するためだけに用いられている。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と称することもでき、同様に、第２の要素を第１の要素と称することもできる。本明細書で用いられる「及び／又は」という用語は、関連した列挙された項目の１つ又はそれ以上のいずれか及び全ての組み合わせを含む。
本明細書で用いられる用語は、特定の実施形態を説明するためだけのものであり、本発明を限定することを意図したものではない。本明細書で用いられる単数形「１つの（ａ）」、「１つの（ａｎ）」及び「その（ｔｈｅ）」は、文脈が明らかにそうでないことを示していない限り、複数形も含むことが意図される。さらに、本明細書で用いられるとき、「含む（ｃｏｍｐｒｉｓｅ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、言及された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は付加を排除するものではないことがさらに理解されるであろう。
特に断りのない限り、本明細書で用いられる全ての用語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般的に理解される意味と同じ意味を有するものである。さらに、本明細書で用いられる用語は、本明細書及び関連のある技術分野の文脈内でのその意味と矛盾しない意味を有するものと解釈されるべきであり、本明細書で明白にそのように定義されない限り、理想化された又は過度に形式的な意味合いで解釈されるべきではないことが、さらに理解されるであろう。
層、領域又は基板などの要素が、別の要素「上に）」ある、又は別の要素「の上に」延びるものとして言及されている場合、これは、直接、他の要素上にあり、若しくはその上に延びていることもあり、又は、介在する要素が存在することもあることが理解されるであろう。対照的に、ある要素が別の要素「の直接上に」ある又は「の上に直接」延びると言及されている場合、介在する要素は存在しない。同様に、ある要素が別の要素「に接続される」又は「に結合される」と言及されている場合、これは、直接、他の要素に接続され、若しくは結合されていることもあり、又は、介在する要素が存在することもあることもまた理解されるであろう。対照的に、ある要素が別の要素「に直接接続される」又は「に直接結合される」ものとして言及される場合、介在する要素は存在しない。
図に示される１つの要素、層、又は領域と別の要素、層、又は領域との関係を既述するために、「下方（ｂｅｌｏｗ）」、「上方（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「水平方向（ｈｏｒｉｚｏｎｔａｌ）」、「横方向（ｌａｔｅｒａｌ）」、「垂直方向（ｖｅｒｔｉｃａｌ）」、「真下（ｂｅｎｅａｔｈ）」、「上方（ｏｖｅｒ）」、「上」などの相対語を用いることができる。これらの用語は、図に示される配向に加えて、デバイスの異なる配向を包含することが意図されることが理解されるであろう。
本発明の実施形態は、本明細書では、本発明の理想化された実施形態（及び中間構造体）の概略図である断面図を参照して説明される。分かりやすくするために、これらの図中の層及び領域の厚さが誇張されていることもある。さらに、例えば製造技法及び／又は公差の結果として、図の形状からの変形が予想される。従って、本発明の実施形態は、本明細書で示された特定の領域の形状に限定されると解釈されるべきではなく、例えば製造加工の結果である、形状における偏差を含むものと解釈されるべきである。例えば、矩形として示された注入領域は、典型的には、丸みを帯びた又は湾曲した特徴を有しており、及び／又は、注入領域から非注入領域への不連続の変化（ｄｉｓｃｒｅｔｅ ｃｈａｎｇｅ）ではなく、その縁部において注入濃度勾配を有する。同様に、注入により形成された埋込み領域は、その埋込み領域と、注入が行われる表面との間の領域内にある程度の注入をもたらすことがある。従って、図中で示される領域は、本質的に概略的なものであり、それらの形状は、デバイスの領域の実際の形状を示すことを意図するものではなく、本発明の範囲を限定することを意図するものでもない。
本発明の幾つかの実施形態が、その層及び／又は領域の多数キャリアの濃度を示すｎ型又はｐ型などの導電型を有することを特徴とする半導体層及び／又は領域に関して説明される。従って、Ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、Ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。幾つかの材料は、他の層又は領域に比べて多数キャリアの濃度が相対的に高い（「+」）又は低い（「-」）ことを示すために、（Ｎ+、Ｎ-、Ｐ＋、Ｐ-、Ｎ++、Ｎ--、Ｐ++、Ｐ--などにおけるように）「+」又は「-」を付けて示されることがある。しかしながら、このような表記は、ある層又は領域中に、特定の濃度の多数又は少数キャリアが存在することを意味しない。
本明細書で説明される炭化シリコン（ＳｉＣ）基板／層は、４Ｈポリタイプの炭化シリコン基板／層とすることができる。しかしながら、３Ｃ、６Ｈ、及び１５Ｒポリタイプなどの他の炭化シリコンのポリタイプの候補を使用することもできる。適切なＳｉＣ基板は、本発明の譲受人であるノースカロライナ州ダラム所在のＣｒｅｅ Ｒｅｓｅａｒｃｈ， Ｉｎｃ．から入手可能であり、こうした基板を製造するための方法は、科学文献、並びに、これらに限定されるものではないが、特許文献４、特許文献５、及び特許文献６を含む同一出願人による多数の米国特許に記載されており、これらの開示はその全体が引用により本明細書に組み入れられる 。
本明細書で用いられる「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族の１つ又はそれ以上の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及びインジウム（Ｉｎ）との間で形成された半導体化合物を指す。この用語は、ＧａＮ、ＡｌＧａＮ及びＡｌＩｎＧａＮのような二元、三元、及び四元化合物のことも指す。ＩＩＩ族元素は、窒素と結合して、二元化合物（例えば、ＧａＮ）、三元化合物（例えば、ＡｌＧａＮ）、及び四元化合物（例えば、ＡｌＩｎＧａＮ）を形成することができる。これらの化合物は全て、１モルの窒素が合計で１モルのＩＩＩ族元素と結合する実験式を有することができる。従って、ＡｌxＧａ1-xＮ（式中、１＞ｘ＞０）のような式を用いて、これらの化合物を記述することが多い。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、ある程度開発されており、適切な科学文献、及び、同一出願人による特許文献７、特許文献８、及び特許文献９に報告されており、これらの開示はその全体が引用により本明細書に組み入れられる。
半導体デバイスのコンタクト構造体は、下にある半導体材料とのオーミック・コンタクトをもたらし得る。高電子移動度トランジスタ（ＨＥＭＴ）のようなＩＩＩ族窒化物半導体デバイスにおいて、ソース／ドレイン・コンタクトは、窒化ガリウム、窒化アルミニウムガリム、窒化インジウムガリウム、窒化インジウム、窒化インジウムアルミニウム、及び／又は窒化インジウムガリウムアルミニウムなどのＩＩＩ族窒化物半導体材料内の２次元電子ガス（２ＤＥＧ）とのオーミック・コンタクトをもたらし得る。アルミウムニッケル構造体は、ＩＩＩ族窒化物半導体材料とのオーミック・コンタクトをもたらし得るが、アルミウムニッケル構造体は、電解腐食、後のエッチング中の化学攻撃、及び／又は付着問題にさらされることがある。
本発明の幾つかの実施形態によると、半導体層のソース／ドレイン・コンタクトが、半導体層上の第１の金属の層と、第１の金属の層上の第２の金属を含むシリサイド層（即ち、第２の金属のシリサイド）とを含むことができ、第１及び第２の金属は異なるものである。例えば、第１の金属はチタン及び／又は任意の他の適切な金属とすることができ、第２の金属はニッケル及び／又は任意の他の適切な金属とすることができる。より具体的には、シリコンと第２の金属との交互層を第１の金属の層上に形成し、次いでアニールしてシリサイド層を形成することができる。さらに、アニールする前に、第３の金属の層をシリコンと第２の金属との交互層上に形成して、これによりコンタクト構造体の酸化を低減することができる。第３の金属は、金、白金、パラジウム、及び／又は任意の他の適切な金属とすることができる。結果として得られるオーミック・コンタクト構造体は、化学的に安定したもの及び／又は耐食性となることができ、及び／又は、デバイスの耐用年数にわたって下層の半導体層との付着性を保持しながら、下層の半導体層との低抵抗接触をもたらし得る。
図１乃至図４は、本発明の実施形態によるオーミック・コンタクト構造体を形成する操作を示す断面図である。図１に示すように、ＩＩＩ族窒化物半導体ＨＥＭＴ（高電子移動度トランジスタ）などの半導体構造体１０３を、炭化シリコンＳｉＣ基板又はサファイア基板のような基板１０１の上に形成することができる。基板１０１は、半絶縁性炭化シリコン（ＳｉＣ）基板とすることができ、この半絶縁性炭化シリコン（ＳｉＣ）基板は、例えば、４Ｈポリタイプの炭化シリコンとすることができる。他の炭化シリコンの候補のポリタイプには、３Ｃ、６Ｈ、及び１５Ｒポリタイプを挙げることができる。基板は、Ｃｒｅｅ，Ｉｎｃ．から入手可能な高純度半絶縁性（ＨＰＳＩ）基板とすることができる。「半絶縁性」という用語は、本明細書において、絶対的な意味ではなく、記述的に用いられる。
本発明の幾つかの実施形態において、炭化シリコンのバルク結晶が、室温において約１×１０5Ω・ｃｍに等しいか又はそれより高い抵抗率を有することができる。本発明の幾つかの実施形態において用いることができる例示的なＳｉＣ基板は、例えば、本発明の譲渡人であるノースカロライナ州ダラム所在のＣｒｅｅ，Ｉｎｃ．によって製造されており、こうした基板を製造するための方法は、その開示の全体が引用により本明細書に組み入れられる、特許文献４、特許文献５、特許文献６、及び特許文献１０に記載されている。同様に、ＩＩＩ族窒化物のエピタキシャル成長の技術は、その開示の全体が引用により本明細書に組み入れられる、特許文献７、特許文献８、及び特許文献９に記載されている。
半導体構造体１０３は、異なるバンドギャップを有するＩＩＩ族窒化物半導体材料で形成されたチャネル層１０３ａ及びバリア層１０３ｂを含むことができるので、チャネル層１０３ａとバリア層１０３ｂの間の界面がヘテロ接合を定める。チャネル層１０３ａは、ＧａＮのようなＩＩＩ族窒化物層とすることができる。チャネル層１０３ａはまた、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などのような他のＩＩＩ族窒化物層を含むこともできる。チャネル層１０３ａは、ドープされていなくても（即ち、「意図せずにドープされていても」）よく、約２０オングストロームを上回る厚さまで成長させることができる。チャネル層１０３ａはまた、例えば、ＧａＮ、ＡｌＧａＮなどの超格子又は組み合わせといった多層構造体とすることができる。
バリア層１０３ｂは、ＡｌxＧａ1-xＮ（０＜ｘ＜１）のようなＩＩＩ族窒化物層とすることができる。バリア層１０３ｂはまた、ＡｌＩｎＧａＮ、ＡｌＮ、及び／又はそれらの層の組み合わせといった他のＩＩＩ族窒化物層を含むこともできる。バリア層１０３ｂは、例えば、約０．１ｎｍから約１００ｎｍまでの厚さにすることができるが、内部の実質的な亀裂及び／又は欠陥の形成を減らすのに十分に薄くすることができる。本発明の幾つかの実施形態において、バリア層１０３ｂは、高濃度ドープされたｎ型層とすることができる。例えば、バリア層１０３ｂは、約１０19ｃｍ-3の濃度にドープすることができる。半導体構造体１０３は、例示目的のためにチャネル層１０３ａ及びバリア層１０３ｂを有するように示されるが、半導体構造体１０３は、チャネル層１０３ａと基板１０１との間の緩衝及び／又は核生成層、及び／又は、バリア層１０３ｂの上のキャップ層のような付加的な層／構造体／要素を含むことができる。基板、チャネル層、バリア層、及び他の層を含むＨＥＭＴ構造体は、例として、特許文献１、特許文献２、特許文献３、特許文献１１、特許文献１２、特許文献１３、特許文献１４、特許文献１５、特許文献１６、及び特許文献１７に説明されており、これらの開示の全体が引用により本明細書に組み入れられる。
さらに図１に示すように、フォトレジスト・リフトオフマスク１０５を半導体構造体１０３上に形成して、オーミック・コンタクトが形成される半導体構造体１０３の部分を露出させることができる。次に、オーミック・コンタクト材料の層をフォトレジスト・リフトオフマスク１０５上、及び、半導体構造体１０３の露出部分上に形成して、図１に示す構造体をもたらす。より具体的には、第１の金属の層１０７をフォトレジスト・リフトオフマスク１０５上、及び、半導体構造体１０３の露出部分上に形成することができ、シリコンと第２の金属との交互層１０９を第１の金属の層１０７上に形成することができる。さらに、第３の金属の層１１１をシリコンと第２の金属との交互層１０９上に形成することができる。一例として、層１０７は、チタン（Ｔｉ）及び／又は任意の他の適切な金属の層とすることができ、交互層１０９は、シリコン（Ｓｉ）とニッケル（Ｎｉ）（及び／又は任意の他の適切な金属）との交互層とすることができ、層１１１は、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）及び／又は任意の他の適切な金属の層とすることができる。さらに、層１０７、交互層１０９及びキャップ層１１１は、例えば蒸着により、同じ反応チャンバ内でインサイチュ（その場）形成することができる。さらに、半導体構造体１０３は、第１の金属のそれぞれの層１０７と、チャネル層１０３ａとバリア層１０３ｂの間の界面における２ＤＥＧとの間に電気的結合をもたらすドープされたソース／ドレイン領域１０６を含むことができる。ドープされたソース／ドレイン領域１０６は、例えば、ｎ型導電性をもたらすようにドープすることができる。
図５は、半導体構造体１０３の部分上の層１０７、１０９及び１１１の部分を示す大きく拡大した断面図である。具体的には、第１の金属の層１０７は、半導体構造体１０３のＩＩＩ族窒化物半導体層（ＡｌＧａＮ層など）の直接上に形成することができ、シリコン１０９ａと第２の金属の層１０９ｂとの交互層は、第１の金属の層１０７上に形成することができる。図５に示すように、第１のシリコン層１０９ａは、第２の金属の層１０９ｂの全てを第１の金属の層１０７から分離することができる。より具体的には、第１のシリコン層１０９ａは、第１の金属の層１０７の直接上とすることができる。本発明の幾つかの実施形態によると、シリコン層１０９ａは、隣接する第２の金属の層１０９ｂよりも厚くすることができ、より具体的には、シリコン層１０９ａの厚さは、隣接する第２の金属の層１０９ｂの厚さより約２倍厚くすることができる。
本発明の特定の実施形態によると、層１０７はチタン層とすることができ、層１０９ａはシリコン層とすることができ、層１０９ｂはニッケル層とすることができる。シリコン層１０９ａの厚さは約４００オングストロームから約６００オングストロームまでの範囲とすることができ、ニッケル層１０９ｂの厚さは約２００オングストロームから約３００オングストロームまでの範囲とすることができ、より具体的には、シリコン層１０９ａの厚さは約５００オングストロームとすることができ、ニッケル層１０９ｂの厚さは約２５０オングストロームとすることができる。より一般的には、層１０９ａ及び１０９ｂの厚さは、交互層１０９の組み合わせにおいて、約４５乃至約５５原子重量パーセントの範囲のシリコン、より具体的には、約４８乃至約５２原子重量パーセントの範囲のシリコンを提供するように選択することができる。本発明の幾つかの実施形態によると、層１０９ａ及び１０９ｂの厚さは、シリコンとニッケルとの交互層１０９の組み合わせにおいて、約５０原子重量パーセントのシリコンを提供するように選択することができる。
交互層１０９ａ及び１０９ｂは、少なくとも１つのシリコン層１０９ａと少なくとも１つのニッケル層１０９ｂとを含み、少なくとも１対のシリコン層１０９ａ及びニッケル層１０９ｂをもたらす。本発明の幾つかの実施形態によると、積層体１０９内に、２対から１０対までのシリコン層１０９ａ及びニッケル層１０９ｂを含ませることができ、特定の実施形態によると、３対又は４対のシリコン層１０９ａ及びニッケル層１０９ｂを設けることができる。本発明の他の実施形態によると、少なくとも２対のシリコン層１０９ａ及びニッケル層１０９ｂを含ませることができる。一例として、シリコン及びニッケル層の対を示したが、最後のニッケル層を省略して、ニッケル層よりも１つ多いシリコン層があってもよい。本発明の幾つかの実施形態によると、第２の金属の単層１０９ｂを２つのシリコン層１０９ａの間に挟むことができる。
さらに、キャップ層１１１を交互層１０９上に設けて、交互層１０９をキャップ層１１１とチタン層１０７の間に挟むことができる。キャップ層１１１は、例えば、金、パラジウム、及び／又は白金の層とすることができ、キャップ層１１１は約５００オングストローム未満、より具体的には、約５０オングストロームから約２００オングストロームまでの範囲の厚さを有することができる。本発明の他の実施形態によると、キャップ層１１１を省略することができる。キャップ層１１１は、例えば、交互層１０９及び／又は後に形成されるシリサイドの酸化を低減することができる。
図２に示すように、フォトレジスト・リフトオフマスク１０５、並びに、その上の層１０７、１０９及び１１１の部分を除去することができる。それに応じて、第５の構造体を有する、分離したオーミック・コンタクト構造体１１５（それぞれ第１の金属層１０７、交互層１０９、及びキャップ層１１１を含む）が、半導体構造体１０３上に残る。図１及び図２において、例証としてリフトオフ・パターン形成が説明されるが、オーミック・コンタクト構造体１１５は、他の操作を用いて形成することもできる。例えば、ブランケット層１０７、１０９、及び１１１を半導体構造体１０３上に直接形成し（即ち、フォトレジスト・リフトオフマスクを用いずに）、次いで、後のフォトリソグラフィ・マスキング及びエッチング操作を用いてパターン形成することができる。
次に、交互層１０９に熱アニール操作を施して、第１の金属の層１０７上の第２の金属のシリサイド層１０９’（例えば、ニッケルシリサイド及び／又は任意の他の適切な金属のシリサイド）を含むコンタクト構造体１１５’を設けることができる。より具体的には、熱アニールは、第１の金属（例えば、チタン及び／又は任意の他の適切な金属）の著しいシリサイドを形成することなく、第２の金属（例えば、ニッケル及び／又は任意の他の適切な金属）を含むシリサイドを形成するのに十分な温度で実施することができる。さらに、第２の金属の層１０９ｂの全てと第１の金属の層１０７との間に第１のシリコン層１０９ａを設けることにより、熱アニール操作中の第１の金属と第２の金属の混合を減らすことができる。一例として、チタン層１０７とニッケル層１０９ｂの場合、約５００℃を超えない温度で急速熱アニール（ＲＴＡ）を実施して、チタンとニッケルの著しい混合、及び、チタンシリサイドの著しい形成なしに、ニッケルシリサイドを形成することができる。急速熱アニールは、例えば、約２００℃から約５００℃までの範囲の温度で実施することができる。
さらに、上述のように適切な厚さの層１０９ａ及び１０９ｂを設けることにより、結果として生じるシリサイド層１０９’内のシリコンの原子重量パーセントを約４５乃至約５５原子重量パーセントの範囲に、より具体的には、約４８乃至約５２原子重量パーセントの範囲にすることができる。本発明の幾つかの実施形態によると、結果として生じるシリサイド層１０９’内のシリコンの原子重量パーセントは、約５０原子重量パーセントとすることができる。さらに、金属シリサイドの組成は、シリサイド層１０９’の厚さ全体にわたって比較的均一にすることができる。さらに、キャップ層１１１（含まれる場合）は、熱アニール操作の前／間／後に、交互層１０９及び／又はシリサイド層１０９’の酸化を低減することができる。
さらに、図３にさらに示すように、熱アニール操作の前又は後に、保護層１１７をコンタクト構造体１１５’上に形成することができる。保護層１１７は、例えば、窒化シリコン（ＳｉxＮy）、窒化アルミニウム（ＡｌＮ）、二酸化シリコン（ＳｉＯ2）、及び／又は他の適切な保護材料などの絶縁性材料の層とすることができる。他の材料を保護層１１７に用いることもできる。例えば、保護層１１７はまた、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム及び／又は酸窒化アルミニウムを含むことができる。さらに、保護層１１７は単一層とすることができ、又は均一な組成及び／又は不均一な組成の多層を含むことができる。
キャップ層１１１は、例として図３において保護層１１７を形成した後に示されるが、キャップ層１１１は、熱アニール操作後、保護層１１７の形成前に除去することができる。さらに、保護層１１７は、上述のように全体的に省略することもできる。
次に、図４に示されるようなフォトリソグラフィ・マスク及びエッチング操作を用いて、保護層１１７をパターン形成してコンタクト構造体１１５’を露出させ、半導体構造体１０３のゲート・コンタクト領域１１９を露出させることができる。次に、図４にさらに示されるように、ソース／ドレイン電極１２１及びゲート電極１２３を形成することができる。本発明の幾つかの実施形態によると、ソース／ドレイン電極１２１及びゲート電極１２３を、金及び／又は任意の他の適切な金属などの同じ材料を用いて同時に形成することができる。例えば、金属（例えば、金及び／又は任意の他の適切な金属）のブランケット層を堆積させ、次いで、後のフォトリソグラフィ・マスク及びエッチング操作を用いてパターン形成し、ソース／ドレイン電極及びゲート電極１２３を形成することができる。本発明の他の実施形態によると、ゲート電極１２３（又はその部分）をソース／ドレイン電極１２１とは別個に形成することができるので、ゲート電極１２３及びソース／ドレイン電極１２１は、異なる材料を含み得る。ゲート電極材料の一例として、金について説明されたが、ニッケル、白金、ニッケルシリサイド、銅、パラジウム、クロム、タングステン、窒化タングステンシリコン、及び／又は任意の他の適切な導電性材料のような他の材料をゲート電極１２３に用いることができる。本発明の幾つかの実施形態によると、ゲート電極１２３の部分を半導体構造体１０３に直接接触させて、これらの間にショットキー又は他の非オーミック・コンタクトをもたらし得る。従って、ゲート電極１２３の材料は、半導体構造体１０３のゲート・コンタクト領域１１９とのショットキー又は他の非オーミック・コンタクトをもたらすように選択することができる。
本発明の幾つかの実施形態によると、ゲート電極１２３を形成することができ、次に、ソース／ドレイン電極１２１の金属層を形成／パターン形成してソース／ドレイン電極１２１を設けることができる。図４には示されないが、絶縁層を、ゲート電極１２３上、オーミック・コンタクト１１５’上、及び保護層１１７上に形成することができる。この絶縁層をパターン形成してオーミック・コンタクト１１５’の部分を露出させ、次いで、ソース／ドレイン電極１２１を、絶縁層上及びそれぞれのオーミック・コンタクト１１５’の露出部分上に形成することができる。
図４に示すように、ソース／ドレイン電極１２１を形成した後、オーミック・コンタクト１１５’上にキャップ層１１１を保持することができる。本発明の他の実施形態によると、キャップ層１１１は、保護層１１７のパターン形成後、及び、ソース／ドレイン電極１２１の形成前に除去することができる。本発明のさらに他の実施形態によると、キャップ層１１１は、保護層１１７を形成する前に除去することができ、又は図１−図３に関して上述したように全体的に省略することができる。
従って、図４のＨＥＭＴは、チャネル層１０３ａとバリア層１０３ｂとの間の界面における２次元電子ガス（２ＤＥＧ）を通して、オーミック・コンタクト１１５’の間に導通をもたらすことができる。さらに、ゲート電極１２３に印加される電気信号に応答して、オーミック・コンタクト１１５’間の２ＤＥＧを通しての導通を変調させることができる。
オーミック・コンタクト構造体及び製造方法が、ＩＩＩ族窒化物半導体ＨＥＭＴ構造体に関して例証として上述されてきた。本発明の実施形態によるオーミック・コンタクト構造体及び製造方法は、他の半導体デバイス及び／又は材料で用いることができる。本発明の他の実施形態によるオーミック・コンタクト構造体及び方法は、例えば、ＭＯＳＦＥＴトランジスタ、バイポーラ接合トランジスタ、及び発光ダイオード等で用いることができる。さらに、本発明の実施形態によるオーミック・コンタクト構造体及び方法は、図１−図４に関連して上述したような、デバイスの同じ側／面上に全てのコンタクトを有する水平型デバイス、又は、デバイスの両側／面にコンタクトを有する垂直型デバイスで用いることができる。
図６は、異なるウェハ上に製造されたオーミック・コンタクト構造体についての平均シート抵抗（オーム／スクエア）及びその範囲を示すグラフである。ＮｉＳｉ＿Ｂ群は、図１−図５に示さるような本発明の実施形態に従って形成されたオーミック・コンタクト構造体が設けられた３つのウェハ（ＨＰ０２１７−１０、ＨＰ０２２１−０６、及びＫＣ００３４−０４）を含み、各々のオーミック・コンタクト構造体は、チタン層と、３つのニッケル層（各々が約２５０オングストロームの厚さを有する）と交互する３つのシリコン層（各々が約５００オングストロームの厚さを有する）をアニールすることによって形成されたシリサイド層とを含む。ＮｉＳｉＡ群は、図１−図５に示されるような本発明の実施形態に従って形成されたオーミック・コンタクト構造体が設けられた３つのウェハ（ＨＰ０２２０−１１、ＨＰ０２２１−０９、及びＨＰ０２２２−０２）を含み、各々のオーミック構造体は、チタン層と、２つのニッケル層（各々が約２５０オングストロームの厚さを有する）と交互する２つのシリコン層（各々が約５００オングストロームの厚さを有する）をアニールすることによって形成されたシリサイド層とを含む。Ｔｉ／Ａｌ／Ｎｉ比較群は、オーミック・コンタクト構造体が設けられた４つのウェハ（ＦＭ０５６２−０５、ＧＦ０３０１−０７、ＧＦ０３２９−１２、及びＪＳ００７７−０２）を含み、各々のオーミック・コンタクト構造体は、チタン層、アルミニウム層、及びニッケル層を含む層から形成される。
図６のグラフに示されるように、本発明の実施形態によるＮｉＳｉ＿Ｂ群及びＴｉ／Ａｌ／Ｎｉ比較群のオーミック・コンタクト構造体の抵抗は、統計的に非常に類似し得る。しかしながら、上述のように、シリコンとニッケルとの交互層をアニールすることによって形成されるシリサイドを含むオーミック・コンタクト構造体は、後のエッチング操作がもたらす損傷に対する抵抗を増大させ、腐食による損傷を低減させ、及び／又は付着性を向上させる。
図面及び本明細書において、本発明の典型的な好ましい実施形態が開示され、特定の用語が用いられたが、これらは、一般的及び記述的な意味で用いられただけであり、限定目的では用いられていず、本発明の範囲は、以下の特許請求の範囲において説明される。
１０１：基板
１０３：半導体構造体
１０３ａ：チャネル層
１０３ｂ：バリア層
１０５：フォトレジスト・リフトオフマスク
１０６：ソース／ドレイン領域
１０７：第１の金属の層
１０９：交互層
１０９ａ：シリコン層
１０９ｂ：第２の金属の層
１０９’：第２の金属のシリサイド層
１１１：キャップ層（第３の金属の層）
１１５、１１５’：オーミック・コンタクト構造体
１１７：保護層
１１９：ゲート・コンタクト領域
１２１：ソース／ドレイン電極
１２３：ゲート電極

Claims (30)

  1. 半導体デバイスを形成する方法であって、
    半導体層を準備するステップと、
    前記半導体層上に第１の金属の第１の層を準備するステップと、
    前記第１の金属の前記第１の層上に第２の層を準備するステップと、
    を含み、前記第２の層はシリコンの層及び第２の金属の層を含み、前記第１の金属及び前記第２の金属は異なることを特徴とする方法。
  2. 前記シリコン層は、前記第２の金属の前記層と前記第１の金属の前記第１の層との間にあることを特徴とする、請求項１に記載の方法。
  3. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含むことを特徴とする、請求項１に記載の方法。
  4. 前記シリコン層を準備するステップは、少なくとも２つのシリコン層を準備するステップを含み、前記第１の金属の前記層を準備するステップは、前記少なくとも２つのシリコン層を分離する少なくとも１つのニッケル層を準備するステップを含むことを特徴とする、請求項３に記載の方法。
  5. 前記シリコン層及び前記第２の金属の前記層を含む前記第２の層をアニールして、前記第２の金属を含むシリサイド層を形成すると同時に、前記シリサイド層と前記半導体層との間に前記第１の金属の前記第１の層の少なくとも部分を保持するステップを含むことを特徴とする、請求項１に記載の方法。
  6. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含み、前記シリコン層及びニッケルを含む前記第２の金属の前記層をアニールするステップは、約５００℃を超えない温度でアニールするステップを含むことを特徴とする、請求項５に記載の方法。
  7. 前記第２の層を準備するステップは、シリコンと前記第２の金属との複数の交互層を準備するステップを含み、前記第２の金属の前記層の全ては、前記シリコン層の少なくとも１つによって前記第１の金属の前記第１の層から分離されることを特徴とする、請求項１に記載の方法。
  8. 前記シリコン層及び前記第２の金属の前記層を含む前記第２の層上に金属キャップ層を準備するステップをさらに含み、前記金属キャップ層及び前記第２の金属は異なる材料を含むことを特徴とする、請求項１に記載の方法。
  9. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含み、前記金属キャップ層は、白金、パラジウム、及び／又は金の少なくとも１つを含むことを特徴とする、請求項８に記載の方法。
  10. 前記半導体層を準備するステップは、
    ２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体を準備するステップと、
    前記第１の金属の前記層と前記２次元電子ガスとの間に電気的結合をもたらすドープ領域を準備するステップと、
    を含むことを特徴とする、請求項１に記載の方法。
  11. 半導体デバイスを形成する方法であって、
    ＩＩＩ族窒化物半導体層を準備するステップと、
    前記ＩＩＩ族窒化物半導体層上に第１の金属の層を準備するステップと、
    前記第１の金属の前記層上にシリサイド層を準備するステップと、
    を含み、前記シリサイド層は第２の金属を含み、前記第１の金属及び前記第２の金属は異なることを特徴とする方法。
  12. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含むことを特徴とする、請求項１１に記載の方法。
  13. 前記シリサイド層上に第３の金属の層を準備するステップをさらに含み、前記第３の金属は、前記第１の金属及び前記第２の金属とは異なることを特徴とする、請求項１１に記載の方法。
  14. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含み、前記第３の金属は、白金、パラジウム、及び／又は金の少なくとも１つを含むことを特徴とする、請求項１３に記載の方法。
  15. 前記ＩＩＩ族窒化物半導体層を準備するステップは、
    ２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体を準備するステップと、
    前記第１の金属の前記層と前記２次元電子ガスとの間に電気的結合をもたらすドープ領域を準備するステップと、
    を含むことを特徴とする、請求項１１に記載の方法。
  16. 半導体層と、
    前記半導体層上の第１の金属の第１の層と、
    前記第１の金属の前記第１の層上の第２の層と、
    を含み、前記第２の層はシリコン層及び第２の金属の層を含み、前記第２の金属及び前記第２の金属は異なることを特徴とする半導体デバイス。
  17. 前記シリコン層は、前記第２の金属の前記層と前記第１の金属の前記第１の層との間にあることを特徴とする、請求項１６に記載の半導体デバイス。
  18. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含むことを特徴とする、請求項１６に記載の半導体デバイス。
  19. 前記第２の層は、少なくとも２つのシリコン層、及び、前記少なくとも２つのシリコン層を分離する少なくとも１つのニッケル層を含むことを特徴とする、請求項１８に記載の半導体デバイス。
  20. 前記第２の金属の前記層の全ては、前記シリコン層の少なくとも１つによって前記第１の金属の前記層から分離されることを特徴とする、請求項１９に記載の半導体デバイス。
  21. 前記第２の層内のシリコンの原子重量パーセントは、約４５パーセントから約５５パーセントまでの範囲にあることを特徴とする、請求項１６に記載の半導体デバイス。
  22. 前記第２の層上の金属キャップ層をさらに含み、前記金属キャップ層の金属は、前記第１の金属及び前記第２の金属とは異なることを特徴とする、請求項１６に記載の半導体デバイス。
  23. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含み、前記金属キャップ層は、白金、パラジウム、及び／又は金の少なくとも１つを含むことを特徴とする、請求項２２に記載の半導体デバイス。
  24. 前記半導体層は、
    ２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体と、
    前記第１の金属の前記層と前記２次元電子ガスとの間に電気的結合をもたらすドープ領域と、
    を含むことを特徴とする、請求項１６に記載の半導体デバイス。
  25. ＩＩＩ族窒化物半導体層と、
    前記ＩＩＩ族窒化物半導体層上の第１の金属の層と、
    前記第１の金属の前記層上のシリサイド層と、
    を含み、前記シリサイド層は第２の金属を含み、前記第１の金属及び前記第２の金属は異なることを特徴とする半導体デバイス。
  26. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含むことを特徴とする、請求項２５に記載の半導体デバイス。
  27. 前記シリサイド層上の第３の金属の層をさらに含み、前記第３の金属は前記第１の金属及び前記第２の金属は異なることを特徴とする、請求項２５に記載の半導体デバイス。
  28. 前記第１の金属はチタンを含み、前記第２の金属はニッケルを含み、前記第３の金属は、白金、パラジウム、及び／又は金の少なくとも１つを含むことを特徴とする、請求項２７に記載の半導体デバイス。
  29. 前記ＩＩＩ族窒化物半導体層は、
    ２次元電子ガスをもたらすＩＩＩ族窒化物ヘテロ接合構造体と、
    前記第１の金属の前記層と前記２次元電子ガスとの間に電気的結合をもたらすドープ領域と、
    を含むことを特徴とする、請求項２５に記載の半導体デバイス。
  30. 前記シリサイド層内のシリコンの原子重量パーセントは、約４５パーセントから約５５パーセントまでの範囲にあることを特徴とする、請求項２５に記載の半導体デバイス。
JP2012552918A 2010-02-11 2011-02-08 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法 Active JP5621006B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/704,013 US8563372B2 (en) 2010-02-11 2010-02-11 Methods of forming contact structures including alternating metal and silicon layers and related devices
US12/704,013 2010-02-11
PCT/US2011/023975 WO2011100212A1 (en) 2010-02-11 2011-02-08 Methods of forming contact structures including alternating metal and silicon layers and related devices

Publications (2)

Publication Number Publication Date
JP2013520014A true JP2013520014A (ja) 2013-05-30
JP5621006B2 JP5621006B2 (ja) 2014-11-05

Family

ID=44352991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012552918A Active JP5621006B2 (ja) 2010-02-11 2011-02-08 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法

Country Status (5)

Country Link
US (1) US8563372B2 (ja)
EP (1) EP2534684B1 (ja)
JP (1) JP5621006B2 (ja)
CN (1) CN102884621B (ja)
WO (1) WO2011100212A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014515562A (ja) * 2011-06-03 2014-06-30 レイセオン カンパニー 金フリー・オーミックコンタクト
CN110383487A (zh) * 2017-03-08 2019-10-25 雷声公司 用于半导体器件的肖特基接触结构以及用于形成这种肖特基接触结构的方法
JP7647216B2 (ja) 2021-03-22 2025-03-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
JP5685020B2 (ja) 2010-07-23 2015-03-18 住友電気工業株式会社 半導体装置の製造方法
US9111905B2 (en) 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
US9373689B2 (en) * 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5722933B2 (ja) * 2013-02-04 2015-05-27 株式会社豊田中央研究所 積層電極
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US9608078B2 (en) 2014-10-17 2017-03-28 Cree, Inc. Semiconductor device with improved field plate
US9640623B2 (en) 2014-10-17 2017-05-02 Cree, Inc. Semiconductor device with improved field plate
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US20220376104A1 (en) 2021-05-20 2022-11-24 Cree, Inc. Transistors including semiconductor surface modification and related fabrication methods
US12009417B2 (en) 2021-05-20 2024-06-11 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having improved performance
US12015075B2 (en) 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230075505A1 (en) 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
US12218202B2 (en) 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
US20230395695A1 (en) 2022-06-07 2023-12-07 Wolfspeed, Inc. Method for reducing parasitic capacitance and increasing peak transconductance while maintaining on-state resistance and related devices
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240120202A1 (en) 2022-10-06 2024-04-11 Wolfspeed, Inc. Implanted Regions for Semiconductor Structures with Deep Buried Layers
US20240266419A1 (en) 2023-02-03 2024-08-08 Wolfspeed, Inc. Semiconductor Device Having Semiconductor Structure with Polarity Inverting Layer
US20240266426A1 (en) 2023-02-03 2024-08-08 Wolfspeed, Inc. Semiconductor Structure for Improved Radio Frequency Thermal Management
US20240304702A1 (en) 2023-03-06 2024-09-12 Wolfspeed, Inc. Field Reducing Structures for Nitrogen-Polar Group III-Nitride Semiconductor Devices
WO2025014803A1 (en) 2023-07-07 2025-01-16 Macom Technology Solutions Holdings, Inc. Semiconductor die with group iii nitride-based amplifier circuits
US20250194190A1 (en) 2023-12-12 2025-06-12 Wolfspeed, Inc. Substrates for Power Semiconductor Devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697107A (ja) * 1992-09-10 1994-04-08 Sanyo Electric Co Ltd ｎ型炭化ケイ素の電極形成方法
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
JP2003332259A (ja) * 2002-05-08 2003-11-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2006086183A (ja) * 2004-09-14 2006-03-30 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2007180506A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009049391A (ja) * 2007-07-24 2009-03-05 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
TW520072U (en) 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20050189651A1 (en) * 2002-07-25 2005-09-01 Matsushita Elec. Ind. Co. Ltd. Contact formation method and semiconductor device
US20060051596A1 (en) * 2002-09-26 2006-03-09 Jensen Jacob M Nickel silicides formed by low-temperature annealing of compositionally modulated multilayers
US7105861B2 (en) 2003-04-15 2006-09-12 Luminus Devices, Inc. Electronic device contact structures
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
WO2006102180A2 (en) 2005-03-18 2006-09-28 Applied Materials, Inc. Contact metallization methods and processes
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8431475B2 (en) * 2007-08-31 2013-04-30 Lattice Power (Jiangxi) Corporation Method for fabricating a low-resistivity ohmic contact to a p-type III-V nitride semiconductor material at low temperature

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697107A (ja) * 1992-09-10 1994-04-08 Sanyo Electric Co Ltd ｎ型炭化ケイ素の電極形成方法
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
JP2003332259A (ja) * 2002-05-08 2003-11-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2006086183A (ja) * 2004-09-14 2006-03-30 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2007180506A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009049391A (ja) * 2007-07-24 2009-03-05 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014515562A (ja) * 2011-06-03 2014-06-30 レイセオン カンパニー 金フリー・オーミックコンタクト
CN110383487A (zh) * 2017-03-08 2019-10-25 雷声公司 用于半导体器件的肖特基接触结构以及用于形成这种肖特基接触结构的方法
JP2020509615A (ja) * 2017-03-08 2020-03-26 レイセオン カンパニー 半導体デバイスのショットキーコンタクト構造及びそのようなショットキーコンタクト構造を形成する方法
CN110383487B (zh) * 2017-03-08 2023-07-04 雷声公司 用于半导体器件的肖特基接触结构及其形成方法
JP7647216B2 (ja) 2021-03-22 2025-03-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20110193135A1 (en) 2011-08-11
US8563372B2 (en) 2013-10-22
EP2534684B1 (en) 2017-09-06
JP5621006B2 (ja) 2014-11-05
EP2534684A1 (en) 2012-12-19
EP2534684A4 (en) 2014-10-01
CN102884621B (zh) 2016-05-25
WO2011100212A1 (en) 2011-08-18
CN102884621A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5621006B2 (ja) 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
US9214352B2 (en) Ohmic contact to semiconductor device
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
EP2569803B1 (en) Semiconductor devices having gates including oxidized nickel and related methods of fabricating the same
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
US10090394B2 (en) Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
WO2005024955A1 (ja) 半導体装置
JP5415668B2 (ja) 半導体素子
JP2007088186A (ja) 半導体装置及びその製造方法
JP2008153371A (ja) 縦型電界効果トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140919

R150 Certificate of patent or registration of utility model

Ref document number: 5621006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250