[go: up one dir, main page]

JP2013182128A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2013182128A
JP2013182128A JP2012045881A JP2012045881A JP2013182128A JP 2013182128 A JP2013182128 A JP 2013182128A JP 2012045881 A JP2012045881 A JP 2012045881A JP 2012045881 A JP2012045881 A JP 2012045881A JP 2013182128 A JP2013182128 A JP 2013182128A
Authority
JP
Japan
Prior art keywords
terminals
chip
wiring board
inspection
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012045881A
Other languages
Japanese (ja)
Inventor
Masahiro Imai
雅博 今井
Seiji Maeda
誠二 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012045881A priority Critical patent/JP2013182128A/en
Publication of JP2013182128A publication Critical patent/JP2013182128A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve inspection efficiency by providing a way to inspect connection reliability between IC chips, an FPC (Flexible Printed Circuit), and a display panel all together in one go and to simplify a connection inspection pattern configuration.SOLUTION: An IC chip 21 has a pair of chip-side inspection terminals 23a. 23b, and an FPC 25 has a pair of circuit-board-side inspection terminals 27a, 27b. The chip-side inspection terminals 23a, 23b are electrically interconnected and the circuit-board-side inspection terminals 27a, 27b are electrically connected to the chip-side inspection terminals 23a. 23b, respectively, via inspection wiring 14 on a terminal area 1a. Each of the pair of circuit-board-side inspection terminals 27a, 27b is electrically connected to a respective measurement connection pad 28 for measuring electrical resistance therebetween.

Description

本発明は、表示パネルを構成する基板表面に集積回路(Integrated Circuit;IC)チップが直接に実装されたCOG(Chip On Glass)実装構造を有する表示装置に関し、特にICチップ及びフレキシブルプリント配線基板(Flexible Printed Circuit;FPC)の表示パネルに対する接続信頼性の検査技術に関するものである。   The present invention relates to a display device having a COG (Chip On Glass) mounting structure in which an integrated circuit (IC) chip is directly mounted on the surface of a substrate constituting a display panel, and in particular, an IC chip and a flexible printed wiring board ( The present invention relates to a technique for inspecting connection reliability for a display panel of a flexible printed circuit (FPC).

COG実装構造の表示装置では、表示パネルの周縁部に設けられた端子領域にドライバとして機能するICチップが実装されると共にこれに信号を供給するFPCが接続されており、これらICチップ及びFPCが端子領域に対して確実に接続されていることが重要であるが、近年の高精細化された表示装置では、ICチップ及びFPCの接続端子とこれらに接続する端子領域上の接続端子とがともに、数が多い上に細く、しかも端子間のピッチが極めて狭いため、製造時のわずかな位置ずれによっても、ICチップやFPCと表示パネルとに接続不良が生じやすい。   In a display device having a COG mounting structure, an IC chip that functions as a driver is mounted on a terminal area provided at the peripheral portion of the display panel, and an FPC that supplies a signal is connected to the IC chip. It is important that the terminal area is securely connected, but in recent high-definition display devices, both the connection terminals of the IC chip and the FPC and the connection terminals on the terminal area connected to these terminals are connected. In addition, since the number is thin and the pitch between the terminals is extremely narrow, even a slight misalignment during manufacturing tends to cause a connection failure between the IC chip or the FPC and the display panel.

そこで、これらICチップ又はFPCと表示パネルとの接続信頼性を検査する工程が採用されており、同検査に適した接続検査用パターンが従来から提案されている。   Therefore, a process for inspecting the connection reliability between the IC chip or FPC and the display panel is employed, and a connection inspection pattern suitable for the inspection has been proposed.

例えば、特許文献1には、表示パネルの端子領域上に設けられた接続検査用パターンと、これを用いてICチップ(半導体チップ)の実装後に接続抵抗を測定し、その接続抵抗の大小によってICチップの端子と表示パネル上の端子との電気的な接続状態を検査する工程とが開示されている。   For example, in Patent Document 1, a connection inspection pattern provided on a terminal region of a display panel and a connection resistance are measured after mounting an IC chip (semiconductor chip) using the pattern, and an IC is determined depending on the magnitude of the connection resistance. A process of inspecting an electrical connection state between a terminal of a chip and a terminal on a display panel is disclosed.

また、特許文献2には、表示パネルの端子領域上に相互に短絡された接続抵抗測定用の3つのダミー端子を設け、これら3つのダミー端子に接続する端子と該各端子から延出するリード端子及びその端部に形成された4つのランドパターンとをFPC上に設けてなる接続検査用パターンと、該検査用パターンを用いて四端子抵抗測定法により電気抵抗を測定する方法が開示されている。   Further, in Patent Document 2, three dummy terminals for measuring connection resistance short-circuited to each other are provided on the terminal region of the display panel, and terminals connected to these three dummy terminals and leads extending from the respective terminals are provided. Disclosed is a connection test pattern in which terminals and four land patterns formed on the ends thereof are provided on an FPC, and a method of measuring electrical resistance by a four-terminal resistance measurement method using the test pattern. Yes.

特開2005−209894号公報JP 2005-209894 A 特開平06−82802号公報Japanese Patent Laid-Open No. 06-82802

しかしながら、特許文献1に開示の接続検査用パターン及びこれを用いた検査工程はICチップの接続信頼性を独立して検査するために用いられるものであり、特許文献2に開示の接続検査用パターン及びこれを用いた検査工程はFPCの接続信頼性を独立して検査するために用いられるものであって、ドライバICチップ及びFPCの双方について接続信頼性を検査するためには、例えば両文献の接続検査用パターンをそれぞれ備える必要があるので、接続検査用の配線や端子数が増えて接続検査用パターンの構成が複雑になる。その上、ドライバICチップの接続信頼性を検査する工程とFPCの接続信頼性を検査する工程とを別々に行わなければならず、工程数が多くなるため、検査効率が悪くなってしまう。   However, the connection inspection pattern disclosed in Patent Document 1 and the inspection process using the pattern are used for independently inspecting the connection reliability of the IC chip, and the connection inspection pattern disclosed in Patent Document 2 is used. And the inspection process using this is used to independently inspect the connection reliability of the FPC. In order to inspect the connection reliability of both the driver IC chip and the FPC, for example, Since it is necessary to provide each connection inspection pattern, the number of wirings and terminals for connection inspection increases and the configuration of the connection inspection pattern becomes complicated. In addition, the step of inspecting the connection reliability of the driver IC chip and the step of inspecting the connection reliability of the FPC must be performed separately, and the number of steps increases, resulting in poor inspection efficiency.

本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、ICチップ及びFPCと表示パネルとの接続信頼性を一括して検査可能にし、検査効率を向上させると共に接続検査用パターンの構成を簡略化することにある。   The present invention has been made in view of such a point, and the object of the present invention is to make it possible to inspect the connection reliability of the IC chip, the FPC, and the display panel in a lump, thereby improving the inspection efficiency and connecting. It is to simplify the configuration of the inspection pattern.

上記の目的を達成するために、この発明では、ICチップと表示パネルとの接続抵抗と、FPCと表示パネルとの接続抵抗とを一度に測定できるように接続検査用パターンの構成を工夫した。   In order to achieve the above object, the present invention devised the configuration of the connection inspection pattern so that the connection resistance between the IC chip and the display panel and the connection resistance between the FPC and the display panel can be measured at a time.

具体的には、本発明は、ICチップ及びFPCが接続されたCOG実装構造の表示装置を対象とし、以下の解決手段を講じたものである。   Specifically, the present invention is directed to a display device having a COG mounting structure to which an IC chip and an FPC are connected, and the following solution is taken.

すなわち、第1の発明は、
周縁部に端子領域を有する表示パネルと、
上記端子領域に接続されたICチップ及びFPCとを備え、
上記端子領域には、上記ICチップに接続される電気抵抗測定用の第1検査端子を一端側に、上記FPCに接続される電気抵抗測定用の第2検査端子を他端側にそれぞれ有する少なくとも一対の検査配線が設けられ、
上記ICチップは、上記各第1検査端子に対応して設けられてそれぞれ対応する上記第1検査端子に電気的に接続された少なくとも一対の電気抵抗測定用のチップ側検査端子を有し、
上記FPCは、上記各第2検査端子に対応して設けられてそれぞれ対応する上記第2検査端子に電気的に接続された少なくとも一対の電気抵抗測定用の配線基板側検査端子を有し、
上記一対のチップ側検査端子が互いに電気的に接続され、且つ、上記各配線基板側検査端子が上記検査配線を介して上記チップ側検査端子に電気的に接続されており、当該一対の配線基板側検査端子には、これら一対の配線基板側検査端子間における電気抵抗を測定するための測定用接続パッドがそれぞれ電気的に接続されている
ことを特徴とする。
That is, the first invention is
A display panel having a terminal region at the periphery,
An IC chip and an FPC connected to the terminal area;
The terminal region has at least one electrical resistance measurement first inspection terminal connected to the IC chip on one end side and at least the other electrical resistance measurement second inspection terminal connected to the FPC on the other end side. A pair of inspection wiring is provided,
The IC chip has at least a pair of electric resistance measurement chip side inspection terminals provided corresponding to the first inspection terminals and electrically connected to the corresponding first inspection terminals,
The FPC has at least a pair of electrical resistance measurement wiring board side inspection terminals provided corresponding to the second inspection terminals and electrically connected to the corresponding second inspection terminals,
The pair of chip side inspection terminals are electrically connected to each other, and the wiring board side inspection terminals are electrically connected to the chip side inspection terminals via the inspection wiring. The side inspection terminals are electrically connected to measurement connection pads for measuring the electrical resistance between the pair of wiring board side inspection terminals.

この第1の発明では、ICチップ上のチップ側検査端子及び表示パネル上の第1検査端子が電気的に接続された接続構造と、FPC上の配線基板側検査端子及び表示パネル上の第2検査端子が電気的に接続された接続構造と、これら両接続構造における電気抵抗を測定するための測定用接続パッドとを備えた接続検査用パターンが構成されている。この接続検査用パターンを用いて一対の配線基板側検査端子間の電気抵抗を測定することにより、ICチップ上のチップ側検査端子及び表示パネル上の第1検査端子間の接続抵抗と、FPC上の配線基板側検査端子及び表示パネル上の第2検査端子間の接続抵抗とが一度に測定可能になる。これにより、ICチップ及びFPCと表示パネルとの接続信頼性を一括して検査することを可能にし、検査効率を向上させることができる。また、ICチップとFPCとについての接続検査用パターンを別々に備える場合に比べて、1つの接続検査用パターンでICチップ及びFPCの表示パネルに対する接続信頼性を検査可能な構成となっているので、接続検査用の配線及び端子数を減らすことができ、接続検査用パターンの構成を簡略化することができる。   In the first invention, the connection structure in which the chip side inspection terminal on the IC chip and the first inspection terminal on the display panel are electrically connected, the wiring board side inspection terminal on the FPC, and the second on the display panel. A connection inspection pattern including a connection structure in which inspection terminals are electrically connected and a measurement connection pad for measuring electric resistance in both the connection structures is configured. By measuring the electrical resistance between the pair of wiring board side inspection terminals using this connection inspection pattern, the connection resistance between the chip side inspection terminal on the IC chip and the first inspection terminal on the display panel, and on the FPC The wiring board side inspection terminal and the connection resistance between the second inspection terminals on the display panel can be measured at a time. As a result, it is possible to collectively inspect the connection reliability between the IC chip and the FPC and the display panel, and to improve the inspection efficiency. Also, compared to the case where the connection test patterns for the IC chip and the FPC are separately provided, the connection reliability of the IC chip and the FPC with respect to the display panel can be inspected with one connection test pattern. The number of wirings and terminals for connection inspection can be reduced, and the configuration of the connection inspection pattern can be simplified.

第2の発明は、第1の発明の表示装置において、
上記端子領域には、上記第1検査用端子及び第2検査用端子の他に、上記ICチップに接続される複数のチップ用端子と、上記FPCに接続される複数の配線基板用端子とが設けられ、
上記ICチップは、上記各チップ用端子に電気的に接続される複数のチップ接続端子を有し、該各チップ接続端子及び上記各チップ側検査端子がバンプ電極からなり、
上記FPCは、上記各配線基板用端子に電気的に接続される複数の配線基板接続端子を有し、
上記複数のチップ接続端子及び配線基板接続端子は、それぞれ少なくとも一部が上記表示パネルの周縁に沿って整列しており、
上記一対のチップ側検査端子は、上記チップ接続端子がなす列の両端位置に分けて設けられ、
上記一対の配線基板側検査端子は、上記複数の配線基板接続端子がなす列の両端位置に分けて設けられている
ことを特徴とする。
A second invention is the display device of the first invention, wherein
In the terminal area, in addition to the first inspection terminal and the second inspection terminal, a plurality of chip terminals connected to the IC chip and a plurality of wiring board terminals connected to the FPC are provided. Provided,
The IC chip has a plurality of chip connection terminals that are electrically connected to the respective chip terminals, and each of the chip connection terminals and each of the chip side inspection terminals includes a bump electrode,
The FPC has a plurality of wiring board connection terminals electrically connected to the wiring board terminals.
Each of the plurality of chip connection terminals and the wiring board connection terminals is at least partially aligned along the periphery of the display panel.
The pair of chip side inspection terminals are provided separately at both end positions of a row formed by the chip connection terminals,
The pair of wiring board side inspection terminals are provided separately at both end positions of a row formed by the plurality of wiring board connection terminals.

この第2の発明では、各チップ接続端子がバンプ電極である。バンプ電極は、その形成において、メッキ液の流速や電流密度などの条件が均一な中央側よりも両端側の方が特異条件となって電極高さにばらつきが発生しやすい。このため、ICチップ両端側の方が表示パネルに対して接続信頼性が低下しやすい傾向にある。また、配線基板接続用端子は、表示パネルへの接続時における端子面の条件が中央側よりも両端側で悪くなりやすい。例えば、FPCを異方性導電フィルム(Anisotropic Conductive Film;ACF)を介して表示パネルの端子領域に接続する場合には、ACFを介してFPCを端子領域に圧接するが、その際の圧力や温度などの条件がFPCの両端側で不均一になりやすい。このため、FPC両端側の方が表示パネルに対する接続信頼性が低下しやすい傾向にある。   In the second invention, each chip connection terminal is a bump electrode. In the formation of the bump electrode, the electrode height tends to vary due to the specific conditions at both ends rather than the central side where the conditions such as the flow rate and current density of the plating solution are uniform. For this reason, the connection reliability on the both ends of the IC chip tends to decrease with respect to the display panel. In addition, the terminal for connecting the wiring board tends to be worse on the both end sides than the center side on the condition of the terminal surface when connected to the display panel. For example, when the FPC is connected to the terminal area of the display panel via an anisotropic conductive film (ACF), the FPC is pressed against the terminal area via the ACF. Such a condition tends to be non-uniform on both ends of the FPC. For this reason, the connection reliability with respect to the display panel tends to be lowered at both ends of the FPC.

これに対し、本発明では、一対のチップ側検査端子及び一対の配線基板側検査端子が表示パネルに対する接続箇所の両端位置に分けて設けられているので、ICチップ及びFPCの両方で表示パネルに対する接続信頼性の低下しやすい箇所にて接続抵抗が測定可能になり、表示パネルに対するICチップ又はFPCの接続不良を確実に検出することができる。   On the other hand, in the present invention, since the pair of chip side inspection terminals and the pair of wiring board side inspection terminals are provided separately at both end positions of the connection portion with respect to the display panel, both the IC chip and the FPC are attached to the display panel. The connection resistance can be measured at a location where the connection reliability is likely to decrease, and a connection failure of the IC chip or FPC to the display panel can be reliably detected.

第3の発明は、第1又は第2の発明の表示装置において、
上記一対のチップ側検査端子及び配線基板側検査端子は2組ずつ設けられており、
上記2組のチップ側検査端子のうち一の組における各チップ側検査端子が他の組における互いに異なるチップ側検査端子に上記ICチップにおいて電気的に接続され、
上記2組の配線基板側検査端子のうち一の組における配線基板側検査端子同士が上記FPCにおいて電気的に接続されると共に他の組における各配線基板側検査端子が上記測定用接続パッドに電気的に接続されている
ことを特徴とする。
A third invention is the display device of the first or second invention,
Two sets of the pair of chip side inspection terminals and wiring board side inspection terminals are provided,
Of the two sets of chip-side inspection terminals, each chip-side inspection terminal in one set is electrically connected to a different chip-side inspection terminal in the other set in the IC chip,
Of the two sets of wiring board side inspection terminals, the wiring board side inspection terminals in one set are electrically connected in the FPC, and each wiring board side inspection terminal in the other group is electrically connected to the measurement connection pad. It is characterized by being connected.

この第3の発明では、一対のチップ側検査端子及び配線基板側検査端子が2組ずつ設けられているので、これら両検査端子が1組ずつのみ設けられている場合に比べて、検査する接続構造部分が多い分だけ検査精度を高めることができ、表示パネルに対するICチップ又はFPCの接続不良をより確実に検出することができる。   In the third aspect of the invention, since two pairs of the chip side inspection terminal and the wiring board side inspection terminal are provided, the connection to be inspected as compared with the case where both of these inspection terminals are provided one by one. The inspection accuracy can be increased by the amount of the structural portion, and the connection failure of the IC chip or the FPC to the display panel can be detected more reliably.

第4の発明は、第1又は第2の発明の表示装置において、
上記一対のチップ側検査端子及び配線基板側検査端子は1組ずつ設けられており、
上記一対のチップ側検査端子は、上記ICチップにおいて互いに電気的に接続されている
ことを特徴とする。
4th invention is the display apparatus of 1st or 2nd invention,
The pair of chip side inspection terminals and the wiring board side inspection terminals are provided one by one,
The pair of chip side inspection terminals are electrically connected to each other in the IC chip.

この第4の発明では、一対のチップ側検査端子及び配線基板側検査端子が1組ずつのみ設けられているので、これら両検査端子が複数組設けられている場合に比べて、検査端子が少ない分だけ接続検査用パターンの構成を簡略化することができ、ひいてはICチップ及びFPCの端子領域に対する接続構造を簡素化し且つ小型化することができる。   In the fourth aspect of the invention, since only one pair of the chip side inspection terminal and the wiring board side inspection terminal is provided, the number of inspection terminals is smaller than when a plurality of sets of both of these inspection terminals are provided. Therefore, the configuration of the connection inspection pattern can be simplified, and the connection structure for the terminal area of the IC chip and the FPC can be simplified and reduced in size.

第5の発明は、第1〜第4の発明のいずれか1つの表示装置において、
上記一対の配線基板側検査端子は、上記ICチップ又はこれに加え上記FPCにおいて配線を介して電気的に接続されており、
上記配線の電位は所定のレベルに固定されている
ことを特徴とする。
According to a fifth invention, in any one display device of the first to fourth inventions,
The pair of wiring board side inspection terminals are electrically connected via wiring in the IC chip or in addition to the FPC,
The potential of the wiring is fixed at a predetermined level.

この第5の発明では、一対の配線側検査端子間を電気的に接続する配線が所定レベルの電位に固定されているので、当該配線が浮遊ラインとなることを回避して、FPC及びICチップを介して表示パネルに供給される表示用信号へのEMI(ElectroMagnetic Interference)やESD(ElectroStatic Discharge)などの悪影響を抑えることができる。   In the fifth aspect of the invention, since the wiring for electrically connecting the pair of wiring side inspection terminals is fixed at a predetermined level potential, the wiring is prevented from becoming a floating line, and the FPC and the IC chip. It is possible to suppress adverse effects such as EMI (ElectroMagnetic Interference) and ESD (ElectroStatic Discharge) on a display signal supplied to the display panel via the.

第6の発明は、第5の発明の表示装置において、
上記配線の電位はグランドレベルに固定されている
ことを特徴とする。
A sixth invention is the display device of the fifth invention, wherein
The potential of the wiring is fixed at a ground level.

この第6の発明によると、第5の発明の作用効果が具体的に奏される。   According to the sixth aspect of the invention, the operational effects of the fifth aspect of the invention are concretely exhibited.

第7の発明は、第1〜第6の発明のいずれか1つの表示装置において、
上記測定用接続パッドは絶縁膜によって覆われている
ことを特徴とする。
A seventh invention is the display device of any one of the first to sixth inventions,
The measurement connection pad is covered with an insulating film.

この第7の発明では、測定用接続パッドが絶縁膜に覆われて外部と絶縁状態にあるので、測定用接続パッドと表示装置を構成する他の部品との短絡を防ぐことができ、該短絡による表示動作への悪影響を防止できる。また、湿気などによる測定用接続パッドの腐食も防止できる。   In the seventh aspect of the invention, since the measurement connection pad is covered with an insulating film and insulated from the outside, it is possible to prevent a short circuit between the measurement connection pad and other components constituting the display device. Can prevent adverse effects on the display operation. In addition, corrosion of the connection pad for measurement due to moisture or the like can be prevented.

第8の発明は、第1〜7の発明のいずれか1つの表示装置において、
上記表示パネルを収容する筐体をさらに備え、
上記FPCは、上記端子領域の端縁に接続されて上記筐体の外部に延出し、その延出先側が上記筐体の裏面側に位置するように折り曲げられ、
上記測定用接続パッドは、上記筐体の裏面側に向くように上記FPCの延出先側に設けられており、
上記筐体は絶縁性樹脂で形成されている
ことを特徴とする。
An eighth invention is the display device according to any one of the first to seventh inventions,
A housing for housing the display panel;
The FPC is connected to the edge of the terminal region and extends to the outside of the casing, and is bent so that the extension destination side is located on the back side of the casing,
The connection pad for measurement is provided on the extension destination side of the FPC so as to face the back side of the housing,
The housing is formed of an insulating resin.

第8の発明では、測定用接続パッドが筐体の裏面側を向いているので、筐体以外の他の部品との短絡を防ぐことができる。さらに、筐体が絶縁性樹脂からなるので、測定用接続パッドが外部に剥き出しの状態であっても筐体と短絡するおそれもない。したがって、測定用接続パッドを絶縁膜で覆うなどの短絡対策を施さなくてもよく、表示装置の製造工数を減らすことができる。   In the eighth invention, since the connection pad for measurement faces the back side of the housing, it is possible to prevent a short circuit with other components other than the housing. Furthermore, since the casing is made of an insulating resin, there is no possibility of short-circuiting with the casing even when the measurement connection pad is exposed to the outside. Therefore, it is not necessary to take measures against short circuits such as covering the measurement connection pads with an insulating film, and the number of manufacturing steps of the display device can be reduced.

第9の発明は、第5の発明の表示装置において、
上記表示パネルを収容する筐体をさらに備え、
上記FPCは、上記端子領域の端縁に接続されて上記筐体の外部に延出し、その延出先側が上記筐体の裏面側に位置するように折り曲げられ、
上記測定用接続パッドは、上記筐体の裏面側に向くように上記FPCの延出先側に設けられており、
上記筐体は金属で形成され、該筐体の電位は上記配線と同一レベルの電位に固定されている
ことを特徴とする。
A ninth invention is the display device of the fifth invention, wherein
A housing for housing the display panel;
The FPC is connected to the edge of the terminal region and extends to the outside of the casing, and is bent so that the extension destination side is located on the back side of the casing,
The connection pad for measurement is provided on the extension destination side of the FPC so as to face the back side of the housing,
The housing is made of metal, and the potential of the housing is fixed at the same level as the wiring.

この第9の発明では、測定用接続パッドが筐体の裏面側を向いているので、筐体以外の他の部品との短絡を防ぐことができる。さらに、筐体が金属からなり、その電位が一対の配線基板側検査端子間を電気的に接続する配線と同一レベルの電位に固定されているので、測定用接続パッドが外部に剥き出しの状態で筐体と短絡しても表示装置に電気的な悪影響はない。したがって、測定用接続パッドを絶縁膜で覆うなどの短絡対策を施さなくてもよく、表示装置の製造工数を減らすことができる。   In the ninth aspect of the invention, since the measurement connection pad faces the back side of the casing, it is possible to prevent a short circuit with other parts other than the casing. In addition, the housing is made of metal and its potential is fixed at the same level as the wiring that electrically connects the pair of wiring board side inspection terminals, so that the measurement connection pad is exposed to the outside. Even if it is short-circuited with the housing, there is no electrical adverse effect on the display device. Therefore, it is not necessary to take measures against short circuits such as covering the measurement connection pads with an insulating film, and the number of manufacturing steps of the display device can be reduced.

本発明によれば、ICチップ上のチップ側検査端子及び表示パネル上の第1検査端子が電気的に接続された接続構造と、FPC上の配線基板側検査端子及び表示パネル上の第2検査端子が電気的に接続された接続構造とを含む接続検査用パターンが構成されているので、一対の配線基板側検査端子にそれぞれ電気的に接続された測定用接続パッドを用いてこれら一対の検査基板側検査端子間の電気抵抗を測定することで、ICチップ上のチップ側検査端子及び表示パネル上の第1検査端子間の接続抵抗と、FPC上の配線基板側検査端子及び表示パネル上の第2検査端子間の接続抵抗とを一度に測定することができる。これにより、ICチップ及びFPCと表示パネルとの接続信頼性を一括して検査可能にし、検査効率を向上させると共に接続検査用パターンの構成を簡略化することができる。   According to the present invention, the connection structure in which the chip side inspection terminal on the IC chip and the first inspection terminal on the display panel are electrically connected, and the wiring board side inspection terminal on the FPC and the second inspection on the display panel are connected. Since the connection inspection pattern including the connection structure in which the terminals are electrically connected is configured, the pair of inspections are performed using the measurement connection pads respectively electrically connected to the pair of wiring board side inspection terminals. By measuring the electrical resistance between the board side inspection terminals, the connection resistance between the chip side inspection terminal on the IC chip and the first inspection terminal on the display panel, the wiring board side inspection terminal on the FPC, and the display panel The connection resistance between the second inspection terminals can be measured at a time. As a result, the connection reliability between the IC chip and the FPC and the display panel can be collectively inspected, the inspection efficiency can be improved, and the configuration of the connection inspection pattern can be simplified.

図1は、実施形態1に係る液晶表示装置を概略的に示す平面図である。FIG. 1 is a plan view schematically showing the liquid crystal display device according to the first embodiment. 図2は、実施形態1に係る液晶表示装置の分解斜視図である。FIG. 2 is an exploded perspective view of the liquid crystal display device according to the first embodiment. 図3は、液晶表示モジュールの構成を概略的に示す平面図である。FIG. 3 is a plan view schematically showing the configuration of the liquid crystal display module. 図4は、実施形態1に係る液晶表示装置の端子領域部分の構造を拡大して示す断面図である。FIG. 4 is an enlarged cross-sectional view illustrating the structure of the terminal region portion of the liquid crystal display device according to the first embodiment. 図5は、実施形態1に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 5 is a plan view schematically showing a main part of the liquid crystal display device according to the first embodiment. 図6は、実施形態1の変形例に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 6 is a plan view schematically showing a main part of a liquid crystal display device according to a modification of the first embodiment. 図7は、実施形態2に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 7 is a plan view schematically showing a main part of the liquid crystal display device according to the second embodiment. 図8は、実施形態2の変形例に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 8 is a plan view schematically showing a main part of a liquid crystal display device according to a modification of the second embodiment. 図9は、実施形態3に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 9 is a plan view schematically showing a main part of the liquid crystal display device according to the third embodiment. 図10は、その他の実施形態に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 10 is a plan view schematically showing a main part of a liquid crystal display device according to another embodiment. 図11は、その他の実施形態に係る液晶表示装置の要部を模式的に示す平面図である。FIG. 11 is a plan view schematically showing a main part of a liquid crystal display device according to another embodiment. 図12は、その他の実施形態に係る液晶表示装置の端子領域部分の構造を拡大して示す断面図である。FIG. 12 is an enlarged cross-sectional view showing a structure of a terminal region portion of a liquid crystal display device according to another embodiment.

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments.

《発明の実施形態1》
この実施形態1では、本発明に係る表示装置の一例として液晶表示装置Sについて説明する。図1は、液晶表示装置Sの概略構成を示す平面図である。図2は、液晶表示装置Sの分解斜視図である。図3は、液晶表示モジュールMの概略構成を示す平面図である。図4は、液晶表示装置Sの端子領域1a部分の構造を拡大して示す断面図である。
Embodiment 1 of the Invention
In the first embodiment, a liquid crystal display device S will be described as an example of a display device according to the present invention. FIG. 1 is a plan view showing a schematic configuration of the liquid crystal display device S. FIG. FIG. 2 is an exploded perspective view of the liquid crystal display device S. FIG. FIG. 3 is a plan view showing a schematic configuration of the liquid crystal display module M. FIG. FIG. 4 is an enlarged cross-sectional view showing the structure of the terminal region 1a portion of the liquid crystal display device S.

液晶表示装置Sは、図1及び図2に示すように、液晶表示モジュールMと、該モジュールMを構成する液晶表示パネルPを内部に収容する金属製の筐体7と、液晶表示パネルPの前面に配置されてその表示領域Dを露出させるように枠状に形成された金属製のベゼル5とを備えている。このベゼル5は、例えば上記筐体7にネジ止め等されることにより固定されている。また、筐体7の電位は不図示のグランド配線によってグランドレベルに固定されている。   As shown in FIGS. 1 and 2, the liquid crystal display device S includes a liquid crystal display module M, a metal casing 7 that houses the liquid crystal display panel P that constitutes the module M, and the liquid crystal display panel P. And a metal bezel 5 formed in a frame shape so as to be disposed on the front surface and to expose the display region D. For example, the bezel 5 is fixed to the housing 7 by screws or the like. The potential of the housing 7 is fixed to the ground level by a ground wiring (not shown).

上記液晶表示モジュールMは、液晶表示パネルPと、該液晶表示パネルPを構成する基板1上に直接実装されたドライバとして機能するICチップ21と、該ICチップ21に表示用信号を供給するためのFPC25とを備えるCOG実装構造のものである。   The liquid crystal display module M supplies a display signal to the liquid crystal display panel P, an IC chip 21 that functions as a driver mounted directly on the substrate 1 constituting the liquid crystal display panel P, and the IC chip 21. The COG mounting structure includes the FPC 25.

液晶表示パネルPは、図3に示すように、互いに対向するアクティブマトリクス基板1及び対向基板2との両外周縁部が枠状のシール材3によって接着されており、これら両基板1,2の間でシール材3の内側に液晶層4が封入された構造を有する。   In the liquid crystal display panel P, as shown in FIG. 3, both outer peripheral edges of the active matrix substrate 1 and the counter substrate 2 facing each other are bonded by a frame-shaped sealing material 3. The liquid crystal layer 4 is sealed inside the sealing material 3.

この液晶表示パネルPは、アクティブマトリクス基板1と対向基板2とが重なる領域であってシール材3の内側、つまり液晶層4が設けられた領域に画像表示を行う例えば矩形状の表示領域Dを有している。また、液晶表示パネルPは、表示領域Dの周囲に非表示領域である矩形枠状の額縁領域Fを有している。そして、この額縁領域Fの一辺側(図3で下側)には、アクティブマトリクス基板1が対向基板2から突出してその対向基板2側表面が露出した端子領域1aが設けられている。   The liquid crystal display panel P includes, for example, a rectangular display area D that displays an image in an area where the active matrix substrate 1 and the counter substrate 2 overlap and inside the sealing material 3, that is, an area where the liquid crystal layer 4 is provided. Have. Further, the liquid crystal display panel P has a frame region F having a rectangular frame shape that is a non-display region around the display region D. On one side (the lower side in FIG. 3) of the frame region F, there is provided a terminal region 1a in which the active matrix substrate 1 protrudes from the counter substrate 2 and the surface of the counter substrate 2 is exposed.

この端子領域1aには、表示領域D寄りに上記ICチップ21が実装され、且つ、該ICチップ21の外側に位置する端縁側にFPC25の一端部が接続されている。これらICチップ21及びFPC25は、図4に示すように、例えば絶縁性を有する接着材41中に導電粒子42が分散されてなるACF40を介して端子領域1aに接続されている。そして、FPC25は、筐体7の外部に延出し、その延出先側が筐体7の裏面側に回り込むように湾曲状に折り曲げられた状態とされている。   In the terminal area 1 a, the IC chip 21 is mounted near the display area D, and one end of the FPC 25 is connected to the edge side located outside the IC chip 21. As shown in FIG. 4, the IC chip 21 and the FPC 25 are connected to the terminal region 1a via an ACF 40 in which conductive particles 42 are dispersed in, for example, an insulating adhesive 41. The FPC 25 extends to the outside of the housing 7 and is bent into a curved shape so that the extending destination side wraps around the back surface side of the housing 7.

上記端子領域1aにおけるICチップ21及びFPC25との接続関係及び本実施形態の要部である接続検査用パターンを模式的に図5に示す。   FIG. 5 schematically shows a connection relation between the IC chip 21 and the FPC 25 in the terminal region 1a and a connection inspection pattern which is a main part of the present embodiment.

上記端子領域1aには、図5に示すように、FPC25に電気的に接続される複数の配線基板用端子15aと、ICチップ21に電気的に接続される複数のチップ用端子15b,15cとが設けられている。複数のチップ用端子15b,15cは、出力端子15b及び入力端子15cをそれぞれ複数含んでいる。これら複数の配線基板用端子15a、複数の出力端子15b及び複数の入力端子15cは、それぞれの群が端子領域1aの突出方向(図5で上下方向)に間隔をあけて当該領域1aの端縁に沿って整列されている。なお、図5中では一例として各端子15a,15b,15cが一列に並ぶ様子を示したが、これら各端子15a,15b,15cは例えば千鳥状等に配置されて多段に複数列並んでいてもよい。   As shown in FIG. 5, the terminal region 1a includes a plurality of wiring board terminals 15a electrically connected to the FPC 25, and a plurality of chip terminals 15b and 15c electrically connected to the IC chip 21. Is provided. The plurality of chip terminals 15b and 15c include a plurality of output terminals 15b and a plurality of input terminals 15c, respectively. The plurality of wiring board terminals 15a, the plurality of output terminals 15b, and the plurality of input terminals 15c are separated from each other in the protruding direction (vertical direction in FIG. 5) of the terminal region 1a. Are aligned along. In FIG. 5, as an example, the terminals 15a, 15b, and 15c are shown arranged in a line. However, the terminals 15a, 15b, and 15c may be arranged in a staggered manner and arranged in multiple rows. Good.

そして、上記配線基板用端子15aと出力端子15bとは、端子領域1a上で配線13を介して電気的に接続されている。図5中では配線基板用端子15aと出力端子15bとが一対一で接続された様子を示したが、FPC25(後述する配線基板接続端子26a)との接続抵抗を下げるために1つの出力端子15bに対して複数の配線基板用端子15aが設けられていてもよく、2つ以上の異なる出力端子15bに対して共通の配線基板用端子15aが接続されていても構わない。   The wiring board terminal 15a and the output terminal 15b are electrically connected via the wiring 13 on the terminal region 1a. FIG. 5 shows a state in which the wiring board terminals 15a and the output terminals 15b are connected in a one-to-one relationship, but one output terminal 15b is used to reduce the connection resistance with the FPC 25 (wiring board connection terminal 26a described later). A plurality of wiring board terminals 15a may be provided, and a common wiring board terminal 15a may be connected to two or more different output terminals 15b.

各配線13は、図4に示すように、アクティブマトリクス基板1上に設けられて絶縁膜18によって覆われており、該絶縁膜18に形成されたコンタクトホール18aを介して、当該配線13の一端部(図4で左側端部)が配線基板用端子15aに、当該配線13の他端部(図4で右側端部)がチップ用端子15bにそれぞれ接続されている。   As shown in FIG. 4, each wiring 13 is provided on the active matrix substrate 1 and covered with an insulating film 18, and one end of the wiring 13 is connected via a contact hole 18 a formed in the insulating film 18. (The left end portion in FIG. 4) is connected to the wiring board terminal 15a, and the other end portion (right end portion in FIG. 4) of the wiring 13 is connected to the chip terminal 15b.

また、上記各入力端子15cは、表示領域D上に設けられた複数の表示用配線(不図示)からそれぞれ端子領域1aに引き出された引出配線11に接続されている。各引出配線11は、上記配線13と同様に絶縁膜18によって覆われており、該絶縁膜18に形成されたコンタクトホール18bを介して当該配線11の引き出し先端部(図4で左側端部)が入力端子15cに接続されている。   Each of the input terminals 15c is connected to a lead wire 11 that is led out to the terminal region 1a from a plurality of display wires (not shown) provided on the display region D. Each lead-out wiring 11 is covered with an insulating film 18 similarly to the above-described wiring 13, and a leading end of the wiring 11 through the contact hole 18 b formed in the insulating film 18 (left end in FIG. 4). Is connected to the input terminal 15c.

端子領域1aにはさらに、上記配線基板用端子15a、チップ用端子15b,15c及び配線13に加えて、図5に示すように、ICチップ21に電気的に接続される一対の電気抵抗測定用の出力側第1検査端子16a,16bと、FPC25に電気的に接続される一対の電気抵抗測定用の第2検査端子17a,17bとが設けられている。本実施形態では、これら一対の出力側第1検査端子16a,16b及び第2検査端子17a,17bが2組ずつ設けられている。   In addition to the wiring board terminal 15a, chip terminals 15b and 15c, and the wiring 13, the terminal region 1a is further connected to the IC chip 21 as shown in FIG. Output side first inspection terminals 16a and 16b, and a pair of second inspection terminals 17a and 17b for electrical resistance measurement, which are electrically connected to the FPC 25, are provided. In the present embodiment, two pairs of the output side first inspection terminals 16a and 16b and the second inspection terminals 17a and 17b are provided.

一対の出力側第1検査端子16a,16bは2組ともに、上記複数の出力端子15bがなす列の両端位置に分けて設けられ、各組の出力側第1検査端子16a,16bは出力端子15bがなす列の延長上に隣り合って配置されている。また、一対の第2検査端子17a,17bも2組ともに、上記複数の配線基板用端子15aがなす列の両端位置に分けて設けられ、各組の第2検査端子17a,17bは配線基板用端子15aがなす列の延長上に隣り合って配置されている。   Two pairs of output side first inspection terminals 16a and 16b are provided separately at both ends of the row formed by the plurality of output terminals 15b, and the output side first inspection terminals 16a and 16b of each group are output terminals 15b. Are arranged next to each other on the extension of the row formed by In addition, two pairs of second inspection terminals 17a and 17b are also provided separately at both end positions of the row formed by the plurality of wiring board terminals 15a, and the second inspection terminals 17a and 17b of each group are for the wiring board. The terminals 15a are arranged adjacent to each other on the extension of the row.

これら出力側第1検査端子16a,16bと第2検査端子17a,17bとは、一対一で対応するように配設されており、端子領域1a上で1組ずつ検査配線14を介して電気的に接続されている。出力側第1検査端子16a,16b及び第2検査端子17a,17bと検査配線14とは、上記配線基板用端子15a及び出力端子15bと配線13との接続構造と同様な構造で接続されている。すなわち、検査配線14が絶縁膜18によって覆われており、該絶縁膜18に形成されたコンタクトホール18aを介して、当該検査配線14の一端部が出力側第1検査端子16a,16bに、当該検査配線14の他端部が第2検査端子17a,17bにそれぞれ接続されている。   The first inspection terminals 16a and 16b on the output side and the second inspection terminals 17a and 17b are arranged so as to correspond to each other one by one and are electrically connected to each other via the inspection wiring 14 on the terminal region 1a. It is connected to the. The output side first inspection terminals 16a and 16b and the second inspection terminals 17a and 17b and the inspection wiring 14 are connected by the same structure as the connection structure of the wiring board terminal 15a and the output terminal 15b and the wiring 13. . That is, the inspection wiring 14 is covered with the insulating film 18, and one end of the inspection wiring 14 is connected to the output side first inspection terminals 16 a and 16 b through the contact hole 18 a formed in the insulating film 18. The other end of the inspection wiring 14 is connected to the second inspection terminals 17a and 17b.

ICチップ21は、各チップ用端子15b,15cの個々に対応する複数のチップ接続端子22a,22bを有している。これら複数のチップ接続端子22a,22bは、上記出力端子15bに対応するチップ入力端子22aと上記入力端子15cに対応するチップ出力端子22bとをそれぞれ複数含んでいる。これら複数のチップ入力端子22a及び複数のチップ出力端子22bは、それぞれの群がICチップ21の幅方向(図5で上下方向)に間隔をあけて端子領域1aの端縁に沿って整列している。   The IC chip 21 has a plurality of chip connection terminals 22a and 22b corresponding to the respective chip terminals 15b and 15c. The plurality of chip connection terminals 22a and 22b include a plurality of chip input terminals 22a corresponding to the output terminals 15b and a plurality of chip output terminals 22b corresponding to the input terminals 15c. The plurality of chip input terminals 22a and the plurality of chip output terminals 22b are arranged in groups along the edge of the terminal region 1a at intervals in the width direction (vertical direction in FIG. 5) of the IC chip 21. Yes.

なお、上記複数のチップ接続端子は、これら端子領域1aに沿って整列する端子15b,15cだけでなく、ICチップ21の幅方向(図5の上下方向)に並ぶ入力端子や出力端子を含んでいてもよい。   The plurality of chip connection terminals include not only terminals 15b and 15c aligned along the terminal region 1a but also input terminals and output terminals arranged in the width direction of IC chip 21 (vertical direction in FIG. 5). May be.

ICチップ21にはさらに、チップ接続端子22a,22bの他に、上記各出力側第1検査端子16a,16bの個々に対応する一対の電気抵抗測定用のチップ入力側検査端子23a,23bが2組設けられている。これら2組のチップ入力側検査端子23a,23bのうち一の組における一対のチップ入力側検査端子23a,23bはICチップ21内において他の組の隣接するチップ入力側検査端子23a,23bに検査配線24aを介して電気的に接続されている。   In addition to the chip connection terminals 22a and 22b, the IC chip 21 further includes two pairs of chip input side inspection terminals 23a and 23b for measuring electrical resistance corresponding to the output side first inspection terminals 16a and 16b. A set is provided. Of these two sets of chip input side inspection terminals 23a, 23b, a pair of chip input side inspection terminals 23a, 23b in one set is inspected in the IC chip 21 to other sets of adjacent chip input side inspection terminals 23a, 23b. It is electrically connected via the wiring 24a.

そして、各チップ接続端子22a,22bは対応するチップ用端子15b,15cに、各チップ入力側検査端子23a,23bは対応する出力側第1検査端子16a,16bに、ACF40中の導電粒子42を介してそれぞれ電気的に接続されている(図4参照)。   The chip connection terminals 22a and 22b are connected to the corresponding chip terminals 15b and 15c, and the chip input side inspection terminals 23a and 23b are connected to the corresponding output side first inspection terminals 16a and 16b. Are electrically connected to each other (see FIG. 4).

なお、本実施形態では、隣接するチップ入力側検査端子23a,23b同士がICチップ21内において検査配線24aを介して接続されているとしたが、当該隣接するチップ入力側検査端子23a,23bは、ICチップ21の表面(例えば底面)に形成された検査配線24aを介して電気的に接続されていても構わない。   In this embodiment, the adjacent chip input side inspection terminals 23a and 23b are connected to each other via the inspection wiring 24a in the IC chip 21, but the adjacent chip input side inspection terminals 23a and 23b are connected to each other. The IC chip 21 may be electrically connected via the inspection wiring 24a formed on the surface (for example, the bottom surface).

一方、FPC25は、各配線基板用端子15aの個々に対応する複数の配線基板接続端子26aを有している。これら複数の配線基板接続端子26aは、端子領域1aの端縁に沿って整列されており、FPC25に設けられた配線29を介して外部回路(不図示)に電気的に接続されている。   On the other hand, the FPC 25 has a plurality of wiring board connection terminals 26a corresponding to the respective wiring board terminals 15a. The plurality of wiring board connection terminals 26 a are aligned along the edge of the terminal region 1 a and are electrically connected to an external circuit (not shown) via the wiring 29 provided in the FPC 25.

FPC25にはさらに、配線基板接続端子26aの他に、上記各第2検査端子17a,17bの個々に対応する一対の電気抵抗測定用の配線基板側検査端子27a,27bが2組と、該各配線基板側検査端子27a,27b、上記各検査端子16a,16b,17a,17b,23a,23b及び検査配線14,24を含む接続検査用パターンにおける電気抵抗を測定するための一対の測定用接続パッド28及びグランドパッド36とが設けられている。   In addition to the wiring board connection terminal 26a, the FPC 25 further includes two sets of wiring board side inspection terminals 27a and 27b for measuring electrical resistance corresponding to each of the second inspection terminals 17a and 17b. A pair of measurement connection pads for measuring electrical resistance in a connection test pattern including the wiring board side test terminals 27a and 27b, the test terminals 16a, 16b, 17a, 17b, 23a and 23b, and the test wirings 14 and 24. 28 and a ground pad 36 are provided.

上記2組の配線基板側検査端子27a,27bのうち配線基板接続端子26aがなす列の内側に位置する一の組における配線基板側検査端子27a,27b同士はFPC25上において検査配線30を介して電気的に接続されている。この検査配線30には、グランド配線35が接続されており、その電位がグランドレベルに固定されている。これにより、検査配線30を含む接続検査用パターンの配線14,24,30,31が浮遊ラインになることを回避して、FPC25及びICチップ21を介して液晶表示パネルPに供給される表示用信号へのEMIやESDなどの悪影響を抑えることができる。グランド配線35は、上記グランドパッド36に接続されており、さらに、配線基板接続端子26a、配線基板用端子15a、配線13及びチップ用端子15bを介してICチップ21にも電気的に接続されている。   Among the two sets of wiring board side inspection terminals 27a and 27b, the wiring board side inspection terminals 27a and 27b in one set located inside the row formed by the wiring board connection terminals 26a are connected to each other via the inspection wiring 30 on the FPC 25. Electrically connected. A ground wiring 35 is connected to the inspection wiring 30 and its potential is fixed at the ground level. Thereby, the wirings 14, 24, 30, 31 of the connection inspection pattern including the inspection wiring 30 are prevented from becoming floating lines, and the display is supplied to the liquid crystal display panel P via the FPC 25 and the IC chip 21. It is possible to suppress adverse effects such as EMI and ESD on the signal. The ground wiring 35 is connected to the ground pad 36 and is also electrically connected to the IC chip 21 via the wiring board connection terminal 26a, the wiring board terminal 15a, the wiring 13 and the chip terminal 15b. Yes.

また、上記一の組の配線基板側検査端子27a,27bのチップ外側に位置する他の組における各配線基板側検査端子27a,27bは、FPC25上でリード配線31を介して別々の測定用接続パッド28に電気的に接続されている。各測定用接続パッド28は、図4に示すように、筐体7の裏面側を向くようにFPC25の延出先側に形成されて、筐体7以外の他の部品との短絡を防ぐ構成を採っており、外部にむき出しの状態となっている。これら各測定用接続パッド28は、グランド配線35に電気的に接続されて、その電位がグランドレベルに固定されているので、外部にむき出しの状態で同電位にある金属製の筐体7と短絡しても液晶表示装置Sに電気的な悪影響はない。   Further, each of the wiring board side inspection terminals 27a and 27b in the other group located outside the chip of the one set of wiring board side inspection terminals 27a and 27b is connected to a separate measurement connection via the lead wiring 31 on the FPC 25. It is electrically connected to the pad 28. As shown in FIG. 4, each measurement connection pad 28 is formed on the extending side of the FPC 25 so as to face the rear surface side of the housing 7, and has a configuration that prevents short-circuiting with other parts other than the housing 7. It is taken and exposed to the outside. Since each of these measurement connection pads 28 is electrically connected to the ground wiring 35 and its potential is fixed at the ground level, it is short-circuited to the metal casing 7 that is at the same potential in a bare state. However, there is no electrical adverse effect on the liquid crystal display device S.

このように、本実施形態の液晶表示モジュールMには、ICチップ21上のチップ入力側検査端子23a,23b及び端子領域1a上の第1検査端子16a,16bとが電気的に接続された接続構造と、FPC25上の配線基板側検査端子27a,27b及び液晶表示パネルP上の第2検査端子17a,17bとが電気的に接続された接続構造とを4つずつ有し、これら各接続構造における電気抵抗を測定するための一対の測定用接続パッド28とを備えた接続検査パターンが構成されている。   As described above, the liquid crystal display module M of the present embodiment has a connection in which the chip input side inspection terminals 23a and 23b on the IC chip 21 and the first inspection terminals 16a and 16b on the terminal region 1a are electrically connected. And four connection structures in which the wiring board side inspection terminals 27a and 27b on the FPC 25 and the second inspection terminals 17a and 17b on the liquid crystal display panel P are electrically connected. A connection inspection pattern including a pair of measurement connection pads 28 for measuring the electrical resistance is formed.

上記構成の液晶表示装置Sを製造する場合には、液晶表示パネルPの端子領域1aにACF40を介してICチップ21及びFPC25を公知のツールを用いて加熱圧着によりそれぞれ接続することで液晶表示モジュールMを構成した後に、これらICチップ21及びFPC25の液晶表示パネルPに対する接続抵抗検査を行う。   In the case of manufacturing the liquid crystal display device S having the above-described configuration, the IC chip 21 and the FPC 25 are connected to the terminal region 1a of the liquid crystal display panel P through the ACF 40 by thermocompression bonding using a known tool. After configuring M, the connection resistance inspection of the IC chip 21 and the FPC 25 with respect to the liquid crystal display panel P is performed.

接続抵抗検査では、公知の電気抵抗測定器を用いて、一対の測定用接続パッド28のうち一方の測定用接続パッド28とグランドパッド36との間の電気抵抗、及び他方の測定用接続パッド28とグランドパッド36との間の電気抵抗をそれぞれ測定することにより、配線基板側検査端子27a,27bの4箇所分の接続抵抗とチップ入力側検査端子23a,23bの4箇所分の接続抵抗と検査配線14,24,30及びリード配線31の配線抵抗との和が測定される。   In the connection resistance test, a known electrical resistance measuring device is used to measure the electrical resistance between one measurement connection pad 28 and the ground pad 36 of the pair of measurement connection pads 28 and the other measurement connection pad 28. By measuring the electric resistance between the wiring board side inspection terminals 27a and 27b and the connection resistances of the four chip input side inspection terminals 23a and 23b and the inspection resistances, respectively, The sum of the wiring resistances of the wirings 14, 24, 30 and the lead wiring 31 is measured.

このとき、所定の電気抵抗値よりも高い電気抵抗値が測定された場合は、ICチップ21及びFPC25のいずれかで接続不良が生じていると判断し、その接続不良箇所を特定するための検査工程に液晶表示モジュールMを投入する。他方、所定の電気抵抗値以下の電気抵抗値が測定された場合には、ICチップ21及びFPC25の両方ともに液晶表示パネルPに良好且つ確実に接続されていると判断し、その後に液晶表示モジュールMと筐体7及びベゼル5とを組み合わせて液晶表示装置Sが完成される。   At this time, if an electrical resistance value higher than a predetermined electrical resistance value is measured, it is determined that a connection failure has occurred in either the IC chip 21 or the FPC 25, and an inspection for specifying the connection failure portion is performed. The liquid crystal display module M is introduced into the process. On the other hand, when an electrical resistance value equal to or lower than a predetermined electrical resistance value is measured, it is determined that both the IC chip 21 and the FPC 25 are connected to the liquid crystal display panel P in a good and reliable manner, and thereafter the liquid crystal display module The liquid crystal display device S is completed by combining M with the casing 7 and the bezel 5.

−実施形態1の効果−
この実施形態1によると、ICチップ21上のチップ入力側検査端子23a,23b及び端子領域1a上の第1検査端子16a,16b間の接続抵抗と、FPC25上の配線基板側検査端子27a,27b及び端子領域1a上の第2検査端子17a,17b間の接続抵抗とを一度に測定することができる。これにより、ICチップ21及びFPC25と液晶表示パネルPとの接続信頼性を一括して検査することを可能にして検査効率を向上させることができ、且つ接続検査用パターンの構成を簡略化することができる。
-Effect of Embodiment 1-
According to the first embodiment, the connection resistance between the chip input side inspection terminals 23a and 23b on the IC chip 21 and the first inspection terminals 16a and 16b on the terminal region 1a, and the wiring board side inspection terminals 27a and 27b on the FPC 25. In addition, the connection resistance between the second inspection terminals 17a and 17b on the terminal region 1a can be measured at a time. Thereby, it is possible to collectively inspect the connection reliability between the IC chip 21 and the FPC 25 and the liquid crystal display panel P, thereby improving the inspection efficiency and simplifying the configuration of the connection inspection pattern. Can do.

しかも、本実施形態では、一対のチップ入力側検査端子23a,23b及び配線基板側検査端子27a,27bが2組ずつ設けられているので、これら両検査端子23a,23b,27a,27bが1組ずつのみ設けられている場合に比べて、検査する接続構造箇所が多い分だけ検査精度を高めることができ、液晶表示パネルPに対するICチップ21又はFPC25の接続不良を確実に検出することができる。   In addition, in this embodiment, since two pairs of the chip input side inspection terminals 23a and 23b and the wiring board side inspection terminals 27a and 27b are provided, one set of these inspection terminals 23a, 23b, 27a and 27b. Compared with the case where only one is provided, the inspection accuracy can be increased by the amount of connection structure portions to be inspected, and the connection failure of the IC chip 21 or the FPC 25 to the liquid crystal display panel P can be reliably detected.

また、FPC25上に測定用接続パッド28及びグランドパッド36を設けているので、画像表示の状態を検査するいわゆる点灯検査と併せて上記接続抵抗検査を実施することができ、検査工程の効率化を図ることができる。   Further, since the measurement connection pad 28 and the ground pad 36 are provided on the FPC 25, the connection resistance inspection can be performed together with the so-called lighting inspection for inspecting the state of the image display, and the inspection process can be made more efficient. Can be planned.

《実施形態1の変形例》
図6は、この変形例に係る接続検査用パターンを模式的に示す平面図である。
<< Modification of Embodiment 1 >>
FIG. 6 is a plan view schematically showing a connection inspection pattern according to this modification.

本変形例では、図6に示すように、上記実施形態1の出力側第1検査端子16a,16bに加えてさらに一対の入力側第1検査端子16a,16bが2組設けられている。これら入力側第1検査端子16a,16bは2組ともに入力端子15cがなす列の延長上に隣り合って配置されている。これら2組の入力側第1検査端子16a,16bのうち一の組における各入力側第1検査端子16a,16bは他の組の隣接する入力側第1検査端子16a,16bに端子領域1aに設けられた検査配線19を介して電気的に接続されている。   In this modification, as shown in FIG. 6, in addition to the output side first inspection terminals 16a and 16b of the first embodiment, two pairs of input side first inspection terminals 16a and 16b are further provided. Two sets of these input side first inspection terminals 16a and 16b are arranged adjacent to each other on the extension of the row formed by the input terminal 15c. Of these two sets of input side first inspection terminals 16a, 16b, each input side first inspection terminal 16a, 16b in one set is connected to the other input side first inspection terminals 16a, 16b in the terminal region 1a. It is electrically connected via the provided inspection wiring 19.

また、ICチップ21にも、上記実施形態1のチップ入力側検査端子23a,23bに加えてさらに一対のチップ出力側検査端子23a,23bが2組設けられている。これらチップ出力側検査端子23a,23bは、各入力側第1検査端子16a,16bに対応する位置に設けられ、それぞれ対応する入力側第1検査端子16a,16bにACF40中の導電粒子42を介して電気的に接続されている。   Further, the IC chip 21 is further provided with two pairs of chip output side inspection terminals 23a and 23b in addition to the chip input side inspection terminals 23a and 23b of the first embodiment. These chip output side inspection terminals 23a and 23b are provided at positions corresponding to the respective input side first inspection terminals 16a and 16b, and the corresponding input side first inspection terminals 16a and 16b are respectively connected via the conductive particles 42 in the ACF 40. Are electrically connected.

そして、上記実施形態1では、隣接するチップ入力側検査端子23a,23b同士が検査配線24aを介して接続されているとしたが、本変形例では、各チップ入力側検査端子23a,23bは対応するチップ出力側検査端子23a,23bにICチップ21内において一対一で検査配線24bを介して電気的に接続されている。   In the first embodiment, the adjacent chip input side inspection terminals 23a and 23b are connected to each other via the inspection wiring 24a. However, in the present modification, each of the chip input side inspection terminals 23a and 23b corresponds. The chip output side inspection terminals 23a and 23b are electrically connected in a one-to-one manner within the IC chip 21 via the inspection wiring 24b.

−実施形態1の変形例の効果−
この変形例によると、ICチップ21の四隅部分での接続検査を行うことができるので、端子領域1aの突出方向(図6で上下方向)への傾斜などによる端子領域1aに対するICチップ21の接続不良をも正確に検出することができ、接続抵抗検査における不良検出の精度を高めることができる。またその他には、上記実施形態1と同様な効果が得られる。
−Effect of Modification of Embodiment 1−
According to this modification, since the connection inspection can be performed at the four corners of the IC chip 21, the connection of the IC chip 21 to the terminal region 1a due to the inclination of the terminal region 1a in the protruding direction (vertical direction in FIG. 6) or the like. Defects can be detected accurately, and the accuracy of defect detection in connection resistance inspection can be increased. In addition, the same effects as those of the first embodiment can be obtained.

《発明の実施形態2》
図7は、この実施形態2に係る接続検査用パターンを模式的に示す平面図である。なお、以降の各実施形態では、接続検査用パターンの構成が上記実施形態1と異なる他は液晶表示装置Sについて上記実施形態1と同様に構成されているので、構成の異なる接続検査用パターンについてのみ説明し、同一の構成箇所は図1〜図5に基づく上記実施形態1の説明に譲ることにして、その詳細な説明を省略する。
<< Embodiment 2 of the Invention >>
FIG. 7 is a plan view schematically showing a connection inspection pattern according to the second embodiment. In each of the following embodiments, the configuration of the connection test pattern is the same as that of the first embodiment except for the configuration of the liquid crystal display device S except for the configuration of the connection test pattern. Only the same components will be described in the description of the first embodiment based on FIGS. 1 to 5, and the detailed description thereof will be omitted.

上記実施形態1では、一対の出力側第1検査端子16a,16b及び一対の第2検査端子17a,17bが2組ずつ設けられ、これに対応して一対のチップ入力側検査端子23a,23b及び一対の配線基板側検査端子27a,27bも2組ずつ設けられているとしたが、本実施形態では、図7に示すように、一対の出力側第1検査端子16a,16b及び一対の第2検査端子17a,17bが1組ずつのみ設けられ、これに対応して一対のチップ入力側検査端子23a,23b及び一対の配線基板側検査端子27a,27bも1組ずつのみ設けられている。   In the first embodiment, two pairs of output side first inspection terminals 16a, 16b and a pair of second inspection terminals 17a, 17b are provided, and a pair of chip input side inspection terminals 23a, 23b and Although two pairs of wiring board side inspection terminals 27a and 27b are also provided, in this embodiment, as shown in FIG. 7, a pair of output side first inspection terminals 16a and 16b and a pair of second inspection terminals are provided. Only one pair of inspection terminals 17a and 17b is provided, and correspondingly, a pair of chip input side inspection terminals 23a and 23b and a pair of wiring board side inspection terminals 27a and 27b are also provided.

上記一対の出力側第1検査端子16a,16bは出力端子15bがなす列の両端位置に、一対の第2検査端子17a,17bは配線基板接続端子26aがなす列の両端位置に、一対のチップ入力側検査端子23a,23bはチップ入力端子22aがなす列の両端位置に、一対の配線基板側検査端子27a,27bは配線基板接続端子26aがなす列の両端位置にそれぞれ分けて配設されている。   The pair of first output terminals 16a and 16b on the output side are positioned at both ends of the row formed by the output terminal 15b, and the pair of second test terminals 17a and 17b are positioned at both ends of the row formed by the wiring board connection terminal 26a. The input side inspection terminals 23a and 23b are arranged separately at both end positions of the row formed by the chip input terminals 22a, and the pair of wiring board side inspection terminals 27a and 27b are arranged separately at both end positions of the row formed by the wiring board connection terminals 26a. Yes.

そして、一対のチップ入力側検査端子23a,23bは、ICチップ21内で検査配線24cを介して互いに電気的に接続されている。この検査配線24cは、チップ接続端子22a、出力端子15b、配線13、配線基板用端子15a及び配線基板接続端子26aを介してグランド配線35に電気的に接続されており、その電位がグランドレベルに固定されている。   The pair of chip input side inspection terminals 23a and 23b are electrically connected to each other through the inspection wiring 24c in the IC chip 21. The inspection wiring 24c is electrically connected to the ground wiring 35 through the chip connection terminal 22a, the output terminal 15b, the wiring 13, the wiring board terminal 15a, and the wiring board connection terminal 26a, and the potential thereof is at the ground level. It is fixed.

なお、本実施形態では、一対のチップ入力側検査端子23a,23bがICチップ21内で互いに接続されているとしたが、当該一対のチップ入力側検査端子23a,23bは、ICチップ21の表面(例えば底面)に形成された検査配線24cを介して電気的に接続されていても構わない。   In the present embodiment, the pair of chip input side inspection terminals 23 a and 23 b are connected to each other in the IC chip 21, but the pair of chip input side inspection terminals 23 a and 23 b are connected to the surface of the IC chip 21. It may be electrically connected via an inspection wiring 24c formed on (for example, the bottom surface).

−実施形態2の効果−
この実施形態2によると、一対のチップ入力側検査端子23a,23b及び配線基板側検査端子27a,27bが1組ずつのみ設けられているので、これら両検査端子23a,23b,27a,27bが複数組設けられている場合に比べて、検査端子が少ない分だけ接続検査用パターンの構成を簡略化することができ、ひいてはICチップ21及びFPC25の端子領域1aに対する接続構造を簡素化し且つ小型化することができる。
-Effect of Embodiment 2-
According to the second embodiment, only one pair of the chip input side inspection terminals 23a and 23b and the wiring board side inspection terminals 27a and 27b is provided, so that a plurality of these inspection terminals 23a, 23b, 27a and 27b are provided. Compared with the case where the set is provided, the configuration of the connection inspection pattern can be simplified by the amount of inspection terminals, and the connection structure of the IC chip 21 and the FPC 25 to the terminal region 1a is simplified and reduced in size. be able to.

《実施形態2の変形例》
図8は、この変形例に係る接続検査用パターンを模式的に示す平面図である。
<< Modification of Embodiment 2 >>
FIG. 8 is a plan view schematically showing a connection inspection pattern according to this modification.

本変形例では、図8に示すように、上記実施形態2の出力側第1検査端子16a,16bに加えてさらに一対の入力側第1検査端子16a,16bが1組設けられている。一対の入力側第1検査端子16a,16bは入力端子15cがなす列の両端位置に分けて設けられ、その列の延長上に配置されている。そして、これら一対の入力側第1検査端子16a,16bは、端子領域1aに設けられた検査配線20を介して互いに電気的に接続されている。この検査配線20は、入力端子15c,チップ出力端子22b、配線24d、チップ入力端子22a、出力端子15b、配線13、配線基板用端子15a及び配線基板接続端子26aを介してグランド配線35に電気的に接続されており、その電位がグランドレベルに固定されている。   In this modification, as shown in FIG. 8, in addition to the output side first inspection terminals 16a and 16b of the second embodiment, a pair of input side first inspection terminals 16a and 16b is further provided. The pair of input side first inspection terminals 16a and 16b are provided separately at both end positions of the row formed by the input terminal 15c, and are arranged on the extension of the row. The pair of input side first inspection terminals 16a and 16b are electrically connected to each other via the inspection wiring 20 provided in the terminal region 1a. The inspection wiring 20 is electrically connected to the ground wiring 35 through the input terminal 15c, the chip output terminal 22b, the wiring 24d, the chip input terminal 22a, the output terminal 15b, the wiring 13, the wiring board terminal 15a, and the wiring board connection terminal 26a. The potential is fixed at the ground level.

また、ICチップ21にも、上記実施形態1のチップ入力側検査端子23a,23bに加えてさらに一対のチップ出力側検査端子23a,23bが1組設けられている。これらチップ出力側検査端子23a,23bは、各入力側第1検査端子16a,16bに対応する位置に設けられ、それぞれ対応する入力側第1検査端子16a,16bにACF40中の導電粒子42を介して電気的に接続されている。   In addition to the chip input side inspection terminals 23a and 23b of the first embodiment, the IC chip 21 is further provided with a pair of chip output side inspection terminals 23a and 23b. These chip output side inspection terminals 23a and 23b are provided at positions corresponding to the respective input side first inspection terminals 16a and 16b, and the corresponding input side first inspection terminals 16a and 16b are respectively connected via the conductive particles 42 in the ACF 40. Are electrically connected.

そして、上記実施形態2では、一対のチップ入力側検査端子23a,23b同士が検査配線24cを介して接続されているとしたが、本変形例では、各チップ入力側検査端子23a,23bは対応するチップ出力側検査端子23a,23bにICチップ21内において一対一で検査配線24bを介して電気的に接続されている。   In the second embodiment, the pair of chip input side inspection terminals 23a and 23b are connected to each other via the inspection wiring 24c. However, in this modification, each of the chip input side inspection terminals 23a and 23b corresponds. The chip output side inspection terminals 23a and 23b are electrically connected in a one-to-one manner within the IC chip 21 via the inspection wiring 24b.

−実施形態2の変形例の効果−
この変形例によると、ICチップ21の四隅部分での接続検査を行うことができるので、端子領域1aの突出方向(図8で上下方向)への傾斜などによる端子領域1aに対するICチップ21の接続不良をも正確に検出することができ、接続抵抗検査における不良検出の精度を高めることができる。またその他には、上記実施形態2と同様な効果が得られる。
−Effect of Modification of Embodiment 2−
According to this modification, since the connection inspection can be performed at the four corners of the IC chip 21, the connection of the IC chip 21 to the terminal region 1a due to the inclination of the terminal region 1a in the protruding direction (vertical direction in FIG. 8) or the like. Defects can be detected accurately, and the accuracy of defect detection in connection resistance inspection can be increased. In addition, the same effects as those of the second embodiment can be obtained.

《発明の実施形態3》
図9は、この実施形態3に係る接続検査用パターンを模式的に示す平面図である。
<< Embodiment 3 of the Invention >>
FIG. 9 is a plan view schematically showing a connection inspection pattern according to the third embodiment.

上記実施形態1及び2では、FPC25上に一対の測定用接続パッド28及びグランドパッド36が設けられているとしたが、本実施形態では、図9に示すように、FPC25とは別個の回路基板50上に一対の測定用接続パッド53及びグランドパッド55が設けられた構成となっている。   In the first and second embodiments, the pair of measurement connection pads 28 and the ground pad 36 are provided on the FPC 25. However, in the present embodiment, as shown in FIG. 9, a circuit board separate from the FPC 25 is provided. A pair of measurement connection pads 53 and a ground pad 55 are provided on 50.

FPC25の液晶表示パネルP接続側とは反対の延出側先端部には、2組の配線基板側検査端子27a,27bのうち配線基板接続端子26aがなす列の両最外位置に配置された各配線基板側検査端子27a,27bが配線29を介してそれぞれ接続された一対の配線基板接続端子27c及びグランド配線35が接続された配線基板接続端子27cが設けられている。そして、これら各配線基板接続端子27cが設けられたFPC25の端部が回路基板50上のコネクタ51に接続されていることによって、当該各配線基板接続端子27cはコネクタ51内の各端子52を介して回路基板50上に設けられた各測定用接続パッド53及びグランドパッド55に接続されている。   The front end portion of the FPC 25 opposite to the connection side of the liquid crystal display panel P is disposed at the outermost positions in the row formed by the wiring board connection terminals 26a of the two sets of wiring board side inspection terminals 27a and 27b. A pair of wiring board connection terminals 27 c to which the respective wiring board side inspection terminals 27 a and 27 b are connected via the wiring 29 and a wiring board connection terminal 27 c to which the ground wiring 35 is connected are provided. The end portions of the FPC 25 provided with these wiring board connection terminals 27 c are connected to the connectors 51 on the circuit board 50, so that the wiring board connection terminals 27 c are connected to the terminals 52 in the connector 51. The measurement connection pads 53 and the ground pads 55 provided on the circuit board 50 are connected to each other.

−実施形態3の効果−
この実施形態3によると、ICチップ21及びFPC25の液晶表示パネルPに対する接続信頼性の検査と同時に、回路基板50とFPC25との接続信頼性をもまとめて検査することができ、検査工程の効率化を図ることができる。
-Effect of Embodiment 3-
According to the third embodiment, the connection reliability between the circuit board 50 and the FPC 25 can be inspected together with the inspection of the connection reliability of the IC chip 21 and the FPC 25 with respect to the liquid crystal display panel P. Can be achieved.

《その他の実施形態》
図10及び図11は、その他の実施形態に係る接続検査用パターンを模式的に示す平面図である。
<< Other Embodiments >>
10 and 11 are plan views schematically showing connection inspection patterns according to other embodiments.

上記実施形態1〜3及びその変形例では、ICチップのパネル端縁に沿った両端側及びFPCのパネル端縁に沿った両端側に検査端子23a,23b,27a,27bが設けられて接続検査用パターンが引き回されている構成について説明したが、本発明はこれに限らない。例えば、その他の実施形態として、図10及び図11に示すように、ICチップ21のパネル端縁に沿った片側及びFPC25のパネル端縁に沿った片側にだけ検査端子23a,23b,27a,27bが設けられて接続検査用パターンが引き回されている構成であってもよい。   In the first to third embodiments and the modifications thereof, the inspection terminals 23a, 23b, 27a, and 27b are provided on both end sides along the panel edge of the IC chip and on both end sides along the panel edge of the FPC, and connection inspection is performed. Although the configuration in which the use pattern is routed has been described, the present invention is not limited to this. For example, as another embodiment, as shown in FIGS. 10 and 11, the inspection terminals 23a, 23b, 27a, 27b are provided only on one side along the panel edge of the IC chip 21 and on one side along the panel edge of the FPC 25. May be provided so that the connection inspection pattern is routed.

図12は、その他の実施形態に係る液晶表示装置Sの端子領域1a部分の構造を拡大して示す断面図である。   FIG. 12 is an enlarged sectional view showing the structure of the terminal region 1a portion of the liquid crystal display device S according to another embodiment.

上記実施形態1では、測定用接続パッド28が筐体7の裏面側を向くようにFPC25の裏側に形成されて外部にむき出しの状態となっているとしたが、本発明はこれに限らない。例えば、各測定用接続パッド28は、FPC25表面側に設けられて該FPC25に形成された不図示のスルーホールを介してFPC裏面側の配線と接続されており、筐体7とは反対側を向いている。そして、各測定用接続パッド28は、絶縁膜である絶縁テープによって全体が覆われている。   In the first embodiment, the measurement connection pad 28 is formed on the back side of the FPC 25 so as to face the back side of the housing 7 and is exposed to the outside. However, the present invention is not limited to this. For example, each measurement connection pad 28 is provided on the front surface side of the FPC 25 and is connected to the wiring on the back surface side of the FPC through a through hole (not shown) formed in the FPC 25, and the opposite side of the housing 7 is connected to the measurement connection pad 28. It is suitable. Each measuring connection pad 28 is entirely covered with an insulating tape which is an insulating film.

このような構成によっても、各測定用接続パッド28は絶縁テープ60に覆われて外部と絶縁状態にあるので、測定用接続パッド28と液晶表示装置Sを構成する他の部品との短絡を防ぐことができ、該短絡による表示動作への悪影響を防止できる。また、湿気などによる測定用接続パッド28の腐食も防止することができる。   Even with such a configuration, each measurement connection pad 28 is covered with the insulating tape 60 and insulated from the outside, so that a short circuit between the measurement connection pad 28 and other components constituting the liquid crystal display device S is prevented. It is possible to prevent an adverse effect on the display operation due to the short circuit. Further, corrosion of the measurement connection pad 28 due to moisture or the like can be prevented.

また、上記実施形態1では、金属製の筐体7と測定用接続パッド28を同電位にすることでこれら筐体7と測定用接続パッド28とが短絡しても液晶表示装置に電気的な悪影響を及ぼさない構成としたが、本発明はこれに限らず、単に筐体7を樹脂製のものとしてもよい。   In the first embodiment, the metal casing 7 and the measurement connection pad 28 are set to the same potential, so that the liquid crystal display device is electrically connected even if the casing 7 and the measurement connection pad 28 are short-circuited. However, the present invention is not limited to this, and the housing 7 may be simply made of resin.

このような構成によっても、筐体7以外の他の部品との短絡を防ぐことができる上に、測定用接続パッド28が外部に剥き出しの状態であっても樹脂製の筐体7とは短絡するおそれもなく、測定用接続パッド28を絶縁膜で覆うなどの短絡対策を施さなくてもよいので、液晶表示装置Sの製造工数を減らすことができる。   Even with such a configuration, it is possible to prevent a short circuit with other parts other than the housing 7 and, in addition, a short circuit with the resin housing 7 even when the measurement connection pad 28 is exposed to the outside. Therefore, it is not necessary to take measures against short-circuiting such as covering the measurement connection pad 28 with an insulating film, so that the number of manufacturing steps of the liquid crystal display device S can be reduced.

以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記各実施形態に記載の範囲に限定されない。上記各実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   As mentioned above, although preferable embodiment of this invention was described, the technical scope of this invention is not limited to the range as described in each said embodiment. It is understood by those skilled in the art that the above embodiments are examples, and that various modifications can be made to the combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. It is a place.

例えば、上記各実施形態では、液晶表示装置Sを例に挙げて説明したが、本発明はこれに限らず、有機EL(Electro Luminescence)表示装置やプラズマ表示装置などの他の表示装置であっても表示パネルにICチップ及びFPCが接続された構造を有するものであれば適用することが可能である。   For example, in each of the above embodiments, the liquid crystal display device S has been described as an example. However, the present invention is not limited to this, and other display devices such as an organic EL (Electro Luminescence) display device and a plasma display device can be used. The present invention can also be applied if it has a structure in which an IC chip and an FPC are connected to a display panel.

以上説明したように、本発明は、ICチップ及びFPCが実装されたCOG実装構造の表示装置について有用であり、特に、ICチップ及びFPCと表示パネルとの接続信頼性を一括して検査可能にして検査効率を向上させ、接続検査パターンの構成を簡略化することが要望される表示装置に適している。   As described above, the present invention is useful for a display device having a COG mounting structure in which an IC chip and an FPC are mounted. In particular, the connection reliability between the IC chip and the FPC and the display panel can be collectively checked. Therefore, it is suitable for a display device that is desired to improve the inspection efficiency and simplify the configuration of the connection inspection pattern.

P 液晶表示パネル
S 液晶表示装置
1a 端子領域
7 筐体
15a 配線基板用端子
15b,15c チップ用端子
21 ICチップ
16a,16b 出力側第1検査端子、入力側第1検査端子(第1検査端子)
14,19,20,24a,24b,24c,30 検査配線
17a,17b 第2検査端子
22a チップ入力端子(チップ接続端子)
22b チップ出力端子(チップ接続端子)
23a,23b チップ入力側検査端子,チップ出力側検査端子(チップ側検査端子)
25 FPC
26a 配線基板接続端子
27a,27b 配線基板側検査端子
28 測定用接続パッド
60 絶縁テープ(絶縁膜)
P liquid crystal display panel S liquid crystal display device 1a terminal area 7 housing 15a wiring board terminal 15b, 15c chip terminal 21 IC chip 16a, 16b output side first inspection terminal, input side first inspection terminal (first inspection terminal)
14, 19, 20, 24a, 24b, 24c, 30 Inspection wiring 17a, 17b Second inspection terminal 22a Chip input terminal (chip connection terminal)
22b Chip output terminal (chip connection terminal)
23a, 23b Chip input side inspection terminal, Chip output side inspection terminal (chip side inspection terminal)
25 FPC
26a Wiring board connection terminals 27a, 27b Wiring board side inspection terminals 28 Measuring connection pads 60 Insulating tape (insulating film)

Claims (9)

周縁部に端子領域を有する表示パネルと、
上記端子領域に接続された集積回路チップ及びフレキシブルプリント配線基板とを備え、
上記端子領域には、上記集積回路チップに接続される電気抵抗測定用の第1検査端子を一端側に、上記フレキシブルプリント配線基板に接続される電気抵抗測定用の第2検査端子を他端側にそれぞれ有する少なくとも一対の検査配線が設けられ、
上記集積回路チップは、上記各第1検査端子に対応して設けられてそれぞれ対応する上記第1検査端子に電気的に接続された少なくとも一対の電気抵抗測定用のチップ側検査端子を有し、
上記フレキシブルプリント配線基板は、上記各第2検査端子に対応して設けられてそれぞれ対応する上記第2検査端子に電気的に接続された少なくとも一対の電気抵抗測定用の配線基板側検査端子を有し、
上記一対のチップ側検査端子が互いに電気的に接続され、且つ、上記各配線基板側検査端子が上記検査配線を介して上記チップ側検査端子に電気的に接続されており、当該一対の配線基板側検査端子には、これら一対の配線基板側検査端子間における電気抵抗を測定するための測定用接続パッドがそれぞれ電気的に接続されている
ことを特徴とする表示装置。
A display panel having a terminal region at the periphery,
An integrated circuit chip connected to the terminal region and a flexible printed wiring board;
In the terminal area, a first inspection terminal for measuring electrical resistance connected to the integrated circuit chip is on one end side, and a second testing terminal for measuring electrical resistance connected to the flexible printed wiring board is on the other end side. Provided with at least a pair of inspection wirings, respectively,
The integrated circuit chip has at least a pair of chip-side inspection terminals for measuring electrical resistance that are provided corresponding to the first inspection terminals and are electrically connected to the corresponding first inspection terminals.
The flexible printed wiring board includes at least a pair of wiring board side inspection terminals for measuring electrical resistance, which are provided corresponding to the second inspection terminals and are electrically connected to the corresponding second inspection terminals. And
The pair of chip side inspection terminals are electrically connected to each other, and the wiring board side inspection terminals are electrically connected to the chip side inspection terminals via the inspection wiring. A display device, wherein a connection pad for measurement for measuring electrical resistance between the pair of wiring board side inspection terminals is electrically connected to the side inspection terminals.
請求項1に記載の表示装置において、
上記端子領域には、上記第1検査用端子及び第2検査用端子の他に、上記集積回路チップに接続される複数のチップ用端子と、上記フレキシブルプリント配線基板に接続される複数の配線基板用端子とが設けられ、
上記集積回路チップは、上記各チップ用端子に電気的に接続される複数のチップ接続端子を有し、該各チップ接続端子及び上記各チップ側検査端子がバンプ電極からなり、
上記フレキシブルプリント配線基板は、上記各配線基板用端子に電気的に接続される複数の配線基板接続端子を有し、
上記複数のチップ接続端子及び配線基板接続端子は、それぞれ少なくとも一部が上記表示パネルの周縁に沿って整列しており、
上記一対のチップ側検査端子は、上記チップ接続端子がなす列の両端位置に分けて設けられ、
上記一対の配線基板側検査端子は、上記配線基板接続端子がなす列の両端位置に分けて設けられている
ことを特徴とする表示装置。
The display device according to claim 1,
In the terminal area, in addition to the first inspection terminal and the second inspection terminal, a plurality of chip terminals connected to the integrated circuit chip and a plurality of wiring boards connected to the flexible printed wiring board Terminals are provided,
The integrated circuit chip has a plurality of chip connection terminals that are electrically connected to the respective chip terminals, and each of the chip connection terminals and each of the chip side inspection terminals includes a bump electrode,
The flexible printed wiring board has a plurality of wiring board connection terminals electrically connected to the wiring board terminals.
Each of the plurality of chip connection terminals and the wiring board connection terminals is at least partially aligned along the periphery of the display panel.
The pair of chip side inspection terminals are provided separately at both end positions of a row formed by the chip connection terminals,
The display device according to claim 1, wherein the pair of wiring board side inspection terminals are provided separately at both end positions of a row formed by the wiring board connection terminals.
請求項1又は2に記載の表示装置において、
上記一対のチップ側検査端子及び配線基板側検査端子は2組ずつ設けられており、
上記2組のチップ側検査端子のうち一の組における各チップ側検査端子が他の組における互いに異なるチップ側検査端子に上記集積回路チップにおいて電気的に接続され、
上記2組の配線基板側検査端子のうち一の組における配線基板側検査端子同士が上記フレキシブルプリント配線基板において電気的に接続されると共に他の組における各配線基板側検査端子が上記測定用接続パッドに電気的に接続されている
ことを特徴とする表示装置。
The display device according to claim 1 or 2,
The above-mentioned pair of chip side inspection terminals and wiring board side inspection terminals are provided in two sets,
Of the two sets of chip-side inspection terminals, each chip-side inspection terminal in one set is electrically connected to a different chip-side inspection terminal in the other set in the integrated circuit chip,
Of the two sets of wiring board side inspection terminals, the wiring board side inspection terminals in one set are electrically connected to each other in the flexible printed wiring board, and each wiring board side inspection terminal in the other set is connected to the measurement. A display device which is electrically connected to a pad.
請求項1又は2に記載の表示装置において、
上記一対のチップ側検査端子及び配線基板側検査端子は1組ずつ設けられており、
上記一対のチップ側検査端子は、上記集積回路チップにおいて互いに電気的に接続されている
ことを特徴とする表示装置。
The display device according to claim 1 or 2,
The pair of chip side inspection terminals and the wiring board side inspection terminals are provided one by one,
The display device, wherein the pair of chip side inspection terminals are electrically connected to each other in the integrated circuit chip.
請求項1〜4のいずれか1項に記載の表示装置において、
上記一対の配線基板側検査端子は、上記集積回路チップ又はこれに加え上記フレキシブルプリント配線基板において配線を介して電気的に接続されており、
上記配線の電位は所定のレベルに固定されている
ことを特徴とする表示装置。
The display device according to any one of claims 1 to 4,
The pair of wiring board side inspection terminals are electrically connected via wiring in the integrated circuit chip or in addition to the flexible printed wiring board,
A display device, wherein the potential of the wiring is fixed at a predetermined level.
請求項5に記載の表示装置において、
上記配線の電位はグランドレベルに固定されている
ことを特徴とする表示装置。
The display device according to claim 5,
A display device, wherein the potential of the wiring is fixed to a ground level.
請求項1〜6のいずれか1項に記載の表示装置において、
上記測定用接続パッドは絶縁膜によって覆われている
ことを特徴とする表示装置。
The display device according to any one of claims 1 to 6,
The display device, wherein the measurement connection pad is covered with an insulating film.
請求項1〜7のいずれか1項に記載の表示装置において、
上記表示パネルを収容する筐体をさらに備え、
上記フレキシブルプリント配線基板は、上記端子領域の端縁に接続されて上記筐体の外部に延出し、その延出先側が上記筐体の裏面側に位置するように折り曲げられ、
上記測定用接続パッドは、上記筐体の裏面側に向くように上記フレキシブルプリント配線基板の延出先側に設けられており、
上記筐体は絶縁性樹脂で形成されている
ことを特徴とする表示装置。
The display device according to any one of claims 1 to 7,
A housing for housing the display panel;
The flexible printed wiring board is connected to the edge of the terminal region and extends to the outside of the casing, and is bent so that the extension destination side is located on the back side of the casing,
The connection pad for measurement is provided on the extending side of the flexible printed wiring board so as to face the back side of the housing,
The display device is characterized in that the housing is formed of an insulating resin.
請求項5に記載の表示装置において、
上記表示パネルを収容する筐体をさらに備え、
上記フレキシブルプリント配線基板は、上記端子領域の端縁に接続されて上記筐体の外部に延出し、その延出先側が上記筐体の裏面側に位置するように折り曲げられ、
上記測定用接続パッドは、上記筐体の裏面側に向くように上記フレキシブルプリント配線基板の延出先側に設けられており、
上記筐体は金属で形成され、該筐体の電位は上記配線と同一レベルの電位に固定されている
ことを特徴とする表示装置。
The display device according to claim 5,
A housing for housing the display panel;
The flexible printed wiring board is connected to the edge of the terminal region and extends to the outside of the casing, and is bent so that the extension destination side is located on the back side of the casing,
The connection pad for measurement is provided on the extending side of the flexible printed wiring board so as to face the back side of the housing,
The display device characterized in that the housing is made of metal, and the potential of the housing is fixed at the same level as the wiring.
JP2012045881A 2012-03-01 2012-03-01 Display device Pending JP2013182128A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012045881A JP2013182128A (en) 2012-03-01 2012-03-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045881A JP2013182128A (en) 2012-03-01 2012-03-01 Display device

Publications (1)

Publication Number Publication Date
JP2013182128A true JP2013182128A (en) 2013-09-12

Family

ID=49272805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045881A Pending JP2013182128A (en) 2012-03-01 2012-03-01 Display device

Country Status (1)

Country Link
JP (1) JP2013182128A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106932667A (en) * 2015-12-31 2017-07-07 深圳市联得自动化装备股份有限公司 Automatic test machine
JP2017181985A (en) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ Display device
JP2018128672A (en) * 2017-02-10 2018-08-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Chip-on film package, display panel, and display device
US10321559B2 (en) * 2016-01-04 2019-06-11 Boe Technology Group Co., Ltd. Display device and method for detecting bonding condition in bonding area of display device
US10546909B2 (en) 2017-03-29 2020-01-28 Samsung Display Co., Ltd. Display panel and display panel test system
JP2020160183A (en) * 2019-03-25 2020-10-01 株式会社ジャパンディスプレイ Display device
TWI735577B (en) * 2016-05-23 2021-08-11 南韓商三星顯示器有限公司 Display device
CN113396450A (en) * 2019-11-29 2021-09-14 京东方科技集团股份有限公司 Side routing resistance detection method of display substrate and display substrate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990398A (en) * 1995-09-26 1997-04-04 Casio Comput Co Ltd Electrical wiring board connection structure
JP2009020272A (en) * 2007-07-11 2009-01-29 Epson Imaging Devices Corp Electro-optical device and electronic equipment
JP2009047877A (en) * 2007-08-20 2009-03-05 Epson Imaging Devices Corp Chip-on glass type display module and its mounting inspection method
JP2009223265A (en) * 2008-03-19 2009-10-01 Epson Imaging Devices Corp Electro-optical device, method of inspecting electro-optical device, and electronic equipment
JP2009282285A (en) * 2008-05-22 2009-12-03 Mitsubishi Electric Corp Image display device and mounting inspection method thereof
JP2009288322A (en) * 2008-05-27 2009-12-10 Epson Imaging Devices Corp Electronic device and electronic equipment
JP2010145712A (en) * 2008-12-18 2010-07-01 Sony Corp Matrix type display device and method of inspecting matrix-type display device
JP2011197377A (en) * 2010-03-19 2011-10-06 Sony Corp Display device and method of inspecting connection state of the same
WO2014046099A1 (en) * 2012-09-24 2014-03-27 シャープ株式会社 Image display apparatus and mounting inspection method for same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990398A (en) * 1995-09-26 1997-04-04 Casio Comput Co Ltd Electrical wiring board connection structure
JP2009020272A (en) * 2007-07-11 2009-01-29 Epson Imaging Devices Corp Electro-optical device and electronic equipment
JP2009047877A (en) * 2007-08-20 2009-03-05 Epson Imaging Devices Corp Chip-on glass type display module and its mounting inspection method
JP2009223265A (en) * 2008-03-19 2009-10-01 Epson Imaging Devices Corp Electro-optical device, method of inspecting electro-optical device, and electronic equipment
JP2009282285A (en) * 2008-05-22 2009-12-03 Mitsubishi Electric Corp Image display device and mounting inspection method thereof
JP2009288322A (en) * 2008-05-27 2009-12-10 Epson Imaging Devices Corp Electronic device and electronic equipment
JP2010145712A (en) * 2008-12-18 2010-07-01 Sony Corp Matrix type display device and method of inspecting matrix-type display device
JP2011197377A (en) * 2010-03-19 2011-10-06 Sony Corp Display device and method of inspecting connection state of the same
WO2014046099A1 (en) * 2012-09-24 2014-03-27 シャープ株式会社 Image display apparatus and mounting inspection method for same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106932667B (en) * 2015-12-31 2019-11-29 深圳市联得自动化装备股份有限公司 Automatic test machine
CN106932667A (en) * 2015-12-31 2017-07-07 深圳市联得自动化装备股份有限公司 Automatic test machine
US10321559B2 (en) * 2016-01-04 2019-06-11 Boe Technology Group Co., Ltd. Display device and method for detecting bonding condition in bonding area of display device
JP2017181985A (en) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ Display device
TWI735577B (en) * 2016-05-23 2021-08-11 南韓商三星顯示器有限公司 Display device
JP2018128672A (en) * 2017-02-10 2018-08-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Chip-on film package, display panel, and display device
JP7177594B2 (en) 2017-02-10 2022-11-24 三星ディスプレイ株式會社 Chip-on-film package, display panel, and display device
US11121205B2 (en) 2017-03-29 2021-09-14 Samsung Display Co., Ltd. Display panel and display panel test system
US10546909B2 (en) 2017-03-29 2020-01-28 Samsung Display Co., Ltd. Display panel and display panel test system
WO2020195074A1 (en) * 2019-03-25 2020-10-01 株式会社ジャパンディスプレイ Display device
JP2020160183A (en) * 2019-03-25 2020-10-01 株式会社ジャパンディスプレイ Display device
JP7269055B2 (en) 2019-03-25 2023-05-08 株式会社ジャパンディスプレイ Display device
US11966132B2 (en) 2019-03-25 2024-04-23 Japan Display Inc. Display device
CN113396450A (en) * 2019-11-29 2021-09-14 京东方科技集团股份有限公司 Side routing resistance detection method of display substrate and display substrate
US12198989B2 (en) 2019-11-29 2025-01-14 Boe Technology Group Co., Ltd. Method for detecting resistance of side trace of display substrate and display substrate

Similar Documents

Publication Publication Date Title
JP2013182128A (en) Display device
JP7177594B2 (en) Chip-on-film package, display panel, and display device
CN110032007B (en) Display panel and display device
US7646464B2 (en) Display device and inspection method of position gap
US9823527B2 (en) Liquid crystal display
WO2014046099A1 (en) Image display apparatus and mounting inspection method for same
US8013334B2 (en) Bonding structure of circuit substrate for instant circuit inspecting
US9869915B2 (en) Array substrate and liquid crystal display panel including the same
JP2009282285A (en) Image display device and mounting inspection method thereof
KR20180025411A (en) Display device
JP5535707B2 (en) Display device and display device connection status inspection method
JP2009047877A (en) Chip-on glass type display module and its mounting inspection method
CN113658974A (en) A light-emitting substrate and its preparation method, testing method, and display device
KR102090578B1 (en) Substrate of electronic device, electronic device including the same and measuring method of resistance at contact portion
JP2004184839A (en) Display device
EP4030413B1 (en) Display apparatus, preparation method for display apparatus, and electronic device
KR20220122843A (en) Electronic apparatus
US20240030123A1 (en) Electronic apparatus
CN115692424B (en) Display panel and display panel motherboard
KR101354317B1 (en) Display device having electrostatic protection structure
US8373838B2 (en) Display apparatus
JP5797805B2 (en) Display device
JP2006163012A (en) Display panel, display apparatus using the same and method for manufacturing display panel
JP2013182160A (en) Cog type display device
KR20170135601A (en) Chip on printed circuit film and display apparatus comprising the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150331